DE102016105255A1 - Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat - Google Patents

Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat Download PDF

Info

Publication number
DE102016105255A1
DE102016105255A1 DE102016105255.8A DE102016105255A DE102016105255A1 DE 102016105255 A1 DE102016105255 A1 DE 102016105255A1 DE 102016105255 A DE102016105255 A DE 102016105255A DE 102016105255 A1 DE102016105255 A1 DE 102016105255A1
Authority
DE
Germany
Prior art keywords
trench
opening
depth
layer
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016105255.8A
Other languages
English (en)
Other versions
DE102016105255B4 (de
Inventor
Ralf Lerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102016105255.8A priority Critical patent/DE102016105255B4/de
Publication of DE102016105255A1 publication Critical patent/DE102016105255A1/de
Application granted granted Critical
Publication of DE102016105255B4 publication Critical patent/DE102016105255B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Die Erfindung steht vor der technischen Problematik, Gräben 60, 62 mit unterschiedlicher Tiefe t60, t62 kostengünstig und dennoch präzise zu erzeugen, insbesondere Lackreste in den Gräben 60, 62 zu vermeiden. Vorgeschlagen wird dazu ein Verfahren zur Erzeugung der Gräben in einem Halbleitersubstrat 10, 74, 70. Das Verfahren umfasst das Bilden einer ersten Öffnung 22 mit einer ersten Tiefe in einer Hartmaskenschicht 12, 14, wobei die erste Öffnung 22 laterale Abmessungen und Lage eines ersten Grabens 60 festlegt. Umfasst ist auch das Bilden einer zweiten Öffnung 32 mit einer zweiten Tiefe in der gleichen Hartmaskenschicht 12, 14, wobei die zweite Tiefe kleiner ist als die erste Tiefe und die zweite Öffnung 32 laterale Abmessungen und Lage eines zweiten Grabens 62 festlegt. Zumindest ein Abschnitt 40 des ersten Grabens 60 mit einer ersten Grabentiefe wird unter Verwendung von Maskenmaterial in der zweiten Öffnung 32 als Stoppmaterial erzeugt. Der zweite Graben 62 wird mit einer zweiten Grabentiefe nach Entfernung des Maskenmaterials in der zweiten Öffnung erzeugt, wobei die erste Grabentiefe t60 größer ist als die zweite Grabentiefe t62.

Description

  • Die Erfindung betrifft allgemein die Herstellung mikro-technischer Bauelemente, insbesondere mikro-elektronische, mikro-optische oder mikro-mechanische Strukturen, und betrifft die Herstellung von Gräben in einem Halbleitersubstrat, die beispielsweise zur Isolation von unterschiedlichen Bauteilgebieten und/oder zur Kontaktierung unterschiedlicher Ebenen der Bauteile verwendet werden.
  • Ein Aspekt bei der Herstellung von auf Halbleiter basierenden Bauelementen ist die Erzeugung von Gräben, beispielsweise von Isolationsgräben, mit unterschiedlicher Tiefe in einem geeigneten Halbleitersubstrat. Mindestens einer der Isolationsgräben hat dabei eine Tiefe von mehr als einigen Mikrometern bis zu etlichen zehn Mikrometern (DTI: Deep Trench Isolation) im Gegensatz zu flachen Isolationsgräben mit Tiefen von wenigen hundert Nanometern (STI: Shallow Trench Isolation).
  • In vielen Anwendungen werden sowohl tiefe als auch flache Isolationsgräben kombiniert, um eine gewünschte laterale Abgrenzung und Isolation von Bauteilgebieten in und auf einem gemeinsamen Substrat zu erreichen. In anderen Anwendungen, in denen ein SOI-Substrat bzw. ein Silizium bzw. Halbleiter-auf-Isolator-Substrat verwendet wird, d.h., in der Regel ein Halbleitersubstrat, das von einem darüber liegenden Halbleitersubstrat durch eine vergrabene isolierende Schicht getrennt ist, um die damit einhergehenden Vorteile für entsprechende Bauelemente auszunutzen, zB. reduzierte parasitäre Kapazität, und dergleichen, dient ein sehr tiefer Isolationsgraben zur Kontaktierung des Trägersubstrats der SOI-Anordnung. Ein weiterer, weniger tiefer Isolationsgraben in dem oberen Halbleitersubstrat, das zur Herstellung der eigentlichen Halbleiterbauelemente verwendet wird, dient zur horizontalen elektrischen Isolation. In wieder anderen Anwendungen dient der tiefe Isolationsgraben, der sich bis zu der vergrabene isolierenden Schicht erstreckt, in einem SOI-Substrat zur horizontalen Isolation und wird mit einem flachen Isolationsgraben kombiniert, der beispielsweise der lateralen Abgrenzung und Isolation der Halbleiter Bauelemente, zB. der Transistoren, und dergleichen, dient.
  • Für die Herstellung von Gräben mit unterschiedlicher Tiefe in einem Halbleitersubstrat, zB. einem Halbleitersubstrat ohne vergrabene isolierende Schicht oder in einem SOI-Substrat, werden diverse Strategien angewendet, die zwar einerseits zum Ziel haben, die entsprechenden Gräben mit gewünschter Präzision herzustellen, andererseits es aber auch nach Möglichkeit erlauben, die dazu erforderlichen Prozessschritte mit akzeptabler Kosteneffizienz auszuführen.
  • Eine einfache Methode, unterschiedlich tiefe Isolationsgräben in SOI-Scheiben zu erzeugen, wird in EP 2 669 939 A1 beschrieben. Dieses Verfahren umfasst das Erzeugen einer ersten Fotomaske, das Ätzen der ersten Gräben und Verfüllen der ersten Isolationsgräben. Danach wird eine zweite Fotomaske erzeugt, die zweiten Gräben werden geätzt und verfüllt. Durch die getrennten Ätzschritte für die ersten und zweiten Gräben können unterschiedliche Tiefen geätzt werden. Dabei werden aber alle nötigen Prozessschritte doppelt verwendet und der Prozess wird sehr kostenintensiv. Insbesondere für tiefe Isolationsgräben mit Tiefen von mehreren zehn Mikrometern sind die Ätzzeiten sehr lang und damit teuer. Um die Tiefen von mehreren zehn Mikrometern ätzen zu können, ist eine gewisse Mindestbreite der Gräben nötig. Damit wird aber auch sehr viel Material für die Verfüllung der Gräben benötigt, dies bedeutet sehr lange Abscheidezeiten für das Verfüllmaterial.
  • Eine prinzipiell ähnliche Methode wird in CN 158 146 A beschrieben. Unterschiedlich tiefe Gräben in der Zelle und der Peripherie von Speicherbauelementen werden dort durch zweimaligen Fotolithographie- und Ätzprozess erzeugt.
  • In ähnlicher Weise werden auch in US 2007 054464 A1 ein zweimaliger Fotolithographieschritt und ein zweimaliges Ätzen beschrieben. CN 103 400 796 A verwendet einen ersten Fotolithographie- und Ätzprozess für die Erzeugung primärer Gräben, ein weiterer Fotolithographieprozess deckt einige der primären Gräben ab, die offenen primären Gräben werden zu sekundären, tieferen Graben geätzt. Eine ähnliche Methode wird auch in KR 2003 0002363 A beschrieben.
  • DE 103 17 748 B4 , US 5,8175,68 A , US 6,720,217 oder US 7,3148,26 B2 verwenden unterschiedliche Breiten der Gräben. Durch die unterschiedliche Breite der Gräben kommt es zu unterschiedlichen Ätzraten beim Ätzen im Silizium und es entstehen Gräben mit unterschiedlicher Tiefe. In schmalen Gräben kann es zu einer Verarmung von Ätzspezies kommen und damit zu einer Verringerung der Ätzraten. Eine genaue Prozesssteuerung ist jedoch mit einer solchen Methode sehr schwierig, ebenso ist es äußerst schwierig, möglichst sehr unterschiedliche Tiefen, also z.B. 400nm flache Isolationsgräben (STI, Shallow Trench Isolation) neben 50µm tiefen Isolationsgräben (DTI, Deep Trench Isolation), zu erzeugen.
  • Eine vergleichbare Limitierung besteht für die Methode, die in US 5,814,547 A beschrieben ist. Auch hier werden unterschiedliche Breiten der Gräben ausgenutzt, um unterschiedliche Tiefen zu erzeugen. Eine schmale Grabenöffnung führt zu flacheren Gräben wegen Aufladung ("microloading") beim plasma-basierten anisotropen Ätzen und die daraus resultierende geänderte Ätzrate führt zu einer geringen Endtiefe der schmalen Gräben.
  • KR 2004 0082219A zeigt eine Hartmaske, bestehend aus einer Oxid- und einer Nitridschicht, zunächst großflächig abgeschieden. Mit einer ersten Fotomaske werden erste Gräben in der Hartmaske und im Silizium geätzt, mittels einer zweiten Fotomaske wird zunächst die Hartmaske über den zweiten Gräben geätzt, danach wird der Lack entfernt und anschießend werden beide Sorten Gräben geätzt. Während die zweiten Gräben geätzt werden, werden die ersten Gräben dabei weiter vertieft. Die Methode funktioniert allerdings nur bei flachen ersten Gräben, ansonsten bleiben Lackreste in tiefen Gräben enthalten, die als Verunreinigung zu massiven Problemen in nachfolgenden Prozessschritten führen, wie dies auch als Problem in JP 2 072 470 C ausführlich dargelegt ist.
  • US 2015 132919 A1 zeigt eine physikalische Fotomaske, d.h. das Retikel, das zur Belichtung des Fotolackes eingesetzt wird, mit unterschiedlicher Transparenz verwendet. Bei der Belichtung des Fotolackes werden erste Fotolacköffnungen komplett belichtet und frei entwickelt, zweite Bereiche werden nur teilbelichtet und teilentwickelt. D.h., in diesen Öffnungen bleibt ein Rest Fotolack bestehen. Beim Ätzen der Gräben wird unter den ersten Fotolacköffnungen ein Graben im Silizium geätzt, während in den zweiten Fotolacköffnungen noch Fotolack geätzt wird. Erst wenn in den zweiten Grabenbereichen der Lack komplett geätzt wurde, erfolgt dort ein Ätzen im Silizium. Der in diesem, zunächst von dem restlichen Fotolackmaterial noch abgedeckten Bereich geätzte Graben wird damit weniger tief als der erste Graben. Für eine genaue Tiefenkontrolle müssen allerdings sowohl die Dicke der Restlackschicht als auch die Ätzrate der Restlackschicht und des Siliziums genau gesteuert werden, wozu insbesondere bei der Massenfertigung ein hoher Aufwand bei der Prozesssteuerung einhergeht.
  • Eine ähnliche Methode wird in US 6,932,916 beschrieben. Über den flacheren Gräben wird zunächst eine zusätzliche Schicht mit einer kleinen Ätzrate erzeugt. Mittels einer Fotomaske werden beide Sorten der Gräben gleichzeitig geätzt, aufgrund der zusätzlichen Schicht oberhalb der flachen Gräben erfolgt der Ätzangriff im Silizium später und die Gräben werden flacher geätzt. Auch bei dieser Methode ist eine genaue Kontrolle der Ätztiefe sehr aufwendig, Ätzrate und Dicke der zusätzlichen Schicht müssten für eine genaue Tiefenkontrolle konstant gehalten werden.
  • Ein ähnliches Prinzip, die flacheren Gräben durch einen verzögerten Ätzbeginn zu erzeugen, wird in US 8,652,931 B1 beschrieben. Zunächst wird dazu eine Isolatorschicht mit unterschiedlicher Dicke erzeugt. Dazu werden auf der Scheibe großflächig eine Pad- Oxidschicht, eine Maskier-Nitridschicht sowie eine Polysiliziumschicht erzeugt. Im Bereich der späteren tieferen Gräben wird das Polysilizium stark dotiert, wodurch in diesem Bereich eine weitere CVD- (chemische Dampfabscheidung) Schicht mit geringerer Dicke auf als auf undotiertem oder wenig dotiertem Polysilizium aufwächst. Beim Ätzen der Gräben sind zunächst unterschiedlich dicke Isolatorschichten zu Ätzen. Unter dünnerem Oxid entstehen tiefere Gräben als unter dickerem Oxid. Eine Kontrolle der Ätztiefe bzw. die Erzeugung von sehr unterschiedlichen Tiefen ist auch bei dieser Methode sehr schwierig. Typische Ätzraten-Selektivitäten liegen bei 50, d.h., die Ätzrate in Silizium ist um den Faktor 50 höher als die Ätzrate in Oxid. 20nm Oxiddickenschwankung bedeuten damit eine Schwankung der Grabentiefe von 1µm, so dass eine extrem genau gesteuerte Dicke der Oxidschicht erforderlich ist. Ferner ist die Differenz der beiden Oxiddicken limitiert und damit ist auch die Differenz der Grabentiefen limitiert.
  • KR 2004 0059284 A erzeugt über späteren flachen Gräben eine Schichtkombination Oxid + Nitrid + Oxid, über späteren tiefen Gräben nur Oxid + Nitrid. Bei gleichzeitigem Ätzen mittels einer Fotomaske erfolgt bereits ein Ätzen im Silizium der späteren tiefen Gräben, während oberhalb der flachen Gräben noch Dielektrikum geätzt wird. Auch bei dieser Methode werden für eine genaue Tiefenkontrolle konstante Schichtdicken und Ätzraten benötigt.
  • Eine weitere Methode ist in US 2015 170957 beschrieben. Durch eine Ionenimplantation von elektrisch neutralen Spezies wird ein Ätzstopp in das Substrat eingebracht, ein zweimaliges Implantieren in unterschiedliche Tiefen erzeugt Ätzstoppschichten in unterschiedlichen Tiefen. Beim gleichzeitigen Ätzen der Gräben stoppt die Ätzung in unterschiedlichen Tiefen. Eine Limitierung der Tiefe ergibt sich jedoch durch die maximale Eindringtiefe der implantierten Spezies. Ferner werden in dieser Methode insgesamt drei Fotolithographieschritte und drei Masken benötigt, so dass insbesondere die aufwendigen Lithographieschritte zu hohen Kosten beitragen.
  • Mit Blick auf den Stand der Technik steht die Erfindung vor der technischen Problematik, Gräben mit unterschiedlicher Tiefe kostengünstig und dennoch präzise zu erzeugen, insbesondere Lackreste zu vermeiden.
  • Gelöst wird das Problem mit Anspruch 1 oder Anspruch 20.
  • Erfindungsgemäß erzeugt das Verfahren Gräben in einem Halbleitersubstrat, wobei eine erste Öffnung mit einer ersten Tiefe in einer Hartmaskenschicht gebildet wird und die erste Öffnung laterale Abmessungen und Lage eines ersten Grabens festlegt. Ferner wird eine zweite Öffnung mit einer zweiten Tiefe in der Hartmaskenschicht gebildet, wobei die zweite Öffnung laterale Abmessungen und Lage eines zweiten Grabens festlegt und die zweite Tiefe kleiner ist als die erste Tiefe. Es wird zumindest ein Teil (ein Abschnitt) des ersten Grabens mit einer ersten Grabentiefe unter Verwendung von Maskenmaterial in der zweiten Öffnung als Stoppmaterial erzeugt. Es wird der zweite Graben mit einer zweiten Grabentiefe nach Entfernung des Maskenmaterials in der zweiten Öffnung erzeugt, wobei die erste Grabentiefe größer ist als die zweite Grabentiefe.
  • Erfindungsgemäß wird in dem gesamten Verfahren zur Erzeugung der Gräben mit unterschiedlicher Tiefe eine Hartmaske verwendet, die generell eine hohe Ätzselektivität bei diversen anzuwendenden Ätzverfahren erreicht, ohne dass jedoch die dazu nötigen Schichtdicken der Hartmaske übermäßig groß sind. D.h., bei der Strukturierung der Hartmaske zur Bildung der ersten Öffnung und der zweiten Öffnung entsprechend mit der ersten Tiefe und der zweiten Tiefe sind lediglich Abmessungen bezüglich der Dicke der Hartmaske von höchstens wenigen 0,1µm beteiligt, so dass beispielsweise Lithographieprozesse, die zur Strukturierung der Hartmaske verwendet werden können, zuverlässig insbesondere im Hinblick auf die Entfernung von Lackresten aus bestehenden Öffnungen in der Hartmaske durchgeführt werden können.
  • Das erfindungsgemäße Verfahren ermöglicht also die Erzeugung des ersten und des zweiten Grabens auch mit sehr unterschiedlichen Tiefen auf der Grundlage eines Maskenmaterials mit hoher Ätzselektivität, ohne dass bei der Strukturierung der Hartmaske die Gefahr besteht, dass unerwünschte Materialrückstände, beispielsweise in Form von Lackmaterial, die entsprechenden Ätzvorgänge nachteilig beeinflussen.
  • Eine Hartmaske ist dabei als eine Materialschicht oder mehrere Materialschichten zu verstehen, die im Vergleich zu Polymermaterialien, zB. Photolack, eine hohe Beständigkeit, beispielsweise Temperaturbeständigkeit, oder dergleichen aufweisen und insbesondere eine hohe Ätzwiderstandsfähigkeit für typischerweise verwendete Ätzrezepte zeigen, die zum Materialabtrag von Halbleitermaterialien, zB. Silizium, Silizium-Kohlenstoff, oder dergleichen, angewendet werden. Zu typischen Materialien einer Hartmaske gehören unter anderem Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, amorpher Kohlenstoff, oder dergleichen.
  • Tiefen der Gräben zu Dicken der Hartmaskenschicht sind in den Ansprüchen 17 bis 19 mit Bereichen angegeben und auch mit Verhältnissen zueinander. Die Tiefe ist bevorzugt 50 bis 100 mal tiefer als die Hartmaske stark/dick ist.
  • Die ausschließliche Verwendung der Hartmaskenschicht zur Strukturierung der Gräben mit unterschiedlicher Tiefe erlaubt somit eine sehr präzise Steuerung der jeweiligen Ätzprozesse und damit auch der ersten und zweiten Grabentiefe, ohne dass dazu aufwändige Steuerungsstrategien und Mechanismen erforderlich sind. Insbesondere gelingt es aufgrund des erfindungsgemäßen Verfahrens Gräben, beispielsweise Isolationsgräben, mit sehr unterschiedlichen Tiefen herzustellen, beispielsweise Gräben von einigen 100 nm in Verbindung mit Gräben, die eine Tiefe von einigen 10 µm besitzen. Es können also sehr unterschiedliche Grabentiefen realisiert werden, wobei jedoch die Hartmaskenschicht eine ausreichende Mindestdicke aufweisen muss, insbesondere während der Erzeugung zumindest eines Teils des ersten Grabens, um dem Ätzangriff entsprechend zu widerstehen.
  • Schwankungen der Dicke der Hartmaskenschicht werden aber nicht in die Grabentiefen übertragen. Ein weiterer Vorteil besteht darin, dass für beide Gräben nur ein gemeinsamer Verfüll- und Planarisierungsprozess benötigt wird, sofern eine weitere Bearbeitung in Form der Erzeugung einer oder mehrerer weiterer Schichten in den Gräben erforderlich ist.
  • Das erfindungsgemäße Verfahren ist vielseitig einsetzbar, beispielsweise in SOI-Technologien, zur Herstellung von Gräben und Durchkontaktierungen zu SOI-Trägersubstraten, aber auch für HV-CMOS-Bauelemente mit unterschiedlichen STI-Tiefen für Isolation und Drain-Erweiterungsgebiete. Bei der SOI-Technologie wird generell eine Kostensenkung bei der Herstellung der Gräben und der Kontakte zu dem Trägersubstrat erreicht.
  • Bei Anwendung auf CMOS-Hochvolttransistoren kann z.B. ein tieferes aber dafür schmäleres STI-Gebiet im Drain-Erweiterungsgebiet verwirklicht werden. Es wird hier also ein tieferer, aber schmälerer Graben gebildet, so dass eine kleinere Fläche belegt wird. Diese Flächenreduzierung von HV-Transistoren führt zu einer Verbesserung der Transistoreigenschaften bei gleichem Flächenverbrauch oder zu einer Größenreduzierung des Transistors bei vorgegebenen Transistoreigenschaften.
  • In einer weiteren Ausführungsform wird die Hartmaskenschicht durch Erzeugen einer ersten Teilschicht aus einem ersten Material und einer zweiten Teilschicht aus einem zweiten Material über der ersten Teilschicht hergestellt, wobei das erste und das zweite Material sich in ihrer Zusammensetzung unterscheiden. Durch das Vorsehen der ersten Teilschicht und der zweiten Teilschicht ergeben sich grundsätzlich unterschiedliche Eigenschaften bei der Ausführung von Ätzverfahren, so dass einerseits die Hartmaskenschicht selbst effizient strukturiert werden kann und andererseits Teile der Hartmaskenschicht, zB. die erste Teilschicht, ebenfalls effizient als Stoppmaterial bei der Erzeugung des ersten und/oder des zweiten Grabens dienen können.
  • In einer weiteren Ausführungsform erfolgt bei der Erzeugung des zweiten Grabens eine Vertiefung des ersten Grabens. Auf diese Weise kann die Ausführung eines entsprechenden Ätzprozesses gleichzeitig für die Strukturierung des zweiten Grabens und die Einstellung der gewünschten Tiefe des ersten Grabens ausgenutzt werden.
  • In einer weiteren anschaulichen Ausführungsform wird die erste Öffnung durch die zweite Teilschicht hindurch und zumindest in einem Teil der ersten Teilschicht gebildet, wobei die zweite Öffnung unter Verwendung der ersten Teilschicht als eine Stoppschicht gebildet wird. In dieser Variante wird die Verwendung zweier unterschiedlicher Materialien für die Hartmaskenschicht genutzt, um eine effiziente Strukturierung der Hartmaskenschicht zu ermöglichen. D.h., die verbleibende Menge an Material der Hartmaskenschicht in der zweiten Öffnung kann in sehr präziser Weise festgelegt werden, so dass bei einer relativ geringen Ausgangsdicke dennoch gewährleistet ist, dass die Menge des verbleibenden Materials in der zweiten Öffnung ausreichend ist, um die weitere Strukturierung des ersten und des zweiten Grabens zuverlässig auszuführen. Beispielsweise können gut bewährte Hartmaskenmaterialien, zB. Siliziumdioxid und Siliziumnitrid als erste und zweite Teilschicht verwendet werden, die zueinander und auch zu entsprechenden Halbleitermaterialien, zB. Silizium, eine bekannte und hohe Ätzselektivität besitzen.
  • In einer anschaulichen Ausführungsform umfasst das Erzeugen des ersten und zweiten Grabens das Abtragen von Material des Halbleitersubstrats unter der ersten Öffnung unter Verwendung der ersten Teilschicht als Stoppmaterial in der zweiten Öffnung. Dadurch wird, wie bereits erwähnt, die hohe Ätzselektivität des Hartmaskenmaterials der ersten Teilschicht vorteilhaft ausgenutzt, um zumindest einen ersten Teil des ersten Grabens bis zu einer gewünschten Tiefe zu erzeugen, ohne dass damit unter dem Bereich der zweiten Öffnung die Gefahr besteht, dass bereits ein Abtrag des Materials des Halbleitersubstrats erfolgt.
  • In einer weiteren vorteilhaften Ausführungsform umfasst das Erzeugen des ersten und zweiten Grabens ferner: Entfernen von restlichem Material der ersten Teilschicht in der zweiten Öffnung zur Freilegung der Oberfläche des Halbleitersubstrats in der zweiten Öffnung und Abtragen von Material des Halbleitersubstrats zumindest unter der zweiten Öffnung. Somit kann durch die Entfernung des restlichen Materials der Hartmaskenschicht in der zweiten Öffnung ein genau definierter Prozess zur Erzeugung des zweiten Grabens festgelegt werden, da eine Abtragung des Materials des Halbleitersubstrats unter der zweiten Öffnung erst nach der Entfernung des Rests des Maskenmaterials erfolgt.
  • In einer anschaulichen Ausführungsform ist eine vergrabene dielektrische Schicht in dem Halbleitersubstrat an einer vorbestimmten Schichttiefe vorgesehen und der erste Graben wird so erzeugt, dass die erste Grabentiefe größer ist als die Schichttiefe (Anspruch 7). Die vergrabene dielektrische Schicht dient beispielsweise als eine vergrabene Isolationsschicht, mit der zumindest lokal eine SOI-Anordnung hergestellt wird. Durch die Erzeugung des ersten Grabens mit einer Grabentiefe, die größer ist als die Schichttiefe der vergrabenen Isolationsschicht wird die Möglichkeit geschaffen, in das Trägersubstrat der möglicherweise nur lokalen SOI-Anordnung vorzustoßen, um dort beispielsweise eine laterale Isolation, einen Kontakt oder dergleichen zu schaffen.
  • In einer weiteren Variante wird dabei der zweite Graben so erzeugt, dass er sich bis zu der vergrabenen dielektrischen Schicht erstreckt. Auf diese Weise kann die oft in SOI-Anordnungen gewünschte vollständige Isolation gewisser Bauteilgebiete auf der Grundlage des zweiten Grabens erreicht werden, während der erste Graben, der durch die vergrabene Isolationsschicht hindurch ausgebildet ist, die Möglichkeit einer Durchkontaktierung zu dem entsprechenden Halbleitersubstrat bietet.
  • In einer vorteilhaften Weiterbildung werden die vergrabene dielektrische Schicht unter der ersten Öffnung und Material in der zweiten Öffnung zur Freilegung des Halbleitersubstrats in der zweiten Öffnung in einem gemeinsamen Maskenätzprozess abgetragen. D.h., der erste Graben wird unter Anwendung der Hartmaskenschicht und insbesondere unter Anwendung des restlichen Materials in der zweiten Öffnung als Stoppmaterialien so weit erzeugt, dass er sich bis zu der vergrabenen dielektrischen Schicht erstreckt. Diese Schicht kann dabei als eine Ätzstoppschicht dienen, so dass eine präzise Steuerung des gesamten Ätzvorgangs für den ersten Graben gewährleistet ist. Zur Öffnung der dielektrischen Schicht sowie zur Freilegung des Halbleitersubstrats in der zweiten Öffnung kann dann ein gemeinsamer Ätzprozess angewendet werden, so dass sich ein Ressourcen sparender Strukturierungsprozess ergibt und ferner ein genau definierter Startpunkt für die Strukturierung des zweiten Grabens und des restlichen Teils des ersten Grabens gegeben ist.
  • In anderen vorteilhaften Ausführungsformen kann die Entfernung des restlichen Maskenmaterials in der zweiten Öffnung bereits erfolgen, bevor der erste Graben die vergrabene dielektrische Schicht erreicht hat. Auf diese Weise kann bei einem weiteren Ätzen der zweite Graben mit einer gewünschten Tiefe hergestellt werden, die im Wesentlichen nicht von der Strukturierung des ersten Grabens abhängt, da dieser Ätzvorgang zuverlässig an der vergrabenen dielektrischen Schicht angehalten wird.
  • In einer vorteilhaften Ausführungsform erfolgen die Erzeugung des zweiten Grabens mit der zweiten Grabentiefe und die Einstellung der ersten Grabentiefe in einem gemeinsamen Grabenätzprozess. D.h., der erste und der zweite Graben können mit einer genau definierten Tiefe unter Anwendung einer minimalen Anzahl an Grabenätzprozessen hergestellt werden.
  • In einer weiteren anschaulichen Ausführungsform ist eine vergrabene dielektrische Schicht in dem Halbleitersubstrat an einer vorbestimmten Schichttiefe vorgesehen und der erste Graben wird so erzeugt, dass er sich bis zu der vergrabenen dielektrischen Schicht erstreckt und an oder in der vergrabenen dielektrischen Schicht endet. In dieser Weiterbildung ist somit die Tiefe des ersten Grabens durch die Schichttiefe der vergrabenen dielektrischen Schicht festgelegt, so dass eine sehr genau definierte Strukturierung des ersten Grabens gewährleistet ist. Eine derartige Konfiguration ist beispielsweise in einer SOI-Anordnung vorteilhaft, wenn eine vollständige Isolation eines von dem ersten Graben umschlossenen Bauteilgebiets erforderlich ist.
  • Vorteilhafterweise wird dabei der zweite Graben so erzeugt, dass die zweite Grabentiefe kleiner als die vorbestimmte Schichttiefe ist. Auf diese Weise kann beispielsweise eine relativ flache Isolation durch den zweiten Graben verwirklicht werden, wie dies beispielsweise für flache Grabenisolationen (STI) erforderlich sein kann.
  • In einer anschaulichen Weiterbildung umfasst dabei das Erzeugen des ersten und zweiten Grabens: Ausführen einer ersten Grabenätzung unter der ersten Öffnung unter Verwendung von Material der Hartmaskenschicht als Stoppmaterial in der zweiten Öffnung, bis eine erste vorläufige Grabentiefe ohne Freilegung des vergrabenen dielektrischen Materials unter der ersten Öffnung erreicht ist, Entfernen des Stoppmaterials in der zweiten Öffnung und Ausführen einer zweiten Grabenätzung bis die erste und zweite Grabentiefe erreicht sind. Durch die Strukturierung des zweiten Grabens zeitgleich mit einem abschließenden Teil des ersten Grabens ergibt sich eine reduzierte Gesamtverarbeitungszeit, was sich wiederum günstig auf die gesamten Herstellungskosten eines entsprechenden Bauelements auswirkt.
  • In einer weiteren vorteilhaften Ausführungsform umfasst das Erzeugung des ersten und zweiten Grabens: Ausführen einer ersten Grabenätzung unter der ersten Öffnung bis zu der vergrabenen dielektrischen Schicht unter Verwendung von Material der Hartmaskenschicht in der zweiten Öffnung als Stoppmaterial, Entfernen des Stoppmaterials in der zweiten Öffnung, und Ausführen einer zweiten Grabenätzung unter der zweiten Öffnung, bis die zweite Grabentiefe erreicht ist. In dieser Variante werden der erste und der zweite Graben unabhängig voneinander strukturiert, so dass sich insbesondere die Tiefe des zweiten Grabens in beliebiger Weise einstellen lässt, ohne durch die Strukturierung des ersten Grabens beeinflusst zu sein.
  • Die Tiefe des zweiten Grabens ist andererseits präzise durch die Lage der vergrabenen dielektrischen Schicht festgelegt, die vorteilhaft als eine Ätzstoppschicht verwendet werden kann.
  • In einer weiteren vorteilhaften Ausführungsform umfasst das Bilden der ersten und zweiten Öffnung: Bilden einer ersten Lackmaske mit einer ersten Lackmaskenöffnung, Bilden der ersten Öffnung mittels der ersten Lackmaskenöffnung, Bilden einer zweiten Lackmaske mit einer zweiten Lackmaskenöffnung und Bilden der zweiten Öffnung mittels der zweiten Lackmaskenöffnung.
  • Wie bereits zuvor erwähnt ist, kann durch die Verwendung eines Hartmaskenmaterials eine sehr zuverlässige Strukturierung der für die Erzeugung des ersten und zweiten Grabens verwendeten Hartmaske durch Photolithographie auf der Grundlage von Lackmaterial gewährleistet werden, ohne dass eine negative Auswirkung von Lackresten auf die Strukturierung des ersten und des zweiten Grabens erfolgt.
  • In weiteren Varianten des erfindungsgemäßen Verfahrens werden Seitenwände des ersten und des zweiten Grabens mit einem dielektrischen Material ausgekleidet. Durch die gemeinsame Herstellung von Gräben mit unterschiedlicher Tiefe können also auch weitere Verarbeitungsprozesse, zB. die Erzeugung eines dielektrischen Materials an den Seitenwänden, und dergleichen, in einer gemeinsamen Prozessabfolge durchgeführt werden, so dass sich auch daraus eine Einsparung von Ressourcen im Vergleich zu herkömmlichen Techniken ergibt.
  • Ansprüche 17 bis 19 sind hier durch Bezugnahme einbezogen und umschreiben Dicken der Hartmaske oder Tiefen der Gräben, zumindest des tieferen (ersten) Grabens.
  • Die Hartmaskenschicht kann dünner als 500nm und dicker als 80nm sein (Anspruch 17). Hierzu greift auch die zweite Erfindung ein, vgl. Anspruch 20. Das Verfahren zur Erzeugung von Gräben in einem Halbleitersubstrat enthält hierbei ein Bilden einer ersten Öffnung mit einer ersten Tiefe in einer weniger als 500nm starken Hartmaskenschicht, um eine laterale Abmessung und eine Lage eines ersten Grabens festzulegen (Anspruch 20). Umfasst ist dabei weiter ein Bilden einer zweiten Öffnung mit einer zweiten Tiefe in der weniger als 500nm starken Hartmaskenschicht, wobei die zweite Tiefe kleiner ist als die erste Tiefe. Mit der zweiten Öffnung werden eine laterale Abmessung und eine Lage eines zweiten Grabens festgelegt. Zumindest ein Tiefenabschnitt des ersten Grabens wird erzeugt und der zweite Grabens wird mit einer zweiten Grabentiefe nach Entfernung von Maskenmaterial in der zweiten Öffnung erzeugt, wobei die erste Grabentiefe größer als die zweite Grabentiefe ist und beide Grabentiefen größer sind als die Stärke der Hartmaskenschicht außerhalb der ersten und zweiten Öffnung, wobei die Hartmaskenschicht dünner als 500nm und dicker als 80nm ist.
  • Die Grabentiefe beider Gräben kann jeweils zumindest 10µm betragen, insbesondere bis zu 50µm bei dem tieferen der beiden in Rede stehenden Gräben (Anspruch 18).
  • Alternativ (oder kumulativ) kann das Verhältnis von Grabentiefe zumindest eines Grabens zur Schichtdicke der Hartmaskenschicht angegeben werden, so mit zumindest 50, bevorzugt zumindest 100 (Anspruch 19).
  • Weitere vorteilhafte Ausführungsformen der Erfindung ergeben sich auch aus der folgenden detaillierten Beschreibung, die auf die begleitenden Zeichnungen Bezug nimmt, in denen:
  • 1 schematisch einen Querschnitt einer Halbleiterscheibe bzw. eines Halbleitersubstrats mit abgeschiedenen Maskierungsschichten bzw. Teilschichten einer Hartmaskenschicht der Dicke d14 zeigt;
  • 2 schematisch einen Querschnitt einer ersten Fotomaske und der strukturierten Maskierungsschichten zeigt;
  • 3 schematisch eine zweite Fotomaske und die teilweise geätzten Maskierungsschichten im Querschnitt zeigt;
  • 4 schematisch die teilweise Ätzung der tiefen Gräben im Querschnitt zeigt;
  • 5 schematisch die Ätzung der zweiten Maskierungsöffnung im Querschnitt zeigt;
  • 6 die Grabenätzung zeigt, wobei die Tiefen/Dickenrelation d14 zu t60 nicht maßstabsgetreu ist. d14 ist deutlich dicker dargestellt als es real ist;
  • 7 schematisch eine SOI-Scheibe mit den abgeschiedenen Maskierungsschichten im Querschnitt zeigt;
  • 8 schematisch eine erste Fotomaske und die geätzten Maskierungsschichten auf SOI im Querschnitt zeigt;
  • 9 schematisch eine zweite Fotomaske und die teilweise geätzten Maskierungsschichten auf SOI im Querschnitt zeigt;
  • 10 schematisch die Ätzung der ersten Gräben bis zum vergrabenen Oxid im Querschnitt zeigt;
  • 11 schematisch die Ätzung des vergrabenen Oxids und der ersten Maskierungsschicht im Querschnitt zeigt;
  • 12 schematisch die Grabenätzung in dem Trägersubstrat bzw. bis auf das vergrabene Oxid im Querschnitt zeigt;
  • 13 schematisch die Abscheidung einer Isolatorschicht im Querschnitt zeigt;
  • 14 schematisch die Seitenwandisolation der Gräben mit unterschiedlicher Tiefe im Querschnitt zeigt; und
  • 15 schematisch eine tiefe Grabenisolation und eine flache Grabenisolation auf der Grundlage der Gräben mit unterschiedlicher Tiefe zeigt.
  • Es werden nun weitere anschauliche Ausführungsformen erläutert.
  • 1 zeigt ein Halbleitersubstrat, zB. eine Halbleiterscheibe 10, bevorzugt als eine Siliziumscheibe, eine erste Teilschicht 12 einer Hartmaskenschicht, z.B. ein rein thermisch gewachsenes Siliziumdioxid oder ein thermisch gewachsenes Siliziumdioxid plus ein aus der Gasphase abgeschiedenes Siliziumdioxid, sowie eine zweite Teilschicht 14 der Hartmaskenschicht, z.B. eine aus der Gasphase abgeschiedene Siliziumnitridschicht. In der gezeigten Ausführungsform ist die Hartmaskenschicht aus der ersten Teilschicht 12 und der zweiten Teilschicht 14 aufgebaut, die somit jeweils aus typischen Hartmaskenmaterialien hergestellt sind und daher eine hohe Ätzselektivität für eine Vielzahl gut etablierter Ätzstrategien besitzen. In anderen Varianten kann die Hartmaskenschicht 12, 14 auch aus nur einer einzelnen Materialsorten oder aus mehr als zwei Teilschichten aufgebaut sein. Ihre Stärke beträgt (gemeinsam) weniger als 500nm, bevorzugt halb so viel oder geringer, aber nicht weniger als 80nm.
  • 2 zeigt schematisch den Zustand des Halbleitersubstrats 10 nach dem Aufbringen, Belichten und Entwickeln einer Fotolackschicht, die somit zu einer ersten Fotolackmaske 20 strukturiert ist. An Stellen der späteren tiefen Gräben ist die Maske geöffnet 22a. Durch diese Lackmaskenöffnung 22a (oder mehrere davon) werden die erste Teilschicht 12 und die zweite Teilschicht 14 geätzt so dass eine bis auf die Siliziumoberfläche gehende erste Öffnung bzw. Maskierungsöffnung 22 (oder mehrere davon) entstehen.
  • 3 zeigt eine zweite Fotolackmaske 30 mit zumindest einer Öffnung 32a, mittels derer zunächst nur die zweite Teilschicht 14 geätzt wurde. Die zumindest eine zweite Maskierungsöffnung 32 endet auf der Oberfläche der ersten Teilschicht 12. Die bereits vorhandene erste Maskierungsöffnung 22 ist dabei mit Photolack bedeckt oder gefüllt. In anderen Varianten, wenn beispielsweise nur eine einzelne Materialsorte für die Hartmaskenschicht 12, 14 verwendet ist, kann durch die Strukturierung mittels der Fotolackmaske 30 die Dicke des restlichen Materials der Hartmaskenschicht 12, 14 in der Maskierungsöffnung 32a eingestellt werden.
  • Generell ist anzumerken, dass durch die Verwendung eines Hartmaskenmaterials die Schichtdicke d14 der Hartmaske 12, 14 bzw. der jeweiligen Teilschichten 12 und 14 relativ klein sein kann, so dass die jeweiligen Maskierungsöffnungen 22 und 32 ebenfalls nur eine relativ geringe Tiefe besitzen, so dass insbesondere das Lackmaterial aus der Öffnung 22 (siehe 2) zuverlässig und nahezu rückstandsfrei entfernt werden kann.
  • Die Dicke/Stärke d14 kann wenige 100nm betragen.
  • 4 zeigt das Substrat 10 nach dem Entfernen der zweiten Fotolackmaske 30, wenn es einem geeigneten Ätzprozess unterzogen wird, wodurch zumindest ein erster Teil (oder Abschnitt im Sinne eines Tiefenabschnitts) eines ersten Grabens 40 unter der Öffnung 22 erzeugt wird. D.h. im Falle einer Siliziumscheibe eine Siliziumätzung auf der Grundlage gut etablierter Ätzrezepte, zB. auf Plasmabasis, ausgeführt. Damit die Öffnung 22 und die Öffnung 32 a in der jeweiligen Fotolackmaske 20 und 30 lokalisiert bleibt, ist die Phantom Outline der beiden Masken gestrichelt eingezeichnet, die bei diesem Verfahrensschritt indes beide nicht mehr vorhanden sind. Vorhanden sind lediglich die beiden Maskierungsöffnungen 22 und 32 in der Hartmaske 12/14.
  • Bei Verwendung anderer Materialien für das Substrat 10 können entsprechend angepasste Ätzrezepte angewendet werden, wobei wiederum die Hartmaskenteilschicht 12 als effiziente Ätzmaske dient. 4 zeigt den Zustand nach der Ätzung. In der ersten Maskierungsöffnung 22 erfolgt ein Ätzabtrag des Substratmaterials und es wird der erste Teil des Grabens 40 in das Halbleitersubstrat geätzt, während im restlichen Material der Hartmaskenschicht 12, 14, im vorliegenden Falle in der Teilschicht 12 aufgrund der hohen Ätzselektivität zwischen dem Material der Hartmaskenschicht und dem Halbleitermaterial des Substrats 10 nur ein sehr geringer Materialabtrag erfolgt. Aufgrund der sehr viel kleineren Ätzrate erfolgt also nur ein geringer Abtrag der ersten Teilschicht 12 und es entsteht nur eine Anätzung 42, aber kein Durchätzen der ersten Teilschicht 12.
  • 5 zeigt eine zweite Maskierungsöffnung 50, die durch die vollständige Ätzung der zweiten Teilschicht 12 erzeugt wird. Durch einen geeigneten Ätzprozess, z.B. im Falle einer Oxidschicht, ein Oxidätzen, wird im Bereich der zweiten Maskierungsöffnung 32 (s. 3) die erste Teilschicht 12 entfernt, die Oberfläche des Halbleitersubstrats 10 liegt frei.
  • 6 zeigt einen durch ein erneutes Ätzen des Halbleitermaterials auf die endgültige Tiefe t60 geätzten ersten Graben 60 sowie einen zweiten Graben 62 mit der Tiefe t62. Der flachere zweite Graben 62 kann beispielsweise in einem integrierten Schaltkreis zur Herstellung einer üblichen flachen Grabenisolation (Shallow Trench Isolation, STI), z.B. zur Verhinderung von Feldtransistoren, dienen, während der tiefere erste Graben 60 in Transistoren mit einem Drain-Extension-Gebiet bzw. Drain- Erweiterungsgebiet verwendet werden kann, um die Driftzone in die Tiefe zu strecken, so dass die laterale Ausdehnung reduziert werden kann.
  • Die Tiefe von zumindest t60 ist deutlich tiefer als die Stärke d14 der Hartmaske 12, 14. Auch t62 ist noch immer wesentlich größer als d14. Die Gräben reichen in eine Tiefe von größer als 10µm bis zu 50µm, also zumindest der Faktor 50 bis 100 gegenüber der Dicke d14.
  • Gemäß der zuvor beschriebenen Prozessabfolge werden also zunächst die erste Teilschicht 12, z.B. Siliziumdioxid, und eine zweite Teilschicht 14, z.B. Siliziumnitrid, großflächig auf dem Halbleitersubstrat 10 abgeschieden. Dazu können bekannte Abscheiderezepte und Ausgangsmaterialien angewendet werden. Mit der ersten Fotolackmaske 20 wird an der Stelle der späteren tiefen Gräben die erste Maskierungsöffnung 22 in beide Teilschichten geätzt, wodurch somit die lateralen Abmessungen und die Lage ersten Grabens 60 festgelegt werden. Nach dem Entfernen der ersten Fotolackmaske 20 wird die zweite Fotolackmaske 30 erzeugt. Mit der zweiten Fotolackmaske 30 wird die zweite Maskierungsöffnung 32 durch die zweite Teilschicht 14 geätzt, die erste Teilschicht 12 bleibt dabei intakt.
  • Da die erste Maskierungsöffnung 22 nicht sehr tief ist, typischerweise im Mikrometerbereich, kann der Lack ohne Reste daraus entfernt werden. Nach dem Entfernen der zweiten Fotolackmaske 30 kann durch eine geeignete Siliziumätzung in der ersten Maskierungsöffnung 22 ein Teil des ersten Grabens 40 geätzt werden mit einer Tiefe, die in einigen Ausführungsformen dem späteren Tiefenunterschied zwischen tiefen und flachen Gräben entspricht. Während der Ätzung des ersten Teils des ersten Grabens 40 wird aufgrund der Selektivität des Ätzvorgangs innerhalb der zweiten Maskierungsöffnung 32 nur ein Teil der ersten Teilschicht 12 geätzt und es entsteht nur die Anätzung 42 in der ersten Teilschicht 12. Durch ein geeignetes Ätzen der ersten Teilschicht 12, also z.B. durch ein Oxidätzen im Falle einer Siliziumdioxidschicht, wird die zweite Maskierungsöffnung 50 komplettiert. Bei einem erneuten Halbleiter-Ätzvorgang kann durch z.B. eine Siliziumätzung der zweite Graben 62 geätzt werden, während der erste Graben 60 auf seine endgültige Tiefe ebenfalls komplettiert wird.
  • 7 zeigt eine SOI-Anordnung (Silicon On Insulator) mit einem unteren Substrat bzw. Trägersubstrat 70, einer vergrabenen dielektrischen Schicht bzw. Isolatorschicht 72 und einem Halbleitersubstrat, das als aktives Halbleitersubstrat 74 zur Herstellung von Halbleiterbauelementen dient. Z.B. eine Silizium-Trägerscheibe als das Trägersubstrat 70, ein Siliziumdioxid als vergrabene Isolatorschicht und Silizium als aktive Scheibe. Die SOI-Anordnung 70, 72, 74 kann gegebenenfalls als eine lokale Anordnung in einem Teil eines Halbleitersubstrats vorgesehen sein und muss nicht über eine ganze Scheibe hinweg als SOI-Struktur ausgebildet sein. Ebenfalls gezeigt ist eine erste Teilschicht 12 einer Hartmaskenschicht, z.B. ein rein thermisch gewachsenes Siliziumdioxid oder ein thermisch gewachsenes Siliziumdioxid plus ein aus der Gasphase abgeschiedenes Siliziumdioxid, sowie eine zweite Teilschicht 14 der Hartmaskenschicht, z.B. eine aus der Gasphase abgeschiedene Siliziumnitridschicht. In Bezug auf die Hartmaskenschicht 12, 14 gelten die gleichen Kriterien, wie sie im Zusammenhang mit der in den 16 gezeigten Hartmaskenschicht angegeben sind. Ferner sind Komponenten, die gleiche oder ähnliche Funktionen ausüben, in den diversen Zeichnungen mit dem gleichen Bezugszeichen belegt.
  • 8 zeigt die SOI-Anordnung nach dem Aufbringen, Belichten und Entwickeln einer Fotolackschicht, so dass eine erste Fotolackmaske 20 entsteht. An Stellen der späteren tiefen Gräben ist die Maske geöffnet, so dass damit in der Hartmaskenschicht 12, 14 die Abmessungen sowie die Lage eines späteren tiefen Grabens festgelegt sind, der auf der Grundlage der Hartmaskenschicht 12, 14 herzustellen ist. Durch diese Öffnung in der Lackmaske 20 werden die zweite Teilschicht 14 und die erste Teilschicht 12 geätzt, so dass die gezeigte, bis auf die Oberfläche des Halbleitersubstrats 74 gehende erste Maskierungsöffnung 22 entsteht.
  • 9 zeigt eine zweite Fotolackmaske 30, die zur Strukturierung der zweiten Teilschicht 14 dient, um eine zweite Maskierungsöffnung 32 zu bilden, wobei die erste Teilschicht 12 als ein Stoppmaterial verwendet wird. Aufgrund der ausgezeichneten Eigenschaften der Teilschicht 12 in Bezug auf das zur Erzeugung der Maskierungsöffnung 32 angewendete Ätzrezept, erstreckt sich die zweite Maskierungsöffnung 32 bis zu der Oberfläche der ersten Teilschicht 12, ohne wesentlich in diese einzudringen. Wie bereits zuvor beschrieben ist, kann die Hartmaskenschicht, die beispielsweise aus den beiden Teilschichten 12, 14 zusammengesetzt ist, mit einer relativ geringen Dicke vorgesehen werden, so dass bei der Strukturierung der Hartmaskenschicht selbst sehr genau definierte Begrenzungen für die jeweiligen Öffnungen erhalten werden. D.h., die Dicke der Teilschicht 12 kann im Wesentlichen so festgelegt werden, dass in dem nachfolgenden Strukturierungsprozess zur Herstellung der unterschiedlichen Gräben ein ausreichender Maskeneffekt erreicht wird, ohne die Strukturierung der Öffnung 32 berücksichtigen zu müssen, da in diesem Ätzvorgang nahezu kein Materialabtrag der Schicht 12 stattfindet. Die bereits vorhandene erste Maskierungsöffnung 22 ist dabei mit Photolack bedeckt. Nach dem Entfernen der Fotolackmaske 30 wird das aktive Halbleitersubstrat 74 mit einem geeigneten Ätzprozess geätzt, wobei entsprechende selektive Ätzrezepte verfügbar sind, die eine hohe Ätzrate im Material 74 haben, wohingegen die Materialien der Teilschichten 14 und 12 nur in sehr geringem Maße abgetragen werden. Dadurch werden die zuvor definierten lateralen Abmessungen der entsprechenden Öffnungen in der Hartmaskenschicht beibehalten. Beispielsweise wird für den Fall eines Siliziummaterials als Substrat 74 eine entsprechende Siliziumätzung ausgeführt.
  • 10 zeigt den Zustand nach der Ätzung. Unter der ersten Maskierungsöffnung 22 (s. 8) ist ein Ätzabtrag des Materials 74 erfolgt und es ist dadurch ein erster Graben 100 in dem aktiven Halbleitersubstrat 74 gebildet. In der dargestellten Ausführungsform endet der Graben 100, der einen ersten Teil eines sehr tiefen Grabens repräsentiert, an oder in der vergrabenen Isolierschicht 72, die beispielsweise als ein Stoppmaterial während des entsprechenden Ätzprozesses dient. Aufgrund der sehr viel kleineren Ätzrate während der Grabenätzung ergibt sich ein geringer Abtrag der ersten Teilschicht 12 und es entsteht nur eine Anätzung 42, aber kein Durchätzen der ersten Teilschicht 12, so dass keine ungesteuerte Grabenbildung in diesem Bereich des Substratmaterials stattfindet.
  • 11 zeigt eine zweite Maskierungsöffnung 50, die nunmehr vollständig durch die Hartmaskenschicht 12, 14 hindurch ausgebildet ist und somit die Oberfläche des Materials 74 freilegt. In der gezeigten Ausführungsform ist ferner die Tiefe des Grabens 100 vergrößert, da sich der Graben 100 durch die vergrabene Isolierschicht 72 hindurch erstreckt. In einer vorteilhaften Ausführungsform kann die dargestellte Struktur hergestellt werden durch einen geeigneten Ätzprozess, in welchem die erste Teilschicht 12 und die vergrabene Isolierschicht 72 in einem gemeinsamen Ätzprozess durchgeätzt werden. Z.B. wird im Falle einer vergrabenen Oxidschicht als Schicht 72 und einer Oxidschicht als Teilschicht 12 ein Oxidätzen ausgeführt, wodurch im Bereich der zweiten Maskierungsöffnung 32 (s. 9) die erste Teilschicht 12 entfernt wird und die Oberfläche des aktiven Halbleitersubstrats 74 freigelegt wird. Im Bereich des bereits geätzten SOI-Grabens 100 wird gleichzeitig die vergrabene Isolatorschicht 72 weggeätzt, so dass der teilgeätzte SOI Graben 100 auf oder in der Oberfläche des Trägersubstrats 70 endet. Die Ätzung zur Entfernung des restlichen Materials der Teilschicht 12 sowie der vergrabenen Isolierschicht 72 kann dabei mit hoher Selektivität in Bezug auf die Materialien 74 und 70 ausgeführt werden, so dass auch bei unterschiedlicher Schichtdicke der Schichten 72 und 12 kein nennenswerter Materialabtrag erfolgt. Wenn andererseits die Schichtdicken der beiden Schichten 12 und 72 deutlich unterschiedlich sind, kann ein entsprechender Materialabtrag in dem Substrat 74 oder in dem Substrat 70, abhängig davon, welche der Schichten 12 und 72 die größere Dicke hat, bei der weiteren Strukturierung berücksichtigt werden.
  • 12 zeigt einen durch ein erneutes Ätzen des Halbleitermaterials 70 auf die endgültige Tiefe t120 geätzten ersten SOI-Graben 120 sowie einen zweiten SOI-Graben 122, der auf oder in der vergrabenen Isolatorschicht 72 endet (in der Tiefe t72).
  • 13 zeigt eine konform aus der Gasphase abgeschiedene Graben-Isolatorschicht 130, die sowohl die Oberfläche der SOI-Anordnung als auch die Grabenseitenwände und die Grabenböden der Gräben 120 und 122 bedeckt. Die Isolatorschicht 130 kann auf der Grundlage eines beliebigen geeigneten Abscheiderezepts in einer gewünschten Materialzusammensetzung aufgebracht werden, wie dies für die weitere Verarbeitung erforderlich ist. In anderen Ausführungsformen kann die Schicht 130 selektiv an freigelegten Flächen der Halbleitermaterialien 74 und 70 durch thermische Behandlung, beispielsweise Oxidation, hergestellt werden. Beispielsweise kann bei Verwendung von Silizium ein thermisches Oxid als Graben-Isolatorschicht 130 erzeugt werden, die sich dann aber nur an Siliziumseitenflächen und am Boden des Grabens 120 sowie an den Siliziumseitenflächen des Grabens 122 bildet.
  • 14 zeigt die SOI-Anordnung mit einer Grabenseitenwandisolation bzw. Auskleidung 140, die in einer anschaulichen Ausführungsform aus der Graben-Isolatorschicht 130 durch ein nur in vertikaler Richtung wirkendes, anisotropes Ätzen entstanden ist. Dadurch wird die Graben-Isolatorschicht nur auf horizontalen Flächen entfernt aber auf vertikalen Flächen nicht entfernt. Durch die Auskleidung 140 ist ein Trägersubstratkontaktgraben 144 gebildet, der am Boden kein Isolationsmaterial aufweist und damit eine elektrische Kontaktierungsmöglichkeit zu dem Trägersubstrat 70 bereitstellt. Ein durch die Auskleidung 140 entstandener Isolationsgraben 142 endet auf oder in der vergrabenen Isolatorschicht 72 und dient der elektrischen Isolation von Bereichen des aktiven Halbleitersubstrats 74. Die noch vorhandenen Öffnungen in den Gräben können durch eine leitfähige Schicht, z.B. dotiertes Polysilizium, verfüllt und eingeebnet werden. Damit entsteht die Möglichkeit das Trägersubstrat 70 von der Oberfläche des Substrats 74 her elektrisch zu kontaktieren.
  • 15 zeigt die SOI-Anordnung gemäß einer weiteren anschaulichen Ausführungsform. Der erste Graben 120 endet auf oder in der vergrabenen Isolatorschicht 72. Der zweite Graben 122 ist nur sehr flach ausgeführt. Damit werden DTI- und STI- Funktionalitäten kombiniert. D.h., mit der gezeigten Ausführungsform lassen sich tiefe Gräben, die für eine vollständige Isolation gewisser Bauteilgebiete in dem Substrat 74 erforderlich sind, in Verbindung mit sehr flachen Gräben, die beispielsweise zur Abgrenzung von Transistorgebieten, und dergleichen erforderlich sind, auf der Grundlage der Hartmaskenschicht 12, 14 herstellen. Dazu wird beispielsweise in ähnlicher Weise vorgegangen, wie dies im Zusammenhang mit der 10 beschrieben ist, so dass während einer ersten Ätzung das Material 74 zur Erzeugung des tiefen Grabens 120 abgetragen wird, wohingegen das Material der Teilschicht 12 nur geringfügig geätzt wird, so dass die Anätzung 42 entsteht. In einer vorteilhaften Ausführungsform ist dabei das Material der Teilschicht 12 so gewählt, dass es selektiv zu dem Material der vergrabenen Isolierschicht 72 entfernt werden kann, wenn die Dicke der Isolierschicht 72 vergleichbar der Dicke der Teilschicht 12 ist. Auf diese Weise wird ein wesentlicher Materialabtrag in dem Graben 120 in der Schicht 72 verhindert, während die Oberfläche des Materials 74 für den Graben 122 freigelegt wird. Beispielsweise kann die erste Teilschicht 12 aus Siliziumnitrid aufgebaut sein, während die vergrabene Isolierschicht 72 aus Siliziumoxid aufgebaut ist. In dieser Konfiguration kann die zweite Teilschicht 14 aus Siliziumoxid aufgebaut sein.
  • Anschließend kann der Graben 122 mit der gewünschten geringen Tiefe t122 hergestellt werden, durch Anwendung eines geeigneten Ätzrezepts, ohne dass dabei der Graben 120 wesentlich beeinflusst wird.
  • In anderen anschaulichen Ausführungsformen wird die Ätzung für den tiefen Graben 120 vor dem Erreichen der vergrabenen Isolierschicht 72 beendet, wobei eine Restdicke vorzugsweise geringer ist als die gewünschte Tiefe des Grabens 122. Bei einem nachfolgenden Ätzprozess zur Erzeugung des Grabens 122 mit der gewünschten geringen Tiefe wird gleichzeitig auch das restliche Material des Grabens 120 entfernt, so dass sich dieser bis zur oder in die vergrabene Isolierschicht 72 erstreckt, wie in der 15 gezeigt ist.
  • Die weitere Verarbeitung kann so erfolgen, dass eine Isolationsschicht abgeschieden oder durch Oxidation erzeugt wird und eine Auffüllung der Gräben mit einem beliebigen gewünschten Material ausgeführt wird, wie dies auch zuvor beschrieben ist. Auch in diesem Falle kann vorteilhaft die weitere Verarbeitung gleichzeitig für den tiefen Graben 120 und den flachen Graben 122 erfolgen, so dass auch hier insgesamt eine effiziente Prozessabfolge erreicht wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 2669939 A1 [0005]
    • CN 158146 A [0006]
    • US 2007054464 A1 [0007]
    • CN 103400796 A [0007]
    • KR 20030002363 A [0007]
    • DE 10317748 B4 [0008]
    • US 5817568 A [0008]
    • US 6720217 [0008]
    • US 7314826 B2 [0008]
    • US 5814547 A [0009]
    • KR 20040082219 A [0010]
    • JP 2072470 C [0010]
    • US 2015132919 A1 [0011]
    • US 6932916 [0012]
    • US 8652931 B1 [0013]
    • KR 20040059284 A [0014]
    • US 2015170957 [0015]

Claims (21)

  1. Verfahren zur Erzeugung von Gräben in einem Halbleitersubstrat (10, 74, 70), das Verfahren mit – einem Bilden einer ersten Öffnung (22) mit einer ersten Tiefe in einer Hartmaskenschicht (12, 14), wobei die erste Öffnung (22) laterale Abmessungen und Lage eines ersten Grabens (60) festlegt; – einem Bilden einer zweiten Öffnung (32) mit einer zweiten Tiefe in der Hartmaskenschicht (12, 14), wobei die zweite Tiefe kleiner ist als die erste Tiefe und die zweite Öffnung (32) laterale Abmessungen und Lage eines zweiten Grabens (62) festlegt; – einem Erzeugen zumindest eines Abschnitts (40) des ersten Grabens (60) mit einer ersten Grabentiefe unter Verwendung von Maskenmaterial in der zweiten Öffnung (32) als Stoppmaterial; – einem Erzeugen des zweiten Grabens (62) mit einer zweiten Grabentiefe nach Entfernung des Maskenmaterials in der zweiten Öffnung, wobei die erste Grabentiefe (t60) größer als die zweite Grabentiefe (t62) ist.
  2. Verfahren nach dem vorhergehenden Anspruch, das ferner Bilden der Hartmaskenschicht durch Erzeugen einer ersten Teilschicht (12) aus einem ersten Material und einer zweiten Teilschicht (14) aus einem zweiten Material über der ersten Teilschicht umfasst, wobei das erste und das zweite Material sich in ihrer Zusammensetzung unterscheiden.
  3. Verfahren nach Anspruch 1 oder 2, wobei bei der Erzeugung des zweiten Grabens (62) eine Vertiefung des ersten Grabens (40, 60) erfolgt.
  4. Verfahren nach Anspruch 2 oder 3, wobei die erste Öffnung (22) durch die zweite Teilschicht (14) hindurch und zumindest in einem Teil der ersten Teilschicht (14) gebildet wird, und wobei die zweite Öffnung (32) gebildet wird, unter Verwendung der ersten Teilschicht (12) als Stoppschicht.
  5. Verfahren nach Anspruch 4, wobei Erzeugen des ersten und zweiten Grabens (60, 62) umfasst: Abtragen von Material des Halbleitersubstrats (10) unter der ersten Öffnung (22) unter Verwendung der ersten Teilschicht (12) als Stoppmaterial in der zweiten Öffnung (32).
  6. Verfahren nach Anspruch 5, wobei Erzeugen des ersten und zweiten Grabens ferner umfasst: Entfernen von restlichem Material der ersten Teilschicht (12) in der zweiten Öffnung (32) zur Freilegung der Oberfläche des Halbleitersubstrats (10) in der zweiten Öffnung (32) und Abtragen von Material des Halbleitersubstrats zumindest unter der zweiten Öffnung (32).
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine vergrabene dielektrische Schicht (72) in dem Halbleitersubstrat (74, 70) in einer vorbestimmten Tiefe vorgesehen ist und der erste Graben (120) so erzeugt wird, dass die erste Grabentiefe größer als die vorbestimmten Tiefe ist.
  8. Verfahren nach dem vorhergehenden Anspruch, wobei der zweite Graben (122) so erzeugt wird, dass er sich bis zu der vergrabenen dielektrischen Schicht (72) erstreckt.
  9. Verfahren nach Anspruch 7 oder 8, wobei die vergrabene dielektrische Schicht (72) unter der ersten Öffnung (22) und Material in der zweiten Öffnung (32) zur Freilegung des Halbleitersubstrats (74) in der zweiten Öffnung (32) in einem gemeinsamen Maskenätzprozess abgetragen werden.
  10. Verfahren nach Anspruch 9, wobei die Erzeugung des zweiten Grabens (122) mit der zweiten Grabentiefe und die Einstellung der ersten Grabentiefe in einem gemeinsamen Grabenätzprozess erfolgen.
  11. Verfahren nach einem der Ansprüche 1 bis 6, wobei eine vergrabene dielektrische Schicht (72) in dem Halbleitersubstrat (74, 70) an einer vorbestimmten Schichttiefe vorgesehen ist und der erste Graben (120) so erzeugt wird, dass er sich bis zu der vergrabenen dielektrischen Schicht (72) erstreckt und an oder in der vergrabenen dielektrischen Schicht (72) endet.
  12. Verfahren nach Anspruch 11, wobei der zweite Graben (122) so erzeugt wird, dass die zweite Grabentiefe kleiner als die vorbestimmte Tiefe ist.
  13. Verfahren nach Anspruch 12, wobei Erzeugen des ersten und zweiten Grabens umfasst: Ausführen einer ersten Grabenätzung unter der ersten Öffnung (22) unter Verwendung von Material (12) der Hartmaskenschicht (12, 14) als Stoppmaterial in der zweiten Öffnung (32), bis eine erste vorläufige Grabentiefe ohne Freilegung der vergrabenen dielektrischen Schicht (72) unter der ersten Öffnung (22) erreicht ist, Entfernen des Stoppmaterials (12) in der zweiten Öffnung (32); Ausführen einer zweiten Grabenätzung bis die erste und zweite Grabentiefe erreicht sind.
  14. Verfahren nach Anspruch 12, wobei Erzeugung des ersten und zweiten Grabens umfasst: Ausführen einer ersten Grabenätzung unter der ersten Öffnung (22) bis zu der vergrabenen dielektrischen Schicht unter Verwendung von Material (12) der Hartmaskenschicht (12, 14) in der zweiten Öffnung (32) als Stoppmaterial; Entfernen des Stoppmaterials in der zweiten Öffnung (32); Ausführen einer zweiten Grabenätzung unter der zweiten Öffnung, bis die zweite Grabentiefe erreicht ist.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden der ersten und zweiten Öffnung umfasst: Bilden einer ersten Lackmaske (20) mit einer ersten Lackmaskenöffnung (22a), Bilden der ersten Öffnung (22) mit der ersten Lackmaskenöffnung (22a), Bilden einer zweiten Lackmaske (30) mit einer zweiten Lackmaskenöffnung (32a) und Bilden der zweiten Öffnung (32) mit der zweiten Lackmaskenöffnung (32a).
  16. Verfahren nach einem der vorhergehenden Ansprüche, das ferner ein Auskleiden von Seitenwänden des ersten und zweiten Grabens mit einem dielektrischen Material (140) umfasst.
  17. Verfahren nach einem der vorhergehenden Ansprüche 2 bis 16, wobei die Hartmaskenschicht (12, 14) dünner als 500nm und dicker als 80nm ist.
  18. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Grabentiefe beider Gräben (60, 62) jeweils zumindest 10µm beträgt, insbesondere bis zu 50µm bei dem tieferen Graben (60).
  19. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verhältnis von Grabentiefe zumindest eines Grabens (60) zur Schichtdicke (d14) der Hartmaskenschicht (12, 14) zumindest 50, bevorzugt zumindest 100 beträgt.
  20. Verfahren zur Erzeugung von Gräben in einem Halbleitersubstrat (10, 74, 70), das Verfahren mit a. einem Bilden einer ersten Öffnung (22) mit einer ersten Tiefe in einer weniger als 500nm starken Hartmaskenschicht (12, 14), um eine laterale Abmessung und eine Lage eines ersten Grabens (60) festzulegen; b. einem Bilden einer zweiten Öffnung (32) mit einer zweiten Tiefe in der weniger als 500nm starken Hartmaskenschicht (12, 14), wobei die zweite Tiefe kleiner ist als die erste Tiefe, um mit der zweiten Öffnung (32) eine laterale Abmessung und eine Lage eines zweiten Grabens (62) festlegt; c. einem Erzeugen zumindest eines Tiefenabschnitts (40) des ersten Grabens (60) und Erzeugen des zweiten Grabens (62) mit einer zweiten Grabentiefe nach Entfernung von Maskenmaterial in der zweiten Öffnung (32), wobei die erste Grabentiefe (t60) größer als die zweite Grabentiefe (t62) ist und beide Grabentiefen größer sind als die Stärke der Hartmaskenschicht (12, 14) außerhalb der ersten und zweiten Öffnung (22a, 32a).
  21. Verfahren nach Anspruch 20, wobei das Bilden der ersten und zweiten Öffnung umfasst: Bilden einer ersten Lackmaske (20) mit einer ersten Lackmaskenöffnung (22a), Bilden der ersten Öffnung (22) mit der ersten Lackmaskenöffnung (22a), Bilden einer zweiten Lackmaske (30) mit einer zweiten Lackmaskenöffnung (32a) und Bilden der zweiten Öffnung (32) mit der zweiten Lackmaskenöffnung (32a).
DE102016105255.8A 2016-03-21 2016-03-21 Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat Active DE102016105255B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016105255.8A DE102016105255B4 (de) 2016-03-21 2016-03-21 Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016105255.8A DE102016105255B4 (de) 2016-03-21 2016-03-21 Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Publications (2)

Publication Number Publication Date
DE102016105255A1 true DE102016105255A1 (de) 2017-09-21
DE102016105255B4 DE102016105255B4 (de) 2020-06-18

Family

ID=59751903

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016105255.8A Active DE102016105255B4 (de) 2016-03-21 2016-03-21 Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Country Status (1)

Country Link
DE (1) DE102016105255B4 (de)

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397731A (en) * 1993-06-30 1995-03-14 Nec Corporation Method of manufacturing semiconductor integrated circuit device
US5814547A (en) 1997-10-06 1998-09-29 Industrial Technology Research Institute Forming different depth trenches simultaneously by microloading effect
US5817568A (en) 1997-04-15 1998-10-06 Winbond Electronics Corp. Method of forming a trench isolation region
KR20020050468A (ko) * 2000-12-21 2002-06-27 박종섭 반도체 소자의 격리영역 형성방법
KR20030002363A (ko) 2001-06-29 2003-01-09 주식회사 하이닉스반도체 Sti 및 dti를 갖는 반도체 장치의 제조방법
US6720217B2 (en) 2002-07-18 2004-04-13 Hynix Semiconductor Inc. Method of manufacturing flash memory device using trench device isolation process
KR20040059284A (ko) 2002-12-28 2004-07-05 동부전자 주식회사 반도체 메모리 소자의 제조 방법
KR20040082219A (ko) 2003-03-18 2004-09-24 주식회사 하이닉스반도체 반도체소자의 멀티트렌치 형성방법
US6932916B2 (en) 2002-04-30 2005-08-23 Infineon Technologies Ag Semiconductor substrate with trenches of varying depth
US6995095B2 (en) * 2003-10-10 2006-02-07 Macronix International Co., Ltd. Methods of simultaneously fabricating isolation structures having varying dimensions
US20070054464A1 (en) 2005-09-08 2007-03-08 Chartered Semiconductor Manufacturing Ltd. Different STI depth for Ron improvement for LDMOS integration with submicron devices
US7314826B2 (en) 2004-07-14 2008-01-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
DE10317748B4 (de) 2003-04-17 2008-10-30 X-Fab Semiconductor Foundries Ag Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
CN103400796A (zh) 2013-08-14 2013-11-20 上海华力微电子有限公司 双深度浅沟道隔离槽的刻蚀工艺
EP2669939A1 (de) 2012-05-29 2013-12-04 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Herstellungsverfahren eines integrierten Schaltkreises mit Grabenisolationen mit unterschiedlichen Tiefen
US8652931B1 (en) 2012-10-08 2014-02-18 Shanghai Huali Microelectronics Corporation Method of dual-depth STI formation
US20150132919A1 (en) 2013-11-14 2015-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for forming dual sti structure by using the same
US20150170957A1 (en) 2012-11-14 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structures and methods of forming the same
US9224634B2 (en) * 2005-09-06 2015-12-29 Nxp B.V. Method of manufacturing a semiconductor device with an isolation region and a device manufactured by the method

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397731A (en) * 1993-06-30 1995-03-14 Nec Corporation Method of manufacturing semiconductor integrated circuit device
US5817568A (en) 1997-04-15 1998-10-06 Winbond Electronics Corp. Method of forming a trench isolation region
US5814547A (en) 1997-10-06 1998-09-29 Industrial Technology Research Institute Forming different depth trenches simultaneously by microloading effect
KR20020050468A (ko) * 2000-12-21 2002-06-27 박종섭 반도체 소자의 격리영역 형성방법
KR20030002363A (ko) 2001-06-29 2003-01-09 주식회사 하이닉스반도체 Sti 및 dti를 갖는 반도체 장치의 제조방법
US6932916B2 (en) 2002-04-30 2005-08-23 Infineon Technologies Ag Semiconductor substrate with trenches of varying depth
US6720217B2 (en) 2002-07-18 2004-04-13 Hynix Semiconductor Inc. Method of manufacturing flash memory device using trench device isolation process
KR20040059284A (ko) 2002-12-28 2004-07-05 동부전자 주식회사 반도체 메모리 소자의 제조 방법
KR20040082219A (ko) 2003-03-18 2004-09-24 주식회사 하이닉스반도체 반도체소자의 멀티트렌치 형성방법
DE10317748B4 (de) 2003-04-17 2008-10-30 X-Fab Semiconductor Foundries Ag Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur
US6995095B2 (en) * 2003-10-10 2006-02-07 Macronix International Co., Ltd. Methods of simultaneously fabricating isolation structures having varying dimensions
US7314826B2 (en) 2004-07-14 2008-01-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US9224634B2 (en) * 2005-09-06 2015-12-29 Nxp B.V. Method of manufacturing a semiconductor device with an isolation region and a device manufactured by the method
US20070054464A1 (en) 2005-09-08 2007-03-08 Chartered Semiconductor Manufacturing Ltd. Different STI depth for Ron improvement for LDMOS integration with submicron devices
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
EP2669939A1 (de) 2012-05-29 2013-12-04 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Herstellungsverfahren eines integrierten Schaltkreises mit Grabenisolationen mit unterschiedlichen Tiefen
US8652931B1 (en) 2012-10-08 2014-02-18 Shanghai Huali Microelectronics Corporation Method of dual-depth STI formation
US20150170957A1 (en) 2012-11-14 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structures and methods of forming the same
CN103400796A (zh) 2013-08-14 2013-11-20 上海华力微电子有限公司 双深度浅沟道隔离槽的刻蚀工艺
US20150132919A1 (en) 2013-11-14 2015-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for forming dual sti structure by using the same

Also Published As

Publication number Publication date
DE102016105255B4 (de) 2020-06-18

Similar Documents

Publication Publication Date Title
DE102006015087B4 (de) Verfahren zur Herstellung von Transistoren
EP0968527B1 (de) Verfahren zur herstellung eines vertikalen mos-transistors
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
WO2005034215A1 (de) Verfahren zum erzeugen einer hartmaske und hartmasken-anordnung
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE102009039522B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit vergrabener Ätzstoppschicht in Grabenisolationsstrukturen für eine bessere Oberflächenebenheit in dicht gepackten Halbleiterbauelementen
DE102008049727A1 (de) Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE10351008A1 (de) Verbesserte Technik zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE112010003053B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102007033633B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102005014749B4 (de) Verfahren zur Herstellung eines Transistors mit einem erhöhten Drain- und Sourcegebiet mittels einer Drei-Schicht-Hartmaske für die Gatestrukturierung
DE102005062937A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
WO2006108827A2 (de) Herstellung von vdmos-transistoren mit optimierter gatekontaktierung
DE102011004672B4 (de) SOI-Halbleiterbauelement mit einer Substratdiode mit reduzierter Metallsilizidleckage
DE102016105255B4 (de) Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE102013113776A1 (de) Systeme und Verfahren für eine Halbleiterstruktur, die mehrere Halbleitervorrichtungsschichten aufweist
WO1999022408A1 (de) Vertikaler mos-transistor und verfahren zu dessen herstellung
DE10127888A1 (de) Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen
DE10259322B4 (de) Verfahren zum Bilden einer Justiermarke in einer lichtundurchlässigen Schicht auf einem Substrat
DE10338503B3 (de) Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur
WO2015150268A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat und mikroelektromechanisches system mit einem substrat
DE10052131C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit einer vollständig selbstjustierenden Technologie

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE