DE102015115344A1 - Schaltungsanordnung und verfahren zum ausbilden einer schaltungsanordnung - Google Patents

Schaltungsanordnung und verfahren zum ausbilden einer schaltungsanordnung Download PDF

Info

Publication number
DE102015115344A1
DE102015115344A1 DE102015115344.0A DE102015115344A DE102015115344A1 DE 102015115344 A1 DE102015115344 A1 DE 102015115344A1 DE 102015115344 A DE102015115344 A DE 102015115344A DE 102015115344 A1 DE102015115344 A1 DE 102015115344A1
Authority
DE
Germany
Prior art keywords
electrode
doped region
capacitor
various embodiments
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015115344.0A
Other languages
English (en)
Inventor
Detlef Wilhelm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015115344A1 publication Critical patent/DE102015115344A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Schaltungsanordnung kann ein Halbleitersubstrat (102) einschließen, das eine erste Oberfläche (102b), eine zweite Oberfläche (102f) gegenüber der ersten Oberfläche (102b) und einen ersten dotierten Bereich (104) von einem ersten Leitfähigkeitstyp, der sich von der ersten Oberfläche (102b) in das Halbleitersubstrat (102) erstreckt, einschließt. Die Schaltungsanordnung kann ferner mindestens einen Kondensator mit einer ersten Elektrode mit einem dotierten Bereich vom ersten Leitfähigkeitstyp, der sich von der zweiten Oberfläche (102f) in das Halbleitersubstrat (102) erstreckt, eine dielektrische Schicht, die über der ersten Elektrode ausgebildet ist und sich von der zweiten Oberfläche (102f) von dem Halbleitersubstrat (102) weg erstreckt, und eine zweite Elektrode, die über der dielektrischen Schicht gegenüber der ersten Elektrode ausgebildet ist, einschließen. Die Schaltungsanordnung kann ferner mindestens eine Halbleitervorrichtung einschließen, die monolithisch im Halbleitersubstrat (102) integriert ist. Der erste dotierte Bereich (104) vom ersten Leitfähigkeitstyp kann sich von der ersten Oberfläche (102b) in das Halbleitersubstrat (102) erstrecken, um eine elektrisch leitende Verbindung mit der ersten Elektrode zu bilden.

Description

  • Verschiedene Ausführungsformen betreffen im Allgemeinen eine Schaltungsanordnung und ein Verfahren zum Ausbilden einer Schaltungsanordnung.
  • In einer Schaltungsanordnung, z. B. einer integrierten Schaltung (IC), die in einem Halbleitersubstrat, z. B. in einem n-dotierten Substrat, ausgebildet ist, kann ein Kondensator, z. B. ein Blockkondensator, integriert werden, z. B. ein Kondensator zum Blockieren eines Hochfrequenz-Signals (HF-Signals), z. B. ein Metallisolator-Halbleiterkondensator (MISCAP, wobei „Metall“ nicht strikt ein Metall sein muss, sondern jedes leitfähige Material sein kann, z. B. ein dotierter Halbleiter, z. B. ein entarteter Halbleiter). Der Kondensator, z. B. Blockkondensator, kann derart ausgebildet sein, dass seine Elektroden im Wesentlichen parallel zu einer Hauptoberfläche des Halbleitersubstrats verlaufen. Eine obere Elektrode des Kondensators kann somit zugänglich sein, aber eine Bodenelektrode kann unterhalb der oberen Elektrode verborgen sein, und es ist möglicherweise notwendig, einen separaten Kontakt zum Verbinden mit der Bodenelektrode auszubilden. Des Weiteren muss der separate Kontakt ggf. elektrisch geerdet sein. Typischerweise kann dies mittels eines dotierten Bereichs erreicht werden, der lateral neben der oberen Elektrode des Kondensators angeordnet sein kann. Der dotierte Bereich kann elektrisch mit der Bodenelektrode verbunden sein. Der dotierte Bereich kann des Weiteren geerdet sein, z. B. extern, z. B. über eine Oberfläche des Halbleiters. Ein solches Kontaktierschema für die Bodenelektrode kann Serienwiderstände und Serieninduktivitäten herbeiführen, die in einem Blockkondensator nachteilig sein können.
  • In verschiedenen Ausführungsformen kann eine Schaltungsanordnung bereitgestellt werden. Die Schaltungsanordnung kann ein Halbleitersubstrat einschließen, das eine erste Oberfläche, eine zweite Oberfläche gegenüber der ersten Oberfläche und einen ersten dotierten Bereich von einem ersten Leitfähigkeitstyp einschließt, der sich von der ersten Oberfläche in das Halbleitersubstrat erstreckt. Die Schaltungsanordnung kann ferner mindestens einen Kondensator mit einer ersten Elektrode mit einem dotierten Bereich vom ersten Leitfähigkeitstyp, der sich von der zweiten Oberfläche in das Halbleitersubstrat erstreckt, eine dielektrische Schicht, die über der ersten Elektrode ausgebildet ist und sich von der zweiten Oberfläche von dem Halbleitersubstrat weg erstreckt, und eine zweite Elektrode, die über der dielektrischen Schicht gegenüber der ersten Elektrode ausgebildet ist, einschließen. Die Schaltungsanordnung kann ferner mindestens eine Halbleitervorrichtung einschließen, die monolithisch im Halbleitersubstrat integriert ist. Der erste dotierte Bereich vom ersten Leitfähigkeitstyp kann sich von der ersten Oberfläche in das Halbleitersubstrat erstrecken, um eine elektrisch leitende Verbindung mit der ersten Elektrode zu bilden.
  • In einer Ausgestaltung kann die zweite Elektrode einen dotierten Bereich von einem zweiten Leitfähigkeitstyp aufweisen. In noch einer Ausgestaltung kann die zweite Elektrode Metall aufweisen. In noch einer Ausgestaltung kann der erste dotierte Bereich vom ersten Leitfähigkeitstyp elektrisch geerdet sein. In noch einer Ausgestaltung kann der erste Leitfähigkeitstyp vom p-Typ sein. In noch einer Ausgestaltung können die dotierten Bereiche eine Konzentration aus Dotieratomen von über 1019 cm–3 aufweisen. In noch einer Ausgestaltung können die Dotieratome in den dotierten Bereichen vom ersten Leitfähigkeitstyp Bor aufweisen. In noch einer Ausgestaltung kann die mindestens eine Halbleitervorrichtung eine der Gruppe, bestehend aus einem Transistor, einer Diode, und einem Kondensator sein. In noch einer Ausgestaltung kann die mindestens eine weitere Halbleitervorrichtung ein zweiter Kondensator sein, aufweisend: eine erste Elektrode, die einen dotierten Bereich von einem zweiten Leitfähigkeitstyp aufweist, der mindestens einen Teil der zweiten Oberfläche bildet, ein Dielektrikum, das über der ersten Elektrode des zweiten Kondensators ausgebildet ist, eine zweite Elektrode, die über dem Dielektrikum des zweiten Kondensators ausgebildet ist, und einen elektrischen Kontakt, der über der zweiten Oberfläche ausgebildet ist und elektrisch mit der ersten Elektrode des zweiten Kondensators verbunden ist.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Ausbilden einer Schaltungsanordnung bereitgestellt, aufweisend: Ausbilden, in einem Halbleitersubstrat, eines dotierten Bereichs von einem ersten Leitfähigkeitstyp, der sich von einer ersten Oberfläche des Halbleitersubstrats zu einer gegenüberliegenden zweiten Oberfläche des Halbleitersubstrats erstreckt, Ausbilden einer dielektrischen Schicht auf der zweiten Oberfläche über dem dotierten Bereich vom ersten Leitfähigkeitstyp, Ausbilden eines Leitbereichs über der dielektrischen Schicht, und Ausbilden mindestens einer Halbleitervorrichtung, die monolithisch im Halbleitersubstrat integriert ist.
  • In einer Ausgestaltung können der dotierte Bereich, die dielektrische Schicht und/oder der Leitbereich in einem gemeinsamen Prozess mit einem Teil der Halbleitervorrichtung ausgebildet werden. In noch einer Ausgestaltung kann das Ausbilden des dotieren Bereichs vom ersten Leitfähigkeitstyp ein Dotieren mit Bor aufweisen. In noch einer Ausgestaltung kann das Ausbilden des dotierten Bereichs Ionenimplantation aufweisen. In noch einer Ausgestaltung kann das Ausbilden des Leitbereichs das Ausbilden eines zweiten dotierten Bereichs aufweisen. In noch einer Ausgestaltung kann der zweite dotierte Bereich von einem zweiten Leitfähigkeitstyp sein.
  • In den Zeichnungen beziehen sich ähnliche Bezugszeichen im Allgemeinen auf die gleichen Teile in den unterschiedlichen Ansichten. Die Zeichnungen sind nicht unbedingt maßstabsgetreu, stattdessen wird im Allgemeinen Wert auf die Darstellung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen dargelegt, die zeigen:
  • 1 eine Querschnittsansicht eines Teils der Schaltungsanordnung gemäß verschiedenen Ausführungsformen;
  • 2A eine Querschnittsansicht eines Teils einer Schaltungsanordnung gemäß verschiedenen Ausführungsformen und 2B einen Querschnitt einer Schaltungsanordnung gemäß verschiedenen Ausführungsformen;
  • 3A und 3B grafische Darstellungen von Versuchsergebnissen für einen Kondensator einer Schaltungsanordnung gemäß verschiedenen Ausführungsformen; und
  • 4 ein Diagramm, das ein Verfahren zum Ausbilden einer Schaltungsanordnung gemäß verschiedenen Ausführungsformen darstellt.
  • Die nachstehende, ausführliche Beschreibung bezieht sich auf die angefügten Zeichnungen, die rein veranschaulichend spezifische Details und Ausführungsformen zeigen, in denen die Erfindung ausgeführt werden kann.
  • Der Begriff „beispielhaft“ wird hierin mit der Bedeutung „als Beispiel, Exemplar oder Darstellung dienend“ verwendet. Jede Ausführungsform oder Ausgestaltung, die hierin als „beispielhaft“ beschrieben wird, ist nicht als bevorzugt oder vorteilhaft über andere Ausführungsformen oder Ausgestaltungen zu betrachten.
  • Der Begriff „auf/über“, der in Bezug auf ein abgeschiedenes Material verwendet wird, das „auf/über“ einer Seite oder Oberfläche ausgebildet wird, kann hierin in der Bedeutung verwendet werden, dass das abgeschiedene Material „direkt auf“, z. B. in direktem Kontakt mit, der betreffenden Seite oder Oberfläche ausgebildet sein kann. Der Begriff „auf/über“, der in Bezug auf ein abgeschiedenes Material verwendet wird, das „auf/über“ einer Seite oder Oberfläche ausgebildet wird, kann hierin in der Bedeutung verwendet werden, dass das abgeschiedene Material „indirekt auf“ der betreffenden Seite oder Oberfläche ausgebildet sein kann, wobei eine oder mehrere zusätzliche Schichten zwischen der betreffenden Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sein können.
  • In einer Schaltungsanordnung, z. B. einer IC (integrierten Schaltung), können Kondensatoren, z. B. Blockkondensatoren, mit Anschlussklemmen bereitgestellt werden, z. B. für eine Verbindung mit einem Substrat der Schaltungsanordnung, die eine geringe Impedanz und geringe Induktivität besitzen. Außerdem können isolierte Kondensatoren mit einer hohen Kapazität für verschiedene unterschiedliche Aufgaben erforderlich sein. Die Schaltungsanordnung kann z. B. in mobilen Kommunikationsvorrichtungen bereitgestellt werden, z. B. für Vorverstärker, GPS-Sensoren und/oder Hochfrequenzanwendungen.
  • In verschiedenen Ausführungsformen kann in einer Schaltungsanordnung, die in einem Substrat ausgebildet ist, ein Kondensator bereitgestellt werden. Eine (verborgene) Bodenelektrode kann elektrisch mit einer Rückseite des Substrats über einen Leiter verbunden sein, der innerhalb des Substrats zwischen der Bodenelektrode und der Rückseite des Substrats ausgebildet ist. Dadurch kann die Bodenelektrode elektrisch mit einer geringen Impedanz und geringen Induktivität verbunden sein. Des Weiteren kann die elektrische Verbindung von der Rückseite des Substrats Substratzone einsparen und ausgebildet werden, ohne zusätzliche Verfahren als die zum Ausbilden anderer Halbleitervorrichtungen der Schaltungsanordnung verwendeten zu erfordern.
  • In verschiedenen Ausführungsformen kann eine Schaltungsanordnung, die ein Substrat, z. B. ein Halbleitersubstrat, aufweist, bereitgestellt werden. Die Schaltungsanordnung kann einen Kondensator aufweisen, der an einer Vorderseite, z. B. einer vorderen Oberfläche des Substrats, ausgebildet ist. Der Kondensator kann elektrisch mit dem Substrat, z. B. an einer Rückseite, z. B. an einer Rückseite des Substrats gegenüber der Vorderseite, z. B. der vorderen Oberfläche des Substrats, über eine Verbindung mit einer geringen Impedanz und einer geringen Induktivität verbunden sein. Die elektrische Verbindung kann z. B. zwischen dem Kondensator, z. B. einer Elektrode, z. B. einer Bodenelektrode des Kondensators, und der Rückseite des Substrats bereitgestellt sein.
  • In verschiedenen Ausführungsformen kann die Rückseite des Substrats geerdet sein. Die Bodenelektrode des Kondensators kann elektrisch mit der Rückseite des Substrats verbunden sein und daher keine zusätzliche Erdung erfordern. In verschiedenen Ausführungsformen können eine Impedanz und eine Induktivität gering sein, z. B. minimal.
  • In verschiedenen Ausführungsformen erfordert der Kondensator keine Kontaktzone, die auf der Vorderseite des Substrats zum elektrischen Kontaktieren der Bodenelektrode ausgebildet ist. Daher kann eine Zone des Substrats, z. B. die Vorderseite des Substrats, die von dem Kondensator bedeckt wird, kleiner sein, d. h. Substratraum, z. B. Chipraum, eingespart werden.
  • In verschiedenen Ausführungsformen kann eine Bodenelektrode des Kondensators mit der Rückseite des Substrats mittels eines dotierten Bereichs verbunden sein. Der dotierte Bereich kann in dem Halbleitersubstrat zwischen der Bodenelektrode des Kondensators und der Rückseite des Substrats ausgebildet sein.
  • In verschiedenen Ausführungsformen kann ein Leitbereich in dem Substrat ausgebildet sein, z. B. an einer Rückseite des Substrats, der sich z. B. entlang der gesamten Rückseite erstreckt, z. B. der hinteren Oberfläche des Substrats. Der leitende Bereich kann z. B. durch einen hochdotierten Bereich (der auch durch eine Hochstellung „++“) des Halbleitersubstrats ausgebildet werden, z. B. einem Bereich mit einer Konzentration von mehr als 1018 cm–3 Störatomen, z. B. einem Bereich mit einer Konzentration von mehr als 1019 cm–3 Störatomen. Der Leitbereich, z. B. an der Rückseite des Substrats, kann z. B. von einem ersten Leitfähigkeitstyp sein. Der Leitbereich kann in verschiedenen Ausführungsformen elektrisch geerdet sein oder mit einem anderen Bezugspotential verbunden sein, wenn gewünscht oder erforderlich.
  • Zusätzlich zu dem Kondensator kann die Schaltungsanordnung in verschiedenen Ausführungsformen eine oder mehrere Halbleitervorrichtungen aufweisen. Die zusätzliche Halbleitervorrichtung kann z. B. monolithisch in dem Halbleitersubstrat integriert sein.
  • Die Halbleitervorrichtung kann in verschiedenen Ausführungsformen ein weiterer Kondensator sein, z. B. ein Kondensator ohne direkte elektrisch leitende Verbindung mit der Rückseite des Substrats, z. B. mit einer Erdung, die von der Rückseite des Substrats bereitgestellt wird. Die Halbleitervorrichtung, z. B. der weitere Kondensator, kann auf der Vorderseite des Substrats ausgebildet sein. Der weitere Kondensator kann z. B. ein MISCAP sein.
  • In verschiedenen anderen Ausführungsformen kann die zusätzliche Halbleitervorrichtung eine andere Halbleitervorrichtung sein, z. B. ein Transistor, z. B. ein Bipolartransistor. In verschiedenen Ausführungsformen kann die Schaltungsanordnung mehrere Halbleitervorrichtungen zusätzlich zu dem Kondensator aufweisen.
  • Mit anderen Worten können in verschiedenen Ausführungsformen eine Schaltungsanordnung, die einen Kondensator mit einer geringen Impedanz und einer geringen Induktivität aufweist, und mindestens eine zusätzliche Halbleitervorrichtung bereitgestellt werden.
  • In verschiedenen Ausführungsformen kann der Kondensator ein erster MISCAP sein und die mindestens eine zusätzliche Halbleitervorrichtung kann ein zweiter MISCAP mit unterschiedlichen Eigenschaften sein, z. B. unterschiedlichen strukturellen und/oder elektrischen Eigenschaften. In diesem Fall kann die Schaltungsanordnung als eine doppelte MISCAP-Anordnung bezeichnet werden. Rein beispielhaft kann z. B. nur der erste MISCAP (direkt) leitend mit einer Rückseite des Substrats mittels eines dotierten Bereichs von einem ersten Leitfähigkeitstyp verbunden sein, der sich zwischen einer Bodenelektrode des MISCAP und der Rückseite des Substrats erstreckt, und der zweite MISCAP kann eine Bodenelektrode mit einer Dotierung von einem zweiten Leitfähigkeitstyp aufweisen.
  • In verschiedenen Ausführungsformen kann die Schaltungsanordnung vom ersten Leitfähigkeitstyp beschrieben werden, der dem p-Typ entspricht, und der zweite Leitfähigkeitstyp kann dem n-Typ entsprechen. Alternativ kann jede der hierin beschriebenen Ausführungsformen mit dem ersten Leitfähigkeitstyp, der dem p-Typ entspricht, und mit dem zweiten Leitfähigkeitstyp, der dem n-Typ entspricht, ausgeführt werden. Für eine p-Typ-Dotierung (auch als p-Dotierung bezeichnet) können Dotieratome, die als Elektronenakzeptor für das Halbleitermaterial dienen, in das sie eingeleitet werden, verwendet werden. Rein beispielhaft können Atome der Gruppe drei (III), z. B. Bor-, Indium- oder Aluminiumatome für eine p-Dotierung eines Substrats der Gruppe vier (z. B. Silicium oder Germanium) verwendet werden, und Atome der Gruppe fünf (V), z. B. Phosphor, Arsen oder Antimon für eine n-Dotierung des Substrats der Gruppe vier verwendet werden.
  • In verschiedenen Ausführungsformen können der Kondensator und mindestens eine zusätzliche Halbleitervorrichtung während einer Verarbeitung des Halbleitersubstrats zum Ausbilden der Schaltungsanordnung parallel ausgebildet werden.
  • 1 zeigt eine Querschnittsansicht eines Teils 100 einer Schaltungsanordnung gemäß verschiedenen Ausführungsformen.
  • In verschiedenen Ausführungsformen kann der Teil 100 der Schaltungsanordnung ein Substrat 102 mit einer vorderen Oberfläche 102f, die auch als eine zweite Oberfläche 102f bezeichnet wird, und einer hinteren Oberfläche 102b, die auch als erste Oberfläche 102b bezeichnet wird, gegenüber der vorderen Oberfläche 102f aufweisen. Eine Seite des Substrats 102, auf der die vordere/zweite Oberfläche angeordnet ist, kann als die Vorderseite oder die zweite Seite des Substrats 102 bezeichnet werden, und eine Seite des Substrats 102, auf der die hintere/erste Oberfläche angeordnet ist, kann als die Rückseite oder die erste Seite des Substrats 102 bezeichnet werden. Das Substrat 102 kann in verschiedenen Ausführungsformen mindestens ein Halbleitermaterial aufweisen oder im Wesentlichen daraus bestehen. Das Halbleitermaterial kann z. B. eines aus einer Gruppe von Silicium, Germanium, Gallium, Arsenid und Indiumphosphid sein.
  • In verschiedenen Ausführungsformen kann das Substrat 102 einen dotierten Bereich 104, der auch als erster dotierter Bereich 104 bezeichnet wird, vom ersten Leitfähigkeitstyp aufweisen, der sich von der ersten Oberfläche 102b in das Halbleitersubstrat 102 erstreckt. Der dotierte Bereich 104 kann ein Leitbereich 104 sein. Rein beispielhaft kann eine Konzentration der Dotieratome in dem dotierten Bereich 104 hoch sein, z. B. mindestens etwa 1018 cm–3 betragen, z. B. mindestens etwa 1019 cm–3, z. B. mindestens etwa 1020 cm–3, sodass der dotierte Bereich 104 des Halbleiters 102 entartet und dadurch leitfähig ist. Eine Widerstandsfähigkeit des dotierten Bereichs 104 kann in einem Bereich von etwa 10 mΩ cm bis etwa 30 mΩ cm liegen, z. B. bei etwa 20 mΩ cm. In verschiedenen Ausführungsformen kann der erste Leitfähigkeitstyp vom p-Typ sein und die Dotieratome zum Erreichen der hohen Dotierung vom ersten Leitfähigkeitstyp des Bereichs 104 können Dotieratome sein, die als Akzeptoren für den Halbleiter des dotieren Bereichs 104 dienen. Im Fall, dass der Halbleiter Silicium ist, können die Dotieratome z. B. Boratome sein.
  • In verschiedenen Ausführungsformen kann der dotierte Bereich 104 von einem Wafer oder von einem Teil eines Wafers ausgebildet werden. Der dotierte Bereich 104, z. B. in einem Fall, bei dem der dotierte Bereich 104 ein Wafer oder Teil eines Wafers ist, kann dieser mit der hohen Dotierstoffkonzentration ausgebildet werden. Mit anderen Worten kann der Halbleiter, der den dotierten Bereich 104 bildet, mit der hohen Dotierstoffkonzentration ausgebildet werden. Alternativ kann der dotierte Bereich 104 als Halbleiter mit einer anderen Konzentration an Dotieratomen oder ohne Dotieratome ausgebildet werden und später hoch dotiert werden, z. B. per Implantation und/oder Diffusion.
  • In verschiedenen Ausführungsformen kann eine Dicke des dotierten Bereichs 104 in einem Bereich von etwa 50 µm bis etwa 1 mm liegen, z. B. von etwa 100 µm bis etwa 500 µm, z. B. etwa 100 µm. In einem Fall, bei dem der dotierte Bereich 104 z. B. ein Wafer oder Teil eines Wafers ist, kann die Dicke des dotierten Bereichs 104 einer typischen Dicke eines Wafers entsprechen, z. B. 275 µm, 375 µm, 525 µm, 625 µm, 675 µm, 725 µm, 775 µm oder 925 µm. Alternativ kann der Wafer ausgedünnt werden, z. B. auf eine Dicke von etwa 100 µm.
  • In verschiedenen Ausführungsformen kann der dotierte Bereich 104 geerdet sein. Mit anderen Worten kann eine elektrisch leitende Verbindung zwischen dem dotierten Bereich 104 angeordnet werden, z. B. der Rückseite des Substrats 102b, und geerdet werden.
  • In verschiedenen Ausführungsformen kann das Substrat 102 einen dotierten Bereich 106 von einem ersten Leitfähigkeitstyp aufweisen, der sich von der zweiten Oberfläche 102f in das Halbleitersubstrat 102 erstreckt. Der dotierte Bereich 106 kann ein Leitbereich 106 sein. In verschiedenen Ausführungsformen kann eine Konzentration der Dotieratome in dem dotierten Bereich 106 hoch sein, z. B. mindestens etwa 1018 cm–3 betragen, z. B. mindestens etwa 1019 cm–3, z. B. mindestens etwa 1020 cm–3, sodass der dotierte Bereich 106 des Halbleiters 102 entartet und dadurch leitfähig ist. In verschiedenen Ausführungsformen kann eine Widerstandsfähigkeit in dem dotierten Bereich 106 in einem Bereich von etwa 10 mΩ cm bis etwa 40 mΩ cm liegen, z. B. von etwa 20 mΩ cm bis etwa 30 mΩ cm. In verschiedenen Ausführungsformen kann die Konzentration der Dotieratome in dem dotierten Bereich 106 die gleiche oder im Wesentlichen die gleiche wie in dem dotierten Bereich 104 sein. Alternativ können die Konzentrationen der Dotieratome im dotierten Bereich 104 und im dotierten Bereich 106 unterschiedlich sein. In verschiedenen Ausführungsformen können die Dotieratome zum Erreichen der hohen Dotierung vom ersten Leitfähigkeitstyp des Bereichs 106 die gleichen wie für die Dotierung des Bereichs 104 sein, z. B. Boratome. Alternativ können die Dotieratome zum Erreichen der hohen Dotierung vom ersten Leitfähigkeitstyp des Bereichs 106 anders als die Dotieratome für den Bereich 106 sein.
  • In verschiedenen Ausführungsformen kann sich der dotierte Bereich 104 vom ersten Leitfähigkeitstyp von der ersten Oberfläche 102b in das Halbleitersubstrat 102 erstrecken, um eine elektrisch leitende Verbindung mit dem dotierten Bereich 106 zu bilden. Mit anderen Worten können sich sowohl der dotierte Bereich 104 als auch der dotierte Bereich 106 von den jeweiligen Oberflächen erstrecken, auf denen sie in das Substrat 102 geformt werden, wo sie elektrisch (leitend) miteinander kontaktieren können. In verschiedenen Ausführungsformen können der dotierte Bereich 104 und der dotierte Bereich 106 auch physisch innerhalb des Substrats 102 miteinander kontaktieren.
  • In verschiedenen Ausführungsformen kann das Halbleitersubstrat 102 einen Bereich 108 aufweisen, der über dem dotierten Bereich 104 und benachbart zum dotierten Bereich 106 angeordnet sein kann. Das Substrat 102 kann eine im Wesentlichen einheitliche Dicke aufweisen. Mit anderen Worten kann eine Gesamtdicke des Substrats 102 in einer Zone, in welcher der dotierte Bereich 106 über dem dotierten Bereich 104 angeordnet sein kann, im Wesentlichen die gleiche wie eine Gesamtdicke des Substrats 102 in einer Zone sein, in welcher der Bereich 108 über dem dotierten Bereich 104 angeordnet sein kann. Der Bereich 108 kann in verschiedenen Ausführungsformen eine Konzentration an Dotieratomen in einem Bereich von etwa 1013 cm–3 bis etwa 1014 cm–3 aufweisen, was als leichte Dotierung bezeichnet werden kann, was durch die Hochstellung von „–“ angegeben werden kann. Die Dotierung vom ersten Leitfähigkeitstyp kann in verschiedenen Ausführungsformen eine p-Dotierung (z. B. eine p–-Dotierung) sein. In verschiedenen Ausführungsformen kann der Bereich 108 undotiert sein.
  • In verschiedenen Ausführungsformen können der dotierte Bereich 106 (der zu dem Zeitpunkt noch nicht dotiert ist) und der Bereich 108 in einem gemeinsamen Verfahren ausgebildet werden, z. B. epitaktisch wachsen. Mit anderen Worten kann eine Halbleiterschicht über den dotierten Bereich 104 ausgebildet werden, z. B. über dem Wafer. Mittels selektiver Dotierung der Halbleiterschicht, z. B. mittels Implantation oder Diffusion unter Verwendung einer oder mehrerer Masken, auf die in verschiedenen Ausführungsformen ein Glühverfahren folgt, können die Bereiche 106 und 108 in der Halbleiterschicht ausgebildet werden.
  • In verschiedenen Ausführungsformen kann die Halbleiterschicht in zwei oder mehreren einzelnen Verfahren, z. B. durch mehrere Abscheidungsverfahren (z. B. epitaktische) ausgebildet werden und die Halbleiterschicht als ein Stapel aus Unterschichten ausgebildet werden und möglicherweise durch Dotieren einer oder mehrerer der Unterschichten vor dem Ausbilden der nächsten Unterschicht (hier nicht gezeigt, siehe aber z. B. 2A und 2B).
  • In verschiedenen Ausführungsformen kann die Halbleiterschicht eine Dicke T in einem Bereich von etwa 1 µm bis etwa 20 µm aufweisen, z. B. von etwa 5 µm bis etwa 10 µm, z. B. etwa 7 µm.
  • In verschiedenen Ausführungsformen kann der Teil der Schaltungsanordnung 100 mindestens einen Kondensator 122 aufweisen.
  • In verschiedenen Ausführungsformen kann mindestens ein Kondensator 122 eine erste Elektrode 106 aufweisen. Die erste Elektrode 106 kann aus einem dotierten Bereich 106 vom ersten Leitfähigkeitstyp bestehen, der sich von der zweiten Oberfläche 102f in das Halbleitersubstrat 102 erstreckt.
  • Der mindestens eine Kondensator 122 kann eine dielektrische Schicht 118 aufweisen. Die dielektrische Schicht 118 kann über der ersten Elektrode 106 ausgebildet sein und sich von der zweiten Oberfläche 102f von dem Halbleitersubstrat 102 weg erstrecken. Mit anderen Worten kann die dielektrische Schicht 118 aus der vorderen Oberfläche 102f des Halbleitersubstrats 102 mindestens teilweise in einer Zone ausgebildet sein, in welcher die erste Elektrode 106 ausgebildet sein kann, und die dielektrische Schicht 118 kann derart ausgebildet sein, dass sie sich von dem Substrat 102 weg erstreckt. Die dielektrische Schicht 118 kann in verschiedenen Ausführungsformen ein dielektrisches Material aufweisen oder im Wesentlichen daraus bestehen, z. B. jedes dielektrische Material, das temperaturbeständig sein kann in Bezug auf Temperaturen, die für eine weitere Verarbeitung der Schaltungsanordnung verwendet werden können. Rein beispielhaft kann die dielektrische Schicht 118 ein Oxid und/oder ein Nitrid aufweisen, z. B. Siliciumoxid und/oder Silciumnitrid. Die dielektrische Schicht 118 kann z. B. einen Schichtstapel 118 aufweisen oder im Wesentlichen daraus bestehen, z. B. einen Schichtstapel 118, der einen Oxid-Nitrid-Oxid-Schichtstapel aufweist oder im Wesentlichen daraus besteht, z. B. aus Siliciumoxid-Siliciumnitrid-Siliciumoxid.
  • In verschiedenen Ausführungsformen kann die dielektrische Schicht 118, z. B. der Schichtstapel 118 mittels Ablagerung und/oder Oxidation ausgebildet werden.
  • In verschiedenen Ausführungsformen kann die dielektrische Schicht 118 eine Dicke in einem Bereich von etwa 10 nm bis etwa 100 nm aufweisen, z. B. von etwa 20 nm bis etwa 70 nm, z. B. etwa 50 nm.
  • In verschiedenen Ausführungsformen kann der mindestens eine Kondensator 122 ferner eine zweite Elektrode 116 aufweisen. Die zweite Elektrode 116 kann über der dielektrischen Schicht 118 gegenüber der ersten Elektrode 106 ausgebildet sein. Mit anderen Worten kann die zweite Elektrode 116 über der dielektrischen Schicht 118 derart ausgebildet sein, dass die erste Elektrode 106 und die zweite Elektrode 116 von der dielektrischen Schicht 118 getrennt sein können. In verschiedenen Ausführungsformen kann die zweite Elektrode 116 ein leitfähiges Material aufweisen oder daraus bestehen, z. B. eine Schicht aus einem leitfähigen Material, z. B. einem hochdotierten Halbleiter, z. B. Polysilicium, z. B. einer Schicht oder einem Stapel aus Polysiliciumschichten (auch als Split-Polysilicium bezeichnet) zum Beispiel mit einer Konzentration aus Dotieratomen in einem Bereich von etwa 1020 cm–3 bis etwa 1021 cm–3 sein. In verschiedenen Ausführungsformen kann die Widerstandsfähigkeit der zweiten Elektrode 116 in einem Bereich von etwa 10 Ω cm bis etwa 70 Ω cm liegen, z. B. in einem Bereich von 40 Ω cm bis etwa 60 Ω cm, z. B. um 50 Ω cm. In einem Fall, bei dem die zweite Elektrode 116 ein dotierter Halbleiter sein kann, kann die zweite Elektrode 116 von einem zweiten Leitfähigkeitstyp sein. Der zweite Leitfähigkeitstyp kann in verschiedenen Ausführungsformen vom n-Typ sein. Im Fall eines Silciumsubstrats kann die n-Typ-Dotierung z. B. mittels einer Dotierung mit Arsenatomen erreicht werden. In verschiedenen Ausführungsformen kann das leitfähige Material ein Metall aufweisen oder im Wesentlichen daraus bestehen, wie z. B. Aluminium und/oder Kupfer.
  • In verschiedenen Ausführungsformen kann die zweite Elektrode 116 mittels eines Abscheidungsverfahrens ausgebildet werden. Das Abscheidungsverfahren kann in verschiedenen Ausführungsformen auf ein Ätzverfahren zum Strukturieren der zweiten Elektrode 116 folgen.
  • In verschiedenen Ausführungsformen kann die zweite Elektrode eine Dicke in einem Bereich von etwa 100 nm bis etwa 300 nm aufweisen, z. B. von etwa 150 nm bis etwa 250 nm, z. B. etwa 190 nm.
  • In verschiedenen Ausführungsformen kann der Teil 100 der Schaltungsanordnung weiter mindestens eine dielektrische Struktur 110, 112 aufweisen, die zum elektrischen Abscheiden des Kondensators 122 aus den lateral benachbarten, z. B. leitenden, Strukturen konfiguriert sein kann.
  • In verschiedenen Ausführungsformen kann die mindestens eine dielektrische Struktur 110, 112 mindestens einen Graben 110, 122 aufweisen. Mit anderen Worten kann der Teil 100 der Schaltungsanordnung mindestens einen Graben 110, 112 aufweisen. Der mindestens eine Graben 110, 112 kann sich im Wesentlichen vertikal in dem Substrat 102 erstrecken. Der mindestens eine Graben 110, 112 kann benachbart zu einem oder mehreren Leitbereichen angeordnet sein, z. B. den Leitbereichen des Kondensators 122, z. B. benachbart zu mindestens einem Teil der ersten Elektrode 106. Der mindestens eine Graben 110, 112 kann z. B. den einen oder die mehreren leitfähigen Bereiche, z. B. die erste Elektrode 106 (wie in 1 dargestellt) oder lateral mindestens einen Teil der ersten Elektrode 106 umgeben. In verschiedenen Ausführungsformen kann sich der Graben 110, 112 vertikal entlang des einen oder der mehreren Leitbereiche erstrecken, z. B. entlang des Bereichs 106 und/oder entlang des Bereichs 108. Der mindestens eine Graben 110, 112 kann eine Tiefe aufweisen, die groß genug ist, damit sich der mindestens eine Graben 110, 112 in den dotierten Bereich 104 des Halbleitersubstrats 102 erstreckt, z. B. von einer zweiten Oberfläche des Substrats 102. Die Technik von elektrisch isolierenden einzelnen Halbleitervorrichtungen einer integrierten Schaltung kann als Grabenisolierung bezeichnet werden. In verschiedenen Ausführungsformen kann der mindestens eine Graben 110, 112 eine Tiefe von mehreren hundert Nanometern aufweisen, und eine Breite des mindestens einen Grabens 110, 112 kann kleiner als seine Tiefe sein, weshalb die Grabenisolierung als tiefe Grabenisolierung (DTI) bezeichnet werden kann.
  • In verschiedenen Ausführungsformen kann der mindestens eine Graben 110, 112 mittels Ätzen ausgebildet werden, z. B. anisotropes Ätzen, z. B. mittels tiefem Ionätzen.
  • In verschiedenen Ausführungsformen kann der mindestens eine Graben 110, 112 mindestens teilweise mit einem Dielektrikum 112 gefüllt sein. Rein beispielhaft können die Wände des mindestens einen Grabens 110, 112 mit einer Dielektrikum-Beschichtung 112 beschichtet sein, z. B. mit einem Oxid 112. In einem Fall, bei dem das Halbleitersubstrat 102 Silicium ist, kann die dielektrische Beschichtung 112, die auf den Wänden des mindestens einen Graben 110, 112 ausgebildet ist, Siliciumoxid sein. Eine Dicke der dielektrischen Beschichtung kann in einem Bereich von etwa 10 nm bis etwa 50 nm liegen, z. B. von etwa 15 nm.
  • In verschiedenen Ausführungsformen kann ein Volumen 110 des mindestens einen Grabens 110, 112 innerhalb der dielektrischen Beschichtung 112 gefüllt sein, z. B. mit einem Halbleiter, z. B. Silicium, z. B. Polysilicium. In verschiedenen Ausführungsformen kann das Volumen 110 mit einem Dielektrikum gefüllt sein, z. B. mit einem Oxid, z. B dem gleichen Oxid, das die dielektrische Beschichtung 112 bilden kann.
  • Alternativ kann die mindestens eine dielektrische Struktur 110, 112 eine andere Form aufweisen und/oder kann mit jedem anderen Material oder einer Kombination aus Material gefüllt sein, das sich zum Verhindern einer elektrisch leitenden Verbindung eignet, z. B. zum Verhindern eines Stromlecks der mindestens einen dielektrischen Struktur 110, 112, ohne eine Funktionsweise der Schaltungsanordnung (z. B. muss das Füllmaterial mindestens einer dielektrischen Struktur 110, 112 ggf. temperaturbeständig für die weitere Verarbeitung sein, einen Wärmeausdehnungskoeffizienten (CTE) besitzen, der dem CTE des Halbleitersubstrats 102 nah genug ist, um keine übermäßige mechanische Spannung während Temperaturwechseln zu verursachen und/oder dergleichen) zu beeinträchtigen. In verschiedenen Ausführungsformen kann die mindestens eine dielektrische Struktur 110, 112, z. B. der mindestens eine Graben 110, 112 nach dem Kondensator 122 ausgebildet werden, z. B. in einem Fall, bei dem das Füllmaterial der mindestens einen dielektrischen Struktur 110, 112 empfindlich für Temperaturen sein kann, die während einer weiteren Verarbeitung der Schaltungsanordnung erreicht werden. In verschiedenen Ausführungsformen kann die mindestens eine dielektrische Struktur 110, 112, z. B. der mindestens eine Graben 110, 112 zu jedem Zeitpunkt während des Ausbildens der Schaltungsanordnung ausgebildet werden, z. B. vor dem Ausbilden des Kondensators.
  • In verschiedenen Ausführungsformen kann der mindestens eine Graben 110, 112 eine Breite in einem Bereich von etwa 500 nm bis etwa 2 µm aufweisen, z. B. um 1 µm.
  • In verschiedenen Ausführungsformen kann die Schaltungsanordnung ferner einen Kontakt 114 aufweisen. Der Kontakt 114 kann einen elektrisch leitenden Kontakt zu und mit der zweiten Elektrode 116 des Kondensators 112 bilden. Der Kontakt 114 kann z. B. auf einer Oberfläche der zweiten Elektrode ausgebildet werden, die von der ersten Elektrode weg weist. Der Kontakt 114 ein Metall aufweisen oder im Wesentlichen daraus bestehen, z. B. aus Wolfram.
  • In verschiedenen Ausführungsformen kann der Teil 100 einer Schaltungsanordnung den Kondensator 122 aufweisen, der auf der vorderen Oberfläche 102f des Substrats 102 ausgebildet ist, wobei die erste Elektrode 106 des Kondensators 122 elektrisch mit der hinteren Oberfläche 102b des Substrats 102 mittels eines elektrischen Leiters verbunden sein kann, der in dem Substrat 102 zwischen der vorderen Oberfläche 102f und der hinteren Oberfläche 102b des Substrats 102 ausgebildet sein kann.
  • In verschiedenen Ausführungsformen kann der elektrische Leiter aus der ersten Elektrode 106 und dem dotierten Bereich 104 bestehen, die innerhalb des Substrats 102 in physischem und elektrischem Kontakt miteinander stehen können.
  • In verschiedenen Ausführungsformen kann der elektrische Kontakt mit der Bodenelektrode 106 des Kondensators 122, der durch das Substrat 102 bereitgestellt wird, eine Kontaktzone erzeugen, die auf der vorderen Oberfläche 102f des Substrats 102 ausgebildet ist, um die Bodenelektrode 106 nicht unnötig elektrisch zu kontaktieren. Daher kann eine Zone des Substrats 102, z. B. der vorderen Oberfläche 102f des Substrats 102, die von dem Kondensator bedeckt wird, verringert werden, d. h. Substratraum, z. B. Chipraum eingespart werden.
  • In verschiedenen Ausführungsformen kann eine noch größere Zone eingespart werden, z. B. durch Anordnen des Kondensators 122 unterhalb der Bereiche der vorderen Oberfläche 102f der Schaltungsanordnung 100, bei der andere Teile der Schaltungsanordnung 100, z. B. Bondpads, z. B. unter Bondpads, die zum Testen der Schaltungsanordnung 100 verwendet werden, ausgebildet werden können. Wie in 3B dargestellt, würde eine wiederholte Kontaktierung der Bondpads keine negative Auswirkung auf einen Sperrstrom des Kondensators 122 haben.
  • 2A zeigt eine Querschnittsansicht eines Teils 200 einer Schaltungsanordnung gemäß verschiedenen Ausführungsformen und 2B einen Querschnitt einer Schaltungsanordnung 201 gemäß verschiedenen Ausführungsformen.
  • In verschiedenen Ausführungsformen kann der Teil 200 einer Schaltungsanordnung, z. B. der Schaltungsanordnung 201, in hohem Maße dem Teil 100 einer Schaltungsanordnung, die in Zusammenhang mit 1 beschrieben wurde, ähneln oder identisch damit sein. Daher wird von einer doppelten Beschreibung identischer oder ähnlicher Teile, Parameter, Verfahren usw. abgesehen.
  • In verschiedenen Ausführungsformen kann die Schaltungsanordnung 201 den Teil 200 aufweisen und zusätzlich mindestens eine Halbleitervorrichtung 240. Die mindestens eine Halbleitervorrichtung 240 kann monolithisch im Halbleitersubstrat 102 integriert sein.
  • In verschiedenen Ausführungsformen kann der Teil 200 der Schaltungsanordnung mindestens teilweise in einem gemeinsamen Verfahren mit mindestens einem Teil der mindestens einen Halbleitervorrichtung 240 ausgebildet werden.
  • Wie in 2B gezeigt, kann die mindestens eine Halbleitervorrichtung 240 in verschiedenen Ausführungsformen ein anderer Kondensator 240 sein. Hierbei kann ein Kondensator als eine Halbleitervorrichtung angesehen werden, wenn er mindestens ein Halbleitermaterial aufweist, z. B. Silicium, Germanium und dergleichen. Der Kondensator 240, der die Halbleitervorrichtung 240 bildet, kann z. B. mindestens eine Elektrode aufweisen, die mindestens ein Halbleitermaterial aufweist oder daraus besteht, z. B. dotiertes Silicium, dotiertes Germanium und dergleichen, wobei eine Konzentration der Dotieratome hoch genug sein kann, um das Halbleitermaterial leitfähig zu machen.
  • In verschiedenen Ausführungsformen kann mindestens eine Halbleitervorrichtung 240 anders als ein Kondensator sein, z. B. ein Transistor, z. B. ein Bipolartransistor, eine Diode usw. sein. In verschiedenen Ausführungsformen kann die mindestens eine Halbleitervorrichtung 240 mehrere Halbleitervorrichtungen 240, z. B. mehrere Halbleitervorrichtungen 240 mit der gleichen Funktion, z. B. mehrere Kondensatoren oder mehrere Transistoren usw. und/oder mehrere Halbleitervorrichtungen 240 mit unterschiedlichen Funktionen, z. B. einen Kondensator und einen Transistoren aufweisen.
  • In verschiedenen Ausführungsformen kann die mindestens eine Halbleitervorrichtung 240 in dem Bereich 108 des Substrats 102 ausgebildet sein. Das Ausbilden der mindestens einen Halbleitervorrichtung 240 im Bereich 108 kann erfordern, dass der Bereich 108 als Stapel aus mehreren Schichten ausgebildet ist. Jede Schicht der mehreren Schichten des Bereichs 108 kann nach der jeweiligen Ausbildung davon wie erforderlich behandelt werden, z. B. maskiert, dotiert, oxidiert und/oder planarisiert usw. werden.
  • In verschiedenen Ausführungsformen, z. B. wie in 2B dargestellt, kann der Halbleiterbereich 108 der Schaltungsanordnung 201 einen ersten Bereich 108a aufweisen, der z. B. mittels Abscheidung ausgebildet werden kann, um sich zwischen dem dotieren Bereich 104 und einem Punkt A zu erstrecken. Der erste Bereich 108a kann z. B. aus einem Halbleitermaterial ausgebildet sein, das aus einem Halbleitermaterial gebildet wird, das zum Ausbilden des Bereichs 108, wie in Zusammenhang mit 1 beschrieben, verwendet wird. In dem ersten Bereich 108a kann ein dotierter Bereich 108b ausgebildet werden, z. B. mittels Implantation und/oder Diffusion. Der dotierte Bereich 108b kann z. B. ein Bereich vom zweiten Leitfähigkeitstyp sein. Nach dem Dotieren des ersten Bereichs 108a kann ein zweiter Bereich 108c ausgebildet werden, z. B. mittels Abscheidung, um sich zwischen den Bereichen 108a/108b zu erstrecken, wobei sich eine Höhe des Substrats 102 zum Punkt B erstreckt. Der zweite Bereich 108c kann z. B. aus einem Halbleitermaterial ausgebildet werden, das aus einem Halbleitermaterial gebildet wird, das zum Ausbilden des Bereichs 108, wie in Zusammenhang mit 1 beschrieben, verwendet wird. Das Halbleitermaterial des zweiten Bereichs 108c kann in verschiedenen Ausführungsformen das gleiche Material wie das Halbleitermaterial des ersten Bereichs 108a sein. In anderen Ausführungsformen kann ein anderes Halbleitermaterial verwendet werden. Im zweiten Bereich 108c kann ein dotierter Bereich 108d ausgebildet werden, z. B. mittels Implantation und/oder Diffusion. Der dotierte Bereich 108d kann z. B. ein Bereich vom zweiten Leitfähigkeitstyp sein. Eine nicht einheitliche Form der dotierten Bereiche 108b und 108d, wie in 2B angegeben, kann durch ein Glühverfahren verursacht werden, das nach dem Dotieren (entweder nach dem Dotierungsverfahren oder nach mehreren Dotierungsverfahren, z. B. die beiden Dotierungsverfahren, die den dotierten Bereich 108b bilden und das Dotierungsverfahren, das den dotieren Bereich 108d bildet) durchgeführt werden kann, was zu einer Diffusion der Dotieratome aus ihren ursprünglichen Positionen nach dem Dotieren tiefer im Substrat bewirken kann. Nach dem Dotieren des Bereichs 108c kann ein dritter Bereich 108e, 108f, 108g ausgebildet werden, z. B. mittels Abscheidung, um sich zwischen den Bereichen 108c/108d zu erstrecken und eine Höhe entsprechend Punkt C aufzuweisen. Der dritte Bereich 108e, 108f, 108g kann mit einer Dicke in einem Bereich von etwa 100 nm bis etwa 300 nm ausgebildet werden, z. B. von etwa 150 nm bis etwa 250 nm, z. B. etwa 190 nm. Das Halbleitermaterial des dritten Bereichs 108e, 108f, 108g kann in verschiedenen Ausführungsformen das gleiche Material wie das Halbleitermaterial des ersten Bereichs 108a sein. In anderen Ausführungsformen kann ein anderes Halbleitermaterial verwendet werden. Im zweiten dritten Bereich 108c, 108d, 108f können mehrere Leitbereiche 108e, 108f ausgebildet werden, z. B. mittels Implantation und/oder Diffusion. Die dotierten Bereiche 108e und 108f können z. B. Bereiche vom zweiten Leitfähigkeitstyp sein. Innerhalb des dritten Bereichs 108e, 108f, 108g kann mindestens ein dielektrischer Bereich 108g ausgebildet werden. Der mindestens eine dielektrische Bereich 108g kann die leitenden Bereiche 108e und 108f elektrisch voneinander und/oder von benachbarten Bereichen im dritten Bereich 108e, 108f, 108g trennen. Der mindestens eine dielektrische Bereich 108g kann z. B mittels Oxidation ausgebildet werden, z. B. mittels eines Flachgrabenisolationsverfahrens (auch STI-Verfahren). In diesem Beispiel kann sich der Bereich 108 daher zwischen dem dotierten Bereich 104 und Punkt C erstrecken und kann den Bereich 108a, 108b, 108c, 108d, 108e, 108f und 108g einschließen. Über dem Substratbereich 108 können weitere Komponenten der mindestens einen Halbleitervorrichtung 240 angeordnet sein, z. B. eine dielektrische Schicht 226 kann über dem dotierten (leitenden) Bereich 108e angeordnet sein. Die dielektrische Schicht 226 kann auf ähnliche Weise ausgebildet werden und ein ähnliches Material oder mehrere Materialien wie die dielektrische Schicht 118 des Kondensators 122, der im Zusammenhang mit 1 beschrieben wurde, aufweisen. Über der dielektrischen Schicht 226 kann eine leitfähige Schicht 224 angeordnet werden. Die leitfähige Schicht 224 kann auf ähnliche Weise ausgebildet werden und ein ähnliches Material oder mehrere Materialien und ähnliche Eigenschaften wie die zweite Elektrode 116 des Kondensators 122 aufweisen, die im Zusammenhang mit 1 beschrieben wurde. Der Bereich 108e kann eine erste Elektrode 108e der mindestens einen Halbleitervorrichtung 240 bilden und die leitende Schicht 224 kann eine zweite Elektrode 224 der mindestens einen Halbleitervorrichtung 240 bilden, die ein Kondensator sein kann, in dem die zwei Elektroden 108e, 224 durch die dielektrische Schicht 226 getrennt werden können. Ein elektrisch leitender Kontakt zu der zweiten Elektrode 224 der mindestens einen Halbleitervorrichtung 240 kann mittels des Kontakts 238 bereitgestellt werden und ein elektrisch leitender Kontakt zu der ersten Elektrode 108e der mindestens einen Halbleitervorrichtung 240, der unter der zweiten Elektrode 224 der mindestens einen Halbleitervorrichtung 240 und unterhalb der dielektrischen Schicht 226 verborgen sein kann, kann mittels der Leitbereiche 108d, 108b und 108f und des Kontakts 228 ausgebildet werden. Der Kontakt 228 kann auf ähnliche Weise ausgebildet werden und ein ähnliches Material oder mehrere Materialien wie der Kontakt 114 aufweisen, der im Zusammenhang mit 1 beschrieben wurde.
  • In verschiedenen Ausführungsformen kann die mindestens eine Halbleitervorrichtung 240 daher den Kondensator 240 aufweisen, wobei der Kondensator 240 ggf. keine elektrisch leitende Verbindung mit dem dotierten Bereich 104 (mindestens keine direkte Verbindung – sie können jedoch elektrisch mittels weiteren Strukturen (nicht dargestellt) der Schaltungsanordnung 201 verbunden sein, in der sie ausgebildet sind) aufweist. Der Kondensator 240 kann mit im Vergleich zum Kondensator 122 umgekehrten Leitfähigkeitstypen ausgebildet sein.
  • Mit anderen Worten kann in der Schaltungsanordnung 201 in verschiedenen Ausführungsformen die mindestens eine weitere Halbleitervorrichtung 240 ein zweiter Kondensator 240 sein oder diesen aufweisen. Der zweite Kondensator kann eine erste Elektrode 108e mit einem dotieren Bereich 108e von einem zweiten Leitfähigkeitstyp aufweisen, der mindestens einen Teil der zweiten Oberfläche 102f (die vordere Oberfläche 102f) des Substrats 102 bildet. In verschiedenen Ausführungsformen kann ein Dielektrikum 226 über der ersten Elektrode 108e des zweiten Kondensators 240 ausgebildet sein und eine zweite Elektrode 224 kann über dem Dielektrikum 226 des zweiten Kondensators 240 ausgebildet sein. In verschiedenen Ausführungsformen kann die Halbleitervorrichtung 240 ferner einen elektrischen Kontakt 228 aufweisen, der über der zweiten Oberfläche 102f ausgebildet ist und elektrisch mit der ersten Elektrode 108e des zweiten Kondensators 240 verbunden ist. Der elektrische Kontakt 228 kann elektrisch mit der ersten Elektrode 108e des zweiten Kondensators mittels eines dotieren Bereichs 108f und eines dotierten Bereichs 108b/108d verbunden sein. Der dotierte Bereich 108f kann z. B. Teil der vorderen Oberfläche 102f des Substrats 102 bilden, z. B. in einem Bereich, in dem der elektrische Kontakt 228 über, z. B. auf der Oberfläche 102f des Substrats 102, ausgebildet ist. In verschiedenen Ausführungsformen kann der dotierte Bereich 108b/108d ausgebildet sein, um den dotierten Bereich 108f elektrisch, z. B. elektrisch und physisch, zu kontaktieren. Der dotierte Bereich 108b/108d kann ferner ausgebildet sein, um den dotierten Bereich 108e elektrisch, z. B. elektrisch und physisch, zu kontaktieren. Mit anderen Worten kann mittels der dotieren Bereiche in dem Substrat 102, z. B. der dotierten Bereiche von einem zweiten Leitfähigkeitstyp, z. B. die dotierten Bereiche 108b, 108d und 108f, eine elektrische Verbindung mit der ersten Elektrode 108 des weiteren Kondensators 240 ausgebildet werden. Ein Kontaktbereich zum elektrischen Kontaktieren der ersten Elektrode 108e, die unter dem Dielektrikum 226 und/oder unter der zweiten Elektrode 224 des Kondensators 240 verborgen sein kann, kann das Substrat 102 von außen auf der vorderen Oberfläche 102f des Substrats 102 ausgebildet sein, z. B. benachbart zu der zweiten Elektrode 224, z. B. von der zweiten Elektrode 224 durch den dielektrischen Bereich 108g getrennt.
  • In verschiedenen Ausführungsformen kann der Teil 200 der Schaltungsanordnung 201 mindestens teilweise in mindestens einem gemeinsamen Verfahren mit der mindestens einen Halbleitervorrichtung 240 ausgebildet werden. Rein beispielhaft kann ein Substratbereich 104b/106b des Teils 200 in einem gemeinsamen Verfahren mit dem Bereich 108a der Halbleitervorrichtung 201 ausgebildet werden, wobei beide, sowohl der Substratbereich 104b/106b als auch der Bereich 108a bis zu Punkt A ausgebildet werden können. Zum Beispiel können der Bereich 108a und der Substratbereich 104b/106b als eine Schicht ausgebildet werden, z. B. als eine durchgehende Schicht.
  • In verschiedenen Ausführungsformen, z. B. nach der gemeinsamen Ausbildung des Substratbereichs 104b/106b und des Bereichs 108a, kann der Substratbereich 104b/106b dotiert werden, z. B. mit einer hohen Konzentration an Dotieratomen. Der Bereich 104b/106b kann zum Bilden eines leitfähigen Bereichs dotiert werden, z. B. eines leitfähigen Bereichs vom ersten Leitfähigkeitstyp. Zum Beispiel kann die Konzentration an Dotierantomen ähnlich der des dotieren Bereichs 104 und/oder des dotierten Bereichs 106 sein, wie im Zusammenhang mit 1 beschrieben. In verschiedenen Ausführungsformen kann eine Widerstandsfähigkeit des Bereichs 104b/106b in einem Bereich von etwa 10 mΩ cm bis etwa 40 mΩ cm liegen, z. B. etwa 20 mΩ cm bis etwa 30 mΩ cm. Je nach den Eigenschaften des Substratbereichs 104b/106b, z. B. auf dem Halbleitermaterial, das für den Substratbereich 104b/106b verwendet wird, kann ein Typ von Dotieratomen und/oder die Konzentration an Dotieratomen usw., z. B. der Substratbereich 104b/106b, als ein Teil des dotierten Bereichs 104 erscheinen und/oder als Teil des dotierten Bereichs 106, oder als ein separater Substratbereich. Ungeachtet solcher Eigenschaften kann in verschiedenen Ausführungsformen ein Leiter im Teil 200 der Schaltungsanordnung 201 zwischen der vorderen Oberfläche 102f und der hinteren Oberfläche 102b des Substrats 102 ausgebildet sein. Mit anderen Worten kann die vordere Oberfläche 102f des Substrats 102, die auch eine vordere Oberfläche der ersten Elektrode 106 des Kondensators 122 bilden kann, elektrisch mit der hinteren Oberfläche 102b des Halbleitersubstrats 102 verbunden sein, z. B. mittels der elektrisch leitenden (dotierten) Bereiche 106d, 106c, 104b/106b und 104. Die elektrischen Leitbereiche zwischen der vorderen Oberfläche des Substrats 102f und der hinteren Oberfläche 102b können z. B. einen durchgehenden Bereich mit einheitlichen oder im Wesentlichen einheitlichen Eigenschaften bilden, z. B. können das Halbleitermaterial, die dotierten Atome und die Konzentration der dotierten Atome die gleiche oder im Wesentlichen die gleiche entlang des Leiters zwischen der vorderen Oberfläche 102f und der hinteren Oberfläche 102b des Halbleitersubstrats 102 sein, z. B. entlang des Leiters, der von den dotierten Bereichen 106, 104b/106b und 104 gebildet wird. Der durchgehende Bereich mit den einheitlichen Eigenschaften kann in einem Verfahren ausgebildet werden oder kann in mehreren Verfahren ausgebildet werden, z. B. als mehrere einzelne Schichten (wovon einige gemeinsam mit Bereichen der Halbleitervorrichtung 240 ausgebildet werden können), die derart ausgebildet und verarbeitet (z. B. dotiert, getempert) werden können, dass ein durchgehender Bereich mit einheitlichen Eigenschaften gebildet wird.
  • In verschiedenen Ausführungsformen können sich die Eigenschaften der einzelnen Bereiche, z. B. Schichten des Teils 200 der Schaltungsanordnung, die zwischen der vorderen Oberfläche 102f des Substrats und der hinteren Oberfläche 102b des Substrats ausgebildet sind, unterscheiden. Zum Beispiel können sich die Dotierstoffkonzentrationen der Dotieratome in den unterschiedlichen Bereichen unterscheiden, z. B. können sich die Schichten (solange die dotierten Bereiche in den Schichten, die den Leiter zwischen der vorderen Oberfläche 102f des Substrats und der hinteren Oberfläche 102b des Substrats bilden, leitfähig sind und vom gleichen Leitfähigkeitstyp sind) und/oder das Substratmaterial und/oder des Typs von Dotieratomen und dergleichen unterscheiden.
  • Als weiteres Beispiel für das mindestens teilweise Ausbilden des Teils 200 und der Halbleitervorrichtung 240 in einem gemeinsamen Verfahren kann der Bereich 106c des Teils 200, z. B. des Kondensators 200 gemeinsam mit einem Bereich 108c der Halbleitervorrichtung 201 ausgebildet werden, z. B. als gemeinsame Schicht. Nach dem gemeinsamen Ausbilden des Bereichs 106c und des Bereichs 108c, z. B. als eine gemeinsame Schicht, können beide Bereiche z. B. nacheinander verarbeitet werden, z. B. dotiert, getempert und dergleichen werden. Andere Bereiche des Teils 200 und der Bereiche der Halbleitervorrichtung 240 können in verschiedenen Ausführungsformen gemeinsam, d. h. in einem gemeinsamen Verfahren, ausgebildet werden. In verschiedenen Ausführungsformen können nach einer gemeinsamen Ausbildung des mindestens einen Bereichs des Teils 200 und des mindestens einen Teils der Halbleitervorrichtung 201 mindestens eines der Teile 200 und die Halbleitervorrichtung 201 verarbeitet werden. In verschiedenen Ausführungsformen kann nur der zuletzt ausgebildete (z. B. der zuletzt gemeinsam ausgebildete) Bereich, z. B. Schicht, verarbeitet werden, z. B. dotiert, gehärtet, oxidiert und/oder dergleichen. In verschiedenen anderen Ausführungsformen kann die Verarbeitung auf mehr als den zuletzt ausgebildeten Bereich einwirken, z. B. auch auf Bereiche unterhalb der zuletzt ausgebildeten Bereiche. Siehe z. B. 2B. Der Bereich 104b/106b und die Bereiche 108a, die sich beide zu Punkt A erstrecken, können zuerst, z. B. gemeinsam, auf dem dotierten Bereich 104 ausgebildet werden. Die Bereiche 106b und 108b können in verschiedenen Ausführungsformen verarbeitet, z. B. dotiert, werden. Danach kann in verschiedenen Ausführungsformen eine Schicht, welche die Bereiche 106c, 108c und 108d aufweist, z. B. gemeinsam, auf den Bereichen 104b/106b und 108a ausgebildet werden, und sich zu einem Punkt B erstrecken. Danach (und nach einem optionalen Maskierverfahren) kann mindestens ein Verfahren durchgeführt werden, das nur auf die zuletzt ausgebildete Schicht oder zusätzlich auf andere Schichten der Schaltungsanordnung 201 einwirkt. Rein beispielhaft können die Bereiche der zuletzt ausgebildeten Schicht dotiert werden und ein Glühen durchgeführt werden, das auf alle Schichten wirkt, die in der Schaltungsanordnung 201 vorhanden sind.
  • In verschiedenen Ausführungsformen kann das Dielektrikum 118 des Kondensators 122 und/oder der zweiten Elektrode 116 des Kondensators 122 gemeinsam mit einer oder mehreren Strukturen der mindestens einen Halbleitervorrichtung 240 ausgebildet werden. Zum Beispiel kann das Dielektrikum 118 gemeinsam, z. B. in einem gemeinsamen Verfahren, mit dem Dielektrikum 226 der Halbleitervorrichtung 240 ausgebildet werden, z. B. des Kondensators 240, und/oder die zweite Elektrode 116 des Kondensators 122 kann gemeinsam, z. B. in einem gemeinsamen Verfahren, mit der leitenden Schicht 224 der Halbleitervorrichtung 240 ausgebildet werden, z. B. mit einer zweiten Elektrode 224 des Kondensators 240.
  • In verschiedenen Ausführungsformen kann die gemeinsame Ausbildung mindestens einiger der Strukturen die Auswirkung haben, dass zusätzliche Verfahren und/oder zusätzliche Maskierschichten erforderlich sind, im Vergleich zur Ausbildung der Halbleitervorrichtung 240. Z. B. kann eine Modifizierung einer oder mehrere Masken, die zum Strukturieren der Bereiche/Schichten der Schaltungsanordnung verwendet werden, ausreichen, um den Kondensator 122 in der Schaltungsanordnung 201 zusätzlich auszubilden.
  • In verschiedenen Ausführungsformen kann die mindestens eine dielektrische Struktur 110, 112 in der Schaltungsanordnung 201 ausgebildet sein. Die mindestens eine dielektrische Struktur 110, 112 kann, wie oben beschrieben, benachbart zu einer elektrisch leitenden Struktur ausgebildet sein, z. B. benachbart zu mindestens einem der elektrischen Leitbereiche, z. B. der dotierten Bereiche 104b/106b, 106c und 106d. Die mindestens eine dielektrische Struktur 110, 112 kann z. B. mindestens einen der elektrischen Leitbereiche, z. B. der dotierten Bereiche 104b/106b, 106c und 106d, umgebend ausgebildet werden. Die mindestens eine dielektrische Struktur 110, 112 kann zwischen dem Teil der Schaltungsanordnung 200 und der Halbleitervorrichtung 240 ausgebildet werden. Die mindestens eine dielektrische Struktur 110, 112 kann zum Isolieren des Teils der Schaltungsanordnung 200, z. B. des Kondensators 122, der in dem Teil der Schaltungsanordnung 200 ausgebildet ist, aus der Halbleitervorrichtung 240 ausgebildet sein.
  • In verschiedenen Ausführungsformen kann die dielektrische Struktur 110, 112 zuletzt ausgebildet werden, z. B. nachdem mindestens alle Schichten, die das Substrat 102 bilden, das sich z. B. von der hinteren Oberfläche 102b des Substrats 102 zu der vorderen Oberfläche 102f des Substrats 102 erstreckt, ausgebildet wurden, möglicherweise auch nach einer abschließenden Schicht, z. B. der Schicht, auf der das Dielektrikum 118 ausgebildet werden kann, z. B. die Schicht, welche die Bereiche 106d, 108f, 108e und 108c aufweist, und kann mindestens zum Teil verarbeitet worden sein, z. B. dotiert, gehärtet und/oder poliert usw. In dem Fall kann sich mindestens eine dielektrische Struktur 110, 112 von der vorderen Oberfläche 102f des Halbleiters in das Substrat 102 erstrecken, wie z. B. in 1 dargestellt und in diesem Zusammenhang beschrieben.
  • In verschiedenen Ausführungsformen kann die dielektrische Struktur 110, 112 nicht zuletzt ausgebildet werden, aber, bevor alle Schichten des Substrats 102 ausgebildet werden, ausgebildet werden, z. B. vor der Ausbildung der Schicht mit den Bereichen 106d, 108f, 108e und 108g. In dem Fall, erstreckt sich mindestens eine dielektrische Struktur 110, 112 nicht von der vorderen Oberfläche 102f des Substrats 102. Stattdessen kann sich die mindestens eine dielektrische Struktur 110, 112 nur zu einer Höhe in dem Substrat 102 erstrecken, die einer Höhe einer Oberfläche des Substrats 102 zu einem Zeitpunkt der Ausbildung der mindestens einen dielektrischen Struktur 110, 112 entsprechen kann, z. B. einer Höhe, die Punkt B entspricht. Zwischen der mindestens einen dielektrischen Struktur 110, 112 und der vorderen Oberfläche 102f des Substrats 102 kann mindestens ein weiterer dielektrischer Bereich 108f ausgebildet werden, z. B. durch Oxidation. Der mindestens eine weitere dielektrische Bereich 108f kann jedes geeignete dielektrische Material aufweisen, z. B. mindestens ein dielektrisches Material einer Gruppe, bestehend aus dielektrischen Materialien, die aus einem Oxid, Nitrid und einem Polymer bestehen. Der weitere dielektrische Bereich 108f kann eine ähnliche oder die gleiche Funktion wie die mindestens eine dielektrische Struktur 110, 112 erfüllen, z. B. kann er den mindestens einen Leitbereich des Teils 200 der Schaltungsanordnung 201 isolieren, z. B. einen Teil des Kondensators 122, z. B. mindestens einen Teil der ersten Elektrode 106, z. B. den dotierten Bereich 106d von benachbarten z. B. leitfähigen, Bereichen der Schaltungsanordnung 201, z. B. des dotierten Bereichs 108e der Halbleitervorrichtung 240.
  • 3A und 3B zeigen grafische Darstellungen 300, 301 von Versuchsergebnissen für einen Kondensator einer Schaltungsanordnung gemäß verschiedenen Ausführungsformen. Der Kondensator kann jedem der Kondensatoren 122 entsprechen, die in Zusammenhang mit den Ausführungsformen aus 1, 2A und 2B beschrieben wurden.
  • 3A zeigt eine grafische Darstellung 300 einer Wahrscheinlichkeitsverteilung der Kapazitäten, die für mehrere Versuchskondensatoren gemessen wurde. Die grafische Darstellung 300 kann als Anzeige für eine Kapazität eines Verfahrens zum Ausbilden des Kondensators 122 der Schaltungsanordnung gemäß der gewünschten Spezifikationen für die Kapazität verwendet werden. In der grafischen Darstellung 300 ist die Kapazität entlang der X-Achse aufgezeichnet, und eine Wahrscheinlichkeit ist entlang der Y-Achse aufgezeichnet.
  • Aus 3A kann gefolgert werden, dass aus einer geraden Linienanordnung der Datenpunkte für einen Kondensator, der mit einem Satz von Parametern (der einer gewünschten Gauß'schen Verteilung der Kapazität entspricht) ausgebildet ist, dass ein Ausbilden von Kondensatoren mit gewünschten Eigenschaften durch Auswählen eines geeigneten Satzes von Verarbeitungsparametern erreicht werden kann.
  • In 3B ist die Wahrscheinlichkeit in Abhängigkeit eines Sperrstroms für den Versuchskondensator aus 3A dargestellt. Der Sperrstrom kann nach einer wiederholten Kontaktierung des Kondensators gemessen worden sein, z. B. nach dem wiederholten Kontaktieren des Kontakts 114, z. B. der Kontaktfläche 114 oder eines Bondpads, unter dem der Kondensator angeordnet sein kann. Wie durch eine fast gerade Linie dargestellt, in der die Datenpunkte in der grafischen Darstellung angeordnet sind, kann gefolgert werden, dass eine gewünschte Gauß'sche Verteilung eines Sperrstroms erreicht werden kann. Des Weiteren kann ein absoluter Wert des Sperrstroms von etwa 10–11 A als gering angesehen werden und der Sperrstrom kann auch nach dem wiederholten Kontaktieren des Kontakts 114 oder einer Kontaktfläche gering bleiben, die vertikal über dem Kondensator angeordnet sein kann.
  • 4 zeigt ein Diagramm 400, das ein Verfahren zum Ausbilden einer Schaltungsanordnung gemäß verschiedenen Ausführungsformen darstellt.
  • Das Verfahren des Ausbildens einer Schaltungsanordnung kann das Ausbilden, in einem Halbleitersubstrat, eines dotierten Bereichs von einem ersten Leitfähigkeitstyp, der sich von einer ersten Oberfläche des Halbleitersubstrats zu einer gegenüberliegenden zweiten Oberfläche des Halbleitersubstrats (bei 4010) erstreckt, einschließen.
  • Das Verfahren kann ferner das Ausbilden einer dielektrischen Schicht auf einer zweiten Oberfläche über dem dotierten Bereich vom ersten Leitfähigkeitstyp (bei 4020); das Ausbilden eines leitenden Bereichs über der dielektrischen Schicht (bei 4030); und das Ausbilden mindestens einer Halbleitervorrichtung, die monolithisch im Halbleitersubstrat integriert ist (bei 4040), einschließen.
  • Während des Ausbildens der Schaltungsanordnung gemäß verschiedenen Ausführungsformen können der dotierte Bereich, die dielektrische Schicht und/oder der Leitbereich in einem gemeinsamen Verfahren mit einem Teil der Halbleitervorrichtung ausgebildet werden.
  • In verschiedenen Ausführungsformen kann das Ausbilden des dotieren Bereichs vom ersten Leitfähigkeitstyp ein Dotieren mit Bor einschließen. Das Ausbilden des dotierten Bereichs kann Ionenimplantation einschließen.
  • In verschiedenen Ausführungsformen kann das Ausbilden des leitenden Bereichs das Ausbilden eines zweiten dotierten Bereichs einschließen.
  • In verschiedenen Ausführungsformen kann das Ausbilden des dotieren Bereichs vom zweiten Leitfähigkeitstyp ein Dotieren mit Arsen einschließen. Das Ausbilden des dotierten Bereichs kann Ionenimplantation einschließen.
  • In verschiedenen Ausführungsformen kann eine Schaltungsanordnung bereitgestellt werden. Die Schaltungsanordnung kann ein Halbleitersubstrat einschließen, das eine erste Oberfläche, eine zweite Oberfläche gegenüber der ersten Oberfläche und einen ersten dotierten Bereich von einem ersten Leitfähigkeitstyp einschließt, der sich von der ersten Oberfläche in das Halbleitersubstrat erstreckt. Die Schaltungsanordnung kann ferner mindestens einen Kondensator mit einer ersten Elektrode mit einem dotierten Bereich vom ersten Leitfähigkeitstyp, der sich von der zweiten Oberfläche in das Halbleitersubstrat erstreckt, eine dielektrische Schicht, die über der ersten Elektrode ausgebildet ist und sich von der zweiten Oberfläche von dem Halbleitersubstrat weg erstreckt, und eine zweite Elektrode, die über der dielektrischen Schicht gegenüber der ersten Elektrode ausgebildet ist, einschließen. Die Schaltungsanordnung kann ferner mindestens eine Halbleitervorrichtung einschließen, die monolithisch im Halbleitersubstrat integriert ist. Der erste dotierte Bereich vom ersten Leitfähigkeitstyp kann sich von der ersten Oberfläche in das Halbleitersubstrat erstrecken, um eine elektrisch leitende Verbindung mit der ersten Elektrode zu bilden.
  • In verschiedenen Ausführungsformen kann die zweite Elektrode einen hochdotierten Bereich von einem zweiten Leitfähigkeitstyp einschließen.
  • In verschiedenen Ausführungsformen kann die zweite Elektrode ein Metall einschließen.
  • In verschiedenen Ausführungsformen kann der dotierte Bereich vom ersten Leitfähigkeitstyp elektrisch geerdet sein.
  • In verschiedenen Ausführungsformen kann der erste Leitfähigkeitstyp vom p-Typ sein.
  • In verschiedenen Ausführungsformen können die dotierten Bereiche eine Konzentration aus Dotieratomen von über 1019 cm–3 aufweisen.
  • In verschiedenen Ausführungsformen können die Dotieratome in den dotierten Bereichen vom ersten Leitfähigkeitstyp Bor aufweisen.
  • In verschiedenen Ausführungsformen kann die mindestens eine Halbleitervorrichtung eine aus einer Gruppe, bestehend aus einem Transistor, einer Diode und einem Kondensator sein.
  • In verschiedenen Ausführungsformen kann die mindestens eine weitere Halbleitervorrichtung ein zweiter Kondensator sein, der eine erste Elektrode mit einem dotierten Bereich vom zweiten Leitfähigkeitstyp, der mindestens einen Teil der zweiten Oberfläche bildet, ein Dielektrikum, das über der ersten Elektrode des zweiten Kondensators ausgebildet ist, eine zweite Elektrode, die über dem Dielektrikum des zweiten Kondensators ausgebildet ist, und einen elektrischen Kontakt aufweisen, der über der zweiten Oberfläche ausgebildet ist und elektrisch mit der ersten Elektrode des zweiten Kondensators verbunden ist.
  • In verschiedenen Ausführungsformen kann ein Verfahren zum Ausbilden einer Schaltungsanordnung bereitgestellt werden. Das Verfahren kann das Ausbilden, in einem Halbleitersubstrat, eines dotierten Bereichs von einem ersten Leitfähigkeitstyp, der sich von einer ersten Oberfläche des Halbleitersubstrats zu einer gegenüberliegenden zweiten Oberfläche des Halbleitersubstrats erstreckt, einschließen. Das Verfahren kann ferner das Ausbilden einer dielektrischen Schicht auf einer zweiten Oberfläche über dem dotierten Bereich vom ersten Leitfähigkeitstyp; Ausbilden eines leitenden Bereichs über der dielektrischen Schicht; und Ausbilden mindestens einer Halbleitervorrichtung, die monolithisch im Halbleitersubstrat integriert ist, einschließen.
  • In verschiedenen Ausführungsformen können der dotierte Bereich, die dielektrische Schicht und/oder der Leitbereich in einem gemeinsamen Verfahren mit einem Teil der Halbleitervorrichtung ausgebildet werden.
  • In verschiedenen Ausführungsformen kann das Ausbilden des dotieren Bereichs vom ersten Leitfähigkeitstyp ein Dotieren mit Bor einschließen.
  • In verschiedenen Ausführungsformen kann das Ausbilden des dotierten Bereichs Ionenimplantation einschließen.
  • In verschiedenen Ausführungsformen kann das Ausbilden des leitenden Bereichs das Ausbilden eines zweiten dotierten Bereichs einschließen.
  • Während die Erfindung insbesondere mit Bezug auf spezifische Ausführungsformen beschrieben wurde, wird ein Fachmann verstehen, dass verschiedene Änderungen der Form und Details vorgenommen werden können, ohne den Geist und den Umfang der Erfindung gemäß den angehängten Patentansprüchen zu verlassen. Der Umfang der Erfindung wird also durch die angehängten Patentansprüche angegeben und sämtliche Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sind daher als darin enthalten aufzufassen.
  • Verschiedene Aspekte der Offenbarung werden für Vorrichtungen bereitgestellt und verschiedene Aspekte der Offenbarung werden für Verfahren bereitgestellt. Es versteht sich, dass die Grundeigenschaften der Vorrichtungen auch für die Verfahren gelten und umgekehrt. Daher kann aus Gründen der Kürze eine doppelte Beschreibung solcher Eigenschaften ausgelassen worden sein.

Claims (15)

  1. Schaltungsanordnung, aufweisend: ein Halbleitersubstrat (102), aufweisend: eine erste Oberfläche (102b); eine zweite Oberfläche (102f) gegenüber der ersten Oberfläche (102b); und einen ersten dotierten Bereich (104) von einem ersten Leitfähigkeitstyp, der sich von der ersten Oberfläche (102b) in das Halbleitersubstrat (102) erstreckt; mindestens einen Kondensator, aufweisend: eine erste Elektrode, bestehend aus einem dotierten Bereich vom ersten Leitfähigkeitstyp, der sich von der zweiten Oberfläche (102f) in das Halbleitersubstrat (102) erstreckt; eine dielektrische Schicht, die über der ersten Elektrode ausgebildet ist und sich von der zweiten Oberfläche (102f) von dem Halbleitersubstrat (102) weg erstreckt; und eine zweite Elektrode, die über der dielektrischen Schicht gegenüber der ersten Elektrode ausgebildet ist; und mindestens eine Halbleitervorrichtung, die monolithisch im Halbleitersubstrat (102) integriert ist; wobei sich der erste dotierte Bereich (104) vom ersten Leitfähigkeitstyp von der ersten Oberfläche (102b) in das Halbleitersubstrat (102) erstreckt, um eine elektrisch leitende Verbindung mit der ersten Elektrode zu bilden.
  2. Schaltungsanordnung nach Anspruch 1, wobei die zweite Elektrode einen dotierten Bereich von einem zweiten Leitfähigkeitstyp aufweist.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, wobei die zweite Elektrode Metall aufweist.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, wobei der erste dotierte Bereich (104) vom ersten Leitfähigkeitstyp elektrisch geerdet ist.
  5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, wobei der erste Leitfähigkeitstyp vom p-Typ ist.
  6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, wobei die dotierten Bereiche eine Konzentration aus Dotieratomen von über 1019 cm–3 umfassen.
  7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, wobei die Dotieratome in den dotierten Bereichen vom ersten Leitfähigkeitstyp Bor umfassen.
  8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, wobei die mindestens eine Halbleitervorrichtung eine der Gruppe, bestehend aus einem Transistor; einer Diode; und einem Kondensator ist.
  9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, wobei die mindestens eine weitere Halbleitervorrichtung ein zweiter Kondensator ist, umfassend: eine erste Elektrode, die einen dotierten Bereich von einem zweiten Leitfähigkeitstyp aufweist, der mindestens einen Teil der zweiten Oberfläche (102f) bildet; ein Dielektrikum, das über der ersten Elektrode des zweiten Kondensators ausgebildet ist; eine zweite Elektrode, die über dem Dielektrikum des zweiten Kondensators ausgebildet ist; und einen elektrischen Kontakt, der über der zweiten Oberfläche (102f) ausgebildet ist und elektrisch mit der ersten Elektrode des zweiten Kondensators verbunden ist.
  10. Verfahren zum Ausbilden einer Schaltungsanordnung, umfassend: Ausbilden, in einem Halbleitersubstrat (102), eines dotierten Bereichs von einem ersten Leitfähigkeitstyp, der sich von einer ersten Oberfläche (102b) des Halbleitersubstrats (102) zu einer gegenüberliegenden zweiten Oberfläche (102f) des Halbleitersubstrats (102) erstreckt; Ausbilden einer dielektrischen Schicht auf der zweiten Oberfläche (102f) über dem dotierten Bereich vom ersten Leitfähigkeitstyp; Ausbilden eines Leitbereichs über der dielektrischen Schicht; Ausbilden mindestens einer Halbleitervorrichtung, die monolithisch im Halbleitersubstrat (102) integriert ist.
  11. Verfahren nach Anspruch 10, wobei der dotierte Bereich, die dielektrische Schicht und/oder der Leitbereich in einem gemeinsamen Prozess mit einem Teil der Halbleitervorrichtung ausgebildet werden.
  12. Verfahren nach Anspruch 10 oder 11, wobei das Ausbilden des dotieren Bereichs vom ersten Leitfähigkeitstyp ein Dotieren mit Bor aufweist.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Ausbilden des dotierten Bereichs Ionenimplantation aufweist.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das Ausbilden des Leitbereichs das Ausbilden eines zweiten dotierten Bereichs aufweist.
  15. Verfahren nach Anspruch 14, wobei der zweite dotierte Bereich von einem zweiten Leitfähigkeitstyp ist.
DE102015115344.0A 2014-09-15 2015-09-11 Schaltungsanordnung und verfahren zum ausbilden einer schaltungsanordnung Withdrawn DE102015115344A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/485,824 US9431551B2 (en) 2014-09-15 2014-09-15 Circuit arrangement and method of forming a circuit arrangement
US14/485,824 2014-09-15

Publications (1)

Publication Number Publication Date
DE102015115344A1 true DE102015115344A1 (de) 2016-03-17

Family

ID=55406229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015115344.0A Withdrawn DE102015115344A1 (de) 2014-09-15 2015-09-11 Schaltungsanordnung und verfahren zum ausbilden einer schaltungsanordnung

Country Status (3)

Country Link
US (2) US9431551B2 (de)
CN (1) CN105428356A (de)
DE (1) DE102015115344A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112919B4 (de) * 2015-08-06 2019-12-24 Infineon Technologies Ag Halbleiterbauelemente, eine Halbleiterdiode und ein Verfahren zum Bilden eines Halbleiterbauelements
EP3732729A4 (de) * 2017-12-27 2021-07-28 INTEL Corporation Kondensatoren auf finfet-basis sowie widerstände und zugehörige vorrichtungen, systeme und verfahren
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
DE102019000166B4 (de) * 2019-01-14 2022-08-04 Tdk-Micronas Gmbh Bauelementhalbleiterstruktur
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
CN114284216A (zh) 2020-09-28 2022-04-05 长鑫存储技术有限公司 电容器阵列结构及其制造方法与半导体存储器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691219A (en) * 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
TW363244B (en) * 1998-03-06 1999-07-01 Promos Technologies Inc Manufacturing method for increasing the effective surface area of capacitors
TW377514B (en) * 1998-04-18 1999-12-21 United Microelectronics Corp Method of manufacturing memory capacitors of DRAM
US6939776B2 (en) * 1998-09-29 2005-09-06 Sanyo Electric Co., Ltd. Semiconductor device and a method of fabricating the same
US6162670A (en) * 1998-11-20 2000-12-19 United Microelectronics Corp. Method of fabricating a data-storage capacitor for a dynamic random-access memory device
KR100449949B1 (ko) * 2002-04-26 2004-09-30 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
JP4109565B2 (ja) * 2003-03-31 2008-07-02 ローム株式会社 半導体装置の製造方法および半導体装置
KR100538098B1 (ko) * 2003-08-18 2005-12-21 삼성전자주식회사 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법
JP4416007B2 (ja) * 2007-05-17 2010-02-17 株式会社デンソー 半導体装置
US7767537B2 (en) * 2007-10-17 2010-08-03 International Business Machines Corporation Simplified method of fabricating isolated and merged trench capacitors
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
TWI426597B (zh) * 2010-12-13 2014-02-11 Sinopower Semiconductor Inc 降低寄生電晶體導通之功率元件及其製作方法

Also Published As

Publication number Publication date
CN105428356A (zh) 2016-03-23
US9627502B2 (en) 2017-04-18
US9431551B2 (en) 2016-08-30
US20160329411A1 (en) 2016-11-10
US20160079445A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
DE102015115344A1 (de) Schaltungsanordnung und verfahren zum ausbilden einer schaltungsanordnung
DE102011081462B4 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013206900B4 (de) Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements
DE102013108518B4 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102013105765A1 (de) FinFET mit eingebautem MOS-Varaktor und Verfahren zu seiner Herstellung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102005039131A1 (de) Halbleiterbauteil
DE102019005973A1 (de) Graben- mosfet-kontakte
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102014118986A1 (de) Halbleitervorrichtung und Ausbildung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102015105718A1 (de) Halbleiterdiode
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE102020128891B4 (de) Halbleitervorrichtung
DE102013100219A1 (de) Halbleiterdiode und Verfahren zum Ausbilden einer Halbleiterdiode
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben
DE102011083038B4 (de) Transistor und Verfahren zum Herstellen eines Transistors und zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee