DE102015114583A1

DE102015114583A1 - Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Info

Publication number: DE102015114583A1
Application number: DE102015114583.9A
Authority: DE
Inventors: Christian Leirer; Korbinian Perzlmaier; Anna Kasprzak-Zablocka
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2015-09-01
Filing date: 2015-09-01
Publication date: 2017-03-02
Also published as: WO2017036918A1

Abstract

Das Verfahren zur Herstellung von optoelektronischen Halbleiterchips (1) umfass die folgenden Schritten in der angegebenen Reihenfolge: A) Bereitstellen einer Halbleiterschichtenfolge (2), B) Aufbringen einer elektrischen zweiten Kontaktstruktur (33) auf eine einem Aufwachssubstrat (20) abgewandte Seite der Halbleiterschichtenfolge (2), C) Aufbringen mindestens einer elektrischen Isolierschicht (41, 42) auf die zweite Kontaktstruktur (33) und auf die Halbleiterschichtenfolge (2), D) Aufbringen einer ersten Kontaktstruktur (31), sodass die erste Kontaktstruktur (31) elektrisch mit einem dem Aufwachssubstrat (20) zugewandten Bereich (21) der Halbleiterschichtenfolge (2) verbunden wird, E) Aufbringen einer weiteren elektrischen Isolierschicht (43) stellenweise zumindest auf die erste Kontaktstruktur (31), F) Erzeugen von elektrischen Kontaktflächen (51, 53), sodass mit dem Schritt F) eine Ausdehnung der Kontaktflächen (51, 53) in Richtung weg von der Halbleiterschichtenfolge (2) mit einer Toleranz von höchsten 5 µm definiert wird.

Description

Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben.
Eine zu lösende Aufgabe besteht darin, ein Verfahren anzugeben, mit dem ein räumlich kompakter und mechanisch stabiler Halbleiterchip herstellbar ist.
Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Bevorzugte Weiterbildungen sind Gegenstand der übrigen Ansprüche.
Gemäß zumindest einer Ausführungsform werden mit dem Verfahren optoelektronische Halbleiterchips hergestellt. Die Halbleiterchips werden bevorzugt in einem Verbund, insbesondere noch an einem Wafer, parallel prozessiert. Bei den fertigen Halbleiterchips handelt es sich zum Beispiel um Leuchtdioden, kurz LEDs, oder auch um Laserdioden, kurz LDs.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens einer Halbleiterschichtenfolge. Die Halbleiterschichtenfolge umfasst zumindest eine aktive Zone, die zur Erzeugung von ultravioletter Strahlung, sichtbarem Licht und/oder infraroter Strahlung eingerichtet ist. Insbesondere sind die Halbleiterchips dazu eingerichtet, im bestimmungsgemäßen Betrieb sichtbares Licht wie blaues Licht zu erzeugen.
Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie Al_nIn_1-n-mGa_mN oder um ein Phosphid-Verbindungshalbleitermaterial wie Al_nIn_1-n-mGa_mP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie Al_nIn_1-n-mGa_mAs, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Gemäß zumindest einer Ausführungsform wird die Halbleiterschichtenfolge auf einem Aufwachssubstrat bereitgestellt. Die Halbleiterschichtenfolge wird insbesondere epitaktisch auf dem Aufwachssubstrat erzeugt. Somit kann die Halbleiterschichtenfolge in direktem Kontakt zu dem Aufwachssubstrat stehen. Bei dem Aufwachssubstrat handelt es sich etwa um ein Halbleitersubstrat wie ein Siliziumsubstrat oder ein Germaniumsubstrat oder um ein Substrat aus einem Verbindungshalbleiter wie GaN, GaAs oder GaP. Auch andere Materialien wie SiC kommen für das Aufwachssubstrat in Frage. Bevorzugt ist das Aufwachssubstrat jedoch aus Saphir.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufbringens einer zweiten elektrischen Kontaktstruktur. Dabei wird die zweite Kontaktstruktur auf eine dem Aufwachssubstrat abgewandte Seite der Halbleiterschichtenfolge aufgebracht, bevorzugt unmittelbar aufgebracht. Die zweite Kontaktstruktur bedeckt bevorzugt nur einen Teil dieser Seite der Halbleiterschichtenfolge. Bei der zweiten Kontaktstruktur handelt es sich insbesondere um einen p-Kontakt zur Stromeinprägung in einen p-dotierten p-Bereich der Halbleiterschichtenfolge. Es kann dabei die zweite Kontaktstruktur mehrere Teilschichten aufweisen.
Gemäß zumindest einer Ausführungsform wird mindestens eine elektrische Isolierschicht auf die zweite Kontaktstruktur und/oder auf die Halbleiterschichtenfolge aufgebracht. Es ist möglich, dass die Isolierschicht die zweite Kontaktstruktur und die Halbleiterschichtenfolge direkt und vollständig überdeckt.
Gemäß zumindest einer Ausführungsform wird eine erste elektrische Kontaktstruktur aufgebracht. Die erste Kontaktstruktur ist mit einem dem Aufwachssubstrat zugewandten Bereich der Halbleiterschichtenfolge elektrisch verbunden. Insbesondere handelt es sich bei der ersten Kontaktstruktur um einen n-Kontakt, sodass über die erste Kontaktstruktur elektrischer Strom in einen n-leitenden n-Bereich der Halbleiterschichtenfolge eingeprägt wird. Auch die erste Kontaktstruktur kann aus mehreren Teilschichten zusammengesetzt sein. Ebenso wie die zweite Kontaktstruktur steht auch die erste Kontaktstruktur bevorzugt in direktem physischen und elektrischen Kontakt mit der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform wird mindestens eine weitere elektrische Isolierschicht stellenweise zumindest auf die erste Kontaktstruktur und optional auch auf Bereiche der Halbleiterschichtenfolge aufgebracht. Dabei ist es möglich, dass die weitere Isolierschicht erst vollflächig aufgebracht und nachträglich stellenweise wieder entfernt wird.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Erzeugens von elektrischen Kontaktflächen. Die elektrischen Kontaktflächen sind zu einer externen elektrischen Kontaktierung der fertigen Halbleiterchips eingerichtet. Insbesondere stehen die elektrischen Kontaktflächen in direktem elektrischen Kontakt zur jeweils zugehörigen elektrischen Kontaktstruktur.
Gemäß zumindest einer Ausführungsform wird mit dem Erzeugen der elektrischen Kontaktflächen eine Ausdehnung der Kontaktflächen selbst und des fertigen Halbleiterchips in Richtung weg von der Halbleiterschichtenfolge definiert, insbesondere mit einer Toleranz von höchstens 5 µm oder 0,5 µm oder 0,1 µm oder exakt. Bevorzugt ändert sich nach dem Erzeugen der Kontaktflächen eine Ausdehnung der Kontaktflächen und/oder des Halbleiterchips, gerechnet von der aktiven Zone bis hin zu einer der aktiven Zone abgewandten Begrenzungsfläche der elektrischen Kontaktflächen, nicht mehr. Insbesondere wird beim Erzeugen der Kontaktflächen lediglich zusätzliches Material aufgebracht und später kein Material mehr von den Kontaktflächen entfernt.
Gemäß zumindest einer Ausführungsform tragen die Kontaktstrukturen, optional zusammen mit den Kontaktflächen, zu einer mechanischen Stabilität des fertigen Halbleiterchips zu mindestens 30% oder 60% oder 80% oder 90% bei. Der Beitrag zur mechanischen Stabilität ist beispielsweise durch eine Bestimmung der einzelnen Materialien und deren Schichtdicken und einer anschließenden Simulationsrechnung bestimmbar. Mit anderen Worten stellen die Kontaktstrukturen und die Kontaktflächen zusammengenommen einen wesentlichen, insbesondere den ausschlaggebenden Teil einer mechanischen Stabilisierung der Halbleiterchips dar. Hierdurch ist es möglich, dass ein zusätzlicher Träger entfallen kann oder dass der zusätzliche Träger lediglich zu einer weiteren Stabilisierung dient, nicht jedoch die ausschlaggebende stabilitätsgebende Komponente des Halbleiterchips ist. Hierdurch ist der Halbleiterchip in einer kompakten Bauweise realisierbar. Zudem ist eine effiziente Abfuhr von Abwärme über die Kontaktstrukturen und die Kontaktflächen möglich.
In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterchips eingerichtet und umfasst die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:

A) Bereitstellen einer Halbleiterschichtenfolge zur Lichterzeugung auf einem Aufwachssubstrat,
B) Aufbringen einer elektrischen zweiten Kontaktstruktur auf eine dem Aufwachssubstrat abgewandte Seite der Halbleiterschichtenfolge,
C) Aufbringen mindestens einer elektrischen Isolierschicht auf die zweite Kontaktstruktur und auf die Halbleiterschichtenfolge,
D) Aufbringen einer elektrischen ersten Kontaktstruktur, sodass die erste Kontaktstruktur elektrisch mit einem dem Aufwachssubstrat abgewandten Bereich der Halbleiterschichtenfolge verbunden wird,
E) Aufbringen einer weiteren elektrischen Isolierschicht stellenweise zumindest auf die erste Kontaktstruktur, und
F) Erzeugen von elektrischen Kontaktflächen zur externen elektrischen Kontaktierung der fertigen Halbleiterchips, sodass mit dem Schritt F) eine Ausdehnung der Kontaktflächen und bevorzugt auch der fertigen Halbleiterchips in Richtung weg von der Halbleiterschichtenfolge definiert wird, mit einer Toleranz von höchsten 5 µm. Besonders geht hierbei eine mechanische Stabilität der fertigen Halbleiterchips zu mindestens 60% auf die Kontaktstrukturen zusammen mit den Kontaktflächen zurück.

Bei Halbleiterchips, insbesondere bei Leuchtdiodenchips, die frei von einem Aufwachssubstrat sind, wird ein mechanische Stabilität typisch durch einen weiteren Träger gewährleistet. Ein solcher Träger wird etwa durch ein Spritzgießen, englisch auch als Molding bezeichnet, aufgebracht. Dabei werden rückseitige elektrische Kontaktflächen in der Regel von einem Material für den Träger überdeckt. Die elektrischen Kontaktflächen sind nachträglich durch ein Rückschleifen des als Vergusskörper geformten Trägers wieder freizulegen. Somit sind ein oder mehrere zusätzliche Prozessschritte erforderlich, um insbesondere lötbare Kontaktflächen zu definieren. Bei dem hier beschriebenen Verfahren ist jedoch auf ein solches Rückschleifen des Trägers verzichtbar, da eine Dicke der Halbleiterchips bereits mit dem Erzeugen der elektrischen Kontaktflächen definiert wird.
Gemäß zumindest einer Ausführungsform werden die elektrischen Kontaktflächen mit der gewünschten, in dem fertigen Halbleiterchip vorliegenden Dicke aufgebracht. Somit muss nachträglich kein Material der elektrischen Kontaktflächen entfernt werden. Hierbei werden die Kontaktflächen bevorzugt auch von keiner weiteren Komponente des fertigen Halbleiterchips überragt, in Richtung weg von der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform weisen die Kontaktflächen eine kleinere mittlere Dicke auf als die elektrischen Kontaktstrukturen. Mit anderen Worten kann es der Fall sein, dass die entscheidende mechanisch stabilisierende Komponente der fertigen Halbleiterchips durch die elektrischen Kontaktstrukturen, insbesondere durch die erste elektrische Kontaktstruktur, gebildet ist. Beispielsweise ist die erste Kontaktstruktur um mindestens einen Faktor 1,5 oder 3 oder 5 dicker als die Kontaktflächen.
Gemäß zumindest einer Ausführungsform weisen die elektrischen Kontaktflächen eine größere mittlere Dicke auf als die elektrischen Kontaktstrukturen. Damit ist eine mechanische Stabilisierung wesentlich durch die Kontaktflächen gegeben. In diesem Fall liegt die mittlere Dicke der Kontaktflächen beispielsweise um mindestens einen Faktor 1,5 oder 3 oder 5 oder 10 über der mittleren Dicke der Kontaktstrukturen, insbesondere der ersten Kontaktstruktur.
Gemäß zumindest einer Ausführungsform umfasst der Schritt C) den Teilschritt des Aufbringens einer ersten Isolierschicht auf die zweite Kontaktstruktur. Die Isolierschicht wird bevorzugt unmittelbar auf die zweite Kontaktstruktur aufgebracht. Ferner bedeckt die erste Isolierschicht bevorzugt auch die Halbleiterschichtenfolge in all den Bereichen, die nicht von der zweiten Kontaktstruktur bedeckt sind. Die erste Isolierschicht kann wiederum aus mehreren unmittelbar aufeinanderfolgenden Teilschichten, zum Beispiel aus Siliziumdioxid und/oder Siliziumnitrid, zusammengesetzt sein. Ebenso ist es möglich, dass es sich bei der ersten Isolierschicht um eine mittels Atomlagenabscheidung, kurz ALD, aufgebrachte Schicht handelt. In diesem Fall ist die erste Isolierschicht etwa aus Aluminiumoxid hergestellt.
Gemäß zumindest einer Ausführungsform umfasst der Schritt C) einen Teilschritt, in dem zumindest eine dem Aufwachssubstrat abgewandte Seite der Halbleiterschichtenfolge strukturiert wird. Insbesondere wird der p-leitende p-Bereich der Halbleiterschichtenfolge beim Strukturieren stellenweise entfernt. Durch dieses Strukturieren werden die späteren Halbleiterchips definiert. Ebenso werden mit dem Strukturieren bevorzugt Kontaktbereiche für einen n-Kontakt erzeugt, sodass stellenweise der n-leitende n-Bereich der Halbleiterschichtenfolge freigelegt wird. Insbesondere erfolgt dieser Schritt des Strukturierens nach dem Aufbringen der ersten Isolierschicht.
Gemäß zumindest einer Ausführungsform weist der Schritt C) einen Teilschritt auf, in dem eine zweite Isolierschicht aufgebracht wird. Dabei bedeckt die zweite Isolierschicht bevorzugt vollständig die Halbleiterschichtenfolge zusammen mit der zweiten Kontaktstruktur. Die zweite Isolierschicht wird insbesondere aufgebracht, nachdem eine Strukturierung der Halbleiterschichtenfolge durchgeführt ist. Nach dem vollflächigen Aufbringen der zweiten Isolierschicht wird die zweite Isolierschicht im Bereich des n-Kontakts lokal wieder entfernt. Mit anderen Worten bedeckt dann die zweite Isolierschicht die zweite Kontaktstruktur vollständig und die Halbleiterschichtenfolge nur teilweise.
Gemäß zumindest einer Ausführungsform wird zumindest eine der Kontaktflächen oder werden beide Kontaktflächen durch ein Galvanisieren, durch physikalische Gasphasenabscheidung, kurz PVD, durch chemische Gasphasenabscheidung, kurz CVD, durch stromloses Platieren, auch als electroless plating bezeichnet, durch das Setzen von Lötkugeln, englisch solder balls, durch das Aufrakeln einer Lotpaste, durch Aufdrucken mit einer Tinte oder durch das Aufbringen einer anisotrop leitfähigen Klebefolie erzeugt. Die Kontaktflächen sind bevorzugt durch eines oder mehrerer der nachfolgenden Materialien gebildet, insbesondere falls zumindest eine Kontaktfläche durch Galvanik in Kombination mit einem stromlosen Platieren erzeugt wird: TiAu, PtAu, PdAu, AuSn, NiAu, CuSnAg, SnPb.
Gemäß zumindest einer Ausführungsform umfasst der Schritt D) das Aufbringen einer ersten Teilschicht der ersten Kontaktstruktur. Die erste Teilschicht befindet sich bevorzugt direkt an dem n-leitenden n-Bereich der Halbleiterschichtenfolge. Beispielsweise beinhaltet die erste Teilschicht ZnO und/oder Ag oder besteht hieraus.
Gemäß zumindest einer Ausführungsform weist der Schritt D) den Teilschritt des Aufbringens einer zweiten Teilschicht der ersten Kontaktstruktur auf. Die zweite Teilschicht wird insbesondere direkt auf die erste Teilschicht aufgebracht. Eine Dicke der zweiten Teilschicht kann größer sein als eine Dicke der ersten Teilschicht, beispielsweise um mindestens einen Faktor 2 oder 5. Zum Beispiel umfasst oder besteht die zweite Teilschicht aus Nickel und/oder Kupfer.
Gemäß zumindest einer Ausführungsform bleibt die zweite Kontaktstruktur teilweise frei von den Teilschichten der ersten Kontaktstruktur. Hierdurch ist es möglich, dass die zweite Kontaktstruktur durch die erste Kontaktstruktur hin elektrisch kontaktierbar ist, insbesondere mittels der elektrischen Kontaktflächen.
Gemäß zumindest einer Ausführungsform umfasst der Schritt D) das stellenweise Freilegen der zweiten Kontaktstruktur. Insbesondere wird die zweite Kontaktstruktur durch ein Entfernen der im Schritt C) aufgebrachten elektrischen Isolierschicht oder Isolierschichten freigelegt. Dieser Schritt des Freilegens der zweiten Kontaktstruktur erfolgt bevorzugt nach dem Erzeugen der ersten Kontaktstruktur und/oder aller Teilschichten der ersten Kontaktstruktur.
Gemäß zumindest einer Ausführungsform befindet sich ein Gebiet, in dem die erste Teilschicht direkt an den n-Bereich grenzt, in einem Zentrum der Halbleiterschichtenfolge. Insbesondere befindet sich dieses Gebiet mittig in der Halbleiterschichtenfolge, gerechnet pro Halbleiterchip und in Draufsicht gesehen. Dieses Gebiet ist ringsum von dem p-leitenden p-Bereich der Halbleiterschichtenfolge und/oder von der zweiten Kontaktstruktur umgeben. Mit anderen Worten erfolgt eine Stromeinprägung in dem n-leitenden n-Bereich der Halbleiterschichtenfolge lediglich über dieses Gebiet im Zentrum der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform befinden sich in dem fertigen Halbleiterchip die erste Kontaktstruktur und die beiden elektrischen Kontaktflächen in Richtung weg von der Halbleiterschichtenfolge mindestens zum Teil über der zweiten Kontaktstruktur. Dabei folgen die Kontaktflächen, in Richtung weg von der Halbleiterschichtenfolge, bevorzugt der ersten Kontaktstruktur nach. Mit anderen Worten liegt dann die erste Kontaktstruktur stellenweise zwischen den Kontaktflächen und der zweiten Kontaktstruktur.
Gemäß zumindest einer Ausführungsform stehen die Kontaktflächen je stellenweise in direktem Kontakt zur zugehörigen Kontaktstruktur. Eine n-Kontaktfläche kontaktiert somit die n-Kontaktstruktur und eine p-Kontaktfläche nur die p-Kontaktstruktur. Bevorzugt befindet sich stellenweise zwischen der entsprechenden Kontaktfläche und der zugehörigen Kontaktstruktur eine elektrisch isolierende Schicht.
Gemäß zumindest einer Ausführungsform sind alle Kontaktflächen aus demselben Material oder aus denselben Materialien hergestellt. Ebenso sind die Kontaktflächen bevorzugt gleichzeitig mit demselben Verfahren und auch im selben Verfahrensschritt hergestellt.
Gemäß zumindest einer Ausführungsform weisen die Kontaktflächen jeweils eine erste Teilschicht auf. Die erste Teilschicht wird zum Beispiel galvanisch hergestellt. Ebenso weisen die Kontaktflächen je eine zweite Teilschicht auf. Die zweite Teilschicht ist bevorzugt aus einem Lot gefertigt oder bildet eine zu einem Lotkontakt vorgesehene Grenzfläche. Mit anderen Worten ist die zweite Teilschicht lötbar oder bestimmungsgemäß mittels eines Lots kontaktierbar. Die Teilschichten der Kontaktflächen können in direkt aufeinanderfolgenden Verfahrensschritten aufgebracht werden. Alternativ ist es möglich, dass zwischen dem Aufbringen der Teilschichten weitere Verfahrensschritte durchgeführt werden.
Gemäß zumindest einer Ausführungsform weist die erste Teilschicht der Kontaktflächen eine größere Dicke auf als die zweite Teilschicht. Beispielsweise übersteigt die Dicke der ersten Teilschicht diejenige der zweiten Teilschicht um mindestens einen Faktor 5 oder 10 oder 100 oder 1000.
Gemäß zumindest einer Ausführungsform werden die Kontaktflächen im Schritt F) so strukturiert, sodass die Kontaktflächen in Draufsicht gesehen ineinander verzahnt sind. Das heißt, die Kontaktflächen sind nicht einfach rechteckig geformt, in Draufsicht gesehen, sondern beispielsweise gabelartig, wobei Zinken ineinander greifen. Hierdurch ist eine verbesserte mechanische Stabilisierung des Halbleiterchips durch die Kontaktflächen erzielbar. Ebenso ist es möglich, dass eine der Kontaktflächen eine andere der Kontaktflächen in Draufsicht gesehen rahmenartig teilweise oder vollständig umläuft.
Gemäß zumindest einer Ausführungsform weisen die beiden Kontaktstrukturen je eine für im Betrieb der Halbleiterchips erzeugtes Licht reflektierende Schicht oder Teilschicht auf. Eine Reflektivität der Kontaktstrukturen für das im Betrieb erzeugte Licht liegt beispielsweise bei mindestens 80% oder 90% oder 95%. Insbesondere beinhalten die Kontaktstrukturen hierzu einen Metallspiegel, etwa aus Silber oder Aluminium.
Gemäß zumindest einer Ausführungsform weisen die Kontaktstrukturen je mindestens eine Teilschicht auf, die aus einem Metall oder einer Metalllegierung besteht. Optional können die Kontaktschichten auch eine Schicht aufweisen, die aus einem transparenten leitfähigen Oxid wie Zinkoxid oder Indiumzinnoxid gebildet ist. Bevorzugt bestehen die Kontaktstrukturen insgesamt aus Metallen und optional zusätzlich aus transparenten leitfähigen Oxiden.
Gemäß zumindest einer Ausführungsform wird die erste Kontaktstruktur im Schritt D) vollständig auf außenliegende Seitenflächen der Halbleiterschichtenfolge aufgebracht. Mit anderen Worten können die Seitenflächen der Halbleiterschichtenfolge durchgängig und in Gänze von der ersten Kontaktstruktur bedeckt sein. Somit ist erzielbar, dass an den Seitenflächen kein Licht aus der Halbleiterschichtenfolge austritt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt G). Im Schritt G) wird das Aufwachssubstrat von der Halbleiterschichtenfolge entfernt, bevorzugt vollständig entfernt. Dieses Entfernen erfolgt zum Beispiel mit einem Laserabhebeverfahren, englisch laser lift off oder kurz LLO. Alternativ kann das Aufwachssubstrat über Ätzen oder mechanischen Materialabtrag entfernt werden.
Gemäß zumindest einer Ausführungsform wird an einer Strahlungshauptseite der Halbleiterschichtenfolge, die bevorzugt den Kontaktflächen abgewandt ist, eine Aufrauung erzeugt. Über die Aufrauung ist eine verbesserte Lichtauskopplung aus der Halbleiterschichtenfolge heraus erzielbar.
Gemäß zumindest einer Ausführungsform folgt der Schritt G) dem Schritt F) nach. Insbesondere ist es möglich, dass zwischen den Schritten G) und F) keine weiteren Verfahrensschritte durchgeführt werden.
Gemäß zumindest einer Ausführungsform wird in einem Schritt H) zumindest ein Leuchtstoff an der Halbleiterschichtenfolge angebracht. Der zumindest eine Leuchtstoff kann direkt an der Aufrauung und/oder der Strahlungshauptseite aufgebracht werden. Der Leuchtstoff kann in reiner Form oder in einem Matrixmaterial eingebettet vorliegen. Über den Leuchtstoff wird das im Betrieb der Halbleiterschichtenfolge erzeugte Licht teilweise oder vollständig in Licht einer anderen, bevorzugt größeren Wellenlänge umgewandelt. Beispielsweise erzeugt die Halbleiterschichtenfolge blaues Licht und über den Leuchtstoff wird grünes, gelbes und/oder rotes Licht erzeugt, sodass der Halbleiterchip insgesamt weißes Licht emittiert.
Gemäß zumindest einer Ausführungsform folgt der Schritt H) dem Schritt G) nach. Alternativ ist es möglich, dass der Schritt G) dem Schritt H) vorausgeht.
Gemäß zumindest einer Ausführungsform sind die fertigen Halbleiterchips frei von einem Kunststoff. Dies kann bedeuten, dass die Halbleiterchips keinen Vergusskörper aufweisen. Es ist somit möglich, dass die Halbleiterchips aus halbleitenden Materialien, aus Metallen, aus Gläsern und/oder aus Keramiken bestehen. Anders ausgedrückt kann der fertige Halbleiterchip frei sein von organischen Stoffen.
Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt I) auf. In Schritt I) wird ein Vergusskörper erzeugt. Insbesondere ist der Vergusskörper aus zumindest einem Kunststoff gebildet oder umfasst mindestens einen Kunststoff. Beispielsweise ist der Vergusskörper aus einem Lack, einem Epoxid oder einem Silikon hergestellt. Der Vergusskörper kann zusätzliche Komponenten aufweisen, beispielsweise lichtstreuende, lichtabsorbierende oder eine Wärmeleitfähigkeit steigernde Partikel. Ebenso kann über solche Zusätze ein thermischer Ausdehnungskoeffizient des Vergusskörpers angepasst werden. Bevorzugt ist der Vergusskörper lichtundurchlässig.
Gemäß zumindest einer Ausführungsform steht der Vergusskörper in direktem Kontakt zu den Kontaktflächen. Insbesondere sind die Kontaktflächen ringsum von dem Vergusskörper umgeben, in Draufsicht gesehen. Alternativ oder zusätzlich kann der Vergusskörper in direktem Kontakt zu der weiteren Isolierschicht stehen, welche im Schritt E) aufgebracht wird.
Gemäß zumindest einer Ausführungsform ist der Vergusskörper beabstandet zu der Halbleiterschichtenfolge und den Kontaktstrukturen. Mit anderen Worten berühren sich der Vergusskörper und die Halbleiterschichtenfolge sowie der Vergusskörper und die Kontaktstrukturen nicht.
Gemäß zumindest einer Ausführungsform wird der Vergusskörper in Schritt I) in dünnflüssigem Zustand aufgebracht. Dünnflüssig bedeutet beispielsweise, dass eine Viskosität des Vergusskörpers während des Aufbringens kleiner ist als 100 Pa·s oder 10 Pa·s oder 1 Pa·s oder 0,2 Pa·s. Nach dem Aufbringen des Vergusskörpers in dünnflüssigem Zustand wird der Vergusskörper ausgehärtet. Dies kann thermisch oder fotochemisch oder durch das Verdampfen eines Lösungsmittels erfolgen.
Gemäß zumindest einer Ausführungsform stellt sich eine Oberfläche des Vergusskörpers unmittelbar nach dem Aufbringen aufgrund der Einwirkung von Schwerkraft ein. Die Oberfläche des Vergusskörpers ist dann insbesondere horizontal ausgerichtet. Dies schließt nicht zwingend aus, dass sich an Rändern stellenweise Menisken ausbilden, die aufgrund einer Benetzbarkeit und/oder von Oberflächenspannung entstehen. Bevorzugt jedoch ist die Oberfläche des Vergusskörpers nicht oder nicht signifikant von Effekten aufgrund von Oberflächenspannungen beeinflusst.
Gemäß zumindest einer Ausführungsform überragen die Kontaktflächen den Vergusskörper. Dies bedeutet etwa, dass der Halbleiterschichtenfolge abgewandte Grenzflächen der Kontaktflächen vollständig frei von einem Material des Vergusskörpers sind. Beispielsweise stehen die Kontaktflächen zu mindestens 2 µm oder 5 µm und/oder zu höchstens 20 µm oder 15 µm oder 10 µm oder 6 µm über den Vergusskörper über. Alternativ ist es möglich, dass die Kontaktflächen und der Vergusskörperbündig miteinander abschließen, in Richtung weg von der Halbleiterschichtenfolge. Weiterhin alternativ ist es möglich, dass die Kontaktflächen geringfügig von dem Vergusskörper überragt werden, beispielsweise um höchstens 4 µm oder 2 µm oder 0,5 µm.
Gemäß zumindest einer Ausführungsform geht der Schritt I) dem Schritt G) voraus. Das heißt, das Aufwachssubstrat wird vor dem Erstellen des Vergusskörpers entfernt. Alternativ wird der Vergusskörper erstellt, bevor das Aufwachssubstrat entfernt wird. Das Erstellen des Vergusskörpers kann vor oder auch nach dem Anbringen des Leuchtstoffs erfolgen.
Gemäß zumindest einer Ausführungsform weist die Halbleiterschichtenfolge näherungsweise dieselbe laterale Ausdehnung auf wie der gesamte fertige Halbleiterchip. Beispielsweise liegt die laterale Ausdehnung der Halbleiterschichtenfolge bei mindestens 80% oder 90% oder 95% oder 98% der lateralen Ausdehnung der fertigen Halbleiterchips.
Gemäß zumindest einer Ausführungsform weist der fertige Halbleiterchip eine nur geringe Gesamtdicke auf. Die Gesamtdicke liegt insbesondere bei mindestens 5 µm oder 10 µm oder 15 µm und/oder bei höchstens 50 µm oder 30 µm oder 20 µm. Hierbei ist der Halbleiterchip bevorzugt selbsttragend und mechanisch starr. Dabei kann eine mittlere Kantenlänge des Halbleiterchips, in Draufsicht gesehen, bei mindestens 0,9 mm oder 0,5 mm oder 0,3 mm und/oder bei höchstens 2,5 mm oder 1,5 mm oder 0,8 mm liegen.
Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der Halbleiterchip ist bevorzugt mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben. Merkmale des Verfahrens sind daher auch für den Halbleiterchip offenbart und umgekehrt.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebener Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
1 bis 5 schematische Schnittdarstellungen von Verfahrensschritten von erfindungsgemäßen Herstellungsverfahren für hier beschriebene optoelektronische Halbleiterchips, mit Ausnahme der schematischen Draufsicht in 1C, und
6 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips.
In 1 ist schematisch ein Herstellungsverfahren für einen optoelektronischen Halbleiterchip 1 dargestellt. In den 1 und 2 ist dabei zur Vereinfachung der Darstellung je nur ein einziger Halbleiterchip 1 illustriert. Bevorzugt wird das Verfahren im Waferverbund für eine Vielzahl von Halbleiterchips 1 simultan durchgeführt.
Gemäß 1A wird eine Halbleiterschichtenfolge 2 bereitgestellt, die etwa auf dem Materialsystem AlInGaN basiert. Die Halbleiterschichtenfolge 2 wird epitaktisch auf einem Aufwachssubstrat 20 erzeugt. Bei dem Aufwachssubstrat 20 handelt es sich bevorzugt um ein Saphirsubstrat. Direkt an dem Aufwachssubstrat 20 befindet sich ein n-Bereich 21 aus n-leitendem Halbleitermaterial. An einer dem Aufwachssubstrat 20 abgewandten Seite der Halbleiterschichtenfolge 2 befindet sich ein p-Bereich 23 aus einem p-leitenden Halbleitermaterial. Zwischen den beiden Bereichen 21, 23 befindet sich eine aktive Zone 22, in der im Betrieb des fertigen Halbleiterchips 1 über Elektrolumineszenz Strahlung erzeugt wird.
Beim Verfahrensschritt der 1B wird stellenweise auf dem p-Bereich 23 eine zweite Kontaktstruktur 33 aufgebracht. Die zweite Kontaktstruktur 33 befindet sich direkt auf dem p-Bereich 23 und ist zur Stromeinprägung in dem p-Bereich 23 vorgesehen.
Optional umfasst die zweite Kontaktstruktur 33 mehrere Teilschichten. Eine erste Teilschicht 33a direkt an dem p-Bereich 23 ist beispielsweise aus Silber oder Zinkoxid gebildet. Eine zweite Teilschicht 33b ist insbesondere eine Schicht oder Schichtenfolge aus Platin, Titan, Gold. Zwischen den beiden Teilschichten 33a, 33b kann sich eine optionale Barriereschicht 33c befinden, beispielsweise aus Zinkoxid und/oder Platin. Die Teilschichten 33a, 33b, 33c folgen unmittelbar aufeinander.
Ferner wird gemäß 1B ganzflächig auf die Halbleiterschichtenfolge 2 und somit auf die zweite Kontaktstruktur 33 eine elektrisch isolierende erste Isolierschicht 41 aufgebracht. Beispielsweise ist die erste Isolierschicht 41 aus Lagen aus Siliziumdioxid und Siliziumnitrid gebildet und weist eine Dicke von ungefähr 200 nm auf. Alternativ kann es sich bei der ersten Isolierschicht 41 um eine über Atomlagenabscheidung erzeugte Aluminiumoxidschicht handeln, beispielsweise mit einer Dicke von ungefähr 40 nm.
Bei den Schnittdarstellungen handelt es sich bevorzugt um einen Schnitt durch eine Mitte des Halbleiterchips 1, vergleiche 1C. Die Schnittebene ist in 1C durch eine Strichlinie symbolisiert. Die zweite Kontaktstruktur 33 umgibt somit rahmenförmig ein Gebiet, das für einen n-Kontakt vorgesehen ist. Das Gebiet sowie die zweite Kontaktstruktur 33 könne in Draufsicht gesehen quadratisch oder rechteckig geformt sein.
Gemäß dem Verfahrensschritt der 1D wird die Halbleiterschichtenfolge 2 strukturiert. Hierbei werden der p-Bereich 23 sowie die aktive Zone 22 stellenweise entfernt, sodass bereichsweise der n-Bereich 21 freigelegt wird. Dabei entstehen Seitenflächen 25.
Ferner wird eine zweite elektrische Isolierschicht 42 erzeugt, beispielsweise aus einem Stapel von Siliziumnitridschichten und Siliziumdioxidschichten. Die zweite Isolierschicht 42 weist beispielsweise eine Dicke von ungefähr 400 nm auf. Bevorzugt bedeckt die zweite Isolierschicht 42 alle Bereiche, bis auf das Gebiet mittig in der zweiten Kontaktstruktur 33 für den n-Kontakt.
Ferner wird eine erste Teilschicht 31a für eine erste Kontaktstruktur 31 aufgebracht. Die erste Teilschicht 31a ist bevorzugt aus Zinkoxid und/oder Silber gebildet. Ebenso wie die zweite Kontaktstruktur 33 ist die erste Kontaktstruktur 31 bevorzugt als Spiegel für die in der aktiven Zone 22 erzeugte Strahlung ausgebildet. Die erste Teilschicht 31a der ersten Kontaktstruktur 31 bedeckt die zweite Kontaktstruktur 33 nur zum Teil, in Draufsicht gesehen. In dem Gebiet für den n-Kontakt berührt die erste Teilschicht 31a den n-Bereich 21.
Beim Verfahrensschritt der 1E wird auf die erste Teilschicht 31a eine zweite Teilschicht 31b aufgebracht, insbesondere galvanisch. Bei der zweiten Teilschicht 31b handelt es sich bevorzugt um eine Nickelschicht. Der in 1E rechte Bereich der zweiten Kontaktstruktur 33 wird vollständig von der ersten Kontaktstruktur 31 bedeckt. Auf den in 1E linken Bereich der zweiten Kontaktstruktur 33 wird die zweite Teilschicht 31b nur teilweise aufgebracht, wobei die zweite Teilschicht 31b einen größeren Anteil an dieser zweiten Kontaktstruktur 33 bedeckt als die erste Teilschicht 31a.
Eine Dicke der Halbleiterschichtenfolge 2 liegt beispielsweise bei mindestens 3 µm und/oder bei höchstens 10 µm. Die Isolierschichten 41, 42 weisen je eine geringe Dicke auf von bevorzugt höchstens 0,5 µm oder 0,2 µm. Eine Gesamtdicke der zweiten Kontaktstruktur 33 ist bevorzugt ebenso vergleichsweise gering und liegt beispielsweise bei mindestens 100 nm oder 200 nm und/oder bei höchstens 1 µm oder 500 nm oder 200 nm. Die erste Kontaktstruktur und hierbei insbesondere die zweite Teilschicht 31b weist eine relativ große Dicke auf, insbesondere mindestens 1 µm oder 3 µm oder 6 µm und/oder höchstens 50 µm oder 20 µm oder 10 µm. Die zweite Teilschicht 31b stellt bevorzugt die den fertigen Halbleiterchip 1 am meisten mechanisch stabilisierende Komponente dar.
Beim Verfahrensschritt der 1F werden die Isolierschichten 41, 42 teilweise entfernt, sodass die zweite Kontaktstruktur 33 bereichsweise freigelegt wird.
Im nachfolgenden Verfahrensschritt, siehe 1G, wird eine dritte elektrische Isolierschicht 43 aufgebracht, etwa aus Siliziumdioxid und zum Beispiel mit einer Dicke von unter 250 nm. Von der weiteren, dritten Isolierschicht 43 bleibt die in 1F freigelegte zweite Kontaktstruktur 33 ebenfalls frei. Ferner ist im Bereich oberhalb der in 1G rechten zweiten Kontaktstruktur 33 eine Öffnung in der dritten Isolierschicht 43 vorhanden.
Über diesen beiden Öffnungen der dritten Isolierschicht 43 werden elektrische Kontaktflächen 51, 53 erzeugt. Über die Kontaktflächen 51, 53 ist der fertige Halbleiterchip 1 extern elektrisch kontaktierbar. Die Kontaktschichten 51, 53 schließen in Richtung weg von der Halbleiterschichtenfolge 2 bündig miteinander ab. Hierdurch ist erreichbar, dass der Halbleiterchip 1 oberflächenmontierbar ist. Eine mittlere Dicke der Kontaktflächen 51, 53 insgesamt liegt beispielsweise bei mindestens 0,5 µm oder 2 µm und/oder bei höchstens 100 µm oder 40 µm oder 10 µm.
Optional weisen die Kontaktflächen 51, 53 jeweils zumindest zwei Teilschichten auf. Erste Teilschichten 51a, 53a sind beispielsweise aus Nickel oder aus Nickel und Gold gebildet. Diese Teilschichten 51a, 53a weisen bevorzugt eine relativ große Dicke auf. Hierauf folgen zweite Teilschichten 51b, 53b, beispielsweise aus AuPd oder aus einem Lot. Über die zweiten Teilschichten 51b, 53b ist der fertige Halbleiterchip 1 über ein Löten befestigbar.
Gemäß dem Verfahrensschritt der 1H wird das Aufwachssubstrat 20 entfernt, sodass eine Strahlungshauptseite 26 der Halbleiterschichtenfolge 2 resultiert. In der Strahlungshauptseite 26 wird nachfolgend, siehe 1I, eine Aufrauung 27 erzeugt.
Nachfolgend wird, siehe 1J, auf die Strahlungshauptseite 26 und optional an Seitenflächen des n-Bereichs 21 ein Leuchtstoff 6 angebracht. Eine den Kontaktflächen 51, 53 abgewandte Seite des Leuchtstoffs 6 kann eben gestaltet sein.
Insbesondere durch die vergleichsweise dicke zweite Teilschicht 31b der ersten Kontaktstruktur 31 und durch die metallischen, bevorzugt ebenfalls vergleichsweise dicken Kontaktflächen 51, 53 ist eine mechanische Stabilisierung des Halbleiterchips 1 erzielbar. Somit ist ein Vergusskörper zur mechanischen Stabilisierung des Halbleiterchips 1 entbehrbar. Ebenso werden die Kontaktflächen 51, 53 mit einer Dicke aufgebracht, sodass eine Zieldicke erreicht wird. Dadurch ist ein nachträgliches Dünnen, etwa in Verbindung mit einer Fototechnik und einem gesonderten Aufbringen der Kontaktflächen, nicht erforderlich. Ebenso ist eine äußerst geringe Gesamtdicke des Halbleiterchips 1 von beispielsweise höchstens 20 µm realisierbar.
In 2 ist ein weiteres Ausführungsbeispiel des Herstellungsverfahrens illustriert. Abweichend von 1, siehe insbesondere 1D, wird bei diesem Verfahren beim Strukturieren der Halbleiterschichtenfolge 2 auch der n-Bereich 21 mitstrukturiert, siehe 2C. Dabei verbleibt der n-Bereich 21 bevorzugt mit einer geringen Dicke von beispielsweise höchstens 2 µm oder 0,5 µm in einem Bereich seitlich neben dem p-Bereich 23. In diesem Bereich liegt der n-Bereich 21 zwischen dem Aufwachssubstrat 20 und der zweiten Isolierschicht 42.
Die Verfahrensschritte der 2D bis 2G erfolgen bevorzugt analog zu 1. Beim Erzeugen der Aufrauung, siehe 2H, wird der n-Bereich 21 bevorzugt von der zweiten Isolierschicht 42 entfernt. An den Seitenflächen 25 schließen der n-Bereich 21 und der p-Bereich 23 ringsum bündig miteinander ab. Die Seitenflächen 25 sind somit ringsum vollständig von der zweiten Isolierschicht 42 und der ersten Kontaktstruktur 31 bedeckt. Da die erste Kontaktstruktur 31 undurchlässig für das erzeugte Licht ist, gelangt seitlich kein Licht aus der Halbleiterschichtenfolge 2 heraus.
Analog zu 1J wird abschließend gemäß 2I der Leuchtstoff 6 aufgebracht. An einem umlaufenden äußeren Rand kann der Leuchtstoff 6 direkt auf der zweiten Isolierschicht 42 aufgebracht sein.
Die erste Kontaktstruktur 31 bildet gemäß 2 mit anderen Worten eine Wanne, an dessen Boden sich die Kontaktflächen 51, 53 befinden. In einer Mitte dieser Wanne ist eine Säule gebildet, die hin zu dem n-Bereich 21 reicht. Im Querschnitt gesehen ist die erste Kontaktstruktur 31 somit E-förmig ausgebildet, wobei die Schenkel des E’s hin zur Halbleiterschichtenfolge 2 weisen.
Beim Ausführungsbeispiel des Verfahrens der 3 sind jeweils zwei Einheiten für die Halbleiterchips 1 nebeneinander gezeichnet. Diese Einheiten sind symbolisch durch eine Strich-Punkt-Linie voneinander separiert. Die Verfahrensschritte der 3A bis 3C erfolgen analog zu den Verfahrensschritten der 1A bis 1I. Anders als in 3 dargestellt, kann auch das Verfahren gemäß der 2A bis 2H herangezogen werden.
Im Verfahrensschritt der 3D wird ein Vergusskörper 7 aus einem Kunststoff erzeugt. Abweichend von der Darstellung kann die Prozessierung auch auf einem Hilfsträger in Form einer Folie oder in Form einer Folie in Verbindung mit einem harten Träger erfolgen. Ist die erste Kontaktstruktur 31 in Verbindung mit den Kontaktflächen 51, 53 bereits mechanisch stabil genug, so kann auf einem Hilfsträger verzichtet werden.
Ein Material für den Vergusskörper 7 wird beispielsweise eingegossen und anschließend ausgehärtet. Hierdurch ist erzielbar, dass die Kontaktflächen 51, 53 in Richtung weg von der Halbleiterschichtenfolge 2 bündig mit dem Vergusskörper 7 abschließen oder, bevorzugt, aus dem Vergusskörper 7 herausragen.
Anders als in den Figuren dargestellt ist es auch möglich, dass die zweiten Teilschichten 51b, 53b der Kontaktflächen 51, 53 erst nach dem Erzeugen des Vergusskörpers 7 auf den ersten Teilschichten 51a, 53a aufgebracht werden. In diesem Fall schließt der Vergusskörper 7 bevorzugt bündig mit den ersten Teilschichten 51a, 53a ab, etwa mit einer Toleranz von höchstens 2 µm, und die zweiten Teilschichten 51b, 53b ragen aus dem Vergusskörper 7 heraus. Es ist also nicht zwingend erforderlich, dass das Erzeugen der gesamten Kontaktflächen 51, 53 in einem einzigen, zusammenhängenden Verfahrensschritt erfolgt.
Beim Verfahrensschritt der 3E wird der Leuchtstoff 6 aufgebracht, vergleiche die 1J und 2I. Anschließend erfolgt ein Vereinzeln, siehe 3F, etwa durch Sägen oder durch Laserbehandlung.
Bei dem Verfahren der 4 wird, abweichend von 3, der Leuchtstoff 6 vor dem Vergusskörper 7 angebracht.
Beim Verfahren, wie in 5 illustriert, wird der Vergusskörper 7 vor dem Ablösen des Aufwachssubstrats 20 geformt, siehe 5A. Die restlichen Verfahrensschritte, siehe die 5B bis 5D, erfolgen analog zu den 3 und 4.
In 6 sind weitere Ausführungsbeispiele des Halbleiterchips 1 gezeigt. Gemäß 1A überragt der Vergusskörper 7 die Kontaktflächen 51, 53 geringfügig, in Richtung weg von der Halbleiterschichtenfolge 2. Ein Bedeckungsgrad und eine Bedeckungsdicke der Kontaktflächen 51, 53 mit dem Vergusskörper 7 ergeben sich bevorzugt ausschließlich aus einer Benetzbarkeit der Kontaktflächen 51, 53 und aufgrund von Oberflächenspannungseffekten beim Erzeugen des Vergusskörpers 7 aus einer flüssigen Phase heraus. Eine Dicke des Vergusskörpers 7 auf den Kontaktflächen 51, 53 beträgt dann zum Beispiel höchstens 5 µm oder 1 µm.
Beim Ausführungsbeispiel der 6B ist der Vergusskörper 7 relativ dünn, sodass die Kontaktflächen 51, 53 aus dem Verguss 7 herausragen. In 6C ist gezeigt, dass kein Leuchtstoff vorhanden ist.
Auch bei allen Ausführungsformen mit einem Vergusskörper 7 ist es möglich, dass die gesamten Seitenflächen 25 der Halbleiterschichtenfolge 2 von der ersten Kontaktstruktur 31 bedeckt sind, siehe 6D. Hierbei kann der Leuchtstoff 6 auch weggelassen werden. Anders als in 6D gezeigt, kann der Vergusskörper 7 über die Kontaktflächen 51, 53 hinausragen oder umgekehrt.
Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste

1: optoelektronischer Halbleiterchip
2: Halbleiterschichtenfolge
20: Aufwachssubstrat
21: n-Bereich
22: aktive Zone
23: p-Bereich
25: Seitenfläche
26: Strahlungshauptseite
27: Aufrauung
31: erste elektrische Kontaktstruktur für den n-Bereich
33: zweite elektrische Kontaktstruktur für den p-Bereich
41: erste elektrische Isolierschicht
42: zweite elektrische Isolierschicht
43: dritte elektrische Isolierschicht
51: erste elektrische Kontaktfläche für den n-Bereich
53: zweite elektrische Kontaktfläche für den p-Bereich
6: Leuchtstoff
7: Vergusskörper

Claims

Verfahren zur Herstellung von optoelektronischen Halbleiterchips (1) mit den folgenden Schritten in der angegebenen Reihenfolge: A) Bereitstellen einer Halbleiterschichtenfolge (2) zur Lichterzeugung auf einem Aufwachssubstrat (20), B) Aufbringen einer elektrischen zweiten Kontaktstruktur (33) auf eine dem Aufwachssubstrat (20) abgewandte Seite der Halbleiterschichtenfolge (2), C) Aufbringen mindestens einer elektrischen Isolierschicht (41, 42) auf die zweite Kontaktstruktur (33) und auf die Halbleiterschichtenfolge (2), D) Aufbringen einer elektrischen ersten Kontaktstruktur (31), sodass die erste Kontaktstruktur (31) elektrisch mit einem dem Aufwachssubstrat (20) zugewandten Bereich (21) der Halbleiterschichtenfolge (2) verbunden wird, E) Aufbringen einer weiteren elektrischen Isolierschicht (43) stellenweise zumindest auf die erste Kontaktstruktur (31), und F) Erzeugen von elektrischen Kontaktflächen (51, 53) zur externen elektrischen Kontaktierung der fertigen Halbleiterchips (1), sodass mit dem Schritt F) eine Ausdehnung der Kontaktflächen (51, 53) in Richtung weg von der Halbleiterschichtenfolge (2) mit einer Toleranz von höchsten 5 µm definiert wird.
Verfahren nach dem vorhergehenden Anspruch, bei dem die elektrischen Kontaktflächen (51, 53) in der gewünschten Dicke aufgebracht werden, sodass nachträglich kein Material der elektrischen Kontaktflächen (51, 53) entfernt wird, wobei die elektrischen Kontaktflächen (51, 53) eine kleinere mittlere Dicke aufweisen als die elektrischen Kontaktstrukturen (31, 33), wobei mit dem Schritt F) eine Ausdehnung sowohl der Kontaktflächen (51, 53) als auch der fertigen Halbleiterchips (1) in Richtung weg von der Halbleiterschichtenfolge (2) exakt definiert wird, wobei eine mechanische Stabilität der fertigen Halbleiterchips (1) zu mindestens 60% auf die Kontaktstrukturen (31, 33) zusammen mit den Kontaktflächen (51, 53) zurückgeht.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt C) die folgenden Teilschritte umfasst, in der angegebenen Reihenfolge: C1) Aufbringen einer ersten Isolierschicht (41), die die zweite Kontaktstruktur (33) und die Halbleiterschichtenfolge (2) vollständig bedeckt, C2) Strukturieren zumindest eines dem Aufwachssubstrat (20) abgewandten Bereichs (23) der Halbleiterschichtenfolge (2), und C3) Aufbringen einer zweiten Isolierschicht (43), die die zweite Kontaktstruktur (33) vollständig und die Halbleiterschichtenfolge (2) teilweise bedeckt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt D) die folgenden Teilschritte umfasst, in der angegebenen Reihenfolge: D1) Aufbringen einer ersten Teilschicht (31a) mit oder aus ZnO und/oder Ag direkt an einem n-Bereich (21) der Halbleiterschichtenfolge (2), D2) Aufbringen einer dickeren zweiten Teilschicht (31b) mit oder aus Ni und/oder Cu direkt auf die erste Teilschicht (31a), wobei die zweite Kontaktstruktur (33) teilweise frei bleibt von den Teilschichten (31a, 31b), und D3) stellenweises Freilegen der zweiten Kontaktstruktur (33), wobei in Draufsicht gesehen ein Gebiet, in dem die erste Teilschicht (31a) direkt an den n-Bereich (21) grenzt, mittig in der Halbleiterschichtenfolge (2) liegt und dieses Gebiet ringsum von der zweiten Kontaktstruktur (31) umgeben ist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem sich in den fertigen Halbleiterchips (1) die erste Kontaktstruktur (31) und die beiden Kontaktflächen (51, 53) in Richtung weg von der Halbleiterschichtenfolge (2) je mindestens zum Teil über der zweiten Kontaktstruktur (33) befinden, wobei die Kontaktflächen (51, 53) je stellenweise in direktem Kontakt zur zugehörigen Kontaktstruktur (31, 33) stehen, und wobei die Kontaktflächen (51, 53) aus denselben Materialien hergestellt werden und je eine dickere erste Teilschicht (51a, 53a) aufweisen, die galvanisch hergestellt wird, und je eine dünnere zweite Teilschicht (51a, 51b) aufweisen, die aus einem Lot oder einer zu einem Lotkontakt vorgesehenen Material gefertigt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Kontaktflächen (51, 53) im Schritt F) so strukturiert werden, sodass sie in Draufsicht gesehen ineinander verzahnt sind.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die beiden Kontaktstrukturen (31, 33) für im Betrieb der fertigen Halbleiterchips (1) erzeugtes Licht reflektierend wirken mit eine Reflektivität von mindestens 90%, wobei die Kontaktstrukturen (31, 33) je eine aus einem Metall oder Metalllegierung bestehende Teilschicht umfassen und insgesamt aus Metallen und optional aus transparenten leitfähigen Oxiden bestehen.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die erste Kontaktstruktur (31) im Schritt D) vollständig auf außenliegende Seitenflächen (25) der Halbleiterschichtenfolge (2) aufgebracht wird, sodass an den Seitenflächen (25) kein Licht aus der Halbleiterschichtenfolge (2) heraustreten kann.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem in einem Schritt G) das Aufwachssubstrat (20) von der Halbleiterschichtenfolge (2) entfernt wird und an der Seite, an der sich das Aufwachssubstrat befand, eine Aufrauung (27) zur Verbesserung einer Lichtauskopplung erzeugt wird, wobei der Schritt G) dem Schritt F) nachfolgt.
Verfahren nach dem vorhergehenden Anspruch, bei dem in einem Schritt H) zumindest ein Leuchtstoff (6) direkt an der Halbleiterschichtenfolge (2) angebracht wird, wobei der Schritt H) dem Schritt G) nachfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die fertigen Halbleiterchips (1) frei sind von einem Kunststoff.
Verfahren nach einem der Ansprüche 1 bis 10, ferner umfassen den Schritt I), wobei im Schritt I) ein Vergusskörper (7) erzeugt wird, der in direktem Kontakt zu den Kontaktflächen (51, 53) und zu der weiteren Isolierschicht (43) steht, wobei der Vergusskörper (7) lichtundurchlässig ist, aus einem Kunststoff hergestellt wird und von der Halbleiterschichtenfolge (2) sowie den Kontaktstrukturen (31, 33) beabstandet ist.
Verfahren nach dem vorhergehenden Anspruch, bei dem der Vergusskörper (7) im Schritt I) in dünnflüssigem Zustand aufgebracht wird, wobei sich eine Oberfläche des Vergusskörpers (7) aufgrund der Schwerkraft einstellt, sodass die Kontaktflächen (51, 53) den Vergusskörper (7) überragen, und wobei nachfolgend der Vergusskörper (7) ausgehärtet wird.
Verfahren nach einem der Ansprüche 12 oder 13 und nach den Anspruch 10, wobei der Schritt G) dem Schritt I) vorausgeht.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem – die Halbleiterschichtenfolge (2) eine Dicke zwischen einschließlich 3 µm und 10 µm aufweist, – die erste Kontaktstruktur (31) mit einer mittleren Dicke zwischen einschließlich 3 µm und 50 µm erzeugt wird und diese Dicke unverändert bleibt, – die Isolierschichten (41, 42, 43) je eine Dicke von höchstens 0,5 µm aufweisen, – die Kontaktflächen (51, 53) je mit einer mittleren Dicke zwischen einschließlich 0,5 µm und 100 µm erzeugt werden, – eine Gesamtdicke des fertigen Halbleiterchips (1) mindestens 10 µm und höchstens 30 µm beträgt, und – eine laterale Ausdehnung der Halbleiterschichtenfolge (1) in den fertigen Halbleiterchips (1) bei mindestens 90% einer lateralen Gesamtausdehnung der Halbleiterchips (1) liegt.
Optoelektronischer Halbleiterchip (1) mit – einer Halbleiterschichtenfolge (2) zur Lichterzeugung mit einem n-Bereich (21), einem p-Bereich (23) und einer dazwischenliegenden aktiven Zone (22), – einer elektrischen zweiten Kontaktstruktur (33) stellenweise und direkt auf dem p-Bereich (22), – einer elektrischen Isolierschicht (41, 42) stellenweise und direkt auf der zweiten Kontaktstruktur (33) und auf der Halbleiterschichtenfolge (2), – einer elektrischen ersten Kontaktstruktur (31), die elektrisch direkt mit dem n-Bereich verbunden ist und die durch die zweite Kontaktstruktur (33) und den p-Bereich (23) geführt wird und den n-Bereich (21) nicht durchdringt, – einer weiteren elektrischen Isolierschicht (43) stellenweise und direkt auf der ersten Kontaktstruktur (31), und – elektrischen Kontaktflächen (51, 53) zur externen elektrischen Kontaktierung des Halbleiterchips (1), die frei sind von Spuren einer Materialentfernung, wobei der Halbleiterchip (1) frei ist von einem Aufwachssubstrat (20) der Halbleiterschichtenfolge (2) und eine mechanische Stabilität des Halbleiterchips (1) zu mindestens 60% auf die Kontaktstrukturen (31, 33) zusammen mit den Kontaktflächen (51, 53) zurückgeht.