WO2014154632A1 - Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements - Google Patents

Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements Download PDF

Info

Publication number
WO2014154632A1
WO2014154632A1 PCT/EP2014/055836 EP2014055836W WO2014154632A1 WO 2014154632 A1 WO2014154632 A1 WO 2014154632A1 EP 2014055836 W EP2014055836 W EP 2014055836W WO 2014154632 A1 WO2014154632 A1 WO 2014154632A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor chip
contact
carrier
semiconductor device
Prior art date
Application number
PCT/EP2014/055836
Other languages
English (en)
French (fr)
Inventor
Joachim Reill
Frank Singer
Norwin Von Malm
Matthias Sabathil
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US14/779,818 priority Critical patent/US10411168B2/en
Priority to DE112014001665.9T priority patent/DE112014001665B4/de
Priority to KR1020157026279A priority patent/KR20150135299A/ko
Priority to CN201480018527.5A priority patent/CN105103314B/zh
Priority to JP2016504613A priority patent/JP6114463B2/ja
Publication of WO2014154632A1 publication Critical patent/WO2014154632A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Definitions

  • the present application relates to an optoelectronic semiconductor component and to a method for producing an optoelectronic semiconductor component.
  • handheld electronic devices such as mobile devices
  • liquid crystal displays application which are backlit by means of LEDs.
  • LEDs With a reduction in the depth of such devices, there are also requirements for the height of the LEDs, with
  • One task is an optoelectronic
  • Optoelectronic semiconductor device or a method according to the independent claims dissolved. Further embodiments and expediencies are the subject of the dependent claims.
  • An optoelectronic semiconductor component has, according to at least one embodiment, a semiconductor chip which has a semiconductor layer sequence with one for generating Radiation provided active area.
  • the active region is intended in particular for the generation of radiation in the visible, ultraviolet or infrared spectral range.
  • the semiconductor layer sequence has, for example, a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type different from the first conductivity type.
  • the active region is arranged between the first semiconductor layer and the second semiconductor layer.
  • the semiconductor chip For electrical contacting of the semiconductor chip, the semiconductor chip
  • first contact expediently a first contact and a second contact.
  • first contact with the first contact
  • the contacts may each be formed as subregions of the first semiconductor layer or of the second semiconductor layer or as additional layers, for example metal layers, that are electrically conductively connected to these layers.
  • a radiation exit area of the semiconductor component runs parallel to the active area, that is to say parallel to a main extension plane of the active area
  • the radiation exit surface is free of kinks.
  • the plane radiation exit surface can be provided with a structuring, such as a roughening.
  • the semiconductor component has a mounting side surface which is suitable for the attachment of the semiconductor device
  • Semiconductor device is provided and inclined or
  • the radiation exit surface is perpendicular or substantially perpendicular to the radiation exit surface.
  • substantially vertical is meant a deviation of at most 10 ° to the vertical orientation.
  • a contact surface for the external electrical contacting of the semiconductor device is on the mounting side surface
  • the semiconductor component on a connection carrier, in which the mounting side surface facing the connection carrier, so can be made an external electrical contacting of the contact surface with the connection carrier.
  • the semiconductor device is designed in particular as a surface-mounted device (smd). According to at least one embodiment of the
  • the semiconductor device on a shaped body which is locally formed on the semiconductor chip.
  • the molding at least partially forms the mounting side surface.
  • the shaped body forms, in particular at least in regions, all side surfaces of the semiconductor component. Under the side surfaces are understood in doubt those outer surfaces of the semiconductor device, the obliquely or perpendicular to
  • Radiation exit surface facing away from the rear side and a front side opposite the back of the molding.
  • the molded body particularly adjoins the semiconductor chip directly.
  • the radiation exit surface of the semiconductor component is expediently free of the shaped body.
  • the shaped body is made impermeable, in particular for the radiation generated in the active region.
  • the shaped body may also be transparent or at least translucent for the radiation. According to at least one embodiment of the
  • the semiconductor device has a contact path.
  • the contact path connects the semiconductor chip to the at least one contact surface in an electrically conductive manner.
  • the contact track is in particular arranged on the shaped body, for example on the front side of the shaped body or on the rear side of the shaped body.
  • the semiconductor component has a semiconductor chip which has a semiconductor layer sequence with an active one provided for generating radiation
  • the semiconductor device further has a radiation exit surface that is parallel to the active region. Furthermore, the semiconductor device comprises a mounting side surface, which is suitable for the attachment of the
  • Semiconductor device is provided and inclined or
  • the semiconductor component further has a shaped body, which in places at the
  • Semiconductor chip is formed and at least partially forms the mounting side surface.
  • a Contact track arranged, which connects the semiconductor chip with the at least one contact surface electrically conductive.
  • the at least one contact surface is arranged in the at least one indentation.
  • the at least one indentation is accessible in particular from the mounting side surface.
  • the indentation has substantially the shape of a part of a circle. Such indentations are easy to produce. In principle, however, another basic form for the indentation can also be used.
  • the at least one indentation is, for example, in a corner of the
  • the molded body has another
  • the contact surface and the further contact surface charge carriers are injected from different sides into the active region of the semiconductor chip and recombine there under the emission of radiation.
  • the further indentation is formed in another corner of the rectangular basic shape, wherein the
  • Corners have a recess.
  • the shaped body has on the side surface opposite the mounting side surface on the upper side indentations.
  • Upper-side recesses may be provided with a particular electrically conductive coating.
  • Coating can be electrically insulated from the at least one contact track in the region of the upper-side indentations.
  • the coating of the upper-side indentations is therefore not the electrical contact in this case.
  • the assembly can therefore only be done on the mounting side surface, so that a confusion of the pages is excluded.
  • Semiconductor chip is electrically connected.
  • a particular surface-mounted mounting can also be done on the opposite side surface of the mounting side surface.
  • the semiconductor chip to a carrier, on which the semiconductor layer sequence is arranged.
  • the carrier is thus part of the semiconductor chips.
  • the semiconductor chips already have the carrier during manufacture even before the semiconductor chips emerge from a wafer composite by singulation.
  • the carrier is a
  • Growth substrate for example epitaxial
  • the carrier is different from the growth substrate.
  • the growth substrate may be over the entire surface or at least partially removed or thinned.
  • the carrier serves the mechanical
  • a semiconductor chip with the growth substrate removed is also referred to as a thin-film semiconductor chip.
  • the bonding layer is, for example, an adhesive layer or a solder layer.
  • the molded body covers one of
  • Semiconductor device close the carrier and the molded body on at least one side surface of the semiconductor device flush, for example, on the mounting side surface.
  • the carrier and the molded body terminate flush on two opposite side surfaces of the semiconductor device.
  • the carrier and the molded body thus form
  • Carrier is the semiconductor chip so not in the molding embedded.
  • the side surface of the semiconductor device may be formed in a singulation step in which the molded article and the carrier are severed in a common step.
  • the semiconductor chip is thus embedded along all side surfaces at least partially or completely in the molded body.
  • the semiconductor chip on the semiconductor layer sequence facing the front side of the carrier on two contacts are in particular each via a contact track with a contact surface of the
  • the contact paths run, for example, on a common main surface of the
  • the major surfaces are the front and the back of the molding.
  • the contact tracks extend on the front side of the shaped body.
  • Contacts may be formed laterally of the semiconductor layer sequence on the carrier. The the wearer facing away
  • Radiation exit surface of the semiconductor layer sequence is completely free of contact material in this case. The risk of shading of the radiation generated in the active region can thus be reduced.
  • one of the contacts or both contacts on the semiconductor layer sequence is completely free of contact material in this case. The risk of shading of the radiation generated in the active region can thus be reduced.
  • semiconductor component the semiconductor chip on the semiconductor layer sequence facing the front side of the carrier and facing away from the semiconductor layer sequence
  • the contacts are each connected via a contact track with a contact surface, wherein the contact tracks extend on opposite main surfaces of the molded body.
  • the shaped body has a contact opening on the rear side, in which the rear side of the carrier is accessible for electrical contact with the contact track.
  • Semiconductor component is the molding for the im
  • the reflectivity for a peak wavelength of the radiation generated in the active region is preferably at least 60%, preferably at least 80%. In the direction of the shaped body radiated radiation can so in the
  • Semiconductor chip are reflected back and then emerge through the radiation exit surface of the semiconductor device.
  • the semiconductor chip has a
  • Well which extends at least partially along the circumference of the semiconductor chip, for example along the entire circumference of the semiconductor chip.
  • the depression extends into the carrier.
  • the shaped body extends at least
  • a form-fitting Connection between the semiconductor chip and the molded body can thus be achieved in a simple manner and the mechanical
  • Stability of the connection between the semiconductor chip and the molded body can be increased.
  • a method for producing a semiconductor component has, according to at least one embodiment, a step in which a plurality of semiconductor chips is provided, each of which has a semiconductor layer sequence with an active region provided for generating radiation
  • the method comprises a step in which the semiconductor chips are partially transformed with a molding compound to form a molding composite.
  • the reshaping can be
  • casting generally refers to methods for applying a molding composition and in particular comprises injection molding (injection molding), transfer molding (transfer molding) and compression molding (compression molding).
  • the method comprises a step in which one particular
  • the coating is trained.
  • the coating is structured for the contacting of the semiconductor chips, ie not over the entire surface.
  • the coating can for example by
  • the thickness of the electrically conductive coating, in particular for increasing the electrical Conductivity can be increased, for example by means of
  • the method comprises a step in which the shaped-body composite is singulated into a plurality of semiconductor components, each having a semiconductor chip and at least one contact surface, wherein a singularization
  • Mounting side surface of the semiconductor device forms is accessible to the at least one formed by the coating contact surface for external electrical contacting.
  • the singling takes place in particular only after the application of the coating, so that the resulting during singulation
  • the singulation can be carried out, for example, by a mechanical method, for example sawing, or by means of coherent radiation, for example by means of laser cutting.
  • a semiconductor component In order to produce a semiconductor component, a plurality of semiconductor chips are provided, each of which has a
  • Coating is formed on the molding composite for electrically contacting the semiconductor chips.
  • Molded body composite is in a plurality of
  • Semiconductor devices each having a semiconductor chip and at least one contact surface and wherein a at Separate side surface of the isolated
  • Formed body forms a mounting side surface of the semiconductor device, at least one of the coating
  • the shaped-body composite in each case has at least one recess which is provided with the coating.
  • the recesses can be completely through or only
  • the molding composite can be formed so that the molding composite already has the recesses.
  • the recesses can be introduced by material removal after forming the molding composite and before applying the coating in the molding composite, for example mechanically, such as by drilling, or by means of coherent radiation.
  • the singling of the molding composite takes place through the recesses.
  • the singulation takes place in such a way that the isolated semiconductor components have a rectangular shape
  • Basic shape with at least one indentation.
  • the semiconductor components may have a recess at each corner of the rectangular basic shape.
  • the width of the separating cut is in this case smaller than the extent of the recesses transverse to
  • a plurality of Semiconductor chip interconnects each provided with a plurality of contiguous semiconductor chips.
  • semiconductor chip composites may have a common contiguous carrier.
  • a wafer, from which the later semiconductor chips emerge, is thus first separated into segments, each of which forms a semiconductor chip composite and comprises a plurality of semiconductor chips which are not yet singulated.
  • the semiconductor chip composites are separated only after forming with the molding compound. In other words, the singulation of the semiconductor chip composites takes place in
  • the singulation of the semiconductor chip composites takes place before the singulation of the molding composite.
  • the semiconductor chip composites are already singulated in semiconductor chips. According to at least one embodiment of the method for separating the semiconductor chip composites between
  • trenches are formed adjacent semiconductor chips of a semiconductor chip composite trenches.
  • the subsequent singling of the molding composite takes place along the trenches.
  • the trenches in particular extend completely through the semiconductor chip composite in the vertical direction, but not through the entire molded body composite.
  • These trenches are provided in particular at least partially with a reflective material. The reflective one
  • Material can for example by means of a
  • the semiconductor layers of adjacent semiconductor chips already be at least partially separated from each other, for example by a trench-shaped recess, such as a mesa trench.
  • a trench-shaped recess such as a mesa trench.
  • the trenches in particular run along the trench-shaped recess.
  • the singulation of the semiconductor chip composites takes place during singulation of the
  • the semiconductor chips and the molded body respectively close to the one produced during singulation
  • the semiconductor chips are formed as individual semiconductor chips
  • the semiconductor chips on all side surfaces at least
  • opposite back of the semiconductor chip are at least partially provided with a reflective layer.
  • the method described is particularly suitable for producing a semiconductor component described above.
  • the semiconductor device mentioned Features can therefore also be used for the procedure and vice versa.
  • Component height ie the extent vertical to
  • the component height can be less than 500 ym.
  • the component height is between 100 ym inclusive and 400 ym inclusive, more preferably between 150 ym inclusive and 300 ym inclusive, for example between
  • a particularly compact semiconductor component can be provided, which provides a sufficient luminous flux during operation.
  • the formation of the molded body can be large area for a
  • the individual shaped bodies only form after the semiconductor chips are already arranged inside the shaped body.
  • Figures 1A and 1B an embodiment of a
  • FIG. 1C shows an exemplary embodiment of a semiconductor chip in a schematic plan view
  • Figure 1D shows an embodiment of a
  • FIGS. 3B and 3C each showing a variant of the rear side of the FIG.
  • FIG. 3G shows another embodiment in FIG
  • Figures 4A to 4F an embodiment of a
  • FIGS. 5A to 5C show an exemplary embodiment of FIG
  • FIGS. 6A and 6B show an exemplary embodiment of FIG
  • FIG. 1A A first exemplary embodiment of a semiconductor component 1 is shown in a perspective view in FIG. 1A.
  • the sectional view illustrated in FIG. 1B extends along the line ⁇ 'shown in FIG. 1A, but the individual elements for improved representability are shown in FIGS. 1A and 1B with different proportions to one another.
  • the semiconductor device 1 has a semiconductor chip 2 provided for generating radiation with a
  • Semiconductor chip 2 forms a radiation exit surface 10 of the semiconductor device.
  • a shaped body 4 is formed on the semiconductor chip 2. The molded body extends
  • the molded article may contain or be formed from a polymeric material. For example, that can
  • Polymer material include an epoxy, a silicone, PPA or polyester.
  • the polymer material may in particular
  • the particles may contain, for example, glass, TiO 2 , Al 2 O 3 or ZrO or consist of such a material.
  • contact tracks 55 are formed, which contact a first contact 23 and a second contact 24 of the semiconductor chip 2 electrically.
  • the contact tracks 55 are the first
  • Semiconductor device close the semiconductor chip 2 and the molded body 4 flush with each other.
  • the shaped body and the semiconductor chip thus each partially form the
  • the semiconductor chip 2 has two contacts accessible from the front side of the molded body 45.
  • the semiconductor chip 2 comprises a to
  • Semiconductor layer may also be inverted with respect to the conductivity type.
  • the semiconductor layer sequence 200 of the semiconductor chip is fastened to a front side 291 of a carrier 29 by means of a connection layer 28, for example an adhesive layer or a solder layer.
  • the semiconductor chip is formed as a thin-film semiconductor chip, in which the growth substrate for the epitaxial deposition of the semiconductor layer sequence is removed and is therefore no longer present in the finished device.
  • the contacts 23, 24 are each side of the semiconductor layer sequence 200, in particular on
  • Radiation exit surface of the semiconductor layer sequence 200th is thus free of contacts that could cause shading of the radiation generated in the active area.
  • the first semiconductor layer 21 is over a first
  • Terminal layer 25 is electrically connected to the first contact 23.
  • the first connection layer is in particular as a mirror layer for the active region generated
  • Radiation formed For example, the first one contains
  • ultraviolet spectral range but it can also find another material application.
  • red and infrared spectral range for example, gold is suitable.
  • the second semiconductor layer 21 and the active region 20 in the second semiconductor layer 22 extend into it.
  • the second semiconductor layer is provided with a second
  • Connection layer 26 electrically connected.
  • the first semiconductor layer and the active region in the recesses are covered with an insulating layer 271.
  • Insulating layer also insulates the first terminal layer from the second terminal layer.
  • a rear side 292 of the carrier 29 facing away from the semiconductor layer sequence is completely covered by the shaped body 4.
  • the rear side of the carrier forms the back side of the semiconductor chip 2.
  • the molded body has a rectangular basic shape.
  • the molded body has an indentation 41 at one corner and a further indentation 42 at another corner, the mounting side surface 11 extending between the indentation 41 and the further indentation 42.
  • the contact surface 51 is formed, in the other
  • the semiconductor chip 2 provides a good approximation
  • the shaped body 4 can therefore be impermeable, in particular absorbent, for the radiation generated in the active region. To further increase the emitted
  • the shaped body 4 may be designed to be reflective of the radiation.
  • the material of the shaped body can be mixed with the reflectance-increasing particles, for example white pigments, for example titanium oxide.
  • a coating with a reflective material may find application. This will be in
  • the side surfaces 12 and in particular the mounting side surface 11 are formed when separating a composite in the manufacture of the semiconductor device.
  • the side surfaces can therefore be any semiconductor devices.
  • the side surfaces can therefore be any semiconductor devices.
  • Separation tracks for example, saw marks or traces of a laser separation method have.
  • the semiconductor chip may for example have a length 1 of about 1 mm and a width b of about 200 ym.
  • the finished component corresponds to the width b - apart from material removal of the separating step - the component height, ie the extent of the semiconductor device perpendicular to the mounting side surface eleventh
  • the surface usable for the generation of radiation the
  • a luminous flux of about 15 lumens may be achieved.
  • the length and width of the semiconductor chip can be varied within wide limits.
  • the width of the semiconductor chip is preferably between 150 and .mu.m
  • the number of recesses 27 can depend in particular on the length 1 of the semiconductor chip and on the transverse conductivity of the second semiconductor layer 22. In particular, even a single recess 27 may be sufficient.
  • On the semiconductor chip 2 can a
  • Be formed radiation conversion material which is intended to at least partially convert primary radiation generated in the semiconductor chip, in particular in the active region in secondary radiation, so that the
  • mixed light appearing white to the human eye radiates (not explicitly shown).
  • the radiation conversion material can be applied to the semiconductor chips 2 during production, in particular before being singulated into semiconductor components.
  • connection carrier 62 for example a printed circuit board, such as a FR4 printed circuit board, wherein the
  • connection carrier 62 Mounting side surface 11 facing the connection carrier 62. Radiation exiting perpendicularly through the radiation exit surface 10 thus runs parallel to the connection carrier 62.
  • the contact surface 51 and the further contact surface 52 are each connected via a solder 65 to a first one
  • connection carrier surface 622 electrically connected.
  • the solder fills the indentation 41 and the further indentation 42 in regions.
  • An optionally existing gap between the semiconductor component 1 and the connection carrier 62 may be filled with an underfill 66.
  • Semiconductor device 1 can be improved.
  • the semiconductor device described is particularly suitable for the lateral coupling of the radiation in one
  • the module can be used as a particular
  • Backlight module of a liquid crystal display (not explicitly shown) may be formed.
  • sapphire or silicon carbide is suitable as a growth substrate.
  • Avoiding a lateral radiation decoupling is the semiconductor chip at the perpendicular to the radiation exit surface 10 extending side surfaces and at the
  • the shaped body expediently has a high
  • Reflectivity preferably a reflectivity of at least 80% for the generated in the semiconductor chip 2
  • a polymer material for example silicone, which is filled with white pigments, for example titanium oxide, is suitable for the shaped bodies.
  • the semiconductor chip may be provided on the side surfaces with a reflective material. This will be explained in more detail in connection with FIGS. 5A to 5C.
  • the third exemplary embodiment shown in FIGS. 3A to 3D with the variants according to FIGS. 3B and 3C essentially corresponds to that in connection with FIGS.
  • Figures 1A to 1D described first embodiment.
  • the semiconductor chip is as a
  • semiconductor chip having a front-side first contact 23 and a rear-side second contact 24 ( Figure 3D).
  • the electrical contacting of the semiconductor layer sequence 200 thus takes place through the carrier 29.
  • the carrier is suitably electrically conductive
  • the carrier contains a doped semiconductor material, such as silicon or germanium, or a metal.
  • the second connection layer 26 arranged between the semiconductor layer sequence 200 and the carrier is produced as a mirror layer for those generated in the active region 20
  • Connection layer for electrical contacting of the first semiconductor layer 21 is not required, but may additionally be provided.
  • Connection layer "thus designates one with the second
  • Connection layer is provided or not.
  • Embodiment only a contact path 55th
  • a contact opening 47 is formed, which extends from the rear side 46 of the molded body to the semiconductor chip 2, so that the second
  • Contact 24 is accessible for electrical contact.
  • the further contact surface 52 is electrically conductively connected to the second contact 24 via a contact track 55 running on the rear side 46.
  • To form the contact opening 47 may be material of
  • Molded bodies are kept free, for example by a foil-assisted transfer molding process (FAN).
  • FAN foil-assisted transfer molding process
  • Material of the contact track 55 may alternatively be directly adjacent to the second contact 24.
  • the contact track 55 may extend as shown in FIG. 3B away from the mounting side face 11 or at least as shown in FIG. 3C
  • partial regions 7, in which the further contact surface 52 is formed are reproduced in a distorted perspective in FIGS. 3B and 3C, so that in each case the further contact surface 52 is visible.
  • FIG. 3E A detailed illustration of a possible configuration of the sectional view is shown in FIG. 3E.
  • the semiconductor chip 2 has an insulation layer 30 which covers a side surface 33 of the semiconductor layer sequence 200.
  • the molded body 4 directly adjoins the insulating layer.
  • the second Terminal layer 26 has a smaller cross-section than the semiconductor layer sequence 200, so that the second terminal layer does not extend in the lateral direction as far as
  • Terminal layer 26 circumferential region 31. This area is filled with the insulating layer, so that the
  • the radiation exit surface 10 has a roughening 32 to increase the coupling-out efficiency.
  • the semiconductor chip 2 is designed as a thin-film semiconductor chip as described in connection with FIGS. 3D and 3E. In contrast to that shown in FIG. 3E
  • both contacts of the semiconductor chip as described in connection with Figure 1B are arranged on the front side. Both contact tracks 55 run on the
  • Semiconductor layer sequence 21 forms a first contact 23 of the semiconductor chip 2.
  • the contact track 55 directly adjoins this region of the first semiconductor layer.
  • a region of the connection layer 28 forms the second contact 24 of the semiconductor chip.
  • the contact track 55 directly adjoins this region of the connection layer 28.
  • the contacts may each be designed as an additional element, for example as a metal layer.
  • the contact track 55 is guided on the insulation layer 30 of the first semiconductor layer 21 via the side surface 33.
  • FIG. 3G substantially corresponds to that in connection with FIG. 3F
  • the semiconductor chip 2 has a depression 39.
  • Circumference of the semiconductor chip for example along the entire circumference of the semiconductor chip.
  • the recess extends into the carrier. At the height of the recess 39 has the
  • the shaped body extends at least
  • FIGS. 4A to 4F An exemplary embodiment of a production method will be described with reference to FIGS. 4A to 4F, in which exemplary semiconductor components are produced which, as in FIG In connection with Figures 1A to 1B are formed. For this purpose, a plurality of
  • semiconductor chip interconnected 3 is provided, wherein in Figure 4A a semiconductor chip composite with exemplary six not yet isolated, contiguous semiconductor chips is shown.
  • the semiconductor layer sequences 200 of the semiconductor chips are already separated from one another by means of trench-shaped recesses 34.
  • the trench-shaped recesses each form a mesa trench.
  • the semiconductor layer sequences are still located on a continuous carrier 29.
  • a plurality of such semiconductor chip composites 3 are placed next to one another, for example in the form of a matrix, at a distance from one another.
  • FIGS. 4B and 4D in each case only one region with two is shown for the sake of simplicity
  • FIG. 4E A larger section, in which the matrix-shaped arrangement can be seen, is shown in FIG. 4E. The placement of such
  • Semiconductor chip assemblies are simplified compared to a placement of already isolated semiconductor chips.
  • FIG. 4B perspective view through the manufacturing stage shown in FIG. 4B along the line CC '.
  • a molding composite 40 is formed, from which the individual shaped bodies of the semiconductor components emerge in a subsequent singulation step.
  • each of the shaped body composites 40 is formed between adjacent semiconductor chips of different semiconductor chip composites.
  • the Recesses can be as shown in the figure
  • the recesses 48 may extend completely through the molding composite. Deviating from but is also conceivable to form the recesses 48 as blind holes. The position of the recesses may be around the tray tolerances when placing the
  • Semiconductor chip composites are corrected, for example by taking a picture and passing the evaluated image information to the recesses forming
  • Process for example a laser process.
  • a coating 5 is formed on the molding composite, wherein by means of the coating 5 contact tracks 55 are formed, which electrically contact the semiconductor chips 2. Furthermore, the coating also covers the inner surfaces of the recesses 48. The contact paths 55 thus connect the contacts of the semiconductor chips with the coated recesses 48.
  • Moldings composite can be covered with a seed layer, for example by means of vapor deposition or sputtering. Subsequently, the seed layer can be chemically reinforced, for example, galvanically, so that the contact tracks have a sufficiently high current carrying capacity.
  • FIGS. 4E and 4F are parallel to each other
  • Separation direction of the first separating lines runs along the mesa trenches between the semiconductor layer sequences 200 of adjacent semiconductor chips of a semiconductor chip composite 3. In this separating step, both the material of the molding composite and the carrier 29 of the
  • Indentation 42 in which a contact surface 51 or a further contact surface 52 are accessible for external electrical contacting. Perpendicular to the first separation direction is a
  • the separation also takes place through the recesses 48 therethrough.
  • the shaped bodies 4 are given a rectangular basic shape in which a recess is arranged in each of the corners.
  • the second separating direction can also take place laterally of the recesses.
  • the indentations are not arranged in the corners of the molded body.
  • a first separation step takes place, which runs through the semiconductor chip composites and a second one
  • first and second separating direction and “first and second separating step” do not imply any
  • the side surfaces 12 of the shaped body 4, in particular the mounting side surface 11, are formed only when the shaped body composite 40 is separated and thus also after the application of the coating. The side surfaces are therefore free of material of the coating 5.
  • Semiconductor components 1 are electrically contactable on the mounting side surface via the coating present in the indentations 41, 42. Deviating from the described embodiment, the separation of the semiconductor chip composite in a the
  • Molded body composite 40 between adjacent semiconductor chips of a semiconductor chip composite trenches 35 are formed.
  • the trenches run along the trench-shaped recesses
  • the trenches 35 are separated from each other.
  • the trenches 35 extend completely through the semiconductor chip composite 3 perpendicular to the main extension plane of the active region, so that separation of the semiconductor chips takes place.
  • trenches end in the material of the molding composite, so that the individual semiconductor chips are still held together via the molding composite.
  • the trenches may then be provided with a reflective material 36 so that the side surfaces of the semiconductor chips are not exposed.
  • the separation of the molding composite then takes place along these trenches, wherein the width of a separation trench 49 is less than the width of the previously formed trench, so that the reflective applied in the trenches
  • the side surface of the respective carrier 29, also covered after the separating step for the application of the reflective material, for example, a coating method, such as a vapor deposition of a
  • Metal layer for example silver, or casting.
  • the side surfaces of the semiconductor chips can also be formed on the ones produced during the singulation of the molding composite
  • Side surfaces 12 are covered with reflective material, so that an unwanted radiation decoupling can be avoided by these side surfaces.
  • This variant is particularly suitable for semiconductor chips, in which a
  • Carrier could emerge, for example, in semiconductor chips, which have a part of the growth substrate as a carrier.
  • the remaining method steps can be carried out as described in connection with FIGS. 4A to 4F.
  • the semiconductor chips are provided in an already isolated form and, as described in connection with FIG. 4B, at least in regions with one
  • the area of the epitaxial wafer on which the semiconductor layer sequence 200 of the semiconductor chips 2 is formed can be better utilized in comparison to the previously described embodiments.
  • the molding compound can be formed on all side surfaces of the semiconductor chips.
  • Semiconductor chips may already have these on the sides to be formed with a reflective material, For example, a metal are occupied (see Figure 5B). This can be done, for example, by metal vapor deposition after the semiconductor chips have been singulated onto one
  • semiconductor components can be produced in a simple and cost-effective manner, which are characterized by a particularly low overall height
  • Embodiments limited. Rather, the includes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

Es wird ein optoelektronisches Halbleiterbauelement (1) angegeben, mit - einem Halbleiterchip (2), der eine Halbleiterschichtenfolge (200) mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (20) aufweist; - einer Strahlungsaustrittsfläche (10), die parallel zum aktiven Bereich verläuft; - einer Montageseitenfläche (11), die für die Befestigung des Halbleiterbauelements vorgesehen ist und schräg oder senkrecht zur Strahlungsaustrittsfläche verläuft und an der zumindest eine Kontaktfläche (51) für die externe elektrische Kontaktierung zugänglich ist; - einem Formkörper (4), der stellenweise an den Halbleiterchip angeformt ist und zumindest bereichsweise die Montageseitenfläche bildet; und - einer Kontaktbahn (55), die auf dem Formkörper angeordnet ist und den Halbleiterchip mit der zumindest einen Kontaktfläche elektrisch leitend verbindet. Weiterhin wird ein Verfahren zum Herstellen eines Halbleiterbauelements angegeben.

Description

Beschreibung
Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
Die vorliegende Anmeldung betrifft ein optoelektronisches Halbleiterbauelement und ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements . Bei handgehaltenen elektronischen Geräten, wie beispielsweise Mobilfunkgeräten, finden oftmals Flüssigkristallanzeigen Anwendung, die mittels LEDs hinterleuchtet werden. Bei einer Verringerung der Bautiefe solcher Geräte ergeben sich auch Anforderungen an die Bauhöhe der LEDs, die mit
konventionellen Bauformen nicht ohne Weiteres erzielbar sind.
Eine Aufgabe ist es, ein optoelektronisches
Halbleiterbauelement anzugeben, das sich durch eine geringe Bauhöhe auszeichnet und zugleich einen für die Anwendung des Geräts ausreichenden Lichtstrom bietet. Weiterhin soll ein Verfahren angegeben werden, mit dem ein solches
optoelektronisches Halbleiterbauelement einfach und
kostengünstig herstellbar ist. Diese Aufgaben werden unter anderem durch ein
optoelektronisches Halbleiterbauelement beziehungsweise ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Weitere Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen Patentansprüche.
Ein optoelektronisches Halbleiterbauelement weist gemäß zumindest einer Ausführungsform einen Halbleiterchip auf, der eine Halbleiterschichtenfolge mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich aufweist. Der aktive Bereich ist insbesondere zur Erzeugung von Strahlung im sichtbaren, ultravioletten oder infraroten Spektralbereich vorgesehen. Die Halbleiterschichtenfolge weist beispielsweise eine erste Halbleiterschicht eines ersten Leitungstyps und eine zweite Halbleiterschicht eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps auf. Der aktive Bereich ist zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet. Zur elektrischen Kontaktierung des Halbleiterchips weist der Halbleiterchip
zweckmäßigerweise einen ersten Kontakt und einen zweiten Kontakt auf. Insbesondere sind der erste Kontakt zur
elektrischen Kontaktierung der ersten Halbleiterschicht und der zweite Kontakt zur elektrischen Kontaktierung der zweiten Halbleiterschicht vorgesehen. Die Kontakte können jeweils als Teilbereiche der ersten Halbleiterschicht beziehungsweise der zweiten Halbleiterschicht oder als mit diesen Schichten elektrisch leitfähig verbundene zusätzliche Schichten, beispielsweise Metallschichten, ausgebildet sein.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements verläuft eine Strahlungsaustrittsfläche des Halbleiterbauelements parallel zum aktiven Bereich, also parallel zu einer Haupterstreckungsebene des aktiven
Bereichs. Insbesondere weist das optoelektronische
Halbleiterbauelement genau eine Strahlungsaustrittsfläche auf. Beispielsweise ist die Strahlungsaustrittsfläche eben ausgebildet. „Eben" bedeutet in diesem Zusammenhang
insbesondere, dass die Strahlungsaustrittsfläche frei von Knicken ist. Die ebene Strahlungsaustrittsfläche kann jedoch beispielsweise zur Erhöhung der Auskoppeleffizienz mit einer Strukturierung, etwa einer Aufrauung, versehen sein. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements weist das Halbleiterbauelement eine Montageseitenfläche auf, die für die Befestigung des
Halbleiterbauelements vorgesehen ist und schräg oder
senkrecht zur Strahlungsaustrittsfläche verläuft.
Insbesondere verläuft die Strahlungsaustrittsfläche senkrecht oder im Wesentlichen senkrecht zur Strahlungsaustrittsfläche. Unter im Wesentlichen senkrecht wird eine Abweichung von höchstens 10° zur senkrechten Ausrichtung verstanden. Eine Kontaktfläche für die externe elektrische Kontaktierung des Halbleiterbauelements ist an der Montageseitenfläche
zugänglich. Bei einer Montage des optoelektronischen
Halbleiterbauelements an einem Anschlussträger, bei der die Montageseitenfläche dem Anschlussträger zugewandt ist, kann also eine externe elektrische Kontaktierung der Kontaktfläche mit dem Anschlussträger erfolgen. Das Halbleiterbauelement ist insbesondere als ein oberflächenmontierbares Bauelement (surface mounted device, smd) ausgeführt. Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist das Halbleiterbauelement einen Formkörper auf, der stellenweise an den Halbleiterchip angeformt ist. Insbesondere bildet der Formkörper zumindest bereichsweise die Montageseitenfläche. Der Formkörper bildet insbesondere zumindest bereichsweise alle Seitenflächen des Halbleiterbauelements. Unter den Seitenflächen werden im Zweifel diejenigen äußeren Flächen des Halbleiterbauelements verstanden, die schräg oder senkrecht zur
Strahlungsaustrittsfläche verlaufen. Mit anderen Worten verlaufen die Seitenflächen und insbesondere die
Montageseitenfläche zwischen einer der
Strahlungsaustrittsfläche abgewandten Rückseite und einer der Rückseite gegenüberliegenden Vorderseite des Formkörpers. An den Stellen, an denen der Formkörper an den Halbleiterchip angeformt ist, grenzt der Formkörper insbesondere unmittelbar an den Halbleiterchip an. Die Strahlungsaustrittsfläche des Halbleiterbauelements ist zweckmäßigerweise frei von dem Formkörper. Der Formkörper ist insbesondere für die im aktiven Bereich erzeugte Strahlung undurchlässig ausgebildet. Der Formkörper kann jedoch auch für die Strahlung transparent oder zumindest transluzent ausgebildet sein. Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist das Halbleiterbauelement eine Kontaktbahn auf. Die Kontaktbahn verbindet den Halbleiterchip mit der zumindest einen Kontaktfläche elektrisch leitend. Die Kontaktbahn ist insbesondere auf dem Formkörper angeordnet, beispielsweise auf der Vorderseite des Formkörpers oder auf der Rückseite des Formkörpers.
In mindestens einer Ausführungsform des optoelektronischen Halbleiterbauelements weist das Halbleiterbauelement einen Halbleiterchip auf, der eine Halbleiterschichtenfolge mit einem zur Erzeugung von Strahlung vorgesehenen aktiven
Bereich aufweist. Das Halbleiterbauelement weist weiterhin eine Strahlungsaustrittsfläche auf, die parallel zum aktiven Bereich verläuft. Weiterhin umfasst das Halbleiterbauelement eine Montageseitenfläche, die für die Befestigung des
Halbleiterbauelements vorgesehen ist und schräg oder
senkrecht zur Strahlungsaustrittsfläche verläuft und an der zumindest eine Kontaktfläche für die externe elektrische Kontaktierung zugänglich ist. Das Halbleiterbauelement weist weiterhin einen Formkörper auf, der stellenweise an den
Halbleiterchip angeformt ist und zumindest bereichsweise die Montageseitenfläche bildet. Auf dem Formkörper ist eine Kontaktbahn angeordnet, die den Halbleiterchip mit der zumindest einen Kontaktfläche elektrisch leitend verbindet.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist das Halbleiterbauelement in
Aufsicht auf die Strahlungsaustrittsfläche eine rechteckige Grundform mit zumindest einer Einbuchtung auf. Insbesondere ist die zumindest eine Kontaktfläche in der zumindest einen Einbuchtung angeordnet. Die zumindest eine Einbuchtung ist insbesondere von der Montageseitenfläche her zugänglich. Die Einbuchtung weist beispielsweise im Wesentlichen die Form eines Teils eines Kreises auf. Derartige Einbuchtungen sind einfach herstellbar. Grundsätzlich kann aber auch eine andere Grundform für die Einbuchtung Anwendung finden. Die zumindest eine Einbuchtung ist beispielsweise in einer Ecke der
rechteckigen Grundform ausgebildet. Die in Aufsicht gerade verlaufenden Bereiche der rechteckigen Grundform sind
insbesondere frei von dem Material der Kontaktfläche. Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist der Formkörper eine weitere
Einbuchtung auf. Zweckmäßigerweise ist in der weiteren
Einbuchtung eine weitere Kontaktfläche ausgebildet, so dass das Halbleiterbauelement durch Anlegen einer externen
elektrischen Spannung zwischen der Kontaktfläche und der weiteren Kontaktfläche Ladungsträger von unterschiedlichen Seiten in den aktiven Bereich des Halbleiterchips injiziert werden und dort unter Emission von Strahlung rekombinieren. Beispielsweise ist die weitere Einbuchtung in einer weiteren Ecke der rechteckigen Grundform ausgebildet, wobei die
Montageseitenfläche insbesondere zwischen der Ecke und der weiteren Ecke verläuft. Zwei Kontakte für die externe elektrische Kontaktierung des Halbleiterbauelements stehen also im Bereich der beiden Ecken zur Verfügung. Die Grundform kann auch in mehr als zwei Ecken, insbesondere an allen
Ecken, eine Einbuchtung aufweisen. Beispielsweise weist der Formkörper auf der der Montageseitenfläche gegenüberliegenden Seitenfläche oberseitige Einbuchtungen auf. Diese
oberseitigen Einbuchtungen können mit einer insbesondere elektrisch leitfähigen Beschichtung versehen sein. Die
Beschichtung kann im Bereich der oberseitigen Einbuchtungen von der zumindest einen Kontaktbahn elektrisch isoliert sein. Die Beschichtung der oberseitigen Einbuchtungen dient in diesem Fall also nicht der elektrischen Kontaktierung. Die Montage kann also nur auf der Montageseitenfläche erfolgen, so dass eine Verwechslung der Seiten ausgeschlossen ist. Es ist jedoch auch denkbar, dass zumindest eine der oberseitigen Einbuchtungen, insbesondere zwei Einbuchtungen, mit dem
Halbleiterchip elektrisch leitend verbunden ist. Somit kann eine insbesondere oberflächenmontierte Montage auch auf der der Montageseitenfläche gegenüberliegenden Seitenfläche erfolgen.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist der Halbleiterchip einen Träger auf, auf dem die Halbleiterschichtenfolge angeordnet ist. Der Träger ist also Teil der Halbleiterchips. Die Halbleiterchips weisen den Träger bei der Herstellung insbesondere bereits auf, noch bevor die Halbleiterchips durch Vereinzelung aus einem Waferverbund hervorgehen. In einer Ausgestaltungsvariante ist der Träger ein
Aufwachssubstrat für die beispielsweise epitaktische
Abscheidung der Halbleiterschichten der
Halbleiterschichtenfolge . In einer alternativen Ausgestaltungsvariante ist der Träger von dem Aufwachssubstrat verschieden. Das Aufwachssubstrat kann vollflächig oder zumindest bereichsweise entfernt oder gedünnt sein. Der Träger dient der mechanischen
Stabilisierung der Halbleiterschichtenfolge, sodass das
Aufwachssubstrat hierfür nicht mehr erforderlich ist. Ein Halbleiterchip, bei dem das Aufwachssubstrat entfernt ist, wird auch als Dünnfilm-Halbleiterchip bezeichnet. Ein
derartiger Halbleiterchip stellt in guter Nährung einen
Oberflächenemitter mit einer Lambert ' sehen
Abstrahlcharakteristik dar. Beispielsweise ist die
Halbleiterschichtenfolge mittels einer Verbindungsschicht an dem Träger befestigt. Als Verbindungsschicht eignet sich zum Beispiel eine Klebeschicht oder eine Lotschicht.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements bedeckt der Formkörper eine der
Halbleiterschichtenfolge abgewandte Rückseite des Trägers vollständig oder zumindest bereichsweise. Der Halbleiterchip ist also auf der der Strahlungsaustrittsfläche abgewandten
Rückseite zumindest stellenweise mit Material des Formkörpers bedeckt .
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements schließen der Träger und der Formkörper an zumindest einer Seitenfläche des Halbleiterbauelements bündig ab, beispielsweise an der Montageseitenfläche.
Insbesondere schließen der Träger und der Formkörper an zwei gegenüberliegenden Seitenflächen des Halbleiterbauelements bündig ab. Der Träger und der Formkörper bilden also
gemeinsam zumindest eine Seitenfläche des
Halbleiterbauelements. An den freiliegenden Stellen des
Trägers ist der Halbleiterchip also nicht in den Formkörper eingebettet. Bei der Herstellung des Halbleiterbauelements kann die Seitenfläche des Halbleiterbauelements in einem Vereinzelungsschritt gebildet werden, bei dem der Formkörper und der Träger in einem gemeinsamen Schritt durchtrennt werden.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements grenzt der Formkörper an alle
Seitenflächen des Trägers an. Insbesondere grenzt der
Formkörper an der Montageseitenfläche und an der der
Montageseitenfläche gegenüberliegenden Seitenfläche an den Träger an. In diesem Fall ist der Halbleiterchip also entlang aller Seitenflächen zumindest bereichsweise oder vollständig in den Formkörper eingebettet.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist der Halbleiterchip auf der der Halbleiterschichtenfolge zugewandten Vorderseite des Trägers zwei Kontakte auf. Die Kontakte sind insbesondere jeweils über eine Kontaktbahn mit einer Kontaktfläche des
Halbleiterbauelements verbunden. Die Kontaktbahnen verlaufen beispielsweise auf einer gemeinsamen Hauptfläche des
Formkörpers. Als Hauptflächen werden die Vorderseite und die Rückseite des Formkörpers bezeichnet. Insbesondere verlaufen die Kontaktbahnen auf der Vorderseite des Formkörpers. Die
Kontakte können seitlich der Halbleiterschichtenfolge auf dem Träger ausgebildet sein. Die dem Träger abgewandte
Strahlungsaustrittsfläche der Halbleiterschichtenfolge ist in diesem Fall völlig frei von Kontaktmaterial. Die Gefahr einer Abschattung der im aktiven Bereich erzeugten Strahlung kann so verringert werden. Alternativ können einer der Kontakte oder beide Kontakte auf der Halbleiterschichtenfolge
angeordnet sein. Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist der Halbleiterchip auf der der Halbleiterschichtenfolge zugewandten Vorderseite des Trägers und auf der der Halbleiterschichtenfolge abgewandten
Rückseite des Trägers jeweils einen Kontakt auf. Die Kontakte sind jeweils über eine Kontaktbahn mit einer Kontaktfläche verbunden, wobei die Kontaktbahnen auf gegenüberliegenden Hauptflächen des Formkörpers verlaufen. Beispielsweise weist der Formkörper an der Rückseite eine Kontaktöffnung auf, in der die Rückseite des Trägers für einen elektrischen Kontakt mit der Kontaktbahn zugänglich ist.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements ist der Formkörper für die im
Halbleiterchip erzeugte Strahlung reflektierend ausgebildet. Vorzugsweise beträgt die Reflektivität für eine Peak- Wellenlänge der im aktiven Bereich erzeugten Strahlung mindestens 60 %, bevorzugt mindestens 80 %. In Richtung des Formkörpers abgestrahlte Strahlung kann so in den
Halbleiterchip zurückreflektiert werden und nachfolgend durch die Strahlungsaustrittsfläche aus dem Halbleiterbauelement austreten .
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist der Halbleiterchip eine
Vertiefung auf, die zumindest bereichsweise entlang des Umfangs des Halbleiterchips, beispielsweise entlang des gesamten Umfangs des Halbleiterchips, verläuft.
Beispielsweise erstreckt sich die Vertiefung in den Träger hinein.
Insbesondere erstreckt sich der Formkörper zumindest
bereichsweise in die Vertiefung hinein. Eine formschlüssige Verbindung zwischen dem Halbleiterchip und dem Formkörper kann so auf einfache Weise erzielt und die mechanische
Stabilität der Verbindung zwischen dem Halbleiterchip und dem Formkörper erhöht werden.
Ein Verfahren zur Herstellung eines Halbleiterbauelements weist gemäß zumindest einer Ausführungsform einen Schritt auf, in dem eine Mehrzahl von Halbleiterchips bereitgestellt wird, die jeweils eine Halbleiterschichtenfolge mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich
aufweisen .
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem die Halbleiterchips mit einer Formmasse zur Ausbildung eines Formkörperverbunds bereichsweise umformt werden. Das Umformen kann
beispielsweise mittels Gießens erfolgen, wobei der Begriff Gießen allgemein Verfahren zum Aufbringen einer Formmasse bezeichnet und insbesondere Spritzgießen (Injection Molding), Spritzpressen (Transfer Molding) und Formpressen (Compression Molding) umfasst.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem eine insbesondere
elektrisch leitfähige Beschichtung auf dem Formkörperverbund zur elektrischen Kontaktierung der Halbleiterchips
ausgebildet wird. Die Beschichtung wird für die Kontaktierung der Halbleiterchips strukturiert, also nicht vollflächig, ausgebildet. Die Beschichtung kann beispielsweise durch
Aufdampfen oder Sputtern ausgebildet werden. In einem
späteren Schritt kann die Dicke der elektrisch leitfähigen Beschichtung insbesondere zur Steigerung der elektrischen Leitfähigkeit, erhöht werden, beispielsweise mittels
galvanischer oder stromloser Abscheidung.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem der Formkörperverbund in eine Mehrzahl von Halbleiterbauelemente vereinzelt wird, die jeweils einen Halbleiterchip und zumindest eine Kontaktfläche aufweisen, wobei eine beim Vereinzeln entstehende
Seitenfläche der vereinzelten Formkörper eine
Montageseitenfläche des Halbleiterbauelements bildet, an der zumindest eine durch die Beschichtung gebildete Kontaktfläche für die externe elektrische Kontaktierung zugänglich ist. Das Vereinzeln erfolgt insbesondere erst nach dem Aufbringen der Beschichtung, so dass die beim Vereinzeln entstehenden
Seitenflächen der Halbleiterbauelemente frei von Material für die Beschichtung sind. Das Vereinzeln kann beispielsweise durch ein mechanisches Verfahren, beispielsweise Sägen, oder mittels kohärenter Strahlung, etwa mittels Lasertrennens, erfolgen .
In mindestens einer Ausführungsform des Verfahrens zur
Herstellung eines Halbleiterbauelements wird eine Mehrzahl von Halbleiterchips bereitgestellt, die jeweils eine
Halbleiterschichtenfolge mit einem zur Erzeugung von
Strahlung vorgesehenen aktiven Bereich aufweisen. Die
Halbleiterchips werden bereichsweise mit einer Formmasse zur Ausbildung eines Formkörperverbunds umformt. Eine
Beschichtung wird auf dem Formkörperverbund zur elektrischen Kontaktierung der Halbleiterchips ausgebildet. Der
Formkörperverbund wird in eine Mehrzahl von
Halbleiterbauelementen vereinzelt, wobei die
Halbleiterbauelemente jeweils einen Halbleiterchip und zumindest eine Kontaktfläche aufweisen und wobei eine beim Vereinzeln entstehende Seitenfläche der vereinzelten
Formkörper eine Montageseitenfläche des Halbleiterbauelements bildet, an der zumindest eine durch die Beschichtung
gebildete Kontaktfläche für die externe elektrische
Kontaktierung zugänglich ist.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der Formkörperverbund vor dem Ausbilden der Beschichtung zwischen benachbarten Halbleiterchips jeweils zumindest eine Ausnehmung auf, die mit der Beschichtung versehen wird. Die Ausnehmungen können sich vollständig durch oder nur
bereichsweise durch den Formkörperverbund hindurch
erstrecken. Der Formkörperverbund kann so ausgebildet werden, dass der Formkörperverbund bereits die Ausnehmungen aufweist. Alternativ können die Ausnehmungen durch Materialabtrag nach dem Ausbilden des Formkörperverbunds und vor dem Aufbringen der Beschichtung in den Formkörperverbund eingebracht werden, beispielsweise mechanisch, etwa mittels Bohrens, oder mittels kohärenter Strahlung.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Vereinzeln des Formkörperverbunds durch die Ausnehmungen hindurch. Insbesondere erfolgt das Vereinzeln derart, dass die vereinzelten Halbleiterbauelemente eine rechteckige
Grundform mit zumindest einer Einbuchtung aufweisen.
Insbesondere können die Halbleiterbauelemente an jeder Ecke der rechteckigen Grundform eine Einbuchtung aufweisen. Die Breite des Vereinzelungsschnitts ist in diesem Fall geringer als die Ausdehnung der Ausnehmungen quer zum
Vereinzelungsschnitt .
Gemäß zumindest einer Ausführungsform des Verfahrens wird beim Bereitstellen der Halbleiterchips eine Mehrzahl von Halbleiterchipverbunden mit jeweils einer Mehrzahl von zusammenhängenden Halbleiterchips bereitgestellt. Die
Halbleiterchipverbunde können insbesondere einen gemeinsamen zusammenhängenden Träger aufweisen. Ein Wafer, aus dem die späteren Halbleiterchips hervorgehen, wird also zunächst in Segmente vereinzelt, die jeweils einen Halbleiterchipverbund bilden und mehrere noch nicht vereinzelte Halbleiterchips umfassen. Die Halbleiterchipverbunde werden erst nach dem Umformen mit der Formmasse vereinzelt. Mit anderen Worten erfolgt das Vereinzeln der Halbleiterchipverbunde in
Halbleiterchips erst bei dem Vereinzelungsschritt des
Formkörperverbunds in die Halbleiterbauelemente.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Vereinzeln der Halbleiterchipverbunde vor dem Vereinzeln des Formkörperverbunds. Beim Vereinzeln des
Formkörperverbunds sind die Halbleiterchipverbunde also bereits in Halbleiterchips vereinzelt. Gemäß zumindest einer Ausführungsform des Verfahrens werden zum Vereinzeln der Halbleiterchipverbunde zwischen
benachbarten Halbleiterchips eines Halbleiterchipverbunds Gräben ausgebildet. Insbesondere erfolgt das nachfolgende Vereinzeln des Formkörperverbunds entlang der Gräben. Die Gräben erstrecken sich in vertikaler Richtung insbesondere vollständig durch den Halbleiterchipverbund hindurch, nicht jedoch durch den gesamten Formkörperverbund. Diese Gräben werden insbesondere zumindest bereichsweise mit einem reflektierenden Material versehen. Das reflektierende
Material kann beispielsweise mittels eines
Abscheideverfahrens, etwa Aufdampfens oder Sputterns oder mittels Gießens erfolgen. Beim Ausbilden der Gräben können die Halbleiterschichtenfolgen benachbarter Halbleiterchips bereits zumindest bereichsweise voneinander getrennt sein, beispielsweise durch eine grabenförmige Ausnehmung, etwa einen Mesa-Graben. Beispielsweise ist zumindest eine oder mehrere, insbesondere alle, der folgenden Schichten
durchtrennt: die erste Halbleiterschicht, die zweite
Halbleiterschicht, der aktive Bereich. Die Gräben verlaufen insbesondere entlang der grabenförmigen Ausnehmung.
Gemäß zumindest einer Ausführungsform erfolgt das Vereinzeln der Halbleiterchipverbunde beim Vereinzeln des
Formkörperverbunds. Das Vereinzeln der Halbleiterchipverbunde erfolgt also gleichzeitig mit dem Vereinzeln des
Formkörperverbunds. In diesem Fall bilden jeweils ein Teil des Halbleiterchips und ein Teil des Formkörpers die beim Vereinzeln entstehende Seitenfläche des
Halbleiterbauelements. Die Halbleiterchips und der Formkörper schließen jeweils an der beim Vereinzeln entstehenden
Seitenfläche bündig ab. Gemäß zumindest einer Ausführungsform des Verfahrens werden die Halbleiterchips als einzelne Halbleiterchips
bereitgestellt. Beim Umformen mit der Formmasse werden die Halbleiterchips an allen Seitenflächen zumindest
bereichsweise umformt. Vor dem Umformen können die
Halbleiterchips an den Seitenflächen und/oder an einer einer Strahlungsaustrittsfläche des Halbleiterchips
gegenüberliegenden Rückseite des Halbleiterchips zumindest bereichsweise mit einer reflektierenden Schicht versehen werden .
Das beschriebene Verfahren ist zur Herstellung eines weiter oben beschriebenen Halbleiterbauelements besonders geeignet. Im Zusammenhang mit dem Halbleiterbauelement genannte Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt.
Bei dem beschriebenen Verfahren entsteht die
Montageseitenfläche und weiterhin auch die der
Montageseitenfläche gegenüberliegende Seitenfläche des
Halbleiterbauelements beim Vereinzelungsschritt. Die
Bauteilhöhe, also die Ausdehnung vertikal zur
Montageseitenfläche, ist also durch den Abstand paralleler Trennlinien beim Vereinzelungsschritt bestimmt und kann daher auch besonders niedrige Werte annehmen. Insbesondere kann die Bauteilhöhe kleiner als 500 ym sein. Bevorzugt beträgt die Bauteilhöhe zwischen einschließlich 100 ym und einschließlich 400 ym, besonders bevorzugt zwischen einschließlich 150 ym und einschließlich 300 ym, beispielsweise zwischen
einschließlich 200 ym und einschließlich 250 ym. Dadurch kann ein besonders kompaktes Halbleiterbauelement bereitgestellt werden, das im Betrieb einen ausreichenden Lichtstrom zur Verfügung stellt.
Das Ausbilden der Formkörper kann großflächig für eine
Vielzahl von Bauelementen in einem gemeinsamen
Vereinzelungsschritt erfolgen. Hierbei entstehen insbesondere die einzelnen Formkörper erst, nachdem die Halbleiterchips bereits innerhalb des Formkörpers angeordnet sind. Die
Halbleiterchips müssen also nicht in vorgefertigten Gehäusen platziert und elektrisch kontaktiert werden. Vielmehr wird der das Gehäuse bildende Formkörper erst durch die
Vereinzelung des Formkörperverbunds mit den darin
eingebetteten Halbleiterchips gebildet. Weitere Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in
Verbindung mit den Figuren. Es zeigen:
Die Figuren 1A und 1B ein Ausführungsbeispiel für ein
optoelektronisches Halbleiterbauelement in schematischer perspektivischer Darstellung (Figur 1A) und schematischer Schnittansicht (Figur 1B) ;
Figur IC ein Ausführungsbeispiel für einen Halbleiterchip in schematischer Aufsicht; Figur 1D ein Ausführungsbeispiel für ein
Hinterleuchtungsmodul mit einem
Halbleiterbauelement in schematischer
Seitenansicht ; die Figuren 2A und 2B ein zweites Ausführungsbeispiel für ein
Halbleiterbauelement in schematischer Seitenansicht (Figur 2A) und schematischer Schnittansicht (Figur 2B) ; die Figuren 3A bis 3E ein drittes Ausführungsbeispiel für ein
Halbleiterbauelement in perspektivischer Ansicht (Figur 3A) , in Schnittansicht (Figur 3D) und in vergrößerter Detaildarstellung eines Ausschnitts der Figur 3D (Figur 3E) , wobei die Figuren 3B und 3C jeweils eine Ausführungsvariante der in Figur 3A nicht sichtbaren Rückseite des
Halbleiterbauelements zeigen; die Figur 3F ein weiteres Ausführungsbeispiel in schematischer Schnittansicht; die Figur 3G ein weiteres Ausführungsbeispiel in
schematischer Schnittansicht; die Figuren 4A bis 4F ein Ausführungsbeispiel für ein
Verfahren zur Herstellung eines
Halbleiterbauelements anhand von schematisch dargestellten Zwischenschritten in perspektivischer
Ansicht (Figur 4A, 4B und 4D bis 4F) sowie in
Schnittansicht (Figur 4C) ; die Figuren 5A bis 5C ein Ausführungsbeispiel für
Zwischenschritte eines Verfahrens zur Herstellung eines Halbleiterbauelements in schematischer
Schnittansicht; und die Figuren 6A und 6B ein Ausführungsbeispiel für ein
Verfahren zur Herstellung eines
Halbleiterbauelements anhand eines perspektivisch dargestellten Zwischenschritts in Figur 6A und eines fertiggestellten Halbleiterbauelements in Seitenansicht in Figur 6B .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.
Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können
vergleichsweise kleine Elemente und insbesondere
Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein . Ein erstes Ausführungsbeispiel für ein Halbleiterbauelement 1 ist in Figur 1A in perspektivischer Darstellung gezeigt. Die in Figur 1B dargestellte Schnittansicht verläuft entlang der in Figur 1A gezeigten Linie ΑΑ' , wobei jedoch die einzelnen Elemente zur verbesserten Darstellbarkeit in den Figuren 1A und 1B mit unterschiedlichen Größenverhältnissen zueinander abgebildet sind.
Das Halbleiterbauelement 1 weist einen zur Erzeugung von Strahlung vorgesehenen Halbleiterchip 2 mit einer
Halbleiterschichtenfolge 200 auf. Eine Oberfläche des
Halbleiterchips 2 bildet eine Strahlungsaustrittsfläche 10 des Halbleiterbauelements. An den Halbleiterchip 2 ist ein Formkörper 4 angeformt. Der Formkörper erstreckt sich
senkrecht zur Strahlungsaustrittsfläche 10 zwischen einer der Strahlungsaustrittsfläche gegenüberliegenden Rückseite 46 des Formkörpers und einer Vorderseite 45 des Formkörpers.
Zwischen der Rückseite und der Vorderseite verlaufen
Seitenflächen des Formkörpers 12. Eine der Seitenflächen ist als eine Montageseitenfläche 11 ausgebildet. Der Formkörper kann ein Polymermaterial enthalten oder aus einem solchen Material gebildet sein. Beispielsweise kann das
Polymermaterial ein Epoxid, ein Silikon, PPA oder Polyester enthalten. Das Polymermaterial kann mit insbesondere
anorganischen Partikeln gefüllt sein. Die Partikel können beispielsweise Glas, Ti02, AI2O3 oder ZrO enthalten oder aus einem solchen Material bestehen.
Auf der Vorderseite 45 des Formkörpers 4 sind Kontaktbahnen 55 ausgebildet, die einen ersten Kontakt 23 beziehungsweise einen zweiten Kontakt 24 des Halbleiterchips 2 elektrisch kontaktieren. Über die Kontaktbahnen 55 sind der erste
Kontakt 23 mit einer Kontaktfläche 51 und der zweite Kontakt 24 mit einer weiteren Kontaktfläche 52 elektrisch leitend verbunden. Die Kontaktflächen sind von der
Montageseitenfläche 11 her über eine externe elektrische Kontaktierung des Halbleiterbauelements 1 zugänglich.
An der Montageseitenfläche 11 und der der Montageseitenfläche 11 gegenüberliegende Seitenfläche 12 des
Halbleiterbauelements schließen der Halbleiterchip 2 und der Formkörper 4 bündig miteinander ab. Der Formkörper und der Halbleiterchip bilden also jeweils bereichsweise die
Seitenfläche des Halbleiterbauelements.
In dem gezeigten Ausführungsbeispiel weist der Halbleiterchip 2 zwei von der Vorderseite des Formkörpers 45 her zugänglich Kontakte auf. Der Halbleiterchip 2 umfasst einen zur
Erzeugung von Strahlung vorgegebenen aktiven Bereich 20, der zwischen einer p-leitenden ersten Halbleiterschicht 21 und einer n-leitenden zweiten Halbleiterschicht 22 angeordnet ist. Die erste Halbleiterschicht und die zweite
Halbleiterschicht können bezüglich des Leitungstyps aber auch invertiert sein.
Die Halbleiterschichtenfolge 200 des Halbleiterchips ist mittels einer Verbindungsschicht 28, etwa einer Klebeschicht oder einer Lotschicht an einer Vorderseite 291 eines Trägers 29 befestigt. Der Halbleiterchip ist als ein Dünnfilm- Halbleiterchip ausgebildet, bei dem das Aufwachssubstrat für die epitaktische Abscheidung der Halbleiterschichtenfolge entfernt ist und daher im fertig gestellten Bauelement nicht mehr vorhanden ist. Die Kontakte 23, 24 sind jeweils seitlich der Halbleiterschichtenfolge 200, insbesondere auf
gegenüberliegenden Seiten, angeordnet. Die
Strahlungsaustrittsfläche der Halbleiterschichtenfolge 200 ist somit frei von Kontakten, die eine Abschattung der im aktiven Bereich erzeugten Strahlung verursachen könnten. Die erste Halbleiterschicht 21 ist über eine erste
Anschlussschicht 25 elektrisch leitend mit dem ersten Kontakt 23 verbunden. Die erste Anschlussschicht ist insbesondere als eine Spiegelschicht für die im aktiven Bereich erzeugte
Strahlung ausgebildet. Beispielsweise enthält die erste
Anschlussschicht Silber, Aluminium, Palladium oder Rhodium oder eine metallische Legierung mit zumindest einem der genannten Materialien. Die genannten Materialien zeichnen sich durch eine hohe Reflektivität im sichtbaren und
ultravioletten Spektralbereich aus. Es kann aber auch ein anderes Material Anwendung finden. Im roten und infraroten Spektralbereich eignet sich beispielsweise Gold.
In der Halbleiterschichtenfolge ist eine Mehrzahl von
Ausnehmungen 27 ausgebildet, die sich durch die erste
Halbleiterschicht 21 und den aktiven Bereich 20 in die zweite Halbleiterschicht 22 hinein erstrecken. In den Ausnehmungen ist die zweite Halbleiterschicht mit einer zweiten
Anschlussschicht 26 elektrisch leitend verbunden. Zur
Vermeidung eines elektrischen Kurzschlusses sind die erste Halbleiterschicht und der aktive Bereich in den Ausnehmungen mit einer Isolationsschicht 271 bedeckt. Die
Isolationsschicht isoliert auch die erste Anschlussschicht von der zweiten Anschlussschicht. Die erste Anschlussschicht 25 und die zweite Anschlussschicht 26 überlappen in Aufsicht auf die Strahlungsaustrittsfläche 10 bereichsweise
miteinander und sind zwischen der Halbleiterschichtenfolge 200 und dem Träger 29 angeordnet.
Eine der Halbleiterschichtenfolge abgewandte Rückseite 292 des Trägers 29 ist vollständig mit dem Formkörper 4 bedeckt. Die Rückseite des Trägers bildet die Rückseite des Halbleiterchips 2. In Aufsicht auf die
Strahlungsaustrittsfläche 10 des Halbleiterbauelements 1 weist der Formkörper eine rechteckige Grundform auf. Der Formkörper weist an einer Ecke eine Einbuchtung 41 und an einer weiteren Ecke eine weitere Einbuchtung 42 auf, wobei zwischen der Einbuchtung 41 und der weiteren Einbuchtung 42 die Montageseitenfläche 11 verläuft. In der Einbuchtung 41 ist die Kontaktfläche 51 ausgebildet, in der weiteren
Einbuchtung 42 ist die weitere Kontaktfläche 52 ausgebildet. Auf der der Montageseitenfläche gegenüberliegenden
Seitenfläche 12 sind oberseitige Einbuchtungen 43
ausgebildet. Die Seitenflächen dieser Einbuchtungen sind zwar ebenso wie die Seitenflächen der Einbuchtung 41 und der weiteren Einbuchtung 42 mit einer elektrisch leitfähigen Beschichtung versehen, dienen jedoch im Unterschied zur
Einbuchtung und zur weiteren Einbuchtung nicht der
elektrischen Kontaktierung des Halbleiterbauelements 1. Der Halbleiterchip 2 stellt in guter Nährung einen
Oberflächenemitter dar, so dass fast die gesamte im aktiven Bereich 20 erzeugte Strahlung durch die
Strahlungsaustrittsfläche 10 austritt. Der Formkörper 4 kann daher auch für die im aktiven Bereich erzeugte Strahlung undurchlässig, insbesondere absorbierend ausgebildet sein. Zur weitergehenden Erhöhung der emittierten
Strahlungsleistung kann der Formkörper 4 für die Strahlung reflektierend ausgebildet sein. Beispielsweise kann das Material des Formkörpers mit die Reflektivität steigernden Partikeln, beispielsweise Weißpigmenten, etwa Titanoxid, versetzt sein. Alternativ kann eine Beschichtung mit einem reflektierenden Material Anwendung finden. Dies wird im
Zusammenhang mit den Figuren 5A bis 5C näher beschrieben. Bei der Herstellung des Halbleiterbauelements entstehen die Seitenflächen 12 und insbesondere die Montageseitenfläche 11 bei der Vereinzelung eines Verbundes in die
Halbleiterbauelemente. Die Seitenflächen können daher
Vereinzelungsspuren, beispielsweise Sägespuren oder Spuren eines Lasertrennverfahrens aufweisen.
In Figur IC ist ein Ausführungsbeispiel für einen
Halbleiterchip in schematischer Aufsicht auf die
Strahlungsaustrittsfläche gezeigt. Der Halbleiterchip kann beispielsweise eine Länge 1 von etwa 1 mm und einer Breite b von etwa 200 ym aufweisen. Im fertig gestellten Bauelement entspricht die Breite b - abgesehen von Materialabtrag des Vereinzelungsschritts - der Bauteilhöhe, also der Ausdehnung des Halbleiterbauelements senkrecht zur Montageseitenfläche 11.
Die für die Strahlungserzeugung nutzbare Fläche, die
weitgehend der Fläche der ersten Anschlussschicht 25
entspricht, kann in diesem Ausführungsbeispiel etwa 0,09 mm^ betragen, wodurch ein Lichtstrom von zirka 15 Lumen erreicht werden kann. Abhängig von der Anwendung des
Halbleiterbauelements können die Länge und die Breite des Halbleiterchips in weiten Grenzen variiert werden. Für eine möglichst niedrige Bauhöhe bei gleichzeitig ausreichender Strahlungsleistung beträgt die Breite des Halbleiterchips vorzugsweise zwischen einschließlich 150 ym und
einschließlich 300 ym, besonders bevorzugt zwischen
einschließlich 200 ym und einschließlich 250 ym.
Die Zahl der Ausnehmungen 27 kann insbesondere abhängig von der Länge 1 des Halbleiterchips und von der Querleitfähigkeit der zweiten Halbleiterschicht 22 variieren. Insbesondere kann bereits eine einzige Ausnehmung 27 ausreichend sein.
Auf dem Halbleiterchip 2 kann ein
Strahlungskonversionsmaterial ausgebildet sein, das dafür vorgesehen ist, im Halbleiterchip, insbesondere im aktiven Bereich, erzeugte Primärstrahlung zumindest teilweise in Sekundärstrahlung umzuwandeln, so dass das
Halbleiterbauelement insgesamt eine Mischstrahlung,
beispielsweise für das menschliche Auge weiß erscheinendes Mischlicht, abstrahlt (nicht explizit dargestellt) . Das Strahlungskonversionsmaterial kann bei der Herstellung insbesondere vor dem Vereinzeln in Halbleiterbauelemente auf die Halbleiterchips 2 aufgebracht werden.
Ein Modul 6 mit einem vorstehend beschriebenen
Halbleiterbauelement 1 ist in Figur 1D in schematischer
Seitenansicht gezeigt. Das Halbleiterbauelement 1 ist an einem Anschlussträger 62, beispielsweise einer Leiterplatte, etwa einer FR4-Leiterplatte angeordnet, wobei die
Montageseitenfläche 11 dem Anschlussträger 62 zugewandt ist. Senkrecht durch die Strahlungsaustrittsfläche 10 austretende Strahlung verläuft also parallel zum Anschlussträger 62. Die Kontaktfläche 51 und die weitere Kontaktfläche 52 sind jeweils über ein Lot 65 mit einer ersten
Anschlussträgerfläche 621 beziehungsweise einer zweiten
Anschlussträgerfläche 622 elektrisch leitend verbunden. Das Lot befüllt die Einbuchtung 41 und die weitere Einbuchtung 42 bereichsweise. Ein gegebenenfalls vorhandener Spalt zwischen dem Halbleiterbauelement 1 und dem Anschlussträger 62 kann mit einer Unterfüllung 66 gefüllt sein. Dadurch kann die mechanische Stabilität und auch die Wärmeabfuhr aus dem
Halbleiterbauelement 1 verbessert werden. Das beschriebene Halbleiterbauelement eignet sich besonders für die seitliche Einkopplung der Strahlung in einen
Lichtleiter. Das Modul kann insbesondere als ein
Hinterleuchtungsmodul einer Flüssigkristallanzeige (nicht explizit dargestellt) ausgebildet sein.
Das in den Figuren 2A und 2B dargestellte zweite
Ausführungsbeispiel entspricht im Wesentlichen dem in
Zusammenhang mit den Figuren 1A bis 1D beschriebenen ersten Ausführungsbeispiel. Im Unterschied hierzu ist der
Halbleiterchip nicht als ein Dünnfilm-Halbleiterchip
ausgebildet, sondern als ein Halbleiterchip, bei dem der Träger 29 durch das Aufwachssubstrat gebildet ist.
Beispielsweise eignet sich bei einer Halbleiterschichtenfolge auf der Basis von III-Nitrid-Verbindungshalbleitermaterial Saphir oder Siliziumcarbid als Aufwachssubstrat . Zur
Vermeidung einer seitlichen Strahlungsauskopplung ist der Halbleiterchip an den senkrecht zur Strahlungsaustrittsfläche 10 verlaufenden Seitenflächen und an der der
Strahlungsaustrittsfläche gegenüber liegenden Rückseite in den Formkörper 4 eingebettet. Bei diesem Ausführungsbeispiel weist der Formkörper zweckmäßigerweise eine hohe
Reflektivität auf, vorzugsweise eine Reflektivität von mindestens 80 % für die im Halbleiterchip 2 erzeugte
Strahlung. Beispielsweise eignet sich für die Formkörper ein Polymermaterial, etwa Silikon, das mit Weißpigmenten, etwa Titanoxid, gefüllt ist. Alternativ oder ergänzend zu einem reflektierenden Formkörper kann der Halbleiterchip an den Seitenflächen mit einem reflektierenden Material versehen sein. Dies wird im Zusammenhang mit den Figuren 5A bis 5C näher erläutert. Das in den Figuren 3A bis 3D dargestellte dritte Ausführungsbeispiel mit den Varianten gemäß Figur 3B und 3C entspricht im Wesentlichen dem im Zusammenhang mit den
Figuren 1A bis 1D beschriebenen ersten Ausführungsbeispiel. Im Unterschied hierzu ist der Halbleiterchip als ein
Dünnfilm-Halbleiterchip ausgebildet, bei dem der
Halbleiterchip einen vorderseitigen ersten Kontakt 23 und einen rückseitigen zweiten Kontakt 24 aufweist (Figur 3D) . Die elektrische Kontaktierung der Halbleiterschichtenfolge 200 erfolgt also durch den Träger 29 hindurch. In diesem Fall ist der Träger zweckmäßigerweise elektrisch leitfähig
ausgebildet. Beispielsweise enthält der Träger ein dotiertes Halbleitermaterial, etwa Silizium oder Germanium, oder ein Metall. Die zwischen der Halbleiterschichtenfolge 200 und dem Träger angeordnete zweite Anschlussschicht 26 ist als eine Spiegelschicht für die im aktiven Bereich 20 erzeugte
Strahlung ausgebildet. Für die zweite Anschlussschicht eignen sich insbesondere die im Zusammenhang mit Figur 1B genannten Materialien für die erste Anschlussschicht. Eine erste
Anschlussschicht zur elektrischen Kontaktierung der ersten Halbleiterschicht 21 ist nicht erforderlich, kann jedoch zusätzlich vorgesehen sein. Der Begriff „zweite
Anschlussschicht" bezeichnet also eine mit der zweiten
Halbleiterschicht elektrisch leitend verbundene
Anschlussschicht, unabhängig davon, ob eine erste
Anschlussschicht vorgesehen ist oder nicht.
Auf der Vorderseite 45 des Formkörpers ist in diesem
Ausführungsbeispiel lediglich eine Kontaktbahn 55
ausgebildet. Im Formkörper 4 ist eine Kontaktöffnung 47 ausgebildet, die sich von der Rückseite 46 des Formkörpers bis zum Halbleiterchip 2 erstreckt, so dass der zweite
Kontakt 24 für eine elektrische Kontaktierung zugänglich ist. Die weitere Kontaktfläche 52 ist über eine auf der Rückseite 46 verlaufende Kontaktbahn 55 mit dem zweiten Kontakt 24 elektrisch leitend verbunden. Zur Ausbildung der Kontaktöffnung 47 kann Material des
Formkörpers 4 bei der Herstellung abgetragen werden,
beispielsweise durch Laserstrahlung. Alternativ kann die Rückseite des Trägers bereits bei der Ausbildung des
Formkörpers freigehalten werden, beispielsweise durch ein folienassistiertes Spritzpress-Verfahren (foil assisted transfer molding, FAM) . Die Kontaktöffnung 47 kann
vollständig oder teilweise mit einem Füllmaterial 470, beispielsweise einem Metall, etwa Kupfer befüllt sein (Figur 3D) . Dadurch kann die im Betrieb entstehende Verlustwärme aus dem Halbleiterchip 2 verbessert abgeführt werden. Das
Material der Kontaktbahn 55 kann alternativ direkt an den zweiten Kontakt 24 angrenzen. Die Kontaktbahn 55 kann wie in Figur 3B gezeigt von der Montageseitenfläche 11 beabstandet verlaufen oder sich wie in Figur 3C gezeigt zumindest
bereichsweise bis zur Montageseitenfläche 11 erstrecken.
Dadurch kann die Wärmeabfuhr zu einem Anschlussträger, an dem das Halbleiterbauelement befestigt ist, verbessert werden.
Zur verbesserten Darstellbarkeit sind in den Figuren 3B und 3C Teilbereiche 7, in denen die weitere Kontaktfläche 52 ausgebildet ist, perspektivisch verzerrt wiedergegeben, so dass jeweils die weitere Kontaktfläche 52 sichtbar ist.
Eine Detaildarstellung einer möglichen Ausgestaltung der Schnittansicht ist in Figur 3E gezeigt. Der Halbleiterchip 2 weist eine Isolationsschicht 30 auf, die eine Seitenfläche 33 der Halbleiterschichtenfolge 200 bedeckt. Der Formkörper 4 grenzt unmittelbar an die Isolationsschicht an. Die zweite Anschlussschicht 26 weist einen kleineren Querschnitt auf als die Halbleiterschichtenfolge 200, so dass sich die zweite Anschlussschicht in lateraler Richtung nicht bis zur
Seitenfläche 33 erstreckt. So entsteht ein die zweite
Anschlussschicht 26 umlaufender Bereich 31. Dieser Bereich ist mit der Isolationsschicht befüllt, so dass die
Isolationsschicht die zweite Anschlussschicht entlang des gesamten Umfangs verkapselt. Die Strahlungsaustrittsfläche 10 weist zur Erhöhung der Auskoppeleffizienz eine Aufrauung 32 auf.
Bei dem in Figur 3F gezeigten Ausführungsbeispiel ist der Halbleiterchip 2 wie im Zusammenhang mit den Figuren 3D und 3E beschrieben als ein Dünnfilm-Halbleiterchip ausgebildet. Im Unterschied zu dem in Figur 3E gezeigten
Ausführungsbeispiel sind beide Kontakte des Halbleiterchips wie im Zusammenhang mit Figur 1B beschrieben vorderseitig angeordnet. Beide Kontaktbahnen 55 verlaufen auf der
Vorderseite 45 des Formkörpers. Eine Kontaktöffnung zur
Freilegung der Rückseite des Halbleiterchips ist also nicht erforderlich. Ein Oberflächenbereich der ersten
Halbleiterschichtenfolge 21 bildet einen ersten Kontakt 23 des Halbleiterchips 2. Die Kontaktbahn 55 grenzt direkt an diesen Bereich der ersten Halbleiterschicht an. Ein Bereich der Verbindungsschicht 28 bildet den zweiten Kontakt 24 des Halbleiterchips. Die Kontaktbahn 55 grenzt direkt an diesen Bereich der Verbindungsschicht 28 an. Die Kontakte können jedoch auch wie im Zusammenhang mit den vorstehenden Figuren beschrieben jeweils als ein zusätzliches Element ausgebildet sein, etwa als eine Metallschicht.
Weiterhin ist eine Seitenfläche 33 der
Halbleiterschichtenfolge 200 im Unterschied zu Figur 3E frei von dem Material des Formkörpers 4. Strahlung kann also auch seitlich aus der Halbleiterschichtenfolge austreten. Die Kontaktbahn 55 ist auf der Isolationsschicht 30 von der ersten Halbleiterschicht 21 über die Seitenfläche 33 geführt.
Davon abweichend kann die Seitenfläche der
Halbleiterschichtenfolge 200 aber auch bereichsweise oder vollständig mit dem Formkörper 4 bedeckt sein. Das in Figur 3G dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit Figur 3F
beschriebenen Ausführungsbeispiel. Im Unterschied hierzu weist der Halbleiterchip 2 eine Vertiefung 39 auf. Die
Vertiefung verläuft zumindest bereichsweise entlang des
Umfangs des Halbleiterchips, beispielsweise entlang des gesamten Umfangs des Halbleiterchips. In dem gezeigten
Ausführungsbeispiel erstreckt sich die Vertiefung in den Träger hinein. Auf Höhe der Vertiefung 39 weist der
Halbleiterchip 2 also in Draufsicht eine geringere
Querschnittsfläche auf als im übrigen Bereich des Trägers. Im Bereich der Vertiefung ist die Isolationsschicht 30
angeordnet. Eine zuverlässige elektrische Isolation zwischen dem Träger 29 und der Kontaktbahn 55 wird so vereinfacht. Weiterhin erstreckt sich der Formkörper zumindest
bereichsweise in die Vertiefung hinein. Dies bewirkt eine formschlüssige Verbindung zwischen dem Halbleiterchip 2 und dem Formkörper. Die mechanische Stabilität der Verbindung zwischen dem Halbleiterchip 2 und dem Formkörper 4 wird dadurch erhöht.
Anhand der Figuren 4A bis 4F wird ein Ausführungsbeispiel für ein Herstellungsverfahren beschrieben, bei dem exemplarisch Halbleiterbauelemente hergestellt werden, die wie im Zusammenhang mit den Figuren 1A bis 1B beschrieben ausgebildet sind. Hierfür wird eine Mehrzahl von
Halbleiterchipverbunden 3 bereitgestellt, wobei in Figur 4A ein Halbleiterchipverbund mit exemplarisch sechs noch nicht vereinzelten, zusammenhängenden Halbleiterchips gezeigt ist. Die Halbleiterschichtenfolgen 200 der Halbleiterchips sind bereits mittels grabenförmiger Ausnehmungen 34 voneinander getrennt. Die grabenförmigen Ausnehmungen bilden jeweils einen Mesa-Graben. Die Halbleiterschichtenfolgen befinden sich jedoch noch auf einem zusammenhängenden Träger 29. Eine Mehrzahl solcher Halbleiterchipverbunde 3 wird voneinander beabstandet nebeneinander, beispielsweise matrixförmig, platziert. In den Figuren 4B und 4D ist zur vereinfachten Darstellung jeweils nur ein Bereich mit zwei
Halbleiterchipverbunden 3 gezeigt. Ein größerer Ausschnitt, in dem die matrixförmige Anordnung zu erkennen ist, ist in Figur 4E dargestellt. Die Platzierung solcher
Halbleiterchipverbunde ist im Vergleich zu einer Platzierung bereits vereinzelter Halbleiterchips vereinfacht.
Wie in Figur 4B dargestellt, werden die
Halbleiterchipverbunde 3 mit einer Formmasse derart umformt, dass die Strahlungsaustrittsflächen 10 der Halbleiterchips 2 frei von der Formmasse bleiben. In Figur 4C ist eine
perspektivisch gezeichnete Schnittansicht durch das in 4B dargestellte Herstellungsstadium entlang der Linie CC ' gezeigt. Mittels der Formmasse wird ein Formkörperverbund 40 gebildet, aus dem in einem späteren Vereinzelungsschritt die einzelnen Formkörper der Halbleiterbauelemente hervorgehen.
Wie in Figur 4D gezeigt, werden in den Formkörperverbund 40 jeweils zwischen benachbarten Halbleiterchips verschiedener Halbleiterchipverbunde 3 Ausnehmungen 48 ausgebildet. Die Ausnehmungen können sich wie in der Figur dargestellt
vollständig durch den Formkörperverbund hindurch erstrecken. Davon abweichend ist aber auch denkbar, die Ausnehmungen 48 als Sacklöcher auszubilden. Die Position der Ausnehmungen kann um die Ablagetoleranzen beim Platzieren der
Halbleiterchipverbunde korrigiert werden, beispielsweise durch Aufnahme eines Bildes und Weitergabe der ausgewerteten Bildinformationen an den die Ausnehmungen ausbildenden
Prozess, beispielsweise einen Laser-Prozess .
Nachfolgend wird auf dem Formkörperverbund eine Beschichtung 5 ausgebildet, wobei mittels der Beschichtung 5 Kontaktbahnen 55 ausgebildet werden, die die Halbleiterchips 2 elektrisch kontaktieren. Weiterhin bedeckt die Beschichtung auch die Innenflächen der Ausnehmungen 48. Die Kontaktbahnen 55 verbinden also die Kontakte der Halbleiterchips mit den beschichteten Ausnehmungen 48. Für das Ausbilden der
Kontaktbahnen kann ein Schutzlack aufgebracht und
strukturiert werden. Die freiliegenden Stellen des
Formkörperverbunds können mit einer Keimschicht belegt werden, beispielsweise mittels Aufdampfens oder Aufsputterns . Nachfolgend kann die Keimschicht chemisch, beispielsweise galvanisch verstärkt werden, so dass die Kontaktbahnen eine hinreichend hohe Stromtragfähigkeit aufweisen.
Nachfolgend wird der Formkörperverbund wie in den Figuren 4E und 4F dargestellt entlang von parallel zueinander
verlaufenden ersten Trennlinien 491 und senkrecht dazu verlaufenden zweiten Trennlinien 492 vereinzelt,
beispielsweise mittels Sägens oder Lasertrennens. Eine
Vereinzelungsrichtung der ersten Trennlinien verläuft entlang der Mesa-Gräben zwischen den Halbleiterschichtenfolgen 200 benachbarter Halbleiterchips eines Halbleiterchipverbundes 3. Bei diesem Vereinzelungsschritt wird sowohl das Material des Formkörperverbunds als auch der Träger 29 des
Halbleiterchipverbunds durchtrennt. Dadurch entstehen
Seitenfläche 12 des Halbleiterbauelements, insbesondere die Montageseitenfläche 11, bei denen die durch die Vereinzelung entstehenden Formkörper 4 und die Halbleiterchips 2 bündig miteinander abschließen. Dieser erste Vereinzelungsschritt erfolgt zudem so, dass die Ausnehmungen 48 durchtrennt werden. So entstehen an einer Montageseitenfläche 11 für jeden Formkörper eine Einbuchtung 41 und eine weitere
Einbuchtung 42, in der eine Kontaktfläche 51 beziehungsweise eine weitere Kontaktfläche 52 für die externe elektrische Kontaktierung zugänglich sind. Senkrecht zur ersten Vereinzelungsrichtung erfolgt eine
Vereinzelung entlang einer zweiten Vereinzelungsrichtung, wobei die Vereinzelung ebenfalls durch die Ausnehmungen 48 hindurch erfolgt. Dadurch erhalten die Formkörper 4 eine rechteckige Grundform, bei der in den Ecken jeweils eine Einbuchtung angeordnet ist. Davon abweichend kann die zweite Vereinzelungsrichtung jedoch auch seitlich der Ausnehmungen erfolgen. In diesem Fall sind die Einbuchtungen nicht in den Ecken des Formkörpers angeordnet. Es erfolgen also ein erster Vereinzelungsschritt, der durch die Halbleiterchipverbunde verläuft und ein zweiter
Vereinzelungsschritt, der zwischen benachbarten
Halbleiterchipverbunden verläuft. Die Bezeichnungen „erste und zweite Vereinzelungsrichtung" beziehungsweise „erster und zweiter Vereinzelungsschritt" implizieren hierbei keine
Reihenfolge hinsichtlich der Durchführung der
Vereinzelungsschritte . Die Seitenflächen 12 des Formkörpers 4, insbesondere die Montageseitenfläche 11, entstehen erst beim Vereinzeln des Formkörperverbunds 40 und somit auch nach dem Aufbringen der Beschichtung . Die Seitenflächen sind daher frei von Material der Beschichtung 5. Die fertig gestellten
Halbleiterbauelemente 1 sind an der Montageseitenfläche über die in den Einbuchtungen 41, 42 vorhandene Beschichtung elektrisch kontaktierbar . Von dem beschriebenen Ausführungsbeispiel abweichend kann das Vereinzeln des Halbleiterchipverbunds auch in einem dem
Vereinzeln des Formkörperverbunds vorgelagerten
Verfahrensschritt erfolgen. Dies ist in den Figuren 5A bis 5C anhand eines Ausschnitts in schematischer Schnittansicht gezeigt. Hierfür können nach dem Ausbilden des
Formkörperverbunds 40 zwischen benachbarten Halbleiterchips eines Halbleiterchipverbunds Gräben 35 ausgebildet werden. Die Gräben verlaufen entlang der grabenförmigen Ausnehmungen
34 zwischen benachbarten Halbleiterschichtenfolgen 200. Davon abweichend ist auch denkbar, dass die
Halbleiterschichtenfolgen 200 erst beim Ausbilden der Gräben
35 voneinander getrennt werden. Die Gräben 35 erstrecken sich senkrecht zur Haupterstreckungsebene des aktiven Bereichs vollständig durch den Halbleiterchipverbund 3 hindurch, so dass eine Vereinzelung der Halbleiterchips erfolgt. Die
Gräben enden jedoch in dem Material des Formkörperverbunds, so dass die einzelnen Halbleiterchips weiterhin über den Formkörperverbund zusammengehalten werden. Die Gräben können dann mit einem reflektierenden Material 36 versehen werden, so dass die Seitenflächen der Halbleiterchips nicht frei liegen. Die Vereinzelung des Formkörperverbunds erfolgt dann entlang dieser Gräben, wobei die Breite eines Trenngrabens 49 geringer ist als die Breite des zuvor ausgebildeten Grabens, so dass das in den Gräben aufgebrachte reflektierende
Material 36 die Seitenflächen der Halbleiterchips,
insbesondere die Seitenfläche der jeweiligen Träger 29, auch nach dem Vereinzelungsschritt bedeckt. Für das Aufbringen des reflektierenden Materials eignet sich beispielsweise ein Beschichtungsverfahren, etwa ein Aufdampfen einer
Metallschicht, beispielsweise Silber, oder Gießen. Mit dem vorgelagerten Vereinzeln des Halbleiterchipverbunds 3 können auch die Seitenflächen der Halbleiterchips an den bei der Vereinzelung des Formkörperverbunds entstehenden
Seitenflächen 12 mit reflektierendem Material bedeckt werden, so dass eine ungewünschte Strahlungsauskopplung durch diese Seitenflächen vermieden werden kann. Diese Variante eignet sich insbesondere für Halbleiterchips, bei denen ein
signifikanter Strahlungsanteil durch die Seitenflächen des
Trägers austreten könnte, beispielsweise bei Halbleiterchips, die einen Teil des Aufwachssubstrats als Träger aufweisen. Die übrigen Verfahrensschritte können wie im Zusammenhang mit den Figuren 4A bis 4F beschrieben erfolgen.
Bei dem anhand der Figuren 6A und 6B gezeigten
Ausführungsbeispiel werden die Halbleiterchips im Unterschied zu den vorangegangenen Ausführungsbeispielen in bereits vereinzelter Form bereitgestellt und wie in Zusammenhang mit Figur 4B beschrieben zumindest bereichsweise mit einer
Formmasse umformt. Bei dieser Variante kann die Fläche des Epitaxie-Wafers , auf dem die Halbleiterschichtenfolge 200 der Halbleiterchips 2 ausgebildet wird, im Vergleich zu den vorbeschriebenen Ausführungsbeispielen besser genutzt werden. In diesem Fall kann die Formmasse an alle Seitenflächen der Halbleiterchips angeformt werden. Vor dem Umformen der
Halbleiterchips können diese bereits an den Seiten, die zu umformen sind, mit einem reflektierenden Material, beispielsweise einem Metall belegt werden (vergleiche Figur 5B) . Dies kann beispielsweise durch eine Metallbedampfung nach dem Vereinzeln der Halbleiterchips auf einen
expandierten Folienrahmen erfolgen, so dass die beim
Vereinzeln der Halbleiterchips entstehenden Seitenflächen für die Bedampfung zugänglich sind. In diesem Fall kann für den Formkörper auch ein Material Anwendung finden, das eine geringere Reflektivität aufweist, ohne dass dadurch Einbußen in der optischen Ausgangsleistung der Halbleiterbauelemente auftreten.
Mit den beschriebenen Verfahren können auf einfache und kostengünstige Weise Halbleiterbauelemente hergestellt werden, die sich durch eine besonders geringe Bauhöhe
auszeichnen und gleichzeitig eine optimale Einkopplung auch in dünne Lichtleiter erlauben.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2013 103 226.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch Beschreibung anhand der
Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Optoelektronisches Halbleiterbauelement (1) mit
- einem Halbleiterchip (2), der eine Halbleiterschichtenfolge (200) mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (20) aufweist;
- einer Strahlungsaustrittsfläche (10), die parallel zum aktiven Bereich verläuft;
- einer Montageseitenfläche (11), die für die Befestigung des Halbleiterbauelements vorgesehen ist und schräg oder
senkrecht zur Strahlungsaustrittsfläche verläuft und an der zumindest eine Kontaktfläche (51) für die externe elektrische Kontaktierung zugänglich ist;
- einem Formkörper (4), der stellenweise an den
Halbleiterchip angeformt ist und zumindest bereichsweise die Montageseitenfläche bildet; und
- einer Kontaktbahn (55) , die auf dem Formkörper angeordnet ist und den Halbleiterchip mit der zumindest einen
Kontaktfläche elektrisch leitend verbindet.
2. Halbleiterbauelement nach Anspruch 1,
wobei das Halbleiterbauelement in Aufsicht auf die
Strahlungsaustrittsfläche eine rechteckige Grundform mit zumindest einer Einbuchtung (41) aufweist, wobei die
zumindest eine Kontaktfläche in der zumindest einen
Einbuchtung angeordnet ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2,
wobei die zumindest eine Einbuchtung in einer Ecke der rechteckigen Grundform ausgebildet ist und eine weitere
Einbuchtung (42) an einer weiteren Ecke ausgebildet ist, wobei die Montageseitenfläche zwischen der Ecke und der weiteren Ecke verläuft und in der weiteren Ecke eine weitere Kontaktfläche (52) des Halbleiterbauelements angeordnet ist.
4. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche,
wobei der Halbleiterchip einen Träger (29) aufweist, auf dem die Halbleiterschichtenfolge angeordnet ist.
5. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche,
wobei der Formkörper eine der Halbleiterschichtenfolge abgewandte Rückseite (292) des Trägers zumindest
bereichsweise bedeckt.
6. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche,
wobei der Träger und der Formkörper an zumindest einer
Seitenfläche (12) des Halbleiterbauelements bündig
abschließen .
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei der Formkörper an alle Seitenflächen des Trägers angrenzt .
8. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche,
wobei der Halbleiterchip auf der der Halbleiterschichtenfolge zugewandten Vorderseite des Trägers zwei Kontakte (23, 24) aufweist, die jeweils über eine Kontaktbahn (55) mit einer Kontaktfläche (51, 52) verbunden sind, wobei die
Kontaktbahnen auf einer gemeinsamen Hauptfläche des
Formkörpers verlaufen.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei der Halbleiterchip auf der der Halbleiterschichtenfolge zugewandten Vorderseite des Trägers und auf der der
Halbleiterschichtenfolge abgewandten Rückseite des Trägers jeweils einen Kontakt aufweist, der jeweils über eine
Kontaktbahn mit einer Kontaktfläche verbunden ist, wobei die Kontaktbahnen auf gegenüberliegenden Hauptflächen des
Formkörpers verlaufen.
10. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche,
bei dem der Formkörper für die im Halbleiterchip erzeugte Strahlung reflektierend ausgebildet ist.
11. Verfahren zur Herstellung eines Halbleiterbauelements (1) mit den Schritten:
a) Bereitstellen einer Mehrzahl von Halbleiterchips (2), die jeweils eine Halbleiterschichtenfolge (200) mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (20) aufweisen;
b) bereichsweises Umformen der Halbleiterchips mit einer Formmasse zur Ausbildung eines Formkörperverbunds (40);
c) Ausbilden einer strukturierten Beschichtung (5) auf dem Formkörperverbund zur elektrischen Kontaktierung der
Halbleiterchips; und
d) Vereinzeln des Formkörperverbunds in eine Mehrzahl von Halbleiterbauelemente, die jeweils einen Halbleiterchip und zumindest eine durch die Beschichtung gebildete Kontaktfläche (51) aufweisen, wobei eine beim Vereinzeln entstehende
Seitenfläche (12) der vereinzelten Formkörper eine
Montageseitenfläche (11) des Halbleiterbauelements bildet, an der die zumindest eine Kontaktfläche für die externe
elektrische Kontaktierung zugänglich ist.
12. Verfahren nach Anspruch 11,
wobei der Formkörperverbund vor Schritt c) zwischen
benachbarten Halbleiterchips jeweils zumindest eine
Ausnehmung (48) aufweist, die mit der Beschichtung versehen wird.
13. Verfahren nach Anspruch 12,
wobei das Vereinzeln in Schritt d) durch die Ausnehmungen hindurch erfolgt.
14. Verfahren nach einem der Ansprüche 11 bis 13,
wobei in Schritt a) eine Mehrzahl von Halbleiterchipverbunden (3) mit jeweils einer Mehrzahl von zusammenhängenden
Halbleiterchips bereitgestellt wird und die
Halbleiterchipverbunde nach Schritt b) vereinzelt werden.
15. Verfahren nach Anspruch 14,
wobei das Vereinzeln der Halbleiterchipverbunde vor Schritt d) erfolgt.
16. Verfahren nach Anspruch 15,
wobei zum Vereinzeln der Halbleiterchipverbunde zwischen benachbarten Halbleiterchips eines Halbleiterchipverbunds Gräben (35) ausgebildet werden, die zumindest bereichsweise mit einem reflektierenden Material (36) versehen werden und wobei das Vereinzeln des Formkörperverbunds in Schritt d) entlang der Gräben erfolgt.
17. Verfahren nach Anspruch 14,
wobei das Vereinzeln der Halbleiterchipverbunde beim
Vereinzeln des Formkörperverbunds erfolgt.
18. Verfahren nach einem der Ansprüche 11 bis 13, wobei die Halbleiterchips in Schritt a) als einzelne
Halbleiterchips bereitgestellt werden und die Halbleiterchips in Schritt b) an allen Seitenflächen zumindest bereichsweise umformt werden.
19. Verfahren nach Anspruch 18,
bei dem die Halbleiterchips vor Schritt b) an den
Seitenflächen und/oder an einer einer
Strahlungsaustrittsfläche des Halbleiterchips
gegenüberliegenden Rückseite des Halbleiterchips zumindest bereichsweise mit einer reflektierenden Schicht versehen werden .
20. Verfahren nach einem der Ansprüche 11 bis 19,
bei dem ein Halbleiterbauelement nach einem der Ansprüche 1 bis 10 hergestellt wird.
PCT/EP2014/055836 2013-03-28 2014-03-24 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements WO2014154632A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US14/779,818 US10411168B2 (en) 2013-03-28 2014-03-24 Semiconductor component having a small structural height
DE112014001665.9T DE112014001665B4 (de) 2013-03-28 2014-03-24 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
KR1020157026279A KR20150135299A (ko) 2013-03-28 2014-03-24 반도체 부품 그리고 반도체 부품을 제조하는 방법
CN201480018527.5A CN105103314B (zh) 2013-03-28 2014-03-24 半导体器件和用于制造半导体器件的方法
JP2016504613A JP6114463B2 (ja) 2013-03-28 2014-03-24 半導体部品および半導体部品の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013103226.5A DE102013103226A1 (de) 2013-03-28 2013-03-28 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013103226.5 2013-03-28

Publications (1)

Publication Number Publication Date
WO2014154632A1 true WO2014154632A1 (de) 2014-10-02

Family

ID=50349623

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/055836 WO2014154632A1 (de) 2013-03-28 2014-03-24 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Country Status (6)

Country Link
US (1) US10411168B2 (de)
JP (1) JP6114463B2 (de)
KR (1) KR20150135299A (de)
CN (1) CN105103314B (de)
DE (2) DE102013103226A1 (de)
WO (1) WO2014154632A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016091759A1 (de) * 2014-12-10 2016-06-16 Osram Opto Semiconductors Gmbh Halbleiterbauelement und verfahren zur herstellung einer mehrzahl von halbleiterbauelementen
JP2017050350A (ja) * 2015-08-31 2017-03-09 日亜化学工業株式会社 発光装置及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014106791B4 (de) * 2014-05-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015104886A1 (de) * 2015-03-30 2016-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015105692A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
DE102016103059A1 (de) * 2016-02-22 2017-08-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016205308A1 (de) * 2016-03-31 2017-10-05 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip
DE102016106570A1 (de) 2016-04-11 2017-10-12 Osram Opto Semiconductors Gmbh Lichtemittierender Halbleiterchip, lichtemittierendes Bauelement und Verfahren zur Herstellung eines lichtemittierenden Bauelements
DE102016208431A1 (de) * 2016-05-17 2017-11-23 Osram Opto Semiconductors Gmbh Anordnung mit einem elektrischen Bauteil
WO2018059697A1 (en) * 2016-09-29 2018-04-05 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip package and manufacturing method thereof
DE102018111175A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Pixel, Multipixel-LED-Modul und Herstellungsverfahren
DE102019104436A1 (de) * 2019-02-21 2020-08-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102019104986A1 (de) * 2019-02-27 2020-08-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US11211515B2 (en) * 2019-02-27 2021-12-28 Apple Inc. Edge-mountable semiconductor chip package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093146A1 (en) * 2003-10-30 2005-05-05 Kensho Sakano Support body for semiconductor element, method for manufacturing the same and semiconductor device
US20060220233A1 (en) * 2005-03-31 2006-10-05 Sanyo Electric Co., Ltd. Electronic component mounting package and package assembled substrate
US20090315068A1 (en) * 2008-06-18 2009-12-24 Kabushiki Kaisha Toshiba Light emitting device
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20110170303A1 (en) * 2010-01-14 2011-07-14 Shang-Yi Wu Chip package and fabrication method thereof
DE102011011139A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328647B2 (ja) 2000-08-22 2002-09-30 サンユレック株式会社 光電子部品の製造方法
JP4055405B2 (ja) 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
TWI292961B (en) * 2002-09-05 2008-01-21 Nichia Corp Semiconductor device and an optical device using the semiconductor device
TWI249864B (en) * 2003-03-20 2006-02-21 Toyoda Gosei Kk LED lamp
JP2006032440A (ja) 2004-07-12 2006-02-02 Nec Compound Semiconductor Devices Ltd 光半導体装置およびその製造方法
KR100659173B1 (ko) * 2005-02-02 2006-12-19 럭스피아 주식회사 측면발광형 발광다이오드 패캐지
JP4281839B2 (ja) * 2005-09-30 2009-06-17 日亜化学工業株式会社 発光装置及びそれを用いたバックライトユニット
TWI350598B (en) * 2006-06-27 2011-10-11 Seoul Semiconductor Co Ltd Side view type led package
TWM303493U (en) * 2006-07-21 2006-12-21 Lighthouse Technology Co Ltd Support rack structure and metal support rack of side light source SMD LED
WO2008038997A1 (en) * 2006-09-27 2008-04-03 Seoul Semiconductor Co., Ltd. Light emitting diode package employing leadframe with plated layer of high brightness
TWI338385B (en) 2006-12-13 2011-03-01 Silicon Base Dev Inc Side light package structure of light diode and its producing method
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US20090017921A1 (en) * 2007-07-10 2009-01-15 Eduardo Mondragon-Parra Self-retained constant velocity joint
JP2011510757A (ja) * 2008-01-30 2011-04-07 ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア 対象の周囲を動的な束縛として使用することによる、トモグラフィにおける放射線量低減および画質向上
DE102008049535A1 (de) 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh LED-Modul und Herstellungsverfahren
US8431951B2 (en) * 2009-10-01 2013-04-30 Excelitas Canada, Inc. Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
TWI520386B (zh) * 2010-07-29 2016-02-01 神基科技股份有限公司 發光二極體總成的結構與其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093146A1 (en) * 2003-10-30 2005-05-05 Kensho Sakano Support body for semiconductor element, method for manufacturing the same and semiconductor device
US20060220233A1 (en) * 2005-03-31 2006-10-05 Sanyo Electric Co., Ltd. Electronic component mounting package and package assembled substrate
US20090315068A1 (en) * 2008-06-18 2009-12-24 Kabushiki Kaisha Toshiba Light emitting device
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20110170303A1 (en) * 2010-01-14 2011-07-14 Shang-Yi Wu Chip package and fabrication method thereof
DE102011011139A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016091759A1 (de) * 2014-12-10 2016-06-16 Osram Opto Semiconductors Gmbh Halbleiterbauelement und verfahren zur herstellung einer mehrzahl von halbleiterbauelementen
US11276803B2 (en) 2014-12-10 2022-03-15 Osram Oled Gmbh Optoelectronic semiconductor device having a side face as mounting side
JP2017050350A (ja) * 2015-08-31 2017-03-09 日亜化学工業株式会社 発光装置及びその製造方法
US10347808B2 (en) 2015-08-31 2019-07-09 Nichia Corporation Light emitting device and method of manufacturing the light emitting device

Also Published As

Publication number Publication date
JP2016515762A (ja) 2016-05-30
US20160056344A1 (en) 2016-02-25
DE112014001665B4 (de) 2021-08-05
DE102013103226A1 (de) 2014-10-02
KR20150135299A (ko) 2015-12-02
DE112014001665A5 (de) 2015-12-10
CN105103314A (zh) 2015-11-25
CN105103314B (zh) 2017-09-15
US10411168B2 (en) 2019-09-10
JP6114463B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
DE112014001665B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013112549A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013104840A1 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2012049023A1 (de) Leuchtdiodenchip
WO2014048830A1 (de) Optoelektronisches bauelement
DE102015116970A1 (de) Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102014102184A1 (de) Herstellung eines optoelektronischen Bauelements
WO2015172937A1 (de) Halbleiterbauelement, beleuchtungsvorrichtung und verfahren zur herstellung eines halbleiterbauelements
WO2015140159A1 (de) Optoelektronisches bauelement und verfahren zur herstellung von optoelektronischen halbleiterbauelementen
WO2017178424A1 (de) Lichtemittierender halbleiterchip, lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden bauelements
DE112015003463B4 (de) Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
EP2599123B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102014118349B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
DE102020107409B4 (de) Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement
DE102010054591B4 (de) Gehäuse und Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Bauelement
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2016165977A1 (de) Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen
DE102018116211A1 (de) Optoelektronisches Bauelement, Leiterrahmenverbund und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2021018566A1 (de) Leiterrahmenverbund, verfahren zur herstellung einer mehrzahl von bauteilen und bauteil

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480018527.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14712292

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157026279

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14779818

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016504613

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112014001665

Country of ref document: DE

Ref document number: 1120140016659

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112014001665

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14712292

Country of ref document: EP

Kind code of ref document: A1