-
Die Erfindung betrifft einen entfernungsmessenden Sensor und ein Verfahren zur Erfassung und Abstandsbestimmung von Objekten nach dem Oberbegriff von Anspruch 1 beziehungsweise 8.
-
Abstandsmessung nach dem Prinzip der Signallaufzeit (TOF, Time-of-Flight) ist für diverse Signale bekannt, etwa Mikrowellen, Licht oder Ultraschall. Speziell für optische Abstandsmessung gibt es viele Sensortypen, wie einstrahlige Entfernungsmesser, Laserscanner oder TOF-3D-Kameras. Solche Sensoren können beispielsweise in der Fahrzeugsicherheit, der Logistik- oder Fabrikautomatisierung eingesetzt werden. Ein besonderes Anwendungsgebiet ist die Sicherheitstechnik, wo der Sensor die Umgebung einer Gefahrenquelle überwacht und bei Detektion eines unzulässigen Objekts eine Sicherungsmaßnahme einleitet, beispielsweise einen Notstopp.
-
Die Erfassung eines mit Lichtgeschwindigkeit propagierenden Signals stellt sehr hohe Anforderungen an die Hardware. Soll die Auflösung der Entfernungsmessung eine Genauigkeit auch nur im Bereich einiger zehn Millimeter erreichen, so muss die Signallaufzeit schon in einer Größenordnung von hundert Pikosekunden genau bestimmt werden. Es ist möglich, dies mit entsprechend schneller und teurer Elektronik in den Griff zu bekommen.
EP 2 189 804 A1 und
EP 2 189 805 A1 beschreiben alternative Verfahren, mit denen eine hohe zeitliche Präzision auch auf einem digitalen Baustein mit vergleichsweise langsamem Arbeitstakt von einigen hundert MHz durch zwei leicht gegeneinander verstimmte Frequenzen beziehungsweise eine Verteilung auf sehr kurzen Zeitskalen verzögerter Sendezeitpunkte erreicht werden kann. Dies zieht dann aber eine gewisse Komplexität der Auswertung nach sich, die beispielsweise eine Skalierung auf viele Messkerne eines mehrstrahligen Systems erschwert.
-
Ein anderer Ansatz zur Laufzeitmessung beruht auf sogenannten Tapped Delay Lines (TDL). Das sind digitale Verzögerungsstrukturen (Delay Lines), die aus einer vielfachen Wiederholung einer einfachen Logikschaltung bestehen. Jede Logikschaltung verursacht durch ihre Verarbeitungszeit eine kurze Verzögerung im Pikosekundenbereich, wobei die Verzögerung nach jeder Wiederholung abgegriffen werden kann (Tap).Mit TDLs ist also prinzipiell eine genaue Zeitmessung möglich.
-
Um auf Basis von TDLs einen kostengünstigen und flexiblen Messkern zu realisieren, sollten die TDLs auf einem programmierbaren Baustein wie einem FPGA (Field Programmable Gate Array) implementiert werden. Das Verhalten einer solchen TDL ist dann aber noch großen Ungenauigkeiten unterworfen. Dazu zählen Nichtlinearitäten, interne unvermeidliche Signalverzögerungen, Clock Skew und weitere Faktoren, außerdem nicht konstantes Verhalten durch Driften, d. h. Veränderungen in Prozess, Spannung und Temperatur. Die genauen Verzögerungen sind von der konkreten Platzierung auf dem FPGA, von dem Typ des FPGAs und möglicherweise sogar dem individuellen Baustein sowie der aktuellen Umgebungssituation abhängig. Die Strukturen des FPGA, wie Logikelemente, Netze oder Schaltmatrizen, sind für diese Funktion als TDL nicht gedacht und spezifiziert, sondern werden zweckentfremdet genutzt. Ein einfaches Beschreiben der Logik mittels HDL (Hardware Description Language) ist daher nicht erfolgversprechend.
-
Die Arbeit von C. Favi et al., „A 17ps time-to-digital converter implemented in 65nm FPGA technology.“ Proceedings of the ACM/SIGDA international symposium on Field programmable gate arrays. ACM, 2009 stellt eine Architektur für eine Zeitmessung auf einem FPGA auf Basis von TDLs vor. Dabei wird die Laufzeit grob über einen vergleichsweise langsamen Zähler gemessen und mit einer Feinmessung in einer TDL präzisiert. Die Arbeit befasst sich auch mit Möglichkeiten, die Präzision und Wiederholbarkeit von Messungen trotz Nichtlinearitäten und Driften zu erhalten, die aber für die Praxis noch nicht ausreichen.
-
Die
US 6 493 653 B1 verwendet ein TDL-Register mit vier unterschiedlichen Schwellen, um die Pulsform des Empfangssignals zu schätzen und die Laufzeit damit zu korrigieren. Allerdings wird die TDL mit dem Sendepuls gestartet, muss also entweder aus sehr vielen Elementen mit entsprechendem Bedarf an Ressourcen bestehen oder je Element eine verhältnismäßig grobe Verzögerung aufweisen. Ersteres bietet Jitter und Nichtlinearitäten viel zu viel Raum, und letzteres verzichtet schon im Ansatz auf eine hohe Messperformance.
-
Die
US 2012 0185209 A offenbart eine weitere optische Entfernungsmessung. Hier werden TDLs aber etwas anders eingesetzt, nämlich um eine effektiv höhere Samplingrate zu bekommen, indem die Verzögerungen der TDL auf Abtastlatches geführt werden. Die TDLs sind damit nur indirekt an der Laufzeitmessung beteiligt.
-
Das Paper von A. Aloisio et al., „FPGA Implementation of a High-Resolution Time-to-Digital Converter", Nuclear Science Symposium Conference Record, 2007. NSS'07. IEEE. Vol. 1. IEEE, 2007, Seiten 504-507 befasst sich mit einer Zeitmessung auf Basis von TDLs, die unter anderem in Laserentfernungsmessern genutzt werden kann. In einer Grobmessung werden ganze Takte, in einer Feinmessung der Versatz des zu messenden Signals gegen ganze Takte am Anfang und am Ende mittels TDLs gemessen. Die Feinmessung nutzt zwei TDLs, die um 180° gegeneinander versetzt angesteuert werden, um gemeinsam die Dauer eines Taktes abzudecken.
-
Aus M. Daigneault et al., „A novel 10 ps resolution TDC architecture implemented in a 130nm process FPGA." NEWCAS Conference (NEWCAS), 2010 8th IEEE International. IEEE, 2010, Seiten 281-284 ist eine weitere TDL-Architektur für eine Zeitmessung bekannt. Dabei sind mehrere TDLs vorgesehen, welche die gleiche Zeitspanne redundant, jedoch um Bruchteile eines Taktes gegeneinander versetzt messen, um die Zeitauflösung zu verbessern.
-
Es ist daher Aufgabe der Erfindung, eine präzisere Laufzeitmessung auf Basis von TDLs zu ermöglichen.
-
Diese Aufgabe wird durch einen entfernungsmessenden Sensor und ein Verfahren zur Erfassung und Abstandsbestimmung von Objekten nach Anspruch 1 beziehungsweise 8 gelöst. Der Sensor besitzt einen Taktgeber insbesondere als Teil seiner Auswertungseinheit, etwa eines FPGAs oder eines ähnlichen digitalen Bausteins. Die Signallaufzeit wird einerseits in einer Grobmessung als Vielfache der Periodendauer des Taktgebers gemessen, wobei die Periodendauer vereinfachend als Takt bezeichnet ist. In einer Feinmessung wird eine Tapped Delay Line (TDL) eingesetzt, also eine Verzögerungsleitung mit mehreren Abgriffen wie einleitend erläutert, um eine in der Grobmessung unberücksichtigte Restsignallaufzeit innerhalb eines Taktes zu messen. Die Erfindung geht nun von dem Grundgedanken aus, für die Feinmessung mehrere TDLs einzusetzen, deren Länge erst gemeinsam einem ganzen Takt entspricht. Jede TDL ist also für einen bestimmten Teilbereich eines Taktes zuständig, wobei ein gewisser Überlapp als Puffer und damit eine kumulierte Gesamtlänge der TDLs etwas größer als ein Takt denkbar ist. Die TDLs werden mit entsprechend phasenversetzten Takten angesteuert.
-
Die Erfindung hat den Vorteil, dass durch die mehreren TDLs Probleme an den Taktübergängen vermieden werden. Mit nur einer TDL kann ein Empfangszeitpunkt nicht richtig bestimmt werden, der gerade auf eine Taktflanke fällt. Außerdem wird so jede einzelne TDL gegenüber der vollen Periodendauer um einen Faktor verkürzt. Das verringert die beeinträchtigenden Auswirkungen von Nichtliniearitäten und Driften. Mit anderen Worten messen mehrere kurze TDLs präziser als eine lange TDL. Die Entfernungsmessung mit TDLs gelingt mit vergleichsweise wenig komplexen Strukturen auf Standardbauteilen bei geringem Ressourcenbedarf in Herstellkosten, Bauteilen, Logik, Speicher und Energie. Dadurch ist auch eine einfache Skalierbarkeit bei Vervielfältigung von Messkernen gegeben. Abstriche bei der Entfernungsauflösung gegenüber alternativen Messverfahren müssen dabei nicht hingenommen werden.
-
Die Feinmesseinheit weist bevorzugt zwei Tapped Delay Lines auf, deren Länge dem halben Takt entspricht und die mit einer Phasendifferenz von 180° des Taktes angesteuert werden. Das ist eine besonders einfache Konfiguration mehrerer TDLs, die untereinander gleich lang sind und beispielsweise mit dem Takt selbst bei 0° sowie dem invertierten Takt bei 180° angesteuert werden. Wie schon gesagt, kann es vorteilhaft sein, wenn die TDLs etwas länger sind als einen halben Takt. Mehr als zwei TDLs sind jedoch auch denkbar, beispielsweise vier TDLs insbesondere zu den Phasen 0°, 90°, 180°, 270° oder eine andere Anzahl.
-
Das Sendesignal weist bevorzugt mehrere Sendepulse auf, wobei die Auswertungseinheit dafür ausgebildet ist, die Signallaufzeit mehrfach aus jeweils einem Sendepuls zu bestimmen. Die mehreren Sendepulse bilden einen Burst oder eine Codierung, in der Amplitude sowie Länge der Pulse und Pausen auf definierte Weise variiert sind. Aus Implementierungssicht ist vorteilhaft, nur die Pausen zwischen an sich gleichen Sendepulsen zu variieren, und auch das nur in Vielfachen des Taktes. Das ermöglicht auch, zu jedem der Sendepulse eine Signallaufzeit in untereinander völlig gleicher Weise zu bestimmen, die Sendepulse also als Messwiederholungen zu betrachten. Da die Feinmessung nach einem Takt abgeschlossen ist, steht die Feinmesseinheit für die Wiederholung zur Verfügung, es muss lediglich das Ergebnis und der zugehörige Zählwert der Grobmessung gespeichert werden. Durch anschließende Mittelung über die Messungen zu den einzelnen Sendepulsen wird das Messergebnis genauer, insbesondere weil variable Störungen wie Driften beziehungsweise Jitter in den PLLs oder ähnlichen Strukturen des Taktgebers oder der TDL sich ausmitteln können.
-
Vorzugsweise ist eine Latchschaltung vorgesehen, die eine steigende Flanke des Empfangssignals als anhaltenden Pegel an die Grobmesseinheit und die Feinmesseinheit weitergibt. Das remittierte Sendesignal könnte nämlich als kurzer Puls innerhalb eines Taktes gar nicht erst registriert werden. Indem ein selbsterhaltendes Latch die Flanke des Pulses in eine Stufe wandelt, bleibt der Empfangszeitpunkt aber in jedem Fall für die nachgeordnete Grob- und Feinmessung erhalten.
-
Vorzugsweise ist eine Senderansteuerung vorgesehen, die das Aussenden des Sendesignals verzögern kann, wobei die Auswertungseinheit dafür ausgebildet ist, das Aussenden so zu verzögern, dass das remittierte Sendesignal am Anfang einer Tapped Delay Line empfangen wird. Eine Verzögerung des Sendezeitpunkts führt zu einer entsprechenden Verzögerung des Empfangssignals und ist daher für die Laufzeitmessung irrelevant. Allerdings kann auf diese Weise beeinflusst werden, wo der Empfangszeitpunkt relativ zu einem Takt liegt, und damit auch dafür gesorgt werden, dass der Empfangspuls jeweils am Anfang, also in den ersten oder beispielsweise spätestens im zehnten oder zwanzigsten Tap einer Tapped Delay Line registriert wird. Die Auswirkungen von Nichtlinearitäten und Driften in der Tapped Delay Line werden dadurch noch weiter reduziert.
-
Vorteilhafterweise ist eine Testeinheit vorgesehen, die dafür ausgebildet ist, Testsignale mit variabler Verzögerung für die Feinmesseinheit zu erzeugen und aus einer Verzögerung des Testsignals in der Tapped Delay Line einen Korrekturwert zu bestimmen. So werden die TDLs zur Laufzeit regelmäßig und systematisch mit verschiedenen Verzögerungen ausgemessen. Durch Vergleich der jeweils angelegten Verzögerung mit der tatsächlichen Verzögerungen lassen sich stets aktuelle Korrekturwerte gewinnen, um Nichtlineariäten und Driften der TDLs zu kompensieren. Eine solche regelmäßige Selbstüberwachung und -korrektur dient insbesondere bei Anwendungen in der Sicherheitstechnik der Vermeidung von unzulässigen und gefährlichen Fehldetektionen.
-
Die Auswertungseinheit weist bevorzugt mehrere Messkanäle auf. Da die auf TDLs basierende Auswertung wenig komplex ist, lässt sie sich leicht und kostengünstig vervielfältigen. Bei mehreren parallel arbeitenden Messkanälen ist eine Codierung beispielsweise mit mehreren Sendepulsen und unterschiedlichen Pulspausen zur Kanaltrennung vorteilhaft. Es ist auch denkbar, das gleiche Signal parallel auf mehreren Messkanälen auszuwerten, um die statistische Basis zum Ausgleich von systembedingtem Jitter und ähnlichen Störeffekten zu verbreitern. Solche Effekte werden dann durch Mittelung unterdrückt.
-
Der Sensor ist bevorzugt ein Laserscanner oder ein Lichtgitter. Beides sind häufig eingesetzte Sensoren insbesondere der Sicherheitstechnik. In einem Lichtgitter ist durch zahlreiche Messkanäle möglich, in dessen einzelnen Strahlen die Entfernung zu messen („tastendes Lichtgitter“). So kann eine Kontur bestimmt werden, oder es werden wie bei einem Laserscanner Schutzfelder definiert, die anders als in herkömmlichen Sicherheitslichtgittern prinzipiell eine Strahlunterbrechung zulassen, jedoch in bestimmten Abstandsbereichen nicht. Das FPGA stellt im Idealfall einen Messkanal je Strahl bereit, oder zumindest mehrere Messkanäle für Gruppen von Strahlen, um ein alternativ mögliches Multiplexing zumindest zu beschleunigen. Andere erfindungsgemäße Sensoren können beispielsweise einstrahlige Entfernungstaster oder 3D-TOF-Bildsensoren sein.
-
Das erfindungsgemäße Verfahren kann auf ähnliche Weise weitergebildet werden und zeigt dabei ähnliche Vorteile. Derartige vorteilhafte Merkmale sind beispielhaft, aber nicht abschließend in den sich an die unabhängigen Ansprüche anschließenden Unteransprüchen beschrieben.
-
Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile beispielhaft anhand von Ausführungsformen und unter Bezug auf die beigefügte Zeichnung näher erläutert. Die Abbildungen der Zeichnung zeigen in:
- 1 ein Blockschaltbild eines entfernungsmessenden Sensors;
- 2 ein Blockschaltbild einer möglichen Implementierung einer Tapped Delay Line (TDL) für den Einsatz in einer Feinmesseinheit;
- 3 ein Blockschaltbild eines Messkerns für die Signalverarbeitung in einem entfernungsmessenden dem Sensor; und
- 4 ein Blockschaltbild einer Feinmesseinheit des Messkerns gemäß 3.
-
1 zeigt ein Blockschaltbild eines entfernungsmessenden Sensors 10 in einer Ausführungsform als eindimensionaler optoelektronischer Entfernungstaster. Ein Lichtsender 12 ist so ausgerichtet, dass sein Sendelicht einen Teilerspiegel 14 transmittiert und anschließend über eine Optik 16 in einen Überwachungsbereich 18 gelangt. Dort wird das Sendelicht, wenn sich ein Objekt 20 im Strahlengang befindet, an diesem Objekt 20 reflektiert oder remittiert und kehrt erneut durch die Optik 16 zu dem Teilerspiegel 14 zurück, wo es in einem Lichtempfänger 22 gespiegelt und dort erfasst wird. Die Teilerspiegelanordnung ist rein beispielhaft zu verstehen, die Erfindung umfasst ebenso andere Anordnungen ohne Teilerspiegel wie beispielsweise Doppelaugen. Auch die Erläuterung an einem eindimensionalen optoelektronischen Sensor ist nur exemplarisch zu verstehen, denn ebenso kann der Sensor 10 ein mehrdimensionales System sein, wie ein Laserscanner, oder mit gänzlich anderen elektromagnetischen Signalen arbeiten, wie ein TDR-Füllstandssensor.
-
Eine Auswertungseinheit 24, die auf einem FPGA oder einem vergleichbaren digitalen Baustein implementiert ist, steuert den Lichtsender 12 an und wertet das Empfangssignal des Lichtempfängers 22 aus. Für eine Abstandsmessung des Objekts 20 werden Lichtpulse ausgesandt und wieder empfangen, und die Differenz zwischen Sende- und Empfangszeitpunkt wird bestimmt. Erfindungsgemäß basiert das Lichtlaufzeitverfahren auf Tapped Delay Lines und wird im Folgenden anhand der 2 bis 4 näher erläutert.
-
2 zeigt zunächst eine beispielhafte Implementierung einer Tapped Delay Line (TDL) 26 auf einem FPGA, wobei auch andere Varianten von auf FPGA basierenden TDLs möglich sind. Die TDL 26 ist für eine Feinmessung der Lichtlaufzeit zuständig, welche eine Restlaufzeit innerhalb eines vergleichsweise groben, flankengesteuerten Takts von beispielsweise einigen hundert MHz oder <=300MHz misst. Die ganzen Takte dagegen werden in einer Grobmessung gezählt. Die Feinmessung mit Hilfe der TDL 26 muss daher nur höchstens einen Takt abdecken.
-
Die TDL 26 nutzt die homogen verteilten, wiederkehrenden Strukturen des FPGAs aus, um mittels Logik- oder Gatterlaufzeiten eine Aussage über die Lichtlaufzeit und damit die gemessene Entfernung treffen zu können. Um dies zu erreichen, wird eine Kette aus einer definierten Anzahl N geeigneter Logikelemente 28 gebildet. Jedes der gleichartig aufgebauten und verschalteten Logikelemente 28 weist ein Verzögerungsglied 30 und ein Flipflop 32 auf. Das Verzögerungsglied 30 ist originär nicht zum Verzögern vorgesehen, sondern hat die Funktion, ein Bit weiterzureichen (Übertrag, Carry Chain). Die entsprechende Logiklaufzeit T von einigen Pikosekunden, beispielsweise unter 20 ps entsprechend 5-10 mm Entfernung, ist die Verzögerung und stellt die mögliche Auflösung der Laufzeitmessung dar, während die gesamte Verzögerung der TDL 26 NT im Bereich von wenigen Nanosekunden entsprechend einem vollen Takt liegt. Die Verbindungen der Logikelemente 28 bilden die Abgriffe, deren aktueller Inhalt in einem nicht dargestellten Register gespeichert wird.
-
An das Flipflop 32 werden jeweils das zunehmend verzögerte Empfangssignal und ein Takt angelegt. Ein Empfangspuls kann gerade so lange durch die TDL propagieren, wie dessen Flanke von der Taktflanke abweicht. Aus dem Register, in dem die Taps der TDL 26 gespeichert sind, kann also die Restlaufzeit zwischen einer Taktflanke und dem Empfangspuls als Feinmessung der Lichtlaufzeit ausgelesen werden.
-
3 ist ein Blockschaltbild eines Messkerns für die Lichtlaufzeitmessung in einem entfernungsmessenden Sensor 10. Die Ansteuerung und Auswertung ist in dieser Ausführungsform auf dem FPGA der Auswertungseinheit 24 implementiert. Ein Taktgeber 34 stellt den Systemtakt von beispielsweise 250 MHz bereit. Im Sendepfad wird dieser Takt von einer Senderansteuerung 36 genutzt, um als Trigger für das Sendesignal eine definierte Pulsfolge (Burst Code) als Paket von mindestens drei Sendepulsen zu erzeugen. Der jeweilige Pulsabstand beträgt ein Vielfaches des Taktes, womit das Sendesignal individuell codiert werden kann, beispielsweise durch Vorgabe eines Codes oder eine Zufallsauswahl (PRNG, Pseudo Random Number Generator). Denkbar ist aber auch ein Einzelpuls anstelle einer Codefolge.
-
Die Pulsfolge wird dann von dem Lichtsender 12, beispielsweise einer Laserdiode oder einer LED, als optisches Sendesignal ausgesandt. Nach Remission an dem Objekt 20 wird in dem Lichtempfänger 22, beispielsweise einer PIN-Diode, einer APD (Avalanche Photo Diode) oder einer SPAD (Single-Photon APD) ein entsprechendes elektrisches Empfangssignal beziehungsweise ein Photostrom erzeugt.
-
In einem A/D-Wandler 38 wird das Empfangssignal digitalisiert. Das kann auf sehr einfache Weise durch Schwellenvergleich in einem Eingang (Takteingang, Clockable PIN) des FPGA geschehen, wodurch dann ein binäres 1-Bit-Signal entsteht. Dieses Vorgehen ist sehr schnell und insbesondere unabhängig von dem Systemtakt, bedarf also keines hochwertigen A/D-Wandlers 38 mit genügender Zeitauflösung. Alternativ wird mit mehreren Schwellen abgetastet oder ein komplexerer A/D-Wandler 38 eingesetzt.
-
Die Empfangspulse können unter Umständen sehr kurz sein und innerhalb eines Taktes liegen. Deshalb sind Zusatzmaßnahmen erforderlich, um dennoch eine zuverlässige Messung zu gewährleisten. Dazu ist eine selbsterhaltende Latchschaltung 40 vorgesehen, welche die Empfangspulse künstlich verlängert. Dazu wird das Empfangssignal als Clk-Eingang im FPGA interpretiert. Eine steigende Flanke des Empfangspulses kann dann verwendet werden, um einen anhaltenden Pegel am Ausgang der Latchschaltung 40 zu erzeugen. Nach erfolgter Messung ist die Latchschaltung 40 von der nachfolgenden Logik für den nächsten Empfangspuls asynchron zurückzusetzen. Alternativ zu einer Latchschaltung 40 könnte die Abtastrate erhöht werden, um auch sehr kurze Empfangspulse zuverlässig zu erfassen. Beispielsweise erfolgt dazu eine Überabtastung mit mehreren um 90° gegeneinander verschobenen Takten. Auch wenn die Abtastrate erhöht ist, geht dabei im Vergleich mit der extrem schnellen und deshalb bevorzugten Latchschaltung 40 immer noch Zeitinformation verloren.
-
Das künstlich verlängerte Empfangssignal wird dann einer Grobmesseinheit 42 und einer Feinmesseinheit 44 zugeführt. Die Grobmesseinheit 42 ist im Wesentlichen nur ein einfacher Zähler, der mit Aussenden der Pulsfolge zurückgesetzt und neu gestartet und dessen Zählerstand mit der empfangenen Flanke des verlängerten Empfangspulses gespeichert wird. Daraufhin wird die Latchschaltung 40 zurückgesetzt, um den Zählwert für den nächsten Empfangspuls der Pulsfolge zu bestimmen.
-
Die Feinmesseinheit 44 bestimmt mit Hilfe von TDLs 26 die Restlaufzeit innerhalb eines Taktes. 4 zeigt deren Blockschaltbild. Prinzipiell wäre denkbar, in der Feinmesseinheit 44 eine einzige TDL vorzusehen, welche einen Takt abdeckt. Wie 4 zeigt, sind aber vorzugsweise stattdessen zwei TDLs 26a-b vorgesehen, die mit jeweils um 180° verschobenen Takten arbeiten. Der entsprechend phasenverschobene Takt wird hier beispielhaft durch einen Inverter 46 erzeugt.
-
Durch die Ansteuerung mit zwei um 180° phasenverschobenen Takten genügt es, die TDLs 26a-b gegenüber einer einen ganzen Takt abdeckenden TDL zu halbieren. Das hat mehrere Vorteile. Mit nur einer TDL bestünde die Gefahr von Metastabilitäten bei den Taktübergängen, weil dieselbe Flanke in zwei Takten doppelt ausgewertet werden könnte. Außerdem wird die Nichtlinearität einer TDL umso größer, je länger sie ist, da das Routingdelay und die Clock Skew zunimmt.
-
In 4 wird ein Takt auf zwei TDLs 26a-b verteilt. Es ist sozusagen die eine TDL 26a für Restlaufzeiten in der erste Hälfte und die zweite TDL 26b für Restlaufzeiten in der zweiten Hälfte des Taktes zuständig. Die Unterteilung kann auch ungleichmäßig sein, aber dadurch wird die mögliche Verkürzung der TDLs 26a-b nicht ausgereizt. Außerdem kann ein kleiner Überlapp der beiden TDLs 26a-b nützlich sein, die dann etwa länger sind als ein halber Takt. Das Prinzip der 4 lässt sich außerdem auf drei oder mehr TDLs verallgemeinern, die sich einen Takt gleichmäßig oder ungleichmäßig aufteilen und mit entsprechend der Aufteilung phasenverschobenen Takten angesteuert werden.
-
Zurück zur 3, stehen nun die beiden Feinmessungen der TDLs 26a-b in einer nachgeordneten Entfernungsbestimmungseinheit 48 für die weitere Auswertung zur Verfügung. Die Feinmesseinheit 44 wird dann zurückgesetzt, um den nächsten Empfangspuls auszuwerten. Für eine vereinfachte Auswertung kann auch die Grobmesseinheit 42 entsprechend der Anzahl der TDLs 26a-b in der Feinmesseinheit 44 mehrfach mit phasenverschobenen Takten zählen und die jeweiligen Ergebnisse an die Entfernungsbestimmungseinheit 48 weiterleiten.
-
Die Entfernungsbestimmungseinheit 48 setzt nun die Feinmessung aus derjenigen TDL 26a-b, in welcher die Flanke des Empfangspulses registriert wurde, mit der Grobmessung zu einer Laufzeit zusammen. Wurde kein Einzelpuls ausgesandt, sondern eine Codefolge, so liegen mehrere Messungen entsprechend der Anzahl von Pulsen in der Codefolge vor. Diese Messungen werden zunächst um die bekannten Pulspausen in dem Code korrigiert, d. h. die Ergebnisse werden mit einer Erwartungshaltung der bekannten Codefolge korreliert. Anschließend kann das Messergebnis durch die Mehrfachmessung verbessert werden, beispielsweise durch Mittelwertbildung. Das hat den großen Vorteil, dass statistische Anteile an einem Messfehler ausgemittelt werden, sei es durch Nichtlinearitäten in der Auswertungseinheit 24 und insbesondere den TDLs 26a-b oder andere Effekte wie Unregelmäßigkeiten des Taktgebers 34. Außerdem kann auch ein Vertrauenswert für die Messung bestimmt werden, und Fehlinterpretationen von Kantentreffern, fremden Störern und dergleichen, werden vermieden.
-
Wie schon mehrfach erwähnt, sind die TDLs 26a-b nicht perfekt linear. Ein Abgriff an dem i-ten Tap entspricht also nicht genau der Verzögerung iT. Das liegt an diversen Effekten wie lokalen Unterschieden auf dem FPGA, Routingdelay oder Clockskew und deren Drift, also ihrer Abhängigkeit von Prozess, Spannung und Temperatur. Eine gewisse Unterdrückung dieses Jitters gelingt durch die Mittelung. Es ist aber auch möglich, die tatsächlichen Verzögerungen an den Taps zu vermessen und entsprechende Korrekturwerte 50 zu speichern. Mit diesen Korrekturwerten kann die gemessene Lichtlaufzeit dann noch einmal korrigiert werden.
-
Optional und gerade für den Einsatz in der Sicherheitstechnik ist vorgesehen, die Korrekturwerte 50 nicht nur einmal zu parametrieren, sondern dynamisch durch eine Testeinheit 52 zu prüfen oder nachzuführen. Damit können insbesondere Driften in Temperatur und Spannung ausgeglichen werden. Die Testeinheit 52 erzeugt dafür Testpulse, die mit einstellbaren Verzögerungsgliedern der Testeinheit 52, die ein FPGA üblicherweise zur Verfügung stellt, von Schuss zu Schuss im Bereich von Pikosekunden unterschiedlich verzögert werden. Diese Testpulse werden in die TDLs 26a-b eingespeist, und die von den TDLs 26a-b bestimmte Verzögerung wird zurückgemessen und mit der vorgegebenen Verzögerung verglichen. So können durch schrittweises Durchfahren der Verzögerungen die Korrekturwerte aktualisiert werden.
-
Um die TDLs
26a-b mit Testpulsen zu vermessen, sind sehr kurze Verzögerungen erforderlich. Dazu kann beispielsweise ein Zwei-Frequenz-Verfahren mit zwei leicht gegeneinander verstimmten Frequenzen genutzt werden. Aus den beiden Frequenzen werden dann die benötigten Verzögerungen abgeleitet, ähnlich wie dies in der einleitend schon genannten
EP 2 189 804 A1 für die Sendepulse selbst genutzt wird, auf die ergänzend verwiesen wird.
-
Es ist im Wesentlichen durch Kopieren der entsprechenden Strukturen möglich, das bisher beschriebene einkanalige Messsystem auf mehrere Messkanäle zu verallgemeinern. So können beispielsweise für mehrere Strahlen eines Lichtgitters Entfernungen gemessen werden. Die Verwendung von Pulsfolgen ist bei mehrkanaliger Auswertung besonders nützlich. Dann kann nämlich jeder Kanal eine eigene Pulsfolge verwenden, so dass eine sichere Kanaltrennung ermöglicht wird, in der jeder Messkanal durch Korrelation mit der erwarteten Pulsfolge feststellt, ob das richtige Empfangssignal ausgewertet wird oder ein anderer Messkanal zuständig ist. Dieselbe Methode macht ein System mit einem Messkanal robust gegen baugleiche Fremdsysteme.
-
Die beschriebene Laufzeitmessung auf Basis von TDLs 26a-b benötigt vergleichsweise sehr wenig Ressourcen. Eine Testimplementierung auf einem einfachen Standard-FPGA mit vier Messkanälen nutzt nur einen Bruchteil der zur Verfügung stehenden Logik. Es besteht also noch viel Spielraum zum Heraufskalieren auf sehr viele Messkanäle oder zum Hinzufügen weiterer Funktionalität auf gleicher kostengünstiger Hardware.
