DE102014007429A1 - Printed circuit board with component and method for its production - Google Patents

Printed circuit board with component and method for its production Download PDF

Info

Publication number
DE102014007429A1
DE102014007429A1 DE102014007429.3A DE102014007429A DE102014007429A1 DE 102014007429 A1 DE102014007429 A1 DE 102014007429A1 DE 102014007429 A DE102014007429 A DE 102014007429A DE 102014007429 A1 DE102014007429 A1 DE 102014007429A1
Authority
DE
Germany
Prior art keywords
layer
copper
base metal
circuit board
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014007429.3A
Other languages
German (de)
Inventor
Thomas Gottwald
Christian Rössle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schweizer Electronic AG
Original Assignee
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic AG filed Critical Schweizer Electronic AG
Priority to DE102014007429.3A priority Critical patent/DE102014007429A1/en
Priority to PCT/EP2015/001034 priority patent/WO2015176820A1/en
Publication of DE102014007429A1 publication Critical patent/DE102014007429A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Abstract

Verfahren zum Ankontaktieren eines Bauelements (30) in einer Leiterplattenschichtabfolge (10) mit den folgenden Schritten: Bereitstellen eines Bauelements (30) mit Kontaktflächen (34, 36, 38) aus einem Metallmaterial, das nicht Kupfer ist; Herstellen eines Schichtabfolgelaminats (10) mit eingebettetem Bauelement; Erzeugen von einem oder mehreren Löchern (V1, V2, VL) in einer Oberfläche des Schichtabfolgelaminats (10) zum zumindest partiellen Freilegen der Kontaktflächen (34, 36, 38) des Bauelements (30); Behandeln von Oxidschichten (35, 37) auf den freigelegten Kontaktflächen (34, 36), Aufbringen einer Basismetallschicht (40) und Durchführen eines Galvanisierungsprozesses zum Verstärken der Basismetallschicht (40) mit einer Kupferschicht (42). Leiterplatte mit einem Leiterplattenschichtaufbau (10) und darin eingebrachtem Bauelement (30), wobei das Bauelement (30) mindestens eine Kontaktfläche (34, 36, 38) aufweist, die über mindestens ein Sackloch (V1, V2, VL) ankontaktiert ist, wobei die Kontaktfläche (34, 36, 38) im Bereich des mindestens einen Vias (V1, V2, VL) eine Schicht aus metallischem Material aufweist, das nicht Kupfer ist, an die sich direkt und ohne Vorhandensein einer Metalloxidschicht (35, 37) eine Basismetallschicht (40) anschließt, die durch aufgalvanisiertes Kupfer (42) verstärkt ist.A method of contacting a device (30) in a circuit board layer sequence (10), comprising the steps of: providing a device (30) having contact surfaces (34, 36, 38) of a non-copper metal material; Producing a laminar laminate (10) with an embedded component; Creating one or more holes (V1, V2, VL) in a surface of the laminate laminate (10) to at least partially expose the contact surfaces (34, 36, 38) of the device (30); Treating oxide layers (35, 37) on the exposed contact surfaces (34, 36), depositing a base metal layer (40), and performing a plating process for reinforcing the base metal layer (40) with a copper layer (42). Printed circuit board having a printed circuit board layer structure (10) and a component (30) incorporated therein, wherein the component (30) has at least one contact surface (34, 36, 38) which is contacted via at least one blind hole (V1, V2, VL), wherein the Contact surface (34, 36, 38) in the region of the at least one vias (V1, V2, VL) has a layer of metallic material, which is not copper, to which directly and without the presence of a metal oxide layer (35, 37) a base metal layer ( 40) reinforced by plated copper (42).

Description

Technisches GebietTechnical area

Die vorliegende Erfindung betrifft ein Verfahren zum Ankontaktieren eines Bauelements in eine Leiterplattenschichtabfolge sowie eine Leiterplatte mit einem eingebetteten Bauelement.The present invention relates to a method of contacting a device with a circuit board layer sequence and a printed circuit board having an embedded device.

In Leiterplatten eingebrachte bzw. eingebettete Bauelemente wie Halbleiter, Leistungshalbleiter, Chips, Feldeffekttransistoren u. dgl. müssen zur Anbindung an den integrierten Schaltkreis ankontaktiert werden. Hierzu verfügen die Bauelemente üblicherweise über geeignete Kontaktflächen. Für eine galvanische Ankontaktierung von Bauelementen bestehen die Kontaktflächen idealerweise aus Kupfer bzw. sind mit Kupfer beschichtet. Es stellt sich zunehmend jedoch bei der Herstellung von Leiterplatten mit galvanisch anzukontaktierenden integrierten/eingebetteten Bauelementen die Herausforderung, dass viele Bauelemente nicht über Kupferterminierungen verfügen, sondern über Kontaktflächen mit Aluminium oder einer Aluminiumlegierungsoberfläche.In printed circuit boards introduced or embedded components such as semiconductors, power semiconductors, chips, field effect transistors u. Like. Must be contacted for connection to the integrated circuit. For this purpose, the components usually have suitable contact surfaces. For a galvanic Ankontaktierung of components, the contact surfaces are ideally made of copper or coated with copper. However, in the manufacture of printed circuit boards with integrated / embedded devices to be plated, the challenge is that many devices do not have copper terminations but contact surfaces with aluminum or an aluminum alloy surface.

Erfindungsgemäß werden ein Verfahren zum Ankontaktieren eines Bauelements in einer Leiterplattenschichtabfolge mit den Merkmalen des Anspruchs 1 sowie entsprechende Leiterplatten mit den Merkmalen der Ansprüche 12 und 17 vorgeschlagen.According to the invention, a method for contacting a component in a circuit board layer sequence with the features of claim 1 and corresponding circuit boards having the features of claims 12 and 17 are proposed.

Erfindungsgemäß wird ein Verfahren bereitgestellt, das eine Einbettung und Ankontaktierung von Standard-Bauelementen mit nicht kupferbeschichteten Kontaktflächen gestattet. Derartige Kontaktflächen weisen in der Regel Oberflächen aus Aluminium oder einer Aluminiumlegierung wie AlSiCu oder AlSi.According to the invention, a method is provided which allows embedding and contacting of standard components with non-copper-coated contact surfaces. Such contact surfaces usually have surfaces of aluminum or an aluminum alloy such as AlSiCu or AlSi.

Der Erfindung liegt die Erkenntnis zugrunde, dass Kontaktflächen aus einem Metallmaterial, das nicht Kupfer ist (Nicht-Kupfer-Metall), so behandelt werden, dass eine Plattierung mit Kupfer darauf ermöglicht wird. Die erfindungsgemäße Behandlung kann bspw. ein Entfernen der Oxidschicht zumindest in einem Bereich der Kontaktflächen (bspw. in einem freigelegten Bereich und/oder einem zum Plattieren vorgesehenen Bereich) sein. Alternativ kann die erfindungsgemäße Behandlung ein Konditionieren der Oberfläche der Kontaktfläche aus Nicht-Kupfer-Metall sein.The invention is based on the recognition that contact surfaces made of a metal material which is not copper (non-copper metal) are treated in such a way that plating with copper on it is made possible. The treatment according to the invention may, for example, be removal of the oxide layer at least in a region of the contact surfaces (for example in an exposed region and / or a region intended for plating). Alternatively, the treatment of the invention may be a conditioning of the surface of the non-copper metal contact surface.

Auf die erfindungsgemäß behandelte Kontaktfläche wird dann eine Basismetallschicht aufgebracht. Unter einer Basismetallschicht ist im Kontext der vorliegenden Erfindung eine einzelne Schicht aus einem plattierfähigen Metall (wie bspw. Kupfer) oder auch eine Schichtfolge zu verstehen, auf die in einem Anschließenden Galvanisierungsschritt eine verstärkte Kupferschicht aufgebracht wird.A base metal layer is then applied to the contact surface treated according to the invention. In the context of the present invention, a base metal layer is to be understood as meaning a single layer of a plateable metal (such as, for example, copper) or else a layer sequence to which a reinforced copper layer is applied in a subsequent electroplating step.

Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung.Further advantages and embodiments of the invention will become apparent from the description and the accompanying drawings.

Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.It is understood that the features mentioned above and those yet to be explained below can be used not only in the particular combination indicated, but also in other combinations or in isolation, without departing from the scope of the present invention.

Die Erfindung ist anhand von Ausführungsbeispielen in der Zeichnung schematisch dargestellt und wird im folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben.The invention is illustrated schematically by means of embodiments in the drawing and will be described in detail below with reference to the drawing.

Kurzbeschreibung der ZeichnungBrief description of the drawing

1 zeigt in seitlicher Schnittdarstellung ein Schichtabfolgelaminat mit eingebettetem Bauelement. 1 shows in side sectional view of a Schichtabfolgelaminat with embedded device.

2 zeigt das Schichtabfolgelaminat der 1 mit eingebrachten Sacklöchern (Vias) zur Oberfläche des Bauelements. 2 shows the laminar laminate of the 1 with introduced blind holes (vias) to the surface of the device.

3 zeigt eine alternative Ausführungsform des Schichtabfolgelaminats der 2 mit einem als Fläche oder Langloch ausgebildeten Sackloch. 3 FIG. 12 shows an alternate embodiment of the laminate laminate of FIG 2 with a trained as a surface or slot blind hole.

4 zeigt eine Ausschnittsvergrößerung A aus der Darstellung der 3. 4 shows a detail enlargement A from the representation of 3 ,

5 zeigt die Bauelementoberfläche der 4 mit von den freigelegten Kontaktflächen entfernten Oxidschichten. 5 shows the device surface of the 4 with oxide layers removed from the exposed contact surfaces.

6 zeigt den Ausschnitt aus dem Schichtabfolgelaminat der 5 nach dem Aufbringen einer Basismetallschicht. 6 shows the section of the Schichtabfolgelaminat the 5 after applying a base metal layer.

7 zeigt den Ausschnitt aus dem Schichtabfolgelaminat der 6 mit verstärkter Kupferbeschichtung. 7 shows the section of the Schichtabfolgelaminat the 6 with reinforced copper coating.

8 zeigt den Ausschnitt aus dem Schichtabfolgelaminat der 7 mit aufgefüllten Sacklöchern. 8th shows the section of the Schichtabfolgelaminat the 7 with filled blind holes.

9 zeigt das Schichtabfolgelaminat der 8 mit selektiv geätzter Außenlage zur Potentialtrennung. 9 shows the laminar laminate of the 8th with selectively etched outer layer for potential separation.

10 zeigt eine Draufsicht auf das Schichtabfolgelaminat der 9. 10 shows a plan view of the Schichtabfolgelaminat the 9 ,

11 zeigt ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Leiterplatte in seitlicher Schnittdarstellung. 11 shows a further embodiment of a circuit board according to the invention in a lateral sectional view.

12 zeigt eine Variante des Schichtabfolgelaminats mit aufgefüllten Sacklöchern der 8. 12 shows a variant of the Schichtabfolgelaminats with filled blind holes of 8th ,

Ausführliche BeschreibungDetailed description

1 zeigt in seitlicher Schnittdarstellung ein Schichtabfolgelaminat 10 einer Leiterplatte. 1 shows in side sectional view of a Schichtabfolgelaminat 10 a circuit board.

Das Schichtabfolgelaminat 10 weist ein darin eingebrachtes bzw. eingebettetes Bauelement 30 auf. Die Schichtabfolge umfasst in dem dargestellten Ausführungsbeispiel eine Substratschicht 12, bei der es sich um ein leitendes oder nicht leitendes Leiterplattenmaterial, wie bspw. eine FR-4-Innenlage, handeln kann, und eine darauf aufgebrachte Kupferinnenlage 14, auf der das Bauelement 30 mittels einer Kontaktschicht bzw. Verbindungsschicht 16 (Sinterschicht oder Lotschicht) aufgebracht ist. Das Bauelement 30 ist in eine Prepreg- oder Dielektrikumsschicht 18 eingebettet, die mit einer darauf aufgebrachten Kupferfolie 20 abschließt. Letztere könnte in einer Variante auch weggelassen werden, so dass nur eine Dielektrikumsschicht verwendet wird. In diesem Fall müssten die Oberfläche sowie die Lochwandungen haftfest und leitfähig beschichtet werden, bevor Kupfer abgeschieden werden kann. Das könnte z. B. durch Sputtern von Kupfer erfolgen.The laminar laminate 10 has a built-in or embedded therein component 30 on. The layer sequence comprises a substrate layer in the illustrated embodiment 12 , which may be a conductive or non-conductive circuit board material, such as a FR-4 inner layer, and a copper inner layer deposited thereon 14 on which the component 30 by means of a contact layer or connecting layer 16 (Sintered layer or solder layer) is applied. The component 30 is in a prepreg or dielectric layer 18 embedded, with a copper foil applied to it 20 concludes. The latter could also be omitted in a variant, so that only one dielectric layer is used. In this case, the surface and the hole walls would have to be adhesively bonded and conductively coated before copper can be deposited. That could be z. B. by sputtering of copper.

Der dargestellte und beschriebene Laminataufbau ist selbstverständlich rein beispielhaft, und dem Fachmann erschließt sich ohne weiteres jeder andere davon abweichende Aufbau.The illustrated and described laminate construction is of course purely exemplary, and the skilled person will readily understand any other deviating structure.

Das Bauelement 30 kann – wie in dem dargestellten Ausführungsbeispiel – ein Feldeffekttransistor sein, mit einem Halbleiterkörper 32 und darauf angeordneten Anschlüssen in Form von Kontaktflächen, die mit den Bezugszeichen 34 für die Gate-Kontaktfläche, 36 für die Source-Kontaktfläche und 38 für die Drain-Kontaktfläche bezeichnet sind.The component 30 may be - as in the illustrated embodiment - a field effect transistor, with a semiconductor body 32 and disposed thereon terminals in the form of contact surfaces, denoted by the reference numerals 34 for the gate contact area, 36 for the source contact area and 38 are designated for the drain contact surface.

Dem Fachmann erschließt sich ohne weiteres, dass jegliche andere Form von Bauelement mit entsprechenden Kontaktflächen zur Ankontaktierung erfindungsgemäß Verwendung finden kann.The skilled person will readily understand that any other form of component with corresponding contact surfaces for Ankontaktierung invention can be used.

Typischerweise werden zur Ankontaktierung der Kontaktflächen 34, 36 und ggf. 38 Löcher in Form von Sacklöchern in die oberhalb der Kontaktflächen befindlichen Kupfer- und Laminatschichten eingebracht. In der Darstellung der 2 ist ein Sackloch V1 auf die Gate-Kontaktfläche 34 vorgesehen. Des weiteren sind ebenfalls durch die Kupferfolie 20 und das Dielektrikum 18 eine Vielzahl von weiteren, im wesentlichen kreisrunden Sacklöchern V2 auf die Source-Kontaktfläche 36 vorgesehen.Typically, for contacting the contact surfaces 34 . 36 and possibly 38 Holes in the form of blind holes introduced into the copper and laminate layers located above the contact surfaces. In the presentation of the 2 is a blind hole V1 on the gate contact surface 34 intended. Furthermore, also by the copper foil 20 and the dielectric 18 a plurality of further, substantially circular blind holes V2 on the source contact surface 36 intended.

Alternativ kann auf die im dargestellten Ausführungsbeispiel großflächige Source-Kontaktfläche 36 auch ein deutlich größeres Sackloch VL in Form eines Langlochs vorgesehen sein (vgl. auch die Draufsichtdarstellung der 10). Größe und Form derartiger Sacklöcher zur Ankontaktierung (d. h. zur Anbringung von sogenannten Vias) erschließen sich dem Fachmann ohne weiteres. Des weiteren kann auch die Source-Fläche vollflächig freigelegt werden, was allerdings bei großen Source-Flächen ein nachfolgendes Auffüllen der Vertiefung mit Kupfer erschwert.Alternatively, in the illustrated embodiment, large-area source contact surface 36 Also, a significantly larger blind hole VL be provided in the form of a slot (see also the top view of the 10 ). Size and shape of such blind holes for Ankontaktierung (ie for attachment of so-called vias) will be apparent to those skilled readily. Furthermore, the source surface can be exposed over the entire surface, but this complicates a subsequent filling of the depression with copper for large source areas.

Am Beispiel der in 3 dargestellten Ausführungsform wird das weitere erfindungsgemäße Vorgehen bei der Herstellung der Leiterplatte beschrieben.The example of in 3 illustrated embodiment, the further inventive method is described in the manufacture of the circuit board.

4 zeigt hierzu eine Detailvergrößerung gemäß Ausschnitt A der 3. 4 shows an enlarged detail according to section A of the 3 ,

4 zeigt in vergrößertem Detail einen Ausschnitt aus dem Halbleiterkörper 32 des Bauelements 30, die darauf angebrachte Gate-Kontaktfläche 34 sowie einen Teil der ebenfalls angebrachten Source-Kontaktfläche 36. 4 shows in enlarged detail a section of the semiconductor body 32 of the component 30 , the gate contact surface mounted thereon 34 as well as a part of the likewise attached source contact surface 36 ,

Die Kontaktflächen 34, 36 des Bauelements 30 bestehen nicht aus Kupfer, sondern aus Aluminium oder einer Aluminiumlegierung wie bspw. AlSi oder AlSiCu. Aus diesem Grunde gestaltet sich die galvanische Ankontaktierung der Kontaktflächen 34, 36 mit konventionellen Methoden als schwierig bzw. nicht möglich. Aus diesem Grunde ist das im folgenden beschriebene erfindungsgemäße Verfahren angebracht.The contact surfaces 34 . 36 of the component 30 are not made of copper, but of aluminum or an aluminum alloy such as AlSi or AlSiCu. For this reason, the galvanic Ankontaktierung the contact surfaces designed 34 . 36 with conventional methods as difficult or not possible. For this reason, the method according to the invention described below is appropriate.

Aluminium bzw. Aluminiumlegierungen bilden in Sauerstoffumgebung sehr schnell eine Oxidschicht auf ihrer Oberfläche, die in 4 mit den Bezugszeichen 35 bzw. 37 bezeichnet sind. Diese Oxidschichten werden erfindungsgemäß behandelt.Aluminum or aluminum alloys very rapidly form an oxide layer on their surface in an oxygen environment 4 with the reference numerals 35 respectively. 37 are designated. These oxide layers are treated according to the invention.

Unter dem Begriff des ”Behandelns” der Oxidschicht ist im Kontext der vorliegenden Anmeldung jede Form von physikalischer und/oder chemischer Bearbeitung zu verstehen, die zu einer plattierbaren Oberfläche an dieser Stelle führt. Dabei kann es sich erfindungsgemäß bspw. um ein Entfernen der Oxidschicht handeln, aber auch um eine Konditionierung.The term "treating" the oxide layer in the context of the present application means any form of physical and / or chemical processing that results in a platable surface at that location. In this case, according to the invention, it may be, for example, a removal of the oxide layer, but also a conditioning.

Im folgenden wird anhand des dargestellten Ausführungsbeispiels die Erfindung zunächst am Beispiel des Entfernens der Oxidschicht detaillierter beschrieben.In the following, the invention is first described in more detail using the example of the removal of the oxide layer on the basis of the illustrated embodiment.

Vor der Entfernung der Oxidschicht erfolgt ein Lochreinigungsprozess zum Reinigen der Oberflächen des Substrats und des Halbleiters und insbesondere auch der Lochwandungen. Auf ein nasschemisches Reinigen, wie es als Standardtechnologie bekannt ist (bspw. in Form des Desmear-Prozesses), kann jedoch nicht zurückgegriffen werden, da die heiße alkalische wässrige Lösung das amphotere Aluminium angreift. Als Reinigungsprozesse bieten sich deshalb Trockenreinigungsprozesse wie Plasmareinigung oder UV-Reinigung (ebenfalls als Desmear-Prozesse) an.Before the removal of the oxide layer, a hole cleaning process for cleaning the surfaces of the substrate and the semiconductor and in particular also the hole walls. Wet-chemical cleaning, as known as standard technology (for example in the form of the desmear process), however, it can not be used because the hot alkaline aqueous solution attacks the amphoteric aluminum. Dry cleaning processes such as plasma cleaning or UV cleaning (also known as desmear processes) are therefore suitable as cleaning processes.

Nach dem Reinigen der Lochoberflächen (Wandungen und Böden) erfolgt das bereits angesprochene Entfernen der Oxidschichten 35, 37 im Bereich der Freilegung der Kontaktflächen 34, 36, wie dies in 5 schematisch mit den Pfeilen P1 und P2 veranschaulicht ist. Zum Entfernen der Oxidschichten kann bspw. ein Sputter-Verfahren gewählt werden, bei dem ein Teil der beschleunigten Gasionen eine derart hohe Energie erreicht, die ausreicht, um Teilchen aus der Zieloberfläche zu entfernen (sogenanntes Rücksputtern). Hierzu können beispielsweise Argonionen verwendet werden.After cleaning the hole surfaces (walls and floors), the already mentioned removal of the oxide layers takes place 35 . 37 in the area of the exposure of the contact surfaces 34 . 36 like this in 5 is schematically illustrated with the arrows P1 and P2. To remove the oxide layers, for example, a sputtering method can be selected in which a portion of the accelerated gas ions reaches such a high energy that is sufficient to remove particles from the target surface (so-called back sputtering). For example, argon ions can be used for this purpose.

Das erfindungsgemäße Entfernen der Oxidschicht kann bspw. auch durch chemische Reduktion erfolgen, bspw. mittels eines reduzierend eingestellten Plasmas. Als Prozessgas bietet sich hierbei bspw. Wasserstoff an, der mit dem Sauerstoff aus der Oxidschicht zu Wasser reagiert. Eine weitere Alternative besteht in einem chemischen Auflösen der Oxidschicht, bei dem das Oxid bspw. in alkalischer Lösung als Aluminat in Lösung geht und darunter liegendes metallisches Aluminium freigelegt wird.The removal of the oxide layer according to the invention can, for example, also be carried out by chemical reduction, for example by means of a reducing plasma. As a process gas in this case, for example, offers hydrogen, which reacts with the oxygen from the oxide layer to water. Another alternative is a chemical dissolution of the oxide layer, in which the oxide, for example. In alkaline solution as aluminate dissolves and exposed underlying metallic aluminum.

Um eine Reoxidation auf der Oberfläche der Kontaktflächen 34, 36 zu verhindern, bietet es sich bei den plasmaunterstützten Prozessen an, zumindest den Prozess des Entfernens der Oxidschichten und des sich unmittelbar anschließenden Aufbringens einer Basismetallschicht (vgl. 6) in einer im wesentlichen sauerstofffreien bzw. sauerstoffarmen und/oder druckreduzierten Umgebung durchzuführen. Idealerweise werden zumindest diese beiden Schritte in Vakuumumgebung durchgeführt. Bei chemischen Prozessen erfolgt die Auflösung der Oxidschicht und die Abscheidung der ersten Basismetallschicht ”in situ”.To reoxidize on the surface of the contact surfaces 34 . 36 In the case of plasma-assisted processes, it is appropriate to prevent at least the process of removing the oxide layers and of immediately following application of a base metal layer (cf. 6 ) in an essentially oxygen-free or oxygen-poor and / or pressure-reduced environment. Ideally, at least these two steps are performed in a vacuum environment. In chemical processes, the dissolution of the oxide layer and the deposition of the first base metal layer takes place "in situ".

Als Alternative zu Vakuumprozessen können auch sogenannte ”Open Air”-Plasma-Prozesse eingesetzt werden, bei denen das Plasma räumlich begrenzt erzeugt wird. Auch hier kann das Plasma zunächst z. B. durch Zugabe von Wassersoff reduzierend eingestellt werden, um Oxidschichten von den Aluminiumoberflächen zu entfernen. Danach kann, unter Aufrechterhaltung des Plasmas, dem Plasma mit einem Trägergas Kupfer in Partikelform zugeführt werden und somit in direkter Folge eine Desoxidation und Kupferbeschichtung erfolgen. Dieser Beschichtungsprozess wird dabei so eingestellt, dass die Oberflächen der freigelegten Kontaktflächenbereiche sowie die Lochwandungen gleichzeitig mit einer ausreichend dicken Kupferbeschichtung versehen werden, so dass anschließend eine galvanische Verstärkung mit z. B. Kupfer möglich ist.As an alternative to vacuum processes, so-called "open air" plasma processes can be used in which the plasma is generated spatially limited. Again, the plasma can first z. B. can be adjusted reducing by the addition of Wassersoff to remove oxide layers from the aluminum surfaces. Thereafter, while maintaining the plasma, the plasma can be supplied to the plasma with a carrier gas copper in particle form and thus take place in a direct consequence of deoxidation and copper coating. This coating process is adjusted so that the surfaces of the exposed contact surface areas and the hole walls are provided simultaneously with a sufficiently thick copper coating, so that then a galvanic reinforcement with z. B. copper is possible.

Das Aufbringen der in 6 mit dem Bezugszeichen 40 bezeichneten Basismetallschicht erfolgt bspw. mittels eines Sputter-Verfahrens, bei dem Kupfer direkt auf die von der Oxidschicht befreite Aluminium- bzw. Aluminiumlegierungsoberfläche gesputtert wird. Die Sputterschicht sollte eine im wesentlichen porenfreie Beschichtung der Aluminiumoberfläche und auch der Lochwandungen des Dielektrikums 18 darstellen, was ab ca. 200 bis 300 nm Schichtdicke der Fall ist.Applying the in 6 with the reference number 40 For example, by means of a sputtering method, copper is sputtered directly onto the aluminum or aluminum alloy surface freed from the oxide layer. The sputter layer should have a substantially nonporous coating on the aluminum surface as well as the hole walls of the dielectric 18 represent what is the case from about 200 to 300 nm layer thickness.

Je nach Größe der Kontaktfläche und Legierungszusammensetzung kann das Aufbringen von haftungsverbessernden Schichten oder Schichtfolgen erforderlich sein. Derartige Schichtfolgen können z. B. Ti, Ti-W, Ti-Cu oder andere Kombinationen von Ti-, Cu-, W-Schichten sein. Auf diese Schichten wird dann zusätzlich eine reine Kupferschicht gesputtert.Depending on the size of the contact surface and alloy composition, it may be necessary to apply adhesion-improving layers or layer sequences. Such layer sequences can z. Ti, Ti-W, Ti-Cu or other combinations of Ti, Cu, W layers. In addition, a pure copper layer is sputtered onto these layers.

Alternativ kann auch ein Aufbringen einer Basismetallschicht aus Zink auf den Metalloberflächen 34, 36, erfolgen unter Anwendung eines aus dem Stand der Technik an sich bekannten sogenannten Zinkat-Prozesses oder einer chemischen Abscheidung von Nickel auf dem Aluminium. Im Falle der chemischen Metallabscheidung auf Al müssen die Lochwandungen des Dielektrikums mit einem aus dem Stand der Technik bekannten Verfahren elektrisch leitfähig beschichtet werden, bevor eine galvanische Verstärkung der Basismetallisierung erfolgen kann.Alternatively, depositing a base metal layer of zinc on the metal surfaces 34 . 36 , carried out using a known from the prior art known as zincate process or a chemical deposition of nickel on the aluminum. In the case of the chemical metal deposition on Al, the hole walls of the dielectric must be coated in an electrically conductive manner by a method known from the prior art, before a galvanic reinforcement of the base metallization can take place.

Im Rahmen der Oxidschichtentfernung im Wege des Zinkatprozesses als einer nasschemischen Anwendung wird die Oxidschicht zumindest teilweise abgelöst und in einer wässrigen alkalischen Lösung mit ZnO wird dabei eine dünne Zinkschicht auf dem Aluminium abgeschieden.In the context of the oxide layer removal by means of the zincate process as a wet-chemical application, the oxide layer is at least partially removed and in a water alkaline solution with ZnO a thin zinc layer is deposited on the aluminum.

Eine Leitfähigkeit der Lochwandungen kann bspw. durch Abscheiden eines leitfähigen Polymers auf dem Harzmaterial der Prepregschicht 18 erfolgen, oder alternativ durch einen chemischen Kupferprozess. Bei der Anwendung des Zinkatprozesses erfolgt die Plattierung aus einem z. B. alkalisch/cyanidischen Cu-Elektrolyten, mit dem Kupfer auf der Zinkschicht und der Lochwandung abgeschieden wird. Diese wird z. B. mit 5 μm abgeschieden, danach sind die anderen typischen Leiterplatten-Galvanisierungsprozesse, wie das galvanische Füllen der Sacklöcher möglich. Nach dem angesprochenen alternativen chemischen Cu-Prozess mit ausreichender Schichtdicke (ca. 2 μm) kann direkt in einen sauren Elektrolyten gewechselt werden.Conductivity of the hole walls may be, for example, by depositing a conductive polymer on the resin material of the prepreg layer 18 take place, or alternatively by a chemical copper process. When applying the Zinkatprozesses plating takes place from a z. B. alkaline / cyanide Cu electrolyte, is deposited with the copper on the zinc layer and the hole wall. This is z. B. deposited with 5 microns, then the other typical PCB electroplating processes, such as the galvanic filling of the blind holes are possible. After the mentioned alternative chemical Cu process with sufficient layer thickness (about 2 microns) can be changed directly into an acidic electrolyte.

Die Erfindung beschränkt sich jedoch nicht auf ein Behandeln der Nicht-Kupfer-Metall-Kontaktflächen auf ein Entfernen der sich darauf befindlichen Oxidschicht. Alternativ kann erfindungsgemäß auch eine Konditionierung der Kontaktfläche erfolgen, wie sie nachfolgend detaillierter beschreiben wird.However, the invention is not limited to treating the non-copper-metal pads to remove the oxide layer thereon. Alternatively, according to the invention, a conditioning of the contact surface can take place, as will be described in more detail below.

An die bereits voranstehend beschriebene Locherzeugung und Lochwandreinigung kann eine direkte (chemische) Abscheidung von Nickel auf Aluminium erfolgen. Danach folgen die bereits beschriebenen Prozesse der Abscheidung von chemisch Cu oder einem leitfähigen Polymer auf den Lochwandungen und ggf. der Oberfläche. Danach folgt die galvanische Verstärkung ggf. bis zur vollständigen Verfüllung.At the above-described hole production and perforated wall cleaning can be carried out a direct (chemical) deposition of nickel on aluminum. This is followed by the already described processes of the deposition of chemical Cu or a conductive polymer on the hole walls and possibly the surface. This is followed by galvanic reinforcement, if necessary, until complete filling.

Für eine weitere Variante der galvanischen Beschichtung mit z. B. Kupfer wird die vergleichsweise dünne Oxidschicht auf der Oberfläche belassen, ggf. sogar in der Schichtdicke verstärkt. In einem Konditionierungsschritt wird die Oxidschicht mit einem sogenannten Conditioner (Untergrundverbesserer) belegt. Der Conditioner hat die Eigenschaft, mittels eine reaktiven, häufig komplexierenden Gruppe an die Oberfläche, hier Aluminiumoxid, anzudocken. Der Rest des Moleküls ist organischer Natur. Der Konditionierungsschritt erfolgt bspw. in einem nasschemischen Prozess. Als Conditioner können bspw. Silane mit organischem Rest, Polyolefine o. dgl. dienen. Als Conditioner kann jeder auf einer Oxidschicht aufbringbarer Haftvermittler dienen, mit dessen Hilfe das leitfähige Polymer auf der Oberfläche abgeschieden werden kann. Der Schritt des Konditionierens dient somit im wesentlichen dem Aufbringen einer gut haftenden leitfähigen Polymerschicht, mit deren Hilfe Cu galvanisch auf der betreffenden Oberfläche abgeschieden werden kann.For a further variant of the galvanic coating with z. As copper, the comparatively thin oxide layer is left on the surface, possibly even reinforced in the layer thickness. In a conditioning step, the oxide layer is coated with a so-called conditioner (substrate improver). The conditioner has the property of docking to the surface, here aluminum oxide, by means of a reactive, often complexing group. The rest of the molecule is organic. The conditioning step takes place, for example, in a wet-chemical process. As a conditioner, for example, silanes with organic residue, polyolefins o. The like. Serve. The conditioner can be any adhesion promoter that can be applied to an oxide layer, with the aid of which the conductive polymer can be deposited on the surface. The step of conditioning thus essentially serves to apply a well-adhering conductive polymer layer with the aid of which Cu can be deposited galvanically on the relevant surface.

Danach wird ein leitfähiges Polymer abgeschieden, auf dem nachfolgend Kupfer galvanisch abgeschieden wird. Die Abscheidung des leitfähigen Polymers erfolgt gleichzeitig auf der Lochwandung sowie auf der Oxidoberfläche. Die Oxidschicht ist so dünn, dass diese für die elektrische Funktion und Kontaktierung von untergeordneter Bedeutung ist.Thereafter, a conductive polymer is deposited on which copper is subsequently electrodeposited. The deposition of the conductive polymer takes place simultaneously on the hole wall and on the oxide surface. The oxide layer is so thin that it is of minor importance for the electrical function and contacting.

Die mittels einem wie voranstehend beschriebenen Verfahren aufgebrachte Basismetallschicht bzw. Basismetallschichtfolge 40 wird in einem nächsten Schritt durch Galvanisieren mit einer Kupferschicht 42 verstärkt (vgl. 7). Dieser Vorgang wird auch als ”Plating” bezeichnet. Hierbei können die Sacklöcher V1, VL zur späteren Bildung von Vias vollständig ausgefüllt werden (vgl. 8). Anschließend erfolgt noch ein selektives Ätzen um eine Potenzialtrennung zwischen den Gate- und Source-Kontaktflächen herzustellen (vgl. Bezugszeichen 44 in den 9 und 10). 12 zeigt eine Variante der Lochauffüllung: ab einer bestimmten Fläche des Loches wird dieses nicht mehr vollständig ausgefüllt, wie dies in der Darstellung der 8 für das in der Darstellung rechts abschnittsweise dargestellte Langloch VL veranschaulicht ist, sondern es erfolgt nur ein teilweises Auffüllen 42', wie aus der 12 ersichtlich.The base metal layer or base metal layer sequence applied by a method as described above 40 in a next step, electroplating with a copper layer 42 reinforced (cf. 7 ). This process is also known as "plating". Here, the blind holes V1, VL can be completely filled for later formation of vias (see. 8th ). Subsequently, a selective etching is carried out in order to produce a potential separation between the gate and source contact surfaces (cf. 44 in the 9 and 10 ). 12 shows a variant of the hole filling: from a certain area of the hole this is no longer completely filled, as shown in the representation of 8th is illustrated for the right in sections in the illustration sections shown slot VL, but there is only a partial filling 42 ' , like from the 12 seen.

Gegebenenfalls kann erfindungsgemäß vor dem Einbetten des Bauelements 30 die Aluminiumoxidschicht verstärkt werden. Der Grund hierfür ist, dass Aluminiumoxid ein guter Haftungspartner für die Einbettharze der Prepregschicht 18 ist und für eine gleichmäßige Belegung mit Conditioner eine porenfreie Schicht erforderlich ist. Insbesondere beim anschließenden Löcherbohren wird für das verbleibende Harz eine gute Haftung auf dem Oxid vermittelt. Die Aluminiumoxidschicht auf Chips hat erfahrungsgemäß nur eine geringe, wenige Nanometer dünne Oxidschicht, deren Dichtigkeit und Stabilität zu gering sein kann. Diese Verstärkung kann durch Auslagerung der entsprechenden Oberflächen bei erhöhter Temperatur in sauerstoffhaltiger Umgebung erfolgen oder durch nasschemische Behandlung in oxidierenden Lösungen.Optionally, according to the invention before embedding the device 30 the aluminum oxide layer are reinforced. The reason for this is that alumina is a good adhesion partner for the impregnating resins of the prepreg layer 18 and a pore-free layer is required for even coverage with conditioner. In particular, during the subsequent hole drilling good adhesion to the oxide is mediated for the remaining resin. The aluminum oxide layer on chips has, according to experience, only a small, a few nanometer thin oxide layer whose tightness and stability may be too low. This reinforcement can be carried out by aging the corresponding surfaces at elevated temperature in an oxygen-containing environment or by wet-chemical treatment in oxidizing solutions.

11 zeigt ein Ausführungsbeispiel eines Schichtabfolgelaminats 10' mit einem darin eingebetteten und ankontaktierten Bauelement 30, das Drain-seitig nicht auf einem Substrat aufgebracht ist, sondern in einer Art symmetrischen Aufbaus auch auf der Seite der Drain-Kontaktfläche 38 eine erfindungsgemäße Ankontaktierung aufweist. 11 shows an embodiment of a Schichtabfolgelaminats 10 ' with a component embedded therein and ankontaktkontaktten 30 , which is not deposited on a drain side of a substrate, but in a kind of symmetrical structure also on the side of the drain contact surface 38 having an Ankontaktierung invention.

Claims (18)

Verfahren zum Ankontaktieren eines Bauelements (30) in einer Leiterplattenschichtabfolge (10) mit den folgenden Schritten: – Bereitstellen eines Bauelements (30) mit Kontaktflächen (34, 36, 38) aus einem Metallmaterial, das nicht Kupfer ist, – Herstellen eines Schichtabfolgelaminats (10) mit eingebettetem Bauelement, – Erzeugen von einem oder mehreren Löchern (V1, V2, VL) in einer Oberfläche des Schichtabfolgelaminats (10) zum zumindest partiellen Freilegen der Kontaktflächen (34, 36, 38) des Bauelements (30), – Behandeln von Oxidschichten (35, 37) auf den freigelegten Kontaktflächen (34, 36), – Aufbringen einer Basismetallschicht (40) und – Durchführen eines Galvanisierungsprozesses zum Verstärken der Basismetallschicht (40) mit einer Kupferschicht (42).Method for contacting a component ( 30 ) in a circuit board layer sequence ( 10 ) comprising the following steps: - providing a component ( 30 ) with contact surfaces ( 34 . 36 . 38 ) of a non-copper metal material, - making a laminate laminate ( 10 embedded component, producing one or more holes (V1, V2, VL) in a surface of the laminate laminate ( 10 ) for at least partially exposing the contact surfaces ( 34 . 36 . 38 ) of the component ( 30 ), - treating oxide layers ( 35 . 37 ) on the exposed contact surfaces ( 34 . 36 ), - applying a base metal layer ( 40 ) and - performing a plating process for reinforcing the base metal layer ( 40 ) with a copper layer ( 42 ). Verfahren nach Anspruch 1, mit dem Schritt des Durchführens eines Lochreinigungsprozesses vor dem Schritt des Behandelns.The method of claim 1, including the step of performing a hole cleaning process prior to the step of treating. Verfahren nach Anspruch 1 oder 2, bei dem zumindest die Schritte des Behandelns der Oxidschichten (35, 37) und des Aufbringens der Basismetallschicht (40) in einer im wesentlichen sauerstofffreien bzw. sauerstoffarmen und/oder druckreduzierten Umgebung durchgeführt werden.Method according to claim 1 or 2, wherein at least the steps of treating the oxide layers ( 35 . 37 ) and the application of the base metal layer ( 40 ) in a substantially oxygen-free or oxygen-poor and / or reduced pressure environment are performed. Verfahren nach Anspruch 1 oder 2, bei dem zwischen dem Schritt des Behandelns der Oxidschichten (35, 37) und des Aufbringens der Basismetallschicht (40) eine Haftvermittlerschicht aufgebracht wird.Method according to claim 1 or 2, wherein between the step of treating the oxide layers ( 35 . 37 ) and the application of the base metal layer ( 40 ) an adhesive layer is applied. Verfahren nach einem der Ansprüche 1 bis 4, bei dem der Schritt des Behandelns der Oxidschichten das Entfernen der Oxidschichten (35, 37) umfasst.Method according to one of claims 1 to 4, wherein the step of treating the oxide layers, the removal of the oxide layers ( 35 . 37 ). Verfahren nach Anspruch 5, bei dem der Schritt des Entfernens der Oxidschichten (35, 37) mittels eines Rücksputter-Verfahrens oder mittels einer Reduktion oder durch Auflösen der Oxidschicht erfolgt.The method of claim 5, wherein the step of removing the oxide layers ( 35 . 37 ) is carried out by means of a back-sputtering process or by means of a reduction or by dissolving the oxide layer. Verfahren nach einem der Ansprüche 1 bis 4, bei dem der Schritt des Behandelns der Oxidschichten das Konditionieren der Oxidschichten (35, 37) umfasst.Method according to one of claims 1 to 4, wherein the step of treating the oxide layers, the conditioning of the oxide layers ( 35 . 37 ). Verfahren nach einem der Ansprüche 1 bis 7, bei dem das Aufbringen der Basismetallschicht (40) mittels Plasmabeschichtung (Plasma-Sputtern) oder mittels eines chemischen oder nasschemischen Prozesses erfolgt.Method according to one of claims 1 to 7, wherein the application of the base metal layer ( 40 ) by means of plasma coating (plasma sputtering) or by means of a chemical or wet-chemical process. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die Basismetallschicht (40) eine Dicke zwischen ca. 200 nm und ca. 2 μm aufweist.Method according to one of claims 1 to 8, wherein the base metal layer ( 40 ) has a thickness between about 200 nm and about 2 microns. Verfahren nach einem der Ansprüche 1 bis 9, bei dem vor dem Schritt des Aufbringens der Basismetallschicht (40) ein leitfähiges Polymer abgeschieden wird.Method according to one of claims 1 to 9, wherein prior to the step of applying the base metal layer ( 40 ) a conductive polymer is deposited. Verfahren nach einem der Ansprüche 1 bis 10, bei dem vor dem Herstellen des Schichtabfolgelaminats (10) mit eingebettetem Bauelement (30) die Oxidschichten (35, 37) auf den Nichtkupfer-Kontaktflächen (34, 36, 38) des Bauelements (30) verstärkt werden.Method according to one of claims 1 to 10, wherein prior to the production of the laminate laminate ( 10 ) with embedded component ( 30 ) the oxide layers ( 35 . 37 ) on the non-copper pads ( 34 . 36 . 38 ) of the component ( 30 ). Leiterplatte mit einem Leiterplattenschichtaufbau (10) und darin eingebrachtem Bauelement (30), wobei das Bauelement (30) mindestens eine Kontaktfläche (34, 36, 38) aufweist, die über mindestens ein Sackloch (V1, V2, VL) ankontaktiert ist, wobei die Kontaktfläche (34, 36, 38) im Bereich des mindestens einen Vias (V1, V2, VL) eine Schicht aus metallischem Material aufweist, das nicht Kupfer ist, an die sich direkt und ohne Vorhandensein einer Metalloxidschicht (35, 37) eine Basismetallschicht (40) anschließt, die durch aufgalvanisiertes Kupfer (42) verstärkt ist.Printed circuit board with a printed circuit board layer construction ( 10 ) and incorporated therein component ( 30 ), wherein the component ( 30 ) at least one contact surface ( 34 . 36 . 38 ), which is contacted via at least one blind hole (V1, V2, VL), wherein the contact surface ( 34 . 36 . 38 ) in the region of the at least one vias (V1, V2, VL) has a layer of metallic material which is not copper, to which directly and without the presence of a metal oxide layer ( 35 . 37 ) a base metal layer ( 40 ), which is supported by electroplated copper ( 42 ) is reinforced. Leiterplatte nach Anspruch 12, bei der die Basismetallschicht (40) mittels Plasmabeschichtung (Plasma-Sputtern) oder mittels eines chemischen oder nasschemischen Prozesses aufgebracht ist.Printed circuit board according to claim 12, in which the base metal layer ( 40 ) is applied by means of plasma coating (plasma sputtering) or by means of a chemical or wet-chemical process. Leiterplatte nach Anspruch 12 oder 13, bei der die Basismetallschicht (40) aus Kupfer besteht, oder bei der die Basismetallschicht (40) aus einer Schichtfolge besteht, die Zink und/oder ein leitfähiges Polymer umfasst.A printed circuit board according to claim 12 or 13, wherein the base metal layer ( 40 ) consists of copper, or in which the base metal layer ( 40 ) consists of a layer sequence comprising zinc and / or a conductive polymer. Leiterplatte nach einem der Ansprüche 12 bis 14, bei der die mindestens eine Kontaktfläche (34, 36, 38) außerhalb des Bereichs des mindestens einen Vias (V1, V2, VL) auf der Schicht aus metallischem Material, das nicht Kupfer ist, eine Metalloxidschicht (35, 37) aufweist.Printed circuit board according to one of Claims 12 to 14, in which the at least one contact surface ( 34 . 36 . 38 ) outside the region of the at least one vias (V1, V2, VL) on the layer of metallic material that is not copper, a metal oxide layer ( 35 . 37 ) having. Leiterplatte nach einem der Ansprüche 12 bis 15, bei der die Basismetallschicht (40) eine Dicke zwischen ca. 200 nm und ca. 2 μm aufweist.Printed circuit board according to one of Claims 12 to 15, in which the base metal layer ( 40 ) has a thickness between about 200 nm and about 2 microns. Leiterplatte mit einem Leiterplattenschichtaufbau (10) und darin eingebrachtem Bauelement (30), wobei das Bauelement (30) mindestens eine Kontaktfläche (34, 36, 38) aufweist, die über mindestens ein Sackloch (V1, V2, VL) ankontaktiert ist, wobei die Kontaktfläche (34, 36, 38) im Bereich des mindestens einen Vias (V1, V2, VL) eine Schicht aus metallischem Material aufweist, das nicht Kupfer ist, an die sich ein leitfähiges Polymer anschließt, die durch aufgalvanisiertes Kupfer (42) verstärkt ist.Printed circuit board with a printed circuit board layer construction ( 10 ) and incorporated therein component ( 30 ), wherein the component ( 30 ) at least one contact surface ( 34 . 36 . 38 ), which is contacted via at least one blind hole (V1, V2, VL), wherein the contact surface ( 34 . 36 . 38 ) has in the region of the at least one vias (V1, V2, VL) a layer of metallic material which is not copper, which is followed by a conductive polymer formed by electrodeposited copper ( 42 ) is reinforced. Leiterplatte nach Anspruch 17, bei der die Basismetallschicht aus Nickel besteht.A circuit board according to claim 17, wherein the base metal layer is nickel.
DE102014007429.3A 2014-05-22 2014-05-22 Printed circuit board with component and method for its production Withdrawn DE102014007429A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014007429.3A DE102014007429A1 (en) 2014-05-22 2014-05-22 Printed circuit board with component and method for its production
PCT/EP2015/001034 WO2015176820A1 (en) 2014-05-22 2015-05-21 Printed circuit board with component and method for producing said component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014007429.3A DE102014007429A1 (en) 2014-05-22 2014-05-22 Printed circuit board with component and method for its production

Publications (1)

Publication Number Publication Date
DE102014007429A1 true DE102014007429A1 (en) 2015-11-26

Family

ID=53404484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014007429.3A Withdrawn DE102014007429A1 (en) 2014-05-22 2014-05-22 Printed circuit board with component and method for its production

Country Status (2)

Country Link
DE (1) DE102014007429A1 (en)
WO (1) WO2015176820A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169036B1 (en) * 1999-03-25 2001-01-02 Lucent Technologies Inc. Method for cleaning via openings in integrated circuit manufacturing
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
US20090205859A1 (en) * 2008-02-14 2009-08-20 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6899829B2 (en) * 2000-11-30 2005-05-31 Shipley Company, L.L.C. Conductive polymer colloidal compositions with selectivity for non-conductive surfaces
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
JP5558595B2 (en) * 2012-03-14 2014-07-23 株式会社東芝 Semiconductor device and manufacturing method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
US6169036B1 (en) * 1999-03-25 2001-01-02 Lucent Technologies Inc. Method for cleaning via openings in integrated circuit manufacturing
US20090205859A1 (en) * 2008-02-14 2009-08-20 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Also Published As

Publication number Publication date
WO2015176820A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
AT515101B1 (en) Method for embedding a component in a printed circuit board
DE102006051762B4 (en) High-density printed circuit board and method for its production
DE102005042074A1 (en) Method for producing plated-through holes in semiconductor wafers
DE102010021764A1 (en) Process for the low-temperature pressure sintering connection of two connection partners and arrangement produced thereby
WO2004077548A2 (en) Connection technology for power semiconductors
DE102006037532A1 (en) Method for producing an electrical functional layer on a surface of a substrate
EP3508040B1 (en) Printed circuit board and process to manufacture a printed circuit board
DE102019209889A1 (en) Process for the production of printed circuit boards as well as printed circuit boards produced according to the process
DE102017107648A1 (en) Electrical via (s) in a semiconductor substrate and an associated fabrication method
DE102009058764A1 (en) Method for producing an electronic assembly and electronic assembly
DE102014007429A1 (en) Printed circuit board with component and method for its production
DE102013113917B4 (en) Method for manufacturing a layer stack, electronic component and layer stack
EP0406678A1 (en) Swelling agent for the pre-treatment of polymers to be plated by electrolysis
EP2280592B1 (en) Construction of a contact area on a circuit board
WO2017207078A1 (en) Method for producing a multi-layer circuit board with contacting of inner layers, and multi-layer circuit board and production system
WO2006000291A1 (en) Process for producing a ceramic printed-circuit board
WO2004077547A2 (en) Internal connection system for power semiconductors comprising large-area terminals
EP4190133A1 (en) Method for producing a printed circuit board
DE102009023629B4 (en) Printed circuit board and manufacturing process
DE102005032804B4 (en) Multilayer structure for receiving an electronic circuit
DE102019112030B4 (en) Method for structuring a substrate
DE102012103018B4 (en) Composite insulating layer and method of making the same
EP2458950A1 (en) Method and structure electrode for producing a metallic conductor path structure
DE10126734B4 (en) Redistribution method and component manufactured therewith
DE102006045836B4 (en) Method for producing a via between two surfaces of a semiconductor substrate

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H05K0001180000

Ipc: H05K0003320000

R082 Change of representative

Representative=s name: GLAWE DELFS MOLL PARTNERSCHAFT MBB VON PATENT-, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee