DE102013113030A1 - Method for edge rounding of semiconductor wafers - Google Patents
Method for edge rounding of semiconductor wafers Download PDFInfo
- Publication number
- DE102013113030A1 DE102013113030A1 DE102013113030.5A DE102013113030A DE102013113030A1 DE 102013113030 A1 DE102013113030 A1 DE 102013113030A1 DE 102013113030 A DE102013113030 A DE 102013113030A DE 102013113030 A1 DE102013113030 A1 DE 102013113030A1
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- rounding
- edge
- edges
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 235000012431 wafers Nutrition 0.000 title claims abstract description 92
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Dicing (AREA)
Abstract
Der Erfindung, welche eine Verfahren zur Kantenverrundung von Halbleiter-Wafern betrifft, liegt die Aufgabe zugrunde, ein Verfahren anzugeben, womit in einem Arbeitsgang eine Verrundung einer bereits vorhandenen umlaufenden Kante des Wafers als auch das Vermeiden der Entstehung scharfer Kanten nach einem Prozessschritt, in welchem der Wafer geteilt wird, erreicht und der Aufwand zur Kantenverrundung somit minimiert wird. Diese Aufgabe wird dadurch gelöst, dass zwischen den äußeren umlaufenden Kanten des Halbleiter-Wafers im gleichen Arbeitsschritt, in welchem mindestens eine Kante des Halbleiter-Wafers verrundet wird, eine ebenfalls umlaufende Vertiefung erzeugt wird.The invention, which relates to a method for edge rounding of semiconductor wafers, is based on the object of specifying a method with which, in one operation, rounding of an existing circumferential edge of the wafer and also avoiding the creation of sharp edges after a process step in which the wafer is divided, and the effort for edge rounding is thus minimized. This object is achieved in that a likewise circumferential recess is produced between the outer circumferential edges of the semiconductor wafer in the same work step in which at least one edge of the semiconductor wafer is rounded.
Description
Die Erfindung betrifft ein Verfahren zur Kantenverrundung von Halbleiter-Wafern, bei welchem mindestens eine äußere umlaufende Kante des Halbleiter-Wafers mit einer Rundung versehen wird. The invention relates to a method for the edge rounding of semiconductor wafers, in which at least one outer circumferential edge of the semiconductor wafer is provided with a rounding.
Beispielsweise bei der Herstellung einzelner Wafer-Scheiben aus einem Halbleiterrohmaterial entstehen, unabhängig davon, welche Verfahren zum Zertrennen der Wafer genutzt werden, wie beispielsweise ein Zersägen des Halbleiterrohmaterials, sehr scharfe Kanten in den Außenbereichen der Wafer. For example, in the manufacture of individual wafer slices from a semiconductor raw material, regardless of which processes are used to dice the wafers, such as dicing the semiconductor raw material, very sharp edges are formed in the outer areas of the wafers.
In derartigen Kantenbereichen treten bedingt durch mechanische, thermische oder sonstige Belastungen Spannungsspitzen im Material auf, welche das Risiko einer Zerstörung des Wafers zumindest in den kantennahen Bereichen beinhalten. Zur Verringerung derartiger Spannungen ist bekannt, die Kanten der Wafer zumindest teilweise abzurunden und derartige Absplitterungen (Edge Chipping) und Rissbildungen, und somit der Zerstörung der betroffenen Chips auf dem Wafer, entgegenzuwirken. In such edge regions, stress peaks in the material occur due to mechanical, thermal or other stresses, which involve the risk of destruction of the wafer, at least in the areas near the edges. To reduce such stresses, it is known to at least partially round off the edges of the wafers and counteract such chipping and cracking, and thus the destruction of the affected chips on the wafer.
Derartige Verfahren werden unter anderem in der
Die Rundung wird zum Beispiel mit einem Schleifstein erzeugt. Oft werden auch diamantbesetzte Profilscheiben oder Fräser eingesetzt. The rounding is generated, for example, with a grindstone. Often, diamond-tipped profile discs or cutters are used.
Zur Vermeidung der bekannten Nachteile beim Zersägen von Halbleiterrohlingen zu Wafer-Scheiben ist beispielsweise aus der
Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zur Kantenverrundung von Halbleiter-Wafern zu schaffen, womit in einem Arbeitsgang eine Verrundung einer bereits vorhandenen umlaufenden Kante des Wafers als auch das Vermeiden der Entstehung scharfer Kanten nach einem Prozessschritt, in welchem der Wafer geteilt wird, erreicht und der Aufwand zur Kantenverrundung somit minimiert wird. The invention is thus based on the object to provide a method for edge rounding of semiconductor wafers, which in one operation, a rounding of an existing peripheral edge of the wafer as well as avoiding the emergence of sharp edges after a process step in which the wafer is shared , Achieved and the effort for edge rounding is thus minimized.
Gemäß der Erfindung wird die Aufgabe bei einem Verfahren zur Kantenverrundung der eingangs genannten Art dadurch gelöst, dass zwischen den äußeren umlaufenden Kanten des Halbleiter-Wafers im gleichen Arbeitsschritt, in welchem mindestens eine Kante des Halbleiter-Wafers verrundet wird, eine ebenfalls umlaufende Vertiefung erzeugt wird. According to the invention, the object is achieved in a method for edge rounding of the type mentioned in that between the outer peripheral edges of the semiconductor wafer in the same step, in which at least one edge of the semiconductor wafer is rounded, a likewise circumferential recess is generated ,
Bei der Herstellung der Wafer können scharfe Kanten entstehen, welche die oben beschriebenen Risiken von Ausbrüchen und Rissbildungen in sich bergen. Diese Kanten entstehen beispielsweise am äußeren Rand einer Waferoberfläche und verlaufen um den Wafer herum. Diese umlaufenden Kanten können sowohl auf einer ersten Seite wie einer Oberseite des Wafers als auch auf einer zweiten Seite wie einer Unterseite des Wafers entstehen. The production of the wafers can result in sharp edges that carry the risks of breakouts and cracking described above. For example, these edges are created on the outer edge of a wafer surface and run around the wafer. These circumferential edges may be formed on a first side as well as an upper side of the wafer as well as on a second side like a lower side of the wafer.
Erfindungsgemäß werden in einem Arbeits- oder Prozessschritt bei der Bearbeitung der Halbleiter-Wafer sowohl die beiden scharfen umlaufenden Kanten des Wafers beseitigt als auch eine Vertiefung erzeugt. Diese Vertiefung ist ebenfalls um den äußeren Rand des Wafers umlaufend und verläuft beispielsweise mittig zwischen beiden abgerundeten Kanten. According to the invention, both the two sharp peripheral edges of the wafer are eliminated in a working or process step in the processing of semiconductor wafers and also creates a depression. This recess is also encircling the outer edge of the wafer and extends, for example, centrally between the two rounded edges.
Dabei kann das Verrunden der Waferkanten derart erfolgen, dass je Kante eine Rundung mit dem gleichen oder unterschiedlichen Radius erzeugt wird oder derart, dass eine beide Kanten einbeziehende gemeinsame Rundung mit einem vorgegebenen Radius erzeugt wird. In this case, the rounding of the wafer edges can be carried out such that each edge a rounding with the same or different radius is generated or such that a common rounding including both edges is generated with a predetermined radius.
In einer Ausgestaltung der Erfindung ist vorgesehen, dass die Vertiefung keilförmig und mit einer ersten und einer zweiten Teilrundung ausgeführt ist. In one embodiment of the invention it is provided that the recess is wedge-shaped and executed with a first and a second partial rounding.
Die gleichzeitig erzeugte Vertiefung ist eine keilförmige Vertiefung, welche derart ausgeführt wird, dass diese zwei Teilrundungen aufweist, welche zusammengesetzt das Profil der Vertiefung darstellen. Die Teilrundungen können mit dem gleichen Radius ausgeführt werden wie die Rundung einer benachbarten Kante des Wafers. So können beispielsweise der Radius der oberen Kanten mit dem Radius der oberen Teilrundung der keilförmigen Vertiefung und der Radius der unteren Teilrundung der keilförmigen Vertiefung mit dem Radius der unteren Kante übereinstimmen. In einer besonderen Form stimmen alle Radien aller Kanten überein. The recess formed at the same time is a wedge-shaped depression, which is designed in such a way that it has two partial roundings which, when assembled, represent the profile of the depression. The partial fillets can be made with the same radius as the rounding of an adjacent edge of the wafer. For example, the radius of the upper edges may coincide with the radius of the upper partial rounding of the wedge-shaped recess and the radius of the lower partial rounding of the wedge-shaped recess with the radius of the lower edge. In a special form all radii of all edges match.
In einer weiteren Ausgestaltung der Erfindung ist vorgesehen, dass mehrere umlaufende Vertiefungen erzeugt werden. In a further embodiment of the invention it is provided that a plurality of circumferential recesses are generated.
Es ist vorgesehen die oben beschriebene keilförmige Vertiefung mehrfach zwischen der oberen und der unteren Waferkante einzubringen. Jede dieser Vertiefungen ist wiederum umlaufend und verläuft in einem gleichbleibenden Abstand zu einer benachbarten Vertiefung um die Wafer-Mantelfläche herum. Bei drei oder mehr Vertiefungen können diese gleich oder unterschiedlich voneinander beabstandet angeordnet sein. It is envisaged to introduce the wedge-shaped depression described above several times between the upper and the lower wafer edge. Each of these recesses is again circumferential and extends at a constant distance to an adjacent recess around the wafer circumferential surface. With three or more recesses, these may be arranged the same or different from each other.
In einer besonderen Ausführung der Erfindung ist vorgesehen, dass die Vertiefungen mit unterschiedlichen Teilrundungen und/oder unterschiedlichen Tiefen erzeugt werden. In a particular embodiment of the invention, it is provided that the depressions are produced with different partial roundings and / or different depths.
Erfindungsgemäß kann je Vertiefung sowohl eine unterschiedliche Tiefe als auch unterschiedliche Radien für die jeweils zwei Teilrundungen jeder Vertiefung gewählt werden. According to the invention, a different depth as well as different radii for the respective two partial roundings of each depression can be selected for each depression.
Da die Vertiefungen zur Ausbildung von Sollbruchstellen des Halbleiter-Wafers für ein Zertrennen des Wafers in zwei oder mehr Wafer-Scheiben, wie eingangs im Stand der Technik erläutert, genutzt werden, kann durch ein Einbringen der Vertiefungen nicht nur die Position einer Sollbruchstelle vorgegeben werden, sondern auch eine Reihenfolge des Auseinanderbrechens der Halbleiter-Wafer-Teilscheiben durch verschiedene Tiefen der Vertiefungen. So kann davon ausgegangen werden, dass der Wafer an der Sollbruchstelle mit der tiefsten Vertiefung zuerst durchbricht. Die derart entstandene Halbleiter-Wafer-Teilscheibe wird, wenn diese wiederum mehrere Vertiefungen unterschiedlicher Tiefe aufweist, bei entsprechender mechanischer Beanspruchung an der Sollbruchstelle mit der tiefsten Vertiefung zerbrechen und so weiter. Since the depressions for forming predetermined breaking points of the semiconductor wafer are used for a dicing of the wafer in two or more wafer wafers, as explained in the prior art, by introducing the depressions not only the position of a predetermined breaking point can be predetermined, but also an order of breakage of the semiconductor wafer dividing disks through different depths of the depressions. Thus, it can be assumed that the wafer first breaks through at the predetermined breaking point with the deepest depression. The thus formed semiconductor wafer partial disk is, if this in turn has a plurality of depressions of different depth, break with appropriate mechanical stress at the predetermined breaking point with the deepest depression and so on.
Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden. In den zugehörigen Zeichnungen zeigt The invention will be explained in more detail with reference to an embodiment. In the accompanying drawings shows
Die
Der Wafer
In der
In der Beispieldarstellung befindet sich die Vertiefung
Die Kante
Die
Die erzeugte umlaufende Vertiefung
Vorteilhaft ist hierbei, dass bei einem Zerteilen des Wafers
Die nach der Teilung der Wafers
Das Verfahren ist nicht auf eine Erzeugung einer Vertiefung
Durch eine Ausgestaltung der Erzeugung der Vertiefungen
Die Erzeugung der erfindungsgemäßen Vertiefung
In allen Anwendungsfällen kann die Sollbruchstelle
Die beispielsweise vorliegenden Waferdickendimensionen sind zwischen 200 und 1500µm vor dem Splitten oder Zerteilen, so dass die Teilrundungen Dicken von 100 bis 800µm aufweisen. Die erzeugte Vertiefung
Vorteil bei der Anwendung des Verfahrens ist somit, dass beim Verrunden von Halbleiterwaferkanten und einem beispielsweise mittigen Zerteilen des Wafers, keine Risse entstehen, welche von der Seite in den Wafer führen. Advantage in the application of the method is thus that when rounding semiconductor wafer edges and, for example, a central division of the wafer, no cracks, which lead from the side into the wafer.
Somit werden unerwünschte Kristallschäden in mittleren Regionen des Wafers vermieden und ein teilweises oder vollständiges Zerteilen des Wafers verhindert. Thus, unwanted crystal damage in middle regions of the wafer is avoided and partial or complete wafer dicing is prevented.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
- 1 1
- Halbleiter-Wafer Semiconductor wafer
- 2 2
- Schleifstein grindstone
- 3 3
- Kante des Wafers Edge of the wafer
- 4 4
- Kantenprofil/Einkerbung Edge profile / notch
- 5 5
- Vertiefung deepening
- 6 6
- Teilrundung partial round
- 7 7
- Sollbruchstelle Breaking point
- 8 8th
- Beschichtung/elektronische Bauelemente Coating / electronic components
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- DE 19953131 A1 [0004] DE 19953131 A1 [0004]
- DE 4414373 A1 [0004] DE 4414373 A1 [0004]
- DE 102012001620 A1 [0006, 0033] DE 102012001620 A1 [0006, 0033]
Claims (4)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013113030.5A DE102013113030A1 (en) | 2013-03-28 | 2013-11-26 | Method for edge rounding of semiconductor wafers |
PCT/EP2014/056279 WO2014154863A1 (en) | 2013-03-28 | 2014-03-28 | Method for rounding edges of solid parts generated from solid starting material and solid products produced by this method |
TW103111797A TW201446454A (en) | 2013-03-28 | 2014-03-28 | Method for the edge rounding of solid fragments generated from a solid starting material and solid products produced by means of this method |
EP14720906.8A EP2978575A1 (en) | 2013-03-28 | 2014-03-28 | Method for rounding edges of solid parts generated from solid starting material and solid products produced by this method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013205720.2 | 2013-03-28 | ||
DE102013205720 | 2013-03-28 | ||
DE102013113030.5A DE102013113030A1 (en) | 2013-03-28 | 2013-11-26 | Method for edge rounding of semiconductor wafers |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102013113030A1 true DE102013113030A1 (en) | 2014-10-02 |
Family
ID=51519684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013113030.5A Ceased DE102013113030A1 (en) | 2013-03-28 | 2013-11-26 | Method for edge rounding of semiconductor wafers |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP2978575A1 (en) |
DE (1) | DE102013113030A1 (en) |
TW (1) | TW201446454A (en) |
WO (1) | WO2014154863A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015008037A1 (en) | 2015-06-23 | 2016-12-29 | Siltectra Gmbh | Method for guiding a tear in the edge region of a donor substrate |
DE102015008034A1 (en) | 2015-06-23 | 2016-12-29 | Siltectra Gmbh | Method for guiding a tear in the edge region of a donor substrate |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015006971A1 (en) | 2015-04-09 | 2016-10-13 | Siltectra Gmbh | Method for producing low-loss multi-component wafers |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4414373A1 (en) | 1994-04-25 | 1995-10-26 | Siemens Ag | Standardised geometry semiconductor wafer for diode, transistor, power electronic chip |
DE19953131A1 (en) | 1999-11-04 | 2001-08-02 | Bosch Gmbh Robert | Method and device for rounding edges |
DE102012001620A1 (en) | 2012-01-30 | 2013-08-01 | Siltectra Gmbh | Process for the preparation of thin sheets of low ductility materials by means of temperature-induced mechanical stress using prefabricated polymer films |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07232319A (en) * | 1994-02-24 | 1995-09-05 | M Setetsuku Kk | Method for slicing ingot |
JPH09290358A (en) * | 1996-04-25 | 1997-11-11 | Komatsu Electron Metals Co Ltd | Manufacture of semiconductor wafer and chamfering work device for semiconductor ingot |
JP4224871B2 (en) * | 1998-06-09 | 2009-02-18 | 株式会社Sumco | Manufacturing method of semiconductor substrate |
DE102006060195A1 (en) * | 2006-12-18 | 2008-06-26 | Jacobs University Bremen Ggmbh | Edge rounding of wafers |
-
2013
- 2013-11-26 DE DE102013113030.5A patent/DE102013113030A1/en not_active Ceased
-
2014
- 2014-03-28 EP EP14720906.8A patent/EP2978575A1/en not_active Withdrawn
- 2014-03-28 TW TW103111797A patent/TW201446454A/en unknown
- 2014-03-28 WO PCT/EP2014/056279 patent/WO2014154863A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4414373A1 (en) | 1994-04-25 | 1995-10-26 | Siemens Ag | Standardised geometry semiconductor wafer for diode, transistor, power electronic chip |
DE19953131A1 (en) | 1999-11-04 | 2001-08-02 | Bosch Gmbh Robert | Method and device for rounding edges |
DE102012001620A1 (en) | 2012-01-30 | 2013-08-01 | Siltectra Gmbh | Process for the preparation of thin sheets of low ductility materials by means of temperature-induced mechanical stress using prefabricated polymer films |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015008037A1 (en) | 2015-06-23 | 2016-12-29 | Siltectra Gmbh | Method for guiding a tear in the edge region of a donor substrate |
DE102015008034A1 (en) | 2015-06-23 | 2016-12-29 | Siltectra Gmbh | Method for guiding a tear in the edge region of a donor substrate |
US10280107B2 (en) | 2015-06-23 | 2019-05-07 | Siltectra, GmbH | Method for guiding a crack in the peripheral region of a donor substrate |
US10676386B2 (en) | 2015-06-23 | 2020-06-09 | Siltectra Gmbh | Method for guiding a crack in the peripheral region of a donor substrate |
US10994442B2 (en) | 2015-06-23 | 2021-05-04 | Siltectra Gmbh | Method for forming a crack in the edge region of a donor substrate, using an inclined laser beam |
Also Published As
Publication number | Publication date |
---|---|
WO2014154863A1 (en) | 2014-10-02 |
EP2978575A1 (en) | 2016-02-03 |
TW201446454A (en) | 2014-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013113030A1 (en) | Method for edge rounding of semiconductor wafers | |
DE102007022310A1 (en) | Method for producing a circular saw blade having cooling channels | |
EP2209586A1 (en) | Method for the laser ablation of brittle components | |
DE102013114659B4 (en) | Device for cutting and / or machining an object | |
DE102010032029B4 (en) | Method for separating a round flat plate made of brittle material into several rectangular individual plates by means of laser | |
EP2922659A1 (en) | Method for producing a valve device and corresponding valve device | |
DE102014117874A1 (en) | Process and workpiece | |
EP2719864A1 (en) | Adapter for a blade-disc connection for a rotor of a fluid flow engine and a corresponding rotor of a fluid flow engine | |
DE69810214T2 (en) | Process for producing a drill blank | |
DE3209300A1 (en) | Veneer edge | |
EP2193882A2 (en) | Set diamond blade | |
DE102015210864A1 (en) | clutch assembly | |
EP1738622B8 (en) | Circuit board panel with a plurality of circuit carriers and method for individually separating circuit carriers belonging to a circuit board panel | |
DE102013209179A1 (en) | Method for the repair of components | |
EP3181293A1 (en) | Finishing tool possessing locally varying cutting ability | |
DE102018219036A1 (en) | Tire vulcanization mold and its production process | |
DE102012210047A1 (en) | Process for cutting a single crystal | |
EP3348770B1 (en) | Method for manufacturing a door leaf and door leaf with filling area | |
DE102016220433A1 (en) | A method of aligning a first object with respect to a second object | |
DE102018203985A1 (en) | Method and device for the sequential separation of a workpiece into sections of any section contour | |
DE202005021802U1 (en) | Cutting wheel | |
DE112015006331T5 (en) | Window for covering an optoelectronic semiconductor chip, window comprising a plurality of windows, method for producing windows and optoelectronic semiconductor component | |
DE102020008063A1 (en) | Molded part and method of making such a molded part | |
DE102016111144A1 (en) | Method for producing a plurality of components and component | |
DE102015114258A1 (en) | Tool for the production of cutting discs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R082 | Change of representative |
Representative=s name: PATENTANWAELTE LIPPERT, STACHOW & PARTNER, DE Representative=s name: LIPPERT STACHOW PATENTANWAELTE RECHTSANWAELTE , DE |
|
R016 | Response to examination communication | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final | ||
R082 | Change of representative |
Representative=s name: KEHL, ASCHERL, LIEBHOFF & ETTMAYR - PATENTANWA, DE |