DE102013106795A1 - Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102013106795A1
DE102013106795A1 DE201310106795 DE102013106795A DE102013106795A1 DE 102013106795 A1 DE102013106795 A1 DE 102013106795A1 DE 201310106795 DE201310106795 DE 201310106795 DE 102013106795 A DE102013106795 A DE 102013106795A DE 102013106795 A1 DE102013106795 A1 DE 102013106795A1
Authority
DE
Germany
Prior art keywords
dopant
zone
doped
counter
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201310106795
Other languages
English (en)
Other versions
DE102013106795B4 (de
Inventor
Hans-Joachim Schulze
Anton Mauder
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013106795A1 publication Critical patent/DE102013106795A1/de
Application granted granted Critical
Publication of DE102013106795B4 publication Critical patent/DE102013106795B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung (100) umfasst eine dotierte Schicht (120), die einen ersten Dotierstoff eines ersten Leitfähigkeitstyps enthält. In der dotierten Schicht (120) ist eine gegendotierte Zone (121) in einem Randgebiet (190) gebildet, das ein Elementgebiet (150) der Halbleitervorrichtung (100) umgibt. Die gegendotierte Zone (121) enthält wenigstens den ersten Dotierstoff und einen zweiten Dotierstoff eines zweiten Leitfähigkeitstyps, der zu dem ersten Leitfähigkeitstyp entgegengesetzt ist. Eine Konzentration des zweiten Dotierstoffs beträgt wenigstens 20 % und höchstens 100 % der Konzentration des ersten Dotierstoffs. Die Dotierstoffe in der gegendotierten Zone (121) vermindern die Ladungsträgerbeweglichkeit und die Minoritätsladungsträger-Lebensdauer derart, dass die dynamische Robustheit der Halbleitervorrichtung (100) gesteigert ist.

Description

  • HINTERGRUND
  • Leistungshalbleitervorrichtungen werden als Schalter in Leistungselektronikschaltungen zum Ein- und Ausschalten von mit Hochströmen gespeisten Lasten verwendet. Gewöhnlich sind Leistungshalbleitervorrichtungen in der Lage, eine große Menge an elektrischem Strom in einem "Ein"-Zustand zu führen und eine große Rückwärts-Vorspannung in einem "Aus"-Zustand zu tragen bzw. auszuhalten.
  • Es ist wünschenswert, die Zuverlässigkeit von Halbleitervorrichtungen zu verbessern.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung anzugeben, die jeweils obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung mit den Merkmalen des Anspruchs 1 bzw. 15 und durch ein Verfahren mit den Merkmalen des Patentanspruchs 16 gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine dotierte Schicht, die einen ersten Dotierstoff eines ersten Leitfähigkeits- bzw. Leitungstyps enthält. In der dotierten Schicht ist in einem ein Elementgebiet der Halbleitervorrichtung umgebenden Randgebiet eine gegendotierte Zo- ne gebildet. Die gegendotierte Zone enthält wenigstens einen ersten Dotierstoff des ersten Leitfähigkeitstyps und einen zweiten Dotierstoff eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist. In der gegendotierten Zone beträgt eine Konzentration des zweiten Dotierstoffs wenigstens 20 % und höchstens 100 % einer Konzentration des ersten Dotierstoffs.
  • Gemäß einem anderen Ausführungsbeispiel umfasst ein Leistungs-IGFET (Feldeffekttransistor mit isoliertem Gate) eine dotierte Schicht, die erste Dotierstoffelemente eines ersten Leitfähigkeitstyps enthält. Eine gegendotierte Zone ist in der dotierten Schicht in einem ein Elementgebiet der Halbleitervorrichtung umgebenden Randgebiet gebildet, wobei die gegendotierte Zone wenigstens die ersten Dotierstoffelemente und zweite Dotierstoffelemente eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, enthält. Eine Konzentration der zweiten Dotierstoffelemente beträgt wenigstens 20 % und höchstens 100 % einer Konzentration der ersten Dotierstoffelemente.
  • Gemäß einem Ausführungsbeispiel, das sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung bezieht, ist eine dotierte Schicht vorgesehen. Eine gegendotierte Zone wird in der dotierten Schicht in einem ein Elementgebiet der Halbleitervorrichtung umgebenden Randgebiet gebildet. Die gegendotierte Zone enthält wenigstens einen ersten Dotierstoff des ersten Leitfähigkeitstyps und einen zweiten Dotierstoff eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist. Eine Konzentration des zweiten Dotierstoffs beträgt wenigstens 20 % und höchstens 100 % der Konzentration des ersten Dotierstoffs.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie bilden einen Teil der Offenbarung und sind in dieser enthalten. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung, um Prinzipien der Erfindung zu erläutern. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser zu verstehen sind. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1A ist eine schematische Draufsicht auf eine Halbleitervorrichtung mit einem Randgebiet und einem Element- bzw. Zellgebiet gemäß einem Ausführungsbeispiel der Erfindung.
  • 1B ist eine schematische Schnittdarstellung der Halbleitervorrichtung von 1A.
  • 2A ist ein Diagramm, das Dotierungsprofile längs einer Linie I-I in einem Elementgebiet der Halbleitervorrichtung von 1B gemäß einem Ausführungsbeispiel zeigt, das sich auf dotierte epitaktische Schichten auf einer hochdotierten Substratschicht bezieht.
  • 2B ist ein Diagramm, das die Dotierungsprofile längs einer Linie II-II in einem Randgebiet der Halbleitervorrichtung von 1B zeigt.
  • 3A ist ein schematisches Diagramm, das Dotierungsprofile längs einer Linie I-I in einem Elementgebiet der Halbleitervorrichtung von 1B gemäß einem Ausführungsbeispiel zeigt, das sich auf eine mit Arsen dotierte Substratschicht bezieht.
  • 3B ist ein schematisches Diagramm, das Dotierungsprofile längs einer Linie II-II in einem Randgebiet der Halbleitervorrichtung von 1B gemäß dem Ausführungsbeispiel zeigt, das sich auf eine mit Arsen dotierte Substratschicht bezieht.
  • 4A ist eine schematische Schnittdarstellung einer Halbleitervorrichtung mit einer Diode und einer gegendotierten Zone gemäß einem weiteren Ausführungsbeispiel.
  • 4B ist eine schematische Schnittdarstellung einer Halbleitervorrichtung mit einem Bipolartransistor mit isoliertem Gate und einer gegendotierten Zone gemäß einem weiteren Ausführungsbeispiel.
  • 5 ist ein vereinfachtes Flussdiagramm eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder zusammen mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Änderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der begleitenden Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente oder Herstellungsprozesse mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Begriffe wie "umfassen", "enthalten", "aufweisen", "haben" und ähnliche Begriffe sind offene Begriffe, d.h., neben den "umfassten" Elementen können weitere Elemente vorliegen. Mit bestimmten und unbestimmten Artikeln gekennzeichnete Elemente können sowohl im Singular als auch im Plural vorhanden sein, sofern nicht ausdrücklich etwas anderes angegeben ist.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zum Dotierungstyp "n" und "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration als ein "n"-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration müssen nicht notwendigerweise die gleiche absolute Dotierungskonzentration haben. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen aufweisen.
  • 1A zeigt eine Halbleiterscheibe bzw. einen Halbleiterkörper 100 einer Halbleitervorrichtung mit einem ein Elementgebiet bzw. Zellgebiet 150 umgebenden Randgebiet 190. Das Randgebiet 190 erstreckt sich direkt längs eines Randes der Halbleiterscheibe 100 zwischen dem Elementgebiet 150 und einer Vereinzelichungsfläche 103 und kann eine Breite von wenigstens einigen 10 Mikrometer oder mehr als 100 Mikrometer abhängig von einer gewünschten Vorrichtungsspannungssperrfähigkeit haben. Innerhalb des Randgebietes 190 können Randabschlusselemente gebildet sein, um einen elektrischen Feldgradienten in dem Randgebiet 190 zu formen, was in niedrigeren maximalen elektrischen Feldstärken resultiert.
  • Das Elementgebiet 150 kann eines oder mehrere Halbleiterelemente umfassen, die die Funktion der Halbleitervorrichtung definieren, beispielsweise eine Diode, einen Bipolartransistor, einen JFET (Junction- bzw. Übergangs-Feldeffekttransistor), IGFET, beispielsweise einen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) in der üblichen Bedeutung einschließlich FETs mit metallischen und nicht-metallischen Gateelektroden oder einen IGBT (Bipolartransistor mit isoliertem Gate), wobei jeder Transistor eine Vielzahl von Transistorzellen umfassen kann, die in Zellanordnungen bzw. -arrays angeordnet sind. Die MOSFETs können Superübergangs-MOSFETs sein, welche auf einem Kompensationseffekt beruhen, indem beispielsweise aufeinander angeordnete p-dotierte und n-dotierte Säulen verwendet werden, um die Spannungssperrfähigkeit der Driftzone zu verbessern. Hinsichtlich MOSFETs und IGBTs können die Source/Emitter- und Bodyzonen sowie Gateelektrodenstrukturen in dem Elementgebiet 150 gebildet sein. Hinsichtlich Dioden kann der Anodenbereich in dem Elementgebiet 150 gebildet sein. Weitere Halbleiterelemente in dem Elementgebiet 150 können logische Schaltungen, Treiberschaltungen, Prozessorschaltungen oder Speicherschaltungen sein.
  • Das Elementgebiet 150 kann scharfe Ecken haben. Gemäß dem veranschaulichten Ausführungsbeispiel hat das Elementgebiet 150 gerundete Ecken. Die Halbleiterscheibe 100 kann aus einem monokristallinen Halbleitersubstrat, beispielsweise einem monokristallinen Siliziumwafer gebildet sein und sie kann weitere dotierte und undotierte Abschnitte, epitaktische Halbleiterschichten und zuvor hergestellte Isolationsstrukturen umfassen.
  • Gemäß der in 1B gezeigten Schnittdarstellung umfasst die Halbleiterscheibe 100 eine dotierte Schicht 120, die einen ersten Dotierstoff eines ersten Leitfähigkeitstyps enthält. Wenigstens ein Teil einer gegendotierten Zone 121 ist in dem Randgebiet 190 der dotierten Schicht 120 gebildet. Zusätzlich zu dem ersten Dotierstoff enthält die gegendotierte Zone 121 einen zweiten Dotierstoff eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, wobei innerhalb der gegendotierten Zone 121 eine Konzentration des zweiten Dotierstoffs wenigstens 20 % und höchstens 100 % einer Konzentration des ersten Dotierstoffs beträgt.
  • Gemäß einem Ausführungsbeispiel ist der erste Leitfähigkeitstyp der n-Typ, und der zweite Leitfähigkeitstyp ist der p-Typ. Beispielsweise ist der erste Dotierstoff Arsen oder Phosphor, und der zweite Dotierstoff ist Bor, Gallium, Aluminium oder Indium. Gemäß anderen Ausführungsbeispielen ist der erste Leitfähigkeitstyp der p-Typ, und der erste Dotierstoff ist Bor, Gallium, Aluminium oder Indium, wohingegen der zweite Dotierstoff Arsen oder Phosphor ist.
  • In herkömmlichen Leistungshalbleitervorrichtungen können dynamische Effekte in dem Randgebiet 190 in lokal gesteigerten Stromdichten resultieren. Beispielsweise können an einer Frontseite der Halbleiterscheibe durch Löcher verursachte gesteigerte Stromdichten zu einem dynamischen Avalanche- bzw. Durchbrucheffekt führen, was die dielektrische Stärke in Rückwärtsrichtung reduziert. An einer Rückseite der Halbleitervorrichtung kann eine gesteigerte Elektronenstromdichte in dem Gebiet eines hochdotierten Rückseitenemitters oder einer Drainzone das elektrische Feld "flippen" bzw. schnell verändern, was auch in einer reduzierten dielektrischen Stärke in Rückwärtsrichtung resultieren kann.
  • Stattdessen ist gemäß den Ausführungsbeispielen die effektive Nettodotierungskonzentration in dem Randgebiet 190 reduziert. Die sich ergebende reduzierte Emitterwirksamkeit resultiert ihrerseits in geringeren Stromdichten in dem Randgebiet 190. Weiterhin reduziert der zusätzliche Dotierstoff in der gegendotierten Zone 121 die Ladungsträgerbeweglichkeit und die Minoritätsladungsträger-Lebensdauer in dem Randgebiet 190. Als ein Ergebnis ist in dem Ein- bzw. Einschaltzustand einer in dem Elementgebiet 150 der Halbleiterscheibe 100 gebildeten inversen Diode die Injektion von freien Ladungsträgern reduziert, und unerwünschte dynamische Effekte in dem Randgebiet 190 können vermieden werden, die für die Halbleitervorrichtung zerstörend sein können. Die lokale Gegendotierung in dem Randgebiet 190 steigert die dynamische Robustheit der in dem Elementgebiet 150 gebildeten Halbleiterelemente.
  • Die gegendotierte Zone 121 kann in einem Teil des Randgebietes 190 beispielsweise längs eines Abschnitts von einem der vier Ränder einer rechteckförmigen Halbleiterscheibe, längs Abschnitten von zwei, drei oder vier Rändern gebildet sein oder kann sich längs eines, zwei, drei oder vier vollständigen Rändern erstrecken. Gemäß einem Ausführungsbeispiel kann die gegendotierte Zone 121 in einem Umfangsteil des Randgebiets 190 direkt angrenzend an den Rand der Halbleiterscheibe 100 oder in einem zu dem Rand versetzten Teil gebildet sein. Gemäß einem anderen Ausführungsbeispiel ist die gegendotierte Zone 121 ungefähr in dem gesamten Randgebiet 190 gebildet. Die gegendotierte Zone 121 kann sich bis zu einem bestimmten Grad in das Elementgebiet 150 erstrecken. Gemäß einem anderen Ausführungsbeispiel ist die gegendotierte Zone 121 nicht in dem Elementgebiet 150 gebildet derart, dass die Vorrichtungswirksamkeit nicht in dem Elementgebiet 150 vermindert ist. Die gegendotierte Zone 121 kann bis zu der Vereinzelichungsfläche 103 der Halbleiterscheibe 100 reichen. Gemäß einem anderen Ausführungsbeispiel reicht die gegendotierte Zone 121 nicht zu der Vereinzelichungsfläche 103 der Halbleiterscheibe 100.
  • Für jeden Teil innerhalb der gegendotierten Zone 121 beträgt eine Konzentration des zweiten Dotierstoffes wenigstens 20 % von derjenigen des ersten Dotierstoffes, um einen merklichen Effekt zu erhalten. Gemäß anderen Ausführungsbeispielen ist die Konzentration des zweiten Dotierstoffes wenigstens 50 %, beispielsweise wenigstens 90 % oder nahe, jedoch nicht überschreitend, bei der Konzentration des ersten Dotierstoffes, um ein Streuen und eine Rekombination von Ladungsträgern in der gegendotierten Zone 121 zu maximieren. Gemäß einem Ausführungsbeispiel kompensiert der zweite Dotierstoff den ersten Dotierstoff um wenigstens 20 % und höchstens 100 %. Gemäß einem Ausführungsbeispiel ist die Kompensation ungefähr vollständig, jedoch wird jede lokale Überkompensation vermieden.
  • Die dotierte Schicht 120 kann weitere Teile des ersten und zweiten Leitfähigkeitstyps umfassen. Beispielsweise kann gemäß einem Ausführungsbeispiel, das z.B. auf MOSFETs, Dioden oder IGFETs bezogen ist, die dotierte Schicht 120 eine Feldstoppzone 125 des ersten Leitfähigkeitstyps und eine Driftzone 128 des ersten Leitfähigkeitstyps umfassen, wobei die Driftzone 128 eine niedrigere Nettodotierungskonzentration als die Feldstoppzone 125 hat. Beispielsweise ist die Nettodotierungskonzentration in der Feldstoppzone 125 wenigstens zehn Mal höher als in der Driftzone 128. In der Driftzone 128 können jeweils Bodybereiche des zweiten Leitfähigkeitstyps und Sourcebereiche des ersten Leitfähigkeitstyps als Wannen gebildet sein.
  • Die dotierte Schicht 120 kann außerdem eine hochdotierte Substratschicht 124 umfassen, die in direktem Kontakt mit der Feldstoppzone 125 angeordnet ist. Beispielsweise ist die Nettodotierungskonzentration in der Substratschicht 124 wenigstens zehn Mal höher als in der Feldstoppzone 125. Die Substratschicht 124 und die Feldstoppzone 125 können eine gemeinsame Zwischenfläche bilden, entlang der die gegendotierte Zone 121 in dem Randgebiet 190 gebildet ist. Die gegendotierte Zone 121 kann sich in die Substratschicht 124 erstrecken. Gemäß Ausführungsbeispielen ohne Feldstoppzone kann die Substratschicht 124 direkt an die Driftzone 128 angrenzen. Die Substratschicht 124 und die Driftzone 128 können eine gemeinsame Zwischenfläche bilden, entlang der die gegendotierte Zone 121 in dem Randgebiet 190 gebildet ist. Die gegendotierte Zone 121 kann sich in die Substratschicht 124 erstrecken. Alternativ kann die gegendotierte Zone 121 auf die Substratschicht 124 in beiden Fällen eingeschränkt sein. Die Substratschicht 124 kann den gleichen Leitfähigkeitstyp wie die dotierte Schicht 120 haben.
  • Eine Rückseitenmetallisierung 170 kann an einer Oberfläche der Substratschicht 124 gebildet sein, die entgegengesetzt zu den Drift- und Feldstoppzonen 128, 125 ist. Die Rückseitenmetallisierung 170 ist elektrisch mit der Driftzone 128 in der dotierten Schicht 120 durch die Substratschicht 124 verbunden, die in dem Fall von MOSFETs, Dioden oder IGFETs hochdotiert und von dem gleichen Leitfähigkeitstyp wie die Driftzone 128 ist. In dem Randgebiet 190 ist die gegendotierte Zone 121 zwischen der Driftzone 128 in der dotierten Schicht 120 und der Rückseitenmetallisierung 170 gebildet. Gemäß einem Ausführungsbeispiel kann sich die gegendotierte Zone 121 von der Driftzone 128 zu der Rückseitenmetallisierung 170 erstrecken. Gemäß anderen Ausführungsbeispielen ist die gegendotierte Zone 121 lediglich in der Feldstoppzone 125, lediglich in der Substratschicht 124 oder in Teilen von der Feldstoppzone 125 und der Substratschicht 124 gebildet. Gemäß einem Ausführungsbeispiel kann die gegendotierte Zone 121 lediglich in der Driftzone 120 oder in Teilen von der Driftzone 120 und der Feldstoppzone 125 oder der Substratschicht 124 jeweils gebildet sein. Die 2A und 2B zeigen Dotierungsprofile längs Linien I-I und II-II von 1B gemäß einem Ausführungsbeispiel, das sich auf stufenweise dotierte epitaktische Schichten bezieht.
  • 2A zeigt die Dotierungsprofile eines ersten Dotierstoffes durch ein Elementgebiet 150 in einer Richtung senkrecht zu einer planaren Zwischenfläche zwischen der dotierten Schicht 120 und der Substratschicht 124. Die Substratschicht 124 kann eine Anfangsdotierungskonzentration haben, die größer ist als 1017 cm–3, beispielsweise etwa 5 × 1018 cm–3 oder noch höher. Eine erste Unterschicht 125 der dotierten Schicht 120 ist eine epitaktische Schicht mit einer gleichmäßigen Anfangskonzentration, die niedriger ist als diejenige der Substratschicht 124, beispielsweise 2 × 10 cm–3. Eine zweite Unterschicht 128 der dotierten Schicht 120 ist eine epitaktische Schicht mit einer gleichmäßigen Anfangsdotierungskonzentration, die niedriger ist als diejenige der ersten Unterschicht 125, beispielsweise 1014 cm–3. Die zweite Unterschicht 128 kann eine Driftzone bilden, und die erste Unterschicht 125 kann eine Feldstoppzone sein. Das Dotierungsprofil 201 gibt das anfängliche Dotierungskonzentrationsprofil an. Der Dotierstoff in der Substratschicht 124 ist der gleiche wie in der ersten Unterschicht 125, beispielsweise Phosphor. Das Enddotierungsprofil 211 resultiert aus dem Anfangsdotierungsprofil 201 nach Anwenden eines thermischen Glühens bei hohen Temperaturen, beispielsweise 1150 Grad Celsius, für 200 Minuten. Während des Glühens diffundierten Dotierstoffelemente aus den höher dotierten Bereichen zu den niedriger dotierten Bereichen derart, dass das Dotierungsprofil glätter wird. Gemäß einem Ausführungsbeispiel ist die Anfangsdotierungskonzentration der ersten Unterschicht 125 und/oder der zweiten Unterschicht 128 nicht gleichmäßig, sondern kann sich in der Richtung zu der Substratschicht 124 verändern.
  • 2B zeigt die Dotierungsprofile in dem Randgebiet 190. Zusätzlich zu den Dotierungsprofilen 201, 211 von 2A zeigt 2B ein Anfangsdotierungsprofil 202 für einen zweiten Dotierstoff des zweiten Leitfähigkeitstyps, das aus einem Implantieren von Bor an der Zwischenfläche zwischen der dotierten Schicht 120 und der Substratschicht 124 mit einer Gebiets- bzw. Flächendichte von 2 × 1014 cm–2 und einer Implantationsenergie von 45 keV in dem Randgebiet 190 resultiert. Das Enddotierungsprofil 212 für den zweiten Dotierstoff liegt nach dem thermischen Glühen vor. Die Anfangsdotierstoffkonzentration 212 von Bor ist derart gewählt, dass keine Überkompensation des ersten Dotierstoffes nach dem Glühen auftritt. Der Leitfähigkeitstyp der gegendotierten Zone 121 bleibt der Gleiche wie in den Nachbargebieten der dotierten Schicht 120. Die effektive Nettodotierstoffkonzentration ist reduziert. Die sich ergebende reduzierte Emitterwirksamkeit ihrerseits resultiert in niedrigeren Stromdichten in dem Randgebiet 190.
  • Die Implantation des zweiten Dotierstoffs kann durchgeführt werden, bevor die Feldstoppzone 125 und die Driftzone 128 epitaktisch auf die Substratschicht 124 aufgewachsen sind. Ein Hochtemperaturprozess, beispielsweise ein RTA-(schneller thermischer Glüh-)Prozess oder ein Laserprozess kann verwendet werden, um Implantationsschäden zu glühen bzw. auszuheilen, die durch den zweiten Dotierstoff vor der epitaktischen Abscheidung verursacht sind. Ein Oxidationsprozess kann vorgenommen werden, um Implantationsschäden auszuheilen, die bei hohen Implantationsdosen auftreten, wobei das aufgewachsene Oxid entfernt wird, bevor weitere Teile der dotierten Schicht 120 auf die Substratschicht 124 aufgewachsen werden. Gemäß einem Ausführungsbeispiel ist der erste Dotierstoff Phosphor, und der zweite Dotierstoff ist Bor, derart, dass die ähnlichen Diffusionseigenschaften von Bor und Phosphor verwendet werden können, um eine lokale Überkompensation zu vermeiden, wie dies in 2B veranschaulicht ist.
  • Die 3A und 3B beziehen sich auf ein Ausführungsbeispiel, das eine Substratschicht 124 verwendet, das einen dritten Dotierstoff enthält, und zeigen Dotierstoffprofile längs Linien I-I und II-II in 1B. Gemäß 3A zeigt die Substratschicht 124 ein Anfangsdotierstoffprofil 301b von Arsen mit einer gleichmäßigen Anfangsdotierstoffkonzentration von etwa 5 × 1018 cm–3 entsprechend einem spezifischen elektrischen Widerstand von etwa 10 mOhmcm. Weiterhin umfassen in dem Elementgebiet 150 die weiteren Teile der dotierten Schicht 120 eine erste Unterschicht 125, die direkt an die Substratschicht 124 angrenzt und eine anfängliche gleichmäßige Dotierstoffkonzentration eines ersten Dotierstoffs von 2 × 1015 cm–3 hat, und eine zweite Unterschicht 128 mit einer gleichmäßigen anfänglichen Dotierstoffkonzentration des ersten Dotierstoffs von etwa 1014 cm–3. Nach einem thermischen Glühen für 200 Minuten bei 1150 Grad Celsius resultieren das Enddotierstoffprofil 311a für Phosphor und das Enddotierstoffprofil 311b für Arsen aus den Anfangsdotierstoffprofilen 301a, 301b. Gemäß einem Ausführungsbeispiel ist die Anfangsdotierstoffkonzentration der ersten Unterschicht 125 und/oder der zweiten Unterschicht 128 nicht gleichmäßig, sondern kann sich in der Richtung zu der Substratschicht 124 verändern.
  • 3B zeigt die Enddotierstoffprofile in dem Randgebiet 190. Die Anfangs- und Enddotierstoffprofile 301a, 301b, 311a, 311b entsprechen denjenigen von 3A. Weiterhin wird zum Bilden der gegendotierten Zone 121 ein Anfangsdotierungsprofil 303 für den zweiten Dotierstoff, beispielsweise Bor, erzeugt mittels einer Implantation von 2 × 1014 cm–2 Bor und einer Implantationsenergie von 80 keV. Nach dem thermischen Glühen resultiert ein Enddotierstoffprofil 313 für Bor. Da die Diffusionslänge für Bor größer ist als diejenige von Arsen, kann das Bor das Arsen in einer bestimmten Distanz zu der Substratschicht 124 überkompensieren.
  • Eine zusätzliche Implantation eines Dotierstoffes mit dem gleichen Leitfähigkeitstyp wie Arsen kann verwendet werden, um eine lokale Überkompensation zu vermeiden. Beispielsweise wird Phosphor mir einer Implantationsdosis von 2 × 10 cm–2 bei einer Implantationsenergie von 45 keV an der Zwischenfläche zwischen der Substratschicht 124 und weiteren Teilen der dotierten Schicht 120 implantiert, wie dies mit dem Anfangsdotierungsprofil 302 gezeigt ist. Aufgrund der ähnlichen Diffusionseigenschaften von Phosphor und Bor nähert sich nach einem Glühen das Enddotierstoffprofil 312 für den ersten Dotierstoff, der Phosphor ist, an dasjenige des zweiten Dotierstoffes an, der Bor ist.
  • Wie in 3B veranschaulicht ist, kompensieren die Phosphorund Borimplantationen einander nach dem Glühen, so dass eine lokale Überkompensation von Arsen zuverlässig vermieden wird. Eine totale Konzentration der ersten und dritten Dotierstoffe ist höher als die Konzentration des zweiten Dotierstoffes in der gegendotierten Zone 121. Die zusätzliche Phosphorimplantation steigert ein Streuen und eine Rekombination von Ladungsträgern, was in einer reduzierten Ladungsträgerbeweglichkeit und Minoritätsladungsträger-Lebensdauer in dem Randgebiet 190 resultiert.
  • Während die Ausführungsbeispiele der 3A und 3B eine kombinierte Phosphor/Borimplantation mit einer Arsen-Substratschicht kombinieren, können andere Ausführungsbeispiele beide Implantationen in Kombination mit einer anderen Substratschicht vorsehen, um Gebrauch zu machen von der Reduktion der Ladungsträgerbeweglichkeit und Minoritätsladungsträger-Lebensdauer.
  • Die Ausführungsbeispiele sehen eine lokale Reduktion der Injektion von freien Ladungsträgern in das Randgebiet durch eine lokale kompensationsähnliche Implantation vor, um die dynamische Robustheit der Halbleitervorrichtungen zu erhöhen.
  • Gemäß anderen Ausführungsbeispielen kann die Bildung der gegendotierten Zone 121 mit der Bildung einer Feldstoppzone in der dotierten Schicht 120 im Randgebiet 190 und im Elementgebiet 150 ohne einen Epitaxieprozess, der verschiedene Dotierungskonzentrationen liefert, kombiniert werden. Beispielsweise kann eine Feldstoppzone durch Erhöhen einer lokalen Phosphorkonzentration bezüglich einer lokalen Borkonzentration oder durch Vorsehen einer merklich höheren Implantationsenergie für Bor als für Phosphor vorgesehen werden. Das sich ergebende Dotierstoffprofil kann in einer Feldstoppzone resultieren, die einen Dotierstoffkonzentrationspegel zeigt, der verglichen mit einer Feldstoppzone, die aus einer epitaktisch aufgewachsenen Schicht gebildet ist, hoch ist.
  • Eine Dotierstoffkonzentration in der Feldstoppzone in dem Bereich von 1015 cm bis 1016 cm–3 oder höher verschiebt den Start einer Ladungsträgererzeugung an der n/n+-Zwischenfläche zu höheren Stromdichten.
  • 4A bezieht sich auf ein eine Diode betreffendes Ausführungsbeispiel. Eine Halbleiterscheibe 100 umfasst eine dotierte Schicht 120 mit einer hoch n+-dotierten ersten Unterschicht 124 und einer zweiten Unterschicht 126 mit einer niedrigeren n-Dotierstoffkonzentration als die erste Unterschicht 124. Ein hoch p+-dotierter Anodenbereich 129 wird in einer Oberfläche der dotierten Schicht 120 gebildet, die entgegengesetzt zu der ersten Unterschicht 124 ist. Der Anodenbereich 129 kann eine Wanne in einem Abstand zu einem Rand der Halbleiterscheibe 100 bilden. Der hoch p+-dotierte Anodenbereich 129 kann ein Elementgebiet 150 definieren, das durch ein Randgebiet 190 umgeben ist. Typischerweise ist eine Anodenmetallisierung in direktem Kontakt mit dem Anodenbereich 129 vorgesehen.
  • Eine gegendotierte Zone 121 kann in dem Randgebiet 190 der ersten Unterschicht 124 gebildet sein. In der gegendotierten Zone 121 kann eine Gegenimplantation bzw. -einpflanzung teilweise die n+-Implantation bzw. -Einpflanzung der ersten Unterschicht 124 derart kompensieren, dass die effektive Nettodotierstoffkonzentration in der gegendotierten Zone 121 niedriger ist als in Teilen der ersten Unterschicht 124 außerhalb der gegendotierten Zone 121. Gemäß anderen Ausführungsbeispielen können zwei Dotierstoffe von entgegengesetztem Leitfähigkeitstyp zusätzlich in die gegendotierte Zone 121 implantiert werden derart, dass die effektive Nettodotierstoffkonzentration ungefähr die gleiche bleibt, wohingegen die absolute Dotierstoffkonzentration angewachsen ist.
  • Ein Teil der zweiten Unterschicht 126 ist von dem ersten Leitfähigkeitstyp und bildet eine Driftzone in der dotierten Schicht 120. Eine Rückseitenmetallisierung 170 kann an einer Oberfläche der ersten Unterschicht 124, die entgegengesetzt zu der zweiten Unterschicht 126 ist, gebildet werden. Die Rückseitenmetallisierung 170 ist elektrisch mit der n-dotierten Driftzone in der zweiten Unterschicht 126 durch die hochdotierte erste Unterschicht 124 verbunden. Die erste Unterschicht 124 kann ein Substratteil sein, auf welchem weitere Unterschichten, wie die zweite Unterschicht 126, epitaktisch aufgewachsen sind. In dem Randgebiet 190 wird die gegendotierte Zone 121 zwischen der n-dotierten Driftzone in der zweiten Unterschicht 126 und der Rückseitenmetallisierung 170 gebildet. Alternativ kann eine weitere Unterschicht zwischen den ersten und zweiten Unterschichten 124, 126 eine Feldstoppzone mit einer Nettodotierstoffkonzentration liefern, die höher ist als in der zweiten Unterschicht 126 und niedriger als in der ersten Unterschicht 124, wobei wenigstens ein Teil der gegendotierten Zone 121 in der Feldstoppzone gebildet ist. Gemäß einem anderen Ausführungsbeispiel ist die gegendotierte Zone 121 beschränkt auf die einen Substratteil bildende erste Unterschicht 124 oder eine zwischen den ersten und zweiten Unterschichten 124, 126 vorgesehene Feldstoppzone. Gemäß einem Ausführungsbeispiel kann die zweite Unterschicht 126 durch ein niedrig dotiertes Halbleiterkörpermaterial vorgesehen sein, und die erste Unterschicht 124 sowie die hochdotierte Schicht 120 können durch Dotierungsprozesse, beispielsweise durch wenigstens eine Ionenimplantation und wenigstens einen Glühprozess, gebildet sein.
  • 4B bezieht sich auf ein Ausführungsbeispiel, das einen IGBT betrifft. Eine dotierte Schicht 120 einer Halbleiterscheibe 100 bildet eine hoch p+-dotierte Kollektorzone. Eine weitere dotierte Schicht 122 ist in direktem Kontakt mit der dotierten Schicht 120 vorgesehen. In der weiteren dotierten Schicht 122 ist eine n—dotierte Driftzone 138 gebildet. Gemäß einem Ausführungsbeispiel kann eine n-dotierte Feldstoppzone 135 in der weiteren dotierten Schicht 122 zwischen der dotierten Schicht 120 und der n—dotierten Driftzone 138 gebildet sein. In einem Elementgebiet 150 werden n+-dotierte Emitterzonen 139 gebildet, wobei eine p-dotierte Bodyzone 136 die Emitterzonen 139 und die Driftzone 138 trennt. Ein Potential, das an Gateelektroden 131 angelegt ist, die in Gräben bzw. Trenches angeordnet sein können, welche sich durch die Bodyzone 136 erstrecken, steuert einen Strom durch die Bodyzone 136.
  • In einem Randgebiet 190, das sich längs eines Randes der Halbleiterscheibe 100 erstreckt, wird eine gegendotierte Zone 121 in der dotierten Schicht 120 gebildet. Wenn beispielsweise die dotierte Schicht eine Feldstoppzone enthält, kann sich die gegendotierte Zone 121 in die Feldstoppzone erstrecken. In der gegendotierten Zone 121 kann eine Gegenimplantation bzw. -einpflanzung teilweise die p+-Dotierung in der ersten Unterschicht 124 derart kompensieren, dass die effektive Dotierstoffkonzentration in der gegendotierten Zone 121 niedriger ist als in Abschnitten der dotierten Schicht 120 außerhalb der gegendotierten Zone 121 und die Injektionswirksamkeit des Kollektors in dem Randgebiet 190 reduziert ist. Gemäß anderen Ausführungsbeispielen können zwei Dotierstoffe des entgegengesetzten Leitfähigkeitstyps zusätzlich in die gegendotierte Zone 121 implantiert bzw. eingebracht sein derart, dass die effektive Nettodotierstoffkonzentration ungefähr die Gleiche bleibt, wohingegen die absolute Dotierstoffkonzentration angewachsen ist, wobei ein verstärktes Streuen die Ladungsträgerbeweglichkeit reduziert und eine angewachsene Rekombinationsrate die Minoritätsladungsträger-Lebensdauer in dem Randgebiet 190 reduziert.
  • Eine Rückseitenmetallisierung 170 kann an einer Oberfläche der dotierten Schicht 120, die entgegengesetzt zu der weiteren dotierten Schicht 122 ist, gebildet sein. Die Rückseitenmetallisierung 170 grenzt direkt an die dotierte Schicht 120 an und ist elektrisch mit der dotierten Schicht 120 verbunden. In dem Randgebiet 190 ist die gegendotierte Zone 121 zwischen der Driftzone 138 in der weiteren dotierten Schicht 122 und der Rückseitenmetallisierung 170 gebildet.
  • 5 bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Eine dotierte Schicht, die einen ersten Dotierstoff eines ersten Leitfähigkeitstyps enthält, kann vorgesehen werden (502). Dann wird eine gegendotierte Zone in der dotierten Schicht in einem ein Elementgebiet der Halbleitervorrichtung umgebenden Randgebiet gebildet. Die gegendotierte Zone enthält wenigstens den ersten Dotierstoff des ersten Leitfähigkeitstyps und einen zweiten Dotierstoff eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist. Eine Konzentration des zweiten Dotierstoffes beträgt wenigstens 20 % und höchstens 100 % einer Konzentration des ersten Dotierstoffes (504). Eine maskierte Implantation kann verwendet werden, um den zweiten Dotierstoff des zweiten Leitfähigkeitstyps in das Randgebiet bei einer Konzentration zu implantieren, die niedriger als die gewöhnliche Konzentration des ersten Dotierstoffes des ersten Leitfähigkeitstyps ist. Die Implantation kann durch einen thermischen Glühschritt, ein laserinduziertes Schmelzen bzw. Brennen oder einen Schmelzprozess aktiviert werden. Gemäß einem Ausführungsbeispiel ist der zweite Dotierstoff Bor, und der ersten Dotierstoff ist Phosphor. Gemäß einem Ausführungsbeispiel wird die Borimplantation gleichzeitig bzw. zusammen mit der Aktivierung einer mit Phosphor dotierten Emitterzone auf der Rückseite der Halbleitervorrichtung aktiviert.
  • Gemäß Ausführungsbeispielen, die sich auf Leistungs-MOSFETs beziehen, kann (können) die zum Erzeugen der gegendotierten Zonen vorgesehenen Implantation(en) bzw. Einpflanzungen auf einer Oberfläche einer Substratschicht durchgeführt werden, auf welcher die dotierten Schichten epitaktisch aufgewachsen sind.
  • Gemäß Ausführungsbeispielen, die sich auf IGBTs beziehen, wird dies in einer Kollektorschicht vorgenommen, die in oder neben einer Substratschicht gebildet ist.
  • Das Bilden der gegendotierten Zone kann ein Durchführen einer Koimplantation umfassen, welche den zweiten Dotierstoff des zweiten Leitfähigkeitstyps und einen weiteren Dotierstoff des ersten Leitfähigkeitstyps verwendet, wobei die Dotierstoffkonzentrationen des zweiten und des weiteren Dotierstoffes gleich oder ungefähr gleich sind. Beispielsweise können die Implantationen für den zweiten und den weiteren Dotierstoff gleichzeitig bzw. zusammen durchgeführt werden. Gemäß einem Ausführungsbeispiel wird eine Hilfsimplantation durchgeführt, welche Moleküle verwendet, die die gleiche Anzahl an Donator- und Akzeptor-Ionen oder -Elementen enthalten. Die Ladungsträgerbeweglichkeit und die Minoritätsladungsträger-Lebensdauer werden reduziert, wohingegen eine vorbestimmte Nettodotierstoffkonzentration, die durch die Konzentration des ersten Dotierstoffes gegeben ist, beibehalten wird. Implantation(en), die zum Erzeugen der gegendotierten Zone vorgesehen sind, können vorgenommen werden.
  • Obwohl hier spezifische Ausführungsbeispiele dargestellt und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die spezifischen gezeigten und beschriebenen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll also alle Abwandlungen und Variationen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher soll diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt sein.

Claims (24)

  1. Halbleitervorrichtung, umfassend: eine dotierte Schicht (120), die einen ersten Dotierstoff eines ersten Leitfähigkeitstyps enthält, und eine gegendotierte Zone (121), die in der dotierten Schicht (120) in einem ein Elementgebiet (150) der Halbleitervorrichtung umgebenden Randgebiet (190) gebildet ist, wobei die gegendotierte Zone (121) wenigstens den ersten Dotierstoff und einen zweiten Dotierstoff eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, enthält, und wobei eine Konzentration des zweiten Dotierstoffs wenigstens 20 % und höchstens 100 % der Konzentration des ersten Dotierstoffs beträgt.
  2. Halbleitervorrichtung nach Anspruch 1, bei der eine Dotierungskompensation der Dotierung des ersten Dotierstoffs durch den zweiten Dotierstoff wenigstens 20 % und höchstens 100 % beträgt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die gegendotierte Zone (121) nicht in dem Elementgebiet (150) gebildet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der Sourcebereiche von Transistorzellen in einem Teil der dotierten Schicht (120) in dem Elementgebiet (150) gebildet sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der ein Anodenbereich einer Diode in einem Teil der dotierten Schicht (120) in dem Elementgebiet (150) gebildet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der der erste Dotierstoff Phosphor ist und bei der der zweite Dotierstoff Bor ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der die dotierte Schicht (120) eine Feldstoppzone (125) und eine direkt an die Feldstoppzone (125) angrenzende Driftzone (128) aufweist, wobei eine Nettodotierstoffkonzentration in der Feldstoppzone (125) höher ist als in der Driftzone (128) und bei der die gegendotierte Zone (121) vollständig oder in Teilen in der Feldstoppzone (125) gebildet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der die dotierte Schicht (1120) eine Driftzone (128), eine direkt an die Driftzone (128) angrenzende Feldstoppzone (125) und eine direkt an die Feldstoppzone (125) auf einer Seite der Feldstoppzone (125), die der Driftzone (128) gegenüberliegt, angrenzende Substratschicht (124) aufweist, wobei eine Nettodotierstoffkonzentration in der Feldstoppzone (125) höher ist als in der Driftzone (128) und eine Nettodotierstoffkonzentration in der Substratschicht (124) höher ist als in der Feldstoppzone (125), und wobei die gegendotierte Zone (121) vollständig oder in Teilen in der Substratschicht (124) gebildet ist.
  9. Halbleitervorrichtung nach Anspruch 8, bei der die Substratschicht (124) einen dritten Dotierstoff des ersten Leitfähigkeitstyps enthält, und bei der die gegendotierte Zone (121) in der dotierten Schicht (120) die ersten und zweite Dotierstoffe enthält, wobei eine totale Konzentration der ersten und dritten Dotierstoffe höher ist als die Konzentration des zweiten Dotierstoffes in der gegendotierten Zone (121).
  10. Halbleitervorrichtung nach Anspruch 9, bei der der erste Dotierstoff Phosphor, der zweite Dotierstoff Bor und der dritte Dotierstoff Arsen ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, bei der ein Teil der dotierten Schicht (120) eine epitaktische Schicht ist.
  12. Halbleitervorrichtung nach Anspruch 8, weiterhin umfassend eine Rückseitenmetallisierung (170), die elektrisch mit der Driftzone (128) verbunden ist, wobei in dem Randgebiet (190) die gegendotierte Zone (121) zwischen der Driftzone (128) und der Rückseitenmetallisierung (170) gebildet ist.
  13. Halbleitervorrichtung nach Anspruch 1, weiterhin umfassend eine Driftzone (138) des zweiten Leitfähigkeitstyps, die in einer weiteren dotierten Schicht (122) gebildet ist, die direkt an die dotierte Schicht (120) angrenzt, die die gegendotierte Zone (121) enthält.
  14. Halbleitervorrichtung nach Anspruch 13, weiterhin umfassend eine Rückseitenmetallisierung (170), die elektrisch mit der dotierten Schicht (120) und der gegendotierten Zone (121) verbunden ist, wobei in dem Randgebiet (190) die gegendotierte Zone (121) zwischen der Driftzone (138) und der Rückseitenmetallisierung (170) gebildet ist.
  15. Leistungs-Feldeffekttransistor mit isoliertem Gate, umfassend: eine dotierte Schicht (120), die erste Dotierstoffelemente eines ersten Leitfähigkeitstyps enthält, und eine gegendotierte Zone (121), die in der dotierten Schicht (120) in einem ein Elementgebiet (150) der Halbleitervorrichtung umgebenden Randgebiet (190) gebildet ist, wobei die gegendotierte Zone (121) wenigstens die ersten Dotierstoffelemente und zweite Dotierstoffelemente eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, enthält, und wobei eine Konzentration der zweiten Dotierstoffelemente wenigstens 20 % und höchstens 100 % einer Konzentration der ersten Dotierstoffelemente beträgt.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Vorsehen einer dotierten Schicht (120), die einen ersten Dotierstoff eines ersten Leitfähigkeitstyps enthält, und Bilden einer gegendotierten Zone (121) in der dotierten Schicht (120) in einem ein Elementgebiet (150) der Halbleitervorrichtung umgebenden Randgebiet (190), wobei die gegendotierte Zone (121) wenigstens den ersten Dotierstoff und einen zweiten Dotierstoff eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, enthält und wobei eine Konzentration des zweiten Dotierstoffs wenigstens 20 % und höchstens 100 % der Konzentration des ersten Dotierstoffs beträgt.
  17. Verfahren nach Anspruch 16, bei dem eine Dotierungskompensation des Dotierstoffes durch den zweiten Dotierstoff wenigstens 20 % und höchstens 100 % beträgt.
  18. Verfahren nach Anspruch 16 oder 17, bei dem die gegendotierte Zone (121) nicht in dem Elementgebiet (150) gebildet wird.
  19. Verfahren nach einem der Ansprüche 16 bis 18, weiterhin umfassend ein Bilden von Sourcebereichen von Transistorzellen in einem Teil der dotierten Schicht (120) in dem Elementgebiet (150).
  20. Verfahren nach einem der Ansprüche 16 bis 18, weiterhin umfassend ein Bilden eines Anodenbereiches (129) einer Diode in einem Teil der dotierten Schicht (120) in dem Elementgebiet (150).
  21. Verfahren nach einem der Ansprüche 16 bis 20, bei dem der erste Dotierstoff Phosphor ist und bei dem der zweite Dotierstoff Bor ist.
  22. Verfahren nach Anspruch 16, bei dem eine Substratschicht (124) in der dotierten Schicht (120) vorgesehen wird, wobei die Substratschicht (124) einen dritten Dotierstoff des ersten Leitfähigkeitstyps enthält, wobei die gegendotierte Zone (121) in der dotierten Schicht (120) die ersten und zweiten Dotierstoffe enthält, und wobei eine totale Konzentration der ersten und dritten Dotierstoffe höher ist als die Konzentration des zweiten Dotierstoffes in der gegendotierten Zone (121).
  23. Verfahren nach Anspruch 22, bei dem der erste Dotierstoff Phosphor, der zweite Dotierstoff Bor und der dritte Dotierstoff Arsen ist.
  24. Verfahren nach einem der Ansprüche 16 bis 23, bei dem das Bilden der gegendotierten Zone (121) ein Durchführen einer Koimplantation umfasst, welche einen zweiten Dotierstoff des zweiten Leitfähigkeitstyps und einen weiteren Dotierstoff des ersten Leitfähigkeitstyps verwendet, wobei die Dotierstoffkonzentrationen des zweiten und des weiteren Dotierstoffs gleich sind.
DE102013106795.6A 2012-07-02 2013-06-28 Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung Expired - Fee Related DE102013106795B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/539,959 2012-07-02
US13/539,959 US8779509B2 (en) 2012-07-02 2012-07-02 Semiconductor device including an edge area and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
DE102013106795A1 true DE102013106795A1 (de) 2014-01-02
DE102013106795B4 DE102013106795B4 (de) 2016-11-10

Family

ID=49754277

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013106795.6A Expired - Fee Related DE102013106795B4 (de) 2012-07-02 2013-06-28 Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US8779509B2 (de)
CN (1) CN103531632B (de)
DE (1) DE102013106795B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112371A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit regelmässig angeordneten feldelektrodenstrukturen in einem zellgebiet und abschlussstrukturen in einem randgebiet

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779509B2 (en) * 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
CN103151371A (zh) 2013-03-05 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
CN103199104B (zh) * 2013-03-05 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
US9012313B2 (en) * 2013-03-15 2015-04-21 Globalfoundries Inc. Semiconductor device including a resistor and method for the formation thereof
WO2016198388A1 (en) 2015-06-09 2016-12-15 Abb Schweiz Ag Method for manufacturing an edge termination for a silicon carbide power semiconductor device
US9660073B1 (en) * 2015-12-17 2017-05-23 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3920481A (en) * 1974-06-03 1975-11-18 Fairchild Camera Instr Co Process for fabricating insulated gate field effect transistor structure
US4108686A (en) * 1977-07-22 1978-08-22 Rca Corp. Method of making an insulated gate field effect transistor by implanted double counterdoping
US5047812A (en) * 1989-02-27 1991-09-10 Motorola, Inc. Insulated gate field effect device
US6075259A (en) * 1994-11-14 2000-06-13 North Carolina State University Power semiconductor devices that utilize buried insulating regions to achieve higher than parallel-plane breakdown voltages
US6410409B1 (en) * 1996-10-31 2002-06-25 Advanced Micro Devices, Inc. Implanted barrier layer for retarding upward diffusion of substrate dopant
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP4088033B2 (ja) 2000-11-27 2008-05-21 株式会社東芝 半導体装置
US6507046B2 (en) * 2001-05-11 2003-01-14 Cree, Inc. High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage
FR2830123A1 (fr) * 2001-09-26 2003-03-28 St Microelectronics Sa Peripherie haute tension
US7446354B2 (en) * 2005-04-25 2008-11-04 Semiconductor Components Industries, L.L.C. Power semiconductor device having improved performance and method
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
DE102007046557A1 (de) 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterstruktur mit verfüllter Ausnehmung
US8304835B2 (en) * 2009-03-27 2012-11-06 National Semiconductor Corporation Configuration and fabrication of semiconductor structure using empty and filled wells
EP2402998B1 (de) * 2010-07-01 2020-04-08 ams AG Herstellung eines p-Kanal-LDMOS-Transistors
US8779509B2 (en) * 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US8866221B2 (en) * 2012-07-02 2014-10-21 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
US8742550B2 (en) * 2012-07-05 2014-06-03 Infineon Technologies Austria Ag Charge compensation semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112371A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit regelmässig angeordneten feldelektrodenstrukturen in einem zellgebiet und abschlussstrukturen in einem randgebiet
US9620636B2 (en) 2014-08-28 2017-04-11 Infineon Technologies Austria Ag Semiconductor device with field electrode structures in a cell area and termination structures in an edge area
DE102014112371B4 (de) 2014-08-28 2023-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung

Also Published As

Publication number Publication date
DE102013106795B4 (de) 2016-11-10
CN103531632B (zh) 2017-06-20
US8779509B2 (en) 2014-07-15
US20140001547A1 (en) 2014-01-02
US20140302667A1 (en) 2014-10-09
US9006062B2 (en) 2015-04-14
CN103531632A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013007772B3 (de) Halbleitervorrichtung
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102014019916B3 (de) Halbleitervorrichtung
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE102007036147A1 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone, Halbleiterbauelement mit einer Rekombinationszone und Verfahren zum Herstellen eines solchen Halbleiterbauelements
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE112021002169T5 (de) Halbleitervorrichtung
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102016114389B3 (de) Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
DE102019216131A1 (de) Halbleitervorrichtung
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102011079768A1 (de) Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten
DE102018106689B4 (de) Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten
DE102016112490A1 (de) Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102022129749A1 (de) Elektronische vorrichtung einschliesslich einer transistorstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee