DE102013104567A1 - Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung - Google Patents

Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung Download PDF

Info

Publication number
DE102013104567A1
DE102013104567A1 DE201310104567 DE102013104567A DE102013104567A1 DE 102013104567 A1 DE102013104567 A1 DE 102013104567A1 DE 201310104567 DE201310104567 DE 201310104567 DE 102013104567 A DE102013104567 A DE 102013104567A DE 102013104567 A1 DE102013104567 A1 DE 102013104567A1
Authority
DE
Germany
Prior art keywords
chip
support structure
carrier
support
various embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201310104567
Other languages
English (en)
Inventor
Frank Püschner
Jürgen Högerl
Thomas Spoettl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE201310104567 priority Critical patent/DE102013104567A1/de
Priority to US14/267,941 priority patent/US20140328032A1/en
Priority to CN201410185095.9A priority patent/CN104134634B/zh
Publication of DE102013104567A1 publication Critical patent/DE102013104567A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/133 - H01L2224/13391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Details Of Aerials (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen wird eine Chipanordnung (100) bereitgestellt, aufweisend: einen flexiblen Träger (102); eine erste Stützstruktur (106) und eine zweite Stützstruktur (108) zum Verstärken eines Bereichs des Trägers (102), wobei die erste Stützstruktur (106) auf einer ersten Seite des Trägers (102) angeordnet ist und die zweite Stützstruktur (108) gegenüber der ersten Stützstruktur (106) auf einer zweiten Seite des Trägers (102) angeordnet ist, einen auf der ersten Seite des Trägers (102) angeordneten Chip (104), wobei der Chip (104) mittels der Stützstrukturen (106, 108) und mittels des Trägers (102) getragen und unterstützt wird, wobei sich die zweite Stützstruktur (108) entlang der Richtungen (101) parallel zur Oberfläche des Trägers (102) weiter erstreckt als der Chip (104) und/oder zumindest entlang einer Richtung (101) parallel zur Oberfläche des Trägers (102) weiter erstreckt als die erste Stützstruktur (106).

Description

  • Die Erfindung betrifft eine Chipanordnung, eine Chipkartenanordnung und ein Verfahren zum Herstellen einer Chipanordnung.
  • Im Allgemeinen können Chipkarten, sogenannte Smartcards, im täglichen Gebrauch mechanischen Belastungen ausgesetzt sein, so dass diese vorzugsweise robust gegenüber mechanischen Belastungen sein sollten. Vor allem ein Chipmodul oder ein Chip, welches in einem Chipkartengehäuse angeordnet sein kann, kann bei auftretenden mechanischen Belastungen zerstört oder beschädigt werden, so dass die Funktionsfähigkeit des Chips oder des Chipmoduls beispielsweise beeinträchtigt oder unterdrückt sein kann.
  • Ein Aspekt verschiedener Ausführungsformen kann anschaulich darin gesehen werden, dass eine Chipanordnung auf der Basis eines flexiblen Trägers und eines flexiblen Chips bereitgestellt wird, aufweisend eine Verstärkungsstruktur oder eine Mehrzahl von Verstärkungsstrukturen zum mechanischen Verstärken des Chips und/oder des flexiblen Trägers. Dabei kann die Chipanordnung ein Chipmodul für eine Chipkarte bereitstellen, z.B. kann die Chipanordnung 100 ein Chipmodul mit einer kontaktlosen Schnittstelle für eine Chipkartenanordnung bereitstellen. Die Chipanordnung kann beispielsweise derart eingerichtet sein, dass der Chip auf einem Träger angeordnet ist, wobei der Träger in einem Bereich in der Nähe des Chips, beispielsweise in einem Bereich in dem der Chip befestigt ist, mittels mehrerer Verstärkungsstrukturen (oder Stützstrukturen) stabilisiert sein kann. Dabei kann die Chipanordnung beispielsweise derart eingerichtet sein, dass ein Einreißen des Trägers ausgehend vom Rand der Verstärkungsstruktur und/oder vom Rand des Chips vermieden werden kann, oder zumindest die Anfälligkeit der Chipanordnung bezüglich des Zerreißens des Trägers ausgehend vom Rand der Verstärkungsstruktur und/oder vom Rand des Chips verringert sein kann. Ferner kann eine Chipanordnung oder eine Chipkarte bereitgestellt sein, welche einer höheren mechanischen Belastung standhalten kann, ohne beispielsweise zu zerbrechen und/oder ohne dass beispielsweise die elektrische Funktion der Chipanordnung beeinträchtigt ist. Dies kann beispielsweise anschaulich dadurch erreicht werden, dass der Chip und die Verstärkungsstruktur (Stützstruktur) derart relativ zueinander angeordnet sein können und/oder derart eingerichtet sein können, dass die Chipanordnung keine Scherkante oder Stanzkante aufweist, beispielsweise dass der Rand des Chips und/oder der Rand der Verstärkungsstruktur keine Scherkante oder Stanzkante bilden, da eine Scherkante oder Stanzkante ein Einreißen des Trägers begünstigen kann, wodurch beispielsweise Leiterbahnen auf dem Träger und der Träger selbst beschädigt werden können. Somit kann beispielsweise verhindert werden, dass der Träger bei einer mechanischen Belastung aufgrund einer geraden Scherkante oder Stanzkante einreißt und die elektrische Funktion der Chipanordnung beeinträchtigt wird.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung Folgendes aufweisen: einen flexiblen Träger; eine erste Stützstruktur und eine zweite Stützstruktur zum Verstärken eines Bereichs des Trägers, wobei die erste Stützstruktur auf einer ersten Seite des Trägers angeordnet ist und die zweite Stützstruktur gegenüber der ersten Stützstruktur auf einer zweiten Seite des Trägers angeordnet ist, einen auf der ersten Seite des Trägers angeordneten Chip, wobei der Chip mittels der Stützstrukturen und mittels des Trägers getragen und unterstützt wird, wobei sich die zweite Stützstruktur entlang der Richtungen parallel zur Oberfläche des Trägers mindestens gleichweit erstreckt wie der Chip.
  • Ferner kann sich die zweite Stützstruktur entlang der Richtungen (oder entlang einer Richtung) parallel zur Oberfläche des Trägers weiter erstrecken als der Chip.
  • Ferner kann sich die zweite Stützstruktur zumindest entlang einer Richtung parallel zur Oberfläche des Trägers weiter erstrecken als die erste Stützstruktur.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung Folgendes aufweisen: einen flexiblen Träger; eine erste Stützstruktur und eine zweite Stützstruktur zum Verstärken eines Bereichs des Trägers, wobei die erste Stützstruktur auf einer ersten Seite des Trägers angeordnet ist und die zweite Stützstruktur gegenüber der ersten Stützstruktur auf einer zweiten Seite des Trägers angeordnet ist, einen auf der ersten Seite des Trägers angeordneten Chip, wobei der Chip mittels der Stützstrukturen und des Trägers getragen und unterstützt wird, wobei sich die zweite Stützstruktur entlang der Richtungen parallel zur Oberfläche des Trägers weiter erstreckt als der Chip und/oder zumindest entlang einer Richtung parallel zur Oberfläche des Trägers weiter erstreckt als die erste Stützstruktur.
  • Ferner kann die Chipanordnung, gemäß verschiedenen Ausführungsformen, mindestens eine auf dem Träger angeordnete Antenne aufweisen, wobei die mindestens eine Antenne zu dem Chip elektrisch leitend verbunden ist.
  • Ferner kann die zweite Stützstruktur, gemäß verschiedenen Ausführungsformen, eine Mehrzahl von Aussparungen in einem Randbereich der zweiten Stützstruktur aufweisen.
  • Ferner kann sich die zweite Stützstruktur, gemäß verschiedenen Ausführungsformen, entlang aller Richtungen parallel zur Oberfläche des Trägers weiter erstrecken als die erste Stützstruktur. Mit anderen Worten kann sich die zweite Stützstruktur parallel zur Oberfläche des Trägers weiter erstrecken als die erste Stützstruktur, so dass der Rand der ersten Stützstruktur und der Rand der zweiten Stützstruktur keine gemeinsame Kante (Scherkante oder Stanzkante) bilden.
  • Ferner kann sich die erste Stützstruktur, gemäß verschiedenen Ausführungsformen, entlang aller Richtungen parallel zur Oberfläche des Trägers weiter erstrecken als der Chip. Mit anderen Worten kann sich die erste Stützstruktur parallel zur Oberfläche des Trägers weiter erstrecken als der Chip, so dass der Rand der ersten Stützstruktur und der Rand des Chips keine gemeinsame Kante (Scherkante oder Stanzkante) bilden.
  • Ferner kann die erste Stützstruktur, gemäß verschiedenen Ausführungsformen, zwischen dem Träger und dem Chip angeordnet sein.
  • Ferner kann die erste Stützstruktur, gemäß verschiedenen Ausführungsformen, mindestens ein Metall und/oder eine Metalllegierung aufweisen.
  • Ferner kann die zweite Stützstruktur, gemäß verschiedenen Ausführungsformen, mindestens ein Metall und/oder eine Metalllegierung aufweisen.
  • Ferner können die erste Stützstruktur und die zweite Stützstruktur, gemäß verschiedenen Ausführungsformen, aus dem gleichen Material gebildet sein.
  • Ferner können, gemäß verschiedenen Ausführungsformen, die erste Stützstruktur und die zweite Stützstruktur und die Antenne aus dem gleichen Material gebildet sein.
  • Ferner kann die Chipanordnung, gemäß verschiedenen Ausführungsformen, eine weitere Schicht angeordnet zwischen dem Chip und dem Träger aufweisen, wobei die weitere Schicht mindestens ein Lötmittel und/oder einen Klebstoff aufweisen kann.
  • Ferner können, gemäß verschiedenen Ausführungsformen, die erste Stützstruktur und die zweite Stützstruktur eine Dicke in einem Bereich von ungefähr 5 µm bis ungefähr 100 µm aufweisen. Ferner kann, gemäß verschiedenen Ausführungsformen, die erste Stützstruktur oder die zweite Stützstruktur eine Dicke in einem Bereich von ungefähr 5 µm bis ungefähr 100 µm aufweisen.
  • Ferner kann der Chip, gemäß verschiedenen Ausführungsformen, eine Chipdicke aufweisen, welche kleiner als ungefähr 110 µm sein kann. Ferner kann der Chip, gemäß verschiedenen Ausführungsformen, eine Chipdicke aufweisen, welche kleiner als ungefähr 200 µm sein kann. Ferner kann der Chip eine Dicke aufweisen, so dass der Chip mittels einer mechanischen Belastung gebogen und/oder elastisch verformt werden kann.
  • Ferner kann der Chip, gemäß verschiedenen Ausführungsformen, mindestens eine Schutzschicht aufweisen, welche mindestens eine Oberfläche des Chips bedeckt. Ferner kann, gemäß verschiedenen Ausführungsformen, die mindestens eine Schutzschicht einen Kunststoff und/oder ein Polymer aufweisen.
  • Ferner kann der Träger, gemäß verschiedenen Ausführungsformen, einen Kunststoff und/oder ein Polymer aufweisen.
  • Ferner kann der Träger, gemäß verschiedenen Ausführungsformen, eine Dicke in einem Bereich von ungefähr 1 µm bis ungefähr 100 µm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Herstellen einer Chipanordnung Folgendes aufweisen: das Bilden einer ersten Stützstruktur auf einer ersten Oberfläche eines Trägers, das Bilden einer zweiten Stützstruktur auf einer der ersten Oberfläche gegenüberliegenden Oberfläche des Trägers, so dass ein Bereich des Trägers zwischen den Stützstrukturen stabilisiert wird; und das Befestigen eines Chips auf der ersten Seite des Trägers, so dass der Chip mittels der Stützstrukturen und mittels des Trägers getragen wird, wobei sich die zweite Stützstruktur entlang der Richtungen parallel zur Oberfläche des Trägers mindestens gleichweit erstreckt wie der Chip.
  • Ferner können bei dem Verfahren zum Herstellen einer Chipanordnung das Bilden der zweiten Stützstruktur und das Befestigen des Chips derart erfolgen, dass sich die zweite Stützstruktur entlang mindestens einer Richtung parallel zur Oberfläche des Trägers weiter erstreckt als der Chip.
  • Ferner können bei dem Verfahren zum Herstellen einer Chipanordnung das Bilden der ersten Stützstruktur und das Bilden der zweiten Stützstruktur derart erfolgen, dass sich die zweite Stützstruktur entlang mindestens einer Richtung parallel zur Oberfläche des Trägers weiter erstreckt als die erste Stützstruktur.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Herstellen einer Chipanordnung Folgendes aufweisen: das Bilden einer ersten Stützstruktur auf einer ersten Oberfläche eines Trägers, das Bilden einer zweiten Stützstruktur auf einer der ersten Oberfläche gegenüberliegenden Oberfläche des Trägers, so dass ein Bereich des Trägers zwischen den Stützstrukturen stabilisiert wird; und das Befestigen eines Chips auf der ersten Seite des Trägers, wobei der Chip mittels der Stützstrukturen und des Trägers getragen wird, wobei sich die zweite Stützstruktur entlang mindestens einer Richtung parallel zur Oberfläche des Trägers weiter erstreckt als der Chip und/oder wobei sich die zweite Stützstruktur entlang mindestens einer Richtung parallel zur Oberfläche des Trägers weiter erstreckt als die erste Stützstruktur.
  • Ferner kann das Verfahren zum Herstellen einer Chipanordnung das Bilden mindestens einer Antenne auf dem Träger aufweisen, wobei die mindestens eine Antenne eine elektrisch leitfähige Verbindung zu dem Chip aufweisen kann.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipkartenanordnung Folgendes aufweisen: ein Chipkartengehäuse; und eine Chipanordnung, wie sie hierin beschrieben ist, wobei die Chipanordnung an dem Chipkartengehäuse befestigt sein kann.
  • Ferner kann, gemäß verschiedenen Ausführungsformen, das Chipkartengehäuse mindestens eine Antenne aufweisen, welche mit der mindestens einen Antenne der Chipanordnung induktiv gekoppelt sein kann.
  • Ferner kann sich der Chip entlang der Richtungen parallel zur Oberfläche des Trägers weiter erstrecken als die erste Stützstruktur. Mit anderen Worten kann sich der Chip parallel zur Oberfläche des Trägers weiter erstrecken als die erste Stützstruktur, so dass der Rand der ersten Stützstruktur und der Rand des Chips keine gemeinsame Kante (Scherkante oder Stanzkante) bilden.
  • Ferner können mindestens eine Oberfläche und/oder eine oder mehrere der Seitenflächen der ersten Stützstruktur mittels eines Underfill-Materials bedeckt sein.
  • Ferner kann ein Underfill-Material derart zwischen den Chip und der erste Stützstruktur eingebracht werden, dass die erste Stützstruktur zumindest teilweise von dem Underfill-Material umgeben ist.
  • Ferner kann ein Underfill-Material derart zwischen den Chip und der erste Stützstruktur eingebracht werden, dass mindestens eine der Seitenflächen der ersten Stützstruktur von dem Underfill-Material umgeben oder bedeckt ist.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
  • Es zeigen
  • 1A bis 1C jeweils eine schematische Darstellung einer Chipanordnung in einer Querschnittsansicht oder Seitenansicht, gemäß verschiedenen Ausführungsformen;
  • 1D eine detaillierte schematische Darstellung einer Chipanordnung in einer Querschnittsansicht oder Seitenansicht, gemäß verschiedenen Ausführungsformen;
  • 2A und 2B jeweils eine schematische Darstellung einer Chipanordnung, gemäß verschiedenen Ausführungsformen, welche mindestens eine Antennenstruktur aufweist, in einer Querschnittsansicht oder Seitenansicht;
  • 3 zeigt ein schematisches Ablaufdiagramm eines Verfahrens zum Herstellen einer Chipanordnung, gemäß verschiedenen Ausführungsformen;
  • 4A bis 4F jeweils eine schematische Darstellung einer Chipanordnung zu verschiedenen Zeitpunkten während der Herstellung in einer Querschnittsansicht oder Seitenansicht, gemäß verschiedenen Ausführungsformen;
  • 4E und 4F jeweils eine schematische Darstellung einer Chipanordnung in einer Querschnittsansicht oder Seitenansicht, gemäß verschiedenen Ausführungsformen;
  • 5 eine schematische Darstellung einer Chipanordnung in einer Explosionsdarstellung, gemäß verschiedenen Ausführungsformen;
  • 6A bis 6C jeweils eine detaillierte schematische Darstellung einer Stützstruktur oder Verstärkungsstruktur in einer Draufsicht, gemäß verschiedenen Ausführungsformen; und
  • 6D bis 6G jeweils eine detaillierte schematische Darstellung einer Stützstruktur oder Verstärkungsstruktur in einer Querschnittsansicht oder Seitenansicht, gemäß verschiedenen Ausführungsformen.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Figuren Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „vorne“, „hinten“, „vorderes“, „hinteres“, usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
  • Im Rahmen dieser Beschreibung werden die Begriffe "verbunden", "angeschlossen" sowie "gekoppelt" verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • Gemäß verschiedenen Ausführungsformen wird im Folgenden eine Chipanordnung beschrieben. Um eine Chipanordnung, ein Chipmodul, eine Chipkarte und/oder ein Chipgehäuse bereitzustellen, welche beispielsweise gegenüber einer mechanische Belastung unempfindlich oder widerstandsfähig sein soll, können beispielsweise flexible Materialien und/oder flexible Bauteile verwendet werden. Eine Chipanordnung kann beispielsweise einen flexiblen Träger aufweisen, auf dem ein flexibler Chip angeordnet und/oder befestigt ist, so dass diese flexible (oder biegsame, oder verformbare) Chipanordnung eine mechanische Belastung kompensieren kann, ohne beispielsweise zu brechen oder beschädigt zu werden.
  • Als eine mechanische Belastung kann hierin zumindest Folgendes verstanden werden: ein mechanischer Druck, eine mechanische Spannung, eine Torsionsspannung, eine Biegespannung, eine Deformation, eine Dehnung, eine Biegung, eine Zugspannung, eine Druckspannung, eine elastische Verformung, eine Punktförmige Belastung oder Kraft, und Ähnliches.
  • Eine Steifigkeit kann hierin als der Widerstand eines Körpers oder einer Komponente der Chipanordnung 100 gegen eine elastische Verformung, z.B. aufgrund einer Kraft oder eines Drehmoments, verstanden werden. Die Steifigkeit einer Komponente oder eines Körpers kann beispielsweise von dem beteiligten Material sowie der Geometrie abhängen. Die Nachgiebigkeit (oder Flexibilität) kann hierin als der Kehrwert der Steifigkeit betrachtet werden.
  • Ferner kann ein flexibler Körper oder eine flexible Komponente, wie sie hierin beschrieben ist, eine reversible Verformung ermöglichen.
  • Gemäß verschiedenen Ausführungsformen kann der Träger zum Bereitstellen einer Chipanordnung aus einem flexiblen Material gebildet sein und/oder eine entsprechende Dicke aufweisen, so dass der Träger flexibel ist. Der Träger kann beispielsweise eine Dicke von kleiner oder gleich 100 µm aufweisen, so dass der Träger flexibel oder biegsam sein kann. Der Chip, welcher beispielsweise auf dem flexiblen Träger angeordnet sein kann, kann eine Dicke von kleiner oder gleich 100 µm aufweisen und Silizium aufweisen. Ein solcher dünner oder ultra-dünner Siliziumchip kann flexibel (z.B. biegsam oder reversibel verformbar sein), so dass der Chip einer mechanischen Belastung widerstehen kann, beispielsweise ohne zu brechen.
  • Gemäß verschiedenen Ausführungsformen kann neben der reinen mechanischen Stabilität eines Chips und/oder einer Chipanordnung auch die Stabilität der elektrischen Verbindungen und Leitungsführungen eines Chips und/oder einer Chipanordnung eine Rolle spielen. Eine Chipanordnung (ein Chip, ein Chipmodul) kann beispielsweise eine oder mehrere Metallisierungsstrukturen (Metallisierungen oder Metallisierungsschichten) aufweisen, beinhaltend beispielsweise eine elektrische Leitungsstruktur und eine dielektrische Schichtstruktur, welche die elektrische Funktionalität der Chipanordnung ermöglichen und/oder bereitstellen können. Die Metallisierungsstrukturen oder andere elektrische Leiterstrukturen (beispielsweise eine Antennenstruktur) können eine geringere Flexibilität als die Siliziumbasis des Chips selbst aufweisen und somit anfällig für eine Beschädigung sein. Ferner kann eine Metallisierungsstruktur unter mechanischer Spannung stehen, welche herstellungsbedingt in die Metallisierungsstruktur eingebracht sein kann. Daher kann beispielsweise eine zu hohe Flexibilität des Chips oder der Chipanordnung wiederum nachteilig sein, da beispielsweise eine Metallisierungsstruktur oder Leitungsführung eine zu große Verformung des Chips und/oder der Chipanordnung nicht überstehen kann.
  • Daher kann eine Chipanordnung (oder ein Chipmodul, oder ein Chip), dessen mechanischen Eigenschaften im Wesentlichen von den mechanischen Eigenschaften des Chips und dessen Dicke definiert werden, mit abnehmender Dicke des Chips eine höhere mechanische Flexibilität aufweisen und somit einer höheren mechanischen Belastung widerstehen ohne zu brechen. Ein Siliziumchip kann beispielsweise spröde sein und zum Brechen neigen, wenn die Dicke des Chips eine bestimmte Dicke überschreitet, beispielsweise eine Dicke von ungefähr 100 µm. Andererseits kann beispielsweise eine Metallisierungsstruktur des Chips oder der Chipanordnung bei einer mechanischen Belastung die elektrische Funktionalität verlieren, obwohl der Chip oder die Chipanordnung beispielsweise noch nicht gebrochen sein kann. Beispielsweise kann sich der Chip bei einer mechanischen Belastung aufgrund seiner mechanischen Flexibilität biegen, wobei der Chip somit nicht zerstört wird, jedoch können dabei die elektrischen Leitungen in der Metallisierungsstruktur des Chips unterbrochen werden. Daher kann es die Leitungsführung eines Chips erforderlich machen, dass zumindest der Chip in einer Chipanordnung mechanisch verstärkt wird, beispielsweise mittels einer lokalen Verstärkungsstruktur. Dabei kann beispielsweise ein Chip in einer Chipanordnung mittels mehrerer Stützstrukturen mechanisch stabilisiert werden. Ferner kann die Steifigkeit des Trägers der Chipanordnung, welcher beispielsweise den Chip trägt, mittels einer oder mehrerer Stützstrukturen zumindest in einem Bereich des Trägers erhöht werden.
  • Um eine verbesserte Stabilität der Chipanordnung oder des Chip zu erreichen, können die mechanischen Verformungseigenschaften (beispielsweise die Steifigkeit), des Trägers, des Chips und/oder der Verstärkungsstrukturen angepasst sein. In diesem Fall kann eine Balance zwischen mechanischem Schutz vor Zerbrechen und dem Schutz der Metallisierungsstruktur des Chips oder der Metallisierungsstruktur der Chipanordnung bereitgestellt werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Bereich des Trägers verstärkt (unterstützt und/oder versteift) sein, beispielsweise der Bereich in dem der Chip angeordnet sein kann, während der restliche Bereich des Trägers flexibel gestaltet sein kann, beispielsweise der restliche Bereich des Trägers, in dem eine Antennenstruktur angeordnet sein kann. Dies kann beispielsweise erreicht werden, indem ein flexibler Träger (beispielsweise mit einer Dicke in einem Bereich von ungefähr 10 µm bis ungefähr 50 µm) bereitgestellt wird, wobei auf der Oberseite und der Unterseite des Trägers jeweils eine im Vergleich zur Dicke des Trägers relativ dicke Metallschicht (beispielsweise mit einer Dicke in einem Bereich von ungefähr 30 µm bis ungefähr 50 µm) angeordnet sein kann, wobei die Metallschichten auf der Oberseite und der Unterseite des Trägers eine ähnliche Größe aufweisen können. Die Metallschichten können dabei als Stützstrukturen, Versteifungsstrukturen und/oder Verstärkungsstrukturen für den Chip, die Chipanordnung und/oder einen Bereich des Trägers dienen. Ferner kann beispielsweise mindestens eine Stützstruktur (Metallschicht) derart eingerichtet sein, dass diese den Chip, die Chipanordnung und/oder einen Bereich des Trägers stützen, versteifen und/oder verstärken.
  • In dem Fall, dass der Chip und die Stützstrukturen deckungsgleich übereinander angeordnet sind, so dass eine gemeinsame Scherkante oder Stanzkante entsteht, kann zwar der Schutz des Chips und der Chipanordnung realisiert sein, jedoch kann das den Nachteil mit sich bringen, dass der Träger am Rand der Versteifungsstruktur aufgrund der gemeinsamen Scherkante oder Stanzkante dazu neigen kann einzureißen, wobei es zu einem Abreißen einer Leiterbahn, welche beispielsweise den Chip mit einer Antenne (oder Spule) verbinden kann, kommen kann.
  • Daher kann der Träger, gemäß verschiedenen Ausführungsformen, ein Material aufweisen oder daraus bestehen, welches eine verbesserte mechanische Reißeigenschaft aufweist (beispielsweise Polyimid statt einem Glas-Epoxid-System, wie beispielsweise FR4). Damit kann der Effekt des Einreißens des Trägers verringert werden, jedoch nicht gänzlich eliminiert werden. Die Versteifungsstruktur kann daher, gemäß verschiedenen Ausführungsformen, derart eingerichtet sein, dass das Bilden einer Scherkante oder Reißkante innerhalb der Chipanordnung vermieden wird.
  • Gemäß verschiedenen Ausführungsformen wird eine Chipanordnung bereitgestellt, welche einen besseren Schutz der Chipanordnung und der Komponenten der Chipanordnung vor einer mechanischen Belastung bietet, so dass beispielsweise die Chipanordnung (oder eine Komponente der Chipanordnung) einer höheren mechanischen Belastung standhalten kann, die elektrische Funktionalität der Chipanordnung erhalten bleiben kann, und/oder so dass der Träger der Chipanordnung nicht aufgrund einer Scherkante leichter einreißt.
  • Gemäß verschiedenen Ausführungsformen wird eine Chipanordnung bereitgestellt, welche eine hohe Widerstandskraft gegenüber einer mechanischen Belastung aufweist und welche eine Stützstruktur aufweist, die derart eingerichtet ist, dass beispielsweise ein Einreißen des Trägers am Rand der Stützstruktur und/oder am Rand des Chips bei einer mechanischen Belastung nicht begünstigt wird. Dabei können der Chip und die Stützstrukturen derart relativ zueinander angeordnet sein, dass die äußeren Kanten der Stützstrukturen und die äußeren Kanten des Chips keine gemeinsame Kante (Scherkante oder Stanzkante) bilden. Mit anderen Worten können die Stützstrukturen derart eingerichtet sein, dass ein Einreißen des Trägers bei einer mechanischen Belastung nicht aufgrund einer ungünstigen relativen Anordnung der Stützstrukturen und des Chips begünstigt ist.
  • 1A zeigt in einer schematischen Querschnittsansicht oder Seitenansicht eine Chipanordnung 100, gemäß verschiedenen Ausführungsformen.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung 100 Folgendes aufweisen: einen flexiblen Träger 102; eine erste Stützstruktur 106 und eine zweite Stützstruktur 108 zum Verstärken eines Bereichs 102v des Trägers 102, wobei die erste Stützstruktur 106 auf einer ersten Seite des Trägers 102a angeordnet ist und die zweite Stützstruktur 108 gegenüber der ersten Stützstruktur 106 auf einer zweiten Seite 102b des Trägers 102 angeordnet ist, einen auf der ersten Seite 102a des Trägers 102 angeordneten Chip 104, wobei der Chip 104 mittels der Stützstrukturen 106, 108 und mittels des Trägers 102 getragen und unterstützt wird, wobei sich die zweite Stützstruktur 108 entlang der Richtungen parallel zur Oberfläche des Trägers 102 mindestens gleichweit erstreckt wie der Chip 104.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung 100 Folgendes aufweisen: einen flexiblen Träger 102; eine erste Stützstruktur 106 und eine zweite Stützstruktur 108 zum Verstärken eines Bereichs 102v des Trägers 102, wobei die erste Stützstruktur 106 auf einer ersten Seite des Trägers 102a angeordnet ist und die zweite Stützstruktur 108 gegenüber der ersten Stützstruktur 106 auf einer zweiten Seite 102b des Trägers 102 angeordnet ist, einen auf der ersten Seite 102a des Trägers 102 angeordneten Chip 104, wobei der Chip 104 mittels der Stützstrukturen 106, 108 und mittels des Trägers 102 getragen und unterstützt wird, wobei sich die zweite Stützstruktur 108 entlang der Richtungen 101 parallel zur Oberfläche des Trägers 102 weiter erstreckt als der Chip 104 und/oder zumindest entlang einer Richtung 101 parallel zur Oberfläche des Trägers 102 weiter erstreckt als die erste Stützstruktur 106.
  • Mit anderen Worten können die erste Stützstruktur 106 und die zweite Stützstruktur 108 auf entgegengesetzten Seiten 102a, 102b des Trägers 102 angeordnet sein, so dass diese einen Bereich 102v des Trägers 102 zwischen den Stützstrukturen 106, 108 stützen (oder stabilisieren, oder versteifen). Dabei können die seitlichen Flächen, beispielsweise die erste Seitenfläche 106c der ersten Stützstruktur 106 und die erste Seitenfläche 108c der zweiten Stützstruktur 108 in Richtung 101 einen Versatz zueinander aufweisen.
  • Die seitliche Ausdehnung der ersten Stützstruktur 106 entlang einer Richtung 101 parallel zur Trägeroberfläche 102a, 102b kann, gemäß verschiedenen Ausführungsformen, kleiner sein, als die seitliche Ausdehnung der zweiten Stützstruktur 108. Ferner können die erste Seitenfläche 106c der ersten Stützstruktur 106 und die erste Seitenfläche 108c der zweiten Stützstruktur 108 in Richtung 101 einen Versatz zueinander aufweisen; und/oder die der ersten Seitenfläche 106c entgegengesetzte zweite Seitenfläche 106d der ersten Stützstruktur 106 und die der ersten Seitenfläche 108d entgegengesetzte zweite Seitenfläche 108d der zweiten Stützstruktur 108 können in Richtung 101 einen Versatz zueinander aufweisen.
  • Gemäß verschiedenen Ausführungsformen können die erste Stützstruktur 106 und die zweite Stützstruktur 108 derart entgegengesetzt auf dem Träger 102 relativ zueinander angeordnet sein, dass die Seitenflächen 106c, 108c der Stützstrukturen 106, 108 entlang der Richtung 103 senkrecht zur Oberfläche 102a, 102b des Trägers 102 nicht fluchtend zueinander angeordnet sind, so dass beispielsweise die Seitenflächen 106c, 108c der Stützstrukturen 106, 108 und die dazugehörigen Kanten der Seitenflächen 106c, 108c der Stützstrukturen 106, 108 keine gemeinsame Scherkante und/oder Stanzkante bilden.
  • Ferner können alle seitlichen Begrenzungsflächen (die Begrenzungsflächen entlang der Richtungen 101 parallel zur Trägeroberfläche 102a, 102b) der ersten Stützstruktur 106 und der zweiten Stützstruktur 108 jeweils entlang der Richtungen 101 parallel zur Trägeroberfläche 102a, 102b einen Versatz zueinander aufweisen, so dass beispielsweise die seitlichen Begrenzungsflächen der Stützstrukturen 106, 108 und die dazugehörigen Kanten der seitlichen Begrenzungsflächen der Stützstrukturen 106, 108 keine gemeinsame Scherkante und/oder Stanzkante bilden.
  • Wie in 1B in einer schematischen Querschnittsansicht oder Seitenansicht dargestellt ist, können auch die seitlichen Begrenzungsflächen des Chips (die Begrenzungsflächen des Chips entlang der Richtung 101 parallel zur Trägeroberfläche 102a, 102b) einen Versatz zu jeweils den seitlichen Begrenzungsflächen der Stützstrukturen 106, 108 aufweisen, so dass beispielsweise die seitlichen Begrenzungsflächen der Stützstrukturen 106, 108 und die seitlichen Begrenzungsflächen des Chips keine gemeinsame fluchtende Fläche bilden.
  • In dem Fall, dass beispielsweise zwei Seitenflächen 106c, 108c einen Versatz zueinander aufweisen, können beispielsweise die Seitenflächen 106c, 108c nicht miteinander fluchtend angeordnet sein. Aus der räumlichen Anordnung der Seitenflächen 106c, 106d, 108c, 108d der Stützstrukturen 106, 108 und der Seitenflächen 104c, 104d des Chips 104 ergibt sich entsprechend die räumliche Anordnung der zugehörigen Kanten der Seitenflächen.
  • 1C zeigt einen Träger 102 auf dem jeweils eine erste Stützstruktur 106 auf einer ersten Oberfläche 102a des Trägers 102 und eine zweite Stützstruktur 108 auf der zweiten Oberfläche 102b des Trägers 102 angeordnet sein kann.
  • Ferner kann beispielsweise die zweite Stützstruktur 108 einen Bereich 111 bilden, wobei die erste Stützstruktur 106 innerhalb des Bereichs der ersten Stützstruktur 106 angeordnet ist. Gemäß verschiedenen Ausführungsformen können die seitlichen Begrenzungsflächen 108c, 108d der zweiten Stützstruktur 108 (die seitliche Begrenzung der zweiten Stützstruktur 108 entlang der Richtung 101 parallel zur Trägeroberfläche 102a, 102b) entlang der Richtung 103 (senkrecht zur Trägeroberfläche 102a, 102b) einen Bereich 111 bilden, wobei die erste Stützstruktur 106 zumindest teilweise in dem Bereich der zweiten Stützstruktur 108 angeordnet sein kann, wobei die erste Stützstruktur 106 und die zweite Stützstruktur 108 auf jeweils den entgegengesetzten Seiten 102a, 102b des Trägers 102 angeordnet sein können.
  • Ferner kann der Chip 104 innerhalb des Bereichs 111, welcher von der Begrenzungsflächen 108c, 108d der zweiten Stützstruktur 108 entlang der Richtung 103 definiert wird, angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 auf der ersten Stützstruktur 106 angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 ein Chipmodul oder ein flexibles Chipmodul sein, beispielsweise ein flexibler Chip in einem flexiblen Chipgehäuse oder ein flexibler Chip, welcher mittels einer oder mehreren flexiblen Schichten stabilisiert ist.
  • Gemäß verschiedenen Ausführungsformen kann die zweite Stützstruktur 108 eine Mehrzahl von Aussparungen in einem Randbereich der zweiten Stützstruktur 108 aufweisen, wie in den 6A bis 6G dargestellt ist und später beschrieben wird. Dabei kann beispielsweise der Randbereich der zweiten Stützstruktur 108 von dem Versatz der Seitenflächen 108c, 108d der zweiten Stützstruktur 108 bezüglich der Seitenflächen 106c, 106d der ersten Stützstruktur 106 definiert sein.
  • Wie in 1D schematisch dargestellt ist, kann der Randbereich 108r der zweiten Stützstruktur 108 den Teil der zweiten Stützstruktur 108 umfassen oder durch den Teil der zweiten Stützstruktur 108 definiert sein, welcher sich in Richtung 110 weiter erstreckt, als beispielsweise der Chip 104 und/oder die erste Stützstruktur 106. Dabei kann die Richtung 110 parallel zur Trägeroberfläche 102a, 102b liegen und bezogen auf die seitliche Begrenzung 104c des Chips 104 von dem Chip 104 weg zeigen und/oder bezogen auf die seitliche Begrenzung der ersten Stützstruktur 106 von der erste Stützstruktur 106 weg zeigen. Ferner kann die zweite Stützstruktur 108 derart eingerichtet sein, man vergleiche 6A bis 6G, dass die mechanischen Eigenschaften (z.B. die Steifigkeit) des Randbereichs 108r der zweiten Stützstruktur 108 verschieden von den mechanischen Eigenschaften der übrigen zweiten Stützstruktur 108 sind.
  • Ferner kann der Randbereich 108r der zweiten Stützstruktur 108 ein anderes Material aufweisen, als die übrigen Bereiche der zweiten Stützstruktur 108, so dass die mechanischen Eigenschaften des Randbereichs 108r derart angepasst sein können, dass ein Zerreißen des Trägers 102 bei einer mechanischen Belastung verhindert wird oder zumindest der Träger 102 einer größeren mechanischen Belastung standhalten kann, bevor der Träger 102 zerreißt. Dies kann anschaulich dadurch erreicht werden, dass der Randbereich 108r der zweiten Stützstruktur 108 eine höhere Flexibilität (oder geringere Steifigkeit) aufweisen kann, so dass der Rand 108c und/oder der Randbereich 108r der zweiten Stützstruktur 108 eine weniger harte Kante aufweist und somit der Träger 102 bei einer mechanischen Belastung nicht aufgrund einer harten Kante reißt oder beschädigt wird.
  • Gemäß verschiedenen Ausführungsformen kann sich die zweite Stützstruktur 108 entlang aller Richtungen 101 parallel zur Oberfläche 102a, 102b des Trägers 102 weiter erstrecken als die erste Stützstruktur 106. In den 1A und 1B ist das jeweils für eine Richtung 101 schematisch dargestellt, wobei diese Darstellung analog auf die anderen Richtungen übertragen werden kann, welche innerhalb einer Ebene liegen, die parallel zur Trägeroberfläche 102a, 102b liegen kann. Anschaulich kann die zweite Stützstruktur 108 zumindest einen Bereich 102v des Trägers 102 stabilisieren (oder stützen, oder versteifen), wobei der Chip derart auf dem Träger 102 angeordnet ist, dass der Chip von dem Bereich 102v getragen und/oder stabilisiert wird. Ferner kann die erste Stützstruktur 106 zwischen dem Chip 104 und dem Träger 102 angeordnet sein.
  • Ferner kann sich die erste Stützstruktur, gemäß verschiedenen Ausführungsformen, entlang aller Richtungen 101 parallel zur Oberfläche 102a, 102b des Trägers 102 weiter erstrecken als der Chip 104. Dabei kann die erste Stützstruktur 106 beispielsweise mindestens einen Bereich aufweisen, welcher aus Underfill-Material (Unterfüllmaterial) gebildet ist oder welcher Underfill-Material aufweist.
  • Gemäß verschiedenen Ausführungsformen kann die erste Stützstruktur 106 mindestens ein Metall und/oder eine Metalllegierung aufweisen oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die zweite Stützstruktur 108 mindestens ein Metall und/oder eine Metalllegierung aufweisen oder daraus bestehen.
  • Ferner können die erste Stützstruktur 106 und/oder die zweite Stützstruktur 108 mindestens eines der folgenden Materialien aufweisen oder daraus bestehen: ein Metall, ein metallisches Material, eine Legierung, einer intermetallische Verbindung, Kupfer, Aluminium, Titan, Titannitrid, Wolfram, dotiertes Silizium (Polysilizium).
  • Gemäß verschiedenen Ausführungsformen kann die erste Stützstruktur 106 eine Dicke entlang der Richtung 103, senkrecht zur Richtung 101, wobei die Richtung 101 entlang der Oberfläche 102a, 102b des Trägers 102 zeigen kann, in einem Bereich von ungefähr 5 µm bis ungefähr 100 µm aufweisen, z.B. einen Dicke in einem Bereich von ungefähr 10 µm bis ungefähr 80 µm, z.B. in einem Bereich von ungefähr 20 µm bis ungefähr 60 µm. Gemäß verschiedenen Ausführungsformen kann die erste Stützstruktur 106 eine Dicke von ungefähr 40 µm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann die zweite Stützstruktur 108 eine Dicke entlang der Richtung 103 in einem Bereich von ungefähr 5 µm bis ungefähr 100 µm aufweisen, z.B. einen Dicke in einem Bereich von ungefähr 10 µm bis ungefähr 80 µm, z.B. in einem Bereich von ungefähr 20 µm bis ungefähr 60 µm. Gemäß verschiedenen Ausführungsformen kann die zweite Stützstruktur 106 eine Dicke von ungefähr 40 µm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann somit die Steifigkeit der Stützstrukturen größer als die Steifigkeit des Trägers 102 sein, so dass ein Bereich des Trägers 102 mittels der Stützstrukturen stabilisiert werden kann, wobei der restliche Bereich des Trägers flexibel bleiben kann. In dem restlichen flexiblen Bereich des Trägers kann beispielsweise eine Antenne oder eine Antennenstruktur angeordnet sein. Ferner kann die Steifigkeit der Stützstrukturen dazu beitragen, dass der Chip 104 stabilisiert wird, so dass der Chip 104 widerstandsfähiger gegenüber einer mechanischen Belastung sein kann.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 eine Chipdicke entlang der Richtung 103, senkrecht zur Richtung 101, wobei die Richtung 101 entlang der Oberfläche 102a, 102b des Trägers 102 zeigt, aufweisen, wobei die Chipdicke kleiner als ungefähr 110 µm sein kann, z.B. kleiner als 100 µm, z.B. kann die Chipdicke in einem Bereich von 5 µm bis ungefähr 100 µm liegen.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 102 ein Substrat oder eine Trägerfolie sein, wobei der Träger 102 einen Kunststoff und/oder ein Polymer aufweisen kann oder daraus bestehen kann. Der Träger 102 kann beispielsweise aus Polyimid bestehen oder Polyimid aufweisen. Ferner kann der Träger 102 eine Dicke entlang der Richtung 103, senkrecht zur Richtung 101, wobei die Richtung 101 entlang der Oberfläche 102a, 102b des Trägers 102 zeigt, in einem Bereich von ungefähr 1 µm bis ungefähr 100 µm aufweisen, z.B. in einem Bereich von ungefähr 5 µm bis ungefähr 50 µm, z.B. kann der Träger 102 eine Dicke in einem Bereich von ungefähr 20 µm bis ungefähr 30 µm aufweisen.
  • Wie in den 2A und 2B dargestellt ist, kann die Chipanordnung mindestens eine Antenne 212 aufweisen, angeordnet auf dem Träger 102, wobei die mindestens eine Antenne 212 zu dem Chip 104 elektrisch leitend verbunden ist.
  • 2A zeigt eine schematische Querschnittsansicht oder Seitenansicht einer Chipanordnung 100, wobei die Chipanordnung 100 analog zu der vorangehenden Beschreibung eingerichtet sein kann, und wobei eine Antenne 212 (oder Antennenstruktur 212) auf dem Träger 102 angeordnet ist. Die Antenne 212 kann beispielsweise auf der Seite 102a des Trägers 102 angeordnet sein, auf der auch der Chip 104 angeordnet ist. Mit anderen Worten können der Chip 104 und die Antenne 212 auf derselben Seite des Trägers 102 angeordnet sein. Ferner kann die Antenne 212 auch auf der Seite 102b des Trägers 102 angeordnet sein, welche zur Seite 102a entgegengesetzt ist.
  • Gemäß verschiedenen Ausführungsformen kann die Antenne 212 oder die Antennenstruktur 212 mindestens eins der folgenden Materialien aufweisen oder daraus bestehen: ein Metall, ein metallisches Material, eine Legierung, einer intermetallische Verbindung, Kupfer, Aluminium, Titan, Titannitrid, Wolfram, dotiertes Silizium (Polysilizium), Gold, Silber, Nickel, Zink, eine Aluminium Silizium Legierung.
  • Ferner kann die Antenne 212 oder die Antennenstruktur 212 eine strukturierte Schicht aufweisen oder daraus bestehen, beispielsweise eine strukturierte Kupferschicht, welche beispielsweise mittels Kupfer-Ätztechnologie gebildet wurde. Ferner kann die Antenne 212 oder die Antennenstruktur 212 eine strukturierte Aluminiumschicht aufweisen, welche beispielsweise mittels Aluminium-Ätztechnologie gebildet wurde.
  • Gemäß verschiedenen Ausführungsformen kann die zweite Stützstruktur 108 eine Kontaktstruktur (Kontaktpad) oder ein Teil einer Kontaktstruktur sein, welche beispielsweise zum übertragen von Daten zwischen dem Chip 104 und einer Peripherie dienen kann. Ferner kann die zweite Stützstruktur 108 eine Kontaktstruktur oder ein Teil einer Kontaktstruktur sein, beispielsweise ein Chipkartenkontaktpad nach ISO 7816.
  • Ferner kann die Chipanordnung 100 auch derart eingerichtet sein, dass Daten zwischen dem Chip 104 und einer Peripherie kontaktlos mittels der Antenne 212 erfolgen kann. Ferner kann die Chipanordnung 100 mehrere Antennen 212a, 212b aufweisen, wie in 2B veranschaulicht ist. Dabei kann die erste Antenne 212a auf der ersten Seite 102a des Trägers 102 angeordnet sein und die zweite Antenne 212b kann auf der zweiten Seite 102b des Trägers 102 angeordnet sein. Es versteht sich, dass die eine Antenne 212 oder die mehreren Antennen 212a, 212b mit dem Chip 104 elektrisch leitend verbunden sein können, so dass ein Datenübertragen möglich ist.
  • Ferner kann die Chipanordnung 100 auch derart eingerichtet sein, dass Daten zwischen dem Chip 104 und einer Peripherie kontaktlos mittels der Antenne 212 und mittels eines Kontaktpads erfolgen kann, eine sogenannte Dual-Interface-Chipkarte.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 ein Gehäuse aufweisen, z.B. ein Chipkartengehäuse, so dass die Chipanordnung 100 als eine Chipkarte fungieren kann.
  • Ferner kann die Chipanordnung 100 in ein Gehäuse, z.B. in ein Chipkartengehäuse, eingesetzt werden und/oder mit einem Gehäuse, z.B. mit einem Chipkartengehäuse, verbunden werden.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipkartenanordnung (auf der Basis der hierin beschriebenen Chipanordnung 100) bereitgestellt werden, wobei die Chipkartenanordnung Folgendes aufweisen kann: ein Chipkartengehäuse; und eine Chipanordnung 100, wobei die Chipanordnung mit dem Chipkartengehäuse verbunden ist.
  • In dem Fall, dass die Chipanordnung 100 eine Antenne 212 aufweist, kann die Chipkartenanordnung ein Chipkartengehäuse aufweisen, wobei das Chipkartengehäuse mindestens eine Antenne aufweisen kann, welche mit der mindestens einen Antenne der Chipanordnung induktiv gekoppelt sein kann.
  • 3 zeigt ein Verfahren 300 zum Herstellen einer Chipanordnung in einem schematischen Ablaufdiagramm, wobei das Verfahren Folgendes aufweisen kann: in 310, das Bilden einer ersten Stützstruktur 106 auf einer ersten Oberfläche 102a eines Trägers 102; in 320, das Bilden einer zweiten Stützstruktur 108 auf einer der ersten Oberfläche 102a gegenüberliegenden Oberfläche 102b des Trägers 102, so dass ein Bereich 102v des Trägers 102 zwischen den Stützstrukturen 106, 108 stabilisiert wird; und, in 330, das Befestigen eines Chips 104 auf der ersten Seite 102a des Trägers 102, wobei der Chip 104 mittels der Stützstrukturen 106, 108 und mittels des Trägers 102 getragen wird, wobei sich die zweite Stützstruktur 108 entlang mindestens einer Richtung 101 parallel zur Oberfläche 102a, 102b des Trägers 102 weiter erstreckt als der Chip 104 und/oder wobei sich die zweite Stützstruktur 108 entlang mindestens einer Richtung 101 parallel zur Oberfläche 102a, 102b des Trägers 102 weiter erstreckt als die erste Stützstruktur 106.
  • Ferner kann ein Verfahren zum Herstellen einer Chipanordnung Folgendes aufweisen: das Bilden einer ersten Stützstruktur 106 auf einer ersten Oberfläche 102a eines Trägers 102; das Bilden einer zweiten Stützstruktur 108 auf einer der ersten Oberfläche 102a gegenüberliegenden Oberfläche 102b des Trägers 102, so dass ein Bereich 102v des Trägers 102 zwischen den Stützstrukturen 106, 108 stabilisiert wird; und das Befestigen eines Chips 104 auf der ersten Seite 102a des Trägers 102, wobei der Chip 104 mittels der Stützstrukturen 106, 108 und mittels des Trägers 102 getragen wird, wobei sich die zweite Stützstruktur 108 entlang der Richtungen 101 parallel zur Oberfläche des Trägers 102 mindestens gleichweit erstreckt wie der Chip 104.
  • Ferner kann, gemäß verschiedenen Ausführungsformen, das Bilden der ersten Stützstruktur 106 auf der Oberfläche 102a derart erfolgen, dass die seitliche Ausdehnung der ersten Stützstruktur 106 kleiner ist, als die seitliche Ausdehnung des Chips 104, wobei der Chip 104 auf der erste Stützstruktur 106 mittels eines Unterfüllens (eines Underfill-Prozesses) befestigt werden kann. Dabei kann beispielsweise zumindest ein Teil der ersten Stützstruktur 106 mittels des Underfill-Materials umhüllt werden. Das Underfill-Material kann beispielsweise die Seiten 106c, 106d der ersten Stützstruktur 106 bedecken.
  • Ferner kann das Verfahren zum Herstellen einer Chipanordnung das Bilden mindestens einer Antenne 212 auf dem Träger 102 aufweisen, wobei die mindestens eine Antenne 212 eine elektrisch leitfähige Verbindung zu dem Chip 104 aufweisen kann.
  • Der hierin beschrieben Underfill-Prozess (Unterfüll-Prozess) kann beispielsweise dazu dienen, den Chip 104 auf dem Träger 102 oder auf der ersten Stützstruktur 106 zu befestigen (z.B. mittels eines klebenden Unterfüllmaterials)) und/oder den Chip elektrisch zu kontaktieren. Beispielsweise kann eine elektrisch leitende Verbindung zwischen dem Chip und der Antenne 212 oder einem Kontaktpad notwendig oder vorgesehen sein, so dass beim Befestigen des Chips gleichzeitig die elektrisch leitende Verbindung zwischen dem Chip und der Antenne 212 und/oder zwischen dem Chip 104 und einem Kontaktpad bereitgestellt werden kann. Die elektrisch leitende Verbindung kann beispielsweise mittels Lötkugeln erfolgen oder mittels strukturierter Schichten und/oder Durchkontaktierungen (Vias).
  • Gemäß verschiedenen Ausführungsformen können beispielsweise die erste Stützstruktur 106 und die Antenne 212 in einem gemeinsamen Verfahrensschritt gleichzeitig gebildet werden. Ferner können beispielsweise die zweite Stützstruktur 108 und die Antenne 212 in einem gemeinsamen Verfahrensschritt gleichzeitig gebildet werden.
  • Ferner kann der Chip 104, gemäß verschiedenen Ausführungsformen, mittels Lötens auf der ersten Stützstruktur 106 oder auf dem Träger 102 befestigt werden.
  • Die 4A bis 4D zeigen jeweils eine schematische Darstellung einer Chipanordnung zu verschiedenen Zeitpunkten während eines Verfahrens 300 zum Herstellen einer Chipanordnung 100 in einer Querschnittsansicht oder Seitenansicht, gemäß verschiedenen Ausführungsformen.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 102 und/oder die Chipanordnung 100 flexibel sein, so dass das Verfahren 300 in einem Rolle-zu-Rolle-Verfahren durchgeführt werden kann. Ein Rolle-zu-Rolle-Verfahren kann ein kostengünstiges, schnelles und effizientes Verfahren zum Herstellen der Chipanordnung 100 ermöglichen. Gemäß verschiedenen Ausführungsformen kann eine Vielzahl von Chipanordnungen 100 gleichzeitig auf einem Träger hergestellt werden, wobei die Chipanordnungen 100 der Vielzahl von Chipanordnungen 100 im Anschluss an das Verfahren 300 beispielsweise separiert oder vereinzelt werden können.
  • Gemäß verschiedenen Ausführungsformen können die Schritte des Verfahrens 300 auch in einer anderen Reihenfolge durchgeführt werden, wenn dies zweckmäßig ist, beispielsweise in der folgenden Abfolge der einzelnen Prozessschritte: 310, 330, 320 oder 320, 310, 330.
  • 4A zeigt eine schematische Querschnittsansicht oder Seitenansicht einer Chipanordnung 100 aufweisend einen Träger 102 und eine auf einer Seite 102a des Trägers 102 aufgebrachte erste Stützstruktur 106, beispielsweise nachdem der Prozessschritt 310 des Verfahrens 300 ausgeführt wurde.
  • 4B zeigt eine schematische Querschnittsansicht oder Seitenansicht einer Chipanordnung 100 aufweisend einen Träger 102, eine auf einer Seite 102a des Trägers 102 aufgebrachte erste Stützstruktur 106 und eine zweite Stützstruktur 108, wobei die zweite Stützstruktur 108 auf einer zweiten Seite 102b des Trägers 102 gebildet wurde, wobei die zweite Seite 102b des Trägers 102 gegenüber der ersten Seite 102a liegen kann, beispielsweise nachdem der Prozessschritt 310 und der Prozessschritt 320 des Verfahrens 300 ausgeführt wurde.
  • Gemäß verschiedenen Ausführungsformen können die erste Stützstruktur 106 und/oder die zweite Stützstruktur 108 mittels chemischer Gasphasenabscheidung (CVD) oder mittels physikalischer Gasphasenabscheidung (PVD) gebildet werden. Ferner können die erste Stützstruktur 106 und/oder die zweite Stützstruktur 108 mittels eines elektrochemischen oder galvanischen Prozesses gebildet werden.
  • Ferner kann das Bilden der ersten Stützstruktur 106 und/oder der zweiten Stützstruktur 108 mindestens einen oder mehrere der folgenden Prozesse aufweisen: einen Lithographie-Prozess, einen Ätzprozess, einen Strukturierungsprozess, Chemisch-Mechanisches-Polieren (CMP), einen Schichtabscheidungsprozess (sogenanntes layering), einen Kupfer-Ätzprozess, einen Aluminium-Ätzprozess.
  • Gemäß verschiedenen Ausführungsformen können die erste Stützstruktur 106 und/oder die zweite Stützstruktur 108 gebildet werden, indem eine oder mehrere abgeschiedene Schichten strukturiert werden, beispielsweise mittels eines Ätzprozesses oder mittels mehrerer Ätzprozesse.
  • Beispielsweise kann eine Kupferschicht und/oder eine Aluminiumschicht auf zumindest einem Teil des Trägers 102 abgeschieden werden. Ferner kann die Kupferschicht (oder Aluminiumschicht) strukturiert werden. Gemäß verschiedenen Ausführungsformen kann eine Maske (z.B. eine Fotolithographiemaske) auf den Träger 102 aufgebracht werden, so dass entsprechend mindestens ein Bereich des Trägers freiliegend ist, und im Anschluss können die erste Stützstruktur 106 und/oder die zweite Stützstruktur 108 (z.B. eine Kupferschicht oder Aluminiumschicht) in den freiliegenden Bereichen des Trägers 102 gebildet werden.
  • Gemäß verschiedenen Ausführungsformen können die erste Stützstruktur 106 und/oder die zweite Stützstruktur 108 mittels Strukturierens (patterning) einer aufgebrachten Schicht auf dem Träger 102 gebildet werden, wobei das Strukturieren mittels eines chemischen oder physikalischen Ätzprozesses erfolgen kann, z.B. mittels Nassätzens oder nasschemischen Ätzens, oder mittels Trockenätzens.
  • 4C zeigt eine schematische Querschnittsansicht oder Seitenansicht einer Chipanordnung 100 aufweisend einen Träger 102, eine erste Stützstruktur 106, eine zweite Stützstruktur 108, und einen Chip 104, wobei der Chip 104 an der ersten Stützstruktur 106 befestigt ist. Ferner kann die Chip 104 auch mittels zusätzlicher Strukturen und mittels zusätzlicher Prozesse, z.B. mittels Lötens, Klebens, oder mittels eines geeigneten Metallisierungsprozesses, an der ersten Stützstruktur 106 befestigt werden.
  • Ferner kann, wie in 4D dargestellt ist, eine Antenne 212 auf dem Träger 102 gebildet werden. Die Antenne 212 kann beispielsweise in dem gleichen Verfahrensschritt gebildet werden, wie die erste Stützstruktur 106 (z.B. in 310). Gemäß verschiedenen Ausführungsformen kann die Antenne 212 oder eine Antennenstruktur mittels der gleichen Prozesse gebildet werden, wie die erste Stützstruktur 106 und/oder die zweite Stützstruktur 108.
  • Gemäß verschiedenen Ausführungsformen können die erste Stützstruktur 106, die zweite Stützstruktur 108 und die Antenne 212 mittels typischer Halbleiterindustrieprozesse gebildet werden, wie vorangehend beschrieben ist.
  • Ferner kann der Chip 104 ein Chipmodul oder ein flexibles Chipmodul sein, z.B. ein gehäuster Chip 104, beispielsweise ein flexibler Chip 104 in einem flexiblen Gehäuse. Ferner kann der Chip ein ultradünner Chip oder ein gedünnter Chip sein.
  • Wie in 4E dargestellt ist, kann der Chip 104 mittels eines Underfill-Prozesses, analog zu einer sogenannten Flip-Chip-Montage, an dem Träger 102 oder an der ersten Stützstruktur 106 befestigt werden. Dabei können beispielsweise Lötkugeln 422 eine elektrische Kontaktstruktur zwischen dem Chip und dem Träger und/oder zwischen dem Chip und der Antenne 212 bereitstellen, wobei der Chip 104 mittels des Underfill-Materials 420 an der ersten Stützstruktur 106 befestigt werden kann.
  • Ferner kann dabei das Underfill-Material 420 die erste Stützstruktur 106 umschließen.
  • Gemäß verschiedenen Ausführungsformen können die Lötkugeln 622 folgende Materialien aufweisen oder daraus bestehen: ein Lötmittel, Zinn, Blei, Zink, Indium, Kohlenstoff, Gold, Silber Aluminium, Kupfer.
  • Wie in 4F dargestellt ist, kann der Chip 104 mittels eines Lötprozesses, analog zu einer sogenannten Flip-Chip-Montage, an dem Träger 102 oder an der ersten Stützstruktur 106 befestigt werden. Dabei können beispielsweise Kontaktstrukturen 424 einen elektrischen Kontakt zwischen dem Chip 104 und dem Träger 102 und/oder zwischen dem Chip 104 und der Antenne 212 bereitstellen, wobei der Chip 104 mittels einer Lötschicht an der ersten Stützstruktur 106 befestigt werden kann.
  • Gemäß verschiedenen Ausführungsformen kann die Antenne 212 in einem Bereich des Trägers 102 gebildet werden, der nicht mittels der Stützstrukturen verstärkt ist. Die Antenne 212 kann beispielsweise in einem Bereich um den Chip 104 herum angeordnet sein. Mit anderen Worten kann die Antenne 212 in einem seitlichen Abstand zu der ersten Stützstruktur 106 und/oder zu dem Chip 104 angeordnet sein.
  • 5 zeigt beispielhaft den Aufbau einer Chipanordnung 100 gemäß verschiedenen Ausführungsformen in einer schematischen Explosionszeichnung.
  • Wie in 5 gemäß verschiedenen Ausführungsformen dargestellt ist, kann beispielsweise die erste Stützstruktur 106 auf der ersten Seite des Trägers 102 angeordnet sein. Ferner kann die erste Antenne 212a auf der ersten Seite des Trägers 102 angeordnet sein, wobei die erste Antenne 212a beispielsweise mit der ersten Stützstruktur 106 elektrisch gekoppelt (leitend verbunden) sein kann. Ferner kann ein Chip 104 auf der oder über der ersten Stützstruktur 106 angeordnet sein, so dass der Chip 104 mittels der ersten Stützstruktur 106 zu der Antenne 212 elektrisch leitend verbunden ist.
  • Gemäß verschiedenen Ausführungsformen kann somit die erste Stützstruktur 106 zusätzlich zu der stabilisierenden und schützenden Funktion, wie vorangehend beschrieben, auch dazu dienen, den Chip 104 elektrisch zu kontaktieren.
  • Ferner kann eine zweite Antenne 212b auf der zweiten Seite des Trägers 102 angeordnet sein, wobei die zweite Antenne 212b elektrisch leitend mit der ersten Antenne 212a und/oder mit dem Chip 104 verbunden sein kann.
  • Gemäß verschiedenen Ausführungsformen kann auf der zweiten Seite des Trägers gegenüberliegen zu der ersten Stützstruktur 106 und/oder gegenüberliegen zu dem Chip 104 eine zweite Stützstruktur 108 angeordnet sein, wie zuvor beschrieben.
  • Ferner kann die erste Stützstruktur 106 innerhalb der Chipfläche zu liegen kommen und vom Underfill komplett umschlossen werden.
  • Wie in 5 dargestellt ist, und bezüglich der 6A bis 6G nachfolgend im Detail beschrieben ist, kann die zweite Stützstruktur 108 eine Randstruktur aufweisen, welche ein Einreißen der Trägers 102 aufgrund einer mechanischen Belastung verhindern oder vermindern kann.
  • Ferner kann die zweite Stützstruktur 108 in etwa die Größe (seitliche Ausdehnung entlang der Richtung 101) der Chipfläche aufweisen und eine Randstruktur in der Form, dass eine gerade Scherkante, gebildet durch die erste Stützstruktur 106 und die zweite Stützstruktur 108 und/oder den Chip 104, vermieden werden kann.
  • Anschaulich kann dabei eine seitliche Begrenzung der zweiten Stützstruktur 108 (eine Kante der zweiten Stützstruktur 108) ähnlich der Form der Kante einer Briefmarke erzeugt oder bereitgestellt werden, wobei die “Zacken“ auf der der zweiten Seite des Substrates über die Chipfläche hinausragen. Mit anderen Worten kann sich der Randbereich 108r der zweiten Stützstruktur 108 entlang der Richtung 101 weiter erstrecken, als der Chip 104, wobei der Randbereich 108r der zweite Stützstruktur 108 mehrere Aussparungen aufweist (z.B. mit einer Randstruktur ähnlich einer Briefmarkenstruktur).
  • Gemäß verschiedenen Ausführungsformen kann sich die der Randbereich 108r in einen Bereich um den Chip 104 herum erstrecken, wobei die Reißverstärkung die beginnende Flexibilität des Trägers im dem Bereich um den Chip 104 herum nicht signifikant beeinträchtigt, so dass der Träger in den Bereichen fern des Chips 104 die gewünschte Flexibilität aufweisen kann.
  • Gemäß verschiedenen Ausführungsformen kann ein flexibler Träger 102 oder ein flexibler Chip 104 seine Form zumindest entlang einer Richtung ändern, wobei diese Verformung reversibel sein kann, so dass der Chip 104 oder der Träger 102 nicht beschädigt wird und jeweils die ursprüngliche Form wieder annehmen kann.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 102 eine Folie sein, beispielsweise eine Kunststofffolie oder eine Polymerfolie. Ferner kann die erste Stützstruktur 106 eine Metallfolie sein, z.B. eine Kupferfolie oder eine Aluminiumfolie. Ferner kann die zweite Stützstruktur 108 eine Metallfolie sein, z.B. eine Kupferfolie oder eine Aluminiumfolie.
  • In den 6A bis 6G ist jeweils beispielhaft eine Stützstruktur 608 oder Verstärkungsstruktur 608, wie sie vorangehend als erste Stützstruktur 106 und/oder als zweite Stützstruktur 108 beschrieben sind, im Detail veranschaulicht.
  • 6A zeigt eine Stützstruktur 608, wobei die Stützstruktur 608 einen Randbereich 608r aufweist. Ferner kann die Stützstruktur 608 einen Bereich 608a aufweisen, welcher nicht zum Randbereich 608r gehört. Gemäß verschiedenen Ausführungsformen kann die Stützstruktur 608 eine Vielzahl (oder Mehrzahl) von Aussparungen in dem Randbereich 608r der Stützstruktur 608 aufweisen. Wie in 6A dargestellt ist, können die Aussparungen entlang mindestens einer Seite der Stützstruktur 608 angeordnet sein. Ferner können die Aussparungen entlang mindestens zwei oder drei Seiten der Stützstruktur 608 angeordnet sein. Gemäß verschiedenen Ausführungsformen können die Aussparungen entlang der äußeren Umrandung der der Stützstruktur 608 angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen können die Aussparungen eine dreieckige Form aufweisen. Ferner, wie beispielsweise in 6B dargestellt ist, können die Aussparungen eine viereckige Form aufweisen.
  • Gemäß verschiedenen Ausführungsformen können die Aussparungen, räumlich gesehen, eine prismatische Form aufweisen, beispielsweise mit einer polygonalen Grundfläche oder eine zylindrische Form, mit einer kreisrunden, runden oder elliptischen Grundfläche. Ferner können die Aussparungen relativ zur Stützstruktur 608 derart ausgerichtet sein, dass Grundfläche der Aussparungen parallel zur Oberfläche der Stützstruktur 608 ausgerichtet ist.
  • 6C zeigt beispielhaft eine schematische Darstellung einer Stützstruktur 608 in einer Draufsicht, wobei eine Vielzahl von Aussparung entlang des Randbereichs 608r der Stützstruktur 608 angeordnet sind. Ferner bildet dabei der Randbereich 608r der Stützstruktur 608, in dem die Aussparungen angeordnet sind, die seitliche Begrenzung der Stützstruktur 608, z.B. entlang der seitlichen Richtung 101 und der seitlichen Richtung 105.
  • Gemäß verschiedenen Ausführungsformen kann die Stützstruktur 608, wie in 6C dargestellt ist, eine äußere seitliche Begrenzung aufweisen, welche eine zick-zack förmige Seitenfläche und/oder Seitenkante entlang einer seitlichen Richtung 101, 105 aufweist. Daher kann die Stützstruktur 608 beispielsweise dazu führen, dass das Bilden einer geraden Scherkante oder Stanzkante in der Chipanordnung 100 verhindert wird.
  • Ferner kann die Stützstruktur 608 einen inneren Bereich 608a aufweisen, welcher zum Stabilisieren und/oder Verstärken des Trägers 102 und/oder des Chips 104 dienen kann. Gemäß verschiedenen Ausführungsformen kann der Chip innerhalb des Bereichs 608a angeordnet sein, wie es im Detail mit Bezug auf 6G beschrieben ist.
  • Gemäß verschiedenen Ausführungsformen kann der Randbereich 608r der Stützstruktur 608 beispielsweise eine geringere Dicke aufweisen, als der innere Bereich 608a der Stützstruktur 608.
  • Gemäß verschiedenen Ausführungsformen können sich die mechanischen Eigenschaften der Stützstruktur 608 in dem Randbereich 608r von den mechanischen Eigenschaften der Stützstruktur 608 in dem inneren Bereich 608a unterscheiden. Beispielsweise kann die Flexibilität der Stützstruktur 608 in dem Randbereich 608r größer sein (oder die Steifigkeit kleiner sein), als die Flexibilität (oder Steifigkeit) der Stützstruktur 608 in dem inneren Bereich 608a. Dies kann beispielsweise dazu dienen, dass die Stützstruktur 608 die Chipanordnung 100 derart beeinflusst, dass ein Reißen des Trägers 102 bei einer mechanischen Belastung verhindert oder vermindert werden kann.
  • Gemäß verschiedenen Ausführungsformen kann der Randbereich 608r der Stützstruktur 608 dazu dienen, dass der Übergang von einem nicht unterstützen Bereich des Trägers 102 zu dem von der Stützstruktur 608 unterstützten Bereich 102v des Trägers 102 im Wesentlichen kontinuierlich sein kann, so dass abrupte oder sprunghafte Änderungen der mechanischen Eigenschaften (z.B. Steifigkeit) des Trägers vermieden werden können, so dass die beispielsweise Reißfestigkeit des Trägers 102 der Chipanordnung 100 erhöht werden kann.
  • Gemäß verschiedenen Ausführungsformen, wie in 6D schematisch in einer Querschnittsansicht oder Seitenansicht dargestellt ist, kann beispielsweise der Randbereich 608r der Stützstruktur 608 ein anderes Material aufweisen als der innere Bereich 608a der Stützstruktur 608. Das Material des Randbereichs kann beispielsweise eine geringere Steifigkeit aufweisen, als das Material des inneren Bereichs 608a der Stützstruktur 608.
  • Wie in 6E schematisch in einer Querschnittsansicht oder Seitenansicht dargestellt ist, kann die Stützstruktur 608 in einem Randbereich 608r der Stützstruktur 608 abgeschrägt sein. Mit anderen Worten kann die Stützstruktur 608 in mindestens einem Bereich des Randbereichs 608r eine geringere Dicke aufweisen, als im inneren Bereich 608a der Stützstruktur 608.
  • Wie in 6F schematisch in einer Querschnittsansicht oder Seitenansicht dargestellt ist, kann die Stützstruktur 608 in einem Randbereich 608r der Stützstruktur 608 eine oder mehrere Aussparungen aufweisen, wobei sich die Aussparungen teilweise in die Stützstruktur 608 hinein erstrecken. Mit anderen Worten kann die Stützstruktur 608 in mindestens einem Bereich des Randbereichs 608r eine geringere Dicke aufweisen, als im inneren Bereich 608a der Stützstruktur 608.
  • Gemäß verschiedenen Ausführungsformen kann die Stützstruktur 608 einen Randbereich 608r aufweisen, wobei der Randbereich 608r als ein Teil der Stützstruktur 608 betrachtet werden kann. In analoger und/oder ähnlicher Weise kann, gemäß verschiedenen Ausführungsformen, eine Stützstruktur 608 auch von einer Randstruktur 608r umgeben sein, wobei die Randstruktur 608r nicht notwendigerweise als zu der Stützstruktur 608 gehörend angesehen werden muss.
  • Wie in 6G schematisch in einer Querschnittsansicht oder Seitenansicht dargestellt ist, kann der Chip 104 innerhalb des Bereichs 608a der Stützstruktur 608 angeordnet sein, wobei sich der Randbereich 608r der Stützstruktur 608 in einem Bereich um den Chip 104 herum erstrecken kann. Da der Chip 104 räumlich gesehen oberhalb der Stützstruktur 608 angeordnet sein kann, kann die relative Anordnung des Chips 104 zu der Stützstruktur 608 mittels der Projektion der Chipoberfläche 104a entlang der Richtung 103 (senkrecht zur Oberfläche 102a, 102b des Trägers 102) veranschaulicht werden.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 derart relativ zu der Stützstruktur 608 oder Verstärkungsstruktur 608 angeordnet sein, dass die Projektion der Chipoberfläche 104a des Chips 104 entlang der Richtung 103 senkrecht zur Oberfläche 102a, 102b des Trägers 102 innerhalb des Bereichs 608a der Stützstruktur 608 oder der Verstärkungsstruktur 608 fällt. Mit anderen Worten kann der Bereich 608a der Stützstruktur 608 oder der Verstärkungsstruktur 608 den Chip 104 tragen und den Bereich 102v des Trägers 102 stabilisieren, wobei der Randbereich 608r der Stützstruktur 608 die Reißfestigkeit des Trägers in einem Bereich um den Chip 104 herum erhöhen kann.
  • Gemäß verschiedenen Ausführungsformen kann die erste Stützstruktur 106 ferner die Eigenschaften und Merkmale aufweisen, die bezüglich der Stützstruktur 608 in den 6A bis 6G beschrieben wurden.
  • Gemäß verschiedenen Ausführungsformen kann die zweite Stützstruktur 108 ferner die Eigenschaften und Merkmale aufweisen, die bezüglich der Stützstruktur 608 in den 6A bis 6G beschrieben wurden.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 mindestens eine weitere Stützstruktur (zusätzlich zu den Stützstrukturen 106, 108) aufweisen. Ferner kann eine Stützstruktur 106, 108 aus mehreren Schichten oder mehreren Bereichen aufgebaut sein und/oder mehrere Schichten oder mehrere Bereiche aufweisen.
  • Gemäß verschiedenen Ausführungsformen wird eine Trägeranordnung bereitgestellt, welche beispielsweise ein Bestandteil der Chipanordnung 100 sein kann, wobei die Trägeranordnung Folgendes aufweisen kann: einen flexiblen Träger 102; eine erste Verstärkungsschicht 106 und eine zweite Verstärkungsschicht 108 zum Verstärken des flexiblen Trägers 102, wobei die Verstärkungsschichten 106, 108 relativ zueinander auf entgegengesetzten Seiten des Trägers derart angeordnet sind, dass die Verstärkungsschichten 106, 108 einen Bereich 102v des Trägers 102 zwischen den Verstärkungsschichten 106, 108 verstärken; wobei die zweite Verstärkungsschicht einen Randbereich aufweist, welcher sich entlang aller Richtungen parallel zur Oberfläche des Trägers weiter erstreckt als die erste Verstärkungsschicht; und wobei der Randbereich der zweiten Verstärkungsschicht eine Vielzahl von Aussparungen aufweist.
  • Gemäß verschiedenen Ausführungsformen kann ein Verstärken (oder Stützen) eines Trägers 102 oder eines Chips 104 anschaulich eine mechanische Verstärkung bedeuten, wobei beispielsweise die Steifigkeit eines Bereichs des Trägers 102 oder des Chips 104 erhöht werden kann oder sein kann, und/oder dass beispielsweise die Reißfestigkeit des Trägers 102 verbessert sein kann, so dass der Träger 102 beispielsweise erst bei einer größeren mechanischen Belastung reißt, als ohne Verstärkung, oder so dass der Träger 102 zumindest nicht aufgrund der Verstärkungsstruktur bei einer geringeren mechanischen Belastung reißt als ohne die Verstärkungsstruktur.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung 100 derart eingerichtet sein, dass sich die erste Stützstruktur 106 entlang aller Richtungen 101 parallel zur Oberfläche 102a, 102b des Trägers 102 weiter erstreckt als der Chip 104.
  • Gemäß verschiedenen Ausführungsformen kann ein Chipkartenanordnung auf der Basis der hierin beschriebenen Chipanordnung 100 bereitgestellt werden, wobei die Chipkartenanordnung Folgendes aufweisen kann: ein Chipkartengehäuse; und eine Chipanordnung 100, wie vorangehend beschrieben, wobei die Chipanordnung 100 an dem Chipkartengehäuse befestigt ist.
  • Gemäß verschiedenen Ausführungsformen kann das Chipkartengehäuse ein Iso-Chipkartengehäuse sein oder ein beliebiges anderes Chipkartengehäuse. Ferner kann das Chipkartengehäuse mindestens ein Material aus der folgenden Gruppe von Materialien aufweisen: ein Plastikmaterial, ein Kunststoff, ein Polymer, eine organische Verbindung, Holz, Metall, metallische Materialien.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 102 ein glasverstärktes Epoxidmaterial aufweisen, z.B. ein Laminatmaterial, beispielsweise ein glasfaserverstärktes Laminat oder Epoxidlaminat.
  • Ferner kann der Chip 104 eine zusätzliche Deckschicht aufweisen, welche beispielsweise auf der Oberseite des Chips 104 angeordnet sein kann. Die Deckschicht kann beispielsweise ein Polymermaterial oder ein Kunststoff aufweisen, z.B. Polyimid. Ferner kann die zusätzliche Deckschicht einen Teil der Oberfläche des Chips 104 bedecken. Ferner kann die Deckschicht eine Dicke in einem Bereich von ungefähr 1 µm bis ungefähr 50 µm aufweisen, z.B. in einem Bereich von ungefähr 1 µm bis ungefähr 10 µm, z.B. eine Dicke in einem Bereich von ungefähr kleiner oder gleich 10 µm. Die zusätzliche Deckschicht kann den Chip beispielsweise schützen und/oder mechanisch stabilisieren.
  • Gemäß verschiedenen Ausführungsformen kann die seitliche Ausdehnung (z.B. entlang aller Richtungen 101 parallel zur Oberfläche 102a, 102b des Trägers 102) des Trägers 102 größer sein, als die seitliche Ausdehnung des Chips 104 und/oder die seitliche Ausdehnung der Stützstrukturen 106, 108. Ferner kann der Chip 104 im Wesentlichen zentral auf dem Träger 102 angeordnet sein. Der Träger 102 kann eine Folie oder dünne Schicht mit einer viereckigen Form sein, oder der Träger 102 kann beispielsweise eine viereckige Form mit abgerundeten Ecken aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 102 in einem Bereich um den Chip 104 herum eine geringe Steifigkeit aufweisen, so dass beispielsweise ein Teil der Chipanordnung 100 sehr flexibel sein kann, so dass sich die Chipanordnung 100 bei einer mechanischen Belastung leicht reversibel verformen kann, ohne beschädigt zu werden, wobei ein Bereich 102v des Trägers 102, über dem der Chip 104 angeordnet sein kann, mittels der Stützstrukturen 106, 108 verstärkt sein kann, so dass der Chip 104 besser geschützt ist, wobei der Randbereich mindestens einer der Stützstrukturen 106, 108 derart eingerichtet ist, dass die Reißfestigkeit des Trägers 102 ausgehend von dem Rand des gestützten Bereichs 102v des Trägers verbessert ist oder zumindest nicht reduziert ist.
  • Gemäß verschiedenen Ausführungsformen kann der gestützte Bereich 102v des Trägers 102 in seitlicher Richtung parallel zur Oberfläche des Trägers 102 vollständig von einem nicht gestützten Bereich des Trägers 102 umgeben sein.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • ISO 7816 [0091]

Claims (25)

  1. Chipanordnung (100), aufweisend: • einen flexiblen Träger (102); • eine erste Stützstruktur (106) und eine zweite Stützstruktur (108) zum Verstärken eines Bereichs des Trägers (102), wobei die erste Stützstruktur (106) auf einer ersten Seite des Trägers (102) angeordnet ist und die zweite Stützstruktur (108) gegenüber der ersten Stützstruktur (106) auf einer zweiten Seite des Trägers (102) angeordnet ist; und • einen auf der ersten Seite des Trägers (102) angeordneten Chip (104), wobei der Chip (104) mittels der Stützstrukturen (106, 108) und mittels des Trägers (102) getragen und unterstützt wird, • wobei sich die zweite Stützstruktur (108) entlang der Richtungen (101) parallel zur Oberfläche des Trägers (102) mindestens gleichweit erstreckt wie der Chip (104).
  2. Chipanordnung gemäß Anspruch 1, wobei sich die zweite Stützstruktur (108) entlang der Richtungen (101) parallel zur Oberfläche des Trägers (102) weiter erstreckt als der Chip (104).
  3. Chipanordnung gemäß Anspruch 1 oder 2, wobei sich die zweite Stützstruktur (108) zumindest entlang einer Richtung (101) parallel zur Oberfläche des Trägers (102) weiter erstreckt als die erste Stützstruktur (106).
  4. Chipanordnung gemäß einem der Ansprüche 1 bis 3, ferner aufweisend: mindestens eine Antenne (212) angeordnet auf dem Träger (102), wobei die mindestens eine Antenne (212) zu dem Chip (104) elektrisch leitend verbunden ist.
  5. Chipanordnung gemäß einem der Ansprüche 1 bis 4, wobei die zweite Stützstruktur (108) eine Mehrzahl von Aussparungen in einem Randbereich (108r) der zweiten Stützstruktur (108) aufweist.
  6. Chipanordnung gemäß einem der Ansprüche 1 bis 5, wobei sich die zweite Stützstruktur (108) entlang aller Richtungen (101) parallel zur Oberfläche des Trägers (102) weiter erstreckt als die erste Stützstruktur (106).
  7. Chipanordnung gemäß einem der Ansprüche 1 bis 6, wobei sich der Chip (104) entlang aller Richtungen (101) parallel zur Oberfläche des Trägers (102) weiter erstreckt als die erste Stützstruktur (106).
  8. Chipanordnung gemäß einem der Ansprüche 1 bis 7, wobei die erste Stützstruktur (106) zwischen dem Träger (102) und dem Chip (104) angeordnet ist.
  9. Chipanordnung gemäß einem der Ansprüche 1 bis 8, wobei die erste Stützstruktur (106) mindestens ein Metall und/oder eine Metalllegierung aufweist.
  10. Chipanordnung gemäß einem der Ansprüche 1 bis 9, wobei die zweite Stützstruktur (108) mindestens ein Metall und/oder eine Metalllegierung aufweist.
  11. Chipanordnung gemäß einem der Ansprüche 1 bis 10, wobei die erste Stützstruktur (106) und die zweite Stützstruktur (108) aus dem gleichen Material gebildet sind.
  12. Chipanordnung gemäß Anspruch 4, wobei die erste Stützstruktur (106) und die zweite Stützstruktur (106) und die mindestens eine Antenne (212) aus dem gleichen Material gebildet sind.
  13. Chipanordnung gemäß einem der Ansprüche 1 bis 12, ferner aufweisend: eine weitere Schicht angeordnet zwischen dem Chip und dem Träger, wobei die weitere Schicht mindestens ein Lötmittel und/oder einen Klebstoff aufweist.
  14. Chipanordnung gemäß einem der Ansprüche 1 bis 13, wobei die erste Stützstruktur (106) und/oder die zweite Stützstruktur (108) eine Dicke in einem Bereich von ungefähr 5 µm bis ungefähr 100 µm aufweisen.
  15. Chipanordnung gemäß einem der Ansprüche 1 bis 14, wobei der Chip (104) eine Chipdicke aufweist, welche gleich oder kleiner als ungefähr 100 µm ist.
  16. Chipanordnung gemäß einem der Ansprüche 1 bis 15, wobei der Chip (104) mindestens eine Schutzschicht aufweist, welche mindestens eine Oberfläche des Chips bedeckt.
  17. Chipanordnung gemäß Anspruch 16, wobei die mindestens eine Schutzschicht einen Kunststoff und/oder ein Polymer aufweist.
  18. Chipanordnung gemäß einem der Ansprüche 1 bis 17, wobei der Träger (102) einen Kunststoff und/oder ein Polymer aufweist.
  19. Chipanordnung gemäß einem der Ansprüche 1 bis 18, wobei der Träger (102) eine Dicke in einem Bereich von ungefähr 1 µm bis ungefähr 100 µm aufweist.
  20. Verfahren zum Herstellen einer Chipanordnung aufweisend: • das Bilden einer ersten Stützstruktur (106) auf einer ersten Oberfläche eines Trägers (102), • das Bilden einer zweiten Stützstruktur (108) auf einer der ersten Oberfläche gegenüberliegenden Oberfläche des Trägers (102), so dass ein Bereich des Trägers (102) zwischen den Stützstrukturen (106, 108) stabilisiert wird; und • das Befestigen eines Chips (104) auf der ersten Seite des Trägers (102), so dass der Chip (104) mittels der Stützstrukturen (106, 108) und mittels des Trägers (102) getragen wird, • wobei sich die zweite Stützstruktur (108) entlang der Richtungen (101) parallel zur Oberfläche des Trägers (102) mindestens gleichweit erstreckt wie der Chip (104).
  21. Verfahren gemäß Anspruch 20, wobei das Bilden der zweiten Stützstruktur (108) und das Befestigen des Chips (104) derart erfolgt, dass sich die zweite Stützstruktur (108) entlang mindestens einer Richtung parallel zur Oberfläche des Trägers (102) weiter erstreckt als der Chip (104).
  22. Verfahren gemäß Anspruch 20 oder 21, wobei das Bilden der ersten Stützstruktur (106) und das Bilden der zweiten Stützstruktur (108) derart erfolgt, dass sich die zweite Stützstruktur (108) entlang mindestens einer Richtung parallel zur Oberfläche des Trägers (102) weiter erstreckt als die erste Stützstruktur (106).
  23. Verfahren gemäß einem der Ansprüche 20 bis 22, ferner aufweisend: das Bilden mindestens einer Antenne (212) auf dem Träger (102), so dass die mindestens eine Antenne (212) eine elektrisch leitfähige Verbindung zu dem Chip (104) aufweist.
  24. Chipkartenanordnung aufweisend: • ein Chipkartengehäuse; und • eine Chipanordnung gemäß einem der Ansprüche 4 bis 19; • wobei die Chipanordnung an dem Chipkartengehäuse befestigt ist.
  25. Chipkartenanordnung gemäß Anspruch 24, wobei das Chipkartengehäuse mindestens eine Antenne aufweist, welche mit der mindestens einen Antenne der Chipanordnung induktiv gekoppelt ist.
DE201310104567 2013-05-03 2013-05-03 Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung Ceased DE102013104567A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE201310104567 DE102013104567A1 (de) 2013-05-03 2013-05-03 Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung
US14/267,941 US20140328032A1 (en) 2013-05-03 2014-05-02 Chip arrangement, chip card arrangement and method for manufacturing a chip arrangement
CN201410185095.9A CN104134634B (zh) 2013-05-03 2014-05-04 芯片装置、芯片卡装置和用于制造芯片装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310104567 DE102013104567A1 (de) 2013-05-03 2013-05-03 Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung

Publications (1)

Publication Number Publication Date
DE102013104567A1 true DE102013104567A1 (de) 2014-11-06

Family

ID=51727339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310104567 Ceased DE102013104567A1 (de) 2013-05-03 2013-05-03 Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung

Country Status (3)

Country Link
US (1) US20140328032A1 (de)
CN (1) CN104134634B (de)
DE (1) DE102013104567A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109902804B (zh) * 2017-08-31 2020-12-18 安徽寒武纪信息科技有限公司 一种池化运算方法及装置
CN109587932A (zh) * 2018-12-06 2019-04-05 李建波 一种新型补强钢片及其加工工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5975420A (en) * 1995-04-13 1999-11-02 Dai Nippon Printing Co., Ltd. Apparatus and method of manufacturing an integrated circuit (IC) card with a protective IC module
US20020089049A1 (en) * 1996-01-17 2002-07-11 Michel Leduc Contactless electronic module for a card or label
DE19927046B4 (de) * 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
DE102009052160A1 (de) * 2009-11-06 2011-05-12 Infineon Technologies Ag Smartcard-Modul mit Flip-Chip montiertem Halbleiterchip
DE102010036057A1 (de) * 2010-09-01 2012-03-01 Giesecke & Devrient Gmbh Chipmodul mit Kennzeichnung
DE102012018928A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse für Chipkarten

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2296038Y (zh) * 1997-05-28 1998-10-28 黄共宏 智能卡的卡座构造
CN1845827B (zh) * 2003-08-28 2012-05-30 凸版资讯股份有限公司 音频消息传送片及其制造方法以及电源电路
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
DE102006060411B3 (de) * 2006-12-20 2008-07-10 Infineon Technologies Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US20090166065A1 (en) * 2008-01-02 2009-07-02 Clayton James E Thin multi-chip flex module
US8272574B2 (en) * 2008-09-30 2012-09-25 Infineon Technologies Ag Document for personal identification having protection against external manipulations and a method for producing
US8400774B2 (en) * 2009-05-06 2013-03-19 Marvell World Trade Ltd. Packaging techniques and configurations
US8789762B2 (en) * 2010-08-12 2014-07-29 Feinics Amatech Teoranta RFID antenna modules and methods of making
CN102623840B (zh) * 2011-01-26 2014-08-20 鸿富锦精密工业（深圳）有限公司 卡座机构及采用该卡座机构的电子装置
US8461655B2 (en) * 2011-03-31 2013-06-11 Infineon Technologies Ag Micromechanical sound transducer having a membrane support with tapered surface
DE102011080153A1 (de) * 2011-07-29 2013-01-31 Infineon Technologies Ag Flexible verbindung von substraten in leistungshalbleitermodulen
US9177181B2 (en) * 2012-04-19 2015-11-03 Infineon Technologies Ag Secure epass booklet based on double chip technology
US20140042230A1 (en) * 2012-08-09 2014-02-13 Infineon Technologies Ag Chip card module with separate antenna and chip card inlay using same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5975420A (en) * 1995-04-13 1999-11-02 Dai Nippon Printing Co., Ltd. Apparatus and method of manufacturing an integrated circuit (IC) card with a protective IC module
US20020089049A1 (en) * 1996-01-17 2002-07-11 Michel Leduc Contactless electronic module for a card or label
DE19927046B4 (de) * 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
DE102009052160A1 (de) * 2009-11-06 2011-05-12 Infineon Technologies Ag Smartcard-Modul mit Flip-Chip montiertem Halbleiterchip
DE102010036057A1 (de) * 2010-09-01 2012-03-01 Giesecke & Devrient Gmbh Chipmodul mit Kennzeichnung
DE102012018928A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse für Chipkarten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ISO 7816

Also Published As

Publication number Publication date
CN104134634B (zh) 2017-08-11
US20140328032A1 (en) 2014-11-06
CN104134634A (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
EP1926355B1 (de) Verfahren zum Herstellen eines dehnbaren Schaltungsträgers und dehnbarer Schaltungsträger
DE10245631B4 (de) Halbleiterbauelement
DE102013109976B4 (de) Chipkartenmodul-Anordnung, Chipkarte, Verfahren zum Herstellen einer Chipkartenmodul-Anordnung und Verfahren zum Herstellen einer Chipkarte
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
EP0756244B1 (de) Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
EP2027626B1 (de) Mehrschichtige antenne planarer bauart
EP0484353A1 (de) Trägerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten.
DE102014107299B4 (de) Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
DE102011051913B4 (de) Insassenerfassungssensor und Verfahren zum Herstellen desselben
WO1998007113A1 (de) Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte
DE112018001748T5 (de) Planarantenne und Funkmodul
DE102014101407A1 (de) Eine Chipanordnung und ein Verfahren zum Herstellen einer Chipanordnung
DE10145752B4 (de) Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat, auf dem eine Vielzahl von Trägerelementen ausgebildet ist
DE112020001373T5 (de) Flexibles substrat
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
DE102010024523A1 (de) Mehrschichtiges Folienelement
DE102013104567A1 (de) Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung
DE112020005485T5 (de) Temperatursensor und Verfahren zur Herstellung eines Temperatursensors
DE102005033592A1 (de) Träger zur Aufnahme eines Antennenverstärkers eines Fahrzeuges
WO2009146987A1 (de) Kontaktstruktur, elektronisches bauelement mit einer kontaktstruktur und verfahren zu deren herstellung
EP2447991A2 (de) Kontaktelement und Verwendung eines Kontaktelements in einem elektronischen Bauteil
DE102010042969A1 (de) Piezoelektrisches Bauteil mit Kontaktierung
DE102015105151B4 (de) Chipkarte und Verfahren zur Ausbildung einer Chipkarte
EP1742173A2 (de) Karte und Herstellungsverfahren
DE102017221540A1 (de) Verbundwerkstoff

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final