DE102013102893B4 - Verfahren zum Verkapseln eines elektronischen Schaltkreises - Google Patents

Verfahren zum Verkapseln eines elektronischen Schaltkreises Download PDF

Info

Publication number
DE102013102893B4
DE102013102893B4 DE102013102893.4A DE102013102893A DE102013102893B4 DE 102013102893 B4 DE102013102893 B4 DE 102013102893B4 DE 102013102893 A DE102013102893 A DE 102013102893A DE 102013102893 B4 DE102013102893 B4 DE 102013102893B4
Authority
DE
Germany
Prior art keywords
electronic circuit
layer structure
metal layer
electrically conductive
metal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013102893.4A
Other languages
English (en)
Other versions
DE102013102893A1 (de
Inventor
Edward Fuergut
Khalil Hosseini
Joachim Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013102893A1 publication Critical patent/DE102013102893A1/de
Application granted granted Critical
Publication of DE102013102893B4 publication Critical patent/DE102013102893B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8346—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Verkapseln eines elektronischen Schaltkreises, das Verfahren aufweisend: • Anordnen eines elektronischen Schaltkreises (104) und eines vorgefertigten Metallblockes (106) benachbart zueinander auf einem Träger (334); • Anordnen einer Abdeckungsstruktur (336) über dem Metallblock (106) und dem elektronischen Schaltkreis (104) auf einer Seite gegenüberliegend dem Träger (334); • Einfügen eines Verkapselungsmaterials (108) zwischen dem Metallblock (106) und dem elektronischen Schaltkreis (104); • Entfernen der Abdeckungsstruktur (336) und des Trägers (334); und • Befestigen eines ersten Leiterrahmens (112) auf mindestens einer ersten Seite des elektronischen Schaltkreises (104) mittels eines elektrisch leitfähigen Mediums (1321) derart, dass der erste Leiterrahmen (112) elektrisch mindestens einen ersten Kontakt des elektronischen Schaltkreises (104) und den Metallblock (106) kontaktiert; und • Befestigen eines zweiten Leiterrahmens (118) auf mindestens einer zweiten Seite (124) des elektronischen Schaltkreises (104) mittels eines elektrisch leitfähigen Mediums (1322) derart, dass der zweite Leiterrahmen (118) elektrisch mindestens einen zweiten Kontakt (122) des elektronischen Schaltkreises (104) und den Metallblock (106) kontaktiert, • wobei die zweite Seite (124) gegenüberliegend der ersten Seite (116) ist, und • wobei das Befestigen des ersten Leiterrahmens (112) und das Befestigen des zweiten Leiterrahmens (118) in einem parallelen Prozess durchgeführt werden, so dass der elektronische Schaltkreis (104) und der Metallblock (106) sandwichartig von den Leiterrahmen (112, 118) eingeschlossen sind, wobei das elektrisch leitfähige Medium (1321, 1322) jeweils ein intermetallisches Phasensystem oder eine Sinterverbindung mit den Leiterrahmen (112, 118) bildet; wobei das Befestigen des ersten Leiterrahmens (112) und das Befestigen des zweiten Leiterrahmens (118) aufweist: • sandwich-artiges Anordnen der nach dem Entfernen des Trägers (334) und der Abdeckstruktur (336) verbleibenden verkapselten Struktur (338) zwischen dem ersten und dem zweiten Leiterrahmen (112, 118); • Anordnen von elektrisch leitfähigem Medium (1321, 1322) zwischen der verkapselten Struktur (338) und dem ersten (112) Leiterrahmen und Anordnen von elektrisch leitfähigem Medium (1321, 1322) zwischen der verkapselten Struktur (338) und dem zweiten Leiterrahmen (118); und • Zusammenpressen des ersten Leiterrahmens (112) und des zweiten Leiterrahmens (118).

Description

  • Verschiedene Ausführungsformen betreffen allgemein ein Verfahren zum Verkapseln eines elektronischen Schaltkreises.
  • Viele Halbleiterchip-Gehäuse leiden unter hohen Wärmewiderständen und elektrischen Widerständen, geringer Komponenten-Zuverlässigkeit, langen Prozessierungszeiten und hohen Prozessierungskosten. Der hohe Wärmewiderstand und elektrische Widerstand können auf ein mangelhaftes Kühlungsdesign des Chipgehäuses zurückgeführt werden. Die langen Prozessierungszeiten und hohen Prozessierungskosten können zurückgeführt werden auf den die Notwendigkeit der Durchführung vieler aufeinanderfolgender Einzelprozessierungen während der Chipgehäuse-Produktion.
  • DE 10 2008 035 911 A1 beschreibt ein Verfahren zum Herstellen eines integrierten Schaltungsmoduls, bei dem Halbleiterchips auf einem integralen Array aus ersten Trägern angeordnet werden. Weiterhin wird ein integrales Array aus zweiten Trägern über den Halbleiterchips angeordnet.
  • WO 2010/147201 A1 beschreibt eine Energiewandler-Vorrichtung mit Energiewandler-Halbleiterkomponenten, welche Elektroden und mit diesen gekoppelten Leitern aufweisen. Die oberen Oberflächen sind im Wesentlich plan und ein Dichtmittel aus einem Harz, das die Energiewandler-Halbleiterkomponenten oben und seitlich bedeckt.
  • US 2002/0117762 A1 beschreibt eine Halbleitervorrichtung, bei der leitfähige Säulen und Halbleiterchips jeweils nebeneinander auf ein Substrat aufgebracht werden. Diese Struktur wird anschließend mit Verkapselungsmaterial vergossen.
  • DE 10 2009 015 722 A1 beschreibt ein Halbleitermodul mit einem Halbleiterchip, der von aus einem Vergussmaterial hergestellten vergossenen Modulkörper aufgenommen ist. Weiterhin ist ein leitfähiges Element in ein Durchgangsloch, das durch das Vergussmaterial hindurch gebildet ist, abgeschieden.
  • DE 10 2009 012 524 A1 beschreibt ebenfalls ein Halbleitermodul, das hergestellt wird, indem mehrere Halbleiterchips auf einem Träger platziert werden. Die Halbleiterchips werden dann mit einem Gussmaterial überdeckt. Weiterhin wird ein freiliegender Teil der Halbleiterchips gebildet, über welchem eine Schicht aus leitfähigem Material aufgebracht wird, um elektrisch mit einer Kontaktstelle an dem freigelegten Teil der Halbleiterchips verbunden zu werden.
  • DE 10 2008 057 707 A1 beschreibt ein Verfahren zum Herstellen eines Bauelements. Bei dem Verfahren wird ein Substrat bereitgestellt mit einem von dem Substrat vorstehenden ersten Element. Ferner wird ein Halbleiterchip mit einer ersten Elektrode auf einer ersten Oberfläche und einer zweiten Elektrode auf einer zweiten Oberfläche bereitgestellt, die der ersten Oberfläche gegenüber liegt. Weiterhin wird der Halbleiterchip über dem ersten Element des Substrats platziert, wobei die erste Oberfläche des Halbleiterchips dem Substrat zugewandt ist. Schließlich wird die zweite Elektrode des Halbleiterchips an das Substrat gekoppelt und das Substrat wird mindestens teilweise entfernt.
  • Es wird erfindungsgemäß ein Verfahren zum Verkapseln eines elektronischen Schaltkreises bereitgestellt. Das Verfahren weist auf: ein Anordnen eines elektronischen Schaltkreises und eines vorgefertigten Metallblockes benachbart zueinander auf einem Träger; ein Anordnen einer Abdeckungsstruktur über dem Metallblock und dem elektronischen Schaltkreis auf einer Seite gegenüberliegend dem Träger; ein Einfügen eines Verkapselungsmaterials zwischen dem Metallblock und dem elektronischen Schaltkreis; ein Entfernen der Abdeckungsstruktur und des Trägers; und ein Befestigen eines ersten Leiterrahmens auf mindestens einer ersten Seite des elektronischen Schaltkreises mittels eines elektrisch leitfähigen Mediums derart, dass der erste Leiterrahmen elektrisch mindestens einen ersten Kontakt des elektronischen Schaltkreises und den Metallblock kontaktiert; und ein Befestigen eines zweiten Leiterrahmens auf mindestens einer zweiten Seite des elektronischen Schaltkreises mittels eines elektrisch leitfähigen Mediums derart, dass der zweite Leiterrahmen elektrisch mindestens einen zweiten Kontakt des elektronischen Schaltkreises und den Metallblock kontaktiert, wobei die zweite Seite gegenüberliegend der ersten Seite ist, und wobei das Befestigen des ersten Leiterrahmens und das Befestigen des zweiten Leiterrahmens in einem parallelen Prozess durchgeführt werden, so dass der elektronische Schaltkreis und der Metallblock sandwichartig von den Leiterrahmen eingeschlossen sind, wobei das elektrisch leitfähige Medium jeweils ein intermetallisches Phasensystem aufweist; wobei das Befestigen des ersten Leiterrahmens und das Befestigen des zweiten Leiterrahmens aufweist: ein sandwich-artiges Anordnen der nach dem Entfernen des Trägers und der Abdeckstruktur verbleibenden verkapselten Struktur zwischen dem ersten und dem zweiten Leiterrahmen; ein Anordnen von elektrisch leitfähigem Medium zwischen der verkapselten Struktur und dem ersten Leiterrahmen und ein Anordnen von elektrisch leitfähigem Medium zwischen der verkapselten Struktur und dem zweiten Leiterrahmen; und ein Zusammenpressen des ersten Leiterrahmens und des zweiten Leiterrahmens.
  • In einer Ausgestaltung wird das Verkapselungsmaterial durch die Abdeckungsstruktur hindurch eingefügt.
  • Verschiedene Beispiele stellen ein Schaltkreisgehäuse bereit, aufweisend: einen elektronischen Schaltkreis; einen Metallblock neben dem elektronischen Schaltkreis; ein Verkapselungsmaterial zwischen dem elektronischen Schaltkreis und dem Metallblock; eine erste Metallschichtstruktur elektrisch kontaktiert mit mindestens einem ersten Kontakt auf einer ersten Seite des elektronischen Schaltkreises; eine zweite Metallschichtstruktur elektrisch kontaktiert mit mindestens einem zweiten Kontakt auf einer zweiten Seite des elektronischen Schaltkreises, wobei die zweite Seite der ersten Seite gegenüberliegend ist; wobei der Metallblock elektrisch kontaktiert ist mit der ersten Metallschichtstruktur und der zweiten Metallschichtstruktur mittels eines elektrisch leitfähigen Mediums; wobei das elektrisch leitfähige Medium ein Material verschieden von dem Material der ersten und der zweiten Metallschichtstruktur oder eine Materialstruktur verschieden von dem Material der ersten und der zweiten Metallschichtstruktur aufweist.
  • Gemäß einer Ausführungsform weist das elektrisch leitfähige Medium ein Material verschieden von dem Material des Metallblockes oder eine Materialstruktur verschieden von dem Material des Metallblockes auf.
  • Gemäß einer Ausführungsform weist das elektrisch leitfähige Medium einen ersten Bereich des elektrisch leitfähigen Mediums, elektrisch kontaktiert mit einer ersten Seite des Metallblockes und der ersten Metallschichtstruktur auf; und einen zweiten Bereich des elektrisch leitfähigen Mediums elektrisch kontaktiert mit einer zweiten Seite des Metallblockes und der zweiten Metallschichtstruktur.
  • Gemäß einer Ausführungsform wird der erste Bereich des elektrisch leitfähigen Mediums aus einem Material verschieden von dem Material des zweiten Bereiches des elektrisch leitfähigen Mediums gebildet.
  • Gemäß einer Ausführungsform weist das elektrisch leitfähige Medium ein Haftmittel auf eingerichtet um den Metallblock an der ersten und der zweiten Metallschichtstruktur anzuhaften.
  • Gemäß einer Ausführungsform weist das elektrisch leitfähige Medium eine Paste auf, aufweisend Nanopartikel.
  • Gemäß einer Ausführungsform weist das elektrisch leitfähige Medium ein Verbundmaterial auf, das Verbundmaterial aufweisend eine Mischung aus mindestens einem Einbettungsmaterial und mindestens einem Füllstoffmaterial.
  • Gemäß einer Ausführungsform weist das mindestens eine Einbettungsmaterial mindestens eines aus der nachfolgenden Gruppe von Materialien auf, der Gruppe bestehend aus: einer Paste, einer Polymermatrix, und wobei das mindestens eine Füllstoffmaterial eine oder mehr Strukturen aus der nachfolgenden Gruppe von Strukturen aufweist, der Gruppe bestehend aus: Partikeln, Nanopartikeln, Mikropartikeln, Strukturen, Nanostrukturen, Mikrostrukturen, Fasern, Nanofasern, Mikrofasern, Drähten, Nanodrähten.
  • Gemäß einer Ausführungsform können die eine oder mehr Strukturen mindestens ein Material aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe bestehend aus: Metallen, Metalloxiden, Silber, Kupfer, Graphen, Kohlenstoff.
  • Gemäß einer Ausführungsform weist das elektrisch leitfähige Medium mindestens eines aus der nachfolgenden Gruppe von Materialien auf, der Gruppe bestehend aus: CuSn, CuSnAg, AgSn, AuSn, Sn, Ag, In, Bi, Zn, Pb.
  • Gemäß einer Ausführungsform weist das elektrisch leitfähige Medium ein elektrisch leitfähiges Haftmittel auf, das elektrisch leitfähige Haftmittel aufweisend mindestens eines aus der nachfolgenden Gruppe von Materialien, der Gruppe von Materialien bestehend aus: CuSn, CuSnAg, AgSn, AuSn, Sn, Ag, In, Bi, Zn, Pb.
  • Gemäß einer Ausführungsform ist die erste Metallschichtstruktur gebildet auf mindestens einem ersten Kontakt auf der ersten Seite des elektronischen Schaltkreises und über einer ersten Seite des Metallblockes.
  • Gemäß einem Beispiel ist die zweite Metallschichtstruktur gebildet auf dem mindestens einen zweiten Kontakt auf der zweiten Seite des elektronischen Schaltkreises und über einer zweiten Seite des Metallblockes.
  • Gemäß einem Beispiel weisen die erste Metallschichtstruktur und/oder die zweite Metallschichtstruktur einen Leiterrahmen auf.
  • Gemäß einem Beispiel bilden die erste Metallschichtstruktur und/oder die zweite Metallschichtstruktur eine Umverteilungsschicht.
  • Gemäß einem Beispiel weisen die erste Metallschichtstruktur und/oder die zweite Metallschichtstruktur mindestens eines aus der nachfolgenden Gruppe von Materialien auf, der Gruppe von Materialien bestehend aus: Cu, Au, Ag, Pd, Ni, Fe, Al und Kombinationen davon.
  • Gemäß einem Beispiel weist der Metallblock mindestens eines aus der nachfolgenden Gruppe von Materialien auf, der Gruppe von Materialien bestehend aus: Cu, Au, Ag, Pd, Ni, Fe, Al und Kombinationen davon.
  • Gemäß einem Beispiel weist der elektronische Schaltkreis einen Leistungshalbleitertransistor auf.
  • Gemäß einem Beispiel weist der mindestens eine erste Kontakt ein erstes Source/Drain-Kontakt-Pad und ein Gate-Kontakt-Pad, isoliert von dem ersten Source/Drain-Kontakt-Pad, auf; und der mindestens eine zweite Kontakt weist ein zweites Source/Drain-Kontakt-Pad auf.
  • Gemäß einem Beispiel weist die erste Metallschichtstruktur einen ersten Bereich der ersten Metallschichtstruktur, elektrisch kontaktiert mit dem ersten Source/Drain-Kontakt-Pad auf der ersten Seite des elektronischen Schaltkreises; einen zweiten Bereich der ersten Metallschichtstruktur, elektrisch kontaktiert mit dem Gate-Kontakt-Pad auf der ersten Seite des elektronischen Schaltkreises; und einen dritten Bereich der ersten Metallschichtstruktur, kontaktiert mit dem Metallblock, auf, wobei der erste Bereich der ersten Metallschichtstruktur und/oder der zweite Bereich und/oder der dritte Bereich elektrisch voneinander isoliert ist.
  • Gemäß einem Beispiel weist das Verkapselungsmaterial mindestens ein elektrisch isolierendes Material aus der Gruppe von elektrisch isolierenden Materialien auf, der Gruppe bestehend aus: einem Epoxid, einem Polymer, einem Laminat, einem Kunststoff, einem Duroplast, einem Thermoplast, Polyimid.
  • Gemäß einem Beispiel ist das Verkapselungsmaterial gebildet auf einer oder mehr Seitenflächen des elektronischen Schaltkreises, wobei die eine oder die mehreren Seitenflächen des elektronischen Schaltkreises gebildet sind zwischen der ersten Seite und der zweiten Seite des elektronischen Schaltkreises.
  • Verschiedene Beispiele stellen ein Verfahren zum Verkapseln eines elektronischen Schaltkreises bereit, das Verfahren aufweisend: Anordnen eines Metallblockes und eines elektronischen Schaltkreises benachbart zueinander auf einem Träger; anschließendes Abscheiden eines Verkapselungsmaterials zwischen dem elektronischen Schaltkreis und dem Metallblock; elektrisches Kontaktieren einer ersten Metallschichtstruktur mit mindestens einem ersten Kontakt auf einer ersten Seite des elektronischen Schaltkreises; elektrisches Kontaktieren einer zweiten Metallschichtstruktur mit mindestens einem zweiten Kontakt auf einer zweiten Seite des elektronischen Schaltkreises, wobei die zweite Seite gegenüberliegend der ersten Seite ist.
  • Gemäß einem Beispiel weist das Verfahren ferner das elektrische Kontaktieren des Metallblockes mit der ersten Metallschichtstruktur und der zweiten Metallschichtstruktur mittels eines elektrisch leitfähigen Mediums, aufweisend ein Material verschieden von dem Material der ersten und zweiten Metallschichtstruktur oder eine Materialstruktur verschieden von dem Material der ersten und der zweiten Metallschichtstruktur, auf.
  • Verschiedene Beispiele stellen ein Verfahren zum Verkapseln eines elektronischen Schaltkreises bereit, das Verfahren aufweisend: Anordnen eines elektronischen Schaltkreises und eines Metallblockes auf einem Träger; Anordnen einer Abdeckungsstruktur über dem Metallblock und dem elektronischen Schaltkreis auf einer Seite gegenüberliegend dem Träger; Bilden eines Verkapselungsmaterials durch die Abdeckungsstruktur zwischen der metallischen Struktur und dem elektronischen Schaltkreis; Entfernen der Abdeckungsstruktur und des Trägers; und Anordnen einer Metallschichtstruktur auf mindestens einer Seite des elektronischen Schaltkreises derart, dass die Metallschichtstruktur elektrisch den elektronischen Schaltkreis und den Metallblock kontaktiert.
  • Verschiedene Beispiele stellen ein elektronisches Schaltkreisgehäuse bereit, aufweisend: ein Verkapselungsmaterials eingerichtet um einen Metallblock neben einem Halbleiterchip zuhalten, wobei das Verkapselungsmaterial gebildet ist zwischen dem Halbleiterchip und dem Metallblock; eine erste Metallschichtstruktur eingerichtet um mindestens einen ersten Kontakt auf einer ersten Seite des Halbleiterchips elektrisch zu kontaktieren; eine zweite Metallschichtstruktur eingerichtet um mindestens einen zweiten Kontakt auf einer zweiten Seite des Halbleiterchips elektrisch zu kontaktieren, wobei die zweite Seite gegenüberliegend der ersten Seite ist; und wobei der Metallblock elektrisch kontaktiert ist mit der ersten Metallschichtstruktur und der zweiten Metallschichtstruktur mittels eines elektrisch leitfähigen Mediums; wobei das elektrisch leitfähige Medium ein Material verschieden von dem Material der ersten und der zweiten Metallschichtstruktur oder eine Materialstruktur verschieden von dem Material der ersten und der zweiten Metallschichtstruktur aufweist.
  • Verschiedene Beispiele stellen ein Verfahren zum Verkapseln eines elektronischen Schaltkreises bereit, das Verfahren aufweisend: Bilden eines Verkapselungsmaterials zum Halten eines Metallblockes neben einen Halbleiterchip zwischen dem Halbleiterchip und dem Metallblock; elektrisches Kontaktieren einer ersten Metallschichtstruktur mit mindestens einem ersten Kontakt auf einer ersten Seite des Halbleiterchips; elektrisches Kontaktieren einer zweiten Metallschichtstruktur mit mindestens einem zweiten Kontakt auf einer zweiten Seite des Halbleiterchips, wobei die zweite Seite gegenüberliegend der ersten Seite ist; und elektrisches Kontaktieren des Metallblockes mit der ersten Metallschichtstruktur und der zweiten Metallschichtstruktur mittels eines elektrisch leitfähigen Mediums, aufweisend ein Material verschieden von dem Material der ersten und der zweiten Metallschichtstruktur oder eine Materialstruktur verschieden von dem Material der ersten und der zweiten Metallschichtstruktur.
  • Verschiedene Beispiele stellen ein Schaltkreisgehäuse bereit, das Schaltkreisgehäuse aufweisend: einen elektronischen Schaltkreis; einen Metallblock neben dem elektronischen Schaltkreis; ein Verkapselungsmaterial zwischen dem elektronischen Schaltkreis und dem Metallblock; eine Metallschichtstruktur elektrisch kontaktiert mit mindestens einem ersten Kontakt auf einer ersten Seite des elektronischen Schaltkreises wobei der Metallblock elektrisch kontaktiert ist mit der Metallschichtstruktur mittels eines elektrisch leitfähigen Mediums; wobei das elektrisch leitfähige Medium ein Material verschieden von dem Material der Metallschichtstruktur oder eine Materialstruktur verschieden von dem Material der Metallschichtstruktur aufweist.
  • In den Zeichnungen verweisen gleiche Bezugszeichen auf die gleichen Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht zwangsläufig maßstabsgerecht, der Schwerpunkt wird stattdessen allgemein auf die Darstellung der Prinzipien der Erfindung gelegt. In der nachfolgenden Beschreibung, sind verschiedene Ausführungsformen der Erfindung in Bezug auf die folgenden Zeichnungen beschrieben, in welchen:
  • 1 ein Schaltkreisgehäuse gemäß einem Beispiel zeigt;
  • 2 ein Verfahren zum Verkapseln eines elektronischen Schaltkreises gemäß einem Beispiel zeigt;
  • 3A bis 3H ein Verfahren zum Verkapseln eines elektronischen Schaltkreises gemäß einer Ausführungsform zeigen;
  • 4A bis 4D ein Verfahren zum Verkapseln eines elektronischen Schaltkreises gemäß einer Ausführungsform zeigen;
  • 5 ein Verfahren zum Verkapseln eines elektronischen Schaltkreises gemäß einer Ausführungsform zeigt;
  • 6 ein Schaltkreisgehäuse gemäß einer Ausführungsform zeigt;
  • 7 ein elektronisches Schaltkreisgehäuse gemäß einer Ausführungsform zeigt;
  • 8 ein Verfahren zum Verkapseln eines elektronischen Schaltkreises gemäß einer Ausführungsform zeigt;
  • 9 eine Metallblock-Anordnung gemäß einer Ausführungsform zeigt;
  • 10 ein elektronisches Schaltkreisgehäuse gemäß einer Ausführungsform zeigt.
  • Die folgende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen, die, im Wege der Veranschaulichung, spezifische Details und Ausführungsformen zeigen, in welchen die Erfindung ausgeführt werden kann.
  • Das Wort „beispielhaft” wird hierin verwendet, mit der Bedeutung „dient als ein Beispiel, Beispiel oder Veranschaulichung”. Jede Ausführungsform oder Design hierin beschrieben als „beispielhaft”, ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Designs aufzufassen.
  • Das Wort „über” hierin verwendet um das Bilden eines Merkmales zu beschreiben, z. B. einer Schicht „über” einer Seite oder Oberfläche, kann hierin verwendet werden in der Bedeutung, dass das abgeschiedene Material „unmittelbar”, z. B. in direkten Kontakt mit besagter Seite oder Oberfläche, gebildet werden kann. Das Wort „über” in Bezug auf ein abgeschiedenes Material gebildet „über” einer Seite oder Oberfläche, kann hierin in der Bedeutung verwendet werden, dass das abgeschiedene Material „mittelbar auf” besagter Seite oder Oberfläche mit einer oder mehr Schichten, welche zwischen besagter Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind, abgeschieden werden kann.
  • Verschiedene Ausführungsformen stellen eine Einbettungstechnologie für das Halten eines Chips bereit.
  • Verschiedene Ausführungsformen stellen ein Chipgehäuse, z. B. ein Gehäuse in Chipgröße (z. B. ein Chip Scale Package, CSP), bereit, welches gebildet werden kann in einem oder mehr parallel durchgeführten Prozessen.
  • Verschiedene Ausführungsformen stellen ein Chipgehäuse bereit, wobei ein Metallkörper freigelegt sein kann auf einer oder mehr Seiten des Chipgehäuses, dadurch bereitstellend eine optimale Kühlung des Gehäuses und einen minimalen Wärmewiderstand und elektrischen Widerstand.
  • Verschiedene Ausführungsformen stellen eine verkapselte Gehäuse in Chipgröße-Komponente (z. B. eine Chip Scale Package CSP Komponente) bereit, aufweisend zweiseitig freigelegte Chipkontakte auf einem strukturierten Chipträger, wobei der eine oder die mehreren freigelegten Kontakte in einem einzigen parallelen Prozess realisiert werden können.
  • 1 zeigt ein Schaltkreisgehäuse 102 gemäß einem Beispiel. Das Schaltkreisgehäuse 102 kann aufweisen einen elektronischen Schaltkreis 104 und einen Metallblock 106 neben dem elektronischen Schaltkreis 104. Der elektronische Schaltkreis 104 kann nachfolgend bezeichnet werden als ein Chip, ein Halbleiterchip, ein Halbleiter-Die. Das Schaltkreisgehäuse 102 kann aufweisen ein Verkapselungsmaterial 108 zwischen dem elektronischen Schaltkreis 104 und dem Metallblock 106. Das Schaltkreisgehäuse 102 kann aufweisen eine erste Metallschichtstruktur 112 elektrisch kontaktiert mit mindesten einem ersten Kontakt 114 auf einer ersten Seite 116 des elektronischen Schaltkreises 104. Das Schaltkreisgehäuse 102 kann aufweisen eine zweite Metallschichtstruktur 118 elektrisch kontaktiert mit mindestens einem zweiten Kontakt 122 auf einer zweiten Seite 124 des elektronischen Schaltkreises 104. Die zweite Seite 124 kann gegenüberliegend der ersten Seite 116 sein. In anderen Worten, kann die erste Seite 116 einer Richtung zugewandt sein, welche entgegen der Richtung zugewandt ist, in welche die zweite Seite 124 zugewandt ist. Der Metallblock 106 kann elektrisch kontaktiert sein mit der ersten Metallschichtstruktur 112 und mit der zweiten Metallschichtstruktur 118 mittels eines elektrisch leitfähigen Mediums 132 1, 132 2. Das elektrisch leitfähige Medium 132 1, 132 2 kann ein Material verschieden von dem Material der ersten 112 und der zweiten 118 Metallschichtstruktur aufweisen oder kann eine Materialstruktur aufweisen verschieden von dem Material der ersten 112 und der zweiten 118 Metallschichtstruktur.
  • 2 zeigt ein Verfahren 200 für das Verkapseln eines elektronischen Schaltkreises 104, gemäß einem Beispiel. Das Verfahren 200 kann aufweisen:
    Anordnen eines Metallblockes und eines elektronischen Schaltkreises benachbart zueinander auf einem Träger (in 210);
    Anschließendes Abscheiden eines Verkapselungsmaterials zwischen dem elektronischen Schaltkreis und dem Metallblock (in 220);
    Elektrisches Kontaktieren einer ersten Metallschichtstruktur mit mindestens einem ersten Kontakt auf einer ersten Seite des elektronischen Schaltkreises (in 230);
    Elektrisches Kontaktieren einer zweiten Metallschichtstruktur mit mindesten einer zweiten Seite des elektronischen Schaltkreises (240).
  • 3A bis 3H zeigen ein Verfahren 300 für das Verkapseln eines oder mehr elektronischer Schaltkreise 104, 104 1, 104 2...104 n-1, 104 n gemäß einer Ausführungsform.
  • In 310 können einer oder mehr Metallblöcke 106, 106 1, 106 2 angeordnet werden auf einem Träger 334. Einer oder mehr Metallblöcke 106, 106 1, 106 2 können temporär auf einem Träger 334 angeordnet werden. Einer oder mehr Metallblöcke 106, 106 1, 106 2 können einen Leiterrahmen (lead frame) aufweisen, z. B. ein oder mehr Teile eines Leiterrahmens, und der Träger 334 kann eine Folie aufweisen. Der Abstand (Zwischenraum) SD zwischen einem oder mehr Metallblöcken kann sich erstrecken von ungefähr 10 μm bis ungefähr 1000 μm, z. B. von ungefähr 20 μm bis ungefähr 700 μm, z. B. von ungefähr 50 μm bis ungefähr 500 μm. Einer oder mehr Metallblöcke 106, 106 1, 106 2 können jeweils einzeln auf dem Träger 334 angeordnet werden und anhaften mittels eines Klebebandes. Wahlweise können einer oder mehr Metallblöcke 106, 106 1, 106 2 einen Teil einer Metallgitteranordnung bilden. Die Metallgitteranordnung kann aufweisen einen oder mehr Metallblöcke 106, 106 1, 106 2...106 n-1, 106 n, angeordnet in einem Array (einer Anordnung, z. B. einer Matrix); z. B. ein eindimensionales Array aufweisend eine 1 × n Zeile von einem oder mehr Metallblöcken 106, 106 1, 106 2...106 n-1, 106 n; oder z. B. ein zwei-dimensionales Array aufweisend eine m × n Matrix von einem oder mehr Metallblöcken 106, 106 1, 106 2...106 n-1, 106 n. Der eine oder mehr Metallblöcke 106, 106 1, 106 2...106 n-1 106 n können miteinander verbunden sein mittels einem oder mehr Verbindungsbereichen 962. 9 zeigt eine Draufsicht einer Metallgitteranordnung gemäß verschiedenen Ausführungsformen.
  • Die Metallgitteranordnung kann aufweisen ein vollständiges Gitter aus Kupfer oder einen Leiterrahmen. Der Metallblock 106 kann mindestens eines aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe von Materialien bestehend aus: Cu (Kupfer), Au (Gold), Ag (Silber), Pd (Palladium), Ni (Nickel), Fe (Eisen), Al (Aluminium) und Kombinationen davon.
  • Die erste Metallschichtstruktur 112 und/oder die zweite Metallschichtstruktur 118 können mindestens eines aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe von Materialien bestehend aus: Cu (Kupfer), Au (Gold), Ag (Silber), Pd (Palladium), Ni (Nickel), Fe (Eisen), Al (Aluminium) und Kombinationen davon.
  • Das Verfahren 300 kann aufweisen ein Anordnen eines oder mehr Metallblöcke 106, 106 1, 106 2 und eines oder mehr elektronischer Schaltkreise 104, 104 1, 104 2 benachbart zueinander auf einem Träger wie z. B. gezeigt in 320. Jeder des einen oder der mehreren elektronischen Schaltkreise 104, 104 1, 104 2 können angeordnet werden benachbart zu mindestens einem Metallblock 106, 106 1, 106 2 wie in 310 und 320 gezeigt. Zum Beispiel können der Metallblock 106 und der elektronische Schaltkreis 104 benachbart zueinander auf dem Träger 334 angeordnet werden. Es sollte beachtet werden, dass der eine oder mehr elektronische Schaltkreise 104, 104 1, 104 2 angeordnet werden können vor dem Anordnen des Metallblockes 106. Wahlweise können der eine oder die mehreren elektronischen Schaltkreise 104, 104 1, 104 2 angeordnet werden nach dem Anordnen des Metallblockes 106. In noch einer anderen Alternative können der eine oder die mehreren elektronischen Schaltkreise 104, 104 1, 104 2 und der Metallblock 106 gleichzeitig angeordnet werden.
  • Obwohl drei Metallblöcke 106, 106 1, 106 2 und drei elektronische Schaltkreise 104, 104 1, 104 2 gezeigt werden in den Abbildungen, kann es verstanden werden, dass die Anzahl der Metallblöcke und der elektronischen Schaltkreise nicht auf drei begrenzt ist, aber jeder kann aufweisen einen oder mehr, z. B. einen, zwei, drei, vier, fünf, sechs, sieben, acht, neun, zehn oder auch mehr, wie z. B. mehrere zehn (z. B. zwanzig, dreißig, vierzig, fünfzig, sechzig, siebzig, achtzig, neunzig) oder mehrere hunderte (z. B. einhundert, zweihundert, dreihundert, vierhundert, fünfhundert, sechshundert, siebenhundert, achthundert, neunhundert).
  • Der elektronische Schaltkreis 104 kann aufweisen einen Halbleiterchip, z. B. einen Die (Chip). Der Halbleiterchip kann aufweisen elektronische Schaltungen (Schaltkreise), gebildet über einem Wafer-Substrat. Das Wafer-Substrat kann aufweisen verschiedene Materialien, z. B. Halbleitermaterialien. Das Wafer-Substrat kann aufweisen mindestens eines aus der nachfolgenden Gruppe von Materialien, der Gruppe von Materialien bestehend aus: Silizium, Germanium, Gruppe III bis V Materialien, Polymeren. Gemäß einer Ausführungsform kann das Wafer-Substrat aufweisen dotiertes oder undotiertes (nicht-dotiertes) Silizium. Gemäß eine anderen Ausführungsform kann das Wafer-Substrat einen Silizium-auf-Isolator SOI-Wafer (Silicon on Insulator, SOI) aufweisen. Gemäß einer Ausführungsform kann das Wafer-Substrat ein Halbleiterverbindungsmaterial, z. B. Galliumarsenid (GaAs), Indiumphosphid (InP) aufweisen. Gemäß einer Ausführungsform kann das Wafer-Substrat ein ternäres oder quartäres Halbleiterverbindungsmaterial aufweisen, z. B. Indium-Gallium-Arsenid (InGaAs)
  • Der elektronische Schaltkreis 104 kann aufweisen ein Leistungshalbleiterbauelement, das fähig sein kann eine Spannung bis zu etwa 600 V zu tragen. Der elektronische Schaltkreis 104 kann aufweisen, ist aber nicht beschränkt auf, einen Leistungshalbleitertransistor. Gemäß verschiedenen Ausführungsformen kann der elektronische Schaltkreis mindestens eines aus der nachfolgenden Gruppe von Halbleiterbauelementen aufweisen, der Gruppe bestehend aus: einem Leistungstransistor, einem MOS-Leistungstransistor, einem Bipolar-Leistungstransistor, einem Leistungsfeldeffekttransistor, einem Isolier-Gate-Bipolar-Leistungstransistor, einem Thyristor, einem MOS gesteuerten Thyristor, einem gesteuerten Siliziumgleichrichter, einer Schottky Leistungsdiode, einer Siliziumkarbiddiode, einem Galliumnitridbauelement.
  • Der eine oder mehr Metallblöcke 106, 106 1, 106 2 können verwendet werden zum Umverdrahten, z. B. als ein Teil einer Umverteilungsstruktur (Umverdrahtungsstruktur), nachfolgend beschrieben. Der Träger 334 kann eine haftfähige (klebende, haftende, klebfähige) Träger-Folie aufweisen.
  • Einer oder mehr elektronische Schaltkreise 104, 104 1, 104 2 können mit ihrer Chipoberseite, d. h. der ersten Seite 116 des Chips, über dem Träger 334 angeordnet werden, z. B. dem Träger 334 zugewandt. Der elektronische Schaltkreis 104 und/oder der elektronische Schaltkreis 104 1 und/oder der elektronische Schaltkreis 104 2 können zwischen einem Metallblock 106 und einem zusätzlichen Metallblock 106 1 angeordnet werden. Zum Beispiel kann der elektronische Schaltkreis 104 1 zwischen dem Metallblock 106 und dem Metallblock 106 1 angeordnet werden.
  • Es ist zu verstehen, dass obwohl, gemäß verschiedenen Ausführungsformen, der Metallblock 106 auf dem Träger 334 angeordnet wird bevor der elektronische Schaltkreis 104 auf dem Träger 334 angeordnet wird, der elektronische Schaltkreis 104 ebenso auf dem Träger 334 angeordnet werden kann bevor der Metallblock 106 auf dem Träger 334 angeordnet wird.
  • Der Chip 104 kann eine Oberseite 116 aufweisen, welche auch als eine „erste Seite”, „Vorderseite” oder „obere Seite” des Chips bezeichnet werden kann. Wie hierin verwendet, können die Bezeichnungen „Oberseite”, „erste Seite”, „Vorderseite” oder „obere Seite” verstanden werden als die Seite des Chips, wobei ein Gate-Bereich und mindestens ein erster Source/Drain-Bereich gebildet werden kann. Die Begriffe „Oberseite”, „erste Seite”, „Vorderseite” oder „obere Seite” können nachfolgend synonym verwendet werden. Der Chip 104 kann eine Unterseite 124 aufweisen welche aus als „zweite Seite”, „Rückseite” oder „Unterseite” des Chips bezeichnet werden kann. Wie hierin in Bezug auf Leistungshalbleiterbauelemente verwendet können die Begriffe „zweite Seite”, „Rückseite” oder „Unterseite” verstanden werden als sich auf die Seite eines Chips beziehend, wobei ein zweiter Source/Drain-Bereich gebildet werden kann. Die Bezeichnungen „zweite Seite”, „Rückseite” oder „Unterseite” können nachfolgend synonym verwendet werden.
  • Die zweite Seite 124 kann gegenüberliegend der ersten Seite 116 sein. In anderen Worten kann die erste Seite 116 einer Richtung 126 zugewandt sein, welche gegenüberliegend einer Richtung 128 ist, in welche die zweite Seite 124 zugewandt ist.
  • Nach 310 und 320 kann das Verkapselungsmaterial 108 anschließend abgeschieden werden zwischen einem oder mehr elektronischen Schaltkreisen 104, 104 1, 104 2 und einem oder mehr Metallblöcken 106, 106 1, 106 2 (in 330). In anderen Worten kann das Verkapselungsmaterial 108 anschließend abgeschieden werden in Zwischenräumen zwischen mindestens einem oder mehr elektronischen Schaltkreisen 104, 104 1, 104 2 und mindestens einem oder mehr Metallblöcken 106, 106 1, 106 2, z. B. zwischen dem elektronischen Schaltkreis 104 und dem Metallblock 106.
  • Die Chipoberseite, d. h. die erste Seite 116 des Chips, und die Chiprückseite, d. h. die zweite Seite 124 des Chips, können abgedichtet werden mittels Anhaftens einer (temporären) Zwischenschutzfolie 336 an der ersten Seite 116 des Chips und an der zweiten Seite 124 des Chips (in 330). Die Zwischenschutzfolie 336 kann gebildet werden über der ersten Seite 116 des Chips und der zweiten Seite 124 des Chips sowie auf einer ersten Seite 356 des Metallblockes und auf einer zweiten Seite 358 des Metallblockes, und befestigt werden mittels eines Ablösebandes. Die Zwischenschutzfolie 336, welche verwendet werden kann als eine Abdeckungsstruktur, kann ein Abdeckungsmaterial bilden, welches die Abscheidung des Verkapselungsmaterials 108 in den Bereichen zwischen dem Metallblock 106 und dem elektronischen Schaltkreis 104 lenken oder führen kann. Die Zwischenschutzfolie 336 kann aufweisen eine Folie, aufweisend ein oder mehr Löcher, wobei das Verkapselungsmaterial 336 abgeschieden werden kann von der Seite der Folien und/oder durch die Löcher. Die Löcher können im Bereich von ungefähr 60 μm bis ungefähr 120 μm, z. B. von ungefähr 70 μm bis ungefähr 110 μm, z. B. von ungefähr 80 μm bis ungefähr 100 μm, liegen. Die Löcher können zum Beispiel größer als 60 μm sein.
  • Das Verkapselungsmaterial 108 kann den elektronischen Schaltkreis 104 an dem benachbarten Metallblock 106 halten. Das Verbinden (z. B. das mechanische Verbinden) des elektronischen Schaltkreises 104 mit dem benachbarten Metallblock 106 kann ferner verstärkt werden, da das Verkapselungsmaterial 108 gebildet werden kann über einer oder mehr Seitenflächen 352, 354 des elektronischen Schaltkreises 104 und/oder über einer oder mehr Seitenflächen des Metallblockes 106 (nicht gezeigt). Eine oder mehr Seitenflächen 352, 354 des elektronischen Schaltkreises können angeordnet sein zwischen der ersten Seite 116 und der zweiten Seite 124 des elektronischen Schaltkreises 104. In gleicher Weise können eine oder mehr Seitenflächen des Metallblockes 106 angeordnet sein zwischen der ersten Seite 356 und der zweiten Seite 358 des Metallblockes 106.
  • Jede der Komponenten, z. B. die elektronischen Schaltkreise 104, 104 1, 104 2 und die Metallblöcke 106, 106 1, 106 2, können verkapselt werden mittels des Verkapselungsmaterials 108, welches ein Mold-Material aufweisen kann. Das Verkapselungsmaterial 108 kann mindestens ein elektrisch isolierendes Material aus der Gruppe elektrisch isolierender Materialien aufweisen, der Gruppe bestehend aus: einem Epoxid, einem Polymer, einem Laminat (Schichtstoff), einem Kunststoff, einem Duroplast, einem Thermoplast, Polyimid.
  • In 340 kann die Zwischenschutzfolie 336 entfernt werden. Jede Anhaftung oder jedes Ablöseband kann entfernt werden. Eine verkapselte Struktur 338 kann aufweisen den Metallblock 106 und den elektronischen Schaltkreis 104 benachbart zueinander angeordnet, wobei das Verkapselungsmaterial 108 abgeschieden werden kann zwischen dem elektronischen Schaltkreis 104 und dem Metallblock 106. Wenn eine Mehrzahl von Metallblöcken 106 und elektronischen Schaltkreisen 104 parallel verarbeitet (bearbeitet) werden, kann die verkapselte Struktur 338 einen oder mehr Metallblöcke 106, 106 1, 106 2...106 n-1, 106 n und einen oder mehr elektronische Schaltkreise 104, 104 1, 104 2...104 n-1, 104 n aufweisen, wobei mindestens einer oder mehr Metallblöcke 106, 106 1, 106 2...106 n-1, 106 n benachbart zu mindestens einem oder mehr elektronischen Schaltkreisen 104, 104 1, 104 2,...104 n-1, 104 n angeordnet werden können, wobei das Verkapselungsmaterial 108 abgeschieden werden kann zwischen mindestens einem oder mehr Metallblöcken 106, 106 1, 106 2...106 n-1, 106 n und mindestens einem oder mehr elektronischen Schaltkreisen 104, 104 1, 104 2...104 n-1, 104 n.
  • In 350 kann die erste Metallschichtstruktur 112 elektrisch kontaktiert werden mit mindestens einem ersten Kontakt 114 auf der ersten Seite 116 des elektronischen Schaltkreises 104. In einem parallelen Prozess kann die zweite Metallschichtstruktur 118 elektrisch kontaktiert werden mit mindestens einem zweiten Kontakt 122 auf der zweiten Seite 124 des elektronischen Schaltkreises 104. Wenn gemäß einer Ausführungsform ein paralleler Prozess durchgeführt wird, können die erste Metallschichtstruktur 112 und die zweite Metallschichtstruktur 118 direkt auf der ersten Seite 116 und der zweiten Seite 124 des elektronischen Schaltkreises befestigt werden bzw. in einem Einzelprozess. Die erste Metallschichtstruktur 112, welche gestapelt werden kann mittels der ersten Seite 116, und die zweite Metallschichtstruktur 118, welche gestapelt werden kann mittels der zweiten Seite 124, können zusammengebracht werden, so dass die verkapselte Struktur 338 sandwich-artig eingeschlossen werden kann zwischen der ersten Metallschichtstruktur 112 auf der ersten Seite 116 und der zweiten Metallschichtstruktur 118 auf der zweiten Seite 124 (in 360). In anderen Worten kann die verkapselte Struktur 338 sandwich-artig eingeschlossen werden zwischen der ersten Metallschichtstruktur 112 und der zweiten Metallschichtstruktur 118, wenn die erste Metallschichtstruktur 112 und die zweite Metallschichtstruktur 118 zusammengebracht werden von beiden Seiten 116, 124.
  • Die Montage kann durchgeführt werden mittels der Verwendung einer Nanopaste, eines Lotes oder eines Diffusionslotes. Eine Oberseite 342 der ersten Metallschichtstruktur 112 kann eine Seite der ersten Metallschichtstruktur 112 sein, welche der ersten Seite 116 des elektronischen Schaltkreises zugewandt ist. Eine Oberseite 344 der zweiten Metallschichtstruktur 118, welche eine Seite der zweiten Metallschichtstruktur 118 sein kann, welche der zweiten Seite 124 des elektronischen Schaltkreises zugewandt ist. Die Oberseite 342 der ersten Metallschichtstruktur 112 und die Oberseite 344 der zweiten Metallschichtstruktur 118 können vorbeschichtet werden mit einem Verbindungsmaterial 346 (Fügewerkstoff). Alternativ können die erste Seite 116 und die zweite Seite 124 des elektronischen Schaltkreises vorbeschichtet werden mit dem Verbindungsmaterial 346. Das Verbindungsmaterial 346 kann mindestens ein Material aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe bestehend aus: einer Nanopaste, einem Lot, einem Diffusionslot oder einem elektrisch leitfähigen Klebstoff (einem elektrisch leitfähigen Kleber, einem elektrisch leitfähigen Klebemittel, einem elektrisch leitfähigen Klebmittel). Das Verbindungsmaterial 346 kann verteilt, gedruckt oder direkt beschichtet werden auf mindestens einer der Oberflächen für die Verbindung, z. B. mittels Kathodenzerstäubung (Sputtern) oder elektrochemischer Abscheidung. Die erste Metallschichtstruktur 112 kann elektrisch kontaktiert werden mit mindestens einem ersten Kontakt 114 auf der ersten Seite 116 des elektronischen Schaltkreises 104, und die zweite Metallschichtstruktur 118 kann elektrisch kontaktiert werden mit mindestens einem zweiten Kontakt 122 auf der zweiten Seite 124 des elektronischen Schaltkreises 104, wobei die erste Metallschichtstruktur 112 und die zweite Metallschichtstruktur 118 zusammengepresst werden können unter Verwendung eines Moldes 348, und gesintert werden in einem Temperatur und Druck kontrollierten Prozess (in 360). Der Temperaturbereich kann sich von ungefähr 100°C bis ungefähr 400°C bewegen (erstrecken). Der Druckbereich kann sich von ungefähr 0.1 N/mm2 bis ungefähr 50 N/mm2 erstrecken. Die Wahl der Temperatur oder des Druckes kann abhängen von dem verwendeten Material und der Verbindungstechnologie. Der Temperatur und Druck kontrollierte Prozess kann in einem Vakuum stattfinden.
  • Während des parallelen Prozesses kann die erste Metallschichtstruktur 112 gebildet werden auf, z. B. direkt befestigt werden auf, mindestens einem ersten Kontakt 114 auf der ersten Seite 116 des elektronischen Schaltkreises 104 und über der ersten Seite 356 des Metallblockes 106. Die zweite Metallschichtstruktur 118 kann gebildet werden auf, z. B. direkt befestigt werden auf, mindestens einem zweiten Kontakt 122 auf der zweiten Seite 124 des elektronischen Schaltkreises 104 und über der zweiten Seite 358 des Metallblockes 106.
  • Die erste Metallschichtstruktur 112 und/oder die zweite Metallschichtstruktur 118 können eine Metallplatte (ein Metallblech) aufweisen. Die erste Metallschichtstruktur 112 und/oder die zweite Metallschichtstruktur 118 können einen Leiterrahmen aufweisen. Die erste Metallschichtstruktur 112 und/oder die zweite Metallschichtstruktur 118 können eine Umverteilungsschicht bilden, welches nachfolgend beschrieben werden wird. Die erste Metallschichtstruktur 112 und/oder die zweite Metallschichtstruktur 118 können mindestens eines aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe von Materialien bestehend aus: Cu (Kupfer), Au (Gold), Ag (Silber), Pd (Palladium), Ni (Nickel), Fe (Eisen), Al (Aluminium) und Kombinationen davon.
  • Der Metallblock 106 kann elektrisch kontaktiert werden mit der ersten Metallschichtstruktur 112 und der zweiten Metallschichtstruktur 118 mittels des elektrisch leitfähigen Mediums 132 1, 132 2.
  • Die erste Seite 356 des Metallblockes und die zweite Seite 358 des Metallblockes können vorbeschichtet werden mit dem elektrisch leitfähigen Medium 132 1, 132 2 bevor die erste Metallschichtstruktur 112 und die zweite Metallschichtstruktur 118 mit dem Metallblock 106 elektrisch kontaktiert sind. Alternativ können die Oberseite 342 der ersten Metallschichtstruktur 112 und die Oberseite 344 der zweiten Metallschichtstruktur 118 vorbeschichtet werden mit dem elektrisch leitfähigen Medium 132 1, 132 2. Das elektrisch leitfähige Medium 132 1, 132 2 kann verteilt, gedruckt oder direkt beschichtet werden auf mindestens einer der Oberflächen für die Verbindung, z. B. mittels Kathodenzerstäubung, chemische Abscheidung oder elektrochemischer Abscheidung.
  • Das elektrisch leitfähige Medium 132 1, 132 2 kann aufweisen ein elektrisch leitfähiges Kontaktierungsmedium. Das elektrisch leitfähige Medium 132 1, 132 2 kann aufweisen ein Haftmittel, eingerichtet um den Metallblock 106 an der ersten 112 und der zweiten 118 Metallschichtstruktur anzuhaften. Das elektrisch leitfähige Medium 132 1, 132 2 kann aufweisen eine Paste, aufweisend Nanopartikel. Das elektrisch leitfähige Medium 132 1, 132 2 kann mindestens eines aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe von Materialien bestehend aus: CuSn, AgSn, AuSn, Sn (Zinn), Ag (Silber), In (Indium), Bi (Bismut), Zn (Zink), Pb (Blei). Das elektrisch leitfähige Medium 132 1, 132 2 kann aufweisen ein elektrisch leitfähiges Haftmittel, das elektrisch leitfähige Haftmittel kann mindestens eines aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe von Materialien bestehend aus: CuSn, AgSn, AuSn, Sn (Zinn), Ag (Silber), In (Indium), Bi (Bismut), Zn (Zink), Pb (Blei).
  • Das elektrisch leitfähige Medium 132 1, 132 2 kann aufweisen ein intermetallisches Phasen-Material. Zum Beispiel kann das elektrisch leitfähige Medium 132 1, 132 2 mindestens ein Material aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe bestehend aus: Ag-Sn, Cu-Sn, Cu-Sn-Ag, Au-Sn, Ni-Sn, Cu-Zn, Cu-Co, In-Sn, Pd-Sn, Au-Ag-Sn und Pd-Au-Sn.
  • Gemäß einer Ausführungsform kann das elektrisch leitfähige Medium 132 1, 132 2 ein Material verschieden von dem Material der ersten 112 und der zweiten 118 Metallschichtstruktur aufweisen oder kann eine Materialstruktur verschieden von dem Material der ersten 112 und der zweiten 118 Metallschichtstruktur aufweisen. Zum Beispiel können die erste 112 und die zweite 118 Metallschichtstruktur ein volumenmetallmaterial (bulk metal material) aufweisen, z. B. Ag (Silber), wohingegen das elektrisch leitfähige Medium 132 1, 132 2 Nanopartikel des Materials, z. B. Ag-Nanopartikel (Silber-Nanopartikel), aufweisen kann. Als ein anderes Beispiel können die erste 112 und die zweite 118 Metallschichtstruktur ein Volumenmetallmaterial, z. B. Ag, aufweisen, wohingegen das elektrisch leitfähige Medium 132 1, 132 2 ein intermetallisches Phasen-Material, z. B. ein intermetallisches Phasensystem, aufweisen kann. Das elektrisch leitfähige Medium 132 1, 132 2 kann ein Verbundmaterial aufweisen, das Verbundmaterial, aufweisend eine Mischung aus mindestens einem Einbettungsmaterial und mindestens einem Füllstoffmaterial. Das mindestens eine Einbettungsmaterial kann aufweisen mindestens eines aus der nachfolgenden Gruppe von Materialien, der Gruppe bestehend aus: einer Paste, einer Polymermatrix, und wobei das mindestens eine Füllstoffmaterial eine oder mehr Strukturen aus der nachfolgenden Gruppe von Strukturen aufweisen kann, der Gruppe bestehend aus: Partikeln (Teilchen), Nanopartikeln (Nanoteilchen), Mikropartikeln (Mikroteilchen), Strukturen, Nanostrukturen, Mikrostrukturen, Fasern, Nanofasern, Mikrofasern, Drähten (wires), Nanodrähten (nanowires). Die eine oder mehr Strukturen können aufweisen mindestens ein Material aus der nachfolgenden Gruppe von Materialien, der Gruppe bestehend aus: Metallen, Metalloxiden, Silber, Kupfer, Graphen, Kohlenstoff.
  • Gemäß einer anderen Ausführungsform kann das elektrisch leitfähige Medium 132 1, 132 2 ein Material verschieden von dem Material des Metallblockes 106 aufweisen oder kann eine Materialstruktur verschieden von dem Material des Metallblockes 106 aufweisen. Gemäß einer anderen Ausführungsform kann das elektrisch leitfähige Medium 132 1, 132 2 einen ersten Bereich 132 1 des elektrisch leitfähigen Mediums, elektrisch kontaktiert mit der ersten Seite 356 des Metallblockes 106 und ersten Metallschichtstruktur 112, und einen zweiten Bereich 132 2 des elektrisch leitfähigen Mediums, elektrisch kontaktiert mit der zweiten Seite 358 des Metallblockes 106 und der zweiten Metallschichtstruktur 118, aufweisen. Gemäß einer anderen Ausführungsform kann der erste Bereich 132 1 des elektrisch leitfähigen Mediums gebildet werden von einem Material verschieden Material von dem Material des zweiten Bereiches 132 1 des elektrisch leitfähigen Mediums.
  • Gemäß einer Ausführungsform kann das elektrisch leitfähige Medium 132 1, 132 2 und das Verbindungsmaterial 346 gebildet werden aus dem gleichen Material.
  • Gemäß einer Ausführungsform kann das elektrisch leitfähige Medium 132 1, 132 2 und das Verbindungsmaterial 346 in einem einzigen parallelen Prozess abgeschieden werden
  • Es ist zu verstehen, dass obwohl ein einziger paralleler Prozess hierin beschrieben wurde, die erste Metallschichtstruktur 112 und die zweite Metallschichtstruktur 118, gemäß einer anderen Ausführungsform, jeweils die erste Seite 116 und die zweite Seite 124, in separaten, d. h. seriellen Prozessen, kontaktieren. Es ist zu verstehen, dass die erste Metallschichtstruktur 112 mit mindestens einem ersten Kontakt 114 auf der ersten Seite 116 des elektronischen Schaltkreises 104 elektrisch kontaktiert werden kann, und anschließend die zweite Metallschichtstruktur 118 elektrisch kontaktiert werden kann mit mindestens einem zweiten Kontakt 122 auf der zweiten Seite 124 des elektronischen Schaltkreises 104. Es ist zu verstehen, dass die erste Metallschichtstruktur 118 elektrisch kontaktiert werden kann mit mindestens einem zweiten Kontakt 122 auf der zweiten Seite 124 des elektronischen Schaltkreises 104, und anschließend die erste Metallschichtstruktur 112 elektrisch kontaktiert werden kann mindestens einem ersten Kontakt 114 auf der ersten Seite 116 des elektronischen Schaltkreises 104.
  • Es ist also zu verstehen, dass obwohl verschiedene Ausführungsformen hierin und nachfolgend beschrieben wurden in Bezug auf Halbleiterleistungsbauelemente, verschiedene Ausführungsformen ebenfalls auf Niedrigleistungshalbleiterbauelemente angewendet werden können. Insofern ist es zu verstehen, dass verschiedene Ausführungsformen abgestimmt werden können auf Niedrigleistungshalbleiterbauelemente, z. B. Bauelemente, die fähig sind eine Spannung bis zu 100 V bis 150 V zu tragen. Zum Beispiel können „Oberseite”, „erste Seite”, „obere Seite” oder „Vorderseite” verstanden werden als sich auf eine Seite des Chips beziehend, welche eines oder mehr Kontakt-Pads trägt, oder elektrische Kontakte, wobei Bonding-Pads oder elektrische Kontakte befestigt sein können; oder wobei es die Seite des Chips ist, welche größtenteils bedeckt ist mit einer Metallisierungsschicht. „Zweite Seite”, „Rückseite” oder „Unterseite” können verstanden werden als sich beziehend auf die Seite des Chips, welche frei sein kann von der Metallisierung oder Kontakt-Pads oder elektrischen Kontakten.
  • Es ist zu verstehen, dass obwohl verschiedene Ausführungsformen eine erste Metallschichtstruktur 112 zum elektrischen Kontaktieren mit der Vorderseite 116 und eine zweite Metallschichtstruktur 118 zum elektrischen Kontaktieren der Rückseite 124 beschreiben, es möglich sein kann, dass das elektrische Kontaktieren der ersten Metallschichtstruktur 118 mit der Rückseite 124 nicht benötigt werden kann. In diesem Fall kann die zweite Metallschichtstruktur 118 entfallen (weggelassen werden).
  • In 370 kann das Mold-Material 348 entfernt werden. Eine Strukturierung der ersten Metallschichtstruktur 112 und der zweiten Metallschichtstruktur 118 kann durchgeführt werden Zum Beispiel fotolithographische Prozesse gefolgt von selektiven (gezielten) Ätzen, welches verwendet werden kann zum selektiven Strukturieren und dem anschließenden Entfernen von Bereichen der ersten Metallschichtstruktur 112 und der zweiten Metallschichtstruktur 118. In 370 kann das Strukturieren der ersten Metallschichtstruktur 112 und der zweiten Metallschichtstruktur 118 resultieren in Chipverbindungskontakten, welche getrennt sind, z. B. elektrisch isoliert.
  • Gemäß einer Ausführungsform kann der elektronische Schaltkreis 104 einen Leistungstransistor aufweisen, wobei mindestens ein erster Kontakt 114 ein erstes Source/Drain-Kontakt-Pad 114 S/D und ein Gate-Kontakt-Pad 114 G, elektrisch isoliert von dem ersten Source/Drain-Kontakt-Pad 114 S/D, aufweisen kann; und der mindestens eine zweite Kontakt 122 ein zweites Source/Drain-Kontakt-Pad 122 S/D aufweisen kann, wobei das erste Source/Drain-Kontakt-Pad 114 S/D, das zweite Source/Drain-Kontakt-Pad 122 S/D und das Gate-Kontakt-Pad 114G elektrisch verbunden sind mit dem elektronischen Schaltkreis 104. Das Gate-Kontakt-Pad 114 G kann elektrisch isoliert sein von dem ersten Source/Drain-Kontakt-Pad 114 S/D mittels eines elektrisch isolierenden Materials abgeschieden über der ersten Seite 116 des elektronischen Schaltkreises, zwischen dem Gate-Kontakt-Pad 114 G und dem ersten Source/Drain-Kontakt-Pad 114 S/D. Das elektrisch isolierende Material kann aufweisen das gleiche oder ein anderes Material als das Verkapselungsmaterial 108.
  • Die erste Metallschichtstruktur 112 kann aufweisen einen ersten Bereich 112 S/D der ersten Metallschichtstruktur 112 elektrisch kontaktiert mit dem ersten Source/Drain-Kontakt-Pad 114 S/D auf der ersten Seite 116 elektronischen Schaltkreises 104; einen zweiten Bereich 112 G der ersten Metallschichtstruktur 112 elektrisch kontaktiert mit dem Gate-Kontakt-Pad 114 G auf der ersten Seite 116 des elektronischen Schaltkreises 104; und einen dritten Bereich 122 M der ersten Metallschichtstruktur 112 elektrisch kontaktiert mit dem Metallblock 106, wobei der erste Bereich 122 S/D der ersten Metallschichtstruktur 112 und/oder der zweite Bereich 112 G der ersten Metallschichtstruktur 112 und/oder der dritte Bereich 112 M der ersten Metallschichtstruktur 112 elektrisch isoliert voneinander sind. Zum Beispiel kann der erste Bereich 112 S/D elektrisch isoliert sein von dem zweiten Bereich 112 G und dem dritten Bereich 112 M; der zweite Bereich 112 kann elektrisch isoliert sein von dem ersten Bereich 112 S/D und dem dritten Bereich 112 M; der dritte Bereich 112 M kann elektrisch isoliert sein von dem ersten Bereich 112 S/D und dem zweiten Bereich 112 G.
  • Die erste Metallschichtstruktur 112, die zweite Metallschichtstruktur 118 und der Metallblock 106 können eine Umverteilungsstruktur bilden. Zum Beispiel kann der dritte Bereich 112 M eine elektrische Verbindung auf der ersten Seite 356 des Metallblockes mit dem zweiten Source/Drain-Kontakt-Pad 122 S/D, gebildet auf der zweiten Seite 124 des elektronischen Schaltkreises, bereitstellen. Die elektrische Verbindung zwischen der zweiten Seite 124 des elektronischen Schaltkreises 104 und der ersten Seite 356 des Metallblockes kann bereitgestellt werden mittels eines zweiten Source/Drain-Kontakt-Pads 122 S/D, welches kontaktiert sein kann mit dem Metallblock 106 auf der zweiten Seite 358 des Metallblockes mittels der zweiten Metallschichtstruktur 118. Der Metallblock 106 kann ferner elektrisch kontaktiert sein mit dem dritten Bereich 112 M der ersten Metallschichtstruktur 112 auf der ersten Seite 356 des Metallblockes 106. Der Metallblock 106 kann elektrisch kontaktiert sein mit der ersten Metallschichtstruktur 112, z. B. dem dritten Bereich 112 M, und der zweiten Metallschichtstruktur 118, z. B. 118 M, mittels des elektrisch leitfähigen Mediums 132 1, 132 2. Auf diese Weise kann der Metallblock 106 eine Basis bilden für die Umverteilungsstruktur.
  • In 380 kann eine Trennung (Separation) der Komponenten auftreten, wobei die Komponenten vereinzelt (individualisiert) werden können in einzelne (individuelle) Schaltkreisgehäuse mittels eines Vereinzelungsprozesses unter Verwendung eines Lasers oder einer mechanischen Säge. Die Vereinzelung kann derart durchgeführt werden, dass jede vereinzelte Komponente ein Schaltkreisgehäuse aufweist, z. B. das Schaltkreisgehäuse 302. Jedes vereinzelte Schaltkreisgehäuse 302 kann anschließend direkt befestigt werden auf einer Leiterplatte (printed circuit board, PCB). Das Schaltkreisgehäuse 302 wird nachfolgend weiter beschrieben.
  • Der elektronische Schaltkreis 104. z. B. ein Halbleiterchip, kann eine Dicke tChip im Bereich von ungefähr 5 μm bis ungefähr 500 μm, z. B. von ungefähr 10 μm bis ungefähr 350 μm, z. B. von ungefähr 50 μm bis ungefähr 250 μm, aufweisen.
  • Der Metallblock 106 kann eine Dicke tM im Bereich von ungefähr 5 μm bis ungefähr 500 μm, z. B. von ungefähr 10 μm bis ungefähr 350 μm, z. B. von ungefähr 50 μm bis ungefähr 250 μm, aufweisen.
  • Die erste Metallschichtstruktur 112 und die zweite Metallschichtstruktur 118 können jeweils eine Dicke t im Bereich von ungefähr 10 μm bis ungefähr 1000 μm, z. B. von ungefähr 20 μm bis ungefähr 500 μm, z. B. von ungefähr 20 μm ungefähr 250 μm, aufweisen.
  • Das elektrisch leitfähige Medium 132 1, 132 2 kann eine Dicke im Bereich von ungefähr 0.5 μm bis ungefähr 100 μm, z. B. von ungefähr 1 μm bis ungefähr 75 μm, z. B. von ungefähr 1 μm bis ungefähr 50 μm, aufweisen.
  • Das Verbindungsmaterial 346 kann eine Dicke im Bereich von ungefähr 0.5 μm bis ungefähr 100 μm z. B. z. B. von ungefähr 1 μm bis ungefähr 75 μm, z. B. von ungefähr 1 μm bis ungefähr 50 μm, aufweisen.
  • 4A bis 4D zeigen ein Verfahren 400 zum Verkapseln eines oder mehr elektronischer Schaltkreise 104, 104 1, 104 2...104 n-1, 104 n gemäß einer anderen Ausführungsform. Das Verfahren 400 kann aufweisen einen oder mehr oder alle in Bezug auf das Verfahren 300 bereits beschriebenen Prozesse mit Ausnahme, dass die Strukturierung der ersten Metallschichtstruktur 112 vor dem Prozess 350 stattfinden kann.
  • Gemäß einer Ausführungsform kann das Verfahren 400 im Allgemeinen die Prozesse 310, 320, 330 und 340 aufweisen. Jedoch kann vor dem Prozess 350 die erste Metallschichtstruktur 112 vorstrukturiert werden um den ersten Bereich 112 S/D, den zweiten Bereich 112 G und den dritten Bereich 112 M zu bilden bevor die ersten Metallschichtstruktur 112 elektrisch kontaktiert wird mit mindestens einem ersten Kontakt 114 auf der ersten Seite 116 des elektronischen Schaltkreises 104. Folglich, gemäß dem Verfahren 400, kann das Strukturieren mittels Fotolithographie und selektivem Ätzen der ersten Metallschichtstruktur 112 im Prozess 370 weggelassen werden
  • Die zweite Metallschichtstruktur kann also wahlweise vorstrukturiert werden vor dem Prozess 350. In anderen Worten kann der Bereich 118 S/D der zweiten Metallschichtstruktur 118 gebildet werden vor dem Prozess 350, wobei das Strukturieren der zweiten Metallschichtstruktur 118, wie bereits beschrieben in Prozess 370 weggelassen werden kann.
  • Die erste Metallschichtstruktur 112 kann folglich individualisierte Bereiche aufweisen, d. h. einen strukturierten Leiterrahmen, und zwar den ersten Bereich 112 S/D, den zweiten Bereich 112 G und den dritten Bereich 112 M sogar vor dem Prozess 350, und muss daher nicht strukturiert werden, z. B. unter Verwendung von Fotolithographie oder selektivem Ätzen, wie in Prozess 350 beschrieben.
  • Die individualisierten Bereiche der ersten Metallschichtstruktur 112 und der zweiten Metallschichtstruktur 118, welche wahlweise individualisierte Bereiche der zweite Metallschichtstruktur 118 S/D aufweisen können, können zusammengebracht werden um die verkapselte Struktur 338, wie beschrieben in Prozess 350, zusammenzupressen. Dies ist gezeigt in 410.
  • Der Prozess 420 kann durchgeführt werden wie gemäß dem Prozess 360 beschrieben. Der erste Bereich 122 S/D der ersten Metallschichtstruktur 112 kann elektrisch kontaktiert sein mit dem ersten Source/Drain Kontakt-Pad 114 S/D auf der ersten Seite 116 des elektronischen Schaltkreises 104. Der zweite Bereich 112 G der ersten Metallschichtstruktur 112 kann elektrisch kontaktiert sein mit dem Gate-Kontakt-Pad 114 G auf der ersten Seite 116 des elektronischen Schaltkreises 104. Der dritte Bereich 112 M der ersten Metallschichtstruktur 112 kann elektrisch kontaktiert sein mit dem Metallblock 106, wobei der erste Bereich 112 S/D, der zweite Bereich 112 G und der dritte Bereich 112 M und die zweite Metallschichtstruktur 118 sandwich-artig eingeschlossen werden können unter Verwendung eines Mold-Materials 348, in einem Temperatur und Druck kontrollierten Prozess derart, dass die verkapselte Struktur 338 sandwich-artig eingeschlossen sein kann zwischen dem ersten Bereich 112 S/D, dem zweiten Bereich 112 G und dem dritten Bereich 112 M auf der ersten Seite 116 und der zweiten Metallschichtstruktur 118 (wahlweise 118 S/D) auf der zweiten Seite 124. Der erste Bereich 112 S/D, der zweite Bereich 112 G und der dritte Bereich 112 M können voneinander elektrisch isoliert sein. Wenn eine Vorstrukturierung der zweiten Metallschichtstruktur 118 nicht durchgeführt wurde vor dem Schritt 350, dann kann, wenn notwendig, die zweite Metallschichtstruktur 118 strukturiert werden nach dem Press-Formungsprozess mittels der Anwendung von Fotolithographie und selektivem Ätzen zum Bilden des Bereiches 118 S/D wie beschrieben in 370. Der Bereich 118 S/D der zweiten Metallschichtstruktur 118 kann elektrisch isoliert sein von einem benachbarten zweiten Bereich 118 S/D1 der zweiten Metallschichtstruktur 118, welcher mit einem benachbarten elektrischen Schaltkreis 104 1 elektrisch verbunden ist.
  • Ein Prozess 430 und 440 kann durchgeführt werden wie gemäß dem Prozess 380 beschrieben. Das Vereinzeln von Komponenten kann auftreten, wobei die Komponenten vereinzelt werden können von anderen Schaltkreisgehäusen mittels eines Vereinzelungsprozesses unter Verwendung eines Lasers oder einer mechanischen Säge, wobei der Laser- oder Sägeprozess ein Schaltkreisgehäuse 302 trennt durch das Verkapselungsmaterial 108. Die Vereinzelung kann derart durchgeführt werden, dass jede vereinzelte Komponente ein Schaltkreisgehäuse aufweisen kann, z. B. das Schaltkreisgehäuse 302 (in 430). Jedes vereinzelte Schaltkreisgehäuse 302, wie gezeigt in 440, kann anschließend direkt befestigt werden auf einer Leiterplatte oder kann eingebaut werden in eine Leiterplattenanordnung. Das Schaltkreisgehäuse 302 wird nachfolgend weiter beschrieben.
  • 5 zeigt ein Verfahren 500 zum Verkapseln eines elektronischen Schaltkreises gemäß einer Ausführungsform. Das Verfahren 500 kann aufweisen:
    Anordnen eines elektronischen Schaltkreises und eines Metallblockes auf einem Träger (in 510);
    Anordnen einer Abdeckungsstruktur über dem Metallblock und dem elektronischen Schaltkreis auf einer Seite gegenüberliegend dem Träger (in 520);
    Bilden eines Verkapselungsmaterials durch die Abdeckungsstruktur zwischen der Metallstruktur (metallischen Struktur) und dem elektronischen Schaltkreis (in 530);
    Entfernen der Abdeckungsstruktur und des Trägers (in 540);
    Befestigen einer Metallschichtstruktur auf mindestens einer Seite des elektronischen Schaltkreises, derart, dass die Metallschichtstruktur den elektronischen Schaltkreis und den Metallblock elektrisch kontaktiert (in 550).
  • Die Abdeckungsstruktur kann, wie beschrieben in Verfahren 500, die Zwischenschutzfolie 336 aufweisen.
  • Es ist zu verstehen, dass einer oder mehr Prozesse, bereits beschrieben in Bezug auf jedes der Verfahren 200, 300 oder 400, kombiniert werden kann mit einem oder mehr Prozessen des Verfahrens 500
  • Es ist zu verstehen, dass der Prozess 510 einen oder mehr oder alle der Prozesse bereits in Bezug auf die Prozesse 310 und 320 beschrieben, aufweisen kann. Es ist zu verstehen, dass die Prozesse 520, 530 und 540 einen oder mehr oder alle der Prozesse bereits beschrieben in Bezug auf die Prozesse 330 und 340, aufweisen können. Es ist zu verstehen, dass der Prozess 540 einen oder mehr oder alle der Prozesse bereits beschrieben in Bezug auf die Prozesse 350 und 360, aufweisen kann. Gemäß einer weiteren Ausführungsform kann der Prozess 540 einen oder mehr oder alle der Prozesse bereits in Bezug auf die Prozesse 410 und 420 beschrieben, aufweisen.
  • 6 zeigt ein Schaltkreisgehäuse 302 gemäß einer Ausführungsform. Das Schaltkreisgehäuse 302 kann aufweisen ein vereinzeltes Schaltkreisgehäuse gebildet entsprechend einem der Verfahren 200, 300, 400 oder 500, bereits hierin beschrieben. Das Schaltkreisgehäuse 302 kann aufweisen alle der Basisfunktionalitäten der Merkmale beschrieben in Bezug auf das Schaltkreisgehäuse 102.
  • Das Schaltkreisgehäuse 302 kann aufweisen den elektronischen Schaltkreis 104, z. B. einen Halbleiterchip, und den Metallblock 106 neben dem elektronischen Schaltkreis 104. Das Schaltkreisgehäuse 302 kann aufweisen das Verkapselungsmaterial 108 zwischen dem elektronischen Schaltkreis 104 und dem Metallblock 106. Das Schaltkreisgehäuse 302 kann aufweisen die erste Metallschichtstruktur 112 elektrisch kontaktiert mit mindestens einem ersten Kontakt 114 auf der ersten Seite 116 des elektronischen Schaltkreises 104. Das Schaltkreisgehäuse 302 kann aufweisen eine zweite Metallschichtstruktur 118 elektrisch kontaktiert mit mindestens einem zweiten Kontakt 122 über der zweiten Seite 124 des elektronischen Schaltkreises 104. Die zweite Seite 124 kann gegenüberliegend der ersten Seite 116 sein. In anderen Worten kann die erste Seite 116 einer Richtung 126 zugewandt sein, welcher gegenüberliegend einer Richtung 128 ist, in welche die zweite Seite 124 zugewandt ist. Der Metallblock 106 kann elektrisch kontaktiert werden mit der ersten Metallschichtstruktur 112 und der zweiten Metallschichtstruktur 118 mittels eines elektrisch leitfähigen Mediums 132 1, 132 2. Das elektrisch leitfähige Medium 132 1, 132 2 kann aufweisen ein Material verschieden von dem Material der ersten 112 und der zweiten 118 Metallschichtstruktur oder kann eine Materialstruktur verschieden von dem Material der ersten 112 und der zweiten 118 Metallschichtstruktur aufweisen.
  • Das elektrisch leitfähige Medium 132 1, 132 2 kann aufweisen ein Material verschieden von dem Material des Metallblockes 106 oder kann eine Materialstruktur verschieden von dem Material des Metallblockes 106 aufweisen.
  • Das elektrisch leitfähige Medium 132 1, 132 2 kann aufweisen einen ersten Bereich 132 1 des elektrisch leitfähigen Mediums 132 1, 132 2 elektrisch kontaktiert mit der ersten Seite 356 des Metallblockes 106 und der ersten Metallschichtstruktur 112; und einen zweiten Bereich 132 2 des elektrisch leitfähigen Mediums 132 1, 132 2 elektrisch kontaktiert mit der zweiten Seite 358 des Metallblockes 106 und der zweiten Metallschichtstruktur 118.
  • Der erste Bereich 132 1 des elektrisch leitfähigen Mediums 132 1, 132 2 kann gebildet werden aus einem Material verschieden von dem Material des zweiten Bereiches 132 2 des elektrisch leitfähigen Mediums 132 1, 132 2.
  • Das elektrisch leitfähige Medium 132 1, 132 2 kann aufweisen ein Haftmittel, eingerichtet um den Metallblock 106 an der ersten 112 und der zweiten 118 Metallschichtstruktur anzuhaften.
  • Das elektrisch leitfähige Medium 132 1, 132 2 kann aufweisen eine Paste, aufweisend Nanopartikel.
  • Das elektrisch leitfähige Medium 132 1, 132 2 kann mindestens eines aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe von Materialien bestehend aus: CuSn, CuSnAg, AgSn, AuSn, Sn, Ag, In, Bi, Zn, Pb.
  • Das elektrisch leitfähige Medium 132 1, 132 2 kann ein Verbundmaterial aufweisen, das Verbundmaterial aufweisend eine Mischung aus mindestens einem Einbettungsmaterial und mindestens einem Füllstoffmaterial. Das mindestens eine Einbettungsmaterial kann aufweisen mindestens eines aus der nachfolgenden Gruppe von Materialien, der Gruppe bestehend aus: einer Paste eine Polymermatrix, und wobei das mindestens eine Füllstoffmaterial eine oder mehr Strukturen aufweisen kann aus der nachfolgenden Gruppe von Strukturen, der Gruppe bestehend aus: Partikeln, Nanopartikeln, Mikropartikeln, Strukturen, Nanostrukturen, Mikrostrukturen, Fasern, Nanofasern, Mikrofasern, Drähten, Nanodrähten. Die eine oder mehr Strukturen können mindestens ein Material aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe bestehend aus: Metallen, Metalloxiden, Silber, Kupfer, Graphen, Kohlenstoff.
  • Das elektrisch leitfähige Medium 132 1, 132 2 kann ein elektrisch leitfähiges Haftmittel aufweisen, das elektrisch leitfähige Haftmittel aufweisend mindestens eines aus der nachfolgenden Gruppe von Materialien, der Gruppe von Materialien bestehend aus: CuSn, CuSnAg. AgSn, AuSn, Sn, Ag, In, Bi, Zn, Pb.
  • Die erste Metallschichtstruktur 112 kann gebildet werden über mindestens einem ersten Kontakt 114 auf der ersten Seite 116 des elektronischen Schaltkreises 104 und über der ersten Seite 356 des Metallblockes 106.
  • Die zweite Metallschichtstruktur 118 kann gebildet werden über mindestens einem zweiten Kontakt 122 auf der zweiten Seite 124 des elektronischen Schaltkreises 104 und der zweiten Seite 358 des Metallblockes 106.
  • Die erste Metallschichtstruktur 112 und/oder die zweite Metallschichtstruktur 118 können einen Leiterrahmen aufweisen.
  • Die erste Metallschichtstruktur 112 und/oder die zweite Metallschichtstruktur 118 können eine Umverteilungsschicht bilden.
  • Die erste Metallschichtstruktur 112 und/oder die zweite Metallschichtstruktur 118 können mindestens eines aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe von Materialien bestehend aus: Cu, Au, Ag, Pd, Ni, Fe, Al und Kombinationen davon.
  • Der Metallblock 106 kann eines aus der nachfolgenden Gruppe von Materialien aufweisen, der Gruppe von Materialien bestehend aus: Cu, Au, Ag, Pd, Ni, Fe, Al und Kombinationen davon.
  • Der elektronische Schaltkreis 104 kann einen Leistungshalbleitertransistor aufweisen.
  • Mindestens ein erster Kontakt 114 kann aufweisen ein erstes Source/Drain-Kontakt-Pad 114 S/D und ein Gate-Kontakt-Pad 114 G elektrisch isoliert von dem ersten Source/Drain-Kontakt-Pad 114 S/D; und der mindestens eine zweite Kontakt 122 kann aufweisen ein zweites Source/Drain-Kontakt-Pad 122 S/D.
  • Die erste Metallschichtstruktur 112 kann aufweisen einen ersten Bereich 112 S/D der ersten Metallschichtstruktur 112 elektrisch kontaktiert mit dem ersten Source/Drain-Kontakt-Pad 114 S/D auf der ersten Seite 116 des elektronischen Schaltkreises 104; einen zweiten Bereich 112 G der ersten Metallschichtstruktur 112 elektrisch kontaktiert mit dem Gate-Kontakt-Pad 114 G auf der ersten Seite 116 des elektronischen Schaltkreises 104; und einen dritten Bereich 112 M der ersten Metallschichtstruktur 112 elektrisch kontaktiert mit dem Metallblock 106, wobei der erste Bereich 112 S/D und/oder der zweite Bereich 112 G und/oder der dritte Bereich 112 M elektrisch voneinander isoliert sind.
  • Das Verkapselungsmaterial 108 kann aufweisen mindestens ein elektrisch isolierendes Material aus der Gruppe von elektrisch isolierenden Materialien, der Gruppe bestehend aus: einem Epoxid, einem Polymer, einem Laminat, einem Kunststoff, einem Duroplast, einem Thermoplast, Polyimid.
  • Das Verkapselungsmaterial 108 kann gebildet werden auf einer oder mehr Seitenflächen 352, 354 des elektronischen Schaltkreises 104, wobei die eine oder mehr Seitenflächen 352, 354 des elektronischen Schaltkreises 104 angeordnet sein können zwischen der ersten Seite 116 und der zweiten Seite 124 des elektronischen Schaltkreises 104.
  • 7 zeigt ein Schaltkreisgehäuse 702 gemäß einer Ausführungsform.
  • Das elektronische Schaltkreisgehäuse 702 kann aufweisen das Verkapselungsmaterial 108 eingerichtet um den Metallblock 106 neben dem elektronischen Schaltkreis 106 zuhalten. Das Verkapselungsmaterial 108 kann gebildet werden zwischen dem Halbleiterchip 104 und dem Metallblock 106. Das elektronische Schaltkreisgehäuse 702 kann aufweisen eine erste Metallschichtstruktur 112, eingerichtet um mindestens einen ersten Kontakt 114 auf der ersten Seite 116 des Halbleiterchips 104 elektrisch zu kontaktieren. Das elektronische Schaltkreisgehäuse 702 kann eine zweite Metallschichtstruktur 118 aufweisen, eingerichtet um mindestens einen zweiten Kontakt 122 auf der zweiten Seite 124 des Halbleiterchips 104 elektrisch zu kontaktieren, wobei die zweite Seite 124 gegenüberliegend der ersten Seite 116 ist. Der Metallblock 106 kann elektrisch kontaktiert werden mit der ersten Metallschichtstruktur 112 und der zweiten Metallschichtstruktur 118 mittels des elektrisch leitfähigen Mediums 132 1, 132 2; wobei das elektrisch leitfähige Medium 132 1, 132 2 aufweisen kann ein Material verschieden von dem Material den ersten 112 und der zweiten 118 Metallschichtstruktur oder kann eine Materialstruktur aufweisen verschieden von dem Material der ersten 112 und der zweiten 118 Metallschichtstruktur. Das elektronische Schaltkreisgehäuse 702 kann aufweisen eine oder mehr oder alle Basisfunktionalitäten der Merkmale bereits beschrieben in Bezug auf das elektronische Schaltkreisgehäuse 302.
  • 8 zeigt ein Verfahren 800 zum Verkapseln eines elektronischen Schaltkreises, z. B. des elektronischen Schaltkreises 104, gemäß einer Ausführungsform. Das Verfahren 800 kann aufweisen:
    Bilden eines Verkapselungsmaterials zum Halten eines Metallblockes neben einem Halbleiterchip zwischen dem Halbleiterchip und dem Metallblock (in 810);
    elektrisches Kontaktieren einer ersten Metallschichtstruktur mit mindestens einem ersten Kontakt auf einer ersten Seite des Halbleiterchips (in 820);
    elektrisches Kontaktieren einer zweiten Metallschichtstruktur mit mindestens einem zweiten Kontakt auf einer zweiten Seite des Halbleiterchips, wobei die zweite Seite gegenüberliegend der ersten Seite ist (in 830); und
    elektrisches Kontaktieren des Metallblockes mit der ersten Metallschichtstruktur und der zweiten Metallschichtstruktur mittels eines elektrisch leitfähigen Mediums, aufweisend ein Material verschieden von dem Material der ersten und zweiten Metallschichtstruktur oder eine Materialstruktur verschieden von dem Material der ersten und zweiten Metallschichtstruktur (in 840).
  • Es ist zu verstehen, dass einer oder mehr Prozesse bereits beschrieben in Bezug auf irgendeines der Verfahren 200, 300, 400 kombiniert werden kann mit einem oder mehr Prozessen des Verfahrens 800. Es ist zu verstehen, dass das Verfahren 800 einen oder mehr oder alle Prozesse bereits beschrieben in Bezug auf die Prozesse 310, 320 und 330 aufweisen kann. Es ist zu verstehen, dass die Prozesse 820, 830 und 840 aufweisen können einen oder mehr oder alle Prozesse bereits beschrieben in Bezug auf die Prozesse 350 und 360.
  • 10 zeigt ein Schaltkreisgehäuse 1002 gemäß einer Ausführungsform. Der Schaltkreisgehäuse 1002 kann aufweisen ein vereinzeltes (individualisiertes) Schaltkreisgehäuse gebildet entsprechend irgendeinem der Verfahren 200, 300, 400 oder 500 bereits hierin beschrieben.
  • Das Schaltkreisgehäuse 1002 kann aufweisen den elektronischen Schaltkreis 104 und den Metallblock 106 neben dem elektronischen Schaltkreis 104. Der elektronische Schaltkreis 104 kann nachstehend bezeichnet werden als ein Chip, ein Halbleiterchip, ein Halbleiter, ein Die (ein Chip). Das Schaltkreisgehäuse 1002 kann aufweisen das Verkapselungsmaterial 108 zwischen dem elektronischen Schaltkreis 104 und dem Metallblock 106. Das Schaltkreisgehäuse 1002 kann aufweisen die Metallschichtstruktur 112 elektrisch kontaktiert mit mindestens einem ersten Kontakt 114 auf der ersten Seite 116 des elektronischen Schaltkreises 104. Der Metallblock 106 kann elektrisch kontaktiert sein mit der Metallschichtstruktur 112 mittels eines elektrisch leitfähigen Mediums 132 1. Das elektrisch leitfähige Medium 132 1 kann aufweisen ein Material verschieden von dem Material der Metallschichtstruktur 112 oder kann aufweisen eine Materialstruktur verschieden von dem Material der Metallschichtstruktur 112. Es ist zu verstehen, dass das Schaltkreisgehäuse 902 eine oder mehr oder alle Eigenschaften der Gehäuse 102, 302, 702 aufweisen kann, mit Ausnahme, dass das Schaltkreisgehäuse 1002 nicht aufweisen kann die zweite Metallschichtstruktur 118 elektrisch kontaktiert mit dem elektronischen Schaltkreis 104. Ferner kann der Metallblock 106 damit nicht elektrisch verbunden sein mit der zweiten Metallschichtstruktur 118. Es ist zu verstehen, dass, gemäß einer anderen Ausführungsform, das Schaltkreisgehäuse 1002 die zweite Metallschichtstruktur 118 aufweisen kann und nicht die erste Metallschichtstruktur 112. Eine oder mehr oder alle der Eigenschaften bereits beschrieben in Bezug auf die erste Metallschichtstruktur 112 und/oder die zweite Metallschichtstruktur 118 gelten für das Schaltkreisgehäuse 1002.
  • Verschiedene Ausführungsformen stellen einen einzelnen parallelen Prozess bereit, wobei die Vorderseiten- und Rückseitenkontakte einer Mehrzahl von verkapselten Komponenten, z. B. elektronischen Schaltkreisen, z. B. Halbleiterchips, in einem einzelnen Prozess realisiert werden können. Da die Kontakte auf beiden Seiten freiliegend sein können und nach außen zugewandt von dem Chipgehäuse kann eine optimale Kühlung der elektronischen Komponenten erreicht werden
  • Verschiedene Ausführungsformen stellen ferner bereit eine einfache Realisierung für Multi-Chip-Gehäuse. Es ist zu verstehen, dass jedes Chipgehäuse einen oder mehr elektronische Schaltkreise aufweisen kann. Flexibilität in der Anordnung der Chips ist ferner möglich, zum Beispiel kann ein erster Chip mit einer Seite nach unten angeordnet werden, z. B. zugewandt der Richtung 126, und ein zweiter elektronischen Schaltkreis kann mit einer Seite nach oben, z. B. zugewandt der Richtung 128, angeordnet werden. Somit können eine Vorderseite des ersten elektronischen Schaltkreises und eine Rückseite des zweiten elektronischen Schaltkreises die erste Metallschichtstruktur 112 elektrisch kontaktieren.
  • Verschiedene Ausführungsformen können bereitstellen, dass die Herstellungsprozesses gemäß irgendeinem der Verfahren 200, 300, 400, 500 oder 800 derart durchgeführt werden können, dass die Anzahl der realisierten Temperaturbelastungen reduziert werden kann. Zum Beispiel kann nur eine Temperatur Belastungen notwendig sein, wobei alle elektronischen Schaltkreiskontakte 114, 122 in einem Einzel-Temperaturbelastungsprozess gebildet werden können.
  • Verschiedene Ausführungsformen stellen somit ein Herstellungsverfahren bereit zum Bilden eines elektronischen Schaltkreises, welches weniger Prozesse aufweisen kann aufgrund der Verwendung paralleler Prozesse (von Parallelprozessen). Aufgrund der reduzierten Belastung von den Herstellungsprozessen, z. B. Druck und Heizen, und als ein Ergebnis der optimalen Gehäusekühlung kann die Zuverlässigkeit der Komponenten erhöht werden.

Claims (2)

  1. Verfahren zum Verkapseln eines elektronischen Schaltkreises, das Verfahren aufweisend: • Anordnen eines elektronischen Schaltkreises (104) und eines vorgefertigten Metallblockes (106) benachbart zueinander auf einem Träger (334); • Anordnen einer Abdeckungsstruktur (336) über dem Metallblock (106) und dem elektronischen Schaltkreis (104) auf einer Seite gegenüberliegend dem Träger (334); • Einfügen eines Verkapselungsmaterials (108) zwischen dem Metallblock (106) und dem elektronischen Schaltkreis (104); • Entfernen der Abdeckungsstruktur (336) und des Trägers (334); und • Befestigen eines ersten Leiterrahmens (112) auf mindestens einer ersten Seite des elektronischen Schaltkreises (104) mittels eines elektrisch leitfähigen Mediums (132 1) derart, dass der erste Leiterrahmen (112) elektrisch mindestens einen ersten Kontakt des elektronischen Schaltkreises (104) und den Metallblock (106) kontaktiert; und • Befestigen eines zweiten Leiterrahmens (118) auf mindestens einer zweiten Seite (124) des elektronischen Schaltkreises (104) mittels eines elektrisch leitfähigen Mediums (132 2) derart, dass der zweite Leiterrahmen (118) elektrisch mindestens einen zweiten Kontakt (122) des elektronischen Schaltkreises (104) und den Metallblock (106) kontaktiert, • wobei die zweite Seite (124) gegenüberliegend der ersten Seite (116) ist, und • wobei das Befestigen des ersten Leiterrahmens (112) und das Befestigen des zweiten Leiterrahmens (118) in einem parallelen Prozess durchgeführt werden, so dass der elektronische Schaltkreis (104) und der Metallblock (106) sandwichartig von den Leiterrahmen (112, 118) eingeschlossen sind, wobei das elektrisch leitfähige Medium (132 1, 132 2) jeweils ein intermetallisches Phasensystem oder eine Sinterverbindung mit den Leiterrahmen (112, 118) bildet; wobei das Befestigen des ersten Leiterrahmens (112) und das Befestigen des zweiten Leiterrahmens (118) aufweist: • sandwich-artiges Anordnen der nach dem Entfernen des Trägers (334) und der Abdeckstruktur (336) verbleibenden verkapselten Struktur (338) zwischen dem ersten und dem zweiten Leiterrahmen (112, 118); • Anordnen von elektrisch leitfähigem Medium (132 1, 132 2) zwischen der verkapselten Struktur (338) und dem ersten (112) Leiterrahmen und Anordnen von elektrisch leitfähigem Medium (132 1, 132 2) zwischen der verkapselten Struktur (338) und dem zweiten Leiterrahmen (118); und • Zusammenpressen des ersten Leiterrahmens (112) und des zweiten Leiterrahmens (118).
  2. Verfahren gemäß Anspruch 1, wobei das Verkapselungsmaterial durch die Abdeckungsstruktur (336) hindurch eingefügt wird.
DE102013102893.4A 2012-03-21 2013-03-21 Verfahren zum Verkapseln eines elektronischen Schaltkreises Active DE102013102893B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/425,589 US11189537B2 (en) 2012-03-21 2012-03-21 Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
US13/425,589 2012-03-21

Publications (2)

Publication Number Publication Date
DE102013102893A1 DE102013102893A1 (de) 2013-09-26
DE102013102893B4 true DE102013102893B4 (de) 2018-01-25

Family

ID=49112359

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013102893.4A Active DE102013102893B4 (de) 2012-03-21 2013-03-21 Verfahren zum Verkapseln eines elektronischen Schaltkreises

Country Status (3)

Country Link
US (1) US11189537B2 (de)
CN (1) CN103325752B (de)
DE (1) DE102013102893B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530752B2 (en) 2013-11-11 2016-12-27 Infineon Technologies Ag Method for forming electronic components
DE102016107792B4 (de) 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
CN209045532U (zh) * 2017-09-12 2019-06-28 Pep创新私人有限公司 一种半导体芯片封装结构
CN111415914B (zh) * 2020-02-20 2022-01-07 深圳第三代半导体研究院 一种固晶材料及其封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117762A1 (en) * 2001-02-27 2002-08-29 Gorou Ikegami Surface mountable chip type semiconductor device and manufacturing method
DE102008035911A1 (de) * 2007-08-10 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102008057707A1 (de) * 2007-11-26 2009-06-04 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements einschließlich des Plazierens eines Halbleiterchips auf einem Substrat
DE102009012524A1 (de) * 2008-03-12 2009-10-01 Infineon Technologies Ag Halbleitermodul
DE102009015722A1 (de) * 2008-04-18 2009-10-29 Infineon Technologies Ag Halbleitermodul
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6607942B1 (en) * 2001-07-26 2003-08-19 Taiwan Semiconductor Manufacturing Company Method of fabricating as grooved heat spreader for stress reduction in an IC package
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7495890B2 (en) * 2006-08-04 2009-02-24 Kemet Electronics Corporation Method of improving cathode connection integrity in solid electrolytic capacitors using secondary adhesive
JP5061668B2 (ja) * 2007-03-14 2012-10-31 富士通株式会社 ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
KR20080085380A (ko) * 2007-03-19 2008-09-24 삼성전자주식회사 재배선층을 구비하는 반도체 패키지 및 그의 제조방법
DE102007039916A1 (de) 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
US7808258B2 (en) * 2008-06-26 2010-10-05 Freescale Semiconductor, Inc. Test interposer having active circuit component and method therefor
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
JP5514560B2 (ja) * 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
CN201681932U (zh) 2010-04-26 2010-12-22 江苏长电科技股份有限公司 多芯片倒装及无源器件封装结构
US9017446B2 (en) * 2010-05-03 2015-04-28 Indium Corporation Mixed alloy solder paste
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US8492888B2 (en) * 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117762A1 (en) * 2001-02-27 2002-08-29 Gorou Ikegami Surface mountable chip type semiconductor device and manufacturing method
DE102008035911A1 (de) * 2007-08-10 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102008057707A1 (de) * 2007-11-26 2009-06-04 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements einschließlich des Plazierens eines Halbleiterchips auf einem Substrat
DE102009012524A1 (de) * 2008-03-12 2009-10-01 Infineon Technologies Ag Halbleitermodul
DE102009015722A1 (de) * 2008-04-18 2009-10-29 Infineon Technologies Ag Halbleitermodul
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置

Also Published As

Publication number Publication date
CN103325752A (zh) 2013-09-25
DE102013102893A1 (de) 2013-09-26
US11189537B2 (en) 2021-11-30
CN103325752B (zh) 2016-12-28
US20130249069A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102014019962B4 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102013104487B4 (de) Verfahren zum Herstellen eines Chipgehäuses
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102013101222B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102011123040B3 (de) Verfahren zum Ausbilden eines dünnen Halbleiterbauelements
DE102007063820B3 (de) Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102013109558B4 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102013102893B4 (de) Verfahren zum Verkapseln eines elektronischen Schaltkreises
DE102015100862A1 (de) Elektronisches Bauelement und Verfahren zum Fertigen eines elektronischen Bauelements
DE102013106378B4 (de) Verfahren zur herstellung eines chipgehäuses
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102011001306B4 (de) Verfahren zur Herstellung von Halbleiter-Kapselungen
DE102014105098B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102013108813A1 (de) Anschlussflächen mit Seitenwandabstandshaltern und Verfahren zum Herstellen von Anschlussflächen mit Seitenwandabstandshaltern
DE102013103132B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102013022500

Country of ref document: DE

Ref document number: 102013022508

Country of ref document: DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0021600000

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102013022500

Country of ref document: DE

Ref document number: 102013022508

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative