DE102012219375A1 - Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen - Google Patents
Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen Download PDFInfo
- Publication number
- DE102012219375A1 DE102012219375A1 DE102012219375A DE102012219375A DE102012219375A1 DE 102012219375 A1 DE102012219375 A1 DE 102012219375A1 DE 102012219375 A DE102012219375 A DE 102012219375A DE 102012219375 A DE102012219375 A DE 102012219375A DE 102012219375 A1 DE102012219375 A1 DE 102012219375A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- layer
- semiconductor device
- gate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 230000005669 field effect Effects 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 141
- 238000000034 method Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Es wird eine Halbleitervorrichtung zur Implementierung von wenigstens einem Logikelement bereit gestellt. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einem ersten Transistor und einem zweiten Transistor, die auf dem Halbleitersubstrat ausgebildet sind. Jeder Transistor umfasst ein Source, ein Drain und ein Gate. Eine Grabensilizidschicht verbindet Source oder Drain des ersten Transistors mit Source oder Drain des zweiten Transistors.
Description
- Gebiet der Erfindung
- Die vorliegende Erfindung betrifft im Allgemeinen Halbleitervorrichtungen und insbesondere lokale Verbindungsleitungen zwischen Transistoren in Halbleitervorrichtungen.
- Hintergrund der Erfindung
- Da die Größe von Halbleitervorrichtungen in zunehmendem Maße abnimmt, wird es immer schwerer, Standardzellenbibliothek-Logikelemente, wie etwa scan-D Flip-Flops und Multiplexer, herzustellen. Dies trifft insbesondere am 20 nm Knoten zu, an dem lithographische Beschränkungen zum Verlust von Skalierung der Standardzellenbibliothek-Elementen führen. Querverbindungen von Transistoren stellen sich hinsichtlich der Skalierung von Schlüssel-Standardzellenbibliothek-Elementen als kritisch dar. Ohne Querverbindung nimmt die Skalierung der Logik eine größere Fläche der Halbleitervorrichtung ein. Darüber hinaus nimmt auch eine herkömmliche Querverbindung, die eine Standardmetallschicht verwendet, ein größeres Flächenmaß ein. Offensichtlich ist keine dieser Konditionen wünschenswert, da sie zu einer größeren Halbleitervorrichtung oder zu geringerer Funktionalität in der Halbleitervorrichtung führen.
- Demzufolge ist es wünschenswert, eine Verbindung von Transistoren unabhängig von einer Standardmetallschicht bereit zu stellen, um Standardzellenbibliothek-Elemente herzustellen, während Halbleitervorrichtungsflächen erhalten bleiben. Andere wünschenswerte Merkmale und Eigenschaften der vorliegenden Erfindung sind desweiteren aus der nachfolgenden detaillierten Beschreibung der Erfindung und aus den angehängten Ansprüchen in Verbindung mit den beigefügten Figuren und dem Hintergrund der Erfindung ersichtlich.
- Kurze Zusammenfassung der Erfindung
- Es wird eine Halbleitervorrichtung zur Implementierung wenigstens eines Logikelements bereitgestellt. Die Halbleitervorrichtung umfasst gemäß einem Aspekt der Erfindung ein Halbleitersubstrat mit einem ersten Transistor und einem zweiten Transistor, die auf dem Halbleitersubstrat ausgebildet sind. Jeder Transistor umfasst einen Sourcebereich, einen Drainbereich und einen Gatebereich. Eine Grabensilizidschicht verbindet den Sourcebereich oder den Drainbereich des ersten Transistors elektrisch mit dem Sourcebereich oder dem Drainbereich des zweiten Transistors.
- Die Halbleitervorrichtung umfasst gemäß einem anderen Aspekt der Erfindung ein Halbleitersubstrat mit einem ersten Transistor und einem zweiten Transistor, die auf dem Substrat angeordnet sind. Jeder Transistor weist einen Sourcebereich, einen Drainbereich und einen Gatebereich auf. Eine erste CB-Schicht ist mit dem Gatebereich des ersten Transistors elektrisch verbunden. Eine zweite CB-Schicht ist mit dem Gatebereich des zweiten Transistors elektrisch verbunden. Eine CA-Schicht erstreckt sich in Längsrichtung zwischen einem ersten Ende und einem zweiten Ende. Die erste CB-Schicht ist nahe dem ersten Ende der CA-Schicht elektrisch verbunden. Die zweite CB-Schicht ist nahe dem zweiten Ende der CA-Schicht elektrisch verbunden.
- Die Halbleitervorrichtung umfasst gemäß einem weiteren Aspekt der Erfindung ein Halbleitersubstrat mit einem ersten Transistor und einem zweiten Transistor, die auf dem Substrat angeordnet sind. Jeder Transistor weist einen Gatebereich auf, wobei sich die Gatebereiche in Längsrichtung erstrecken und im Allgemeinen parallel zueinander angeordnet sind. Eine CB-Schicht verbindet die Gatebereiche des ersten und des zweiten Transistors elektrisch miteinander und weist eine zick-zack-förmige Gestalt auf.
- Kurze Beschreibung der Figuren
- Die vorliegende Erfindung wird nachfolgend zusammen mit den folgenden Figuren beschrieben, wobei ähnliche Elemente mit ähnlichen Bezugszeichen bezeichnet sind, und
-
1 eine Querschnittsseitenansicht eines Bereichs einer Halbleitervorrichtung darstellt; -
2 eine Aufsicht auf eine Ausführungsform der Halbleitervorrichtung zeigt, in der die Gatebereiche von Transistoren, verschiedene lokale Verbindungsschichten und Grabensilizidschichten gezeigt sind; -
3 eine Aufsicht auf eine weitere Ausführungsform der Halbleitervorrichtung darstellt, in der eine über den Gatebereichen der Transistoren und den verschiedenen lokalen Verbindungsschichten angeordnete Metallschicht gezeigt ist; -
4 eine Aufsicht auf einen Bereich einer ersten Ausführungsform der Halbleitervorrichtung darstellt; -
5 eine Aufsicht auf einen Bereich einer zweiten Ausführungsform der Halbleitervorrichtung darstellt; -
6 eine Aufsicht auf einen Bereich einer vierten Ausführungsform der Halbleitervorrichtung darstellt; -
7 eine Querschnittsseitenansicht der vierten Ausführungsform der Halbleitervorrichtung entsprechend der in6 gezeigten Linie 7-7 darstellt; -
8 eine Aufsicht auf einen Bereich einer fünften Ausführungsform der Halbleitervorrichtung darstellt; -
9 eine Aufsicht auf einen Bereich einer sechsten Ausführungsform der Halbleitervorrichtung darstellt; und -
10 eine Seitenansicht eines Bereichs einer siebten Ausführungsform der Halbleitervorrichtung entsprechend der in2 gezeigten Linie 10-10 darstellt. - Detaillierte Beschreibung
- Die folgende detaillierte Beschreibung der Erfindung ist lediglich von beispielhafter Natur und es ist keine Beschränkung der Erfindung oder der Anwendung und Verwendungen der Erfindung beabsichtigt. Des weiteren ist keine Beschränkung durch eine in dem vorangehenden Abschnitt „Hintergrund der Erfindung” oder in der folgenden detaillierten Beschreibung der Erfindung dargestellte Theorie beabsichtigt.
- Es wird nun auf die Figuren Bezug genommen, in denen in den verschiedenen Ansichten ähnliche Elemente mit ähnlichen Bezugszeichen bezeichnet sind. In den Figuren wird eine Halbleitervorrichtung
20 dargestellt und hierin beschrieben. Es ist zu bemerken, dass die Halbleitervorrichtung20 als Teil einer integrierten Schaltung (nicht eigens nummeriert) vorgesehen sein kann. - Es wird nun auf
1 Bezug genommen. Die Halbleitervorrichtung20 umfasst ein Halbleitersubstrat22 . Die Halbleitervorrichtung20 umfasst eine Vielzahl von Transistoren24 . In den dargestellten Ausführungsformen sind die Transistoren24 im Besonderen als Feldeffekt-Transistoren (FETs) und insbesondere als Metalloxid-Halbleiter-Feldeffekt-Transistoren (MOS-FETs) ausgeführt. Jeder Transistor24 umfasst einen Sourcebereich26 , einen Drainbereich28 und einen Gatebereich30 . - Sourcebereiche
26 und Drainbereiche28 sind unter Verwendung von bekannten Techniken in und/oder auf dem Substrat22 ausgebildet. Gemäß den dargestellten Ausführungsformen sind die Sourcebereiche26 und Drainbereiche28 als erhöhte Sourcebereiche26 und Drainbereiche28 ausgebildet, wobei insbesondere ein Gebiet der Sourcebereiche26 und der Drainbereiche28 über dem Substrat22 ausgebildet ist. In der in1 dargestellten Konfiguration erstreckt sich der erhöhte Sourcebereich26 und der erhöhte Drainbereich28 jeweils um etwa 15 nm über das Substrat22 . Es können jedoch in alternativen Ausführungsformen auch andere Dimensionen umgesetzt sein. Es wird angemerkt, dass die erhöhten Sourcebereiche26 und Drainbereiche28 unter Verwendung von eingebetteten-Siliziumgermanium(eSiGe)-Techniken ausgebildet sein können. Natürlich können auch weitere Techniken zur Bildung der erhöhten Sourcebereiche26 und Drainbereiche28 vorgesehen sein. In alternativen Ausführungsformen (nicht dargestellt) ragen die Sourcebereiche26 und die Drainbereiche28 nicht über das Substrat22 bzw. stehen nicht davon ab. - Typischerweise werden die Gatebereiche
30 unter Verwendung von bekannten Techniken über dem Substrat22 gebildet. In den dargestellten Ausführungsformen sind die Gatebereiche30 hauptsächlich aus einem, über dem Substrat22 angeordneten, polykristallinen Silizium gebildet, das im Allgemeinen als Polysilizium oder einfach PolySi bezeichnet wird. Die Gatebereiche30 können jedoch auch aus anderen Materialien gebildet sein, wie etwa einem high-k-Material (Dielektrikum mit großer Dielektrizitätskonstante). In der in1 dargestellten Konfiguration erstreckt sich der Gatebereich30 um etwa 35 nm über das Substrat22 . Gemäß alternativen Ausführungsformen sind jedoch für die Gatebereiche30 auch andere Dimensionen denkbar. - Wie mit Bezug auf
2 ersichtlich ist, sind die Gatebereiche30 als geradlinige Streifen31 ausgebildet, die im Allgemeinen parallel zueinander angeordnet sind. In den Streifen31 können Spalte oder Ausnehmungen32 ausgebildet sein, so dass entlang eines jeden Streifens31 in Längsrichtung mehr als ein Transistor30 vorgesehen sein kann. Entsprechende Spalte32 können unter Verwendung von Schnittmasken-Techniken gebildet werden, wie dem Fachmann bekannt ist. - Es wird nun auf die
1 und3 Bezug genommen. Die Halbleitervorrichtung20 umfasst wenigstens eine Metallschicht33 , die über den Sourcebereichen26 , den Drainbereichen28 und den Gatebereichen30 der Transistoren24 angeordnet ist, wie für den Fachmann ersichtlich ist. - Die Metallschichten
33 fördern eine elektrische Verbindung zwischen den verschiedenen Logikelementen der Vorrichtung20 und weiteren Logikelementen der Vorrichtung20 , sowie abgesehen von der Vorrichtung20 auch mit weiteren Systemen. Es wird angemerkt, dass die Metallschichten33 entsprechend mit den Bezugszeichen M1, M2 etc. bezeichnet sind. In der in1 dargestellten Konfiguration ist eine Metallschicht33 um etwa 165 nm über dem Substrat22 angeordnet. Im Hinblick auf die Metallschicht33 sind jedoch gemäß alternativer Ausführungsformen auch andere Abstände und Dimensionen denkbar. - Weiterhin umfasst die Halbleitervorrichtung
20 wenigstens eine lokale Verbindungsschicht34 ,36 , um die Sourcebereiche26 , die Drainbereiche28 und die Gatebereiche30 der Transistoren24 mit weiteren Sourcebereichen26 , Drainbereichen28 und Gatebereichen30 von weiteren Transistoren24 wahlweise zu verbinden. Die wenigstens eine lokale Verbindungsschicht34 ,36 kann auch mit der wenigstens einen Metallschicht33 verbunden sein. Die wenigstens eine lokale Verbindungsschicht34 ,36 ist zwischen der wenigstens einen Metallschicht33 und dem Substrat22 angeordnet. Die Metallschicht33 ist, anders gesagt, hinsichtlich des Substrats22 über der wenigstens einen lokalen Zwischenschicht34 ,36 angeordnet. Die wenigstens eine lokale Verbindungsschicht34 der dargestellten Ausführungsform ist hauptsächlich aus Wolfram gebildet. Gemäß weiterer Ausführungsformen kann die wenigstens eine lokale Verbindungsschicht34 ,36 hauptsächlich aus Kupfer gebildet sein. Die lokalen Verbindungsschichten34 ,36 können jedoch aus weiteren Elementen gebildet sein oder weitere Elemente aufweisen. - In den verschiedenen Figuren und wie nachstehend beschrieben, zeigen verschiedene Ausführungsformen der Halbleitervorrichtung
20 unterschiedliche Formen, Anordnungen und elektrische Verbindungen der wenigstens einen lokalen Verbindungsschicht34 ,36 . Eine erste lokale Verbindungsschicht34 ist hierin als eine CA-Schicht34 bezeichnet und auf eine zweite lokale Verbindungsschicht36 wird hierin als CB-Schicht36 Bezug genommen. Natürlich können mehrere CA-Schichten34 und mehrere CB-Schichten36 in der Halbleitervorrichtung20 implementiert sein und weitere lokale Verbindungsschichten (nicht dargestellt) können auch vorgesehen sein. Die eine oder mehreren CA-Schichten34 sind typischerweise mit den Sourcebereichen26 oder den Drainbereichen28 elektrisch verbunden, während die eine oder mehreren CB-Schichten36 mit den Gatebereichen30 elektrisch verbunden sind. Entsprechende typische Konfigurationen sollten jedoch nicht als beschränkend angesehen werden. Tatsächlich sind eine oder mehrere CA-Schichten34 und/oder eine oder mehrere CB-Schichten36 gemäß einiger der nachfolgend beschriebenen Ausführungsformen auch nicht mit Sourcebereichen26 , Drainbereichen28 oder Gatebereichen30 elektrisch verbunden. - Die Verwendung der CA- und CB-Schichten
34 ,36 in den dargestellten Ausführungsformen können zur Herstellung unterschiedlicher Standardzellen verwendet werden, wie beispielsweise scan-D Flip-Flops. Herkömmlicherweise wird eine Metallschicht dazu verwendet, die Verbindung für scan-D Flip-Flops bereit zu stellen. Unter Verwendung von CA- und CB-Schichten34 ,36 , die zu dem Substrat näher angeordnet sind, wie die herkömmliche Metallschicht, können die sich daraus ergebenden scan-D Flip-Flops eine im Vergleich zu den bekannten Vorrichtungen verringerte Fläche aufweisen. - Die Halbleitervorrichtung
20 kann des Weiteren ein oder mehrere Grabensilizidschichten37 aufweisen. Die Grabensilizidschicht37 kann zum elektrischen Verbinden des Sourcebereichs26 und/oder des Drainbereichs28 des Transistors24 mit einer der CA- oder CB-Schichten34 ,36 , typischerweise der CA-Schicht, verwendet werden, wie in1 dargestellt ist. Die Grabensilizidschicht37 ist zwischen einer der CA- oder CB-Schichten34 ,36 und wenigstens einem aus dem Sourcebereich26 oder dem Drainbereich28 des Transistors24 angeordnet bzw. zwischen gelegt. Die Grabensilizidschicht37 ist durch Bilden eines Grabens (nicht eigens nummeriert) in einem Dielektrikum (nicht dargestellt) bis zu einer Tiefe des Substrats22 und durch Füllen des Grabens mit einem Salizidmaterial gebildet. Das Salizidmaterial kann beispielsweise ein Metall, wie etwa Nickel, Kobalt oder Wolfram, aufweisen. - Die Grabensilizidschicht
37 gemäß der in1 dargestellten Konfiguration weist eine Höhe von ca. 50 nm auf. Die CA-Schicht34 in1 ist durch die Grabensilizidschicht34 gehaltert und weist eine Höhe von ca. 40 nm auf. Die in1 dargestellte CB-Schicht36 weist eine Höhe von ca. 70 nm auf. Die CA-Schicht34 und die CB-Schicht36 in1 sind im Allgemeinen bezüglich des Substrats22 auf gleicher Höhe zueinander ausgerichtet. Wie weiterhin aus1 ersichtlich ist, erstrecken sich die CA- und die CB-Schichten34 ,36 der dargestellten Ausführungsformen um nicht mehr als 105 nm über das Substrat22 . Natürlich können die Höhen und Dimensionen der Grabensilizidschicht37 , der CA-Schicht34 und der CB-Schicht36 abhängig von einer beliebigen Anzahl von Faktoren in alternativen Ausführungsformen verschieden sein. - Die Halbleitervorrichtung
20 kann eine Vielzahl von Durchkontaktierungen38 aufweisen, um wahlweise elektrische Verbindungen zwischen den CA- oder CB-Schichten34 ,36 und der wenigstens einen Metallschicht33 bereit zu stellen. Die Durchkontaktierungen38 können als solche zwischen der wenigstens einen Metallschicht33 und einer aus den CA- oder CB-Schichten34 ,36 angeordnet sein. Die Durchkontaktierungen38 können hauptsächlich aus einem Metall gebildet sein, beispielsweise Kupfer. Andere Metalle oder elektrisch leitfähige Materialien können jedoch auch geeignet sein. Die Durchkontaktierungen38 der in1 dargestellten Konfiguration weisen eine Höhe von ca. 60 nm auf. - Wie in
4 dargestellt ist umfasst die Halbleitervorrichtung20 gemäß einer ersten Ausführungsform wenigstens einen ersten Transistor24a und einen zweiten Transistor24b , Die Halbleitervorrichtung20 umfasst eine CA-Schicht34 und eine CB-Schicht36 . Die CA-Schicht34 ist mit wenigstens einem aus dem Sourcebereich26a und dem Drainbereich28a des ersten Transistors24a elektrisch verbunden. Eine CB-Schicht36 ist wenigstens mit einem der Gatebereiche30 der Transistoren24a ,24b elektrisch verbunden. Abhängig von einer besonderen Anwendung kann die CB-Schicht36 mit beiden Gatebereichen30 der Transistoren24a ,24b elektrisch verbunden sein. Die CA- und CB-Schichten34 ,36 sind miteinander elektrisch verbunden. - Gemäß der ersten Ausführungsform erstreckt sich die CA-Schicht
34 zwischen einem ersten Ende40 und einem zweiten Ende42 . Die CB-Schicht36 ist im Allgemeinen bei einer Mitte44 der CA-Schicht34 zwischen den Enden40 ,42 angeordnet. Genauer gesagt ist ein Ende46 der CB-Schicht36 im Allgemeinen bei der Mitte44 der CA-Schicht34 angeordnet. Die CA- und CB-Schichten34 ,36 bilden in Aufsicht eine Gestalt in Form eines länglichen „T”. - Eine zweite Ausführungsform der Halbleitervorrichtung
20 ist im Wesentlichen ähnlich zu der ersten Ausführungsform, weist aber des Weiteren eine Grabensilizidschicht37 auf, die zwischen der CA-Schicht34 und wenigstens einem aus dem Sourcebereich26 und dem Drainbereich28 des ersten Transistors24a angeordnet ist. Eine entsprechende Anordnung ist wiederum mit Bezug auf1 ersichtlich. - Die Halbleitervorrichtung
20 gemäß einer dritten Ausführungsform, wie in5 dargestellt, umfasst wenigstens den ersten Transistor24a und den zweiten Transistor24b . Die Halbleitervorrichtung20 umfasst eine erste CA-Schicht34a und eine CB-Schicht36 . Die erste CA-Schicht34a ist mit wenigstens einem aus dem Sourcebereich26a und dem Drainbereich28a des ersten Transistors24a elektrisch verbunden. Die CB-Schicht36 ist wenigstens mit einem der Gatebereiche30a ,30b der Transistoren24a ,24b elektrisch verbunden. Abhängig von einer besonderen Anwendung kann die CB-Schicht36 mit beiden Gatebereichen30a ,30b der Transistoren24a ,24b elektrisch verbunden sein. Die CA- und CB-Schichten34 ,36 sind auch elektrisch miteinander verbunden. - In der dritten Ausführungsform erstreckt sich die CA-Schicht
34 genau wie in der ersten Ausführungsform zwischen dem ersten Ende40 und dem zweiten Ende42 . Jedoch ist die CB-Schicht36 in der dritten Ausführungsform nahe einem der Enden40 ,42 angeordnet, vorzugsweise neben einem Ende40 ,42 . Die CA- und CB-Schichten34 ,36 bilden in Aufsicht die Gestalt in Form eines länglichen „L”. Die Gestalt in Form eines länglichen „L” gemäß der dritten Ausführungsform erlaubt eine Anordnung der CB-Schicht36 abseits von einer zweiten CA-Schicht48 , um einer elektrischen Verbindung zwischen der CB-Schicht36 und der zweiten CA-Schicht48 vorzubeugen. - Im Folgenden wird auf die
6 und7 Bezug genommen. Die Halbleitervorrichtung20 gemäß einer vierten Ausführungsform umfasst einen ersten Transistor24a , einen zweiten Transistor24b und einen dritten Transistor24c , die auf dem Substrat22 ausgebildet sind. Die Transistoren24 sind vom ersten Transistor24a bis zum dritten Transistor24c in Reihe angeordnet. Die Vorrichtung20 kann des weiteren einen vierten Transistor24d umfassen, wobei die Transistoren24 ausgehend vom ersten Transistor24a bis zum vierten Transistor24d in Reihe angeordnet sind. - Eine erste CB-Schicht
36a ist mit dem Gatebereich30a des ersten Transistors24a elektrisch verbunden und eine zweite CB-Schicht36b ist mit dem Gatebereich30c des dritten Transistors24c elektrisch verbunden. Eine CA-Schicht34 verbindet die erste CB-Schicht36a mit der zweiten CB-Schicht36b . Der Gatebereich30a des ersten Transistors24a und der Gatebereich30c des dritten Transistors24c sind mittels der CB-Schichten34a ,36b und der CA-Schicht34 elektrisch verbunden. - Die CA-Schicht
34 ist von dem Gatebereich30b des zweiten Transistors24b elektrisch isoliert. Die CA-Schicht34 als solche bildet eine „Brücke” oder einen „Jumper” über den Gatebereich30b des zweiten Transistors24b . Ein oder mehrere isolierende Schichten44 können zwischen die CA-Schicht34 und den Gatebereich30b des zweiten Transistors24b zwischen gelegt sein. Die eine oder mehreren isolierenden Schichten44 können zwischen die CA-Schicht36 und das Substrat22 zwischen gelegt sein. - Abhängig von den genauen Anforderungen an die Logikelemente kann die zweite CB-Schicht
36b auch mit dem Gatebereich30 des vierten Transistors24d elektrisch verbunden sein. Die CA-Schicht34 kann des weiteren auch mit wenigstens einem aus dem Sourcebereich26 und dem Drainbereich28 von einem der Transistoren24a ,24b ,24c elektrisch verbunden sein. Die CA-Schicht34 und die CB-Schichten36a ,36b sind gemäß den6 und7 mit Bezug auf das Substrat22 über den Gatebereichen30 der Transistoren24a ,24b ,24c ,24d angeordnet. - Die Halbleitervorrichtung
20 gemäß einer fünften Ausführungsform umfasst ein Halbleitersubstrat22 mit einem ersten Transistor24a und einem zweiten Transistor24b , die auf dem Substrat22 angeordnet sind, wie in8 dargestellt ist. Eine erste CB-Schicht36a ist mit dem Gatebereich30a des ersten Transistors24a elektrisch verbunden und eine zweite CB-Schicht36b ist mit dem Gatebereich30b des zweiten Transistors24b elektrisch verbunden. Eine CA-Schicht34 erstreckt sich in Längsrichtung zwischen einem ersten Ende40 und einem zweiten Ende42 . Die erste CB-Schicht36a ist mit der CA-Schicht34 nahe dem ersten Ende40 der CA-Schicht34 elektrisch verbunden, vorzugsweise neben dem ersten Ende40 . Die zweite CB-Schicht36b ist mit der CA-Schicht34 nahe dem zweiten Ende42 der CA-Schicht34 elektrisch verbunden, vorzugsweise neben dem zweiten Ende42 . - Der Gatebereich
30a des ersten Transistors24a erstreckt sich in Längsrichtung als Teil eines ersten geradlinigen Streifens31a und der Gatebereich30b des zweiten Transistors24b erstreckt sich in Längsrichtung als Teil eines zweiten geradlinigen Streifens31b . Der erste Streifen31a und der zweite Streifen31b sind im Allgemeinen parallel zueinander angeordnet und voneinander beabstandet. Die CA-Schicht34 ist im Allgemeinen senkrecht zu den ersten und zweiten CB-Schichten36a ,36b angeordnet. Die CA-Schicht34 als solche erstreckt sich im Allgemeinen parallel zu den Streifen31a ,31b und ist zwischen den Streifen31a ,31b angeordnet. Die CA-Schicht34 und die CB-Schichten36a ,36b bilden zusammen eine Zick-Zack Form oder im Allgemeinen eine S-Form, wenn in Aufsicht betrachtet. - Die Halbleitervorrichtung
20 gemäß der fünften Ausführungsform kann des Weiteren einen dritten Transistor24c und einen vierten Transistor24d umfassen. Der Gatebereich30c des dritten Transistors24c erstreckt sich in Längsrichtung als Teil des ersten Streifens31a und der Gatebereich30d des vierten Transistors24d erstreckt sich in Längsrichtung als Teil des zweiten Streifens31b . Ein Spalt oder Ausnehmung32 beabstandet den Gatebereich30a des ersten Transistors24a von dem Gatebereich30c des dritten Transistors24c und den Gatebereich30 des zweiten Transistors24b von dem Gatebereich30 des vierten Transistors24d . Die Gatebereiche30 des ersten und zweiten Transistors24a und24b sind einander schräg gegenüberliegend (cater-corner) angeordnet, so dass sich die CA-Schicht34 quer zum Spalt32 erstreckt. - Die Halbleitervorrichtung
20 gemäß einer sechsten Ausführungsform umfasst ein Halbleitersubstrat22 mit einem ersten Transistor24a und einem zweiten Transistor24b , die auf dem Substrat22 angeordnet sind, wie in der9 dargestellt ist. Die Gatebereiche30a ,30b der Transistoren24a ,24b erstrecken sich in Längsrichtung und im Allgemeinen parallel zu einander. Der erste Gatebereich30a ist als Teil eines ersten geradlinigen Streifens31a ausgebildet und der zweite Gatebereich30b ist als Teil eines zweiten geradlinigen Streifens31b ausgebildet. Eine einzige CB-Schicht36 ist mit beiden Gatebereichen30 der ersten und zweiten Transistoren24a ,24b elektrisch verbunden. Die Gatebereiche30a ,30b der Transistoren24a ,24b können auch nicht direkt nebeneinander angeordnet sein. Die CB-Schicht36 bildet als solche eine Zick-Zack Form, um beide Transistoren24a ,24b elektrisch zu verbinden. - Die Halbleitervorrichtung
20 umfasst einen dritten Transistor24c und einen vierten Transistor24d , wie in9 dargestellt ist. Der Gatebereich30c des dritten Transistor24c erstreckt sich in Längsrichtung als Teil des ersten Streifens31a und der Gatebereich30d des vierten Transistors24d erstreckt sich in Längsrichtung als Teil des zweiten Streifens31b . Eine erste Ausnehmung32a beabstandet den Gatebereich30a des ersten Transistors24a von dem Gatebereich30c des dritten Transistors24c . Eine zweite Ausnehmung32b beabstandet den Gatebereich30b des zweiten Transistors24b von dem Gatebereich30d des vierten Transistors24d . Die Ausnehmungen32a ,32b der sechsten Ausführungsform sind nicht mit Bezug zueinander ausgerichtet. - Es wird nun auf die
2 und10 Bezug genommen. Die Halbleitervorrichtung20 gemäß einer siebten Ausführungsform umfasst einen ersten Transistor24a und einen zweiten Transistor24b . Eine Grabensilizidschicht37 verbindet den Sourcebereich26a oder den Drainbereich28a des ersten Transistors24a elektrisch mit dem Sourcebereich26b oder dem Drainbereich28b des zweiten Transistors24b . Insbesondere stellt die10 den ersten Transistor24a als einen n-Typ Feldeffekttransistor (n-FET) und den zweiten Transistor24b als einen p-Typ Feldeffekttransistor (p-FET) dar. Weiterhin ist in10 dargestellt, dass die erhöhten Drainbereiche28a ,28b der Transistoren24a ,24b mittels der Grabensilizidschicht37 miteinander elektrisch verbunden sind. - Der Gatebereich
30a des ersten Transistors24a und der Gatebereich30b des zweiten Transistors24b sind aus einem gemeinsamen geradlinigen Streifen31 gebildet. Die Gatebereiche30a ,30b erstrecken sich geradlinig zueinander. Die Grabensilizidschicht37 ist auf einer Seite der Gatebereiche30a ,30b angeordnet. Dies bedeutet, dass die Grabensilizidschicht37 nicht quer über den Gatebereichen30a ,30b oder dem gemeinsamen geradlinigen Streifen31 liegt, während sie weiterhin die Drainbereiche28a ,28b der Transistoren24a ,24b elektrisch verbindet. Anders gesagt liegt die Grabensilizidschicht37 nicht quer über einer durch den geradlinigen Streifen31 gebildeten „Polygrenze”. Diese Anordnung kann zur Herstellung von scan-D Flip-Flops verwendet werden. Die resultierenden scan-D Flip-Flops weisen im Vergleich zu herkömmlichen Vorrichtungen eine geringere Fläche auf. Es wird angemerkt, dass die Anordnung auch zur Herstellung von weiteren Logikvorrichtungen anders als den scan-D Flip-Flops verwendet werden kann. - Die Halbleitervorrichtung
20 gemäß der siebten Ausführungsform kann auch einen einseitigen Kontakt (nicht dargestellt) aufweisen, der mit jedem Gatebereich30a ,30b der Transistoren24a ,24b elektrisch verbunden ist. Unter Verwendung eines einseitigen Kontaktes, insbesondere eines sich nicht über die gesamte Breite der Gatebereich30a ,30b erstreckenden Kontaktes, wird das Risiko eines Zusammenbruchs des Dielektrikums zwischen der Grabensilizidschicht37 und den Gatebereichen30a ,30b verringert. - Während in der vorangehenden Beschreibung wenigstens eine beispielhafte Ausführungsform dargestellt wurde wird angemerkt, dass eine große Anzahl von Abweichungen möglich sind. Es ist zu bemerken, dass die beispielhafte Ausführungsform oder die beispielhaften Ausführungsformen nur Beispiele darstellen und nicht zur Beschränkung des Schutzbereichs, der Anwendbarkeit oder der Konfiguration der Erfindung, in keinster Weise beabsichtigt sind. Die vorangehende detaillierte Beschreibung stellt für den Fachmann eine Anleitung für beispielhafte Ausführungsformen der Erfindung bereit. Es ist ersichtlich, dass verschiedene Änderungen in der Funktion und Anordnung von Elementen denkbar sind, die in beispielhaften Ausführungsformen beschrieben wurden, ohne dass von dem Grundgedanken der Erfindung, wie er in den angehängten Ansprüchen weiter ausgeführt ist, oder deren Äquivalente abgewichen wird.
- Es wird angemerkt, dass gemäß einiger anschaulicher Ausführungsformen eine Halbleitervorrichtung bereitgestellt wird. Die Halbleitervorrichtung kann ein Halbleitersubstrat mit einem ersten Transistor und einem zweiten Transistor aufweisen, die auf dem Substrat angeordnet sind, wobei jeder Transistor einen Sourcebereich, einen Drainbereich und einen Gatebereich umfasst. Eine erste CB-Schicht kann mit dem Gatebereich des ersten Transistors elektrisch verbunden sein und eine zweite CB-Schicht kann mit dem Gatebereich des zweiten Transistors elektrisch verbunden sein. Ferner kann sich eine CA-Schicht längs zwischen einem ersten Ende und einem zweiten Ende erstrecken. Dabei ist die erste CB-Schicht nahe dem ersten Ende der CA-Schicht elektrisch verbunden und die zweite CB-Schicht ist nahe dem zweiten Ende der CA-Schicht elektrisch verbunden. Gemäß beispielhafter Ausgestaltungen hierein kann sich der Gatebereich des ersten Transistors entlang einer ersten Linie in Längsrichtung erstrecken und der Gatebereich des zweiten Transistors kann sich entlang einer zweiten Linie in Längsrichtung erstrecken, wobei die erste und die zweite Linie zueinander parallel angeordnet und voneinander beabstandet sind. Gemäß weiterer beispielhafter Ausgestaltungen können die Linien Leitungen aufweisen.
- Es wird angemerkt, dass die vorliegende Offenbarung zur Implementierung von wenigstens einem Logikelement eine Halbleitervorrichtung bereitstellt. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einem ersten Transistor und einem zweiten Transistor, die auf dem Halbleitersubstrat ausgebildet sind. Jeder Transistor weist ein Source, ein Drain und ein Gate. Eine Grabensilizidschicht verbindet Source oder Drain des ersten Transistors mit Source oder Drain des zweiten Transistors.
Claims (20)
- Halbleitervorrichtung, umfassend: ein Halbleitersubstrat; ein erster Transistor und ein zweiter Transistor, die auf dem Halbleitersubstrat ausgebildet sind; wobei jeder Transistor einen Sourcebereich, einen Drainbereich und einen Gatebereich umfasst; und eine Grabensilizidschicht, die einen Sourcebereich oder einen Drainbereich des ersten Transistors mit einem Sourcebereich oder einem Drainbereich des zweiten Transistors elektrisch verbindet.
- Halbleitervorrichtung nach Anspruch 1, wobei sich der Gatebereich des ersten Transistors sich und der Gatebereich des zweiten Transistors geradlinig erstrecken.
- Halbleitervorrichtung nach Anspruch 2, wobei die Grabensilizidschicht auf einer Seite der Gatebereiche der ersten und zweiten Transistoren angeordnet ist.
- Halbleitervorrichtung nach Anspruch 1, wobei die Grabensilizidschicht den Drainbereich des ersten Transistors mit dem Drainbereich des zweiten Transistors elektrisch verbindet.
- Halbleitervorrichtung nach Anspruch 4, wobei der erste Transistor ein n-Typ Feldeffekttransistor und der zweite Transistor ein p-Typ Feldeffekttransistor ist.
- Halbleitervorrichtung nach Anspruch 5, wobei sich der Gatebereich des ersten Transistors und der Gatebereich des zweiten Transistors geradlinig erstrecken.
- Halbleitervorrichtung nach Anspruch 6, wobei die Grabensilizidschicht auf einer Seite der Gatebereiche des ersten und zweiten Transistors angeordnet ist.
- Halbleitervorrichtung nach Anspruch 1, ferner einen einseitigen Kontakt umfassend, der mit jedem Gatebereich der Transistoren elektrisch verbunden ist.
- Halbleitervorrichtung nach Anspruch 1, ferner eine CA-Schicht umfassend, die mit der Grabensilizidschicht elektrisch verbunden ist.
- Halbleitervorrichtung nach Anspruch 1, wobei die Grabensilizidschicht Wolfram umfasst.
- Halbleitervorrichtung, umfassend: ein Halbleitersubstrat; einen ersten Transistor und einen zweiten Transistor, die auf dem Substrat angeordnet sind, wobei jeder Transistor einen Sourcebereich, einen Drainbereich und einen Gatebereich umfasst; eine erste CB-Schicht, die mit dem Gatebereich des ersten Transistors elektrisch verbunden ist; eine zweite CB-Schicht, die mit dem Gatebereich des zweiten Transistors elektrisch verbunden ist; und eine CA-Schicht, die sich längs zwischen einem ersten Ende und einem zweiten Ende erstreckt; wobei die erste CB-Schicht nahe dem ersten Ende der CA-Schicht elektrisch verbunden ist und die zweite CB-Schicht nahe dem zweiten Ende der CA-Schicht elektrisch verbunden ist.
- Halbleitervorrichtung nach Anspruch 11, wobei der Gatebereich des ersten Transistors sich entlang einer ersten Linie in Längsrichtung erstreckt und der Gatebereich des zweiten Transistors sich entlang einer zweiten Linie in Längsrichtung erstreckt, wobei die erste und die zweite Linie zueinander parallel angeordnet und voneinander beabstandet sind.
- Halbleitervorrichtung nach Anspruch 12, wobei CA-Schicht zwischen den Gatebereichen angeordnet ist.
- Halbleitervorrichtung nach Anspruch 13, wobei sich die CA-Schicht parallel zu den Linien erstreckt.
- Halbleitervorrichtung nach Anspruch 14, wobei die Halbleitervorrichtung ferner einen dritten Transistor, der einen sich in Längsrichtung entlang der ersten Linie erstreckenden Gatebereich aufweist, und einen vierten Transistor umfasst, der einen sich in Längsrichtung entlang der zweiten Linie erstreckenden Gatebereich aufweist.
- Halbleitervorrichtung nach Anspruch 15, wobei die Gatebereiche des ersten und dritten Transistors durch einen Spalt beabstandet sind und die Gatebereiche des zweiten und vierten Transistors durch einen Spalt beabstandet sind.
- Halbleitervorrichtung nach Anspruch 16, wobei sich die CA-Schicht quer zu dem Spalt erstreckt.
- Halbleitervorrichtung, umfassend: ein Halbleitersubstrat; einen ersten Transistor und einen zweiten Transistor, die auf dem Substrat angeordnet sind, wobei jeder Transistor einen Gatebereich umfasst, wobei sich die Gatebereiche in Längsrichtung und parallel zueinander erstrecken; und eine CB-Schicht, die die Gatebereiche des ersten und des zweiten Transistors miteinander elektrisch verbindet, wobei die CB-Schicht eine Zick-Zack Form aufweist.
- Halbleitervorrichtung nach Anspruch 18, ferner umfassend eine über der CB-Schicht bezüglich des Substrats angeordnete Metallschicht.
- Halbleitervorrichtung nach Anspruch 19, ferner umfassend eine zwischen die Metallschicht und die CB-Schicht zwischen gelegte Durchkontaktierung, die die Metallschicht mit der CB-Schicht verbindet.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/324,740 US9355910B2 (en) | 2011-12-13 | 2011-12-13 | Semiconductor device with transistor local interconnects |
US13/324,740 | 2011-12-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102012219375A1 true DE102012219375A1 (de) | 2013-06-13 |
DE102012219375B4 DE102012219375B4 (de) | 2019-11-21 |
Family
ID=48464894
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202012013694.1U Expired - Lifetime DE202012013694U1 (de) | 2011-12-13 | 2012-10-24 | Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen |
DE102012219375.8A Active DE102012219375B4 (de) | 2011-12-13 | 2012-10-24 | Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202012013694.1U Expired - Lifetime DE202012013694U1 (de) | 2011-12-13 | 2012-10-24 | Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen |
Country Status (6)
Country | Link |
---|---|
US (5) | US9355910B2 (de) |
KR (1) | KR101609330B1 (de) |
CN (1) | CN103165570B (de) |
DE (2) | DE202012013694U1 (de) |
SG (2) | SG191459A1 (de) |
TW (1) | TWI574411B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9443851B2 (en) | 2014-01-03 | 2016-09-13 | Samsung Electronics Co., Ltd. | Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same |
DE102015122667B4 (de) * | 2014-12-26 | 2020-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verbindungsstruktur mit nichtfluchtenden metallleitungen, die durch eine andere verbindungsschicht verbunden sind |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9355910B2 (en) * | 2011-12-13 | 2016-05-31 | GlobalFoundries, Inc. | Semiconductor device with transistor local interconnects |
CN104221478B (zh) * | 2012-08-03 | 2017-12-08 | 株式会社村田制作所 | 扁平电缆 |
US9704862B2 (en) * | 2014-09-18 | 2017-07-11 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
US10026661B2 (en) | 2014-09-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device for testing large number of devices and composing method and test method thereof |
US10095825B2 (en) | 2014-09-18 | 2018-10-09 | Samsung Electronics Co., Ltd. | Computer based system for verifying layout of semiconductor device and layout verify method thereof |
US9767248B2 (en) | 2014-09-18 | 2017-09-19 | Samsung Electronics, Co., Ltd. | Semiconductor having cross coupled structure and layout verification method thereof |
US9811626B2 (en) | 2014-09-18 | 2017-11-07 | Samsung Electronics Co., Ltd. | Method of designing layout of semiconductor device |
KR102423878B1 (ko) * | 2014-09-18 | 2022-07-22 | 삼성전자주식회사 | 다수의 소자 측정이 가능한 테스트용 반도체 장치 및 그것의 제조 방법 및 테스트 방법 |
US9431300B1 (en) * | 2015-08-27 | 2016-08-30 | Globalfoundries Inc. | MOL architecture enabling ultra-regular cross couple |
US9698101B2 (en) * | 2015-08-28 | 2017-07-04 | International Business Machines Corporation | Self-aligned local interconnect technology |
US9935100B2 (en) * | 2015-11-09 | 2018-04-03 | Qualcomm Incorporated | Power rail inbound middle of line (MOL) routing |
US10672708B2 (en) * | 2015-11-30 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Standard-cell layout structure with horn power and smart metal cut |
US11347925B2 (en) | 2017-05-01 | 2022-05-31 | Advanced Micro Devices, Inc. | Power grid architecture and optimization with EUV lithography |
US11211330B2 (en) * | 2017-05-01 | 2021-12-28 | Advanced Micro Devices, Inc. | Standard cell layout architectures and drawing styles for 5nm and beyond |
US10692808B2 (en) * | 2017-09-18 | 2020-06-23 | Qualcomm Incorporated | High performance cell design in a technology with high density metal routing |
US10796061B1 (en) | 2019-08-29 | 2020-10-06 | Advanced Micro Devices, Inc. | Standard cell and power grid architectures with EUV lithography |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100209597B1 (ko) * | 1996-12-24 | 1999-07-15 | 구본준 | 반도체 소자의 배선 형성방법 |
US20040097021A1 (en) * | 2000-10-19 | 2004-05-20 | Augusto Carlos J.R.P. | Method of fabricating heterojunction photodiodes integrated with cmos |
US20090224317A1 (en) * | 2008-03-13 | 2009-09-10 | Tela Innovations, Inc. | Cross-Coupled Transistor Layouts in Restricted Gate Level Layout Architecture |
KR100935298B1 (ko) * | 2003-02-17 | 2010-01-06 | 매그나칩 반도체 유한회사 | 반도체 소자의 배선 형성방법 |
US7917879B2 (en) * | 2007-08-02 | 2011-03-29 | Tela Innovations, Inc. | Semiconductor device with dynamic array section |
US8049334B1 (en) * | 2005-05-25 | 2011-11-01 | Advanced Micro Devices, Inc. | Buried silicide local interconnect with sidewall spacers and method for making the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6680514B1 (en) * | 2000-12-20 | 2004-01-20 | International Business Machines Corporation | Contact capping local interconnect |
US6544888B2 (en) * | 2001-06-28 | 2003-04-08 | Promos Technologies, Inc. | Advanced contact integration scheme for deep-sub-150 nm devices |
JP2004134687A (ja) * | 2002-10-15 | 2004-04-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4744788B2 (ja) * | 2003-05-22 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100526870B1 (ko) * | 2003-06-04 | 2005-11-09 | 삼성전자주식회사 | 반도체 소자에서의 국부 상호연결배선 형성방법 |
US7176125B2 (en) * | 2004-07-23 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a static random access memory with a buried local interconnect |
US20070298600A1 (en) * | 2006-06-22 | 2007-12-27 | Suh Bong-Seok | Method of Fabricating Semiconductor Device and Semiconductor Device Fabricated Thereby |
JP2008187007A (ja) * | 2007-01-30 | 2008-08-14 | Renesas Technology Corp | 半導体記憶装置 |
JP5439727B2 (ja) | 2008-03-06 | 2014-03-12 | 住友電気工業株式会社 | 半導体装置 |
US9064974B2 (en) * | 2011-05-16 | 2015-06-23 | International Business Machines Corporation | Barrier trench structure and methods of manufacture |
US9355910B2 (en) * | 2011-12-13 | 2016-05-31 | GlobalFoundries, Inc. | Semiconductor device with transistor local interconnects |
-
2011
- 2011-12-13 US US13/324,740 patent/US9355910B2/en active Active
-
2012
- 2012-07-26 TW TW101126924A patent/TWI574411B/zh active
- 2012-08-03 SG SG2012058061A patent/SG191459A1/en unknown
- 2012-08-03 SG SG10201504427WA patent/SG10201504427WA/en unknown
- 2012-09-28 KR KR1020120109233A patent/KR101609330B1/ko active IP Right Grant
- 2012-10-24 DE DE202012013694.1U patent/DE202012013694U1/de not_active Expired - Lifetime
- 2012-10-24 DE DE102012219375.8A patent/DE102012219375B4/de active Active
- 2012-12-13 CN CN201210539484.8A patent/CN103165570B/zh active Active
-
2016
- 2016-05-25 US US15/164,114 patent/US20160268204A1/en not_active Abandoned
-
2019
- 2019-07-03 US US16/502,521 patent/US10833018B2/en active Active
-
2020
- 2020-09-30 US US17/039,187 patent/US11444031B2/en active Active
-
2022
- 2022-08-02 US US17/879,574 patent/US20220367360A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100209597B1 (ko) * | 1996-12-24 | 1999-07-15 | 구본준 | 반도체 소자의 배선 형성방법 |
US20040097021A1 (en) * | 2000-10-19 | 2004-05-20 | Augusto Carlos J.R.P. | Method of fabricating heterojunction photodiodes integrated with cmos |
KR100935298B1 (ko) * | 2003-02-17 | 2010-01-06 | 매그나칩 반도체 유한회사 | 반도체 소자의 배선 형성방법 |
US8049334B1 (en) * | 2005-05-25 | 2011-11-01 | Advanced Micro Devices, Inc. | Buried silicide local interconnect with sidewall spacers and method for making the same |
US7917879B2 (en) * | 2007-08-02 | 2011-03-29 | Tela Innovations, Inc. | Semiconductor device with dynamic array section |
US20090224317A1 (en) * | 2008-03-13 | 2009-09-10 | Tela Innovations, Inc. | Cross-Coupled Transistor Layouts in Restricted Gate Level Layout Architecture |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9443851B2 (en) | 2014-01-03 | 2016-09-13 | Samsung Electronics Co., Ltd. | Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same |
DE102015122667B4 (de) * | 2014-12-26 | 2020-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verbindungsstruktur mit nichtfluchtenden metallleitungen, die durch eine andere verbindungsschicht verbunden sind |
Also Published As
Publication number | Publication date |
---|---|
TW201324777A (zh) | 2013-06-16 |
CN103165570A (zh) | 2013-06-19 |
KR101609330B1 (ko) | 2016-04-05 |
KR20130067214A (ko) | 2013-06-21 |
US9355910B2 (en) | 2016-05-31 |
US10833018B2 (en) | 2020-11-10 |
US20160268204A1 (en) | 2016-09-15 |
US20220367360A1 (en) | 2022-11-17 |
DE202012013694U1 (de) | 2019-09-03 |
SG191459A1 (en) | 2013-07-31 |
DE102012219375B4 (de) | 2019-11-21 |
SG10201504427WA (en) | 2015-07-30 |
US20130146986A1 (en) | 2013-06-13 |
TWI574411B (zh) | 2017-03-11 |
US20190326219A1 (en) | 2019-10-24 |
CN103165570B (zh) | 2016-09-07 |
US11444031B2 (en) | 2022-09-13 |
US20210013150A1 (en) | 2021-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012219375B4 (de) | Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen | |
DE102012219376A1 (de) | Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen | |
DE102008051245B4 (de) | Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung | |
DE102016113828B4 (de) | Halbleitervorrichtung | |
DE102017123958B4 (de) | Halbleitervorrichtung | |
DE10250832B4 (de) | MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors | |
DE102008054073A1 (de) | Halbleiterbauelement mit elektronischen Sicherungen mit erhöhter Programmiereffizienz | |
DE3423211C2 (de) | Halbleiterbauteil | |
DE102013104236A1 (de) | Versetzungssprung-Design in integrierten Schaltungen | |
DE102016104796B4 (de) | Halbleitervorrichtung | |
DE102014119174A1 (de) | Halbleitervorrichtung mit mehrfach-schwellspannung und verfahren zu ihrer herstellung | |
DE102018116843B4 (de) | Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit | |
DE102009055439A1 (de) | Halbleiterbauelement mit halbleiterbasierten e-Sicherungen mit besserer Programmiereffizienz durch erhöhte Metallagglomeration und/oder Hohlraumbildung | |
DE102014101074A1 (de) | Durchkontaktierungen und Verfahren zu ihrer Ausbildung | |
DE102007060837A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102016114784A1 (de) | Verbesserte IC-Dichte mit aktivem Atomreservoir | |
DE102016100055B4 (de) | Aktives Atomreservoir zum Verbessern der Elektromigrationszuverlässigkeit in integrierten Schaltungen | |
DE19752014C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array | |
DE102006013203B3 (de) | Integrierte Halbleiteranordnung mit Rückstromkomplex zur Verringerung eines Substratstroms und Verfahren zu deren Herstellung | |
DE102010026996B4 (de) | Halbleitervorrichtung | |
EP1336989A2 (de) | Transistorbauelement | |
DE102006031539B4 (de) | Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt | |
DE10247431A1 (de) | Halbleitervorrichtung | |
DE102012215529B4 (de) | Halbleitervorrichtung | |
DE102010039325A1 (de) | Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R130 | Divisional application to |
Ref document number: 102012025846 Country of ref document: DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R006 | Appeal filed | ||
R020 | Patent grant now final |