DE102012217709B4

DE102012217709B4 - Detektion des nulldurchgangs des laststroms in einer halbleitervorrichtung

Info

Publication number: DE102012217709B4
Application number: DE102012217709.4A
Authority: DE
Inventors: Daniel Domes
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2011-09-30
Filing date: 2012-09-28
Publication date: 2015-11-05
Anticipated expiration: 2032-09-29
Also published as: CN103036547B; DE102012217709A1; US20130082741A1; US8471600B2; JP2013081360A; JP5439564B2; CN103036547A

Abstract

Schaltungsanordnung, die aufweist: einen rückwärts leitenden Transistor (T1) mit einer Gateelektrode (G) und einem Laststrompfad (C-E) zwischen einer Emitter-(E) und einer Kollektorelektrode (C), wobei der Transistor (T1) dazu ausgebildet ist, einen Laststrom (IL) in einer Vorwärtsrichtung und in einer Rückwärtsrichtung durch den Laststrompfad (C-E) zu leiten und durch ein entsprechendes Signal an der Gateelektrode (G) aktiviert oder deaktiviert zu werden; eine Gatesteuereinheit (10), die mit der Gateelektrode (G) verbunden ist und dazu ausgebildet ist, den Transistor (T1) über die Gateelektrode (G) zu deaktivieren oder eine Aktivierung des Transistors (T1) zu verhindern, wenn sich der Transistor (T1) in einem rückwärts leitenden Zustand befindet; und eine Überwachungseinheit, die dazu ausgebildet ist, einen plötzlichen Anstieg einer Kollektor-Emitter-Spannung (VCE) des rückwärts leitenden Transistors (T1) zu detektieren, der auftritt, wenn der Laststrom (IL) durch den Transistor Null durchquert, während der Transistor (T1) durch die Gatesteuereinheit (10) deaktiviert ist oder während durch diese eine Aktivierung verhindert wird.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur Detektion des Nulldurchgangs eines Laststroms, der durch ein Halbleiterbauelement, insbesondere einen rückwärts leitenden Transistor, wie zum Beispiel einen Bipolartransistor mit isoliertem Gate, verläuft.
Bipolartransistoren mit isoliertem Gate (engl.: insulated-gate bipolar transistors, kurz: IGBTs) werden zum Beispiel in Inverterschaltungen verwendet, um induktive Lasten wie etwa elektrische Maschinen zu steuern. In den Inverterschaltungen werden die IGBTs parallel zu einer Freilaufdiode geschaltet, um einen bidirektionalen Strom zu ermöglichen, der notwendig ist, wenn IGBTs zum Beispiel in Verbindung mit induktiven Lasten verwendet werden sollen. Die Verwendung parall geschalteter Freilaufdioden ist jedoch mit zahlreichen Nachteilen verbunden. Zum Beispiel muss das IGBT-Gehäuse so gestaltet sein, dass es sowohl den IGBT-Körper als auch die separate Freilaufdiode unterbringt. Das Verbinden der beiden Bestandteile in einem Gehäuse ist komplex und teuer.
Um diese Nachteile zu überwinden, werden häufig rückwärts leitende IGBTs (sog. RC-IGBTs) verwendet, wie etwa die in der US 2007/0231973A1 offenbarten, in welchen ein IGBT und eine Freilaufdiode monolithisch als ein einzelnes Halbleiterbauteil ausgebildet sind. Die p-dotierte Kollektorzone ist lokal durch Einschnitte unterbrochen, an denen n-dotiertes Halbleitermaterial mit der Kollektormetallisierung in Kontakt tritt, was zu einer sogenannten PIN-Elektrodenstruktur zwischen der Emitterstruktur, der leicht dotierten Driftzone und dem p-dotierten Material in der MOS-Kanalzone führt.
Der leitende Zustand einer herkömmlichen Freilaufdiode, die in Antiparallelschaltung mit einem IGBT verbunden ist, hängt nicht von dem Leitungszustand des IGBT ab, wohingegen die intrinsische Freilaufdiode eines RC-IGBT durch den Leitungszustand der MOS-Kanalzone des RC-IGBT beeinflusst wird. Das heißt, wenn der RC-IGBT während seines rückwärtsleitenden Zustands über seine Gateelektrode getriggert wird, ist der MOS-Kanal leitend. Da der MOS-Kanal einen bidirektionalen Strom erlaubt, können Elektronen auf dem rückwärtsleitenden Strompfad im Fall einer getriggerten Gateelektrode einem zusätzlichen Strompfad folgen, in dessen Verlauf der Vorwärtsspannungsabfall in der PIN-Dioden-Struktur wesentlich erhöht werden kann, da nicht alle Elektronen zu der Überflutung der PIN-Diode beitragen, was in den meisten Fällen unerwünscht ist.
Aus der Druckschrift DE 10 2009 030 740 A1 ist ein Verfahren bekannt zur Kommutierung von einem im Dioden-Modus betriebenen RC-IGBT auf einen im IGBT-Modus betriebenen RC-IGBT, die eine Stromrichterphase bilden und elektrisch parallel zu einer Gleichspannungsquelle geschaltet sind. Die Druckschrift DE 102 00 332 A1 beschreibt ein Leistungshalbleitermodul mit einer Halbbrücke sowie Treiberschaltungen zur Ansteuerung der Halbbrücke. Aus der Druckschrift DE 101 20 524 A1 ist eine Vorrichtung zur Ermittlung des Stromes durch ein Leistungshalbleiterbauelement bekannt.
In der Druckschrift DE 10 2009 001 029 A1 werden ein Steuerverfahren und ein entsprechender Schaltungsaufbau offenbart, die das vorstehende Problem überwinden, wobei das Steuerverfahren ein Verfahren zur Detektion der Stromrichtung in einem RC-IGBT umfasst. Ein Nachteil dieses Verfahrens kann sein, dass zumindest eine (oder mehrere serielle) Diode(n) von hoher Sperrfähigkeit nötig ist/sind, wobei diese Dioden teuer sind und in einer Leistungselektronikanordnung aufgrund der erforderlichen elektrischen Kriechstrecken viel Platz benötigen.
Die US-Patentanmeldung gemäß Druckschrift US 2012/0112775 A1 offenbart eine Schaltungsanordnung und ein entsprechendes Steuerverfahren, um das vorstehend beschriebene Problem zu überwinden und um zu verhindern, dass der RC-IGBT über seine Gateelektrode eingeschaltet wird, während er sich in seinem rückwärts leitenden Zustand befindet, wobei das Steuerverfahren ein Verfahren zur Detektion der Stromrichtung in einem RC-IGBT umfasst. Dieses Verfahren beruht auf der Detektion des Ladestroms, der durch den Gateanschluss eines RC-IGBTs übertragen wird, wenn die Vorrichtung passiv geschaltet wird. Ein passives Schaltereignis tritt auf, wenn der RC-IGBT ohne ein aktives Schaltereignis seines Gateantriebs von der Vorwärtsblockierung in den rückwärts leitenden Betriebsmodus oder umgekehrt übergeht.
Der Umstand jedoch, dass passive Schaltereignisse in Halbbrückenschaltungen nur am Beginn der Totzeit stattfinden können, stellt ein Problem dar. Wenn ein passives Schaltereignis auftritt und der RC-IGBT daher am Einschalten gehindert wird und ein Nulldurchgang des Laststroms stattfindet, während der RC-IGBT immer noch ausgeschaltet ist, führt dies zu stark verzerrten Stromwellenformen und macht einen echten Nulldurchgang unmöglich.
Es ist Aufgabe der Erfindung, die oben besprochenen Probleme zu überwinden oder zumindest zu verringern. Es ist ebenfalls Aufgabe der Erfindung, eine Schaltungsanordnung und eine entsprechendes Verfahren bereitzustellen, um den Nulldurchgang des Laststroms detektieren zu können und den RC-IGBT einzuschalten, wenn ein Nulldurchgang auftritt.
Gemäß einer Ausführungsform weist eine Schaltungsanordnung einen rückwärts leitenden Transistor mit einer Gateelektrode und einem Laststrompfad zwischen einer Emitter- und einer Kollektorelektrode auf, der dazu ausgebildet ist, einen Laststrom in einer Vorwärtsrichtung und in einer Rückwärtsrichtung leiten zu können und durch ein entsprechendes Signal an der Gateelektrode aktiviert oder deaktiviert zu werden; eine Gatesteuereinheit ist mit der Gateelektrode verbunden und ist dazu ausgebildet, den Transistor über seine Gateelektrode zu deaktivieren oder eine Aktivierung des Transistors zu verhindern, wenn sich der Transistor in einem rückwärts leitenden Zustand befindet; eine Überwachungseinheit ist dazu ausgebildet, einen plötzlichen Anstieg der Kollektor-Emitter-Spannung des rückwärts leitenden Transistors, der auftritt, wenn der Laststrom durch den Transistor Null durchquert während der Transistor durch die Gatesteuereinheit deaktiviert ist oder wenn durch diese eine Aktivierung verhindert wird, zu detektieren.
Gemäß einer anderen Ausführungsform wird ein Verfahren zur Detektion des Nulldurchgangs des Laststroms eines Transistors, während sich der Transistor in einem rückwärts leitenden Zustand befindet und durch eine Gatesteuereinheit deaktiviert ist oder durch diese eine Aktivierung verhindert wird, offenbart.
Fachleute werden beim Lesen der folgenden ausführlichen Beschreibung und beim Betrachten der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
Die Erfindung kann unter Bezugnahme auf die folgenden Zeichnungen und die folgende Beschreibung besser verstanden werden. Die Bestandteile in den Figuren sind nicht notwendigerweise maßstabsgetreu. Es wird vielmehr Wert auf die Erläuterung der Grundsätze der Erfindung gelegt. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Teile. In den Zeichnungen zeigt:
1 schematisch eine RC-IGBT-Halbbrückenschaltung, die eine Lastimpedanz mit einer Spule aufweist;
2 schematisch die Schaltungsanordnung aus Figur, die für jeden Transistor eine Gatesteuereinheit aufweist;
3 schematisch eine Schaltungsanordnung mit einem RC-IGBT und mit einer Gatesteuereinheit, die den Leitungszustand des RC-IGBT überwacht und den Transistor abhängig von seinem Leitungszustand schaltet;
4 schematisch eine Schaltungsanordnung, die eine Vielzahl von Möglichkeiten für die Gatestromerfassung unter Verwendung einer Gatetreiberschaltung veranschaulicht;
5 schematisch eine Schaltungsanordnung, die die Gatestromerfassung durch einen mit einer Gatetreiberschaltung verbundenen Stromspiegel veranschaulicht;
6 ein Zeitdiagramm, das das Zeitverhalten von Steuersignalen, Strömen und Spannungen der Inverter-Halbbrücke aus 1 und der Schaltungsanordnung aus 4 zeigt, wenn kein Nulldurchgang des Laststroms auftritt;
7 schematisch eine Schaltungsanordnung zur Detektion des Nulldurchgangs;
8 ein Zeitdiagramm, das das Zeitverhalten von Steuersignalen, Strömen und Spannungen der Schaltungsanordnung aus 7 zeigt;
9 schematisch eine weitere Schaltungsanordnung zur Detektion des Nulldurchgangs;
10 schematisch eine weitere Schaltungsanordnung zur Detektion des Nulldurchgangs;
11 schematisch eine weitere Schaltungsanordnung zur Detektion des Nulldurchgangs; und
12 schematisch eine Schaltungsanordnung mit einer Lastimpedanz, die eine Induktivität umfasst, und die mit einer Feldeffekttransistor-Halbbrückenschaltungsanordnung verbunden ist.
Bei vielen Applikationen, in denen Transistoren zum Einsatz kommen, ist es möglich, nicht nur eine Art von Transistor zu verwenden. Es ist häufig möglich, z. B. Feldeffekttransistoren (FETs) oder Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs) zu verwenden. IGBTs, zum Beispiel, werden gewöhnlich mit einer Freilaufdiode betrieben, die in Antiparallelschaltung mit ihrem Laststrompfad verbunden ist. Sogenannte rückwärts leitende IGBTs (RC-IGBTs) weisen eine intrinsische Freilaufdiode auf, so dass keine separate Freilaufdiode mehr benötigt wird. Derartige RC-IGBTs können auch anstelle von IGBTs, FETs oder anderen Transistoren eingesetzt werden.
RC-IGBTs, zum Beispiel, können in (Leistungs-)Wandlern verwendet werden, in denen eine IGBT-Halbbrücke verwendet wird, um jeden der Phasenströme zu steuern. 1 veranschaulicht eine derartige Halbbrücke schematisch. Die IGBT-Halbbrücke kann zwei n-Kanal-IGBTs T_1TOP, T_1BOT umfassen, die in Reihe zueinander geschaltet sind, wobei die Betriebsspannung V_DC (Zwischenspannung oder Gleichstromverbindungsspannung) über die Halbbrücke, d. h., zwischen dem Kollektor des Highside-Transistors T_TOP und dem Emitter des Lowside-Transistors T_1BOT angelegt wird. Das Kollektorpotential des Highside-Transistors T_1TOP wird hierbei als V_CC bezeichnet, während das Emitterpotential des Lowside-Transistors T_1BOT als V_EE bezeichnet wird. Der gemeinsame Schaltungsknoten der Transistoren T_1TOP und T_1BOT ist der Ausgangsknoten der Halbbrücke, der den Ausgangsstrom i_OUT (auch als Phasenstrom bezeichnet) an eine angeschlossene Lastimpedanz bereitstellt. In den meisten Fällen umfasst die Lastimpedanz eine induktive Last. Gewöhnlich ist die Zwischenkreisspannung in Bezug auf ein Bezugspotential GND symmetrisch; d. h., V_CC = V_DC/2 und V_EE = –V_DC/2. Im vorliegenden Fall ist die Last zwischen den Ausgang der Halbbrücke und das Bezugspotential GND geschaltet.
Für jeden Transistor T_1TOP, T_1BOT ist eine Gatesteuereinheit 10 vorgesehen, um den Ausgangsstrom I_L (den Halbbrückenausgangsstrom) zu steuern. Die Gatesteuereinheit 10 kann eine Gatetreibereinheit 102 (vgl. 3, die untenstehend erläutert wird) aufweisen, die dazu ausgebildet sein kann, ein bestimmtes Zeitverhalten des Stroms I_L (d. h., kantenförmige Stromstufen) zu erzielen und/oder zu verhindern, dass die Halbbrücke kurzgeschlossen wird. Beiden Gatesteuereinheiten 10 wird ein (binäres) Gatesteuersignal S_1TOP und S_1BOT zugeführt, das jeweils den gewünschten Leitungszustand des entsprechenden Transistors T_1TOP oder T_1BOT angibt. Eine Konverterhalbbrücke, die Gatesteuereinheiten 10 umfasst, ist in 2 veranschaulicht.
Eine Halbbrücke, zum Beispiel die in 2 dargestellte Halbbrücke, kann vier mögliche Schaltzustände aufweisen. Abhängig von den Steuersignalen S_1TOP und S_1BOT und der Richtung des Ausgangsstroms I_L (Laststroms), die durch eine induktive Last bestimmt werden kann, nimmt das Ausgangspotential des Halbbrückenausgangsknotens entweder (ungefähr) den Wert V_EE = –V_DC/2 oder V_CC = V_DC/2 an.
Betrachtet man einen ersten Zustand, in dem beide RC-IGBT-Steuersignale S_1TOP und S_1BOT den entsprechenden Transistor in seinen Aus-Zustand schalten (S_1TOP = 0, S_1BOT = 0), so kann der Ausgangsstrom I_L gemäß seiner Richtung nur durch die intrinsische Freilaufdiode entweder des Transistors T_1TOP oder des Transistors T_1BOT fließen. Das heißt, der Ausgangsstrom I_L fließt entweder durch die intrinsische Freilaufdiode des oberen Transistors T_1TOP oder durch die Freilaufdiode des unteren Transistors T_1BOT. Folglich ist das Ausgangspotential entweder V_EE (im Fall eines negativen Ausgangsstroms I_L) oder V_CC (im Fall eines positiven Ausgangsstroms I_L), was jedoch lediglich eine Annäherung darstellt, da in der obigen Betrachtung der Vorwärtsspannungsabfall der intrinsischen Diode vernachlässigt wird.
Wenn in einem zweiten Zustand nur der Transistor T_1BOT in seinen leitenden Zustand, auch als Ein-Zustand bezeichnet, geschaltet wird (S_1TOP = 0, T_1BOT = 1), ist das Ausgangspotential unabhängig von der Richtung des Ausgangsstroms I_L ungefähr gleich V_EE. Im Fall eines positiven Ausgangsstroms I_L (ein positiver Strom fließt in die Richtung, wie sie in 2 durch den auf den Ausgangsstrom I_L verweisenden Pfeil angedeutet ist) befindet sich der Transistor T_1BOT in seinem vorwärts leitenden Zustand, wohingegen sich der Transistor T_1BOT im Fall eines negativen Ausgangsstroms in seinem rückwärts leitenden Zustand befindet. Ein dritter Schaltzustand, in dem nur der Transistor T_1TOP in seinen leitenden Zustand geschaltet ist (S_1TOP = 1, S_1BOT = 0) ist zu dem oben beschriebenen zweiten Schaltzustand komplementär. Daher ist das Ausgangspotential in diesem dritten Zustand ungefähr gleich V_CC.
Ein vierter Zustand bezieht sich auf einen Zustand, in dem beide Transistoren T_1BOT und T_1TOP in ihren vorwärts leitenden Zustand geschaltet sind (S_1TOP = 1, S_1BOT = 1). In einem solchen Zustand würde jedoch die Zwischenkreisspannung V_DC kurzgeschlossen werden, was zu Fehlfunktionen oder sogar zu der Zerstörung der Halbbrücke führen könnte. Die Gatetreiberschaltung sollte daher so gestaltet sein, dass sie einen derartigen Halbbrücken-Shoot-Through verhindert.
Bei dem zweiten und dem dritten Schaltzustand, in dem nur entweder der Transistor T_1TOP oder der Transistor T_1BOT eingeschaltet ist, kann das oben erwähnte Problem auftreten, wenn ein Transistor aktiviert wird (d. h., S_1TOP = 1 bzw. S_1BOT = 1) während er sich in einem rückwärts leitenden Zustand befindet. In diesem Fall würde der Spannungsabfall über seinem Lastpfad beträchtlich ansteigen, was unvermeidlich zu erhöhten Verlusten und folglich einer bedeutenden Wärmeerzeugung führen würde. Genauer kann das Problem in dem zweiten Zustand im Fall eines negativen Ausgangsstroms i_OUT und im dritten Zustand im Fall eines positiven Ausgangsstroms i_OUT auftreten.
3 veranschaulicht eine Schaltungsanordnung, die einen rückwärts leitenden IGBT T₁ umfasst, der fähig ist, einen Laststrom in der Vorwärtsrichtung (über einen MOS-Kanal) wie auch in der Rückwärtsrichtung (über die intrinsische antiparallele Rückspeisediode) über seine Laststrecke zu leiten.
Der Transistor T₁ umfasst eine Gateelektrode G, die mit einer Gatesteuereinheit 10 verbunden ist, welche den Vorwärtsstrompfad des IGBT gemäß einem entsprechenden Steuersignal S₁ ein- und ausschaltet. Die Gatesteuereinheit 10 umfasst eine Gatetreibereinheit 102, die mit der Gateelektrode G verbunden ist, wobei die Gatesteuereinheit 10 dazu ausgebildet ist, gemäß dem Steuersignal S₁ passende Gatesteuersignale an das Gate G zu liefern, wodurch der Vorwärtsstrompfad des Transistors in einen Ein-Zustand oder einen Aus-Zustand geschaltet werden kann.
Das an die Gateelektrode G angelegte Gatesteuersignal kann abhängig davon, ob der Transistor T₁ stromgetrieben oder spannungsgetrieben sein soll, eine geeignete Gate-Emitter-Spannung V_GE oder ein Gatestrom i_GATE sein.
Es gibt zahlreiche Alternativen zum Blockieren oder Unterdrücken des Signals S₁, um ein Einschalten des Transistors T₁ zu verhindern, selbst wenn sich das Signal S₁ auf einem hohen Pegel befindet. Zum Beispiel kann das Signal S₁ durch ein UND-Gatter 103 geführt werden, bevor es der Gatetreibereinheit 102, die das Gatesteuersignal erzeugt, zugeführt wird. Durch die Gatetreibereinheit 102 und weitere Komponenten (die nachstehend beschrieben werden sollen) wird ein Stromrichtungssignal S_VR erzeugt und an einen Eingang des UND-Gatters 103 angelegt. Wenn angenommen wird, dass S_VR = 0 gilt, dann wird, wenn sich der Transistor T₁ in seinem rückwärts leitenden Zustand befindet, das Signal S₁ unterdrückt, bevor es die Gatetreibereinheit 102 erreicht. Dadurch wird verhindert, dass das Signal S₁ den Transistor T₁ aktiviert, während sich der Transistor in seinem rückwärts leitenden Zustand befindet. Wenn weiterhin angenommen wird, dass S_VR = 1 ist, dann wird, wenn sich der Transistor nicht in seinem rückwärts leitenden Zustand befindet (Ein-Zustand oder blockiert), das Signal S₁ nicht unterdrückt und an die Gatetreibereinheit 102 weitergegeben, die dann ein passendes Gatesteuersignal erzeugen kann, welches den Transistor in seinen Ein-Zustand schaltet.
Es gibt parasitäre Kapazitäten die als jedem elektronischen Schalter inhärent angesehen werden, weshalb sie auch einem RC-IGBT, wie er in der in den 1 bis 3 vorgestellten Ausführungsform verwendet wird, inhärent sind. Die Gate-Kollektor-Kapazität C_GC und die Gate-Emitter-Kapazität C_GE sind in dem Schaltungsdiagramm von 5 veranschaulicht. jedoch kann die Gate-Emitter-Kapazität C_GE, verglichen mit der Gate-Kollektor-Kapazität C_GC, in den folgenden Überlegungen vernachlässigt werden. Die genannten Kapazitäten, insbesondere die Gate-Kollektor-Kapazität C_GC, werden durch einen Gatestrom i_GATE in der Gateelektrode G geladen oder entladen. Die Kapazität C_GC wird bei einer Änderung der Richtung des Spannungsabfalls über der Laststrecke (Kollektor-Emitter-Strecke) des RC-IGBT geladen oder entladen. Die Änderung der Richtung des Spannungsabfalls wird durch eine Änderung des Laststroms des IGBT verursacht. Das Laden der Kapazität C_GC bringt einen Verschiebungsstrom mit sich, der zu einem entsprechenden Gatestrom i_GATE führt, welcher verwendet werden kann, um den Leitungszustand des entsprechenden RC-IGBT zu bestimmen.
Wenn der Strom I_L durch die Diode des RC-IGBT positiv ist, aber im Lauf der Zeit abnimmt und an einer Stelle Null durchquert, kann die Diode nicht sofort blockieren. Dies liegt daran, dass in der Diode Ladungsträger gespeichert sind. Der Laststrom ist für eine kurze Zeit schon negativ, fließt aber immer noch durch den Transistor. Wenn die gespeicherten Ladungsträger vollständig aus der Diode verschwunden sind, kann das Bauteil nicht länger Strom leiten. Zu dem Zeitpunkt, zu dem der Strompfad durch diese Diode nicht mehr verfügbar ist, muss der Strom einen anderen Strompfad finden. In einer Halbbrückenschaltung kommutiert der Strom in einem solchen Fall zu der Diode des entgegengesetzten Transistors (Schalters). Daher steigt die Kollektor-Emitter-Spannung des Transistors mit der Diode, die keinen Strom mehr leitet, plötzlich bis zu dem Pegel von V_DC an. Wenn die Kollektor-Emitter-Spannung ansteigt, steigt auch die Kollektor-Gate-Spannung, was zu einem Ladestrom der parasitären Kapazität C_CG führt.
Um das Stromrichtungssignal S_VR zu erzeugen, ist die Gatetreibereinheit 102 derart ausgebildet, dass sie den Gatestrom, der zu und von der Gateelektrode G des RC-IGBT fließt, erfassen kann. 4 zeigt eine mögliche Ausführungsform. Strommessvorrichtungen, zum Beispiel entsprechende Amperemeter, können in der ersten Versorgungsleitung des Gatetreibers (Strommessvorrichtung A1) und/oder in der zweiten Versorgungsleitung (Strommessvorrichtung A2) und/oder in der Gatetreiber-Ausgangsleitung (Strommessvorrichtung A3) angeordnet sein, wobei die Gatetreiber-Ausgangsleitung manchmal als „Gatedraht” (engl.: gate wire) bezeichnet wird. Es ist denkbar, dass auch zwei oder mehr der drei Strommessvorrichtungen in der Schaltungsanordnung vorgesehen werden. Jedoch kann bei vielen Anwendungen lediglich eine der drei Strommessvorrichtungen ausreichend sein.
Nach der in 4 veranschaulichten Ausführungsform kann ein Shunt-Widerstand R_S als Strommmessvorrichtung zwischen die Gatetreibereinheit 102 und die Gateelektrode des angeschlossenen Transistors geschaltet sein (d. h., der Gatewiderstand ist in die Gatetreiber-Ausgangsleitung eingefügt). In diesem Fall kann z. B. eine parallele Spannungsmessvorrichtung V1 verwendet werden, um den Gatestrom zu erfassen. Es ist möglich, eine oder mehrere der hierin beschriebenen Strommessvorrichtungen oder Verfahren zur Gatestromerfassung zu kombinieren. Gemäß einer anderen Ausführungsform ist ein Shunt-Widerstand in der ersten (High-Side) und/oder in der zweiten (Low-Side) Versorgungsleitung, die die Gatetreibereinheit 102 speist, vorgesehen. Der Spannungsabfall über den Shunt-Widerstand kann wiederum gemessen werden, wodurch ein Messwert erhalten wird, der den Gatestrom repräsentiert.
Üblicherweise ist zwischen dem Gate G und dem Ausgang des Gatetreibers 102 ein Widerstand vorgesehen. Dieser Widerstand, der gewöhnlich als Gatewiderstand R_G (nicht gezeigt) bezeichnet wird, könnte ebenfalls anstelle eines zusätzlichen Shunt-Widerstands R_S als Shunt-Widerstand zur Stromerfassung verwendet werden. Jede beliebige Kombination von Strommessvorrichtungen und Shunt-(oder Gate-)Widerständen kann verwendet werden, auch wenn hier nicht ausdrücklich darauf Bezug genommen wird.
Weiterhin Bezug nehmend auf 4 ist gezeigt, dass die Gatetreibereinheit 102 durch eine Spannungsquelle (V+, V–) gespeist wird. In die Versorgungsleitungen, die der Gatetreibereinheit 102 Strom bereitstellen, kann eine Strommessvorrichtung A1 oder A2 eingefügt werden. Ein Signal, das für den Gatestrom repräsentativ ist, kann an verschiedenen Positionen in der Gatesteuereinheit 10 erfasst werden. Ferner kann die Stromerfassung an mehr als einer Position in der gleichen Schaltung durchgeführt werden.
5 veranschaulicht eine bestimmte Ausführungsform der Strommessvorrichtung A1 aus 4. In 5 sind einige Einzelheiten der Gatetreibereinheit 102 veranschaulicht. Das Gatesteuersignal S₁ (sofern nicht unterdrückt) wird den Gateelektroden einer Emitterfolgerstufe über einen Reihenwiderstand R_V bereitgestellt, wobei die Emitterfolgerstufe (Ausgangsstufe) zum Beispiel durch den Bipolartransistor D₁ (der ein npn-Transistor sein kann) und den Bipolartransistor D₂ (der ein pnp-Transistor sein kann) gebildet wird. Anstelle von Bipolartransistoren kann jede beliebige Transistorart (z. B. MOSFETs) zur Ausführung der Emitterfolgerstufe angewendet werden. Die Emitterfolgerstufe stellt dem RC-IGBT T₁ den Gatestrom i_GATE über die Gatesteuerungsausgangsleitung (oder Gatedraht) bereit. Zum Zweck der Schaltgeschwindigkeitssteuerung (z. B. ”Kantenformung”) ist in dem Gatedraht in den meisten Fällen ein Gatewiderstand R_G angeordnet.
Wie in 5 dargestellt, kann die Strommessvorrichtung zum Beispiel einen Stromspiegel umfassen, der durch die Transistoren M₁ und M₂ gebildet wird. Eine Kapazität C_G und ein dazu parallel geschalteter elektronischer Schalter E₁ (z. B. ein anderer Transistor) sind so mit dem Stromspiegel gekoppelt, dass der Spiegelstrom die Kapazität C_G laden kann. Der Stromspiegel stellt einen ersten Strompfad über den Transistor M₁ und einen zweiten Strompfad über den Transistor M₂ bereit. Der erste Strompfad führt den Gatestrom i_GATE, während der zweite Strompfad einen Spiegelstrom i_GATE* = n·i_GATE (wobei n gewöhnlich kleiner als oder gleich 1 ist) führt, der gleich dem Gatestrom i_GATE oder direkt proportional dazu ist. Sowohl der Gatestrom i_GATE als auch der Spiegelstrom i_GATE* können durch die Spannungsquellen V+ und V– bereitgestellt werden.
Wie vorstehend beschrieben liegt es in der Natur des RC-IGBT T₁, dass die intrinsische parasitäre Kapazität C_GC (und C_GE) bei einer plötzlichen Veränderung der Spannung über seine Kollektor-Emitter-Strecke (z. B. einer V_CE-Spannungsspitze) geladen oder entladen wird, was zu einem entsprechenden Gatestrom i_GATE führt. Ein Entladen der parasitären Gate-Kollektor-Kapazität C_GC wird insbesondere durch einen Einbruch der Kollektor-Emitter-Spannung (V_CE) eines Transistors, der zum gleichen Zeitpunkt von einem vorwärts blockierenden in seinen rückwärts leitenden Zustand übergeht, verursacht, wobei der Spannungseinbruch zu einem Verschiebungsstrom und einem entsprechenden Gatestrom, der in dem Gatedraht (der Gateversorgungsleitung) gemessen werden kann, führt. Wenn ein Gatestrom i_GATE durch den Transistor M₁ verläuft, wird er durch den Stromspiegel so gespiegelt, dass die Erfassungskapazität C_G eine Veränderung ihres Ladezustands ”sehen” wird, die sich aus dem Spiegelstrom i_GATE* ergibt. Der Schalter E₁ kann dazu verwendet werden, um die Kapazität C_G kurzzuschließen und zu entladen. Die Ladung Q_G, die in der Kapazität C_G gespeichert wird, wird unter Verwendung der Beziehung Q_G = C_G·V_CG, d. h., durch Messen des Spannungsabfalls V_CG über die Kapazität C_G, entsprechend überwacht. Ein geeigneter Wert der Kapazität C_G kann gemäß der Beziehung zwischen den Strömen i_GATE und i_GATE* gewählt werden. Somit ist die Ladung die in der Kapazität C_G gespeichert ist ein Maß des Gatestroms i_GATE, wobei der Gatestrom wiederum ein Maß des leitenden Zustands des RC-IGBT ist. Eine, wie in 5 für einen RC-IGBT T₁ dargestellte, Schaltungsanordnung, insbesondere ein Gateschaltkreis, ist für jeden RC-IGBT einer Inverterhalbbrücke (wie in 1 gezeigt) vorgesehen. Eine ausführliche Beschreibung, wie der leitende Zustand des RC-IGBT von dem Gatestrom i_GATE, d. h., von dem Zustand der Ladung der Kapazität C_G, abgeleitet werden kann, soll im Folgenden gegeben werden.
Betreffend den Schalter E₁, wird die Kapazität C_G durch den Strom i_GATE* geladen, solange der Schalter E₁ offen ist. Wenn der Schalter E₁ geschlossen ist, wird die Kapazität C_G entladen und dadurch ein Messzyklus initialisiert. Gemäß einer Ausführungsform kann der Schalter E₁ synchron mit dem Gatesteuersignal S₁ des entsprechenden RC-IGBT geschaltet werden. Der Schalter E₁ kann beispielsweise den Ladezustand (d. h. Initialisierungsschritt) der Erfassungskapazität C_G vor dem Beginn des Erfassungszeitraums zurücksetzen, wobei der Erfassungszeitraum das Zeitintervall während der Bestimmung des leitenden Zustands des RC-IGBT ist.
In 6 ist ein Zeitdiagramm dargestellt, welches das Zeitverhalten von Signalen, Spannungen und Strömen in einer wie in 1 veranschaulichten Inverterhalbbrücke mit einer Gatesteuereinheit 10 darstellt, wobei jede Halbbrücke RC-IGBT (T_1BOT, T_1TOP) eine Gateschaltkreisanordnung gemäß 5 umfasst, in der der Transistor T₁ ein Highside-Transistor (T_1TOP) oder ein Lowside-Transistor (T_1BOT) sein kann. Falls ein RC-IGBT in Rückwärtsrichtung leitet, wird das logische Einschaltsignal blockiert und die Gatetreibereinheit verbleibt im Aus-Zustand.
Das Zeitverhalten der Steuersignale S_1BOT und S_1TOP ist in 6 dargestellt, wobei ein High-Signal ”Einschalten des Transistors” bedeutet, und ein Low-Signal ”Ausschalten des Transistors” bedeutet. Wenn ein positiver Laststrom I_L angenommen wird (unter Bezugnahme auf die in 1 angegebene Laststromrichtung), würde sich der obere Transistor T_1TOP in seinem rückwärts leitenden Zustand befinden, sobald der untere Transistor T_1BOT durch sein Steuersignal S_1BOT ausgeschaltet wird. Da das logische Einschaltsignal S_1TOP des Transistors T_1TOP blockiert wird und die Gatetreibereinheit im Aus-Zustand verbleibt, ist das Signal S_1TOP gestrichelt gezeigt. Die gestrichelte Linie zeigt das Signal S_1TOP, wie es sein würde, wenn es nicht blockiert worden wäre. Für eine negative Laststromrichtung I_L (erneut unter Bezugnahme auf die in 1 angegebene Richtung) gelten die gleichen Kohärenzen, doch sind die Bezeichnungen ”oberer” und ”unterer” zu vertauschen.
Aus 6 ist ersichtlich, dass das Ausschalten des unteren Transistors T_1BOT (zu den Zeitpunkten t₂ oder t₆) den rückwärts leitenden Zustand des oberen Transistors T_1TOP initiiert. In der Praxis ist eine Totzeit oder eine Verzögerungszeit t_DELAY zwischen, zum Beispiel, den Zeitpunkten t₂ bis t₃ oder t₆ bis t₇ unvermeidlich, was bedeutet, dass keines der Steuersignale S_1TOP oder S_1BOT auf „high” ist, und dass keiner der Transistoren T_1TOP oder T_1BOT über seine Gateelektrode G eingeschaltet wird, um Shoot-Throughs zu vermeiden. Zu den Zeitpunkten t₃ oder t₇ ist die Totzeit t_DELAY verstrichen und das Steuersignal S_1TOP des rückwärts leitenden oberen Transistors T_1TOP schaltet auf einen High-Pegel, falls es nicht blockiert ist.
Aus 6 ist ferner ersichtlich, dass im Fall eines gegenwärtig rückwärts leitenden RC-IGBT (im vorliegenden Fall des oberen Transistors T_1TOP) und eines bevorstehenden Low-High-Übergangs des entsprechenden Steuersignals (d. h., S_1TOP) seine Kollektor-Emitter-Spannung V_CE(top) Null beträgt. Die Kollektor-Emitter-Spannung V_CE(top) geht zu dem Zeitpunkt t₂, einen Augenblick bevor das Signal S_1TOP normalerweise zu dem Zeitpunkt t₃ auf „high” gehen würde, auf Null. Die Spannung über den unteren Transistor V_CE(bot) ist Null, während der Transistor T_1BOT leitet. Wenn das Signal S_1BOT zu dem Zeitpunkt t₂ auf Null geht, geht die Spannung V_CEBOT auf einen High-Pegel.
In diesem Moment t₂ kommutiert der positive Laststrom I_L zu dem oberen Transistor und fließt dort in Rückwärtsrichtung. Für den Schalter T_1TOP ist dieser Übergang eine passive Kommutierung, da das Bauteil ohne Änderung seines Gatesignals von dem vorwärts blockierenden in den rückwärts leitenden Zustand gewechselt ist. Daher kann zu dem Zeitpunkt t₂ das passive Schaltereignis z. B. durch eine Überwachungseinheit des Gatetreibers überwacht werden, um zu dem Zeitpunkt t₃ das logische Einschaltsignal für T_1TOP zu blockieren.
In dem Zeitintervall zwischen den Zeitpunkten t₂ und t₆ wird der rückwärts leitende Zustand von T_1TOP blockiert und es findet keine Einschalttätigkeit von T_1TOP statt. Diese Information wird als Nächstes zum Zeitpunkt t₆ aktualisiert. Bei der Ausführungsform von 6 findet kein Nulldurchgang des Laststroms I_L statt. Wenn zum Beispiel zwischen den Zeitpunkten t₂ und t₅ ein Nulldurchgang stattfinden würde, während das Signal S_1TOP nicht blockiert wird, würde der Strom von der T_1TOP-Diode in den T_1TOP-IGBT kommutieren. In diesem Fall führt dies bei einem blockierten Signal, da die Diode zu dem Zeitpunkt t₂ leitend war und daher kein Einschaltsignal zu dem IGBT gesendet wurde, zu stark verzerrten Strom- und Spannungswellenformen, ohne dass ein echter Nulldurchgang möglich ist. Diese Wellenformen sind in 8 gezeigt.
8 zeigt eine ähnliche Situation wie oben beschrieben. Der Unterschied liegt darin, dass der Laststrom I_L zu dem Zeitpunkt t₂ so niedrig ist, dass zwischen den Zeitpunkten t₂ und t₆ ein Nulldurchgang stattfindet. Das Gate G des RC-IGBT wird ausgeschaltet. Der Strom I_L durch die Diode beginnt zu dem Zeitpunkt t₂ abzunehmen und quert zu dem Zeitpunkt t₄ Null. Da die interne Diode des Transistors T_1TOP gespeicherte Ladungsträger enthält, selbst wenn ihr Strom bereits Null beträgt, kann die Diode nicht sofort blockieren. Daher wird der Laststrom zwischen den Zeitpunkten t₄ und t₅ negativ, jedoch fließt er immer noch durch den Transistor T_1TOP. Zu dem Zeitpunkt t₆ sind die gespeicherten Ladungsträger vollständig aus der T_1TOP-Diode beseitigt und die Diode kann keinen Strom mehr leiten. Der Lastinduktor L_L ist inzwischen mit einem negativen Strom geladen, der dann durch die Diode des Transistors T_1BOT fließen muss, da der Strompfad durch die Diode des Transistors T_1TOP nicht mehr verfügbar ist. Deswegen fällt die Spannung V_CE(bot) zu dem Zeitpunkt t₅ auf Null ab und verursacht einen plötzlichen Anstieg der Kollektor-Emitter-Spannung V_CE(top) an dem Transistor T_1TOP. Durch das Detektieren dieses plötzlichen Anstiegs der Kollektor-Emitter-Spannung V_CE(top) kann auch der Nulldurchgang des Laststroms I_L detektiert werden.
Wenn die Kollektor-Emitter-Spannung V_CE(top) ansteigt, steigt auch die Kollektor-Gate-Spannung des Transistors T_1TOP, was zu einem Ladestrom der parasitären Kapazität C_CG führt. Dieser Strom muss durch die Gatetreiberstufe verlaufen und kann durch eine Überwachungseinheit detektiert werden. Eine Ausführungsform einer derartigen Überwachungseinheit ist in 7 gezeigt. Die in 7 gezeigte Überwachungseinheit enthält zwei npn-Transistoren M3 und M4, die einen Stromspiegel bilden, sowie einen Schalter S3 (z. B. einen anderen Transistor) und eine zu diesem in Serie geschaltete Kapazität C2, die mit dem Stromspiegel gekoppelt sind. Die pnp-Transistoren M1 und M2 wie auch der Schalter S2 und die Kapazität C1, die ebenfalls in der Schaltung von 7 gezeigt sind, aber nicht Teil der Überwachungseinheit sind, sind für die Detektion des Rückwärtstromflusses verantwortlich.
In 8 sind die Schaltzustände der Schalter S2 und S3, wie auch die Spannungen über die Kapazitäten C1 und C2, die Spannungen v_C1 und v_C2, sowohl für die obere als auch für die untere Gatetreibereinheit veranschaulicht, um die Funktion der in 7 gezeigten Überwachungseinheit näher zu erläutern. Die Schalter S2 und S3 werden durch das Originaltreibersignal für die obere bzw. die untere Seite gesteuert. Eine logische ”1” bedeutet, dass der entsprechende Schalter geschlossen ist, wohingegen eine logische ”0” bedeutet, dass der Schalter offen ist. Wenn der Schalter S2 offen ist, ist der Schalter S3 geschlossen, und umgekehrt. Zu dem Zeitpunkt t₃ wird der obere Schalter S3 geöffnet, was eine Spannung über die parallel geschaltete Kapazität C2 ermöglicht. Wie oben beschrieben, blockiert der Transistor T_1TOP zu dem Zeitpunkt t₅ und es wird ein positiver Gatestrom in das Gate gespeist. Dieser Strom verläuft durch die Transistoren D2 und M3. Der Transistor M3 ist Teil des Stromspiegels, der den Gatestrom durch den Transistor M4 spiegelt. Dieser gespiegelte Strom fließt durch die Kapazität C2 und verursacht zu dem Zeitpunkt t₅ einen Spannungshub über die Kapazität C2.
Bei der vorliegenden Ausführungsform ist der Spannungsanstieg an der Kapazität C₂ das Signal, welches das Einschalten des Transistors T1TOP verursacht. Dies erfolgt durch Schalten des Signals S_1TOP von 0 auf 1. Zu dem Zeitpunkt t₆ wird der Schalter S3 geschlossen und die Spannung an der Kapazität C2 auf Null gezwungen. An diesem Punkt ist die Schaltung für eine neue Periode vorbereitet.
Während der nächsten Periode, zwischen den Zeitpunkten t₆ und t₉, die ebenfalls in 8 gezeigt ist, ist der Laststrom negativ. Unter Annahme dieses negativen Laststroms I_L (unter Bezugnahme auf die in 1 angegebene Laststromrichtung) würde sich der untere Transistor T_1BOT in seinem rückwärts leitenden Zustand befinden, sobald der obere Transistor T_1TOP durch sein Steuersignal S_1TOP abgeschaltet wird. Da das logische Einschaltsignal S_1BOT des Transistors T_1BOT blockiert ist und der Gatetreiber im Aus-Zustand verbleibt, ist das Signal S_1BOT, wie es ohne Blockierung sein würde, erneut gestrichelt gezeigt. Während dieser Periode zwischen den Zeitpunkten t₆ und t₉ findet kein Nulldurchgang des Laststroms I_L statt.
Ein Fachmann wird leicht erkennen, dass die Anordnung aus 7, welche oben beschrieben wurde, nur eine Ausführungsform einer Überwachungseinheit ist, die verwendet werden kann, um den plötzlichen Anstieg der Kollektor-Emitter-Spannung v_CE(top) und daher den Nulldurchgang des Laststroms I_L zu detektieren.
In 9 ist eine weitere Ausführungsform einer Überwachungseinheit gezeigt. Anstelle eines Stromspiegels ist eine Überwachungseinheit gezeigt, die eine Stromquelle I_S und eine Diode D1 umfasst, welche elektrisch parallel zu der Kollektor-Emitter-Strecke eines Transistors T₁ geschaltet sind. Ein Anstieg der Kollektor-Emitter-Spannung v_CE(top) kann unter Verwendung einer Spannungsmessvorrichtung V detektiert werden. Die Spannungsmessvorrichtung V ist mit ihrem Ausgang an den Emitter des Transistors angeschlossen. Die Spannungsmessvorrichtung V ist mit ihrem Eingang an den Verbindungspunkt zwischen der Stromquelle I_S und der Diode D1 angeschlossen.
Weitere Ausführungsformen einer Überwachungseinheit sind in den 10 und 11 gezeigt. In 10 umfasst die Anordnung eine Spannungsquelle V_S, einen Widerstand R1 und eine Diode D2, die elektrisch parallel zu der Kollektor-Emitter-Strecke eines Transistors T₁ verbunden sind. Eine Spannungsmessvorrichtung V ist mit ihrem Ausgang an den Emitter des Transistors angeschlossen und mit ihrem Eingang an den Verbindungspunkt zwischen dem Widerstand R1 und der Diode D2 angeschlossen. Die Anordnung in 11 umfasst einen frequenzkompensierten Spannungsteiler, der zwei Widerstände R2 und R3 umfasst, die elektrisch parallel zu der Kollektor-Emitter-Strecke eines Transistors T₁ verbunden sind. Jeder Widerstand R2, R3 weist eine parallele Kapazität C₃, C₄ auf. Ein Ausgang des Spannungsteilers ist an den Eingang der Spannungsmessvorrichtung V angeschlossen. Mit ihrem Ausgang ist die Spannungsmessvorrichtung V an den Emitter des Transistors angeschlossen. Der Verbindungspunkt zwischen den beiden Widerständen R2 und R3 stellt den Ausgang des Spannungsteilers dar. Bei jeder Ausführungsform ist die Gatetreibereinheit 102 zwischen dem Gate und dem Emitter des Transistors T₁ angeschlossen. Der in 11 gezeigte Spannungsteiler umfasst zwei Widerstände R2 und R3, ist aber nicht auf diese Anzahl beschränkt. Es ist auch möglich, einen frequenzkompensierten Spannungsteiler mit zwei oder sogar mehr Widerständen auszuführen, wobei jeder Widerstand eine in Parallelschaltung verbundene Kapazität aufweist.
Wie bereits oben erwähnt können die offenbarten Schaltungsanordnungen nach der vorliegenden Erfindung für jede beliebige andere Transistorart, z. B. einen Feldeffekttransistor, verwendet werden und sind nicht auf IGBTs beschränkt. 12 zeigt die in 1 dargestellte Halbbrücke, wobei anstelle von IGBTs Feldeffekttransistoren T_1top und T_1bot verwendet werden. Auch können in den Schaltungsanordnungen, wie in den 2 bis 11 offenbart, anstelle von IGBTs Feldeffekttransistoren verwendet werden.
Ausdrücke wie ”erster”, ”zweiter” und dergleichen werden verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sollen nicht beschränkend sein. Gleiche Ausdrücke beziehen sich über die Beschreibung hinweg auf gleiche Elemente.
Die Ausdrücke ”aufweisen”, ”enthalten”, ”beinhalten”, ”umfassen” und dergleichen sind nicht einschränkende Ausdrücke, die das Vorhandensein von angegebenen Elementen oder Merkmalen angeben, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel ”ein”, ”eine” und ”der/die/das” sollen die Mehrzahl ebenso wie die Einzahl umfassen, sofern der Kontext nicht deutlich Anderweitiges angibt.
Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich Anderweitiges angegeben ist.
Obwohl hierin dargestellte Ausführungsformen veranschaulicht und beschrieben wurden, werden Fachleute erkennen, dass die bestimmten gezeigten und beschriebenen Ausführungsformen durch eine Vielfalt von alternativen und/oder gleichwertigen Ausführungen ersetzt werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jedwede Anpassungen oder Abwandlungen der hierin besprochenen bestimmten Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung nur durch die Ansprüche und ihre Entsprechungen beschränkt wird.

Claims

Schaltungsanordnung, die aufweist: einen rückwärts leitenden Transistor (T₁) mit einer Gateelektrode (G) und einem Laststrompfad (C-E) zwischen einer Emitter-(E) und einer Kollektorelektrode (C), wobei der Transistor (T₁) dazu ausgebildet ist, einen Laststrom (I_L) in einer Vorwärtsrichtung und in einer Rückwärtsrichtung durch den Laststrompfad (C-E) zu leiten und durch ein entsprechendes Signal an der Gateelektrode (G) aktiviert oder deaktiviert zu werden; eine Gatesteuereinheit (10), die mit der Gateelektrode (G) verbunden ist und dazu ausgebildet ist, den Transistor (T₁) über die Gateelektrode (G) zu deaktivieren oder eine Aktivierung des Transistors (T₁) zu verhindern, wenn sich der Transistor (T₁) in einem rückwärts leitenden Zustand befindet; und eine Überwachungseinheit, die dazu ausgebildet ist, einen plötzlichen Anstieg einer Kollektor-Emitter-Spannung (V_CE) des rückwärts leitenden Transistors (T₁) zu detektieren, der auftritt, wenn der Laststrom (I_L) durch den Transistor Null durchquert, während der Transistor (T₁) durch die Gatesteuereinheit (10) deaktiviert ist oder während durch diese eine Aktivierung verhindert wird.
Schaltungsanordnung nach Anspruch 1, wobei der plötzliche Anstieg der Kollektor-Emitter-Spannung (V_CE) zu einem Gatestrom (i_GATE) führt und die Überwachungseinheit dazu ausgebildet ist, aus dem Gatestrom (i_GATE) ein Signal zu erzeugen, wobei das Signal einen Nulldurchgang des Laststroms (I_L) des Transistors anzeigt.
Schaltungsanordnung nach Anspruch 2, wobei das durch die Überwachungseinheit erzeugte Signal den Transistor (T₁) aktiviert.
Schaltungsanordnung nach einem der Ansprüche 1 bis 3, wobei die Überwachungseinheit durch eine Spannungsquelle (V+, V–) gespeist wird.
Schaltungsanordnung nach einem der Ansprüche 1 bis 4, wobei die Überwachungseinheit einen Stromspiegel aufweist.
Schaltungsanordnung nach einem der vorangehenden Ansprüche, wobei die Überwachungseinheit eine Stromquelle (I_S) und eine Diode (D1) aufweist.
Schaltungsanordnung nach einem der vorangehenden Ansprüche, wobei die Überwachungseinheit eine Spannungsquelle (V_S), einen Widerstand (R1) und eine Diode (D2) aufweist.
Schaltungsanordnung nach einem der vorangehenden Ansprüche, wobei die Überwachungseinheit einen frequenzkompensierten Spannungsteiler (R2, R3) aufweist.
Schaltungsanordnung nach Anspruch 5, wobei der Stromspiegel einen ersten und einen zweiten Strompfad umfasst; der Stromspiegel dazu ausgebildet ist, den Strom in dem ersten Strompfad aus dem Gatestrom (i_GATE) zu erzeugen; und der Stromspiegel derart ausgebildet ist, dass der Strom in dem zweiten Pfad (i*_GATE) gleich dem Strom in dem ersten Pfad oder direkt proportional dazu ist.
Schaltungsanordnung nach Anspruch 9, wobei der zweite Strompfad des Stromspiegels einen Schalter (S₂) aufweist; der zweite Strompfad des Stromspiegels eine Kapazität (C₁) parallel zu dem Schalter (S₂) aufweist, der durch den Strom, der in dem zweiten Strompfad (i*_GATE) des Stromspiegels fließt, geladen wird, wenn der Schalter (S₂) offen ist.
Verfahren zur Detektion eines Nulldurchgangs eines Laststroms (I_L) eines rückwärts leitenden Transistors (T₁) mit einer Gateelektrode (G) und einem Laststrompfad (E-C) zwischen einer Emitter-(E) und einer Kollektorelektrode (C), wobei das Verfahren einen plötzlichen Anstieg einer Kollektor-Emitter-Spannung (v_CE) des rückwärts leitenden Transistors (T,) detektiert, der auftritt, wenn ein Laststrom (I_L) durch den Transistor (T₁) Null durchquert, während sich der Transistor (T₁) in einem rückwärts leitenden Zustand befindet und durch ein entsprechendes Signal an der Gateelektrode (G) deaktiviert ist oder durch das Signal eine Aktivierung verhindert wird.
Verfahren nach Anspruch 11, das weiterhin das Verursachen eines Spannungshubs in einer Kapazität (C2) umfast, die Teil einer Überwachungseinheit ist, welche mit dem rückwärts leitenden Transistor (T₁) verbunden ist.
Verfahren nach Anspruch 12, das weiterhin das Aktivieren des rückwärts leitenden Transistors (T₁) als Reaktion auf den Spannungshub in der Kapazität (C2) umfasst.
Schaltungsanordnung, die aufweist: eine Halbbrückenschaltung, die zwei rückwärts leitende Transistoren (T_1TOP, T_1BOT) aufweist, die dazu ausgebildet sind, einen Laststrom (I_L) in Vorwärtsrichtung und in Rückwärtsrichtung zu leiten, wobei die Transistoren (T_1TOP, T_1BOT) jeweils einen Laststrompfad (C-E) und eine Gateelektrode (G) aufweisen und wobei ein gemeinsamer Schaltungsknoten der beiden Transistoren (T_1TOP, T_1BOT) einen Halbbrückenausgang darstellt, welcher dazu ausgebildet ist, einen Ausgangsstrom bereitzustellen; eine Gatesteuereinheit (10) für jeden Transistor (T_1TOP, T_1BOT), die mit der jeweiligen Gateelektrode (G) verbunden ist und die dazu ausgebildet ist, den jeweiligen Transistor (T_1TOP, T_1BOT) über die entsprechende Gateelektrode (G) zu deaktivieren oder eine Aktivierung des Transistors (T_1TOP, T_1BOT) zu verhindern, wenn sich der Transistor (T_1TOP, T_1BOT) in einem rückwärts leitenden Zustand befindet; und eine Überwachungseinheit für wenigstens einen der Transistoren (T_1TOP, T_1BOT), die mit der jeweiligen Gatesteuereinheit (10) verbunden ist und die dazu ausgebildet ist, einen plötzlichen Anstieg einer Kollektor-Emitter-Spannung (V_CE) des rückwärts leitenden Transistors (T_1TOP, T_1BOT) zu detektieren, der auftritt, wenn der Laststrom (I_L) durch den Transistor (T_1TOP, T_1BOT) Null durchquert, während der Transistor (T_1TOP, T_1BOT)durch die Gatesteuereinheit (10) deaktiviert ist oder wenn durch diese eine Aktivierung verhindert wird.