DE102012212552A1

DE102012212552A1 - Verfahren und Kommunikationsverbindung zur Datenübertragung zwischen mindestens zwei integrierten Bausteinen

Info

Publication number: DE102012212552A1
Application number: DE201210212552
Authority: DE
Inventors: Andreas Schmidtlein; Rainer Baumgaertner
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2012-07-18
Filing date: 2012-07-18
Publication date: 2014-01-23

Abstract

Die Erfindung betrifft ein Verfahren und eine Kommunikationsverbindung (11) zur Datenübertragung zwischen mindestens zwei integrierten Bausteinen (12, 13, 17). Die Bausteine (12, 13, 17) sind vorzugsweise steuergeräteinterne integrierte Bausteine. Um die Datenübertragung zwischen den Bausteinen (12, 13, 17) zu verbessern, wird vorgeschlagen, dass zur Datenübertragung in eine Richtung zwischen zwei Bausteinen (12, 13, 17) zwei Leitungen (a, b) genutzt werden, dass über jede der zwei Leitungen (a, b) ein binärer Datenstrom übertragen wird und dass pro Übertragungsschritt (15) ein Symbol (16) übertragen wird, das durch die Werte der binären Datenströme zu dem Übertragungsschritt (15) definiert ist.

Description

Stand der Technik
Die vorliegende Erfindung betrifft ein Verfahren zur Datenübertragung zwischen mindestens zwei integrierten Bausteinen. Ferner betrifft die Erfindung eine Kommunikationsverbindung zwischen zwei integrierten Bausteinen.
Integrierte Bausteine werden heutzutage häufig über ein sogenanntes Serial Peripheral Interface (SPI) oder SPI-ähnliche Kommunikationsverbindungen miteinander verbunden. Dies gilt insbesondere dann, wenn die integrierten Bausteine steuergeräteinterne Bausteine eines Steuergerätes sind. Hauptmerkmale einer solchen SPI- bzw. SPI-ähnlichen Kommunikationsverbindung sind hierbei Bus-, Stern- bzw. Punkt-zu-Punkt-Topologien, eine Datentaktleitung (CLK), eine oder mehrere Datenleitungen sowie eine Chip Select(CS)-Leitung pro Baustein.
Ferner sind aus dem Stand der Technik 1-Bit-serielle Kommunikationsverbindungen zur Datenübertragung zwischen integrierten Bausteinen bekannt. Hierbei erfolgt eine Datentaktrückgewinnung und/oder eine Synchronisation durch separate Takt-/Synch-Leitungen oder durch zusätzliche Bits im Datenstrom, die zusammen mit dem Nutzdaten über die Kommunikationsverbindung übertragen werden. Beispiele für 1-Bit-serielle Protokolle sind beispielsweise Biphase, das einen Zweiphasenmarkierungscode (biphase mark-code) verwendet, oder digRF, dass zur Übertragung von Videodaten eingesetzt wird.
In der Regel erfordern die meisten integrierten Bausteine, die mittels einer Kommunikationsverbindung zur Datenübertragung miteinander verbunden sind, einen zusätzlichen externen Systemtakt bzw. besitzen einen internen Oszillator zur Taktgenerierung aus zusätzlich zu den Nutzdaten übertragenen Bits.
Eine Kommunikationsverbindung nach dem SPI-Protokoll zur Datenübertragung zwischen integrierten Bausteinen hat die folgenden Einschränkungen bzw. Nachteile:

– Es kann lediglich eine relativ geringe Datenrate realisiert werden, da die Datenleitung zwischen den integrierten Bausteinen bidirektional genutzt wird, mit einer Datentaktleitung.
– An den integrierten Bausteinen ist eine große Anzahl von Pins und Leitungen erforderlich, insbesondere wenn mehr als zwei Bausteine miteinander verbunden werden sollen.
– Da das Datentaktsignal nur während des tatsächlichen Datentransfers anliegt, ist ein zusätzlicher Systemtakt in dem Baustein notwendig. Damit liegen mindestens zwei unterschiedliche Taktdomänen in dem empfangenen Baustein an (Datentakt der Datenübertragung und Systemtakt), so dass eine aufwendige Datensynchronisation erforderlich ist.
– Eine Auskopplung einzelner Bausteine (zum Beispiel für Versuchsträger) ist nicht oder nur mit extrem hohem Aufwand möglich, da bei dem SPI-Protokoll die Datenlaufzeit nie größer als die Hälfte der Datentaktperiode sein darf. Somit ist eine Verlängerung der Zuleitung mit einer Reduzierung der Datenrate verbunden. Und dies, obwohl zum Beispiel durch Einsatz von Low Voltage Differential Signaling(LVDS)-Treiberbausteinen die Erzielung einer höheren Bandbreite theoretisch möglich wäre.
– Die Übertragung eines Datenpakets (in der Regel 8, 16 bzw. 32 Bit) kann nicht unterbrochen werden, beispielsweise zur Übertragung eiliger Daten. Die eiligen Daten können frühestens nach der Übertragung des vollständigen Datenpakets übertragen werden.

Die Verbindung von integrierten Bausteinen mittels einer 1-Bit-seriellen Kommunikationsverbindung hat die folgenden Einschränkungen bzw. Nachteile:

– Es ist ein zusätzlicher Systemtakt notwendig, um das Einlesen des seriellen Datenprotokolls zu gewährleisten. Der Systemtakt muss dabei entweder um ein Vielfaches größer als der Datentakt sein oder es muss zusätzlich eine aufwendige Phasenregelschleife(sog. Phase-Locked Loop, PLL)-Schaltung zur Datentaktrückgewinnung vorhanden sein.
– Es sind zusätzliche Bits im Datenstrom notwendig, um die Rückgewinnung von Daten, Synchronisation und Datentakt zu ermöglichen (wie beispielsweise bei CAN). Dadurch ergibt sich eine geringere Nutzdatenrate bzw. Netto-Datenrate.
– Damit nach dem 1-Bit-seriellen Protokoll mit Taktrückgewinnung zum ersten Mal Daten übertragen werden können, ist eine Aufstartphase notwendig, bei der die Rückgewinnung von Daten, Synchronisation und Datentakt kalibriert wird.
– Bei Störungen in dem übertragenen Signal (Verlust der Synchronisierung) ist eine zeitaufwendige Resynchronisierungsphase erforderlich.
– Es liegen zwei separate Taktdomänen (Datentakt und Systemtakt) vor, so dass eine Datensynchronisierung erforderlich ist.
– Der Aufwand für die Datentaktrückgewinnung wächst überproportional mit dem maximal möglichen Datentakt.
– Es ist eine hohe Technologieanforderung bezüglich der Realisierung der Taktrückgewinnung erforderlich, insbesondere bei hohen Datenraten.

Offenbarung der Erfindung
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine neuartige Datenübertragung zwischen integrierten Bausteinen vorzuschlagen, die nicht den Beschränkungen der heute gebräuchlichen Verfahren unterliegt. Insbesondere soll mit der vorliegenden Erfindung eine Reduzierung der Pinanzahl, der Komplexität und der Größe der integrierten Bausteine sowie des Verdrahtungsaufwands zwischen den Bausteinen und gleichzeitig eine Erhöhung der möglichen Datenrate bei reduzierter Komplexität erzielt werden. Weitere Aufgaben der vorliegenden Erfindung sind die Erhöhung der Protokollrobustheit und die Möglichkeit zur Auskopplung von Bausteinen über längere Strecken hinweg.
Zur Lösung dieser Aufgabe wird ausgehend von dem Verfahren zur Datenübertragung der eingangs genannten Art vorgeschlagen, dass zur Datenübertragung in eine Richtung zwischen Bausteinen zwei Leitungen genutzt werden, dass über jede der zwei Leitungen ein binärer Datenstrom übertragen wird und dass pro Übertragungsschritt ein Symbol übertragen wird, das durch die Werte der binären Datenströme zu dem Übertragungsschritt definiert ist.
Mit der vorliegenden Erfindung wird also eine 2-Bit-serielle Schnittstelle bzw. Kommunikationsverbindung realisiert, bei der auf jeder der beiden Leitungen ein binärer Datenstrom ausgegeben wird. Durch geeignete Codierung der Bitwerte der beiden Datenströme kann pro Übertragungsschritt ein Symbol übertragen werden, das mehr Informationen als die Bitwerte der beiden Datenströme enthalten kann. Insbesondere kann jedes der Symbole bei Bitwerten von 0 oder 1 vier verschiedene Werte annehmen. Aufgrund der Codierung können über die beiden Leitungen Daten, Datentakt und eine Frame-Start Information (zur Kennzeichnung des Anfangs eines Übertragungsrahmens) übertragen werden. Die Übertragung erfolgt durch sequentielle Ausgabe der einzelnen Symbole auf den zwei Leitungen. Statische Muster werden dadurch verhindert, dass statt der Wiederholung eines Symbols ein spezielles "Repeat" Symbol ausgegeben wird, das andere Bitwerte umfasst als das zuvor übertragene Symbol. Die Codierung basiert vorzugsweise auf vier Symbolen "0", "1", "Repeat", und "Frame-Start", die über die beiden Leitungen übertragen werden können.
Dadurch ist sichergestellt, dass mindestens auf einer der beiden Übertragungsleitungen ein Pegelwechsel pro ausgegebenem Symbol, das heißt pro Übertragungsschritt stattfindet. Pro Übertragungsschritt wird also ein Symbol auf die zwei Leitungen gelegt. Da damit ein Pegelwechsel pro übertragenem Symbol erfolgt, ist die Datentakt-Rückgewinnung bzw. Decodierung mit einfacher Logik möglich. Vorzugsweise kann dabei der rückgewonnene Datentakt als Systemtakt des Empfängerbausteins genutzt werden.
Der Beginn einer Datenübertragungseinheit (eines sog. Übertragungsrahmens) ist vorzugsweise durch ein definiertes Symbol "Frame-Start" gekennzeichnet. Damit ist die Grundstruktur des Datenübertragungsprotokolls bereits auf der physikalischen Codierung verfügbar. Dies ermöglicht, zum Beispiel nach einem Übertragungsfehler eine sofortige Fortsetzung der Datenübertragung mit der nächsten Datenübertragungseinheit. Eine zeitaufwendige Aufstartphase ist deshalb nicht notwendig. Start Up-Zeiten zur Synchronisierung der Taktkalibrierung bzw. zum Finden von Synchronisationsmustern, wie dies bei der 1-Bit-seriellen Codierung erforderlich ist, sind bei der vorliegenden Erfindung nicht notwendig. Dadurch wird ein sehr einfaches und robustes Datenübertragungsprotokoll ermöglicht, das zur Erzielung einer relativ hohen Netto-Datenübertragungsrate geeignet ist.
Eine geeignete Codierung muss sicherstellen, dass jedem Symbol "0", "1", "Repeat", "Frame-Start" jeweils ein eindeutiger Signalpegel an den beiden Signalleitungen zugeordnet ist. Dabei gibt es eine Vielzahl möglicher Codierungen bei der Übertragung von vier Symbolen über zwei Leitungen. So wäre es beispielsweise denkbar, dass das Symbol "0" durch (0, 0) (die Werte in Klammern bedeuten: Bitwert auf der ersten Signalleitung, Bitwert auf der zweiten Signalleitung), das Symbol "1" durch (1, 1), das Symbol "Repeat" durch (1, 0) und das Symbol "Frame-Start" durch (0, 1) codiert ist. Eine Vielzahl anderer Codierungsmöglichkeiten ist denkbar. Die logische Schnittstellen-Funktion ist dabei bei allen möglichen Codierungen sichergestellt. Die Wahl einer bestimmten Codierung kann vorteilhaft sein, wenn dadurch zum Beispiel das elektromagnetische Abstrahlungsverhalten der Kommunikationsverbindung positiv beeinflusst wird. Ferner kann beispielsweise die Symbolauftretungswahrscheinlichkeit als Kriterium für die Wahl einer bestimmten Codierung genutzt werden ("Frame-Start" tritt beispielsweise weniger häufig auf als andere Symbole). Ebenso kann bei der Wahl einer geeigneten Codierung die Eigenschaft ausgenutzt werden, dass der Übergang von "Frame-Start" auf "Repeat" nicht zwingend benötigt wird. Grundsätzlich sind also viele verschiedene Codierungen möglich, unter Berücksichtigung vorgegebener Randbedingungen und Anforderungen der Kommunikationsverbindung können aber bestimmte Codierungen vorteilhafter gegenüber anderen Codierungen sein.
Die vorliegende Erfindung hat den Vorteil, dass Daten auf jeder Flanke, das heißt bei jedem Übertragungsschritt, anliegen, so dass sich eine Reduzierung der maximalen Datentaktfrequenz bei gleichbleibender Datenübertragungsrate ergibt. Das wiederum kann zu einer Reduzierung der elektromagnetischen Interferenz (EMI) durch Reduzierung der Flankensteilheit führen. Ferner bietet die vorliegende Erfindung die Möglichkeit, während der Datenübertragung die Datentaktfrequenz zu variieren, da die Datenübertragung nur an den Pegelwechseln hängt. Dadurch kann zum Beispiel eine Reduzierung der elektromagnetischen Abstrahlung erreicht werden.
Weitere Vorteile im Vergleich zu einer 1-Bit-seriellen Schnittstelle ergeben sich durch die Reduzierung des Aufwands der Datentaktrekonstruktion im Empfängerbaustein. Eine separate Taktversorgung (Datentaktleitung und PLL bzw. Quarz und Oszillator) im Empfängerbaustein können eingespart werden. Außerdem weist die Erfindung eine geringere Empfindlichkeit bezüglich der Flankensteilheit im Vergleich zu üblichen 1-Bit-seriellen Protokollen auf. Dadurch ist das Potential zur Reduzierung der elektromagnetischen Abstrahlung größer als bei einer 1-Bit-seriellen Schnittstelle. Dank des dedizierten "Frame-Start"-Symbols ist die Basisstruktur des Übertragungsprotokolls auf der untersten Ebene (Physical Layer) bekannt. Es ist kein zusätzlicher Overhead notwendig, um den Anfang eines Frames (einer Datenübertragungseinheit) zu detektieren. Bei der Erfindung werden gewissermaßen der Physical Layer und der logische Layer zusammengeführt. Darüber hinaus ist bei der Erfindung kein expliziter Start Up notwendig, da die Datenübertragung bereits nach dem ersten Frame steht. Eventuelle Störungen der Datenübertragung sind auf ein Frame begrenzt. Ferner erfolgt bei der vorliegenden Erfindung eine kontinuierliche Resynchronisierung während der Datenübertragung. Bei gleicher Logikkomplexität ist mit der vorliegenden Erfindung eine höhere Frequenz möglich als bei 1-Bit-seriellen Realisierungen, da die Empfängerschaltung deutlich einfacher zu realisieren ist und mit geringerer Verzögerung arbeitet. Schließlich ergibt sich mit der vorliegenden Erfindung eine deutliche Reduzierung der zusätzlichen Synchronisations-Informationen im Vergleich zu herkömmlichen 1-Bit-seriellen Schnittstellen. Damit kann eine höhere Nettodatenrate erzielt werden.
Im Vergleich zu herkömmlichen SPI-Schnittstellen hat die vorliegende Erfindung den Vorteil, dass bei steuergeräteinternen integrierten Bausteinen die Pinanzahl im Steuergerät reduziert werden kann. Außerdem kann die Datenrate bei gleicher Taktfrequenz gegenüber SPI erhöht werden. Aufgrund der unidirektionalen Verbindung bei der vorliegenden Erfindung ist die Geschwindigkeit der Datenübertragung nur durch die Technologie der integrierten Bausteine (zum Beispiel eines ASIC) begrenzt. Die Grenze der Übertragungsgeschwindigkeit ist begrenzt durch die zeitliche Auflösung der Flanken und die maximale Taktfrequenz der synchronen Logik im integrierten Baustein. Auf den beiden Signalleitungen darf keine große Phasendifferenz (Laufzeitdifferenz) auftreten.
Nachfolgend werden anhand der Figuren weitere Vorteile und Merkmale von einigen beispielhaften Ausführungsformen der vorliegenden Erfindung näher erläutert. Dabei kann die vorliegende Erfindung die angegebenen Vorteile und Merkmale auch in anderen als den ausdrücklich erwähnten Kombinationen aufweisen. Es zeigen:
1 ein Beispiel für ein System mit zwei systeminternen integrierten Bausteinen, die mittels einer erfindungsgemäßen Kommunikationsverbindung zum Zwecke einer Datenübertragung miteinander in Verbindung stehen;
2 Signalverläufe von binären Datenströmen, die über die zwei Leitungen der Kommunikationsverbindung aus 1 übertragen werden;
3 ein Beispiel für ein System mit zwei systeminternen integrierten Bausteinen, die mittels einer SPI-Kommunikationsverbindung zum Zwecke einer Datenübertragung miteinander in Verbindung stehen;
4 Signalverläufe von binären Datenströmen, auf den Leitungen der SPI-Kommunikationsverbindung aus 3;
5 ein Beispiel für eine mögliche Codierung von über die Kommunikationsverbindung übertragenen Symbolen;
6 die Signalverläufe der binären Datenströme auf den zwei Leitungen der erfindungsgemäßen Kommunikationsverbindung bei einer Codierung gemäß 5;
7 ein Zustandsdiagramm für das erfindungsgemäße Verfahren zur Datenübertragung;
8 ein Beispiel für eine Empfänger-Schaltung zur Taktrückgewinnung für das erfindungsgemäße Verfahren zur Datenübertragung;
9 die entsprechenden Signalverläufe in der Schaltung zur Taktrückgewinnung gemäß 8;
10 ein erstes Ausführungsbeispiel für eine mögliche Topologie von zwei integrierten Bausteinen, die mittels der erfindungsgemäßen Kommunikationsverbindung zur Datenübertragung miteinander in Verbindung stehen;
11 ein weiteres Beispiel für eine mögliche Topologie zweier integrierter Bausteine, die über eine erfindungsgemäße Kommunikationsverbindung miteinander in Verbindung stehen;
12 ein weiteres Beispiel für eine mögliche Topologie von drei integrierten Bausteinen, die mittels mehrerer erfindungsgemäßer Kommunikationsverbindungen zur Datenübertragung miteinander in Verbindung stehen;
13 eine weitere mögliche Topologie von drei integrierten Bausteinen, die mittels mehrerer erfindungsgemäßer Kommunikationsverbindungen zur Datenübertragung miteinander in Verbindung stehen;
14 ein weiteres Beispiel für eine Topologie von drei integrierten Bausteinen, die mittels mehrerer erfindungsgemäßer Kommunikationsverbindungen miteinander in Verbindung stehen;
15 ein beispielhafter Aufbau einer funktionalen Einheit aus Sende- und Empfangsschnittstelle eines Bausteins, der mittels einer erfindungsgemäßen Kommunikationsverbindung an einen anderen Baustein zur Datenübertragung angeschlossen werden kann; und
16 verschiedene Beispiele von Codierungsmöglichkeiten bei einer Übertragung von vier Symbolen über zwei Leitungen der Kommunikationsverbindung.
3 zeigt eine aus dem Stand der Technik bekannte SPI-Kommunikationsverbindung. Diese ist in ihrer Gesamtheit mit dem Bezugszeichen 1 bezeichnet. Die SPI-Verbindung 1 verbindet zwei integrierte Bausteine 2, 3, die Bestandteil eines übergeordneten Systems 4 sind, zum Zwecke einer Datenübertragung miteinander. Das übergeordnete System 4 ist beispielsweise ein Steuergerät, insbesondere ein Kraftfahrzeugsteuergerät, beispielsweise ein Steuergerät zur Realisierung einer ABS(Antiblockiersystem)- oder einer ESP(elektronisches Stabilitätsprogramm)-Funktionalität. Bei den Bausteinen 2, 3 handelt es sich somit vorzugsweise um steuergeräteinterne, integrierte Bausteine. Einer der Bausteine, beispielsweise der Sender-Baustein 2, kann als ein Mikrocontroller ausgebildet sein. Der andere Baustein, beispielsweise der Empfängerbaustein 3, kann als eine Treiberendstufe, ein Systembaustein, ein Sensor oder ein Aktor ausgebildet sein. Am Beispiel eines ESP-Steuergeräts 4 kann der Empfänger-Baustein 3 beispielsweise eine elektromagnetische Spule oder mehrerer solcher Spulen zur Ansteuerung von einem oder mehreren Hydraulikventilen der Bremskreisläufe der einzelnen Fahrzeugräder aufweisen.
Zwischen den integrierten Bausteinen 2, 3 ist – wie gesagt – die SPI-Kommunikationsverbindung 1 angeordnet, die in dem dargestellten Beispiel eine Punkt-zu-Punkt-Topologie aufweist. Die SPI-Kommunikationsverbindung 1 umfasst eine Datentaktleitung (CLK), eine oder mehrere Datenleitungen (SIMO: Slave In Master Out, SOMI: Slave Out Master In) sowie eine Chip Select-Leitung (CS) pro Empfänger-Baustein 3.
In 4 sind die Signalverläufe auf den Leitungen CLK, SOMI, SIMO, CS, der SPI-Kommunikationsverbindung 1 beispielhaft dargestellt. Auf der x-Achse ist die Zeit t aufgetragen, wobei über die Zeit t verteilt angeordnete vertikale Linien die einzelnen Übertragungsschritte der Datenübertragung kennzeichnen. Sobald die Chip Select-Leitung CS von "High" auf "Low" wechselt, weiß der Empfänger-Baustein, dass die auf den Datenleitungen SIMO, SOMI übertragenen Daten für den Empfänger-Baustein 3 bestimmt sind (Datenleitung SIMO) bzw. von diesem stammen (Datenleitung SOMI). Die über die Datenleitungen SIMO, SOMI übertragenen Daten sind so lange für den Empfänger-Baustein 3 bestimmt bzw. stammen so lange von diesem, wie die Chip Select-Leitung auf "Low" liegt. Die Datentaktleitung CLK gibt den Datentakt vor, aber nur während die Chip Select-Leitung auf "Low" liegt, und definiert so die einzelnen Übertragungsschritte.
1 zeigt dagegen eine erfindungsgemäße Kommunikationsverbindung 11, die zwischen zwei integrierten Bausteinen 12, 13 angeordnet ist und diese zur Datenübertragung miteinander verbindet. Die Datenübertragung erfolgt dabei lediglich in einer Richtung, nämlich von dem Sender-Baustein 12 zu dem Empfänger-Baustein 13. Es handelt sich also um eine unidirektionale Kommunikationsverbindung 11. Auch bei der vorliegenden Erfindung können die über die Kommunikationsverbindung 11 miteinander verbundenen integrierten Bausteine 12, 13 Bestandteil eines übergeordneten Systems 14 sein, das beispielsweise als ein Steuergerät, insbesondere als ein beliebiges Kraftfahrzeugsteuergerät ausgebildet ist.
Wie in 1 dargestellt, sind bei der erfindungsgemäßen Kommunikationsverbindung 11 zur Datenübertragung in eine Richtung zwischen den zwei Bausteinen 12, 13 zwei Leitungen a, b, vorgesehen. Über jede der zwei Leitungen a, b wird ein binärer Datenstrom übertragen, wie dies beispielhaft in 2 dargestellt ist. Dabei definieren auch hier die über die Zeitachse t verteilt angeordneten vertikalen Linien die einzelnen Übertragungsschritte 15. Pro Übertragungsschritt 15 wird bei der erfindungsgemäßen Kommunikationsverbindung 11 ein Symbol 16 übertragen, das durch die Werte der binären Datenströme (a, b in 2) zu dem entsprechenden Übertragungsschritt 15 definiert bzw. codiert ist.
Durch Übertragung eines binären Datenstroms (0 oder 1) über die zwei Leitungen a, b der Kommunikationsverbindung 11 kann das in einem Übertragungsschritt 15 übertragene Symbol 16 einen von vier verschiedenen Werten annehmen. In dem vorliegenden Beispiel kann das Symbol 16 beispielsweise die Werte "0" und "1" annehmen. Ferner kann das Symbol 16 den Zustand "Frame-Start" („F“) oder "Repeat" („R“) annehmen.
Ein beispielhafter Aufbau einer funktionalen Einheit als Bestandteil eines Bausteins, bspw. eines Bausteins 12; 13, zum Senden und Empfangen von Daten an bzw. von einem anderen Baustein, bspw. eines Bausteins 13; 12, ist in 15 dargestellt und in ihrer Gesamtheit mit dem Bezugszeichen 22 bezeichnet. Die funktionale Einheit 22 umfasst eine Sendeschnittstelle 20 (Tx) und eine Empfangsschnittstelle 21 (Rx). Sie ferner eine Schaltung 23 zur Taktaufbereitung auf den über die Leitungen a1, b1 empfangenen Signalen und zur Generierung eines Systemtakts 24. Außerdem verfügt die funktionale Einheit 22 über eine Datenverarbeitungseinrichtung 25, welche die über die Leitungen a1, b1 empfangnen Daten weiterverarbeitet und/oder die für eine Datenübertragung über die Leitungen a2, b2 vorgesehenen Daten generiert und/oder aufbereitet. Ein für die Datenübertragung über die Leitungen a2, b2 erforderlicher Datentakt 26 steht in der funktionalen Einheit 22 zur Verfügung. Er wird entweder in der funktionalen Einheit 22 generiert oder von außerhalb zugeführt.
Die Decodierung der empfangenen Daten erfolgt in einem Decodierer 27. Dieser rekonstruiert aus den Pegelwechseln auf den Leitungen a1, b1 sowohl den Datentakt als auch die einzelnen Datenbits. Eine Daten-Deserialisierungseinrichtung 28 verwendet den Datentakt und die Datenbits, um ein entsprechendes Datenwort zu erzeugen. Aus den seriell eingehenden Datenbits kann beispielsweise mittels eines Schieberegisters ein entsprechendes Datenwort erzeugt werden. Der Datentakt 26 kann zum Beispiel über die Taktaufbereitungsschaltung 23 weiterverarbeitet werden und dann als Systemtakt 24 verwendet werden. Die Taktaufbereitungsschaltung 23 kann zum Beispiel den Datentakt 26 unverändert weitergeben oder herunterteilen oder diesen erhöhen. Die von der Deserialisierungseinrichtung 28 gelieferten Daten werden dann zum Beispiel über einen Datenbus der weiteren Datenverarbeitung in der Datenverarbeitungseinrichtung 25 zur Verfügung gestellt. Die Sendeschnittstelle 20 wandelt Datenworte aus der Datenverarbeitungseinrichtung 25 mittels einer Daten-Serialisierungseinrichtung 29 und dem Datentakt 26 in einen Bitstrom um. Dieser Bitstrom wird von der Codierungsschaltung 30 unter Zuhilfenahme des Datentakts 26 in entsprechende Pegelwechsel an den Leitungen a2, b2 gewandelt. Der von der Sendeschnittstelle 20 verwendete Datentakt 26 muss nicht identisch zu dem von der Empfängerschnittstelle 21 rekonstruierten Datentakt 26 sein.
Bei dem System zur Datenübertragung zwischen mindestens zwei integrierten Bausteinen 12, 13 gemäß der vorliegenden Erfindung handelt es sich also um ein selbstsynchronisierendes System. Da bei der vorliegenden Erfindung nicht einzelne Bits, sondern Symbole übertragen werden, kann einfach ein Symbol "F" zu einem beliebigen Zeitpunkt übersandt werden. Dies bewirkt ein Löschen des Schieberegisters, in dem Datenbits des derzeit empfangenen Datenwortes abgespeichert sind. Unmittelbar danach kann sofort mit der Übertragung des ersten Datenbits eines eiligen Datenwortes begonnen werden, das dann an der entsprechenden Stelle in dem Schieberegister abgespeichert wird.
In den 10 bis 14 sind beispielhaft verschiedene Topologien für eine Datenübertragungsanordnung nach dem erfindungsgemäßen Verfahren unter Verwendung der erfindungsgemäßen Kommunikationsverbindung dargestellt. Auch bei den Ausführungsbeispielen der 10 bis 14 können die verschiedenen Bausteine, die über eine Kommunikationsverbindung 11 miteinander in Verbindung stehen, Bestandteil eines übergeordneten Systems 14 sein, beispielsweise eines Steuergeräts, insbesondere eines Kraftfahrzeugsteuergeräts. Im einfachsten Fall erfolgt gemäß 10 eine Datenübertragung in einer Richtung von einem sendenden Baustein 12 zu einem empfangenden Baustein 13. Der sendende Baustein 12 verfügt über die Sender-Schnittstelle 20, und der empfangende Baustein 13 verfügt über die Empfänger-Schnittstelle 21. Zwischen den Schnittstellen 20, 21 ist die Kommunikationsverbindung 11 umfassend zwei Leitungen a, b angeordnet. Die Datenübertragung erfolgt in 10 somit mittels einer 2-Leitungs Übertragungsstrecke gerichtet (unidirektional) von dem sendenden Baustein 12 zu dem empfangenden Baustein 13.
Um zusätzlich eine Übertragung in einer entgegengesetzten Richtung von dem Baustein 13 zu dem Baustein 12 zu erhalten, ist eine weitere Kommunikationsverbindung 11' (Rückverbindung) in Form einer weiteren 2-Leitungs Übertragungsstrecke von dem Baustein 13 zu dem Baustein 12 erforderlich, wie dies beispielhaft in 11 dargestellt ist. Die Topologie aus 11 zeigt zwei integrierte Bausteine 12, 13, die über eine Kommunikationsverbindung 11 und die Rückverbindung 11' miteinander in Verbindung sind. Durch die beiden Kommunikationsverbindungen 11, 11' kann eine bi-direktionale Datenübertragung zwischen den Bausteinen 12, 13 realisiert werden. Insgesamt zeigt 11 den einfachsten Fall einer Ringtopologie. Die weitere Kommunikationsverbindung 11‘ umfasst die zwei Leitungen a2, b2. Jeder der integrierten Bausteine 12, 13 verfügt in diesem Fall über eine Sender-Schnittstelle 20 sowie über eine Empfänger-Schnittstelle 21. Vorzugsweise ist die Datenübertragung über die weitere Kommunikationsverbindung 11', das heißt die Datenübertragung von dem Baustein 13 zu dem Baustein 12, ebenfalls von dem Baustein 12 initiiert. Das heißt, für jeden Übertragungsrahmen (sogenanntes Frame), den der Baustein 12 über die Kommunikationsverbindung 11 sendet, sendet der Baustein 13 über die weitere Kommunikationsverbindung 11' einen Übertragungsrahmen an den Baustein 12. Es ist jedoch ebenfalls denkbar, dass die beiden Bausteine 12, 13 die beiden 2-Leitungs Übertragungsstrecken 11, 11' völlig unabhängig voneinander betreiben.
Das erfindungsgemäße Verfahren ist sowohl in einer Ringtopologie (12) als auch in einer Sterntopologie (vgl. 14) oder in einer Bustopologie (vgl. 13) realisierbar. Dabei zeigen die 12 bis 14 jeweils eine beispielhafte Ausgestaltung mit drei Bausteinen 12, 13, 17. Es wird allerdings angemerkt, dass die Anzahl der möglichen Bausteine, die mittels einer erfindungsgemäßen Kommunikationsverbindung 11, 11' bzw. 11" zur Datenübertragung in Verbindung stehen, beliebig sein kann. xxx
Vorzugsweise ist der integrierte Baustein 12 ein Mikrocontroller und sind die Bausteine 13, 17 anwendungsspezifische integrierte Bausteine (ASICs). Generell ist die Verbindung der unterschiedlichsten Bausteine 12, 13, 17 denkbar, solange die entsprechenden Schnittstellen 20, 21 vorhanden sind. Heutzutage gebräuchliche integrierte Bausteine sind beispielsweise Treiberendstufen, Systembausteine, Sensoren, Aktoren und so weiter.
In 5 ist beispielhaft eine Codierungstabelle für die Übertragung von Symbolen über die zwei Leitungen a, b nach dem erfindungsgemäßen Verfahren dargestellt. So können die verschiedenen Codes der übertragenen Symbole derart codiert werden, dass der Code "0" durch die Übertragung eines Bits "High" oder "1" auf der Leitung a und die Übertragung eines Bits "Low" oder "0" auf der Leitung b charakterisiert ist. Der Code "1" kann dann beispielsweise durch ein Bit "High" oder "1" auf beiden Leitungen a, b charakterisiert sein. Der Code "Repeat" oder "R" ist durch ein Bit "Low" oder "0" auf der Leitung a und durch ein Bit "High" oder "1" auf der Leitung b charakterisiert. Der Code "Frame-Start" oder "F" ist dann durch ein Bit "Low" oder "0" sowohl auf der Leitung a als auch auf der Leitung b charakterisiert. Selbstverständlich sind eine Vielzahl anderer Codierungsmöglichkeiten denkbar. Weitere Beispiele für mögliche Codierungen können der 16 entnommen werden, wobei in den Spalten beispielsweise (01) bedeutet, dass auf der Leitung a ein Bit "Low" oder "0" und auf der Leitung b ein Bit "High" oder "1" übertragen wird. Aber auch die Aufzählung in 16 ist nicht vollständig und abschließend, und es sind weitere Codierungsmöglichkeiten denkbar, die hier nicht explizit aufgeführt sind. Die Wahl einer geeigneten Codierung der übertragenen Symbole kann beispielsweise auch von äußeren Randbedingungen oder von speziellen Anforderungen an die Kommunikationsverbindung 11 abhängen mit dem Ziel, beispielsweise die elektromagnetische Interferenz (EMI), das heißt das Störverhalten der Datenübertragung und dessen Auswirkung auf andere elektronische Komponenten des Steuergeräts, zu minimieren.
In 6 sind beispielhaft Signalverläufe für die über die Leitungen a, b übertragenen binären Datenströme und der aus den zu einem bestimmten Zeitpunkt oder Übertragungsschritt übertragenen Bits resultierende Codewert der übertragenen Symbole aufgetragen. Dabei wird auf die Codierung gemäß 5 Bezug genommen. Eine Übertragung eines Bits "Low" oder "0" sowohl auf der Leitung a als auch auf der Leitung b resultiert in einem Code "F" für das Symbol (vgl. den ersten Übertragungsschritt in 6). Die Übertragung eines Bits "High" oder "1" auf der Leitung a und eines Bits "Low" oder "0" auf der Leitung b resultiert in einem Code "0" des Symbols (vgl. den zweiten Übertragungsschritt in 6). Die Übertragung eines Bits "High" oder "1" sowohl auf der Leitung a als auch auf der Leitung b resultiert in einem Code-Wert "1" des Symbols (vgl. den dritten Übertragungsschritt in 6). Die Übertragung eines Bits "Low" bzw. "0" auf der Leitung a und eines Bits "High" oder "1" auf der Leitung b resultiert schließlich in einem Code "R" des Symbols (vgl. den vierten Übertragungsschritt in 6). So ergeben sich auch für die nachfolgenden Übertragungsschritte in Abhängigkeit von dem in dem jeweiligen Übertragungsschritt über die Leitungen a, b übertragenen Bits entsprechende Symbole bzw. Code-Werte. In der unteren Zeile der Tabelle ist der resultierende übertragene Wert angegeben. So bedeutet bspw. das Symbol „R“, dass der Symbolwert des vorangegangenen Übertragungsschritts wiederholt wird.
In 7 sind die verschiedenen Zustände bzw. möglichen Codes der Symbole des erfindungsgemäßen Datenübertragungsverfahrens sowie die verschiedenen möglichen Übergänge zwischen den verschiedenen Zuständen dargestellt. Der Übergang von dem Symbol "F" auf das Symbol "R" wird nicht zwingend zur Kodierung benötigt. Er könnte deshalb für weiterführende bzw. andere Funktionen verwendet werden. Ebenso kann festgestellt werden, dass verschiedene Übergänge von einem Zustand in einen anderen Zustand häufiger auftreten werden als andere. So ist beispielsweise davon auszugehen, dass in der Praxis ein Übergang von dem Code-Wert "1" oder dem Code-Wert "0" auf den Code "F" nicht so häufig auftreten wird wie ein Übergang zwischen den Code-Werten "1" und "0" und/oder ein Übergang zwischen einem der Code-Werte "1" oder "0" auf den Code "R". Diese Auftrittswahrscheinlichkeit der verschiedenen Übergänge in der Praxis kann dazu benutzt werden, die Codierung der Symbole zu optimieren, um bestimmte äußere Randbedingungen, beispielsweise eine Reduzierung der EMI, besser erfüllen zu können.
In 8 ist ein Beispiel für eine Schaltung zur Taktrückgewinnung dargestellt, wie sie beispielsweise in einer Decodierungsschaltung 27 einer Empfänger-Schnittstelle 21 Anwendung findet. In dem dargestellten Beispiel einer Schaltung werden die auf den Leitungen a, b eingehenden binären Datenströme einerseits auf ein Verzögerungsglied 40 mit der Verzögerungszeit und andererseits auf ein XOR-Gatter 41 geführt. Die Verzögerungszeit Τ (tau) der Verzögerungsglieder 40 sollte deutlich kürzer gewählt sein als die Bitrate des empfangenen binären Datenstroms. Mit anderen Worten, die Verzögerungszeit Τ sollte deutlich kürzer sein als eine Periode des Datentaktsignals CLK. Vorzugsweise beträgt die Verzögerungszeit Τ höchstens ein Drittel der Bitrate. Der um die Verzögerungszeit Τ verzögerte binäre Datenstrom von der Leitung a bzw. b wird dann an einen zweiten Eingang des XOR-Gatters 41 angelegt. Das XOR-Gatter 41 liefert am Ausgang den Wert "0", wenn an beiden Eingängen der Wert "0" oder der Wert "1" anliegt.
In 9 ist ein beispielhafter Signalverlauf für die binären Datenströme auf den Leitungen a, b dargestellt. Die Signalverläufe der Ausgangssignale a‘, b‘ der XOR-Gatter 41, die sich aus den binären Datenströmen auf den Leitungen a, b und einer beispielhaft eingestellten Verzögerungszeit Τ ergeben, sind ebenfalls in 9 dargestellt. Die Ausgangssignale a‘, b‘ der beiden XOR-Gatter 41 werden dann an die Eingänge eines OR-Gatters 42 angelegt. Das OR-Gatter 42 liefert am Ausgang immer eine "1", es sei denn, an beiden Eingängen a‘, b‘ liegt eine "0" an. Das Ausgangssignal clk0 des OR-Gatters 42 hat bereits eine große Ähnlichkeit mit dem Datentaktsignal CLK 26. Mittels einer Konditionierungseinrichtung 43 wird aus dem Ausgangssignal clk0 ein "sauberes" Taktsignal CLK 26 generiert. Beispielsweise wird durch die Konditionierungseinrichtung 43 versucht, das Erfordernis zu erfüllen, dass 50% des Taktsignals 26 auf "High" bzw. "Low" liegen sollten. Das resultierende, konditionierte Taktsignal CLK 26 ist in 9 ebenfalls dargestellt.
Bei bitseriellen Übertragungen nach dem Stand der Technik dauert die Suche nach einem Synchronisierungsmuster lange. Somit werden bei dem aus dem Stand der Technik bekannten Protokollen eine Vielzahl von Datenbits übertragen, ohne dass das System synchronisiert wäre und ohne dass die übertragenen Datenbits empfangen werden könnten. Dadurch ergibt sich aufgrund der erforderlichen Synchronisierung bzw. Resynchronisierung des Systems 4 eine relativ große Verzögerung. Bei der vorliegenden Erfindung muss kein Synchronisierungsmuster gefunden und aus den übertragenen Daten extrahiert werden. Die vorliegende Erfindung schlägt eine kontinuierliche, sofort einsatzbereite Taktrückgewinnung vor.
Ein ganz besonderer Vorteil der Schaltung zur Taktrückgewinnung, wie sie im Rahmen der vorliegenden Erfindung eingesetzt werden kann und in 8 gezeigt ist, ist die rasche Generierung des Taktsignals 26 ohne große Verzögerungen. Als einzige Verzögerung treten die Gatterlaufzeiten auf. Insbesondere gehen keine empfangene Datenbits verloren, da bereits zum Empfang des ersten Datenbits über die Leitungen a, b die erforderliche Datentaktrate 26 vorliegt. Dies ist ein entscheidender Vorteil gegenüber dem Stand der Technik, wo erst das Taktsignal auf den Datenstrom auf synchronisiert und ein Phasenregelkreis (PLL) arretiert werden muss, bevor mit dem Empfang von Datenbits begonnen werden kann. Die vorliegende Erfindung erlaubt somit eine extrem schnelle Synchronisierung des empfangenden Bausteins 13.
Das hat wiederum den Vorteil, dass die Empfänger-Schnittstelle 21 oder sogar der gesamte empfangende Baustein, bspw. der Baustein 13, stillgelegt (in einen „Sleep Mode“ versetzt) werden kann, wenn es auf absehbare Zeit nicht benutzt wird. Bei Bedarf kann die Schnittstelle 21 bzw. der Baustein 13 dann innerhalb kürzester Zeit „aufgeweckt“ werden und ist sofort synchronisiert und steht sofort für einen Datenempfang zur Verfügung. Dadurch wird eine Energieeinsparung möglich, die insbesondere in Kraftfahrzeugen von großer Bedeutung ist, da die Fahrzeugbatterie geschont wird.
Die vorliegende Erfindung bietet somit ein besonders robustes Protokoll zur Datenübertragung zwischen integrierten Bausteinen 12, 13. Das Gesamtsystem 14, insbesondere die Datenübertragung zwischen den Bausteinen 12, 13 bzw. 17, kann mit einer geringen Komplexität realisiert werden. Außerdem bietet das erfindungsgemäße Protokoll die Möglichkeit, zu einem beliebigen Zeitpunkt ein "Frame-Start" Symbol zu senden, wobei die bisher übertragenen Datenbits eines Datenwortes verworfen werden und mit der Übertragung der Datenbits eines neuen Datenwortes begonnen wird. Durch das Senden eines "Frame-Start" Symbols zu einem beliebigen Zeitpunkt ist es möglich, eine laufende Datenübertragung zu einem beliebigen Zeitpunkt, bspw. innerhalb eines übertragenen Datenwortes, zu unterbrechen, um beispielsweise besonders eilige Daten sofort bzw. mit äußerst geringer Verzögerung zu übertragen. Dadurch ergibt sich ein wesentlicher Sicherheitsvorteil, da bei dem aus dem Stand der Technik bekannten Protokollen zunächst die laufende Datenübertragung für eine gewisse Zeit noch fortgesetzt werden muss (zumindest muss bis zum Ende der Übertragung des Datenwortes gewartet werden), bevor mit der Übertragung der Datenbits eines neuen, eiligen Datenwortes begonnen werden kann.
Ein weiterer Vorteil der vorliegenden Erfindung ergibt sich dadurch, dass die Datentaktrate 26 nahezu beliebig variiert werden kann. Insbesondere ist es denkbar, beispielsweise bei den Ausführungsbeispielen der 12 bis 14, bei einer Datenübertragung von dem Baustein 12 an den Baustein 13 eine erste Datentaktrate 26 zu verwenden und bei der Datenübertragung von dem Baustein 12 an den anderen Baustein 17 eine andere, von der ersten Datentaktrate 26 abweichende Datentaktrate zu verwenden. Dies kann beispielsweise erforderlich sein, falls die Bausteine 13, 17 mit unterschiedlichen Datentaktraten arbeiten. Die Übertragung von Daten mit unterschiedlichen Datentaktraten ist bei der vorliegenden Erfindung möglich, da die Datentaktrate durch die in 8 gezeigte Schaltung oder eine ähnliche Schaltung zur Datentaktrückgewinnung kontinuierlich ermittelt wird.
Die vorliegende Erfindung nutzt die maximal mögliche Entropie auf der Logikebene aus, indem über die zwei Signalleitungen a, b bei binärer Logik ein Symbol übertragen werden kann, das bis zu vier verschiedene Codes ("0", "1", "F", "R") annehmen kann. Pro Übertragungsschritt 15 bzw. pro Flankenwechsel wird also ein Symbol 16 übertragen, das vier verschiedene Codewerte annehmen kann.
Voraussetzung für die vorliegende Erfindung ist, dass in unmittelbar aufeinanderfolgenden Übertragungsschritten 15 unterschiedliche Symbole 16 übertragen werden. Dies ist bei der vorliegenden Erfindung dadurch realisiert, dass statt einer nochmaligen Übertragung des gleichen Symbols "0" oder "1" aus dem vorangegangenen Übertragungsschritt einfach ein von „0“ bzw. „1“ abweichendes, anderes Symbol "R" übertragen wird.

Claims

Verfahren zur Datenübertragung zwischen mindestens zwei integrierten Bausteinen (12, 13, 17), dadurch gekennzeichnet, dass zur Datenübertragung in eine Richtung zwischen zwei Bausteinen (12, 13, 17) zwei Leitungen (a, b) genutzt werden, dass über jede der zwei Leitungen (a, b) ein binärer Datenstrom übertragen wird und dass pro Übertragungsschritt (15) ein Symbol (16) übertragen wird, das durch die Werte der binären Datenströme zu dem Übertragungsschritt (15) definiert ist.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in unmittelbar aufeinander folgenden Übertragungsschritten (15) unterschiedliche Symbole (16) übertragen werden.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Daten in Datenübertragungseinheiten übertragen werden, die jeweils mindestens einen, vorzugsweise mehrere Übertragungsschritte umfassen, wobei der Beginn einer Datenübertragungseinheit durch die Übertragung eines definierten ersten („Frame-Start“) Symbols (16) gekennzeichnet ist.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die binären Datenströme mit einem Datentakt (26) übertragen werden, aus dem ein Systemtakt (24) abgeleitet wird.
Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass statt einer Wiederholung eines Symbols (16) ein definiertes zweites Symbol („Repeat“) übertragen wird.
Kommunikationsverbindung (11) zwischen zwei integrierten Bausteinen (12, 13, 17), dadurch gekennzeichnet, dass die Kommunikationsverbindung (11) zur Datenübertragung in eine Richtung zwei Leitungen (a, b) umfasst, wobei jede der zwei Leitungen (a, b) zur Übertragung eines binären Datenstroms ausgebildet ist, und dass die Kommunikationsverbindung (11) zur Übertragung eines Symbols (16) pro Übertragungsschritt (15) ausgebildet ist, das durch die Werte der binären Datenströme zu dem Übertragungsschritt (15) definiert ist.
Kommunikationsverbindung (11) nach Anspruch 6, dadurch gekennzeichnet, dass die Kommunikationsverbindung (11) Mittel zur Ausführung eines Verfahren nach einem der Ansprüche 2 bis 5 aufweist.
Kommunikationsverbindung (11) nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Kommunikationsverbindung (11) zwischen zwei steuergeräteinternen Bausteinen (12, 13, 17) eines Steuergeräts (14) ausgebildet ist.
Kommunikationsverbindung (11) nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Kommunikationsverbindung (11) zwischen einem Mikrocontroller und einem anwendungsspezifischen integrierten Baustein ausgebildet ist.
Kommunikationsverbindung (11) nach Anspruch 9, dadurch gekennzeichnet, dass der anwendungsspezifische integrierte Baustein eine Treiberendstufe, ein Systembaustein, ein Sensor oder ein Aktor ist.
Kommunikationsverbindung (11) nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass auf der Seite des empfangenden Bausteins (12, 13, 17) eine Schaltung zur Taktrückgewinnung vorgesehen ist, welche aus den über die beiden Leitungen (a, b) empfangenen binären Datenströmen einen Datentakt (26) generiert.
Kommunikationsverbindung (11) nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass auf der Seite des empfangenden Bausteins (12, 13, 17) eine Schaltung (23) zur Taktaufbereitung vorgesehen ist, welche aus einem Datentakt (26), mit dem die binären Datenströme über die zwei Leitungen (a, b) übertragen werden, einen Systemtakt (24) für den empfangenden Baustein (12, 13, 17) ableitet.