DE102012205080A1

DE102012205080A1 - Umrichter und Verfahren zur Ansteuerung der Transistoren des Umrichters zum Schutz gegen unerlaubtes Einschalten

Info

Publication number: DE102012205080A1
Application number: DE201210205080
Authority: DE
Inventors: Harald Hermenau; Nico Wohlrab
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2012-03-29
Filing date: 2012-03-29
Publication date: 2013-10-02

Abstract

Erfindungsgemäß werden ein Verfahren zur Ansteuerung der Transistoren (T1, T2, T3 und T4) pro Phase eines Umrichters zum Schutz gegen unerlaubtes Einschalten und ein entsprechender Umrichter mit folgenden Merkmalen vorgeschlagen: a) Durch Messung der U_ce-Spannung wird der Schaltzustand der Transistoren (T1, T2, T3 und T4) überwacht und mit den Ansteuersignalen gemäß dem jeweils für den ungestörten Betrieb durch einen Steuersatz vorgesehenen Pulsmuster logisch verknüpft, b) ein daraus abgeleiteter unzulässiger Fehlerzustand führt zum Schutz der Transistoren (T1, T2, T3 und T4) zu einer Ansteuerung durch den Steuersatz gemäß einem gegenüber dem ungestörten Betrieb geänderten Pulsmuster.

Description

Die Erfindung betrifft einen Umrichter mit mehreren Transistoren, die durch einen Steuersatz nach einem Pulsmuster für den ungestörten Betrieb ansteuerbar sind.
Weiterhin betrifft die Erfindung ein Verfahren zur Ansteuerung der Transistoren eines Umrichters.
Derartige Umrichter gehören seit langem zum Stand der Technik. In einem 3-Level-Umrichter kann die gesamte Zwischenkreisspannung höher sein als die zulässige Sperrspannung der eingesetzten Transistoren. Im Fall eines Fehlers beim Ausschalten eines Transistors und dem Einschalten eines anderen Transistors in demselben Zweig, kommt es zu einer unzulässigen Spannungsbeanspruchung der noch gesperrten Transistoren.
Zum Schutz der Transistoren ist es nach dem Stand der Technik üblich, die U_ce-Spannung, d.h. die Spannung zwischen Kollektor und Emitter des Transistors, zu überwachen.
Die DE 10 2005 054 291 A1 offenbart eine elektrische Schutzschaltung für einen 3-Level-Umrichter, mit der mit einer einzigen Sicherung Fehlerfälle beherrscht werden.
Der Erfindung liegt die Aufgabe zugrunde, einen Umrichter und ein Verfahren der oben genannten Art vorzuschlagen, bei dem im Fehlerfall zum Schutz der Transistoren unzulässig hohe Spannungsbeanspruchungen auf einfache Weise ohne den Einsatz einer Sicherung vermieden werden.
Die erste Aufgabe wird durch ein Verfahren mit den Merkmalen nach Anspruch 1 gelöst:
Verfahren zur Ansteuerung der Transistoren eines Umrichters zum Schutz gegen unerlaubtes Einschalten mit folgenden Merkmalen:

a) Durch Messung der U_ce-Spannung wird der Schaltzustand der Transistoren überwacht und mit den Ansteuersignalen gemäß dem jeweils für den ungestörten Betrieb durch einen Steuersatz vorgesehenen Pulsmuster logisch verknüpft,
b) ein daraus abgeleiteter unzulässiger Fehlerzustand führt zum Schutz der Transistoren zu einer Ansteuerung durch den Steuersatz gemäß einem gegenüber dem ungestörten Betrieb geänderten Pulsmuster.

Der Vorteil dieser Lösung liegt darin, dass ohne eine Schutzschaltung mit Sicherungen, die Schädigung von anderen Transistoren verhindert werden kann. Mit einfachen Mitteln, d.h. vor allem der genannten logischen Verknüpfung in Zusammenwirkung mit dem Steuersatz, wird das Problem gelöst.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind den Unteransprüchen 2 bis 5 zu entnehmen.
Die weitere den Umrichter betreffende Aufgabe wird mit den Merkmalen nach Anspruch 6 gelöst. Danach ist der Umrichter gekennzeichnet durch eine Einrichtung zur logischen Verknüpfung der für jeden Transistor überwachten U_ce-Spannung mit dem Ansteuersignal gemäß dem ungestörten Betrieb des Steuersatzes für den jeweiligen Transistor vorgesehenen Pulsmuster, wobei durch die logische Verknüpfung ein Fehlerzustand eines Transistors erkennbar ist, der zu einer zum Schutz der Transistoren geänderten Ansteuerung durch den Steuersatz gegenüber dem ungestörten Betrieb führt.
Vorteilhafte Ausführungen des erfindungsgemäßen Umrichters sind den Unteransprüchen 7 und 8 zu entnehmen.
Ein Ausführungsbeispiel wird im Folgenden anhand einer Zeichnung näher erläutert. Es zeigen:
1 ein Prinzipschaltbild einer Phase eines 3-Level-Umrichters,
2 einen Ausschnitt des Pulsmusters der Ansteuerimpulse für eine ungestörte Ansteuerung der Transistoren und
3 einen Verlauf der U_ce-Spannungen der Transistoren in einem Fehlerfall und
4 den Verlauf der Aktivierung bzw. der Deaktivierung der Überwachung der U_ce-Spannung der Transistoren.
In 1 ist das bekannte Prinzipschaltbild eines 3-Level-Umrichters dargestellt. Die Drei-Level-Phase in der NPC-(Neutral Clamping Point)Topologie umfasst vier in Reihe geschaltete Transistoren T1, T2, T3 und T4, üblicherweise als IGBTs (Insulated Gate Bipolar Transistors) ausgeführt, mit zugehörigen Freilaufdioden. Für die Verbindung mit dem Zwischenkreis sind zwei Clamping-Dioden D1 und D2 vorgesehen. Die an der Eingangsseite des 3-Level-Umrichters anliegende Gleichspannung wird gleichmäßig auf zwei Zwischenkreiskondensatoren C1 und C2 aufgeteilt.
Im ungestörten Betrieb werden die Transistoren T1, T2, T3 und T4 bei positiver Ausgangsspannung z.B. wie folgt geschaltet. Gemäß 2 werden die Transistoren T1 und T3 abwechselnd ein- und ausgeschaltet. Der Transistor T2 ist ständig eingeschaltet, während der Transistor T4 ständig ausgeschaltet ist.
Um einen Kurzschluss im Kreis T1-T2-T3-D2-C1 zu vermeiden, werden in die Ansteuerimpulse zusätzliche Verzögerungen, so genannte Schutzzeiten eingefügt. Damit wird sichergestellt, dass z.B. der Transistor T3 erst eingeschaltet wird, wenn der Transistor T1 sicher ausgeschaltet hat. Wenn infolge eines Fehlers der Transistor T1 nicht ausschaltet, wie in 2 zum Zeitpunkt t2, so liegt seine U_ce-Spannung, d.h. die Spannung zwischen Kollektor und Emitter des Transistors, unterhalb eines vorgegebenen ersten Schwellwerts, der für IGBTs bei 4 V liegt. Wird in diesem Fehlerfall der Transistor T3 im Zeitpunkt t3 eingeschaltet, wie in 3 dargestellt, fließt ein Kurzschlussstrom über den Zweig T1-T2-T3-D2-C1. Neben diesem Kurzschlussstrom kann sich über den Transistor T4 für kurze Zeit eine Spannung aufbauen, die größer ist als die zulässige Sperrspannung des Transistors T4 und zu seiner Zerstörung führen kann. Insbesondere bei Photovoltaik-Wechselrichtern, deren DC-Eingang nicht sehr schnell abgeschaltet werden kann, wird der Zwischenkreiskondensator C2 über seine zulässige Nennspannung aufgeladen, was ebenfalls zur Zerstörung dieses Bauelementes führen kann.
Das beschriebene Szenario lässt sich äquivalent für die negative Hälfte des Wechselrichterzweiges beschreiben.
Das erfindungsgemäße Verfahren zur Ansteuerung der Transistoren T1, T2, T3 und T4 einer Phase eines Umrichters zum Schutz gegen unerlaubtes Einschalten enthält folgende Merkmale:

a) Durch Messung der U_ce-Spannung, d.h. der Spannung zwischen Kollektor und Emitter des Transistors, wird der Schaltzustand der Transistoren T1, T2, T3 und T4 überwacht und mit den Ansteuersignalen gemäß dem jeweils für den ungestörten Betrieb durch einen Steuersatz vorgesehenen Pulsmuster gemäß 2 logisch verknüpft,
b) ein daraus abgeleiteter unzulässiger Fehlerzustand führt zum Schutz der Transistoren T1, T2, T3 und T4 zu einer Ansteuerung durch den Steuersatz gemäß einem gegenüber dem ungestörten Betrieb geänderten Pulsmuster.

Im oben beschriebenen Fehlerfall gemäß 3, bei dem der Transistor T1 nicht ausschaltet und damit auch nicht seine Sperrwirkung entfaltet, wird der Einschaltimpuls EIN für den Transistor T3 (s. 2) unterdrückt und auf diese Weise ein Kurzschluss mit den oben genannten Folgen verhindert.
Generell wird sichergestellt, dass bei Unterschreiten der U_ce-Spannung eines Transistors T1, T2, T3 oder T4 unter einen ersten vorgegebenen Schwellwert, der für IGBTs bei 4 Volt liegt, und zugleich anstehendem Ausschaltsignal AUS ein Fehlerzustand vorliegt, bei dem das vom Steuersatz für einen zugeordneten anderen Transistor gemäß dem ungestörten Betrieb vorgesehene Einschaltsignal EIN unterdrückt wird.
Auch bei Überschreiten der U_ce-Spannung eines Transistors T1, T2, T3 oder T4 über einen zweiten vorgegebenen Schwellwert, der für IGBTs bei 6–7 Volt liegt, und zugleich anstehendem Einschaltsignal EIN liegt ein Fehlerzustand des Transistors mit verbotenem Arbeitsbereich vor, woraufhin der Steuersatz die Ansteuersignale für alle Transistoren sperrt.

Die logischen Verknüpfungen zwischen der U_ce-Spannung und den Ansteuersignalen sind in der folgenden Tabelle wiedergegeben. Tabelle mit logischen Verknüpfungen

	Ansteuerung AUS	Ansteuerung EIN
U_ce-Spannung kleiner 4 V	– Fehler – z.B. IGBT T1 hat keine Spannung aufgenommen (Zeitpunkt t3 in FIG 3) – Der andere IGBT T3 darf nicht eingeschaltet wer den	– Kein Fehler – IGBT im erlaubten Arbeitsbereich
U_ce-Spannung größer 6 V	– kein Fehler – IGBT ist ausgeschaltet	– Fehler – IGBT im verbotenen Arbeitsbereich – Impulssperre für alle IGBTs

Zur Durchführung des beschriebenen Schutzverfahrens ist in Verbindung mit dem Umrichter eine entsprechende Einrichtung zur logischen Verknüpfung der für jeden Transistor T1, T2, T3 und T4 überwachten U_ce-Spannung mit dem Ansteuersignal gemäß dem ungestörten Betrieb des Steuersatzes für den jeweiligen Transistor vorgesehenen Pulsmuster. Durch die logische Verknüpfung ist ein Fehlerzustand eines Transistors erkennbar, der zu einer zum Schutz der Transistoren geänderten Ansteuerung durch den Steuersatz gegenüber dem ungestörten Betrieb führt.
In 4 ist für den betrachteten Zeitabschnitt gemäß 2 und 3 dargestellt, wann die Überwachung der U_ce-Spannung der Transistoren T1, T2, T3 und T4 aktiviert bzw. deaktiviert ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

DE 102005054291 A1 [0005]

Claims

Verfahren zur Ansteuerung der Transistoren (T1, T2, T3 und T4) pro Phase eines Umrichters zum Schutz gegen unerlaubtes Einschalten mit folgenden Merkmalen: a) Durch Messung der U_ce-Spannung wird der Schaltzustand der Transistoren (T1, T2, T3 und T4) überwacht und mit den Ansteuersignalen gemäß dem jeweils für den ungestörten Betrieb durch einen Steuersatz vorgesehenen Pulsmuster logisch verknüpft, b) ein daraus abgeleiteter unzulässiger Fehlerzustand führt zum Schutz der Transistoren (T1, T2, T3 und T4) zu einer Ansteuerung durch den Steuersatz gemäß einem gegenüber dem ungestörten Betrieb geänderten Pulsmuster.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei Unterschreiten der U_ce-Spannung eines Transistors (T1, T2, T3 oder T4) unter einen ersten vorgegebenen Schwellwert und zugleich anstehendem Ausschaltsignal AUS ein Fehlerzustand vorliegt, bei dem das vom Steuersatz für einen zugeordneten anderen Transistor gemäß dem ungestörten Betrieb vorgesehene Einschaltsignal EIN unterdrückt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei Überschreiten der U_ce-Spannung eines Transistors (T1, T2, T3 oder T4)über einen zweiten vorgegebenen Schwellwert und zugleich anstehendem Einschaltsignal EIN ein Fehlerzustand des Transistors mit verbotenem Arbeitsbereich vorliegt, woraufhin der Steuersatz die Ansteuersignale für alle Transistoren (T1, T2, T3 und T4) sperrt.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Umrichter als 3-Level-Umrichter ausgeführt ist.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Transistoren (T1, T2, T3 und T4) als IGBT ausgeführt sind.
Umrichter mit mehreren Transistoren (T1, T2, T3 und T4) pro Phase, die durch einen Steuersatz nach einem Pulsmuster für den ungestörten Betrieb ansteuerbar sind, gekennzeichnet durch eine Einrichtung zur logischen Verknüpfung der für jeden Transistor (T1, T2, T3 oder T4) überwachten U_ce-Spannung mit dem Ansteuersignal gemäß dem ungestörten Betrieb des Steuersatzes für den jeweiligen Transistor vorgesehenen Pulsmuster, wobei durch die logische Verknüpfung ein Fehlerzustand eines Transistors erkennbar ist, der zu einer zum Schutz der Transistoren geänderten Ansteuerung durch den Steuersatz gegenüber dem ungestörten Betrieb führt.
Umrichter nach Anspruch 6, dadurch gekennzeichnet, dass der Umrichter als 3-Level-Umrichter ausgeführt ist.
Umrichter nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass die Transistoren (T1, T2, T3 und T4) als IGBT ausgeführt sind.