DE102012111587A1 - Flüssigkristallanzeigevorrichtung und verfahren zum herstellen derselben - Google Patents

Flüssigkristallanzeigevorrichtung und verfahren zum herstellen derselben Download PDF

Info

Publication number
DE102012111587A1
DE102012111587A1 DE102012111587.7A DE102012111587A DE102012111587A1 DE 102012111587 A1 DE102012111587 A1 DE 102012111587A1 DE 102012111587 A DE102012111587 A DE 102012111587A DE 102012111587 A1 DE102012111587 A1 DE 102012111587A1
Authority
DE
Germany
Prior art keywords
substrate
gate
electrode
drain electrode
protruding structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012111587.7A
Other languages
English (en)
Other versions
DE102012111587B4 (de
Inventor
Byung-Hyun Lee
Min-Jic Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102012111587A1 publication Critical patent/DE102012111587A1/de
Application granted granted Critical
Publication of DE102012111587B4 publication Critical patent/DE102012111587B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

Flüssigkristallanzeige-Vorrichtung und Verfahren zum Herstellen derselben. Die Flüssigkristallanzeige-Vorrichtung weist auf: ein erstes Substrat (101) und ein zweites Substrat (141); eine Mehrzahl von Gateleitungen (105A, 105B), die auf dem ersten Substrat (101) ausgerichtet sind; eine Gateisolierungsschicht (111); eine Datenleitung (117a) und eine gemeinsame Leitung (117b), die auf der Gateisolierungsschicht (111) ausgebildet sind; eine große Pixelelektrode (103a), die in jedem Pixelbereich angeordnet ist; ein Dünnfilmtransistor (TFT), der an einem Kreuzungspunkt zwischen jeder der Gateleitungen (105A, 105B) und der Datenleitung (117a) angeordnet ist; eine hervorstehende Struktur (117c), die auf der Gateleitung (105A) ausgebildet ist und die zu dem gebogenen Teilbereich (117f-2) der Drainelektrode (117f) korrespondiert; eine Passivierungsschicht (123); eine Mehrzahl von abzweigenden gemeinsamen Elektroden (129a), die auf der Passivierungsschicht (123) ausgebildet sind; eine Pixelelektrodenverbindungsstruktur (129b), die auf der Passivierungsschicht (123) ausgebildet ist; eine schwarze Matrix (143) und eine Farbfilterschicht (145), die auf dem zweiten Substrat (141) ausgebildet sind; einen Säulenabstandshalter (147), der auf dem zweiten Substrat (141) ausgebildet ist; und eine Flüssigkristallschicht (151), die zwischen dem ersten Substrat (101) und dem zweiten Substrat (141) angeordnet ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Diese Beschreibung betrifft eine Flüssigkristallanzeige(LCD)-Vorrichtung und insbesondere eine LCD-Vorrichtung, die eine veränderte Struktur einer Drainelektrode hat, und ein Verfahren zum Herstellen derselben.
  • 2. Hintergrund der Erfindung
  • Im Allgemeinen nutzt ein Steuerprinzip einer Flüssigkristallanzeige(LCD)-Vorrichtung eine optische Anisotropie und Polarisationseigenschaften von Flüssigkristallen. Flüssigkristalle haben eine dünne, lange Struktur, so dass sie eine Orientierung entlang einer Ausrichtung von Molekülen haben und die Richtung der Ausrichtung der Moleküle kann mittels eines absichtlichen Anlegens eines elektrischen Feldes an die Flüssigkristalle gesteuert werden.
  • Daher, wenn die Richtung der Ausrichtung der Moleküle der Flüssigkristalle angepasst wird, kann die Ausrichtung der Moleküle der Flüssigkristalle verändert werden, und aufgrund von optischer Anisotropie wird Licht in die Richtung der molekularen Ausrichtung der Flüssigkristalle gebrochen, wodurch Bildinformationen dargestellt werden.
  • In letzter Zeit ist eine aktive Matrix-Flüssigkristallanzeige (AM-LCD) (welche im Folgenden als LCD bezeichnet wird) bekannt geworden, bei welcher Dünnfilmtransistoren (TFTs) und Pixelelektroden, die mit den TFTs verbunden sind, in einer Matrixform angeordnet sind, aufgrund ihrer hervorragenden Auflösung und Videorealisierungsfähigkeiten.
  • Die LCD weist ein Farbfiltersubstrat (d. h. ein oberes Substrat), auf welchem gemeinsame Elektroden ausgebildet sind, ein Anordnungssubstrat (d. h. ein unteres Substrat), auf dem Pixelelektroden ausgebildet sind, und Flüssigkristalle, die zwischen das obere Substrat und das untere Substrat gefüllt sind, auf. Bei der LCD steuern die gemeinsame Elektrode und die Pixelelektroden die Flüssigkristalle mittels eines elektrischen Feldes an, das vertikal angelegt wird, wodurch hervorragende Eigenschaften einer Transmissivität, eines Aperturverhältnisses und ähnlichem erzielt werden.
  • Jedoch ist das Ansteuern der Flüssigkristalle mittels des vertikal angelegten elektrischen Felds dahingehend unvorteilhaft, dass Betrachtungswinkeleigenschaften nicht gut sind. Daher wurde, um die Nachteile zu beseitigen, neuerdings ein Verfahren zum Ansteuern von Flüssigkristall mittels In-Plane-Switching (IPS) („In-der-Ebene-Schalten”) vorgeschlagen. Das Verfahren zum Ansteuern von Flüssigkristall mittels IPS hat hervorragende Betrachtungswinkeleigenschaften.
  • Obwohl nicht gezeigt, ist beim In-Plane-Switching(IPS)-Modus die LCD so konfiguriert, dass ein Farbfiltersubstrat und ein Anordnungssubstrat einander zugewandt sind und Flüssigkristall dazwischen angeordnet ist.
  • Auf dem Anordnungssubstrat sind in einer Mehrzahl von Pixeln, die auf dem TFT-Substrat definiert sind, jeweils ein TFT, eine gemeinsame Elektrode und eine Pixelelektrode ausgebildet. Hierbei sind die gemeinsame Elektrode und die Pixelelektrode auf dem gleichen Substrat voneinander beabstandet parallel zueinander angeordnet.
  • Das Farbfiltersubstrat weist schwarze Matrizen (bspw. Streifen einer schwarzen Matrix) an Teilbereichen, welche zu Gateleitungen und Datenleitungen korrespondieren, die auf dem TFT-Substrat ausgebildet sind, und die TFTs, die an Kreuzungspunkten zwischen den Datenleitungen und den Gateleitungen ausgebildet sind, und Farbfilter, die zu den Pixeln korrespondieren, auf. Die Flüssigkristallschicht wird mittels eines horizontalen elektrischen Feldes der gemeinsamen Elektrode und der Pixelelektrode angesteuert.
  • Bei der In-Plane-Switching(IPS)-Modus LCD-Vorrichtung, die wie im vorangehenden beschrieben ausgebildet ist, sind die gemeinsame Elektrode und die Pixelelektrode als transparente Elektroden ausgebildet, um eine Luminanz (Leuchtdichte) sicherzustellen.
  • Eine Fringe-Field-Switching(FFS)-Technik („Randfeld-Schalten-Technik”) wurde vorgeschlagen, um den Effekt der Verbesserung der Luminanz zu maximieren. Die FFS-Technik steuert präzise Flüssigkristalle, um eine Farbverschiebung zu eliminieren und um ein hohes Kontrastverhältnis zu erhalten, wobei verglichen mit der allgemeinen IPS-Technik eine hohe Darstellungsqualität erzielt wird.
  • Ferner wurde als eine Struktur zum Verhindern einer Reduzierung der Transmissivität eine Dual-Rate-Driving(DRD)-Struktur („Duale-Frequenz-Ansteuerung”) vorgeschlagen, die den FFS-Modus verwendet. Diese Struktur ist eine Struktur, bei welcher eine herkömmliche gemeinsame Leitung, die in einer horizontalen Richtung ausgebildet ist, entfernt wird und unter Verwendung einer Metallschicht zum Ausbilden einer Datenleitung eine gemeinsame Leitung senkrecht zu der Gateleitung ausgebildet wird.
  • Ein offener Bereich, der nicht von einer schwarzen Matrix (BM) bedeckt ist, wird basierend auf einer Datenleitung auf linken und rechten Pixeln gleichermaßen ausgebildet, wodurch ein Wahrnehmungsfehler, der von einem Unterschied der Luminanz zwischen den linken und rechten Pixeln aufgrund einer Verschiebung der schwarzen Matrix, erzeugt wird, verhindert wird.
  • Zusätzlich, wenn überlappende Bereiche zwischen Metallschichten zum Ausbilden der Gateleitung und der Datenleitung aufgrund einer Prozessschwankung verschoben werden, sind Werte eines Speicherkondensators (Cgs) des linken und des rechten Pixels voneinander unterschiedlich. Das linke und das rechte Pixel zeigen dadurch eine voneinander unterschiedliche Luminanz, was den Wahrnehmungsfehler bewirkt. Um diesen Defekt zu beseitigen, wurde eine Technik des Ausbildens einer Kompensationsstruktur eines parasitären Kondensators (Cgs) auf jeder Gateleitung vorgeschlagen.
  • Aus diesem Blickwinkel wird eine LCD-Vorrichtung vom DRD-Typ, die den herkömmlichen FFS-Modus verwendet, mit Bezug auf die 1 und 2 beschrieben.
  • 1 ist eine Draufsicht auf eine LCD-Vorrichtung vom FFS-Typ gemäß der bezogenen Technik.
  • 4 ist eine Schnittdarstellung entlang der Linie II-II in 1, welche die LCD-Vorrichtung vom FFS-Typ gemäß der bezogenen Technik zeigt.
  • Eine LCD-Vorrichtung vom FFS-Typ gemäß der bezogenen Technik, wie in den 1 und 4 gezeigt, weist auf: Ein erstes Substrat 11 und ein zweites Substrat 31, die mit einem räumlichen Abstand zueinander aneinander befestigt sind, eine Mehrzahl von Gateleitungen 15A und 15B, die auf dem ersten Substrat 11 in einer Richtung parallel zueinander ausgerichtet sind; eine Gateelektrode 15a, die sich von jeder der Gateleitungen 15A und 15B aus erstreckt; eine Gateisolierungsschicht 17, die auf einer gesamten Oberfläche des Substrats, das die Gateelektrode 15a aufweist, ausgebildet ist; eine Datenleitung 23 und eine gemeinsame Leitung 23b, die auf der Gateisolierungsschicht 17 ausgebildet sind, so dass sie an rechtwinkligen Kreuzungspunkten mit den Gateleitungen 15A und 15B Pixelbereiche definieren; eine große Pixelelektrode 13, die auf dem Pixelbereich angeordnet ist, der an den Kreuzungspunkten zwischen jeder der Gateleitungen 15A und 15B und der Datenleitung 23 und der gemeinsamen Leitung 23d definiert ist; einen Dünnfilmtransistor (TFT) T, der an dem Kreuzungspunkt zwischen jeder der Gateleitungen 15A und 15B und der Datenleitung 23 angeordnet ist und der eine aktive Schicht 19, die auf der Gateelektrode 15a und der Gateisolierungsschicht 17 angeordnet ist, eine ohmsche Kontaktschicht 21 auf der aktiven Schicht 19 und eine Sourceelektrode 23a und eine Drainelektrode 23b hat, die voneinander beabstandet sind; eine hervorstehende Struktur 23c, die auf der Gateleitung 15B der Gateleitungen 15A und 15B ausgebildet ist; eine Passivierungsschicht 25, die auf einer gesamten Oberfläche des ersten Substrats 11 ausgebildet ist, das die hervorstehende Struktur 23c aufweist, und die die Pixelelektrode 13 freilegt (beispielsweise in der die Pixelelektrode 13 freigelegt ist); eine Mehrzahl von abzweigenden (branched) gemeinsamen Elektroden 29a, die auf der Passivierungsschicht 25 so ausgebildet sind, dass sie mit der gemeinsamen Leitung 23d verbunden sind und die Pixelelektrode 13a überlappen; eine Pixelelektrodenverbindungsstruktur 29b, um die Pixelelektrode 13 mit der Drainelektrode 23b über die freigelegte Passivierungsschicht 25 (beispielsweise über die Freilegung in der Passivierungsschicht 25) zu verbinden; eine schwarze Matrix 33, die auf dem zweiten Substrat 31 ausgebildet ist; eine Farbfilterschicht 35, die zwischen den schwarzen Matrizen 33, (bspw. den Streifen der schwarzen Matrix 33) angeordnet ist; einen Säulenabstandshalter 37, der korrespondierend zu der hervorstehenden Struktur 23c auf dem zweiten Substrat 31 ausgebildet ist, so dass er die hervorstehende Struktur 23c kontaktiert; und eine Flüssigkristallschicht 41, die zwischen dem ersten Substrat 11 und dem zweiten Substrat 31 angeordnet ist.
  • Die hervorstehende Struktur 23c ist auf der Gateleitung 15A oder der benachbarten Gateleitung 15B ausgebildet, um Berührungs- und Schwerkrafteinflüsse zu verhindern, die von einem Kontaktbereich zwischen dem TFT und dem Säulenabstandshalter 37, der auf dem zweiten Substrat 31 ausgebildet ist, erzeugt werden.
  • 2 ist eine vergrößerte Draufsicht einer TFT-Einheit, die zu einem Teil ”A” in 1 korrespondiert, die schematisch die hervorstehende Struktur, welche auf der Gateleitung ausgebildet ist, die benachbart zu der geraden Drainelektrode ausgebildet ist, und die schwarze Matrix zeigt.
  • Insbesondere zeigt 2 einen Fall, bei dem eine schwarze Matrix 33, die einen ersten Bereich A1 hat, einen Nicht-Pixel-Bereich überlappt, um einen bestehenden offenen Bereich aufrechtzuerhalten wie er ist, nämlich einen Fall, bei dem die hervorstehende Struktur 23c auf der Gateleitung 15A ausgebildet ist.
  • Hierbei, da die hervorstehende Struktur 23c von der gleichen Metallschicht wie die Drainelektrode 23b gebildet ist, sind die hervorstehende Struktur 23c und die Drainelektrode 23b mit einem extrem kleinen Abstand D1 zueinander angeordnet, welcher kleiner als ungefähr 0,7 μm ist.
  • Da die hervorstehende Struktur 23c und die Drainelektrode 23b, die von der gleichen Metallschicht gebildet sind, mit einem extrem kleinen Abstand D1 zueinander angeordnet sind, ist es sehr wahrscheinlich, dass die hervorstehende Struktur 23c und die Drainelektrode 23b einander kurzschließen.
  • 3 ist eine vergrößerte Draufsicht der TFT-Einheit, die zu dem Teil ”A” in 1 korrespondiert, welche schematisch die hervorstehende Struktur zeigt, die auf der unteren Gateleitung und der schwarzen Matrix ausgebildet ist.
  • Insbesondere zeigt 3, dass die hervorstehende Struktur 23c über der unteren Gateleitung 15B und nicht über der oberen Gateleitung 15A ausgebildet ist, um zu verhindern, dass die hervorstehende Struktur 23c und die Drainelektrode 23b einander kurzschließen.
  • Hierbei, da die hervorstehende Struktur 23c über der unteren Gateleitung 15B ausgebildet ist, nimmt ein Abstand zwischen der hervorstehenden Struktur 23c und der Drainelektrode 23b zu. Dies kann die Bedenken bzgl. des Auftretens des Kurzschlusses zwischen der hervorstehenden Struktur 23c und der Drainelektrode 23b eliminieren.
  • Jedoch, mit der hervorstehenden Struktur 23c, die über der unteren Gateleitung 15B ausgebildet ist, kann der Säulenabstandshalter 37 einen Defekt verursachen, wenn er korrespondierend zu der unteren Gateleitung 15B angeordnet ist. Um dies zu verhindern, ist eine schwarze Matrix 33b so ausgebildet, dass sie einen zweiten Bereich A2 hat, der um eine Breite W1 größer ist als der erste Bereich A1.
  • Daher muss die schwarze Matrix 33b breiter als in 2 ausgebildet sein. Dementsprechend ist die schwarze Matrix 33b so angeordnet, dass sie auch einen Teil des offenen Bereichs des Pixels überlappt, wodurch der offene Bereich des Pixels aufgrund des überlappenden Teils reduziert wird.
  • Wie im Vorhergehenden erwähnt, kann gemäß der LCD-Vorrichtung-Struktur vom FFS-Typ der bezogenen Technik, da die hervorstehende Struktur 23c über der unteren Gateleitung 15B ausgebildet ist, um zu verhindern, dass die hervorstehende Struktur 23c und die Drainelektrode 23b einander kurzschließen, ein Defekt aufgrund des Säulenabstandshalters 37 verursacht werden, wenn der Säulenabstandshalter 37 korrespondierend zu der unteren Gateleitung 15B ausgebildet ist. Dies kann dazu führen, dass die schwarze Matrix breiter ausgebildet wird, so dass sie einen Teil des offenen Bereichs einschließlich eines nicht offenen Bereichs überlappt, wodurch der offene Bereich des Pixels reduziert wird.
  • KURZE BESCHREIBUNG DER ERFINDUNG
  • Daher, um die Probleme der bezogenen Technik zu überwinden, ist ein Aspekt der detaillierten Offenbarung, eine LCD-Vorrichtung bereitzustellen, die in der Lage ist, ohne eine Reduzierung eines offenen Bereichs einen Kurzschluss zwischen einer hervorstehenden Struktur und einer Drainelektrode zu verhindern, und ein Verfahren zum Herstellen derselben.
  • In verschiedenen Ausführungsformen wird eine Flüssigkristallanzeige-Vorrichtung bereitgestellt, welche aufweisen kann: Ein erstes Substrat und ein zweites Substrat, die mit einem räumlichen Abstand zueinander aneinander befestigt sind; eine Mehrzahl von Gateleitungen, die parallel zueinander auf dem ersten Substrat in einer Richtung ausgerichtet sind; eine Gateelektrode, die sich von jeder der Gateleitungen aus erstreckt; eine Gateisolierungsschicht, die auf einer Oberfläche des Substrats, das die Gateelektrode aufweist, ausgebildet ist; eine Datenleitung und eine gemeinsame Leitung, die auf der Gateisolierungsschicht ausgebildet sind, so dass sie an Kreuzungspunkten mit den Gateleitungen Pixelbereiche definieren; eine Pixelelektrode, die in jedem Pixelbereich, der an den Kreuzungspunkten zwischen jeder Gateleitung und den Datenleitungen und der gemeinsamen Leitung definiert ist, angeordnet ist; einen Transistor, der an dem Kreuzungspunkt zwischen jeder der Gateleitungen und der Datenleitung angeordnet ist, wobei der Transistor eine aktive Schicht, die auf der Gateelektrode und der Gateisolierungsschicht angeordnet ist, eine Sourceelektrode, und eine Drainelektrode, die von der Sourceelektrode beabstandet ist und einen horizontalen Teilbereich und einen gebogenen Teilbereich aufweist; eine hervorstehende Struktur (protrusion pattern), die über der Gateleitung ausgebildet ist und die zu dem gebogenen Teilbereich der Drainelektrode korrespondiert; eine Passivierungsschicht, die auf einer Oberfläche des ersten Substrats ausgebildet ist, das die hervorstehende Struktur aufweist, und die die Pixelelektrode freilegt (beispielsweise in der die Pixelelektrode freigelegt ist); eine Mehrzahl von abzweigenden gemeinsamen Elektroden, die auf der Passivierungsschicht so ausgebildet sind, dass sie mit der gemeinsamen Leitung verbunden sind und die Pixelelektrode überlappen; eine Pixelelektrodenverbindungsstruktur, die auf der Passivierungsschicht ausgebildet ist, um die Pixelelektrode mit der Drainelektrode über die freigelegte Passivierungsschicht zu verbinden (beispielsweise um die Pixelelektrode mit der Drainelektrode über die Freilegung in der Passivierungsschicht zu verbinden); eine schwarze Matrix, die auf dem zweiten Substrat ausgebildet ist; eine Farbfilterschicht, die zwischen den schwarzen Matrizen (bspw. zwischen den Streifen der schwarzen Matrix) angeordnet ist; einen Säulenabstandshalter (column spacer), der auf dem zweiten Substrat korrespondierend zu der hervorstehenden Struktur ausgebildet ist, so dass er mit der hervorstehenden Struktur kontaktierbar ist; und eine Flüssigkristallschicht, die zwischen dem ersten Substrat und dem zweiten Substrat angeordnet ist.
  • In einer Implementierung verschiedener Ausführungsformen kann die Gateisolierungsschicht auf einer gesamten Oberfläche des Substrats, das die Gateelektrode aufweist, ausgebildet sein.
  • Des Weiteren kann der Transistor ein Dünnfilmtransistor sein.
  • In einer Implementierung verschiedener Ausführungsformen kann ein Abstand zwischen dem gebogenen Teilbereich der Drainelektrode und der hervorstehenden Struktur länger sein als ein Abstand zwischen dem horizontalen Teilbereich der Drainelektrode und der hervorstehenden Struktur.
  • In einer Implementierung verschiedener Ausführungsformen kann die hervorstehende Struktur auf der Gateisolierungsschicht über der Gateleitung, benachbart zu der Drainelektrode angeordnet, ausgebildet sein.
  • Die Gateleitung kann eine senkrechte Struktur haben, die die Drainelektrode überlappt, so dass ein parasitärer Kondensator gebildet ist.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen einer Flüssigkristallanzeige-Vorrichtung bereitgestellt. Das Verfahren kann aufweisen: Bereitstellen eines ersten Substrats und eines zweiten Substrats; Ausbilden einer Mehrzahl von Gateleitungen, die auf dem ersten Substrat in einer Richtung parallel zueinander ausgerichtet sind, einer Gateelektrode, die sich von jeder Gateleitung aus erstreckt, und einer großen Pixelelektrode; Ausbilden einer Gateisolierungsschicht auf einer Oberfläche des Substrats, das die Gateelektrode aufweist; Ausbilden einer Datenleitung und einer gemeinsamen Leitung, die auf der Gateisolierungsschicht ausgebildet sind, so dass Pixelbereiche an Kreuzungspunkten mit den Gateleitungen definiert sind; Ausbilden eines Transistors an dem Kreuzungspunkt zwischen der Gateleitung und der Datenleitung, wobei der Transistor (z. B. Dünnfilmtransistor) eine aktive Schicht auf der Gateisolierungsschicht, eine Sourceelektrode, und eine Drainelektrode, die von der Sourceelektrode beabstandet ist und einen horizontalen Teilbereich und einen gebogenen Teilbereich hat, aufweist, und Ausbilden einer hervorstehenden Struktur auf der Gateleitung, so dass sie zu dem gebogenen Teilbereich der Drainelektrode korrespondiert; Ausbilden einer Passivierungsschicht, die auf einer Oberfläche des ersten Substrats, das die hervorstehende Struktur aufweist, ausgebildet ist, so dass die Pixelelektrode freigelegt ist; Ausbilden einer Mehrzahl von abzweigenden gemeinsamen Elektroden auf der Passivierungsschicht, wobei die abzweigende gemeinsame Elektrode mit der gemeinsamen Leitung verbunden ist und die Pixelelektrode überlappt, und gleichzeitiges Ausbilden einer Pixelelektrodenverbindungsstruktur auf der Passivierungsschicht, um die Pixelelektrode mit der Drainelektrode zu verbinden; Ausbilden einer schwarzen Matrix auf dem zweiten Substrat, so dass ein Nicht-Pixel-Bereich definiert ist; Ausbilden einer Farbfilterschicht auf dem zweiten Substrat korrespondierend zu dem Pixelbereich zwischen den schwarzen Matrizen (bspw. zwischen Streifen der schwarzen Matrix); Ausbilden eines Säulenabstandshalters auf dem zweiten Substrat korrespondierend zu der hervorstehenden Struktur, so dass er mit der hervorstehenden Struktur kontaktierbar ist; und Ausbilden einer Flüssigkristallschicht zwischen dem ersten Substrat und dem zweiten Substrat.
  • Bei einer Implementierung verschiedener Ausführungsformen kann die Gateisolierungsschicht auf einer gesamten Oberfläche des Substrats ausgebildet werden.
  • Ferner kann der Transistor ein Dünnfilmtransistor sein.
  • Bei einer Implementierung verschiedener Ausführungsformen können der Transistor und die hervorstehende Struktur gleichzeitig ausgebildet werden.
  • Bei einer Implementierung verschiedener Ausführungsformen kann ein Abstand zwischen dem gebogenen Teilbereich der Drainelektrode und der hervorstehenden Struktur größer sein als ein Abstand zwischen dem horizontalen Teilbereich der Drainelektrode und der hervorstehenden Struktur.
  • Außerdem kann die hervorstehende Struktur über der sich über der Gateleitung befindenden Gateisolierungsschicht benachbart zu der Drainelektrode ausgebildet werden.
  • Bei einer Implementierung verschiedener Ausführungsformen kann die Gateleitung eine senkrechte Struktur haben, die den gebogenen Teilbereich der Drainelektrode überlappt, so dass ein parasitärer Kondensator gebildet ist.
  • In Übereinstimmung mit einer LCD-Vorrichtung und einem Verfahren zum Herstellen derselben der vorliegenden Offenbarung kann eine Struktur einer Drainelektrode verändert sein, so dass ein Abstand zwischen der Drainelektrode und einer hervorstehenden Struktur vergrößert ist, wodurch verhindert wird, dass die hervorstehende Struktur und die Drainelektrode einander kurzschließen.
  • Ferner, auch wenn die Struktur der Drainelektrode verändert wird, korrespondiert der veränderte Teilbereich zu einem nicht offenen Bereich, der von einer schwarzen Matrix bedeckt ist. Daher kann die hervorstehende Struktur zum Aufrechterhalten einer Lücke eines Säulenabstandshalters ohne eine Reduzierung einer offenen Fläche ausgebildet werden und eine senkrechte Struktur kann auf einer Gateleitung ausgebildet werden, woraus resultiert, dass ein Defekt aufgrund einer Veränderung eines parasitären Kondensators (CGS) verhindert wird.
  • Ein weiterer Umfang der Anwendbarkeit der vorliegenden Erfindung wird aus der im Folgenden gegebenen detaillierten Beschreibung offensichtlicher. Jedoch ist zu verstehen, dass die detaillierte Beschreibung und spezielle Beispiele, die die bevorzugten Ausführungsformen der Erfindung zeigen, lediglich zum Zwecke der Veranschaulichung gegeben sind, da aus der detaillierten Beschreibung verschiedene Veränderungen und Modifikationen innerhalb des Geistes und des Umfangs der Erfindung den Fachmännern auf diesem Gebiet offensichtlich werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen, welche eingeschlossen sind, um ein weiteres Verständnis der Erfindung zu liefern, und welche aufgenommen sind und einen Teil dieser Beschreibung darstellen, veranschaulichen beispielhafte Ausführungsformen und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.
  • In den Zeichnungen zeigen:
  • 1 eine Draufsicht auf eine LCD-Vorrichtung vom FFS-Typ gemäß der bezogenen Technik;
  • 2 eine vergrößerte Draufsicht einer TFT-Einheit, die zu einem Teil ”A” in 1 korrespondiert, welche Draufsicht schematisch die hervorstehende Struktur, welche auf der Gateleitung benachbart zu der geraden Drainelektrode ausgebildet ist, und die schwarze Matrix zeigt;
  • 3 eine vergrößerte Draufsicht auf die TFT-Einheit, die zu dem Teil ”A” in 1 korrespondiert, welche Draufsicht schematisch die hervorstehende Struktur, die auf der unteren Gateleitung ausgebildet ist, und die schwarze Matrix zeigt;
  • 4 eine Schnittdarstellung entlang der Linie II-II in 1;
  • 5 eine Draufsicht auf eine LCD-Vorrichtung vom FFS-Typ gemäß der vorliegenden Offenbarung;
  • 6 eine Schnittdarstellung entlang der Linie VI-VI in 5;
  • 7 eine vergrößerte Draufsicht auf eine TFT-Einheit, die zu einem Teil ”B” in 5 korrespondiert, welche Draufsicht schematisch eine hervorstehende Struktur, welche auf einer oberen Gateleitung benachbart zu einer Drainelektrode ausgebildet ist, und eine schwarze Matrix zeigt; und
  • 8A bis 8Q Schnittdarstellungen, die Prozesse zum Herstellen einer LCD-Vorrichtung vom FFS-Typ gemäß der vorliegenden Offenbarung zeigen.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Es wird nun eine Beschreibung einer LCD-Vorrichtung vom FFS-Typ gemäß den beispielhaften Ausführungsformen im Detail mit Bezug zu den beigefügten Zeichnungen gegeben. Zum Zwecke einer kurzen Beschreibung mit Bezug zu den Zeichnungen werden gleiche oder äquivalente Komponenten mit den gleichen Bezugszeichen versehen und die Beschreibung derselben wird nicht wiederholt.
  • 5 ist eine Draufsicht auf eine LCD-Vorrichtung vom FFS-Typ gemäß der vorliegenden Offenbarung, 6 ist eine Schnittdarstellung entlang der Linie VI-VI in 5 und 7 ist eine vergrößerte Draufsicht auf eine TFT-Einheit, die zu einem Teil ”B” in 5 korrespondiert, welche Draufsicht schematisch eine hervorstehende Struktur, welche über einer oberen Gateleitung benachbart zu einer Drainelektrode ausgebildet ist, und eine schwarze Matrix zeigt. Ferner sind die 8A bis 8Q Schnittdarstellungen, die Prozesse zum Herstellen einer LCD-Vorrichtung vom FFS-Typ gemäß der vorliegenden Offenbarung zeigen.
  • Hierbei kann die LCD-Vorrichtung gemäß der vorliegenden Offenbarung unterschiedliche Typen von LCD-Vorrichtungen umfassen, wie beispielsweise LCD-Vorrichtungen vom Fringe Field Switching(FFS)-Typ, vom In-Plane Switching(IPS)-Typ und vom Twisted Nematic(TN)-Typ („nematischer Drehtyp”). Hierin wird die LCD-Vorrichtung vom FFS-Typ beispielhaft beschrieben.
  • Bezugnehmend auf die 5 und 6 ist ein erstes Substrat 101 zum Ausbilden der LCD-Vorrichtung gezeigt, das eine Mehrzahl von Gateleitungen 105A und 105B, die in einer Richtung parallel zueinander ausgerichtet sind, und eine Gateelektrode 105a, die sich von den Gateleitungen 105A und 105B aus erstreckt, aufweist.
  • Hierbei sind die Gateleitungen 105A und 105B als Schichtstruktur aus einer transparenten leitfähigen Schicht (nicht gezeigt; siehe 103 in 8A) und einer leitfähigen Metallschicht (nicht gezeigt; siehe 105 in 8A) realisiert. Hierbei kann die transparente leitfähige Schicht 103 ein transparentes Material aufweisen, beispielsweise Indiumzinnoxid (ITO) und/oder Indiumzinkoxid (IZO). Die vorliegende Offenbarung beschreibt beispielhaft einen Fall, bei dem die transparente leitende Schicht 103 aus ITO gebildet ist.
  • Ferner kann die leitfähige Metallschicht 105 ein leitfähiges Metall aufweisen, beispielsweise Aluminium (Al), Wolfram (W), Kupfer (Cu), Molybdän (Mo), Chrom (Cr), Titan (Ti), Molybdän-Wolfram (MoW), Molybdän-Titan (MoTi) und/oder Kupfer/Molybdän-Titan (Cu/MoTi). Die vorliegende Offenbarung beschreibt beispielhaft einen Fall, bei dem die leitfähige Metallschicht 105 aus Kupfer (Cu) gebildet ist.
  • Die Pixelelektrode 103a kann auf einem gesamten Pixelbereich des ersten Substrats 101 gebildet sein, der zu einem Bereich korrespondiert, der von den Gateleitungen 105A und 105B und einer Datenleitung 117a beabstandet ist. Hierbei kann die Pixelelektrode 103a aus einem transparenten Material, beispielsweise ITO und/oder IZO gebildet sein. Die vorliegende Offenbarung beschreibt beispielhaft einen Fall, bei dem die transparente leitfähige Schicht 103 aus ITO gebildet ist.
  • Jede der Gateleitungen 105A und 105B ist so gezeigt, dass sie eine senkrechte Struktur 105b hat, welche eine Drainelektrode 117f überlappt, so dass ein parasitärer Kondensator (Cgs) gebildet ist. Hierbei werden, wenn aufgrund von Prozessschwankungen eine Verschiebung der Überdeckung (overlay shift) zwischen den Gateleitungen 105A und 105B und der Datenleitung 117a erzeugt wird, für linke und rechte Pixel unterschiedliche Werte eines parasitären Kondensators (Cgs) erzeugt (mit anderen Worten können linke Pixel einen anderen Wert des parasitären Kondensators haben als rechte Pixel). Daher wird, um die unterschiedlichen Werte des parasitären Kondensators (Cgs) zu kompensieren, die senkrechte Struktur 105b auf jeder der Gateleitungen 105A und 105B ausgebildet.
  • Mit der senkrechten Struktur 105b, die auf jeder der Gateleitungen 105A und 105B ausgebildet ist, kann, wenn die Drainelektrode 117f aufgrund von Prozessschwankungen verschoben ist und sich dementsprechend der überlappende Teilbereich zwischen der Drainelektrode 117f und der Gateelektrode 105a und der senkrechten Struktur 105b ändert, der Wert des parasitären Kondensators bei dem überlappenden Teilbereich geeignet kompensiert werden. Das heißt, wenn ein Überlappungsbereich zwischen der Drainelektrode 117f, die auf einem linken Pixel angeordnet ist, und der Gateleitung 105A größer ist als ein Überlappungsbereich zwischen der Drainelektrode 117f und der Gateelektrode 105a, wird ein Überlappungsbereich zwischen der Drainelektrode 117f, die auf einem rechten Pixel angeordnet ist, und der Gateleitung 105A kleiner als ein Überlappungsbereich zwischen der Drainelektrode 117f und der Gateelektrode 105a, wodurch für die linken und rechten Pixeln der gleiche Wert des parasitären Kondensators (Cgs) aufrechterhalten wird.
  • Ferner hat die vorliegende Offenbarung die DRD-Struktur, die den FFS-Modus als eine Struktur zum Verhindern einer Reduktion einer Transmissivität verwendet, erläutert. Bei dieser Struktur wird eine gemeinsame Leitung, die in einer horizontalen Richtung ausgebildet ist, weggelassen und eine gemeinsame Leitung 117b ist senkrecht zu der Gateleitung unter Verwendung der Metallschicht, die als Datenleitung verwendet wird, ausgebildet.
  • Der LCD-Vorrichtung vom FFS-Typ ist es möglich, eine gemeinsame Leitung von einem einen Speicherkondensator (Cgs) ausbildenden Bereich zu trennen anders als bei dem IPS-Typ oder dem TN-Typ. Dementsprechend kann die gemeinsame Leitung 117b unter Verwendung der Metallschicht zum Ausbilden einer Sourceelektrode und einer Drainelektrode senkrecht zu der Gateleitung ausgebildet werden.
  • Eine Gateisolierungsschicht 111 kann auf einer gesamten Oberfläche des ersten Substrats 101, das die Gateelektrode 105a aufweist, ausgebildet sein. Auf der Gateisolierungsschicht 111 können eine Datenleitung 117a und eine gemeinsame Leitung 117b so ausgebildet sein, dass bei senkrechten Kreuzungspunkten mit den Gateleitungen 105A und 105B Pixelbereiche definiert sind.
  • Eine große Pixelelektrode 103a kann bei dem Pixelbereich ausgebildet sein, der an dem Kreuzungspunkt zwischen den Gateleitungen 105A und 105B und der Datenleitung 117a und der gemeinsamen Leitung 117b definiert ist. Hierbei kann die Pixelelektrode 103a so implementiert werden, dass sie ein transparentes leitfähiges Material, wie beispielsweise ITO oder IZO, aufweist.
  • Zusätzlich kann, bezugnehmend auf 7, an dem Kreuzungspunkt zwischen den Gateleitungen 105A und 105B und der Datenleitung 117a ein Dünnfilmtransistor (T) angeordnet sein, welcher über der Gateisolierungsschicht 111 über der Gateelektrode 105a ausgebildet ist und welcher eine aktive Schicht 113a, eine ohmsche Kontaktschicht 115a, eine Sourceelektrode 117e und eine Drainelektrode 117f, die von der Sourceelektrode 117e beabstandet ist und in einen horizontalen Teilbereich 117f-1 und einen gebogenen Teilbereich 117f-2 unterteilt ist, aufweist.
  • Eine hervorstehende Struktur (protrusion pattern) 117c, die zu dem gebogenen Teilbereich 117f-2 der Drainelektrode 117f korrespondiert, kann über der sich auf der Gateleitung 105A befindenden Gateisolierungsschicht 111 ausgebildet sein. Hierbei kann die hervorstehende Struktur 117c über der Gateleitung 105A angeordnet sein, um Berührungs- und Schwerkrafteinflüsse zu überwinden, die erzeugt werden von einem Kontaktbereich zwischen dem TFT und einem Säulenabstandshalter 37, der auf dem zweiten Substrat 41 ausgebildet ist. Insbesondere kann die hervorstehende Struktur 117c über der Gateleitung 105A angeordnet sein, anders als bei der bezogenen Technik, bei der die hervorstehende Struktur 117c über der Gateleitung 105B, welche unter der Gateleitung 105A angeordnet ist, ausgebildet ist.
  • Dementsprechend, auch wenn die hervorstehende Struktur 117c über der Gateleitung 105A angeordnet ist, ist ein Abstand D2 zwischen der hervorstehenden Struktur 117c und dem gebogenen Teilbereich 117f-2 der Drainelektrode 117f länger als der Abstand D1 in 2. Daraus kann folgen, dass das Problem, dass die hervorstehende Struktur 117c und die Drainelektrode 117f einander kurzschließen können, gelöst wird. Da eine Seite der Drainelektrode 117f in Form des gebogenen Teilbereichs 117f-2 so ausgebildet ist, dass er von der hervorstehenden Struktur 117c um einen vorgegebenen Abstand beabstandet ist, ist es unwahrscheinlich, dass die hervorstehende Struktur 117c und die Drainelektrode 117f einander kurzschließen.
  • Das heißt, ein Abstand zwischen dem gebogenen Teilbereich 117f-2 der Drainelektrode 117f und der hervorstehenden Struktur 117c kann größer sein als ein Abstand zwischen dem horizontalen Teilbereich 117f-1 der Drainelektrode 117f und der hervorstehenden Struktur 117c.
  • Hierbei kann die Form des gebogenen Teilbereichs 117f-2 der Drainelektrode 117f in manchen Fallen unterschiedliche Formen annehmen. Dabei kann jede Form möglich sein, sofern sie einen Abstand aufrechterhält, der groß genug ist, um zu verhindern, dass die hervorstehende Struktur 117c kurzgeschlossen wird, jedoch sollte erreicht sein, dass ein Teil des gebogenen Teilbereichs 117f-2 der Drainelektrode 117f die senkrechte Struktur 105b überlappt.
  • Eine Passivierungsschicht 123, welche ein erstes Kontaktloch 123a und ein zweites Kontaktloch 123b zum Freilegen der Pixelelektrode 103a bzw. der gemeinsamen Leitung 117b hat, kann auf einer gesamten Oberfläche des ersten Substrats einschließlich der hervorstehenden Struktur 117c ausgebildet sein.
  • Zusätzlich können auf der Passivierungsschicht 123 eine Mehrzahl von abzweigenden (branched) gemeinsamen Elektroden 129a ausgebildet sein, welche mit der gemeinsamen Leitung 117b über das zweite Kontaktloch 127b verbunden sind und die Pixelelektrode 103a überlappen, und eine Pixelelektrodenverbindungsstruktur 129b zum Verbinden der Pixelelektrode 103a mit der Drainelektrode 117f über das erste Kontaktloch 123a.
  • Ferner können die abzweigenden gemeinsamen Elektroden 129a die Pixelelektrode 103a überlappen und elektrisch mit der gemeinsamen Leitung 117b verbunden sein.
  • Hierbei kann die abzweigende gemeinsame Elektrode 129a aus einem transparenten Material gebildet sein, beispielsweise ITO und/oder IZO. Die vorliegende Offenbarung beschreibt beispielhaft einen Fall, bei dem die gemeinsame Elektrode 129a aus ITO gebildet ist.
  • Die Pixelelektrodenverbindungsstruktur 129b kann die Pixelelektrode 110 mit der Drainelektrode 117d über das erste Kontaktloch 127a elektrisch verbinden.
  • Bezugnehmend auf die 6 und 7 kann eine schwarze Matrix 143, welche einen Nicht-Pixel-Bereich definiert, auf dem zweiten Substrat 141 ausgebildet sein. Eine Farbfilterschicht 145, welche einen Pixelbereich zwischen den schwarzen Matrizen 143 (beispielsweise zwischen den Streifen der schwarzen Matrix 143) definiert, kann auf dem zweiten Substrat 141 ausgebildet sein.
  • Die schwarze Matrix 143 kann einen Bereich haben, der von der oberen Gateleitung 105A, der unteren Gateleitung 105B und dem TFT (T) als der Nicht-Pixel-Bereich definiert ist, nämlich vorliegend mit einer Breite, die einer Fläche A1 entspricht. Hierbei kann die Fläche A1 der schwarzen Matrix 143 kleiner sein als die Fläche A2 der schwarzen Matrix 33b der bezogenen Technik, die in 3 gezeigt ist. Da die hervorstehende Struktur 117c so ausgebildet ist, dass sie über der oberen Gateleitung 105A ausgebildet ist, kann es möglich sein, dass die schwarze Matrix 143 die untere Gateleitung 105B bis zu der oberen Oberfläche der unteren Gateleitung 105B überlappt. Dies kann ermöglichen, die Fläche, die von der schwarzen Matrix 143 bedeckt ist, zu reduzieren.
  • Deshalb kann, anders als bei der bezogenen Technik, bei welcher die hervorstehende Struktur auf der unteren Gateleitung ausgebildet ist, um zu verhindern, dass sie von der Drainelektrode kurzgeschlossen wird, und sich dementsprechend die schwarze Matrix über die untere Gateleitung und einen offenen Bereich erstreckt, das Ausbilden der hervorstehenden Struktur über der oberen Gateleitung gemäß der vorliegenden Erfindung verhindern, dass die schwarze Matrix den offenen Bereich überlappt, was in dem Verhindern der Reduzierung des offenen Bereichs resultiert.
  • Das zweite Substrat 141, das zu der hervorstehenden Struktur 117c korrespondiert, kann einen Säulenabstandshalter 147 aufweisen, welcher mit der hervorstehenden Struktur 117c kontaktierbar ist.
  • Eine Flüssigkristallschicht 151 kann zwischen dem ersten Substrat 101 und dem zweiten Substrat 141 angeordnet sein.
  • Mit dieser Konfiguration, wenn ein Datensignal zu der Pixelelektrode 103a über den TFT (T) gesendet wird, wird ein Randfeld (fringe field) zwischen der gemeinsamen Elektrode 129a, der eine gemeinsame Spannung bereitgestellt wird, und der Pixelelektrode 103a ausgebildet. Dies ermöglicht, dass Flüssigkristallmoleküle, die in einer horizontalen Richtung zwischen dem ersten und dem zweiten Substrat 101 und 141 angeordnet sind, aufgrund dielektrischer Anisotropie gedreht werden. Die Lichtdurchlässigkeit für Licht, welches durch den Pixelbereich übertragen wird, kann sich abhängig von dem Rotationsgrad der Flüssigkristallmoleküle ändern, wodurch eine Abstufung implementiert wird.
  • Die vorliegende Offenbarung zeigt beispielhaft die DRD-Struktur, ist jedoch nicht darauf begrenzt. Die vorliegende Offenbarung kann auch angewendet werden auf beliebige Z-Inversionstyp-LCD-Vorrichtungsstrukturen.
  • Ferner zeigt die vorliegenden Offenbarung beispielhaft, ist jedoch nicht darauf begrenzt, eine LCD-Vorrichtung, bei welcher linke und rechte Datenleitungen basierend auf einer vertikalen Datenleitung weggelassen sind und gemeinsame Datenleitungen Vcom an den entsprechenden Positionen ausgebildet sind. Die LCD-Vorrichtung gemäß der vorliegenden Offenbarung kann bei einem Fall angewendet werden, bei dem die Datenleitung und die Gateleitung parallel zueinander ausgebildet sind.
  • Zusätzlich kann die vorliegende Offenbarung bei einer LCD-Vorrichtung angewendet werden, die eine Struktur hat, bei welcher TFTs auf linken und rechten Pixeln von Datenleitungen gebildet sind basierend auf einer Datenleitung.
  • Die vorliegende Offenbarung kann auch angewendet werden bei einer LCD-Vorrichtung, die eine Struktur hat zum Kompensieren eines aufgrund von Prozessschwankungen bestehenden Unterschieds zwischen den von linken und rechten Pixeln erzeugten Werten eines parasitären Kondensators (Cgs), nämlich bei einer LCD-Vorrichtung, bei der eine senkrechte Struktur ausgebildet ist.
  • Im Folgenden wird unter Bezug auf die 8A bis 8Q ein Verfahren beschrieben zum Herstellen einer LCD-Vorrichtung mit einem Aufbau in Übereinstimmung mit der vorliegenden Offenbarung.
  • Die 8A bis 8Q sind Schnittdarstellungen, die Prozesse zum Herstellen einer LCD-Vorrichtung in Übereinstimmung mit der vorliegenden Offenbarung zeigen.
  • Wie in 8A gezeigt, sind eine Mehrzahl von Pixelbereichen, die Schaltbereiche aufweisen, auf dem transparenten ersten Substrat 101 definiert. Eine erste transparente leitfähige Schicht 103 und eine erste leitfähige Metallschicht 105 werden sequentiell auf dem ersten Substrat 101 mittels Sputterns abgeschieden. Hierbei kann die erste transparente leitfähige Schicht 103 aus ITO oder IZO bestehen. Hierin wird beispielhaft ein Fall, bei dem die erste transparente leitfähige Schicht 103a aus ITO gebildet ist, beschrieben.
  • Ferner kann die erste leitfähige Metallschicht 105 aus mindestens einem der nachfolgenden leitfähigen Metalle gebildet sein: Aluminium (Al), Wolfram (W), Kupfer (Cu), Molybdän (Mo), Chrom (Cr), Titan (Ti), Molybdän-Wolfram (MoW), Molybdän-Titan (MoTi), Kupfer/Molybdän-Titan (Cu/MoTi). Hierin wird ein Fall beispielhaft beschrieben, bei dem die erste leitfähige Schicht 105 aus Kupfer (Cu) gebildet ist.
  • Bezugnehmend auf 8B wird die erste leitfähige Metallschicht 105 mit einem Fotolack, der eine hohe Transmissivität hat, beschichtet, wodurch ein erster fotosensitiver Film 107 gebildet wird.
  • Danach wird ein Belichtungsprozess für die erste fotosensitive Schicht 107 durchgeführt mittels eines ersten Maskierungsprozesses unter Verwendung einer ersten Halbtonmaske 109, die eine Lichtabblockstruktur 109a und eine halb-lichtdurchlässige (semitransparente) Struktur 109b aufweist.
  • Die Lichtabblockstruktur 109a der ersten Halbtonmaske 109 kann auf der ersten fotosensitiven Schicht 107 korrespondierend zu Bereichen angeordnet werden, in denen die Gateleitungen und die Gateelektroden ausgebildet werden sollen. Die halb-lichtdurchlässige Struktur 109b kann auf dem ersten fotosensitiven Film 107 korrespondierend zu einem Bereich angeordnet werden, in dem die Pixelelektrode ausgebildet werden soll.
  • Bezugnehmend auf 8C wird nach Beendigung des Belichtungsprozesses ein Entwicklungsprozess durchgeführt, um selektiv den ersten fotosensitiven Film 107 zu entfernen, wodurch erste Strukturteilbereiche 107a, die zu den Gateleitungs- und den Gateelektroden-Ausbildungsbereichen korrespondieren, und ein zweiter Strukturteilbereich 107b, der zu dem Pixelelektroden-Ausbildungsbereich korrespondiert, ausgebildet werden.
  • Hierbei kann die Lichtabblockstruktur 109a lichtundurchlässig (opak) sein, so dass der erste Strukturteilbereich 107a die Dicke des ersten fotosensitiven Films 107 aufrechterhält. Jedoch wird ermöglicht, dass die halb-lichtdurchlässige Struktur 109b etwas Licht durchlässt, und dementsprechend wird der zweite Strukturteilbereich 107b um eine vorgegebene Dicke gedünnt. D. h., der zweite Strukturteilbereich 107b kann dünner sein als der erste Strukturteilbereich 107a.
  • Bezugnehmend auf 8D werden die erste transparente leitfähige Schicht 103 und die erste leitfähige Metallschicht 105 unter Verwendung des ersten Strukturteilbereichs 107a und des zweiten Strukturteilbereichs 107b des ersten fotosensitiven Films 107 als Ätzmaske selektiv geätzt, wodurch Gateleitungen 105A und 105B, eine Gateelektrode 105a und eine Pixelelektrode 103a definiert werden.
  • Bezugnehmend auf 8E wird ein Veraschungsprozess durchgeführt, um den ersten Strukturteilbereich 107a des ersten fotosensitiven Films 107, der über den Gateleitungen 105A und 105B und der Gateelektrode 105a angeordnet ist, teilweise wegzuätzen und um die zweiten Strukturteilbereiche 107b des ersten fotosensitiven Films, die auf der Pixelelektrode 103a angeordnet sind, vollständig wegzuätzen, wodurch eine obere Oberfläche der leitfähigen Schicht 105c, die auf der Pixelelektrode 103a angeordnet ist, freigelegt wird.
  • Bezugnehmend auf 8F wird die freigelegte leitfähige Schicht 105c unter Verwendung des ersten Strukturteilbereichs 107a, welcher bezüglich seiner Dicke mittels des Veraschungsprozesses teilweise geätzt wurde, als Ätzmaske geätzt, wodurch die Pixelelektrode 103a ausgebildet wird. Hierbei wird die Pixelelektrode 103a mittels vollständigen Ätzens der freigelegten ersten leitfähigen Metallschicht 105c nach außen freigelegt.
  • Bezugnehmend auf 8G wird der erste Strukturteilbereich 107a geätzt, so dass die Gateleitungen 105A und 105B und die Gateelektrode 105a nach außen freigelegt werden. Hierbei können die Gateleitungen 105A und 105B und die Gateelektrode 105a als Schichtstruktur aus der ersten transparenten leitfähigen Schicht und der ersten leitfähigen Metallschicht ausgebildet werden.
  • Bezugnehmend auf 8H wird eine Gateisolierungsschicht 111 aus Siliziumnitrid (SiNx) oder Siliziumoxid (SiO2) auf einer gesamten Oberfläche des ersten Substrats einschließlich der Pixelelektrode 103a ausgebildet. Ein amorpher Siliziumfilm (a-SI:H) 113, ein Störstellen (impurities, beispielsweise Dotieratome) aufweisender amorpher Siliziumfilm 115 (n+ oder p+) und eine zweite leitfähige Metallschicht 117 werden auf der Gateisolierungsschicht 111 sequentiell abgeschieden.
  • Hierbei können der amorphe Siliziumfilm (a-SI:H) 113 und der amorphe Siliziumfilm 115 (n+ oder p+), der die Störstellen aufweist, mittels chemischer Gasphasenabscheidung (CVD) abgeschieden werden, und die zweite leitfähige Metallschicht 117 wird mittels Sputtern abgeschieden.
  • Hierbei sind lediglich CVD und Sputtern als Abscheideverfahren beschrieben, aber falls nötig, können andere Abscheideverfahren ebenso angewendet werden.
  • Ferner kann die zweite leitfähige Metallschicht 117 aus mindestens einem der nachfolgenden leitfähigen Metalle gebildet sein: Aluminium (Al), Wolfram (W), Kupfer (Cu), Molybdän (Mo), Chrom (Cr), Titan (Ti), Molybdän-Wolfram (MoW), Molybdän-Titan (MoTi), Kupfer/Molybdän-Titan (Cu/MoTi).
  • Bezugnehmend auf 8I wird ein Fotolack, der eine hohe Lichtdurchlässigkeit hat, auf der zweiten leitfähigen Metallschicht 117 abgeschieden, wodurch eine zweite fotosensitive Schicht 119 gebildet wird.
  • Als nächstes wird für die zweite fotosensitive Schicht 119 ein Belichtungsprozess durchgeführt mittels eines zweiten Maskierungsprozesses unter Verwendung einer zweiten Halbtonmaske 121, die eine Lichtabblockstruktur 121a und eine halb-lichtdurchlässige (semitransparente) Struktur 121b hat.
  • Die Lichtabblockstruktur 119a der zweiten Halbtonmaske 121 ist über dem zweiten fotosensitiven Film 119 korrespondierend zu Bereichen angeordnet, in denen die Datenleitung, die Sourceelektrode, die Drainelektrode, die gemeinsame Leitung bzw. die hervorstehende Struktur ausgebildet werden sollen. Die halbtransparente Struktur 121b der zweiten Halbtonmaske 121 kann über dem zweiten fotosensitiven Film 119 korrespondierend zu einem Kanalausbildungsbereich des TFTs (T) angeordnet sein.
  • Bezugnehmend auf 8J wird nach Beendigung des Belichtungsprozesses ein Entwicklungsprozess durchgeführt, um den zweiten fotosensitiven Film 119 zu ätzen, wodurch ein erster Strukturteilbereich 119a korrespondierend zu Bereichen, in denen die Datenleitung, die Sourceelektrode, die Drainelektrode die gemeinsame Leitung und die hervorstehende Struktur ausgebildet werden sollen, und ein zweiter Strukturteilbereich 119b, der zu einem Kanalausbildungsbereich korrespondiert, ausgebildet werden.
  • Hierbei ist die Lichtabblockstruktur 121a lichtundurchlässig (opak), so dass der erste Strukturteilbereich 119a die Dicke des zweiten fotosensitiven Films 119 aufrechterhält. Jedoch wird ermöglicht, dass die halb-lichtdurchlässige Struktur 121b etwas Licht durchlässt und dementsprechend der zweite Strukturteilbereich 119b um eine vorgegebene Dicke gedünnt wird. D. h., der zweite Strukturteilbereich 119b kann dünner sein als der erste Strukturteilbereich 119a.
  • Als nächstes werden die zweite leitfähige Metallschicht 117, der amorphe Siliziumfilm 115, der die Störstellen enthält, und der amorphe Siliziumfilm 113 sequentiell geätzt unter Verwendung des ersten Strukturteilbereichs 119a und des zweiten Strukturteilbereichs 119b der zweiten fotosensitiven Schicht 119 als Ätzmasken, wodurch eine aktive Schicht 113a und eine ohmsche Kontaktschicht 115a auf der Gateisolierungsschicht 111, die zu der Gateelektrode 105a korrespondiert, sowie eine Datenleitung 117a und eine gemeinsame Leitung (nicht gezeigt; siehe 117b gemäß 5), welche die Gateleitungen 105A und 105B senkrecht schneiden, eine hervorstehende Struktur 117c und eine zweite leitfähige Metallschichtstruktur 117d ausgebildet werden. Hierbei ist die hervorstehende Struktur 117c über der Gateleitung 105A angeordnet.
  • Bezugnehmend auf 8K wird ein Veraschungsrozess durchgeführt, so dass die ersten Strukturteilbereiche 119, die zu den Source- und Drainelektroden bildenden Bereichen korrespondieren, der die gemeinsame Leitung bildende Bereich und der die hervorstehende Struktur bildende Bereich teilweise entfernt werden und die zweite Struktur 119b, die zu dem den Kanal bildenden Bereich korrespondiert, vollständig entfernt wird. Hierbei wird eine obere Oberfläche der zweiten leitfähigen Metallschichtstruktur 117d, welche den den Kanal bildenden Bereich überlappt, nach außen freigelegt.
  • Bezugnehmend auf 8L wird der freigelegte Teilbereich der zweiten leitfähigen Metallschichtstruktur 117d unter Verwendung des teilweise entfernten ersten Strukturteilbereichs 119a als Ätzmaske geätzt, wodurch eine Sourceelektrode 117e und eine Drainelektrode 117f, die voneinander beabstandet sind, ausgebildet werden. Hierbei kann die Drainelektrode 117f einen horizontalen Teilbereich 117f-1 und einen gebogenen Teilbereich 117f-2 aufweisen.
  • Ferner kann der gebogene Teilbereich 117f-2 der Drainelektrode 117f zu der hervorstehenden Struktur 117c korrespondieren, die über der Gateleitung 105A angeordnet ist. Hierbei kann die hervorstehende Struktur 117c so ausgebildet werden, dass sie über der Gateleitung 105A angeordnet ist, um die Einflüsse einer Berührung und der Schwerkraft zu überwinden, die aufgrund eines Kontaktbereichs zwischen dem TFT und einem Säulenabstandshalter 147, der auf dem zweiten Substrat 141 ausgebildet ist, erzeugt werden. Insbesondere kann die hervorstehende Struktur 117c über der Gateleitung 105A angeordnet sein, anders als bei der bezogenen Technik, bei der die hervorstehende Struktur 117c über der Gateleitung 105B ausgebildet ist, welche (z. B. in der Draufsicht der 5) unter der Gateleitung 105A angeordnet ist.
  • Deshalb, auch wenn die hervorstehende Struktur 117c über der Gateleitung 105A angeordnet ist, ist ein Abstand D2 zwischen der hervorstehenden Struktur 117c und dem gebogenen Teilbereich 117f-2 der Drainelektrode 117f größer als ein Abstand d1, der bei der bezogenen Technik in 2 gezeigt ist. Dementsprechend ist es unwahrscheinlich, dass die hervorstehende Struktur 117c und die Drainelektrode 117f einander kurzschließen. Hierbei kann die Form des gebogenen Teilbereichs 117f-2 der Drainelektrode 117f in manchen Fällen unterschiedliche Formen annehmen. Jede Form ist möglich, wenn sie einen Abstand aufrechterhält, der groß genug ist, um den Kurzschluss der hervorstehenden Struktur 117c zu verhindern, jedoch sollte erreicht werden, dass ein Teil des gebogenen Teilbereichs 117f-2 der Drainelektrode die senkrechte Struktur 105b überlappt, um einen parasitären Kondensator (Cgs) zu kompensieren.
  • Nachfolgend wird die ohmsche Kontaktschicht 115a, die zwischen der Sourceelektrode 117e und der Drainelektrode 117f freigelegt ist, auch geätzt, so dass sie einen räumlichen Abstand hat. Hierbei wird ein Kanalbereich auf der aktiven Schicht 113a, der unter der geätzten ohmschen Kontaktschicht 115a angeordnet ist, ausgebildet.
  • Bezugnehmend auf 8M wird nach dem Entfernen des ersten Strukturteilbereichs 119a der zweiten fotosensitiven Schicht 119 ein anorganisches Isolierungsmaterial, das aus Siliziumnitrid (SiNx) oder Siliziumoxid (SiO2) gebildet ist, oder ein organisches Isolierungsmaterial auf der gesamten Oberfläche des ersten Substrats 101 abgeschieden, wodurch eine Passivierungsschicht 123 gebildet wird. Ein Fotolack, der eine hohe Transmissivität hat, wird dann auf der Passivierungsschicht 123 ausgebildet, wodurch eine dritte fotosensitive Schicht (nicht gezeigt) gebildet wird. Nachstehend wird beispielhaft die Passivierungsschicht 123, die aus dem anorganischen Isolierungsmaterial, das aus SiNx oder SiO2 gebildet ist, dargestellt.
  • Dann werden der Belichtungs- und der Entwicklungsprozess mittels eines dritten Maskierungsprozesses unter Verwendung einer Belichtungsmaske (nicht gezeigt) durchgeführt, um die dritte fotosensitive Schicht zu strukturieren, wodurch eine dritte fotosensitive Schichtstruktur 125 gebildet wird.
  • Bezugnehmend auf 8N werden die Passivierungsschicht 123 und die untere Gateisolierungsschicht 111 unter Verwendung der dritten fotosensitiven Struktur 125 als eine Maske selektiv geätzt, wodurch ein erstes Kontaktloch 127a zum Freilegen der Drainelektrode 117f und der Pixelelektrode 103a und ein zweites Kontaktloch 127b zum Freilegen der gemeinsamen Leitung 117b gebildet werden.
  • Bezugnehmend auf 8O wird die dritte fotosensitive Schicht 125 entfernt und eine zweite transparente leitfähige Schicht 129 wird auf der Passivierungsschicht 123 einschließlich des ersten und zweiten Kontaktlochs 127a und 127b mittels Magnetronsputtern abgeschieden. Hierbei kann die zweite transparente leitfähige Schicht 129 aus einem transparenten Material wie zum Beispiel ITO oder IZO gebildet sein.
  • Dann wird eine Schicht eines Fotolacks, der eine hohe Transmissivität hat, auf der zweiten transparenten leitfähigen Schicht 129 ausgebildet, wodurch eine vierte fotosensitive Schicht (nicht gezeigt) gebildet wird.
  • Nachfolgend werden der Belichtungs- und der Entwicklungsprozess mittels eines vierten Maskierungsprozesses unter Verwendung einer Belichtungsmaske (nicht gezeigt) durchgeführt, um selektiv die vierte fotosensitive Schicht zu strukturieren, wodurch eine vierte fotosensitive Schichtstruktur 131 ausgebildet wird.
  • Bezugnehmend auf 8Q wird die zweite transparente leitfähige Schicht 129 unter Verwendung der vierten fotosensitiven Schichtstruktur 131 als eine Ätzmaske selektiv geätzt, wodurch gleichzeitig eine Mehrzahl von abzweigenden gemeinsamen Elektroden 129a, die voneinander beabstandet sind, und eine Pixelelektrodenverbindungsstruktur 129b zum elektrischen Verbinden der Pixelelektrode 103a mit der Drainelektrode 117f über das erste Kontaktloch 127a ausgebildet werden. Hierbei kann die Mehrzahl von abzweigenden gemeinsamen Elektroden 129a, obwohl nicht gezeigt, elektrisch mit der gemeinsamen Leitung 117b über das zweite Kontaktloch 127b verbunden sein.
  • Obwohl nicht gezeigt, wird die vierte fotosensitive Schichtstruktur 131 entfernt, um eine untere Ausrichtungsschicht (nicht gezeigt) auf einer gesamten Oberfläche des Substrats einschließlich der Mehrzahl von gemeinsamen Elektroden 129a auszubilden, wodurch ein Herstellungsverfahren eines Anordnungssubstrats (Array-Substrats) für die LCD-Vorrichtung vom FFS-Typ gemäß der vorliegenden Offenbarung abgeschlossen wird.
  • Immer noch bezugnehmend auf 8Q wird eine schwarze Matrix 143 zum Verhindern, dass Licht zu Bereichen außer den Pixelbereichen durchgelassen wird, auf einem Farbfiltersubstrat ausgebildet, nämlich dem zweiten Substrat 141, welches an dem TFT-Substrat, nämlich dem ersten Substrat 101, mit einem räumlichen Abstand dazwischen befestigt ist.
  • Nachfolgend werden rote, grüne und blaue Farbfilterschichten 145 auf den Pixelbereichen des Farbfiltersubstrats 141 ausgebildet. Hierbei sind die schwarzen Matrizen 143 (beispielsweise die Streifen der schwarzen Matrix 143) zwischen den roten, grünen und blauen Farbfilterschichten 145 auf dem zweiten Substrat 141 angeordnet.
  • Hierbei kann die schwarze Matrix 143 Bereiche überlappen, außer den Pixelbereichen des ersten Substrats 101, beispielsweise den TFT (T), die Gateleitungen 105A und 105B und die Datenleitung 117a, beim Befestigen des zweiten Substrats 141 mit dem ersten Substrat 101.
  • Beim Befestigen des zweiten Substrats 141 an dem ersten Substrat 101 wird ein Säulenabstandshalter 147 zum Aufrechterhalten einer vorgegebenen Lücke auf dem zweiten Substrat 141 ausgebildet. Hierbei wird der Säulenabstandshalter 147 auf dem zweiten Substrat 151 korrespondierend zu der hervorstehenden Struktur 117c ausgebildet, die auf dem ersten Substrat 101 ausgebildet ist, so dass Berührungs- und Schwerkrafteinflüsse überwunden werden, die aufgrund eines Kontaktbereichs mit dem TFT (T) erzeugt werden.
  • Obwohl nicht gezeigt, wird eine Flüssigkristallschicht 151 zwischen dem ersten Substrat 101 und dem zweiten Substrat 141 ausgebildet, wodurch die LCD-Vorrichtung vom FFS-Typ in Übereinstimmung mit der vorliegenden Offenbarung vollständig hergestellt ist.
  • Wie hervorstehend beschrieben, kann in Übereinstimmung mit einer LCD-Vorrichtung und einem Verfahren zum Herstellen derselben der vorliegenden Offenbarung eine Struktur einer Drainelektrode verändert sein, so dass ein Abstand zwischen der Drainelektrode und einer hervorstehenden Struktur vergrößert ist, wodurch ein Kurzschluss zwischen der hervorstehenden Struktur und der Drainelektrode verhindert wird.
  • Ferner korrespondiert, auch wenn die Drainelektrodenstruktur verschoben ist, der verschobene Teilbereich zu einem nicht offenen Bereich, der von einer schwarzen Matrix verdeckt ist. Daher kann die hervorstehende Struktur zum Aufrechterhalten einer Lücke eines Säulenabstandshalters ausgebildet werden ohne eine Reduzierung eines offenen Bereichs und eine senkrechte Struktur kann auf einer Gateleitung ausgebildet sein, was zu einem Verhindern eines Defektes, der durch Schwankungen eines parasitären Kondensators (Cgs) (z. B. Schwankungen eines Wertes einer parasitären Kapazität) bedingt ist, führt.
  • Die vorhergehenden Ausführungsformen und Vorteile sind lediglich exemplarisch und sind nicht dazu beabsichtigt, die vorliegende Offenbarung zu beschränken. Die vorliegenden Lehren können ohne weiteres angewendet werden auf andere Arten von Apparaten. Diese Beschreibung ist dazu beabsichtigt, anschaulich zu sein, und nicht den Umfang der Ansprüche zu beschränken. Viele Alternativen, Modifikationen und Variationen werden den Fachmännern auf diesem Gebiet offensichtlich. Die Merkmale, Strukturen, Verfahren und andere Charakteristiken der beispielhaften Ausführungsformen, die hierin beschrieben sind, können auf unterschiedliche Weisen kombiniert werden, um zusätzliche und/oder alternative beispielhafte Ausführungsformen zu erhalten.
  • Da die vorliegenden Merkmale in unterschiedlichen Formen ausgebildet sein können, ohne von den Charakteristiken derselben abzuweichen, ist es auch zu verstehen, dass die im Vorhergehenden beschriebenen Ausführungsformen nicht beschränkt sind durch irgendwelche Details der vorhergehenden Beschreibung, soweit nicht anders spezifiziert, sondern vielmehr breit ausgelegt werden sollten innerhalb des Umfangs, wie in den angehängten Ansprüchen definiert, und daher sind alle Veränderungen und Modifikationen, die innerhalb der Maße und Grenzen der Ansprüche oder Äquivalente derartiger Maße und Grenzen fallen, beabsichtigt von den angehängten Ansprüchen umfasst zu sein.

Claims (13)

  1. Flüssigkristallanzeige-Vorrichtung, aufweisend: ein erstes Substrat (101) und ein zweites Substrat (141), die aneinander befestigt sind mit einem räumlichen Abstand dazwischen; eine Mehrzahl von Gateleitungen (105A, 105B), die auf dem ersten Substrat (101) parallel zueinander in einer Richtung ausgerichtet sind; eine Gateelektrode (105a), die sich von jeder der Gateleitungen (105A, 105B) aus erstreckt; eine Gateisolierungsschicht (111), die auf einer Oberfläche des Substrats (101), das die Gateelektrode (105a) aufweist, ausgebildet ist; eine Datenleitung (117a) und eine gemeinsame Leitung (117b), die auf der Gateisolierungsschicht (111) ausgebildet sind, so dass Pixelbereiche an Kreuzungspunkten mit den Gateleitungen (105A, 105B) definiert sind; eine Pixelelektrode (103a), die in jedem Pixelbereich angeordnet ist, der an den Kreuzungspunkten zwischen jeder der Gateleitungen (105A, 105B) und der Datenleitung (117a) und der gemeinsamen Leitung (117b) definiert ist; einen Transistor (T), der an dem Schnittpunkt zwischen jeder der Gateleitungen (105A, 105B) und der Datenleitung (117a) angeordnet ist, wobei der Transistor (T) eine aktive Schicht (113a), die auf der Gateelektrode (105a) und der Gateisolierungsschicht (111) angeordnet ist, eine Sourceelektrode (117e) und eine Drainelektrode (117f), die von der Sourceelektrode (117e) beabstandet ist und einen horizontalen Teilbereich (117f-1) und einen gebogenen Teilbereich (117f-2) aufweist, aufweist; eine hervorstehende Struktur (117c), die über der Gateleitung ausgebildet ist, und die zu dem gebogenen Teilbereich (117f-2) der Drainelektrode (117f) korrespondiert; eine Passivierungsschicht (123), die auf einer Oberfläche des ersten Substrats (101), das die hervorstehende Struktur (117c) aufweist, ausgebildet ist und die die Pixelelektrode (103a) freilegt; eine Mehrzahl von abzweigenden gemeinsamen Elektroden (129a), die auf der Passivierungsschicht (123) so ausgebildet sind, dass sie mit der gemeinsamen Leitung (117b) verbunden sind und die Pixelelektrode (103a) überlappen; eine Pixelelektrodenverbindungsstruktur (129b), die auf der Passivierungsschicht (123) so ausgebildet ist, dass sie die Pixelelektrode (103a) mit der Drainelektrode (117f) über die freigelegte Passivierungsschicht (123) verbindet; eine schwarze Matrix (143), die auf dem zweiten Substrat (141) ausgebildet ist; eine Farbfilterschicht (145), die zwischen den schwarzen Matrizen (143) angeordnet ist; einen Säulenabstandshalter (147), der auf dem zweiten Substrat (141) korrespondierend zu der hervorstehenden Struktur (117c) ausgebildet ist, so dass er mit der hervorstehenden Struktur (117c) kontaktierbar ist; und eine Flüssigkristallschicht (151), die zwischen dem ersten Substrat (101) und dem zweiten Substrat (141) angeordnet ist.
  2. Vorrichtung nach Anspruch 1, wobei die Gateisolierungsschicht (111) auf einer gesamten Oberfläche des Substrats, das die Gateelektrode (105a) aufweist, ausgebildet ist.
  3. Vorrichtung nach einem der Ansprüche 1 oder 2, wobei der Transistor (T) ein Dünnfilmtransistor ist.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, wobei ein Abstand zwischen dem gebogenen Teilbereich (117f-2) der Drainelektrode (117f) und der hervorstehenden Struktur (117c) größer ist als ein Abstand zwischen dem horizontalen Teilbereich (117f-1) der Drainelektrode (117f) und der hervorstehenden Struktur (117c).
  5. Vorrichtung nach einem der Ansprüche 1 bis 4, wobei die hervorstehende Struktur (117c) auf der Gateisolierungsschicht (111) über der Gateleitung (105A), benachbart zu der Drainelektrode (117f) angeordnet, ausgebildet ist.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei die Gateleitung (105A) eine senkrechte Struktur (105b) hat, die die Drainelektrode (117f) überlappt, so dass ein parasitärer Kondensator gebildet ist.
  7. Verfahren zum Herstellen einer Flüssigkristallanzeige-Vorrichtung, aufweisend: Bereitstellen eines ersten Substrats (101) und eines zweiten Substrats (141); Ausbilden einer Mehrzahl von Gateleitungen (105A, 105B), die auf dem ersten Substrat (101) in einer Richtung parallel zueinander ausgerichtet sind, einer Gateelektrode (105a), die sich von jeder Gateleitung (105A, 105B) aus erstreckt, und einer großen Pixelelektrode (103a); Ausbilden einer Gateisolierungsschicht (111) auf einer Oberfläche des Substrats (101), das die Gateelektrode (105a) aufweist; Ausbilden einer Datenleitung (117a) und einer gemeinsamen Leitung (117b), die auf der Gateisolierungsschicht (111) ausgebildet werden, um Pixelbereiche an Kreuzungspunkten mit den Gateleitungen (105A, 105B) zu definieren; Ausbilden eines Transistors (T) an dem Kreuzungspunkt zwischen der Gateleitung (105A, 105B) und der Datenleitung (117a), wobei der Transistor (T) eine aktive Schicht (113a) auf der Gateisolierungsschicht (111), eine Sourceelektrode (117e) und eine Drainelektrode (117f), die von der Sourceelektrode (117e) beabstandet ist und einen horizontalen Teilbereich (117f-1) und einen gebogenen Teilbereich (117f-2) aufweist, aufweist, und Ausbilden einer hervorstehenden Struktur (117c) auf der Gateleitung (105A), so dass sie zu dem gebogenen Teilbereich (117f-2) der Drainelektrode (117f) korrespondiert; Ausbilden einer Passivierungsschicht (123), die auf einer Oberfläche des ersten Substrats (101) ausgebildet ist, das die hervorstehende Struktur (117c) aufweist, so dass die Pixelelektrode (103a) freigelegt ist; Ausbilden einer Mehrzahl von abzweigenden gemeinsamen Elektroden (129a) auf der Passivierungsschicht (123), wobei die abzweigenden gemeinsame Elektrode (129a) mit der gemeinsamen Leitung (117b) verbunden ist und die Pixelelektrode (103a) überlappt, und gleichzeitiges Ausbilden einer Pixelelektrodenverbindungsstruktur (129b) auf der Passivierungsschicht (123), um die Pixelelektrode (103a) mit der Drainelektrode (117f) zu verbinden; Ausbilden einer schwarzen Matrix (143) auf dem zweiten Substrat (141), um einen Nicht-Pixel-Bereich zu definieren; Ausbilden einer Farbfilterschicht (145) auf dem zweiten Substrat (141) korrespondierend zu dem Pixelbereich zwischen den schwarzen Matrizen (143); Ausbilden eines Säulenabstandshalters (147) auf dem zweiten Substrat (141) korrespondierend zu der hervorstehenden Struktur (117c), um mit der hervorstehenden Struktur (117c) kontaktierbar zu sein; und Ausbilden einer Flüssigkristallschicht (151) zwischen dem ersten Substrat (101) und dem zweiten Substrat (141).
  8. Verfahren nach Anspruch 7, wobei die Gateisolierungsschicht (111) auf einer gesamten Oberfläche des Substrats ausgebildet wird.
  9. Verfahren gemäß einem der Ansprüche 7 oder 8, wobei der Transistor (T) ein Dünnfilmtransistor ist.
  10. Verfahren nach einem der Ansprüche 7 bis 9, wobei der Transistor (T) und die hervorstehende Struktur (117c) gleichzeitig ausgebildet werden.
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei ein Abstand zwischen dem gebogenen Teilbereich (117f-2) der Drainelektrode (117f) und der hervorstehenden Struktur (117c) größer ist als ein Abstand zwischen dem horizontalen Teilbereich (117f-1) der Drainelektrode (117f) und der hervorstehenden Struktur (117c).
  12. Verfahren nach einem der Ansprüche 7 bis 11, wobei die hervorstehende Struktur (117c) auf der Gateisolierungsschicht (111) über der Gateleitung (105A), benachbart zu der Drainelektrode (117f) angeordnet, ausgebildet wird.
  13. Verfahren nach einem der Ansprüche 7 bis 12, wobei die Gateleitung (105A) eine senkrechte Struktur (105b) hat, die die Drainelektrode (117f) überlappt, um einen parasitären Kondensator zu bilden.
DE102012111587.7A 2012-06-25 2012-11-29 Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben Active DE102012111587B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120068222A KR101396943B1 (ko) 2012-06-25 2012-06-25 액정표시장치 및 제조방법
KR10-2012-0068222 2012-06-25

Publications (2)

Publication Number Publication Date
DE102012111587A1 true DE102012111587A1 (de) 2014-01-02
DE102012111587B4 DE102012111587B4 (de) 2020-07-02

Family

ID=49753984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012111587.7A Active DE102012111587B4 (de) 2012-06-25 2012-11-29 Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben

Country Status (4)

Country Link
US (1) US9335600B2 (de)
KR (1) KR101396943B1 (de)
CN (1) CN103513480B (de)
DE (1) DE102012111587B4 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103336392B (zh) * 2013-06-21 2016-03-02 京东方科技集团股份有限公司 阵列基板、液晶显示面板及装置
CN103412444B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
CN103700683B (zh) * 2013-12-27 2016-04-06 京东方科技集团股份有限公司 一种oled阵列基板的对置基板及其制备方法、显示装置
US9541794B2 (en) * 2014-01-10 2017-01-10 Apple Inc. High dynamic range liquid crystal display
KR102429378B1 (ko) * 2014-05-13 2022-08-05 엘지디스플레이 주식회사 터치스크린 패널 일체형 표시장치 및 제조방법
CN104009045B (zh) 2014-05-29 2015-09-02 京东方科技集团股份有限公司 阵列基板及显示装置
CN104362155B (zh) * 2014-11-24 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP6376989B2 (ja) * 2015-02-19 2018-08-22 株式会社ジャパンディスプレイ 表示装置
EP3086170B1 (de) * 2015-04-21 2020-12-02 LG Display Co., Ltd. Flüssigkristallanzeige
CN104934441B (zh) * 2015-04-29 2018-03-30 京东方科技集团股份有限公司 一种goa单元及其制作方法、栅极驱动电路及显示器件
KR102378211B1 (ko) * 2015-06-23 2022-03-25 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
TWI572958B (zh) * 2015-07-28 2017-03-01 友達光電股份有限公司 顯示器
CN105487285B (zh) * 2016-02-01 2018-09-14 深圳市华星光电技术有限公司 阵列基板及阵列基板的制备方法
KR102439147B1 (ko) * 2017-12-29 2022-08-31 엘지디스플레이 주식회사 표시 장치
KR102473303B1 (ko) * 2018-01-24 2022-12-05 삼성디스플레이 주식회사 표시 장치
CN110780494A (zh) * 2018-07-25 2020-02-11 夏普株式会社 液晶显示装置用阵列基板以及液晶显示装置
JP2020027301A (ja) * 2018-08-10 2020-02-20 シャープ株式会社 表示装置
CN112782892A (zh) * 2019-11-06 2021-05-11 群创光电股份有限公司 显示装置
US11415838B2 (en) * 2019-11-06 2022-08-16 Innolux Corporation Display device
CN113451330A (zh) * 2020-03-25 2021-09-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4082493B2 (ja) * 2002-06-06 2008-04-30 株式会社 日立ディスプレイズ 液晶表示装置
KR100672652B1 (ko) * 2004-04-30 2007-01-24 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
KR101127833B1 (ko) * 2005-06-28 2012-03-20 엘지디스플레이 주식회사 액정 표시 장치
KR101163622B1 (ko) * 2005-07-07 2012-07-09 삼성전자주식회사 박막 트랜지스터 표시판
KR101157954B1 (ko) * 2005-09-28 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101192783B1 (ko) * 2005-12-15 2012-10-18 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
US7738068B2 (en) * 2005-12-30 2010-06-15 Lg. Display Co., Ltd. Liquid crystal display device
KR20080074606A (ko) * 2007-02-09 2008-08-13 삼성전자주식회사 어레이 기판 및 이를 갖는 표시패널
JP5051705B2 (ja) * 2007-08-10 2012-10-17 株式会社ジャパンディスプレイウェスト 液晶装置及び電子機器
KR101439268B1 (ko) * 2008-02-22 2014-09-12 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판
KR20090092430A (ko) * 2008-02-27 2009-09-01 엘지디스플레이 주식회사 액정 표시 장치
KR101430639B1 (ko) * 2008-03-17 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
JP5618464B2 (ja) * 2008-05-22 2014-11-05 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
KR101326580B1 (ko) * 2008-06-27 2013-11-08 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20100031977A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 표시판 및 이를 구비한 액정 표시 장치
US8120720B2 (en) * 2009-12-03 2012-02-21 Century Display(ShenZhen)Co., Ltd. Pixel structure
KR20120012741A (ko) * 2010-08-03 2012-02-10 엘지디스플레이 주식회사 액정표시장치
KR101717651B1 (ko) * 2010-10-14 2017-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101319355B1 (ko) 2010-11-04 2013-10-18 엘지디스플레이 주식회사 액정 표시 패널 및 그의 제조 방법
KR20120061540A (ko) * 2010-12-03 2012-06-13 엘지디스플레이 주식회사 횡전계 모드 반사투과형 액정표시장치용 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
KR20140000591A (ko) 2014-01-03
DE102012111587B4 (de) 2020-07-02
US9335600B2 (en) 2016-05-10
US20130342781A1 (en) 2013-12-26
KR101396943B1 (ko) 2014-05-19
CN103513480B (zh) 2016-05-11
CN103513480A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
DE102012111587B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102013111753B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE102008058709B4 (de) Arraysubstrat für Fringe-Field-Schaltmodus-Flüssigkristallanzeigevorrichtung und eine Fringe-Field-Schaltmodus-Flüssigkristallanzeigevorrichtung, die dasselbe aufweist
DE102007061259B4 (de) Arraysubstrat für ein Flüssigkristalldisplay sowie Verfahren zum Herstellen desselben
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102005030672B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102005056703B4 (de) TFT - Arraysubstrat und zugehöriges Herstellungsverfahren
DE102007027645B4 (de) IPS-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE19828591B4 (de) Flüssigkristallanzeige mit einem hohen Öffnungsverhältnis und ein Verfahren zur Herstellung derselben
DE102011088319B4 (de) Substrat für eine Flüssigkristallanzeigevorrichtung mit berührungsempfindlichem Sensor in den Zellen und Herstellungsverfahren für dasselbe
DE102010036792B4 (de) Transflektive IPS-LCD-Vorrichtung und Verfahren zur Herstellung einer transflektiven IP S-LCD-Vorrichtung
DE102006060731B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung
DE602005004726T2 (de) Tafel mit Dünnschichttransistormatrix für Flüssigkristallanzeigegerät und Herstellungsverfahren dafür
DE102007029421B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE102011050113B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung derselben
DE102006026218B4 (de) Flüssigkristalldisplay-Tafel und Herstellungsverfahren für diese
DE102006057081B4 (de) Arraysubstrat für ein Flüssigkristalldisplay und Verfahren zur Herstellung desselben
DE102005027445A1 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102018202462B4 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE10150432A1 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE112016004099T5 (de) Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben
DE102014107983A1 (de) Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G02F0001134300

Ipc: G02F0001133900

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final