DE112006001036T5 - Elektronisches Bauelement und elektronische Anordnung - Google Patents

Elektronisches Bauelement und elektronische Anordnung Download PDF

Info

Publication number
DE112006001036T5
DE112006001036T5 DE112006001036T DE112006001036T DE112006001036T5 DE 112006001036 T5 DE112006001036 T5 DE 112006001036T5 DE 112006001036 T DE112006001036 T DE 112006001036T DE 112006001036 T DE112006001036 T DE 112006001036T DE 112006001036 T5 DE112006001036 T5 DE 112006001036T5
Authority
DE
Germany
Prior art keywords
electronic component
solder
diameter
contact areas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112006001036T
Other languages
English (en)
Inventor
Christian Birzer
Gerald Bock
Thomas Ort
Bernd Rakow
Bernhard Schaetzler
Albert Schott
Rainer Steiner
Bernd Waidhas
Jürgen Walter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/115,401 external-priority patent/US7183652B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE112006001036T5 publication Critical patent/DE112006001036T5/de
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Elektronisches Bauelement, umfassend:
einen Halbleiterchip; und
ein Substrat, wobei das Substrat Nachfolgendes umfasst:
einen dielektrischen Körper mit einer ersten Oberfläche und einer zweiten Oberfläche;
eine Vielzahl von auf der ersten Oberfläche angeordneten ersten Kontaktbereichen; und
eine Vielzahl von auf der zweiten Oberfläche angeordneten zweiten Kontaktbereichen, wobei die Vielzahl von zweiten Kontaktbereichen eines aus Kupfer und einer Kupferlegierung umfasst;
eine erste auf der zweiten Oberfläche angeordnete Isolierschicht, wobei die erste Isolierschicht eine Vielzahl von ersten Durchbrüchen umfasst, wobei jeder erste Durchbruch auf einem zugehörigen zweiten Kontaktbereich angeordnet ist; und
eine Vielzahl von Erhebungen, wobei jede Erhebung auf einem zugehörigen zweiten Kontaktbereich angeordnet ist, wobei die Erhebungen eine unverbleite Lotpaste umfassen.

Description

  • Die vorliegende Erfindung bezieht sich auf elektronische Bauelemente und elektronische Anordnungen.
  • Halbleiterbaugruppen einschließlich eines Halbleiterchips werden typischerweise auf ein Substrat, wie zum Beispiel eine gedruckte Leiterplatte (Printed Circuit Board – PCB) montiert, die andere elektronische Bauelemente umfasst. Leiterbahnen des PCB stellen die erwünschten elektrischen Verbindungen zwischen den unterschiedlichen elektronischen Bauelementen zur Verfügung. Das PCB formt typischerweise ein elektronisches Subsystem zu Verwendung in einer bestimmten Ware oder einem bestimmten Bereich von Waren aus.
  • Diese gedruckten Leiterplatten werden häufig in einer Vielfalt von Situationen verwendet, in denen die gedruckte Leiterplatte und die Halbleiterbaugruppen wiederholter mechanischer Beanspruchung unterliegen. Dies kann auf Grund von Rissen des Subsystems in der Verbindung zwischen dem Bauelement und der gedruckten Leiterplatte zu einem Ausfall führen. Dies ist im Besonderen ein Problem bei Konsumartikeln, wie zum Beispiel Mobiltelefonen.
  • Halbleiterbaugruppen und elektronische Anordnungen, die mechanischer Beanspruchung besser standhalten können und weniger teuer hergestellt werden können, sind wünschenswert. Außerdem ist es wünschenswert, auf Blei basiertes Lot für das Montieren und das elektrische Verbinden elektronischer Bauelemente mit gedruckten Leiterplatten zu vermeiden, da unverbleite Lotver bindungen oft weniger mechanisch robust sind als elektrische Verbindungen, die durch auf Blei basiertem Lot zur Verfügung gestellt werden.
  • Entsprechend der vorliegenden Erfindung kann ein elektronisches Bauelement kostengünstig hergestellt und unter Verwendung von unverbleitem Lot zuverlässig auf eine gedruckte Leiterplatte montiert werden. Weiterhin kann eine elektronische Anordnung solch ein auf eine gedruckte Leiterplatte montiertes elektronisches Bauelement umfassen.
  • Entsprechend der vorliegenden Erfindung umfasst ein elektronisches Bauelement einen Halbleiterchip und ein Substrat. Das Substrat umfasst einen dielektrischen Körper mit einer ersten Oberfläche und einer zweiten Oberfläche, eine Vielzahl von ersten Kontaktbereichen, die auf der ersten Oberfläche angeordnet sind, und eine Vielzahl von zweiten Kontaktbereichen, die auf der zweiten Oberfläche angeordnet sind. Die Vielzahl von zweiten Kontaktbereichen umfasst eines aus Kupfer und einer Kupferlegierung. Eine erste Isolierschicht ist auf der zweiten Oberfläche angeordnet, und die erste Isolierschicht umfasst eine Vielzahl von ersten Durchbrüchen. Auf jedem der zweiten Kontaktbereiche befindet sich einer der Vielzahl von ersten Durchbrüchen. Eine Vielzahl von Erhebungen wird ebenfalls zur Verfügung gestellt, wobei auf jeder der Vielzahl von zweiten Kontaktbereichen eine Erhebung angeordnet ist und die Vielzahl von Erhebungen unverbleite Lotpaste umfasst.
  • Die obigen und noch weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden offensichtlich bei der Betrachtung der nachfolgenden detaillierten Beschreibung von spezifischen Ausführungsformen, im Besonderen wenn diese in Verbin dung mit den begleitenden Figuren ausgeführt wird, in denen gleiche Bezugszeichen in den verschiedenen Figuren verwendet werden, um gleiche Komponenten zu bezeichnen.
  • 1 beschreibt eine Ansicht im Querschnitt auf eine LGA Baugruppe einschließlich unverbleiter Loterhebungen entsprechend einer ersten Ausführungsform der Erfindung.
  • 2 beschreibt eine Ansicht im Querschnitt auf eine elektronische Anordnung einschließlich einer LGA Baugruppe entsprechend einer zweiten Ausführungsform der Erfindung.
  • 3 beschreibt eine Ansicht im Querschnitt auf eine elektronische Anordnung einschließlich einer LGA Baugruppe entsprechend einer dritten Ausführungsform der Erfindung.
  • 4 beschreibt eine Ansicht im Querschnitt auf ein Detail von einem außen liegenden Baugruppenkontakt entsprechend der Erfindung.
  • 5 ist ein Graph, der die Ergebnisse von Fallprüfungen für Baugruppen mit unterschiedlichen Lötstopplacköffnungen und Lotkugeln mit unterschiedlichen Durchmessern zeigt.
  • 6 ist ein Graph, der die Ergebnisse von Fallprüfungen für Baugruppen mit unterschiedlichen Loten, Lötstopplacköffnungen und Lotkugeln mit unterschiedlichen Durchmessern zeigt.
  • Ein elektronisches Bauelement entsprechend der Erfindung umfasst einen Halbleiterchip und ein Substrat. Das Substrat umfasst einen dielektrischen Körper mit einer ersten oberen Oberfläche und einer zweiten unteren Oberfläche. Eine Vielzahl von ersten, innen liegenden Baugruppenkontaktbereichen ist auf der oberen Oberfläche des Substrats angeordnet und eine Vielzahl von zweiten außen liegenden Baugruppenkontaktbereichen ist auf der unteren Oberfläche angeordnet. Die innen liegenden Kontaktbereiche oder Felder sind mit den außen liegenden Kontaktbereichen oder Feldern durch elektrisch leitende Bahnen verbunden, die auf den oberen und unteren Oberflächen des Substrats angeordnet sind, und durch elektrisch leitende Durchkontaktierungen, die sich der Dicke nach von der oberen zur unteren Oberfläche des Substrats erstrecken. Diese Art des Substrats weist eine Einzelschichtanordnung auf.
  • Alternativ dazu sind, wenn das Substrat eine Vielschichtanordnung aufweist, zusätzlich zu den oberen und unteren Oberflächen elektrisch leitende Bahnen auf Schichten innerhalb des Körpers des Substrats angeordnet. Bei dieser Art der Anordnung erstrecken sich Durchkontaktierungen der Dicke nach durch jede der Schichten des Substrats, um die Leiterbahnen auf den unterschiedlichen Schichten elektrisch zu verbinden, und um elektrisch leitende Pfade von den innen liegenden Kontaktbereichen zu den außen liegenden Kontaktbereichen zur Verfügung zu stellen. Die Substrate sind auch als Verbundstoffe bekannt. Die Vielzahl von zweiten außen liegenden Kontaktbereichen umfasst Kupfer, oder eine auf Kupfer basierte Legierung.
  • Eine erste Isolierschicht ist auf der unteren Oberfläche des dielektrischen Körpers angeordnet. Die Isolierschicht besteht aus einem elektrisch isolierenden Material und einer Lötstopplackschicht. Eine Lötstopplackschicht umfasst Material, das durch Lot nicht benetzt wird. Die erste Isolierschicht umfasst eine Vielzahl der ersten Durchbrüche oder Durchgangsöffnungen. Auf jedem der außen liegenden Kontaktbereiche befindet sich ein Durchbruch, zum Beispiel in Richtung des lateralen Zentrums. Deshalb verbleibt mindestens der zentrale Teilbereich von jedem der zweiten Kontaktbereiche frei von der Isolierschicht. Die außen liegende Oberfläche der Isolierschicht stellt die außen liegende untere Oberfläche des elektronischen Bauelements zur Verfügung.
  • Das elektronische Bauelement umfasst auch eine Vielzahl von Erhebungen zum Befestigen auf und zum elektrischen Verbinden des elektronischen Bauelements mit einer gedruckten Leiterplatte. Auf jedem der Vielzahl von zweiten Kontaktbereichen ist eine Erhebung angeordnet.
  • Gemäß der Erfindung kann die Vielzahl von Erhebungen unverbleite Lotpaste umfassen. Eine Lotpaste umfasst das Lotmaterial in der Form von Partikeln, die in einem Bindemittel, das heißt einer organischen Zusammensetzung gehalten werden, um die Konsistenz einer Paste aufzuweisen. Eine Lotpaste kann deshalb durch Verteilen oder durch Siebdruckverfahren bei Raumtemperatur auf die Kontaktbereiche aufgebracht werden.
  • Alternativ umfasst die Vielzahl von Erhebungen ein unverbleites Lot, das durch Platzieren einer Kugel aus unverbleitem Lot auf jeden der zweiten Vielzahl von Kontaktbereichen und Ausführen einer Wärmebehandlung zur Verfügung gestellt wird, so dass das Lot schmilzt oder erneut fließt, um die Kugel mit dem Kontaktbereich zu verbinden.
  • Ein elektronisches Bauelement entsprechend der Erfindung umfasst ein unverbleites Lot und Kontaktbereiche, die Kupfer umfassen. Die Verwendung von weiteren metallischen Schichten, um die Kupferkontaktbereiche zu bedecken und um so einen Korrosi onsschutz zur Verfügung zu stellen, wird vermieden. Das Bereitstellen einer unverbleiten Lotpaste, die die Kupferkontaktbereiche kontaktiert, verbessert die Bindung zwischen dem unverbleiten Material der Lotpaste und dem Kupfer. Deshalb ist die Fähigkeit der elektronischen Bauelemente, mechanischer Beanspruchung standzuhalten, verbessert.
  • Die unverbleite Lotpaste, die unverbleiten Lotkugeln und die Vielzahl von Erhebungen umfassen deshalb zum Beispiel ein unverbleites Lot aus Zinn, Silber und Kupfer (SnAgCu). Solche unverbleiten Lotpasten und unverbleiten Lotkugeln sind breit verfügbar, so dass die Herstellungskosten nicht erhöht werden und die Rückflussbedingungen gut definiert sind, so dass zuverlässige elektrische Verbindungen ausgeformt werden können. In einer Ausführungsform besteht die Vielzahl von Erhebungen in Masseanteilen im Wesentlichen aus 4% Ag, 0,5% Cu und der Rest aus Sn. Diese Zusammensetzung, wie hierin beschrieben, wird als SnAg 4 Cu 0,5 abgekürzt.
  • In einer weiteren Ausführungsform der Erfindung umfasst die Vielzahl von Erhebungen in Masseanteilen 1% ≤ Ag ≤ 2%, 0,3% ≤ Cu ≤ 1,5%, eines oder mehrere aus der Gruppe bestehend aus 0,005% ≤ Sb ≤ 1,5%, 0,05% ≤ Zn ≤ 1,5%, 0,05% ≤ Ni ≤ 1,5% und 0,05% ≤ Fe ≤ 1,5%, und dem entsprechenden Ausgleichsanteil an Sn, wobei die Gesamtmenge an Sb und Zn und Ni und Fe kleiner oder gleich 1,5% ist. In einer weiteren Ausführungsform der Erfindung besteht die Vielzahl von Erhebungen in Masseanteilen im Wesentlichen aus 1,2% Ag, 0,5% Cu, 0,05% Ni und der Rest aus Sn. Diese Zusammensetzung, wie hierin beschrieben, wird als SnAg 1,2 Cu 0,5 Ni 0,05 abgekürzt.
  • In einer Ausführungsform der Erfindung weist das Substrat eine Einzelschichtanordnung auf. In einer alternativen Ausführungsform weist das Substrat eine Vielschichtanordnung auf.
  • Jede der Vielzahl von Erhebungen füllt zum Beispiel jeden der Vielzahl von ersten Durchbrüchen im Wesentlichen aus und ragt nach außen aus dem ersten Durchbruch heraus. Die unverbleite Lotpaste kontaktiert die Seitenwände des ersten Durchbruchs. Alternativ wird eine unverbleite Loterhebung ausgeformt durch Verbinden einer unverbleiten Lotkugel mit dem außen liegenden Kontaktfeld und durch erneutes Verflüssigen oder teilweises erneutes Verflüssigen des Lots, Schmelzen des Lots und Ausformen einer Vielzahl von Erhebungen, die mit den zweiten Kontaktbereichen verbunden sind. Die innen liegenden Seitenwände der ersten Durchbrüche steuern die laterale Ausbreitung des Lots und deshalb füllt jede der Vielzahl von unverbleiten Loterhebungen jede der Vielzahl von ersten Durchbrüchen im Wesentlichen aus.
  • Eine vorstehende Erhebung stellt ein positives Abstandsstück zwischen der außen liegenden Oberfläche des elektronischen Bauelements und der Oberfläche der gedruckten Leiterplatte zur Verfügung. Dies erhöht die Zuverlässigkeit des Montageprozesses und verbessert die Zuverlässigkeit der zwischen dem elektronischen Bauelement und der gedruckten Schaltung ausgeformten Verbindungen.
  • Die ersten Durchbrüche können lateral im Wesentlichen kreisförmig sein. Die Vielzahl von Erhebungen weist zum Beispiel eine im Wesentlichen gewölbte Form auf, in der die Spitze der Kuppel nach außen hin aus der außen liegenden Oberfläche der Isolierschicht herausragt. Diese Anordnung stellt einen mecha nisch zuverlässigen elektrischen Kontakt zur Verfügung, wenn das elektronische Bauelement auf die gedruckte Leiterplatte montiert wird, da mechanische Beanspruchung gleichförmiger um die Erhebung herum verteilt wird.
  • Jeder der Vielzahl von ersten Durchbrüchen weist einen Durchmesser auf, der etwa 50% größer ist als der Durchmesser von jeder der Vielzahl von unverbleiten Loterhebungen oder der unverbleiten Lotkugeln, die auf den zweiten Kontaktbereichen angeordnet sind. Die Beziehung zwischen dem Durchmesser der ersten Durchbrüche und dem Durchmesser der unverbleiten Lotkugeln wird mit Hilfe des Durchmessers der unverbleiten Lotkugeln definiert, bevor das Lot teilweise oder völlig erneut verflüssigt wird, um das Lot mit dem Kontaktbereich zu verbinden.
  • Während des Aufschmelzlötprozesses schmilzt das Lot und füllt die laterale Fläche des ersten Durchbruchs. Deshalb werden die lateralen Dimensionen der zweiten Kontaktbereiche durch die Lotmaske festgelegt und stellen deshalb einen Durchbruch vom Typ SMD dar. Die innen liegenden Seitenwände des ersten Durchbruchs steuern deshalb die laterale Ausbreitung des geschmolzenen Lots, so dass eine unverbleite Loterhebung ausgeformt wird. Die laterale Größe der Basis der erneut verflüssigten unverbleiten Loterhebung ist deshalb etwa die gleiche wie die laterale Größe des zweiten Kontaktbereichs.
  • In einer Ausführungsform weist jeder der Vielzahl von ersten Durchbrüchen einen Durchmesser von etwa 450 Mikrometern auf, und jede der Vielzahl von unverbleiten Loterhebungen weist einen Durchmesser von etwa 300 Mikrometern auf, bevor das Lot erneut verflüssigt wird.
  • In einer Ausführungsform der Erfindung besteht jede der Vielzahl von unverbleiten Loterhebungen im Wesentlichen aus SnAg 1,2 Cu 0,5 Ni 0,05 (in Masseanteilen 1,2% Ag, 0,5% Cu, 0,05% Ni und der Rest aus Sn) und weist einen Durchmesser von etwa 500 Mikrometern auf, bevor das Lot erneut verflüssigt wird, und die Vielzahl von ersten Durchbrüchen weist einen Durchmesser von etwa 400 Mikrometern auf.
  • In einer Ausführungsform der Erfindung besteht jede der Vielzahl von unverbleiten Loterhebungen im Wesentlichen aus SnAg 1,2 Cu 0,5 Ni 0,05 (in Masseanteilen 1,2% Ag, 0,5% Cu, 0,05% Ni und der Rest aus Sn) und weist einen Durchmesser von etwa 300 Mikrometern auf, bevor sie erneut verflüssigt wird, und die Vielzahl von ersten Durchbrüchen weist einen Durchmesser von etwa 450 Mikrometern auf.
  • Es kann auch eine Schicht aus schützendem organischem Material auf den außen liegenden Kontaktbereichen aus Kupfer angeordnet werden. Die Schicht aus organischem Material schützt die Oberfläche des Kupferkontakts während des Zusammensetzens des elektronischen Bauelements vor Korrosion. Die Erhebung umfasst unverbleite Lotpaste, oder eine unverbleite Lotkugel wird in diesem Fall auf die organische Schutzschicht angebracht. Während des Aufschmelzlötprozesses, der bei hohen Temperaturen stattfindet, zerfällt das organische Material, so dass durch eine intermetallische Schicht aus Zinn und Kupfer eine elektrische Verbindung mit geringem Widerstand zwischen dem Kupferkontaktbereich und der unverbleiten Loterhebung ausgeformt wird.
  • Der Halbleiterchip ist elektrisch leitfähig mit der Vielzahl von ersten innen liegenden Kontaktbereichen verbunden, die auf der ersten oberen Oberfläche des Substrats angeordnet sind.
  • In einer Ausführungsform der Erfindung ist der Halbleiterchip elektrisch durch eine Vielzahl von Drahtverbindungen mit dem Substrat verbunden, die sich zwischen den auf der aktiven Oberfläche des Chips angeordneten Chipkontaktfeldern und den ersten Kontaktbereichen erstrecken. Das elektronische Bauelement umfasst weiterhin plastisches Kapselungsmaterial, das den Halbleiterchip, die Verbindungsdrähte und die erste Oberfläche des Substrats verkapselt. Die außen liegenden Oberflächen des Kapselungsmaterials stellen die außen liegenden Oberflächen der Baugruppe zur Verfügung. Das Kapselungsmaterial schützt den Halbleiterchip einerseits vor der Umgebung, im Besonderen vor Feuchtigkeit, und stellt andererseits auch einen Schutz vor mechanischer Beanspruchung zur Verfügung.
  • In einer alternativen Ausführungsform der Erfindung ist der Halbleiterchip elektrisch durch ein Flip-Chip-Verfahren mit dem Substrat verbunden. Die Vielzahl der ersten Kontaktbereiche ist in Richtung des lateralen Zentrums der ersten Oberfläche des Substrats angeordnet und weist eine laterale Anordnung auf, die der lateralen Anordnung der Chipkontaktfelder entspricht. Die aktive Oberfläche des Halbleiterchips liegt deshalb der ersten Oberfläche des Substrats gegenüber, und der Halbleiterchip ist elektrisch mit dem Substrat verbunden durch eine Vielzahl von Flip-Chip-Kontakten, die durch Lotkugeln zur Verfügung gestellt werden. Eine Lotkugel ist direkt zwischen einem Chipkontaktfeld und dessen zugehörigem ersten Kontaktfeld angeordnet, das auf der oberen Oberfläche des Substrats angeordnet ist.
  • Der zwischen der aktiven Oberfläche des Halbleiterchips und der ersten Oberfläche des Substrats ausgeformte Hohlraum kann durch Unterfüllungsmaterial ausgefüllt werden. In dieser Ausführungsform bleibt die rückseitige Seite des Halbleiterchips frei und ist nicht eingegossen. Alternativ ist der Halbleiterchip in einer weiteren Ausführungsform so durch ein Kunststoffmaterial eingegossen, dass die passive rückseitige Seite und die Seitenflächen des Chips in den Formwerkstoff eingebettet sind. Das plastische Kapselungsmaterial verkapselt deshalb den Halbleiterchip und die Vielzahl von Flip-Chip-Kontakten.
  • Das Substrat gemäß der Erfindung kann in einer Vielfalt von Arten von elektronischen Bauelementen verwendet werden, in denen der Halbleiterchip entweder durch Verbindungsdrähte oder Flip-Chip-Kontakte elektrisch mit dem Substrat verbunden ist. Das elektronische Bauelement kann auch von der Ausführungsform eines vergossenen oder eines freiliegenden Chips sein.
  • Die Erfindung stellt auch elektronische Anordnungen zur Verfügung, die ein elektronisches Bauelement und eine gedruckte Leiterplatte aufweisen.
  • Ein elektronisches Bauelement umfasst einen Halbleiterchip und ein Substrat. Die außen liegende untere Oberfläche des Substrats stellt die außen liegende untere Oberfläche des elektronischen Bauelements zur Verfügung. Wie weiter oben angemerkt, umfasst die untere Oberfläche des Substrats eine Vielzahl von zweiten außen liegenden Kontaktbereichen und eine erste Isolierschicht. Die Vielzahl zweiter Kontaktbereiche umfasst Kupfer oder eine Kupferlegierung. Die erste Isolierschicht umfasst eine Vielzahl von ersten Durchbrüchen oder Durchgangsöffnungen. Auf jedem der zweiten Kontaktbereiche befindet sich ein erster Durchbruch.
  • Die Vielzahl von ersten Durchbrüchen weist eine Anordnung auf. Der Begriff Anordnung wird hier verwendet, um zu bezeichnen, dass die Vielzahl von Durchbrüchen eine vorgegebene laterale Anordnung aufweist, und jeder der Durchbrüche eine vorab festgelegte Größe aufweist. Jeder Durchbruch einer Vielzahl kann im Wesentlichen dieselbe Größe aufweisen. Die Durchbrüche sind typischerweise in einer regelmäßigen Matrix von Reihen und Spalten angeordnet, in denen sich jeder Durchbruch in einer vorgegebenen Distanz oder einem vorgegebenen Abstand von seinem benachbarten Nachbarn befindet. Jeder Durchbruch ist weiterhin durch laterale Abmessungen und eine Tiefe definiert.
  • Die gedruckte Leiterplatte umfasst typischerweise ein dielektrisches Board mit einer strukturierten elektrisch leitenden Schicht einschließlich einer Vielzahl von dritten Kontaktbereichen und mit Leiterbahnen, die auf seiner oberen Oberfläche angeordnet sind. Eine zweite Isolierschicht ist auf der oberen Oberfläche der gedruckten Leiterplatte angeordnet und bedeckt die elektrisch leitende Schicht.
  • Die zweite Isolierschicht isoliert ebenfalls elektrisch und ist eine Lötstopplackschicht. Die zweite Isolierschicht umfasst eine Vielzahl von zweiten Durchbrüchen. Auf jedem der dritten Kontaktbereiche befindet sich ein zweiter Durchbruch, so dass mindestens der zentrale Teilbereich von jedem der dritten Kontaktbereiche vom Isoliermaterial oder Lötstopplackmaterial frei bleibt. Die dritten Kontaktbereiche sind zum Beispiel eine Maske, die kein Lot umfasst, und so festgelegt ist, dass der ganze Kontaktbereich innerhalb des dritten Durchbruchs freiliegend ist. Die Vielzahl von zweiten Durchbrüchen weist eine Anordnung auf, die im Wesentlichen gleich der Anordnung der Vielzahl von ersten Durchbrüchen ist, die im Substrat des elektronischen Bauelements zur Verfügung gestellt sind. Die zweiten Durchbrüche weisen eine zweite Größe, zweite laterale Abmessungen und eine zweite Tiefe auf.
  • Die elektronische Anordnung umfasst auch eine Vielzahl von Erhebungen. Zwischen jedem der zweiten Kontaktbereiche und jedem der dritten Kontaktbereiche ist eine Erhebung angeordnet. Jede Erhebung kontaktiert den zweiten Kontaktbereich und den dritten Kontaktbereich mechanisch und elektrisch. Die Erhebungen umfassen ein unverbleites Lot.
  • In einer alternativen Ausführungsform wurde anfangs eine Vielzahl von unverbleiten Lotpastenerhebungen auf die Vielzahl von zweiten Kontaktbereichen aufgebracht. Die Lotpastenerhebungen wurden auf eine höhere Temperatur erwärmt, zum Beispiel in einem Bereich von 220° C bis 260° C, um das Bindemittel zu zersetzen und die Lotpartikel in einem Aufschmelzlötprozess zu schmelzen. Die erforderlichen Aufschmelzlötbedingungen werden typischerweise vom Hersteller der Paste zugeliefert.
  • Alternativ wird eine Vielzahl von unverbleiten Lotkugeln auf die Vielzahl von zweiten Kontaktbereichen aufgebracht. Das elektronische Bauelement wird einer ersten Aufschmelzlötwärmebehandlung unterworfen, um die unverbleiten Lotkugeln mit den zweiten Kontaktbereichen zu verbinden. Nachdem das elektronische Bauelement auf die gedruckte Leiterplatte montiert ist, wird eine zweite Aufschmelzlötbehandlung ausgeführt, um die elektronische Anordnung mechanisch und elektrisch mit der gedruckten Leiterplatte zu verbinden.
  • In einer Ausführungsform der Anordnung entsprechend der Erfindung besteht die Vielzahl von Erhebungen in Masseanteilen im Wesentlichen aus 4% Ag, 0,5% Cu und der Rest aus Sn. In einer weiteren Ausführungsform der Erfindung besteht die Vielzahl von Erhebungen in Masseanteilen aus 1% ≤ Ag ≤ 2%, 0,3% ≤ Cu ≤ 1,5%, einem oder mehreren aus der Gruppe, die besteht aus 0,005% ≤ Sb ≤ 1,5%, 0,05% ≤ Zn ≤ 1,5%, 0,05% ≤ Ni ≤ 1,5% und 0,05% ≤ Fe ≤ 1,5%, ausgeglichen mit Sn, wobei die Gesamtsumme von Sb und Zn und Ni und Fe 1,5% beträgt. In einer weiteren Ausführungsform besteht die Vielzahl von Erhebungen in Masseanteilen im Wesentlichen aus 1,2% Ag, 0,5% Cu, 0,05% Ni und der Rest aus Sn.
  • Die elektronische Anordnung umfasst einen kleinen Spalt zwischen der unteren Oberfläche des elektronischen Bauelements und der oberen Oberfläche der gedruckten Leiterplatte. Entsprechend der Erfindung wird dieser Abstand durch die Größe der ersten Durchbrüche in der ersten Isolierschicht des elektronischen Bauelements und die Größe der unverbleiten Loterhebungen zur Verfügung gestellt.
  • Das Bereitstellen eines, verglichen mit herkömmlichen BGA Baugruppen, reduzierten Abstands zwischen dem elektronischen Bauelement und der gedruckten Leiterplatte in Verbindung mit der Größe der ersten Durchbrüche in der ersten Isolierschicht verbessert die Fähigkeit der elektronischen Anordnung, mechanischer Beanspruchung standzuhalten, ohne die elektrische Verbindung zwischen den Kontaktbereichen des elektronischen Bauelements und den Kontaktbereichen der gedruckten Leiterplatte zu beschädigen. Für die elektronische Anordnung der Erfindung ist in Fallprüfungen festgestellt worden, dass sie eine verbesserte Leistung zur Verfügung stellt.
  • Die dritten auf der gedruckten Leiterplatte zur Verfügung gestellten Kontaktbereiche umfassen eine Schicht aus Kupfer oder einer Legierung auf Grundlage von Kupfer, die durch eine organische Oberflächenkonservierungsschicht (Organic Surface Preservation – OSP) bedeckt wird. Die OSP Schicht schützt die Oberfläche der dritten Kontaktbereiche vor Korrosion und verbessert daher die Qualität und Zuverlässigkeit der zwischen dem elektronischen Bauelement und der gedruckten Leiterplatte hergestellten elektrischen Verbindungen.
  • Jeder der Vielzahl von ersten in der ersten Isolierschicht des elektronischen Bauelements angeordneten Durchbrüche, und jeder der Vielzahl von dritten Kontaktbereichen, die sich auf der gedruckten Leiterplatte befinden, ist lateral zum Beispiel im Wesentlichen kreisförmig. Entsprechend der Erfindung weist jeder der Vielzahl von dritten Kontaktbereichen einen Durchmesser von etwa 0,75 bis etwa 0,85 des Durchmessers von jeder der Vielzahl von ersten Durchbrüchen auf. In einer Ausführungsform weist jeder der Vielzahl von ersten Durchbrüchen einen Durchmesser von etwa 450 Mikrometern auf, und jeder der Vielzahl von dritten Kontaktbereichen weist einen Durchmesser von etwa 350 Mikrometern auf. Dies stellt, wie durch einen Falltest gemessen, eine mechanisch robustere Verbindung zwischen dem elektronischen Bauelement und der gedruckten Leiterplatte zur Verfügung.
  • In einer Ausführungsform der Anordnung entsprechend der Erfindung besteht jede der Vielzahl von unverbleiten Loterhebungen in Masseanteilen im Wesentlichen aus 1,2% Ag, 0,5% Cu, 0,05% Ni und der Rest aus Sn und weist ein Durchmesser von etwa 500 Mikrometern auf, bevor das Lot erneut verflüssigt wird, und die Vielzahl von ersten Durchbrüchen weist einen Durchmesser von etwa 400 Mikrometern auf.
  • In einer Ausführungsform der Erfindung besteht jede der Vielzahl von unverbleiten Loterhebungen im Wesentlichen aus SnAg 1,2 Cu 0,5 Ni 0,05 (in Masseanteilen aus 1,2% Ag, 0,5% Cu, 0,05% Ni und der Rest aus Sn) und weist einen Durchmesser von etwa 300 Mikrometern auf, bevor das Lot erneut verflüssigt wird, und die Vielzahl von ersten Durchbrüchen weist einen Durchmesser von etwa 450 Mikrometern auf.
  • Jeder der ersten beziehungsweise zweiten Durchbrüche, die sich in den Isolierschichten des elektronischen Bauelements und der gedruckten Leiterplatte befinden, kann lateral im Wesentlichen kreisförmig sein. Mechanische Kraft wird um eine in einem lateral im Wesentlichen kreisförmigen Durchbruch platzierte Lotverbindung herum gleichförmiger verteilt. Eine weitere Verbesserung der mechanischen Robustheit der Anordnungen wird deshalb zur Verfügung gestellt.
  • Jeder der Vielzahl von ersten Durchbrüchen, angeordnet in der ersten auf dem elektronische Bauelement angeordneten Isolierschicht, weist zum Beispiel einen Durchmesser auf, der etwa 50% größer ist, als der Durchmesser von jeder der unverbleiter Loterhebungen oder der unverbleiten Lotkugeln, die auf dem elektronischen Bauelement angeordnet sind. In einer Ausführungsform kann jeder der Vielzahl von ersten Durchbrüchen einen Durchmesser von etwa 450 Mikrometern aufweisen, und jede der Vielzahl von unverbleiten Loterhebungen kann einen Durchmesser von etwa 300 Mikrometern aufweisen, bevor das Lot erneut verflüssigt wird, um das Lot mit dem ersten zweiten Kontaktbereich zu verbinden.
  • Diese Beziehung zwischen der lateralen Größe des ersten Kontaktbereichs und dem Durchmesser der Lotkugel, die mit dem zweiten Kontaktbereich verbunden wird, stellt eine unverbleite Loterhebung zur Verfügung, nachdem das Lot erneut verflüssigt wurde. Dies stellt den erwünschten Abstand oder die Entfernung zwischen dem elektronischen Bauelement und der gedruckten Leiterplatte zur Verfügung, nachdem das elektronische Bauelement auf die gedruckte Leiterplatte montiert worden ist.
  • Entsprechend der Erfindung beträgt die Entfernung zwischen der zweiten, auf der gedruckten Leiterplatte angeordneten Isolierschicht und dem zweiten, auf dem elektronischen Bauelement angeordneten Kontaktbereich etwa 0,25 bis etwa 0,3 des Durchmessers von jedem der Vielzahl von ersten Durchbrüchen.
  • In einer Ausführungsform beträgt die Entfernung zwischen der zweiten Isolierschicht, angeordnet auf der gedruckten Leiterplatte, und dem zweiten Kontaktbereich, angeordnet auf dem elektronischen Bauelement, etwa 130 Mikrometer. Deshalb wird, durch Erhöhen des Durchmessers der ersten Durchbrüche des elektronischen Bauelements und durch Reduzieren des Durchmessers der unverbleiten Lotkugel, die mit dem im ersten Durchbruch freigelegten Kontaktbereich verbunden ist, der Abstand zwischen dem elektronischen Bauelement und der gedruckten Leiterplatte, auf der es ist befestigt ist, gesteuert, und, entsprechend der Erfindung, im Vergleich mit den herkömmlich Anordnungen reduzierte. Es ist wurde herausgefunden, dass dies zu einer unerwarteten Verbesserung bezüglich der Fallprüfungsergebnisse führte.
  • Das elektronische Bauelement entsprechend der Erfindung und die elektronischen Anordnungen, in denen das elektronische Bauelement auf einer gedruckten Leiterplatte befestigt wird, weisen eine verbesserte Fallprüfungsleistung auf. Fallprüfungen werden verwendet, um die Fähigkeit von elektronischen Anordnungen zu messen, mechanischer Beanspruchung standzuhalten. Typische Bedingungen, unter denen die Fallprüfungsleistung gemessen wird, sind in der Technik bekannt und können zum Beispiel umfassen, die Anordnung aus einer bekannten Höhe auf eine harte Oberfläche fallen zu lassen. Die Bedingungen der Prüfung werden gewählt, um die mechanische Beanspruchung zu simulieren, der das Verbrauchsgut einschließlich der elektronischen Anordnung wahrscheinlich unterzogen wird, wenn es vom Verbraucher verwendet wird. Für eine elektronische Anordnung gemäß der Erfindung wurde in Fallprüfungen einer Verbesserung beim Auftreten des ersten Fehlers von 5 auf 50 Fallvorgänge beobachtet.
  • Das elektronische Bauelement und die elektronischen Anordnungen gemäß der Erfindung stellen eine verbesserte Fallprüfungsleistung zur Verfügung, während die Verwendung von Oberflächenbeschichtungen aus Nickel und Gold vermieden wird. Da eine Beschichtung mit Gold zu einer Versprödung der Lotverbindung führen kann, werden eine zuverlässigere Halbleiterbaugruppe und eine zuverlässigere elektronische Anordnung zur Verfügung gestellt. Auch die Verwendung eines zusätzlichen Unterfüllungsmaterials zwischen dem elektronischen Bauelement und der gedruckten Leiterplatte kann vermieden werden, was das Verfahren vereinfacht und Kosten reduziert.
  • Die Verwendung einer unverbleiten Loterhebung gemäß der Erfindung führt zu einem reduzierten Abstand zwischen dem elektronischen Bauelement und der gedruckten Leiterplatte und vermeidet auch die mögliche Fehlfunktion des Kontaktierungsprozes ses. Dies ist besonders vorteilhaft bei der Montage von auf Laminaten basierten Baugruppen in Kontaktflächenrasteranordnung (Land Grid Array – LGA) oder Kugelrasteranordnung (Ball Grid Array – BGA) auf einer gedruckten Leiterplatte, da ein Verfahrensschritt, selektiv Lotpastenabscheidungen auf die gedruckte Leiterplatte auszuführen, vermieden werden kann. Außerdem ermöglicht die elektronische Anordnung entsprechend der Erfindung die leichte Reparatur oder den leichten Tausch der Baugruppe in Kontaktflächenrasteranordnung dadurch, dass sie das Lot für die Verbindung auf dem elektronischen Bauelement zur Verfügung stellt.
  • Die Verwendung von bleifreien oder unverbleiten Loterhebungen in elektronischen Anordnungen, besonders jenen, die ein Bauelement in Kontaktflächenrasteranordnung umfassen, weist den weiteren Vorteil auf, dass die Anordnung mit zukünftigen Umweltstandards übereinstimmt. Zukünftige Umweltstandards erfordern, dass die Verwendung von Lot., das auf Blei basiert, durch die Verwendung von unverbleitem Lot ersetzt wird.
  • Die Erfindung wird jetzt mit Bezug auf die beispielhaften Ausführungsformen gemäß den 1 bis 4 beschrieben.
  • 1 veranschaulicht eine Baugruppe 1 in oberflächenmontierbarer Kontaktflächenrasteranordnung (Land Grid Array – LGA) entsprechend einer ersten Ausführungsform der Erfindung. Die Baugruppe 1 umfasst einen Halbleiterchip 2 und ein Substrat 3. Das Substrat 3 umfasst ein Trägermaterial 4 aus dielektrischem Material, in diesem Fall BT, in der Form von einem Board. Das Substrat 3 umfasst einen Chipbefestigungsbereich 5, der ungefähr im lateralen Zentrum von dessen oberer Oberfläche 36 angeordnet ist. Das Substrat 3 umfasst auch eine Vielzahl von innen liegenden Kontaktbereichen 6, die auf der oberen Oberfläche 36 des Kerns 4 angeordnet sind. Die innen liegenden Kontaktbereiche 6 sind in Richtung der Peripherie des Substrats 3 der Halbleiterbaugruppe 1 angeordnet und sind deshalb lateral außerhalb angeordnet und umgeben die Chipmontageposition 5 und den Halbleiterchip 2 lateral.
  • Die Vielzahl von innen liegenden Kontaktbereichen 6 ist durch Leiterbahnen 7 und Durchkontaktierungen 8 mit außen liegenden Kontaktbereichen 9 verbunden, die auf der unteren Oberfläche 37 des Kerns 4 des Substrats 3 angeordnet sind. Leiterbahnen 7 sind auf den oberen 36 und unteren 37 Oberflächen des Kerns 4 des Substrats 3 angeordnet und sind elektrisch durch die Durchkontaktierungen 8 verbunden, die sich von der oberen Oberfläche zur unteren Oberfläche des Kerns 4 erstrecken. Die innen liegenden Kontaktbereiche 6, Leiterbahnen 7, Durchkontaktierungen 8 und außen liegenden Kontaktbereiche 9 umfassen elektrisch leitfähiges Material und stellen die Umverdrahtungsanordnung des Substrats 3 zur Verfügung. In der in 1 gezeigten Ausführungsform umfasst die Umverdrahtungsanordnung sauerstofffreies Kupfer hoher Leitfähigkeit.
  • Außerdem ist eine Lötstopplackschicht 10 auf der oberen Oberfläche der Substrats 3 angeordnet und bedeckt die elektrisch leitfähigen Leiterbahnen 7 und die obere Oberfläche 36 des Kerns 4. Die Lötstopplackschicht 10 umfasst Durchgangsöffnungen oder Durchbrüche, die positioniert sind über und angeordnet sind auf dem zentralen Teilbereich der innen liegenden Kontaktbereiche 6. Die zentralen Teilbereiche der innen liegenden Kontaktbereiche 6 sind deshalb unbedeckt und bleiben frei von der Lötstopplackschicht 10. Die peripheren Regionen der innen liegenden Kontaktbereiche 6 sind vom Lötstopplackmaterial der Lötstopplackschicht 10 bedeckt.
  • Der Halbleiterchip 2 umfasst eine aktive Oberfläche, die eine Vielzahl von Bauelementen aus integrierten Schaltungen und eine Vielzahl von Chipkontaktfeldern 12 umfasst. Die Chipkontaktfelder 12 sind in einer einzelnen Reihe angeordnet und sind in Richtung der peripheren Kanten der aktiven Oberfläche des Halbleiterchips 2 angeordnet. Der Halbleiterchip 2 weist auch eine gegenüber liegende passive Oberfläche auf, auf der keine Bauelemente aus integrierten Schaltungen angeordnet sind. Die passive Oberfläche des Halbleiterchips 2 wird durch Chipbefestigungsmaterial 13 im Chipbefestigungsbereich 5 auf die obere Oberfläche des Substrats 3 montiert.
  • Der Halbleiterchip 2 ist durch eine Vielzahl von Verbindungsdrähten 14 elektrisch mit dem Substrat 3 verbunden. Zwischen jedem Chipkontaktfeld 12 und einem innen liegenden Kontaktbereich 6 ist ein Verbindungsdraht 14 angeordnet. Der Halbleiterchip 2, die Vielzahl von Verbindungsdrähten 14 und die obere Oberfläche des Substrats 3 sind durch Formwerkstoff 15 verkapselt. Die außen liegenden Oberflächen des Formwerkstoffs 15 stellen die außen liegenden Oberflächen des Gehäuses der Halbleiterbaugruppe 1 zur Verfügung.
  • Ebenso ist eine zweite Lötstopplackschicht 11 auf der unteren Oberfläche 37 des Substrats 3 angeordnet und bedeckt die elektrisch leitfähige Umverteilungsanordnung und die Oberfläche des Kerns 4 des Substrats 3. Die außen liegenden Kontaktbereiche 9 sind unbedeckt und bleiben frei vom Lötstopplack, da Durchgangsöffnungen 18 in der zweiten Lötstopplackschicht 11 platziert sind und sich auf dem zentralen Teilbereich der au ßen liegenden Kontaktbereiche 9 befinden. Die peripheren Regionen der außen liegenden Kontaktbereiche 9 sind vom Material der zweiten Lötstopplackschicht 11 bedeckt. Die außen liegenden Kontaktbereiche 9 sind deshalb durch die Lotmaske definierte (Solder Mask Defined – SMD) Flächen.
  • Die Lötstopplackschichten 10, 11 umfassen elektrisch isolierendes Material, das nicht durch das Material benetzt wird, das verwendet wird, um die Baugruppe 1 auf einem externen Substrat höherer Ebene, wie zum Beispiel einer gedruckten Leiterplatte, mechanisch zu befestigen und elektrisch mit diesem zu verbinden.
  • In dieser Ausführungsform der Erfindung ist eine Oberflächenschutzschicht 41 auf jedem der außen liegenden Kontaktbereiche 9 angeordnet. Die Oberflächenschutzschicht 41 umfasst ein organisches Material. Die Halbleiterbaugruppe 1 umfasst auch unverbleite Lotpastenerhebungen 17. Auf jedem der außen liegenden Kontaktbereiche 9 der LGA Baugruppe ist eine unverbleite Lotpastenerhebung 17 angeordnet.
  • In dieser Ausführungsform der Erfindung umfassen die außen liegenden Kontaktbereiche 9 sauerstofffreies Kupfer hoher Leitfähigkeit. Die unverbleite Loterhebung umfasst eine Paste, die Zinn, Kupfer und Silber und Bindematerialien enthält.
  • Die außen liegenden Kontaktbereiche 9 sind lateral in einer erwünschten Anordnung angeordnet, zum Beispiel in einer Matrix aus Reihen und Spalten, in der die außen liegenden Kontaktbereiche einen gewünschten Abstand aufweisen. Typischerweise weisen die außen liegenden Kontaktbereiche 9 einen festgelegten Abstand zwischen zum Beispiel den zentralen Punkten von jedem der Vielzahl von außen liegenden Kontaktbereichen 9 auf. Die Anordnung kann vereinbarten Industriestandards entsprechen und der Abstand beträgt in dieser Ausführungsform 0,8 mm.
  • Weiterhin füllt in dieser Ausführungsform der Erfindung die unverbleite Lotpastenerhebung 17 die Durchgangsöffnung 18 in der zweiten Lötstopplackschicht 11 lateral im Wesentlichen aus, und ragt von der außen liegenden Oberfläche 20 der zweiten Lötstopplackschicht 11 in einem Abstand a hervor. Die Lotpastenerhebung 17 steht in Kontakt mit der Seitenwand 19 der Durchgangsöffnung 18.
  • In dieser Ausführungsform der Erfindung umfassen die unverbleiten Lotpastenerhebungen 17 eine Lotpaste, die Sn, Ag und Cu umfasst. Die Lotpastenerhebungen 17 werden durch Anwendung eines. Siebdruckverfahrens auf die außen liegenden Kontaktbereiche 9 der Baugruppe 1 aufgetragen. Später in dem Verfahren wird die Lotpaste erneut verflüssigt, in dem sie einem Wärmebehandlungsprozess unterzogen wird. Während dieser Wärmebehandlung zerfällt die Oberflächenschutzschicht 41, so dass ein elektrischer Kontakt zwischen dem außen liegenden Kontaktbereich 9 und dem Lotmaterial zur Verfügung gestellt wird.
  • Die Seitenwände 19 der Durchgangsöffnungen 18 stellen deshalb während des Aufbringungsprozesses eine mechanische Steuerung der lateralen Ausbreitung der unverbleiten Lotpastenerhebung 17 zur Verfügung und steuern die laterale Ausbreitung des geschmolzen Lots während das Aufschmelzlötprozesses.
  • Der Abstand a', um den die Lotpastenerhebungen 17 aus der außen liegenden Oberfläche 20 der Baugruppe 1 herausragen, stellt eine Abstandsentfernung zwischen der unteren Oberfläche 20 der Baugruppe 1 von der oberen Oberfläche der gedruckten Leiterplatte zur Verfügung, wenn die Baugruppe 1 auf eine gedruckte Leiterplatte (PCB) platziert wird. Dies kann eindeutiger aus den in den 2 und 3 gezeigten Ausführungsformen ersehen werden.
  • 2 veranschaulicht eine elektronische Anordnung, die eine LGA Halbleiterbaugruppe 21 umfasst, die entsprechend einer zweiten Ausführungsform der Erfindung auf eine gedruckte Leiterplatte 23 montiert ist. Teile der zweiten LGA Baugruppe 21, die im Wesentlichen die Gleichen sind, wie die der ersten LGA Halbleiterbaugruppe 1 gemäß der ersten Ausführungsform der Erfindung, werden durch dieselben Bezugszeichen bezeichnet und werden nicht unbedingt erneut beschrieben.
  • Die zweite LGA Halbleiterbaugruppe 21 unterscheidet sich von der ersten Ausführungsform der Erfindung darin, dass unverbleite Lotkugeln 22 auf den außen liegenden Kontaktbereichen 9 der Halbleiterbaugruppe 21 zur Verfügung gestellt werden. Die unverbleiten Lotkugeln 22 sind direkt auf außen liegenden Kupferkontaktfeldern 9 der Halbleiterbaugruppe 21 angeordnet.
  • Die zweite LGA Baugruppe 21 ist montiert auf und elektrisch leitfähig verbunden mit einer gedruckten Leiterplatte 23. Die gedruckte Leiterplatte umfasst typischerweise eine Anzahl von elektronischen Bauelementen, die elektrisch verbunden sind, um die gewünschte Anordnung auszuformen. Nur ein Teilbereich der gedruckten Leiterplatte, auf der die Baugruppe 1 befestigt ist, ist in 2 dargestellt.
  • Die obere Oberfläche der gedruckten Leiterplatte 23 umfasst eine elektrisch leitfähige Umverdrahtungsschicht 25, die eine Vielzahl von Bauelementkontaktbereichen 24 umfasst, und eine Vielzahl von Leiterbahnen, die zum Zweck der Übersichtlichkeit nicht gezeigt werden. Die Bauelementkontaktbereiche 24 sind aus Kupfer und sind während des Lagerns und der Herstellung der gedruckten Leiterplatte durch eine organische Oberflächenschutzschicht bedeckt. Da das Lot in der Abbildung erneut verflüssigt wurde, ist die OSP Schicht nicht sichtbar.
  • Die Bauelementkontaktbereiche 24 weisen eine laterale Anordnung auf, die im Wesentlichen die gleiche ist wie die der lateralen Anordnung der unverbleiten Lotkugeln 22 der Baugruppe 21. Auf der oberen Oberfläche der gedruckten Leiterplatte 23 ist eine Lötstopplackschicht 38 angeordnet und umfasst Durchgangsöffnungen 26, in der die Bauelementkontaktbereiche 24 der Umverdrahtungsschicht 25 offen liegen. Im Gegensatz zu den außen liegenden Kontaktbereichen 9 der Baugruppe 21 sind die Bauelementkontaktbereiche 24 der gedruckten Leiterplatte 23 NSMD (Non-Solder Mask Defined) Felder, und die Durchgangsöffnungen 26 in der Lötstopplackschicht 38 sind deshalb lateral größer als die Bauelementkontaktbereiche 24.
  • Die Durchgangsöffnungen 26 in der Lötstopplackschicht 38 des PCB 23 weisen deshalb eine laterale Anordnung auf, die im Wesentlichen die gleiche ist, wie die laterale Anordnung der Durchgangsöffnungen 16, die in der zweiten Lötstopplackschicht 11 der Halbleiterbaugruppe 21 angeordnet sind.
  • Die relativen Größen der Durchgangsöffnungen 16 und der Kontaktbereiche 24 werden unter Bezugnahme auf 4 beschrieben. Die Vielzahl von Durchgangsöffnungen 16 der Baugruppe und die Vielzahl von PCB-Durchgangsöffnungen 26 sind in einer Matrix von Reihen und Spalten angeordnet. Die Vielzahl von Durchgangsöffnungen 16, die auf dem Substrat 3 angeordnet ist, und die Vielzahl von Durchgangsöffnungen 18, die auf der gedruckten Leiterplatte 23 angeordnet ist, weisen im Wesentlichen denselben Abstand auf. Der Abstand ist definiert als die Entfernung zwischen dem lateralen Zentrum von innerhalb der Vielzahl benachbarten Durchgangsöffnungen.
  • Ebenso ist die laterale Anordnung der Vielzahl von außen liegenden Kontaktbereichen 9 und Bauelementkontaktbereichen 24 im Wesentlichen die gleiche. Jeder Kontaktbereich jeder Vielzahl ist von seinem angrenzenden Nachbarn im Wesentlichen durch den gleichen Abstand getrennt, so dass die Anordnung festgelegte Abstände aufweist. Der Abstand der Vielzahl von außen liegenden Kontaktbereichen 9 ist im Wesentlichen der gleiche wie der Abstand der Vielzahl von Kontaktbereichen 24 des Bauelements.
  • In dieser Ausführungsform der Erfindung ist der Halbleiterchip 2 durch ein Flip-Chip-Verfahren auf dem Substrat 3 befestigt. Die Chipkontaktbereiche 12 befinden sich deshalb in Richtung des lateralen Zentrums der aktiven Oberfläche des Chips, und der Chip ist mit seiner aktiven Oberfläche gegenüberliegend zu der oberen Oberfläche 36 des Substrats 3 befestigt. Die innen liegenden Kontaktbereiche 6 befinden sich im Chipbefestigungsbereich 5 auf der oberen Oberfläche 36 des Substrats 3 und weisen eine laterale Anordnung auf, die im Wesentlichen die gleiche ist wie die laterale Anordnung der Chipkontaktbereiche 12. Ein Flip-Chip-Kontakt, in diesem Fall eine Lotkugel 27, ist dazwischen angeordnet und verbindet mechanisch und elektrisch jedes Chipkontaktfeld 12 und ein innen liegendes Kontaktfeld 6.
  • In der Halbleiterbaugruppe 21 gemäß 2 ist der zwischen der aktiven Oberfläche des Halbleiterchips und der oberen Oberfläche 36 des Substrats 3 ausgeformte Hohlraum 28 durch Unterfüllungsmaterial 29 gefüllt. Die rückseitige passive Oberfläche des Halbleiterchips 2 bleibt ungeschützt und ist unbedeckt durch Form- oder Kapselungsmaterial.
  • In dieser Ausführungsform der Erfindung weist jede der Vielzahl von unverbleiten Lotkugeln 22 einen Durchmesser von etwa 300 Mikrometern (μm) auf, wenn sie auf den außen liegenden Kontaktbereich 9 der Baugruppe 21 aufgebracht wird. Jede der Durchgangsöffnungen 16 der Lötstopplackschicht 11 des Substrats 3 ist lateral in etwa kreisförmig und weist einen Durchmesser von etwa 450 μm auf.
  • Die Durchgangsöffnung 26 in der Lötstopplackschicht 38 auf der gedruckten Leiterplatte 23 ist lateral größer als die Lotkugel 22. Die relativen Größen der Durchgangsöffnung 16 auf dem Substrat 3 der Baugruppe 21 und der Lotkugel 22 sind gewählt, um verglichen mit Standardbaugruppen eine reduzierter Abstandsentfernung b zwischen der unteren Oberfläche 20 der Baugruppe 21 und der oberen Oberfläche 40 der gedruckten Leiterplatte 23 zur Verfügung zu stellen. Es ist festgestellt worden, dass eine Durchgangsöffnung 16 mit einem Durchmesser 50% größer oder von 150% des Durchmessers der Lotkugel 22 eine verbesserten Fallprüfungsleistung aufweist, wie mit Bezug auf 5 veranschaulicht wird.
  • 3 zeigt eine Ansicht im Querschnitt auf die Halbleiterbaugruppe 30 entsprechend einer dritten Ausführungsform der Erfindung. Die Halbleiterbaugruppe 30 umfasst einen in einem Flip-Chip-Verfahren auf. das Substrat 3 montierten Halbleiter chip 2. In dieser Baugruppe ist der Halbleiterchip 2 vergossen und daher sind sowohl die rückseitige passive Seite und die Seitenflächen des Chips, wie auch die Flip-Chip-Kontakte 22 im Formwerkstoff 31 verkapselt.
  • In dieser Ausführungsform der Erfindung sind die unverbleiten Lotpastenerhebungen 17 gemäß 1 Rückflusswärmebehandlung unterzogen worden, um unverbleite Loterhebungen 42 zur Verfügung zu stellen, die eine gewölbte Form aufweisen. Auf jedem der außen liegenden Kontaktbereiche 9 der Halbleiterbaugruppe 1 ist eine Loterhebung 42 angeordnet. Die Spitze der Kuppel ragt aus der unteren Oberfläche 20 der LGA Baugruppe 1 nach außen hin heraus und liegt in einer Ebene unterhalb derer der unteren Oberfläche 20, wie in 3 gezeigt wird.
  • 3 veranschaulicht, dass die Baugruppe 30 ein Vielschichtsubstrat 3 umfasst, in dem Leiterbahnen 7 sowohl auf unterschiedlichen Schichten innerhalb des dielektrischen Körpers 4 des Substrats angeordnet sind, wie auch auf der oberen Oberfläche 36. Die Leiterbahnen 7, die sich auf unterschiedlichen Schichten befinden, sind elektrisch durch Durchkontaktierungen 8 verbunden, die zwischen den Leiterbahnen 7 angeordnet sind. Die Halbleiterbaugruppe 30 umfasst deshalb ein Substrat vom Verbundstofftyp.
  • Eine dünne organische Oberflächenschutzschicht wird ebenfalls auf der Oberfläche der Kupferbauelementkontaktbereiche 34 des PCB 30 zur Verfügung gestellt. Die organische Oberflächenschutzschicht schützt die Oberfläche der außen liegenden Kontaktbereiche 9 aus Kupfer der Halbleiterbaugruppen 1, 21, und die Bauelementkontaktbereiche 34 vor Korrosion während der Lagerung, der Herstellung und des Zusammensetzens der Halblei terbaugruppe und der gedruckten Leiterplatte. Die organische Oberflächenschutzbeschichtung zerfällt bei den typischerweise beim Aufschmelzlötverfahren verwendeten Temperaturen und ist in der montierten Anordnung normalerweise nicht zu sehen.
  • 4 veranschaulicht eine vergrößerte Sicht auf eine zwischen einem außen liegenden Kontaktbereich 9 der Halbleiterbaugruppe 21 und einem Bauelementkontaktbereich 24, der sich auf der gedruckten Leiterplatte 23 befindet, angeordnete Lotkugel 22. 4 veranschaulicht eindeutiger, dass das außen liegende Kontaktfeld ein SMD (Solder Mask Defined) Feld ist, während der Bauelementkontaktbereich 24 ein NSMD (Non-Solder Mask Defined) Feld ist.
  • Wenn die außen liegenden Kontaktbereiche 9 der Baugruppe 1 entsprechend einer Ausführungsform der Erfindung einen Abstand von 0,8 mm aufweisen, weist die Durchgangsöffnung 16 in der Lötstopplackschicht 11, und deshalb der ungeschützte Teilbereich, der den außen liegenden Kontaktbereich 9 der Baugruppe ausformt, einen Durchmesser a von etwa 450 μm auf. Die Bauelementkontaktbereiche weisen einen Durchmesser b von etwa 350 μm auf. Wenn eine Lotkugel 22 mit einem Durchmesser von 300 μm auf den außen liegenden Kontaktbereich 9 aufgebracht wird, dann beträgt der Abstand b zwischen der Baugruppe 1 und der gedruckten Leiterplatte 23, nachdem die Baugruppe 1 auf die gedruckte Leiterplatte 23 montiert worden ist, etwa 130 μm. Entsprechend der Erfindung beträgt der Durchmesser c der Bauelementkontaktbereiche 24 etwa 0,75 bis etwa 0,65 × (multipliziert mit) a, und der Abstand b beträgt etwa 0,25 bis etwa 0,3 × (multipliziert mit) a.
  • In Vergleich dazu weisen die Durchgangsöffnungen in der Lötstopplackschicht der Baugruppe bei Standardbaugruppen einen Durchmesser von etwa 400 μm auf, die Lotkugel weist einen Durchmesser von etwa 500 μm auf, und der Abstand b beträgt etwa 398 μm.
  • Die Ergebnisse von Fallprüfungen für die mit diesen Beziehungen zwischen den Abmessungen der Durchgangsöffnung der Lötstopplack, der Lotkugel und des Abstands b hergestellten Baugruppen sind in 5 veranschaulicht.
  • Die Referenzbaugruppe weist Lötstopplacköffnungen (Solder Resist Openings – SRO) von 400 μm und Lotkugeln der Zusammensetzung SnAg4Cu0,5 (in Masseanteilen 4% Ag, 0.5% Cu, und der Rest aus Sn) mit einem Durchmesser von etwa 500 μm auf. Die Baugruppe 1 weist vergrößerte Lötstopplacköffnungen von etwa 450 μm auf und Lotkugeln mit einem Durchmesser von etwa 500 μm. Die Baugruppe 2 weist Lötstopplacköffnungen von etwa 400 μm auf und Lotkugeln mit einem kleineren Durchmesser von etwa 300 μm. Die Baugruppe 3 umfasst vergrößerte Lötstopplacköffnungen von 450 μm und kleinere Lotkugeln mit einem Durchmesser von 300 μm.
  • Wie in 5 aus dem Graphen der Ergebnisse der Fallprüfungen ersehen werden kann, ist die Anzahl der Falltests bis zum ersten Ausfall von 1 für die Referenzbaugruppe bis über 50 für die Baugruppe 3 verbessert worden. Weitere Untersuchungen zeigen, dass die äquivalente Beanspruchung entsprechend von Mises (Stress Equivalent according to von Mises – SEQV) auf Seite des Substrats (der Baugruppe) um etwa 18,5 % reduziert werden kann.
  • 6 zeigt die Ergebnisse von mit LFLGA-80 Baugruppen ausgeführten Fallprüfungen und zeigt die Ergebnisse für Baugruppen mit vier unterschiedlichen Konfigurationen von Lotmaterial, Lötstopplacköffnungen und Lotkugeldurchmessern. Der Graph umfasst Ergebnisse, die für zwei Referenzbaugruppen erzielt wurden. Eine erste Referenzbaugruppe 1 umfasst eine Vielzahl von Lötstopplacköffnungen mit einem Durchmesser von etwa 400 μm. Die Baugruppe umfasst eine Vielzahl von unverbleiten Lotkugeln der Zusammensetzung 4% Ag, 0,5% Cu und dem Rest aus Sn, die jede einen Durchmesser von etwa 500 μm aufweisen. Die Anzahl der Fallprüfungen bis zum ersten Ausfall beträgt 6.
  • Eine zweite Referenzbaugruppe 2 umfasst auf Blei basierte Standardlotkugeln, die Sn, Ag und Pb umfassen. Im Vergleich zu Baugruppe 1, die unverbleite Lotkugeln umfasst, weist die Baugruppe 2 Lötstopplacköffnungen mit einem Durchmesser von 400 μm auf, und die auf Blei basierten Lotkugeln weisen jede einen Durchmesser von etwa 500 μm auf. Die Anzahl der Fallprüfungen bis zum ersten Ausfall beträgt für Baugruppe 2 etwa 100.
  • Die Ergebnisse von Fallprüfungen, ausgeführt für zwei Baugruppen, von denen jede unverbleite Lotkugeln umfasst, bei denen die Beziehung zwischen dem Durchmesser der Lötstopplacköffnung und dem Durchmesser der Lotkugel entsprechend der Erfindung modifiziert worden ist, werden in 6 ebenfalls gezeigt. Die Baugruppe 4 umfasst Lotkugeln, die, wie in Referenzbaugruppe 1, unverbleites Lot der Zusammensetzung 4% Ag, 0,5% Cu und dem Rest aus Sn umfassen. Im Gegensatz zur ersten Referenzprobe ist der Durchmesser der Lotkugeln jedoch auf etwa 300 μm reduziert worden, und der Durchmesser der Lötstopplacköffnungen ist auf mindestens 450 μm gesteigert worden. Wie aus 6 ersehen werden kann, ist die Anzahl der Fallprüfungen bis zum ersten Ausfall von 6 auf mehr als 70 verbessert. Die Baugruppe 4 zeigt Eigenschaften der Fallprüfung, die jenen der Baugruppe 2 ähnlich sind, die unerwünschte auf Blei basierte Lotkugeln umfasst.
  • In 6 werden auch Fallprüfungen für die Baugruppe 3 gezeigt, die unverbleite Lotkugeln mit einer Zusammensetzung von 1,2% Ag, 0,5% Cu, 0,05% Ni und dem Rest aus Sn umfasst. Die unverbleiten Lotkugeln der Baugruppe 3 weisen jeweils einen Durchmesser von 500 μm auf, und die Vielzahl von Lötstopplacköffnungen weist einen Durchmesser von rund 400 μm auf. Die Baugruppe 3 zeigt eine stark verbesserte Anzahl von Fallprüfungen, die dreimal besser ist als die für die Baugruppen 2 und 3 beobachteten Ergebnisse. Die Anzahl der Fallprüfungen bis zum ersten Ausfall ist auf über 300 erhöht.
  • Die in 6 gezeigten Ergebnisse zeigen, dass die Robustheit einer Baugruppe gegenüber der Beanspruchung durch Fallprüfungen von einer Kombination der Zusammensetzung des Lotmaterials, des Durchmessers der Lotkugeln vor der erneuten Verflüssigung und des Durchmessers der Lötstopplacköffnungen abhängt. Die Zuverlässigkeit der Baugruppe kann deshalb durch Optimieren des Durchmessers der Lotkugeln und Lötstopplacköffnungen für eine vorgegebene Lotzusammensetzung verbessert werden.
  • Die Erfindung bezieht sich auch auf ein Verfahren, eine Halbleiterbaugruppe zusammenzusetzen, und auf Verfahren, die Halbleiterbaugruppe auf die gedruckte Leiterplatte zu montieren.
  • Es wird eine Platte zur Verfügung gestellt, die eine Vielzahl von Bauelementpositionen umfasst, wobei jede Bauelementposition das Substrat 3 für eine einzelne Halbleiterbaugruppe 1, 21, 30 zur Verfügung stellt. Ein Halbleiterchip 2 wird auf den Chipbefestigungsbereich 5 des Substrats 3 montiert und elektrisch mit den innen liegenden Kontaktbereichen 6 auf der oberen Oberfläche des Substrats 3 verbundenen. Die elektrischen Verbindungen können durch Verbindungsdrähte 14 oder durch Flip-Chip-Kontakte 22 zur Verfügung gestellt werden. Der Halbleiterchip 2 und die obere Oberfläche des Substrats 3 können dann in einem Epoxidkapselungsmaterial 15, 31 verkapselt werden.
  • Auf dieser Stufe des Zusammenfügungsprozesses können unverbleite Lotpaste oder unverbleite Lotkugeln 22 auf die außen liegenden Kontaktbereiche 9 der Vielzahl von Bauelementpositionen angeordnet werden. Alternativ dazu können die einzelnen Halbleiterbaugruppen 1, 21, 30 von der Platte abgetrennt werden und die unverbleite Lotpaste oder die unverbleiten Lotkugeln 22 können dann individuell auf den außen liegenden Kontaktbereichen jeder Baugruppe 1, 21, 30 angeordnet werden. Die unverbleite Lotpaste wird durch ein Siebdruckverfahren auf die Kontaktbereiche aufgebracht, um die Erhebungen 17 auszuformen. Alternativ dazu wird eine unverbleite Lotkugel 22 auf jeden der außen liegenden Kontaktbereiche 9 des Substrats positioniert, und das Lot wird erneut verflüssigt, um die Lotkugel 22 mit dem außen liegenden Kontaktbereich 9 zu verbinden.
  • Dann wird eine gedruckte Leiterplatte 23 zur Verfügung gestellt, die eine für die Halbleiterbaugruppe 1, 21, 30 geeignete Bauelementmontageposition umfasst. Die laterale Anordnung der Kontaktbereiche 24 auf der gedruckten Leiterplatte 23 entspricht deshalb der lateralen Anordnung der außen liegenden Kontaktbereiche 9 und der unverbleiten Loterhebungen 17, 22 der Halbleiterbaugruppe 1, 21. Auf jeden der Bauelementkontaktbereiche 24 wird dann unverbleite Lotpaste aufgebracht.
  • Die Baugruppe 1, 21, 30 wird auf die Bauelementmontageposition auf der gedruckten Leiterplatte 23 ausgerichtet, so dass das Lotmaterial 17, 22 sowohl in Kontakt mit den außen liegenden Kontaktbereichen 9 der Baugruppe 1, 21, wie auch der Lotpaste kommt, die auf den Bauelementkontaktbereichen 24 der gedruckten Leiterplatte 23 angeordnet ist. Die Anordnung wird dann einer Wärmebehandlung durch Aufschmelzlötung unterzogen, um das Lot zu schmelzen und eine elektrische Verbindung zwischen der Halbleiterbaugruppe 1, 21, 30 und der gedruckten Leiterplatte 23 zur Verfügung zu stellen.
  • Während die Erfindung im Detail und mit Bezugnahem auf bestimmte Ausführungsformen davon beschrieben worden ist, wird es für eine in der Technik ausgebildete Person offensichtlich sein, dass verschiedene Abänderungen und Modifikationen darin gemacht werden können, ohne vom Geist und Schutzumfang der Erfindung abzuweichen.
  • Dementsprechend ist es beabsichtigt, dass die vorliegende Erfindung die Modifikationen und Variationen dieser Erfindung abdeckt, sofern sie innerhalb des Schutzumfangs der anhängenden Ansprüche und deren Entsprechungen liegen.
  • Zusammenfassung
  • Elektronisches Bauelement und elektronische Anordnung
  • Ein elektronisches Bauelement umfasst ein Substrat mit außen liegenden Kontaktbereichen, die Kupfer umfassen. Unverbleite Loterhebungen sind auf den außen liegenden Kontaktbereichen des elektronischen Bauelements angeordnet. Eine elektronische Anordnung umfasst ein elektronisches Bauelement und eine gedruckte Leiterplatte. Das elektronische Bauelement ist durch elektrische Verbindungen aus unverbleitem Lot auf die gedruckte Leiterplatte montiert.
    • 1
    erste Halbleiterbaugruppe
    2
    Halbleiterchip
    3
    Substrat
    4
    Kern
    5
    Chipbefestigungsbereich
    6
    innen liegender Kontaktbereich
    7
    Leiterbahn
    8
    Durchkontaktierung
    9
    außen liegender Kontaktbereich
    10
    erste Lötstopplackschicht
    11
    zweite Lötstopplackschicht
    12
    Chipkontaktfelder
    13
    Chipbefestigungsmaterial
    14
    Verbindungsdraht
    15
    Formwerkstoff
    16
    Durchbruch
    17
    Loterhebung
    18
    Durchgangsöffnung
    19
    Seitenwand
    20
    untere Oberfläche der Baugruppe
    21
    zweite Halbleiterbaugruppe
    22
    Lotkugel
    23
    erste gedruckte Leiterplatte
    24
    Kontaktbereich
    25
    Umverdrahtungsschicht
    26
    Durchgangsöffnung
    27
    Lotkugel
    28
    Hohlraum
    29
    Unterfüllung
    30
    dritte Baugruppe
    31
    Formwerkstoff
    36
    obere Oberfläche des Kerns
    37
    untere Oberfläche des Kerns
    38
    Lötstopplackschicht
    40
    obere Oberfläche
    41
    organischer Oberflächenschutz
    42
    Loterhebungen

Claims (35)

  1. Elektronisches Bauelement, umfassend: einen Halbleiterchip; und ein Substrat, wobei das Substrat Nachfolgendes umfasst: einen dielektrischen Körper mit einer ersten Oberfläche und einer zweiten Oberfläche; eine Vielzahl von auf der ersten Oberfläche angeordneten ersten Kontaktbereichen; und eine Vielzahl von auf der zweiten Oberfläche angeordneten zweiten Kontaktbereichen, wobei die Vielzahl von zweiten Kontaktbereichen eines aus Kupfer und einer Kupferlegierung umfasst; eine erste auf der zweiten Oberfläche angeordnete Isolierschicht, wobei die erste Isolierschicht eine Vielzahl von ersten Durchbrüchen umfasst, wobei jeder erste Durchbruch auf einem zugehörigen zweiten Kontaktbereich angeordnet ist; und eine Vielzahl von Erhebungen, wobei jede Erhebung auf einem zugehörigen zweiten Kontaktbereich angeordnet ist, wobei die Erhebungen eine unverbleite Lotpaste umfassen.
  2. Elektronisches Bauelement nach Anspruch 1, wobei das Substrat eine Einzelschichtanordnung aufweist.
  3. Elektronisches Bauelement nach Anspruch 1, wobei das Substrat eine Vielschichtanordnung aufweist.
  4. Elektronisches Bauelement nach Anspruch 1, wobei die Erhebungen Sn und Ag und Cu umfassen.
  5. Elektronisches Bauelement nach Anspruch 4, wobei die Erhebungen in Masseanteilen im Wesentlichen bestehen aus 4% Ag, 0,5% Cu und der Rest aus Sn.
  6. Elektronisches Bauelement nach Anspruch 1, wobei die Erhebungen in Masseanteilen 1% ≤ Ag ≤ 2%, 0,3% ≤ Cu ≤ 1,5%, mindestens eines aus der Gruppe, die besteht aus 0,005% ≤ Sb ≤ 1,5%, 0,05% ≤ Zn ≤ 1,5%, 0,05% ≤ Ni ≤ 1,5% und 0,05% ≤ Fe ≤ 1,5%, und den Ausgleich an Sn umfassen, und die Gesamtheit von Sb, Zn, Ni und Fe bezogen auf die Masse kleiner oder gleich 1,5% ist.
  7. Elektronisches Bauelement nach Anspruch 6, wobei die Erhebungen in Masseanteilen im Wesentlichen bestehen aus 1,2% Ag, 0,5% Cu, 0,05% Ni und der Rest aus Sn.
  8. Elektronisches Bauelement nach Anspruch 1, wobei jede der Erhebungen im Wesentlichen einen zugehörigen ersten Durchbruch ausfüllt und aus diesem heraus ragt.
  9. Elektronisches Bauelement nach Anspruch 5, wobei die ersten Durchbrüche eine laterale Geometrie aufweisen, die im Wesentlichen kreisförmig ist, und die Erhebungen im Wesentlichen eine Kuppelform aufweisen.
  10. Elektronisches Bauelement nach Anspruch 1, wobei jeder der ersten Durchbrüche einen Durchmesser aufweist, der etwa 50% größer ist als der Durchmesser von jeder der Loterhebungen, bevor das Lot erneut verflüssigt wird.
  11. Elektronisches Bauelement nach Anspruch 1, wobei jeder der ersten Durchbrüche einen Durchmesser von etwa 450 Mikrome tern aufweist, und jede der Loterhebungen einen Durchmesser von etwa 300 Mikrometern aufweist, bevor das Lot erneut verflüssigt wird.
  12. Elektronisches Bauelement nach Anspruch 1, wobei jede der Loterhebungen in Masseanteilen im Wesentlichen besteht aus 1,2% Ag, 0,5% Cu, 0,05% Ni und der Rest aus Sn, und jede Loterhebung einen Durchmesser von etwa 500 Mikrometern aufweist, bevor das Lot erneut verflüssigt wird, und die Vielzahl von ersten Durchbrüchen einen Durchmesser von etwa 400 Mikrometern aufweist.
  13. Elektronisches Bauelement nach Anspruch 1, weiterhin umfassend: eine Schicht aus organischem Material, angeordnet auf der Vielzahl von zweiten Kontaktbereichen.
  14. Elektronisches Bauelement nach Anspruch 1, weiterhin umfassend: eine Vielzahl von Verbindungsdrähten, um den Halbleiterchip elektrisch leitfähig mit den ersten Kontaktbereichen zu verbinden; ein plastisches Kapselungsmaterial, das den Halbleiterchip und die Verbindungsdrähte verkapselt.
  15. Elektronisches Bauelement nach Anspruch 1, wobei der Halbleiterchip durch eine Vielzahl von Flip-Chip-Kontakten elektrisch leitfähig mit den ersten Kontaktbereichen verbunden ist.
  16. Elektronisches Bauelement nach Anspruch 15, weiterhin umfassend: ein plastisches Kapselungsmaterial, das den Halbleiterchip und die Flip-Chip-Kontakte verkapselt.
  17. Elektronische Anordnung, die ein elektronisches Bauelement umfasst, wobei das elektronische Bauelement Nachfolgendes umfasst: einen Halbleiterchip; ein Substrat, wobei das Substrat Nachfolgendes umfasst: eine Vielzahl von zweiten Kontaktbereichen, wobei die zweiten Kontaktbereiche eines aus Kupfer und einer Kupferlegierung umfassen; und eine erste Isolierschicht, wobei die erste Isolierschicht eine Vielzahl von ersten Durchbrüchen umfasst, wobei jeder erste Durchbruch auf einem zugehörigen zweiten Kontaktbereich angeordnet ist; und eine gedruckte Leiterplatte, wobei die gedruckte Leiterplatte Nachfolgendes umfasst: eine Vielzahl dritter Kontaktbereiche, wobei die dritten Kontaktbereiche eines aus Kupfer und einer Kupferlegierung umfassen; eine zweite Isolierschicht, wobei die zweite Isolierschicht eine Vielzahl von zweiten Durchbrüchen umfasst, jeder zweite Durchbruch auf einem zugehörigen dritten Kontaktbereich angeordnet ist, und die zweiten Durchbrüche eine Anordnung aufweisen, die im Wesentlichen dieselbe Anordnung ist wie die der ersten Durchbrüche; und eine Vielzahl von Erhebungen, wobei jede Erhebung zwischen einem zugehörigen zweiten Kontaktbereich und einem zugehörigen dritten Kontaktbereich angeordnet ist, wobei die Erhebungen ein unverbleites Lot umfassen.
  18. Elektronisches Bauelement nach Anspruch 17, wobei das Substrat eine Einzelschichtanordnung aufweist.
  19. Elektronisches Bauelement nach Anspruch 17, wobei das Substrat eine Vielschichtanordnung aufweist.
  20. Elektronische Anordnung nach Anspruch 17, wobei die Erhebungen Sn und Ag und Cu umfassen.
  21. Elektronisches Bauelement nach Anspruch 20, wobei die Erhebungen in Masseanteilen im Wesentlichen bestehen aus 4% Ag, 0,5% Cu und der Rest aus Sn.
  22. Elektronisches Bauelement nach Anspruch 17, wobei die Erhebungen in Masseanteilen 1% ≤ Ag ≤ 2%, 0,3% ≤ Cu ≤ 1,5%, mindestens eines aus der Gruppe, die besteht aus 0,005% ≤ Sb ≤ 1,5%, 0,05% ≤ Zn ≤ 1,5%, 0,05% ≤ Ni ≤ 1,5% und 0,05% Fe ≤ 1,5%, und den Ausgleich an Sn umfassen, und die Gesamtheit von Sb, Zn, Ni und Fe bezogen auf die Masse kleiner oder gleich 1,5% ist.
  23. Elektronisches Bauelement nach Anspruch 22, wobei die Erhebungen in Masseanteilen im Wesentlichen bestehen aus 1,2% Ag, 0,5% Cu, 0,05% Ni und der Rest aus Sn.
  24. Elektronische Anordnung nach Anspruch 17, wobei jeder der ersten Durchbrüche und jeder der dritten Kontaktbereiche eine laterale Geometrie aufweist, die im Wesentlichen kreisförmig ist.
  25. Elektronische Anordnung nach Anspruch 24, wobei jeder der dritten Kontaktbereiche einen Durchmesser von etwa 75% bis etwa 85% des Durchmessers von jedem der ersten Durchbrüche aufweist.
  26. Elektronische Anordnung nach Anspruch 25, wobei jeder der ersten Durchbrüche einen Durchmesser von etwa 450 Mikrometern aufweist, und jeder der dritten Kontaktbereiche einen Durchmesser von etwa 350 Mikrometern aufweist.
  27. Elektronische Anordnung nach Anspruch 17, wobei jeder der ersten Durchbrüche einen Durchmesser etwa 50% größer als den Durchmesser von jeder der Loterhebungen aufweist, bevor das Lot erneut verflüssigt wird.
  28. Elektronische Anordnung nach Anspruch 17, wobei jeder der ersten Durchbrüche einen Durchmesser von etwa 450 Mikrometern aufweist, und jede der Loterhebungen einen Durchmesser von etwa 300 Mikrometern aufweist, bevor das Lot erneut verflüssigt wird.
  29. Elektronische Anordnung nach Anspruch 17, wobei jede der Loterhebungen in Masseanteilen im Wesentlichen besteht aus 1,2% Ag, 0,5% Cu, 0,05% Ni und der Rest aus Sn, jede der Loterhebungen einen Durchmesser von etwa 500 Mikrometern aufweist, bevor das Lot erneut verflüssigt wird, und die ersten Durchbrüche einen Durchmesser von etwa 400 Mikrometern aufweisen.
  30. Elektronische Anordnung nach Anspruch 17, wobei die zweite Isolierschicht in einem ausgewählten Abstand von der gedruckten Leiterplatte und dem zweiten Kontaktbereich, der sich auf dem elektronischen Bauelement befindet, angeord net ist, und der ausgewählte Abstand etwa 25% bis etwa 30% des Durchmessers von jedem der ersten Durchbrüche beträgt.
  31. Elektronische Anordnung nach Anspruch 30, wobei der ausgewählte Abstand zwischen der zweiten Isolierschicht und dem zweiten Kontaktbereich, der sich auf dem elektronischen Bauelement befindet, etwa 130 Mikrometer ist.
  32. Elektronische Anordnung nach Anspruch 17, weiterhin umfassend: eine Vielzahl von Verbindungsdrähten, die den Halbleiterchip elektrisch leitfähig mit den ersten Kontaktbereichen verbinden; und ein plastisches Kapselungsmaterial, das den Halbleiterchip und die Verbindungsdrähte verkapselt.
  33. Elektronische Anordnung nach Anspruch 17, wobei der Halbleiterchip durch eine Vielzahl von Flip-Chip-Kontakten elektrisch leitfähig mit den ersten Kontaktbereichen verbunden ist.
  34. Elektronische Anordnung nach Anspruch 33, wobei das elektronische Bauelement weiterhin ein plastisches Kapselungsmaterial umfasst, das den Halbleiterchip und die Flip-Chip-Kontakte verkapselt.
  35. Elektronische Anordnung nach Anspruch 17, wobei das elektronische Bauelement eines aus einer LGA und einer BGA Halbleiterbaugruppe ist.
DE112006001036T 2005-04-27 2006-04-25 Elektronisches Bauelement und elektronische Anordnung Ceased DE112006001036T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/115,401 2005-04-27
US11/115,401 US7183652B2 (en) 2005-04-27 2005-04-27 Electronic component and electronic configuration
US11/374,419 2006-03-14
US11/374,419 US20070018308A1 (en) 2005-04-27 2006-03-14 Electronic component and electronic configuration
PCT/EP2006/003795 WO2006114267A2 (en) 2005-04-27 2006-04-25 Electronic component and electronic configuration

Publications (1)

Publication Number Publication Date
DE112006001036T5 true DE112006001036T5 (de) 2008-02-28

Family

ID=36595758

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006001036T Ceased DE112006001036T5 (de) 2005-04-27 2006-04-25 Elektronisches Bauelement und elektronische Anordnung

Country Status (3)

Country Link
US (1) US20070018308A1 (de)
DE (1) DE112006001036T5 (de)
WO (1) WO2006114267A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741690B2 (en) 2010-03-31 2014-06-03 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006023123B4 (de) * 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
CN102576119B (zh) 2009-10-24 2014-03-26 3M创新有限公司 光源和采用所述光源的显示***
CN102648427A (zh) 2009-12-08 2012-08-22 3M创新有限公司 采用光导和低折射率膜的光学构造
US8415785B1 (en) 2010-01-27 2013-04-09 Marvell International Ltd. Metal ring techniques and configurations
US9576935B2 (en) * 2014-04-16 2017-02-21 Infineon Technologies Ag Method for fabricating a semiconductor package and semiconductor package
US9683278B2 (en) 2015-06-08 2017-06-20 Infineon Technologies Ag Diffusion solder bonding using solder preforms
DE102016112390B4 (de) 2016-07-06 2021-08-12 Infineon Technologies Ag Lötpad und Verfahren zum Verbessern der Lötpadoberfläche
US10431868B2 (en) * 2017-05-24 2019-10-01 Plume Design, Inc. Antenna structure incorporated in heat spreader, heat sink, and cooling fins

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2001102479A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP3544904B2 (ja) * 1999-09-29 2004-07-21 株式会社トッパンＮｅｃサーキットソリューションズ はんだ、それを使用したプリント配線基板の表面処理方法及びそれを使用した電子部品の実装方法
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
KR100368025B1 (ko) * 2000-09-26 2003-01-15 삼성전자 주식회사 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지
US6805974B2 (en) * 2002-02-15 2004-10-19 International Business Machines Corporation Lead-free tin-silver-copper alloy solder composition
US6696757B2 (en) * 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection
JP2004134648A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741690B2 (en) 2010-03-31 2014-06-03 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
DE102011001405B4 (de) * 2010-03-31 2015-05-28 Infineon Technologies Ag Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung

Also Published As

Publication number Publication date
WO2006114267A3 (en) 2007-04-19
WO2006114267A2 (en) 2006-11-02
US20070018308A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
US7183652B2 (en) Electronic component and electronic configuration
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010016566B4 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102011055884A1 (de) Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend
DE60224131T2 (de) Leiterrahmen-Packung in Chipgrösse
DE102007002707A1 (de) System-in Package-Modul
DE102006037538A1 (de) Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils
DE19940633A1 (de) IC-Gehäuse
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE112007003208T5 (de) Ein Halbleitergehäuse
DE10110453A1 (de) Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE102013114938A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final