DE102011085602B4 - Vorrichtung und Verfahren zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz - Google Patents

Vorrichtung und Verfahren zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz Download PDF

Info

Publication number
DE102011085602B4
DE102011085602B4 DE102011085602.1A DE102011085602A DE102011085602B4 DE 102011085602 B4 DE102011085602 B4 DE 102011085602B4 DE 102011085602 A DE102011085602 A DE 102011085602A DE 102011085602 B4 DE102011085602 B4 DE 102011085602B4
Authority
DE
Germany
Prior art keywords
matrix
bits
sub
bit sequence
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011085602.1A
Other languages
English (en)
Other versions
DE102011085602A1 (de
Inventor
Ulrich Backhausen
Michael Goessel
Thomas Kern
Stephane Lacouture
Thomas Rabenalt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011085602A1 publication Critical patent/DE102011085602A1/de
Application granted granted Critical
Publication of DE102011085602B4 publication Critical patent/DE102011085602B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/155Shortening or extension of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/159Remainder calculation, e.g. for encoding and syndrome calculation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615Use of computational or mathematical techniques
    • H03M13/616Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6575Implementations based on combinatorial logic, e.g. Boolean circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

Decodiervorrichtung zum Decodieren zumindest eines Bitfehlers in einer codierten Bitsequenz (102), wobei die Vorrichtung folgende Merkmale aufweist:einen Fehlersyndromgenerator (110), der konfiguriert, um ein Fehlersyndrom einer codierten Bitsequenz (102) zu bestimmen, das abgeleitet wird durch eine Multiplikation einer Prüfmatrix (H) mit der codierten Bitsequenz (102),wobei die Prüfmatrix (H) eine erste Untermatrix (Hu), eine zweite Untermatrix (Ha) und eine dritte Untermatrix (Hc) aufweist und das Fehlersyndrom der codierten Bitsequenz abgeleitet wird basierend auf einer Multiplikation der ersten Untermatrix (Hu) mit einer ersten Gruppe von Bits der codierten Bitsequenz, einer Multiplikation einer zweiten Untermatrix (Ha) mit der zweiten Gruppe von Bits der codierten Bitsequenz, und einer Multiplikation der dritten Untermatrix (Hc) mit einer dritten Gruppe von Bits der codierten Bitsequenz.

Description

  • Ausführungsbeispiele gemäß der Erfindung beziehen sich auf Fehlerkorrektur und Fehlererfassung von digitalen Signalen und insbesondere auf eine Vorrichtung und ein Verfahren zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz.
  • Aufgrund der hohen Integrationsdichte von elektronischen Schaltungen und Speicherungen erhöht sich die Frequenz von Fehlern.
  • Abgesehen von 1-Bit-Fehlern sind zunehmend auch 2-Bit-Fehler und allgemein Mehr-Bit-Fehler zu berücksichtigen, d. h. zu korrigieren und zu erfassen. Bei der Fehlerkorrektur ist es insbesondere von Bedeutung, die aufgetretenen Fehler schnell zu korrigieren, falls möglich innerhalb des aktuellen Taktzyklus, um eine verzögerte Verarbeitung der korrigierten Daten im Vergleich zu den unkorrigierten Daten zu verhindern.
  • Sehr häufig werden Daten unter einer Adresse in einen Speicher geschrieben und nach einer gewissen Zeit ausgelesen. Hier ist es möglich, dass die Daten, wenn sie aus dem Speicher gelesen werden, fehlerhaft oder verfälscht sind und nach dem Auslesen korrigiert werden müssen.
  • Hier treten sowohl Ein-Bit-Fehler, Zwei-Bit-Fehler und allgemein Mehr-Bit-Fehler auf, die mit abnehmender Wahrscheinlichkeit zufällig verursacht werden, und es treten auch Fehler auf, in denen alle Speicherzellen fälschlicherweise den Wert 0 annehmen, was als „All-0“ bezeichnet wird, und auch Fehler, wo alle Speicherzellen den Wert 1 annehmen, was hier als „All-1“ bezeichnet wird.
  • Es ist auch von besonderem Interesse, mögliche Adressfehler mit einer hohen Wahrscheinlichkeit zu erfassen, da eine fehlerhafte Adresse, beispielsweise beim Auslesen aus einem Speicher, zu vollständig unterschiedlichen Daten führen kann. Es ist möglich, 1-Bit-Fehler durch Hamming-Code oder Hsiao-Codes und 2-Bit-Fehler relativ schnell durch BCH-Codes zu korrigieren, die parallel implementiert sind.
  • Nachteilhaft bei herkömmlichen Lösungen für 1-Bit- und 2-Bit-Fehlerkorrektur ist beispielsweise, dass die Fehler „AlI-O“ und „All-1“ nicht Teil der Fehlererfassung sind. Allgemein ist es von großem Interesse, die Zuverlässigkeit von Fehlerkorrektur- und Fehlererfassungskonzepten zu verbessern.
  • Die US 5938773 A beschreibt eine Seitenband-Signalisierung mit Paritätsbit-Schemata. Eine Mehrzahl von Paritätsbits wird für eine serielle Übertragung eines Wortes von Datenbits erzeugt, und die Mehrzahl von Paritätsbits wird vor der Übertragung modifiziert, um ein Seitenband-Signal zu codieren. Das Wort von Datenbits und die Mehrzahl von modifizierten Paritätsbits werden seriell übertragen. Bei einem anderen Ausführungsbeispiel wird ein seriell übertragenes Codewort, das ein Wort von Datenbits und eine Mehrzahl von Paritätsbits umfasst, empfangen, wobei die Paritätsbits durch einen Codierer erzeugt wurden und mit den Datenbits übertragen wurden. Es wird bestimmt, ob die Paritätsbits durch den Codierer modifiziert wurden, um ein Seitenband-Signal zu codieren, und zumindest eine Fehlerdetektion und eine Fehlerkorrektur wird unter Verwendung der Paritätsbits ausgeführt.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz, einen Decodierer zum Decodieren einer fehlerhaften codierten Bitsequenz, eine weitere Vorrichtung, eine Schaltungsanordnung zum Erzeugen eines m-stelligen Syndroms, ein Verfahren zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz sowie ein Computerprogramm mit verbesserten Charakteristika zu schaffen.
  • Die Aufgabe wird gelöst durch die Merkmale der unabhängigen Ansprüche. Weiterbildungen finden sich in den abhängigen Ansprüchen.
  • Ein Ausführungsbeispiel der Erfindung schafft eine Vorrichtung gemäß Anspruch 1.
  • Durch Verwenden eines Fehlersyndroms, das gemäß einer Prüfmatrix mit oben beschriebenen Eigenschaften bestimmt wird, können die Fehlerkorrektur- und Fehlererfassungsfähigkeiten des vorgeschlagenen Konzepts wesentlich besser sein als mit bekannten Konzepten. Beispielsweise ermöglicht das vorgeschlagene Konzept, jeden 1-Bit-Fehler von All-1-Fehlern oder All-0-Fehlern zu unterscheiden. Somit kann es nicht der Fall sein, dass ein Wort, das aus einem Speicher gelesen wird, im Fall eines korrigierbaren 1-Bit-Fehlers mit einem All-0-Fehler oder einem All-1-Fehler verwechselt wird.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
    • 1 ein Blockdiagramm einer Vorrichtung zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz;
    • 2 eine schematische Darstellung einer Codierung unter Berücksichtigung von Adressbits;
    • 3 eine schematische Darstellung einer Codierung für eine getrennte H-Matrix unter Berücksichtigung von Adressbits;
    • 4 eine schematische Darstellung einer Integration eines Syndromgenerators;
    • 5 eine schematische Darstellung einer Integration eines Syndromgenerators, der eine All-0- und All-1-Erfassung umfasst;
    • 6 eine schematische Darstellung einer Ableitung eines Korrekturvektors für Datenbits;
    • 7 eine schematische Darstellung einer Ableitung eines Korrekturvektors für Daten- und Prüfbits;
    • 8 eine schematische Darstellung einer Ableitung eines Korrekturvektors für Daten-, Prüf- und Adressbits;
    • 9 eine schematische Darstellung einer Erzeugung eines Adressfehlersignals;
    • 10, 11, 12, 13 schematische Darstellungen einer Ableitung eines Korrektursignals;
    • 14a - 14i schematische Darstellungen einer Bestimmung von Korrekturwerten; und
    • 15 ein Blockdiagramm eines Decodierers zum Decodieren einer fehlerhaften codierten Bitsequenz; und
    • 16 ein Flussdiagramm eines Verfahrens zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz.
  • Nachfolgend werden teilweise die gleichen Bezugszeichen für Objekte und Funktionseinheiten verwendet, die die gleichen oder ähnlichen Funktionseigenschaften haben, und die Beschreibung derselben bezüglich einer Figur soll auch für andere Figuren gelten, um Redundanz bei der Beschreibung der Ausführungsbeispiele zu reduzieren.
  • Bevor das vorgeschlagene Konzept näher beschrieben wird, werden kurz einige theoretischen Grundlagen und grundlegende Begriffe von linearen Blockcodes, insbesondere Hamming-Codes, Hsiao-Codes und BCH-Codes präsentiert. Diese sind beispielsweise auch beschrieben in „Fujiwara, E., Code Design for Dependable Systems, Wiley, 2006, S. 49 - 53, S. 98 - 101, und in Tzschach, H. und Haßlinger, G.: Codes für den störungsgesicherten Datentransfer, Oldenburg Verlag, 1993, S. 111-121".
  • Ein Hamming-Code ist ein linearer Blockcode mit einem Codeabstand 3. Falls m die Anzahl von Prüfbits ist, ist seine Länge n = 2m - 1. Die Anzahl von Datenbits ist k = 2m - 1 - m. Wie jeder lineare Code kann der Hamming-Code wie üblich beschrieben werden durch eine Generatormatrix G, kurz G-Matrix, und eine Prüfmatrix H (auch als Paritätsprüfmatrix bezeichnet), kurz H-Matrix. Die Prüfmatrix eines unverkürzten Hamming-Codes ist eine (m,n)-Matrix, deren Spalten alle möglichen unterschiedlichen 2m - 1 binären Vektoren ungleich 0 sind. Diese Spalten werden auch beschrieben als m-stellige Binärzahlen und das Folgende gilt: H = ( h 1 , , h 2 m 1 ) = ( 1 b i n ,2 b i n , , [ 2 m 1 ] b i n ) ,
    Figure DE102011085602B4_0001
    wobei ibin die Darstellung von i als ein m-stelliges Binärbauglied bezeichnet.
  • Ein Hamming-Code kann verkürzt werden, wie jeder andere lineare Blockcode, durch Eliminieren einer bestimmten Anzahl von Spalten in der Prüfmatrix des unverkürzten Codes. Abgesehen davon können Spalten auch ausgetauscht werden, sodass die Prüfmatrix transformiert werden kann.
  • Von der Prüfmatrix eines linearen Codes kann eine Generatormatrix bestimmt werden, kurz G-Matrix. Die Generatormatrix ist eine (k,n)-Matrix. Falls k Informationsbits u1, ..., uk vorliegen, werden dieselben durch die Generatormatrix in ein Codewort v codiert: v = ( v 1 , , v n ) = u G = ( u 1 , , u k ) G
    Figure DE102011085602B4_0002
  • Falls ein Wort v' = v1, ..., vn daraufhin geprüft wird, ob es ein Codewort ist, wird ein Syndrom S gebildet mit S = H v T
    Figure DE102011085602B4_0003
    mit S = S1,..., Sm. Falls S = 0, dann wird kein Fehler erfasst. Falls S = hi, liegt ein 1-Bit-Fehler in dem i-ten Bit von v' vor.
  • Die Fehlerkorrektur der Bits v'1, ..., v'n kann durchgeführt werden durch Korrekturschaltungen K1, ..., Kn, die einen Korrekturwert Δv1 von dem Fehlersyndrom S bestimmen, das XOR-verknüpft wird (verbunden durch eine logische XOR-Funktion) mit v'i. Für i = 1, ..., n im Fall eines 1-Bit-Fehlers gibt die Korrekturschaltung einen Wert 1 aus, falls S = hi. Falls das Fehlersyndrom gleich 0 ist, gibt die Korrekturschaltung den Wert 0 aus.
  • Ein Hsiao-Code ist ein linearer Code mit einem Codeabstand von 4. Falls der Hsiao-Code m Prüfbits hat, besteht seine Prüfmatrix H aus nur m-stellige Binärvektoren, die eine ungerade Anzahl von Einsen aufweisen. Die Länge eines (unverkürzten) Hsiao-Codes mit m-Prüfbits ist n = 2m-1, da es 2m-1 unterschiedliche m-stellige Binärvektoren mit einer ungeraden Anzahl von Einsen gibt. Durch Löschen von Spalten und durch Neuordnen von Spalten des unverkürzten Hsiao-Codes wird eine Prüfmatrix eines verkürzten Hsiao-Codes erhalten. Testen eines Worts v' = v1, ..., vn wird erneut durchgeführt durch Prüfen des Fehlersyndroms s = H v T .
    Figure DE102011085602B4_0004
    Falls S = hj, d. h. gleich der j-ten Spalte der Prüfmatrix, wird ein 1-Bit-Fehler in dem j-ten Bit korrigiert durch XOR-Verknüpfen (Anlegen einer logischen XOR-Funktion) eines Korrekturwerts Δvj = 1 mit v'j. Dieser Korrekturwert Δvj kann bestimmt werden von dem Fehlersyndrom S durch eine Korrekturschaltung Kj. Die Korrekturschaltung Kj gibt dann einen Wert 1, aus, falls S = hj. Falls S ein Binärvektor mit einer geraden Anzahl von Einsen ist, wird ein unkorrigierbarer Fehler angezeigt.
  • Da die Anwendung des vorgeschlagenen Konzepts auf BCH-Codes (Bose-Chaudhuri-Hocquenghem-Codes) auch von besonderem Interesse ist, werden einige Charakteristika von BCH-Codes beschrieben. Dieselben sind beispielsweise ebenfalls beschrieben in „Tzschach, H. und Haßlinger, G.: Codes für den störungssicheren Datentransfer, Oldenburg Verlag 1993, S. 111 - 121" und „Lin, S., Costello, D.: Error Control Coding, Prentice Hall, 1983, Kapitel 6“.
  • Ein BCH-Code ist ein spezieller zyklischer Code und somit ein linearer Code. Ein BCH-Code kann beschrieben werden als ein zyklischer Code durch ein spezielles Generatorpolynom G(z) und als ein linearer Code durch eine Generatormatrix G und durch eine Prüfmatrix H.
  • Im Fall eines 2-Bit-Fehlerkorrektur-BCH-Codes kann das Generatorpolynom in seiner einfachsten Form dargestellt werden als G ( z ) = m α ( z ) m α 3 ( z )
    Figure DE102011085602B4_0005
  • Hier ist mα(z) ein primitives Polynom, das auch als modulares Polynom des betrachteten Galois-Feldes dient. α ist ein primitives Element des Galois-Feldes und Wurzel des Polynoms. Das Polynom m α 3
    Figure DE102011085602B4_0006
    (z) ist das minimale Polynom der Wurzel α3. Das zugeordnete Galois-Feld ist bezeichnet durch GF(2M). Die Länge des unverkürzten BCH-Codes ist dann 2M - 1. Falls die Gesamtparität betrachtet wird, kann G(z) in der folgenden Form dargestellt werden. G ( z ) = m α ( z ) m α 3 ( z ) ( z + 1 )
    Figure DE102011085602B4_0007
  • Ohne die Gesamtparität zu integrieren, kann die Prüfmatrix in ihrer getrennten Form dargestellt werden als H B C H s e p = ( α 2 m k ... α i ... α 1 α 0 α 3 ( 2 m k ) ... α 3 i ... α 3 1 α 0 ) = ( H 1 H 3 )
    Figure DE102011085602B4_0008
    wobei α ein primitives Element des Galois-Feldes GF(2M) ist, und die Exponenten von α jeweils zu interpretieren sind modulo 2M - 1. Die Parität kann in der Fehlererfassung enthalten sein durch Auswählen der Prüfmatrix als H B C H s e p = ( α 2 m k ... α i ... α 1 α 0 α 3 ( 2 m k ) ... α 3 i ... α 3 1 α 0 1 ... 1 ... 1 1 ) = ( H 1 H 3 P )
    Figure DE102011085602B4_0009
    wobei es in der letzten Zeile nur Einsen gibt.
  • Ein 1-Bit-Fehler in der i-ten Bitposition ist beschrieben als [i], ein L-Bit-Fehler in den Positionen i1, i2, ..., il als [i1, i2, ..., iL]. Jedem Fehler [i1, ..., iL] ist ein n-Komponenten-Fehlervektor e(i1, ..., iL) = (e0,..., en-1) zugeordnet, wobei e i = { 0   e l s e 1   f o r   i   { i 1 ,..., i L } L 0
    Figure DE102011085602B4_0010
  • Die Komponente ej des Fehlervektors e[i1, ..., iL] ist gleich 1, genau wenn das entsprechende j-te Bit fehlerhaft ist.
  • Einem Fehler [i1, ..., iL] mit dem Fehlervektor e = e[i1, ..., iL] ist ein Fehlersyndrom S = H B C H s e p e = ( H 1 H 3 ) e = ( s 1 s 3 )
    Figure DE102011085602B4_0011
    mit s 1 = H 1 e   u n d   s 3 = H 3 e
    Figure DE102011085602B4_0012
    zugeordnet.
  • Durch Löschen von Spalten und durch Neuordnen von Spalten der Prüfmatrix H BCH sep
    Figure DE102011085602B4_0013
    wird ein verkürzter BCH-Code erhalten, der an eine erforderliche Wortbreite angepasst ist.
  • Falls die Parität nicht berücksichtigt wird, ist der Codeabstand 5, und falls die Parität berücksichtigt wird, ist der Codeabstand 6. Dann können 1-Bit-Fehler und 2-Bit-Fehler unter Verwendung des Syndroms korrigiert werden. Die Syndrome aller 3-Bit-Fehler, Parität eingeschlossen, unterscheiden sich von den Syndromen von All-1-Bit und 2-Bit-Fehlern, aber können untereinander dieselben sein.
  • Das Codieren eines BCH-Codes und eines verkürzten BCH-Codes als einen speziellen linearen Code kann mit der Hilfe einer Generatormatrix durchgeführt werden, und das Decodieren mit der Hilfe einer Prüfmatrix. Die Verbindung zwischen dem Generatorpolynom und Generatormatrix und Textmatrix ist beispielsweise beschrieben in„Lin, S. und Costello, D.: Error Control Coding, Prentice-Hall, 1983, S. 92 - 95“.
  • Nachfolgend wird das erfindungsgemäße Konzept durch einige allgemeine und einige detaillierte Ausführungsbeispiele beschrieben.
  • 1 zeigt ein Blockdiagramm einer Vorrichtung 100 zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz 102 gemäß einem Ausführungsbeispiel der Erfindung. Die Vorrichtung 100 weist einen Fehlersyndromgenerator 110 auf, der mit einem Bitfehlerkorrektor 120 verbunden ist. Der Fehlersyndromgenerator 110 bestimmt
    ein Fehlersyndrom 112 einer codierten Bitsequenz 102, ableitbar durch eine Multiplikation einer Prüfmatrix H mit der Bitsequenz 102. Die Prüfmatrix H weist eine erste Untermatrix Hu, eine zweite Untermatrix Ha und eine dritte Untermatrix Hc auf. Jede Untermatrix weist eine Mehrzahl von Reihen auf und jede Reihe weist eine Mehrzahl von binären Komponenten auf. Zumindest eine erste vordefinierte Komponente oder eine zweite vordefinierte Komponente jeder Reihe der ersten Untermatrix Hu weist einen ersten Bitwert (1 oder 0) auf. Ferner weist die zweite Untermatrix Ha Reihen auf, die linear unabhängig voneinander sind (d. h. jede Reihe der zweiten Untermatrix ist linear unabhängig von jeder anderen Reihe der zweiten Untermatrix), und die erste vordefinierte Komponente und die zweite vordefinierte Komponente jeder Reihe der zweiten Untermatrix Ha weist einen gleichen zweiten Bitwert (0 oder 1) auf. Die dritte Untermatrix Hc weist Reihen auf, die linear unabhängig voneinander sind, und die erste vordefinierte Komponente oder die zweite vordefinierte Komponente jeder Reihe der dritten Untermatrix Hc weist den ersten Bitwert (1 oder 0) auf. Falls der erste Bitwert gleich 1 ist, ist eine XOR-Summe der ersten vordefinierten Komponenten aller Reihen der ersten Untermatrix Hu und der dritten Untermatrix Hc gleich dem zweiten Bitwert 0, und die XOR-Summe der zweiten vordefinierten Komponenten aller Reihen der ersten Untermatrix Hu und der dritten Untermatrix Hc ist gleich dem zweiten Bitwert 0. Falls der erste Bitwert gleich 0 ist, ist eine XNOR-Summe der ersten vordefinierten Komponenten aller Reihen der ersten Untermatrix Hu und der dritten Untermatrix Hc gleich dem zweiten Bitwert 1, und eine XNOR-Summe der zweiten vordefinierten Komponenten aller Reihen der ersten Untermatrix Hu und der dritten Untermatrix Hc ist gleich dem zweiten Bitwert 1. Zusätzliche Ergebnisse einer Multiplikation der Prüfmatrix H und eines Testvektors sind gleich einem Ergebnis einer Multiplikation der zweiten Untermatrix Ha und eines resultierenden Vektors, wobei zumindest eine Komponente des resultierenden Vektors den zweiten Bitwert (0 oder 1) aufweist. Ferner korrigiert der Bitfehlerkorrektor 120 einen Bitfehler in der codierten Bitsequenz 102 basierend auf dem bestimmten Fehlersyndrom 112 der codierten Bitsequenz 102, um eine korrigierte Bitsequenz 122 zu erhalten.
  • Durch Verwenden eines Fehlersyndroms 112, ableitbar durch eine oben beschriebene Prüfmatrix, kann eine Fehlerkorrekturschaltung für 1-Bit- und 2-Bit-Fehler realisiert werden, die in der Lage ist, beispielsweise auch die Fehler All-0 und All-1 zu erfassen. Anders ausgedrückt, die Vorrichtung 100 ermöglicht es, jeden 1-Bit-Fehler von Fehlern All-1 und All-0 zu unterscheiden. Somit kann es beispielsweise nicht mehr der Fall sein, dass ein Wort, das aus einem Speicher gelesen wird, im Fall eines korrigierbaren 1-Bit-Fehlers mit einem All-0- oder All-1-Fehler verwechselt wird. Die Erfassung und/oder Korrektur von All-0- und All-1-Fehlern ist von großem Interesse, da diese Ausfälle sehr häufig sind.
  • Der erste Bitwert und der zweite Bitwert können eine logische 0 oder eine logische 1 sein oder ein hoher Pegel oder ein niedriger Pegel eines Signals in der Schaltungsanordnung. Daher gibt es zwei mögliche Fälle. Entweder ist der erste Bitwert gleich 1 (logische 1) und der zweite Bitwert ist gleich 0 (logische 0) oder der erste Bitwert ist gleich 0 und der zweite Bitwert ist gleich 1. Beide Fälle stellen äquivalente Implementierungen des beschriebenen Konzepts dar.
  • Dies zeigt, dass das beschriebene Konzept realisiert werden kann unter Verwendung von positiver oder negativer Logik. Der einzige Unterschied ist, dass die XOR-Summe verwendet wird, falls der erste Bitwert gleich 1 ist, und die XNOR-Summe verwendet wird, falls der erste Bitwert gleich 0 ist. In diesem Zusammenhang bedeutet eine XOR-Summe der ersten vordefinierten Komponenten aller Reihen das Anlegen der logischen XOR-Funktion (Exklusive-OR-Funktion) an die ersten vordefinierten Komponenten aller Reihen, was zu einem Bitwert (entweder 0 oder 1) führt. Folglich bedeutet die XNOR-Summe der ersten vordefinierten Komponenten aller Reihen das Anlegen der logischen XNOR-Funktion (Exklusive-Nicht-OR-Funktion) an die ersten Komponenten aller Reihen, was zu einem Bitwert (entweder 0 oder 1) führt. Dasselbe gilt für die zweite vordefinierte Komponente. Dies kann beispielsweise realisiert werden durch ein XOR-Gatter oder ein XNOR-Gatter mit einer Anzahl von Eingängen, die der Anzahl von Reihen der Matrizen entspricht.
  • Ferner kann eine Reihe einer Matrix eine Zeile oder eine Spalte einer Matrix sein. Da eine Matrix leicht zu transponieren ist, kann das erfindungsgemäße Konzept unabhängig davon realisiert werden, ob eine Reihe einer Matrix eine Zeile oder eine Spalte ist. Daher gibt es erneut zwei mögliche Fälle. Entweder jede erwähnte Reihe einer Matrix ist eine Spalte der jeweiligen Matrix und die gleichen Komponenten (z. B. erste vordefinierten Komponenten oder zweite vordefinierten Komponenten) jeder Reihe einer Matrix stellen eine Zeile dieser Matrix dar. Andernfalls ist jede Reihe einer Matrix eine Zeile der jeweiligen Matrix und die gleichen Komponenten der Reihe einer Matrix stellen eine Spalte dieser Matrix dar.
  • Folglich ist in Verbindung mit dem beschriebenen Konzept jede Reihe der ersten Untermatrix, der zweiten Untermatrix und der dritten Untermatrix eine Spalte der jeweiligen Untermatrix. Die ersten vordefinierten Komponenten der Reihen der ersten Untermatrix Hu, der zweiten Untermatrix Ha und der dritten Untermatrix Hc stellen eine Zeile der Prüfmatrix H dar, und die zweiten vordefinierten Komponenten der Reihen der ersten Untermatrix Hu, der zweiten Untermatrix Ha und der dritten Untermatrix Hc stellen eine weitere Zeile der Prüfmatrix H dar. Alternativ ist jede Reihe der ersten Untermatrix Hu, der zweiten Untermatrix Ha und der dritten Untermatrix Hc eine Zeile der jeweiligen Untermatrix. Die ersten vordefinierten Komponenten der Reihen der ersten Untermatrix Hu, der zweiten Untermatrix Ha und der dritten Untermatrix Hc stellen eine Spalte der Prüfmatrix H dar, und die zweiten vordefinierten Komponenten der Reihen der ersten Untermatrix Hu, der zweiten Untermatrix Ha und der dritten Untermatrix Hc stellen eine andere Spalte der Prüfmatrix H dar.
  • Jede Reihe einer Matrix weist eine Mehrzahl von binären Komponenten auf. Anders ausgedrückt, jede Komponente ist entweder gleich 1 oder gleich 0. In diesem Zusammenhang können eine erste vordefinierte Komponente und eine zweite vordefinierte Komponente tatsächlich die erste und die zweite Komponente einer Reihe sein, aber dieselben können auch beliebige andere Komponenten sein (z. B. die letzte und die zweitletzte Komponente oder die dritte Komponente und die fünfte Komponente oder eine andere vordefinierte Komponentenkombination). Die erste vordefinierte Komponente der ersten Untermatrix, der zweiten Untermatrix und der dritten Untermatrix sind jedoch die gleichen Komponenten innerhalb der Reihen der jeweiligen Matrix, was entsprechend gilt für die zweiten vordefinierten Komponenten der Reihen der ersten Untermatrix, der zweiten Untermatrix und der dritten Untermatrix. Falls die erste vordefinierte Komponente beispielsweise die n-te Komponente einer Reihe der ersten Untermatrix ist, dann bedeutet die erste vordefinierte Komponente einer Reihe der zweiten Untermatrix auch die n-te Komponente der Reihe. Das gleiche gilt für die dritte Untermatrix sowie für die gesamte Prüfmatrix.
  • Die Prüfmatrix kann auch als Paritätsprüfmatrix bezeichnet werden.
  • Die Prüfmatrix kann beispielsweise in getrennter Form dargestellt werden. Ferner kann die Prüfmatrix beispielweise eine Prüfmatrix eines verkürzten Hamming-Codes, eines verkürzten Hsiao-Codes oder eines verkürzten BCH-Codes sein.
  • Der Fehlersyndromgenerator 110 kann das Fehlersyndrom 112 bestimmen durch Multiplizieren der Prüfmatrix mit der codierten Bitsequenz 102. Alternativ kann der Fehlersyndromgenerator 110 einen Speicher aufweisen, der eine Nachschlagtabelle enthält. Diese Nachschlagtabelle kann Informationen über Fehlersyndrome enthalten, die unterschiedlichen codierten Bitsequenzen 102 entsprechen. Anders ausgedrückt, die Nachschlagtabelle kann für jede mögliche codierte Bitsequenz das entsprechende Fehlersyndrom enthalten, ableitbar durch eine Multiplikation der Prüfmatrix mit der codierten Bitsequenz 102. Bei diesem Beispiel kann der Fehlersyndromgenerator 110 ohne weiteres das Fehlersyndrom 112 bestimmen durch Nehmen des gespeicherten Fehlersyndroms, das der codierten Bitsequenz 102 zugeordnet ist.
  • Der Fehlersyndromgenerator 110, der Bitfehlerkorrektor 120 und/oder andere optionale Elemente, die später beschrieben werden, können unabhängige Hardwareeinheiten oder Teil eines Computers oder Mikrocontrollers sein, sowie ein Computerprogramm oder ein Softwareprodukt zum Laufen auf einem Computer oder Mikrocontroller.
  • Der Fehlersyndromgenerator 110, der Bitfehlerkorrektor 120 und/oder andere optionale Komponenten, die später beschrieben werden, können unabhängig voneinander oder zumindest teilweise zusammen implementiert sein. Dafür können beispielsweise die Funktionalität des Fehlersyndromgenerators 110, des Bitfehlerkorrektors 120 und/oder anderer optionaler nachfolgend beschriebene Komponenten zumindest teilweise vereint sein zu einer kombinierten Hardwareeinheit oder Softwareeinheit durch ein Synthesewerkzeug.
  • Während einer Multiplikation der Prüfmatrix H mit der codierten Bitsequenz 102 wird eine erste Gruppe von Bits der codierten Bitsequenz 102 mit der ersten Untermatrix multipliziert, eine zweite Gruppe von Bits der codierten Bitsequenz wird mit der zweiten Untermatrix multipliziert, und eine dritte Gruppe von Bits der codierten Bitsequenz wird mit der dritten Untermatrix multipliziert. Anders ausgedrückt, das Fehlersyndrom der codierten Bitsequenz ist ableitbar basierend auf einer Multiplikation der ersten Untermatrix mit einer ersten Gruppe von Bits der codierten Bitsequenz, einer Multiplikation der zweiten Untermatrix mit der zweiten Gruppe von Bits der codierten Bitsequenz, und einer Multiplikation der dritten Untermatrix mit einer dritten Gruppe von Bits der codierten Bitsequenz.
  • Bei einigen Ausführungsbeispielen der Erfindung kann die erste Gruppe von Bits Informationsbits darstellen, die zweite Gruppe von Bits kann Adressbits darstellen und die dritte Gruppe von Bits kann Prüfbits darstellen. Daher kann die erste Gruppe von Bits auch als Informationsbits (oder nützliche) Datenbits bezeichnet werden, die zweite Gruppe von Bits kann als Adressbits bezeichnet werden und die dritte Gruppe von Bits kann als Prüfbits bezeichnet werden.
  • Beispielsweise kann die codierte Bitsequenz oder Teil der codierten Bitsequenz durch einen adressierbaren Speicher gespeichert werden, auch bezeichnet als Speichereinheit, Speicherung oder Speicherungseinheit (z. B. Nur-Lese-Speicher, Direktzugriffsspeicher oder nichtflüchtiger Speicher).
  • Die erste Gruppe von Bits (Datenbits) kann unabhängig von der zweiten Gruppe von Bits (Adressbits) sein. Daher kann es sein, dass nur die erste Gruppe von Bits und die dritte Gruppe von Bits der codierten Bitsequenz an einer Adresse des adressierbaren Speichers gespeichert ist, angezeigt durch die zweite Gruppe von Bits. Alternativ kann die codierte Bitsequenz auch durch einen inneren Code codiert werden, sodass zumindest ein Bit der ersten Gruppe von Bits von zumindest einem Bit der zweiten Gruppe von Bits abhängt.
  • Nachfolgend wird ein Ausführungsbeispiel der Erfindung näher beschrieben. Bei diesem Beispiel sind die Reihen der Matrizen Spalten, die ersten vordefinierten Komponenten der Reihen der Matrizen stellen die erste Zeile der Matrizen dar, die zweiten vordefinierten Komponenten der Reihen der Matrizen stellen die zweiten Zeilen der Matrizen dar, der erste Bitwert ist gleich 1 und der zweite Bitwert ist gleich 0. Die Beschreibung des detaillierten Ausführungsbeispiels umfasst mehrere zusätzliche und/oder optionale Merkmale, die alle zusammen implementiert sein können, oder eines oder einige derselben können unabhängig von den anderen beschriebenen Merkmalen implementiert sein.
  • In 2 ist dargestellt, wie die Adressen a = a1, ..., al (z. B. bereitgestellt durch einen Adressgenerator 13) zu berücksichtigen sind bei der codierten Speicherung der Nutzdatenbits u = u1, ..., uk. Bei dem Codierer werden 11 kBits breite Nutzdaten u = u1, ..., uk und die 1 Bit breite Adresse a = a1,..., al an der in den Speicher 12 zu schreiben ist, angelegt, so dass die Adresse a auch an den Adresseingang des Speichers 12 angelegt wird. Der Codierer 11 bildet das k + 1 + m Bit breite Codewort v (codierte Bitsequenz) von den Nutzdaten u (Informationsbits) und der Adresse a (Adressbits), v = ( u , a ) G
    Figure DE102011085602B4_0014
  • In dem Speicher 12 ist unter der Adresse a das Codewort v gespeichert, dessen Bits sowohl von den Nutzdaten (Informationsbits) und auch von der Adresse (Adressbits) abhängen. Falls die Generatormatrix in ihrer systematischen Form G= ( I k+1 ,P k+1 ,m )
    Figure DE102011085602B4_0015
    verwendet wird.
  • Das Codewort v hat die Form v = u, a, c und die Prüfbits c, die zu den Nutzdatenbits und den Adressbits hinzugefügt werden, sind bezeichnet durch c = ( u , a ) P
    Figure DE102011085602B4_0016
    währen die Nutzdatenbits u und die Adressbits a bei diesem Beispiel nicht modifiziert sind. Ik+1 ist die (k + 1) Dimensionseinheitsmatrix und P ist die (k + 1, m) Matrix, die die Testgleichungen des Codes bestimmt.
  • Das Codieren einschließlich der Adressbits für eine Generatormatrix in der systematischen Form ist in 3 dargestellt. In dem Speicher 22 (adressierbare Speicher) sind nur die Datenbits u und die Prüfbits c gespeichert, während die Adressbits a nicht gespeichert werden müssen. Die Prüfbits c hängen hier sowohl von den Datenbits u als auch von den Adressbits a ab. Die Adressbits, die durch den Adressgenerator 23 erzeugt werden, werden an den Adresseingang des Speichers 22 angelegt und an die entsprechenden ersten Eingänge des Codierers in einer systematischen Form 21, während an dem zweiten k Bit breiten Eingang des Codierers das Nutzdatenbit u angelegt wird, die gleichzeitig auch an den ersten k Bit breiten Dateneingang des Speichers 22 angelegt werden. Der Codierer erzeugt an seinem m Bit breiten Ausgang die Prüfbits c, die an den zweiten m Bit breiten Dateneingang des Speichers 22 angelegt werden.
  • 4 zeigt eine Schaltungsanordnung zum Erzeugen eines Syndroms S = (s1, s3) für einen 2-Bit-fehlerkorrekturverkürzten BCH-Code gemäß einem Ausführungsbeispiel. Die Bits u' und c', die in dem Speicher 32 (adressierbarer Speicher) gespeichert sind, werden von dem Speicher 32 unter der Adresse a' ausgegeben, die durch den Adressgenerator 33 bereitgestellt wird. Die Adresse, die durch den Adressgenerator hier erzeugt wird, hat die Wortbreite 1 - 1. Die Daten-, die Adress- und die Prüfbits werden in 3 bezeichnet durch u', a', c', um anzuzeigen, dass die entsprechenden Bits fehlerhaft geändert werden können. Die Datenbits u' werden in einen ersten Eingang 311 der Wortbreite k geliefert, die Prüfbits c' werden in einen zweiten Eingang 312 geliefert und die Adressbits a' werden in einen dritten Eingang 313 der Wortbreite 1 - 1 des Syndromgenerators 31 geliefert. An einem vierten 1 Bit breiten Eingang 314 wird der konstante Wert 1 angelegt. Der Syndromgenerator 31 kann eine Kombinationsschaltung sein, die durch die Prüfmatrix bestimmt wird. Dieselbe dient zum Bilden des Syndroms S = (s1, s3) des berücksichtigten BCH-Codes, bestimmt als ein Spaltenvektor ST bezüglich S T = ( s 1 , s 3 ) T = ( S 1 , S 2 , , S m ) T = H ( u 1 , , u k a 1 , , a 1 , c 1 , , c m ) T
    Figure DE102011085602B4_0017
  • Die Adressbits a 1 , , a 1 1 ,
    Figure DE102011085602B4_0018
    die durch den Adressgenerator bereitgestellt werden, und der konstante Wert 1 bilden, wie es nachfolgend näher beschrieben wird, die Adressbits a 1 , , a 1 .
    Figure DE102011085602B4_0019
    Die Prüfmatrix H des verkürzten BCH-Codes besteht aus einer ersten (m, k) Untermatrix Hu, einer zweiten (m, 1) Untermatrix Ha und einer dritten (m, m) Untermatrix Hc, wobei die ersten k Spalten der Prüfmatrix H die Untermatrix Hu bilden, die nachfolgenden 1 Spalten die Untermatrix Ha bilden und die letzten m Spalten die Untermatrix Hc. Eine Untermatrix kann auch als Teilmatrix bezeichnet werden. Hier gilt das Folgende: H u = ( h 1,1 u h 1, k u h m ,1 u h m , k u ) = ( h 1 u , , h k u ) , H a = ( h 1,1 a h 1, l a h m ,1 a h m , l a ) = ( h 1 a , , h l a ) , H c = ( h 1,1 c h 1, m c h m ,1 c h m , m c ) = ( h 1 c , , h m c )
    Figure DE102011085602B4_0020
  • Für die Komponenten S1, S2, ..., Sm des Syndroms S = (S1,...,Sm) = (s1, s3) gilt ( s 1 , s 3 ) T = ( S 1 , , S m ) T = ( H u , H a , H c ) ( u 1 , , u k , a 1 , , c l , , c m ) T ,
    Figure DE102011085602B4_0021
    und der Syndromgenerator 31 realisiert an seinen m Ausgängen für i = 1, ..., m die Booleschen Funktionen S i = h i , l u u 1 h i , k u u k h i , l a a 1 h i , l a a l h i , l c c 1 h i , m c c m
    Figure DE102011085602B4_0022
    die eindeutig bestimmt werden durch die Elemente h i , j u , h i , j a , h i , j c
    Figure DE102011085602B4_0023
    der Untermatrizen Hu, Ha, Hc.Eine konkrete Implementierung, z. B. durch XOR-Gatter, ist leicht realisierbar, so dass der vorgeschlagene Syndromgenerator ohne weiteres beschrieben werden kann durch die konkrete Form der Matrizen Hu, Ha, Hc.
  • Die Matrizen Hu, Ha, Hc werden bestimmt durch Löschen bestimmter Spalten und durch Neuordnen von Spalten von den Spalten der (m, 2M - 1) Prüfmatrix H unverk BCH
    Figure DE102011085602B4_0024
    eines unverkürzten 2-Bit-Fehlerkorrektur-BCH-Codes der Länge 2M - 1, sodass m + 1 + k < 2M - 1. Hier wird die Prüfmatrix des unverkürzten Codes beispielsweise in ihrer getrennten Form ausgewählt. Die Matrix H unverk BCH
    Figure DE102011085602B4_0025
    hat dann die folgende Form: H unverk BCH = ( H 1 H 3 ) .
    Figure DE102011085602B4_0026
  • Da die i-te Spalte der Matrix H1 bestimmt wird durch αi, i = 0, ..., 2M- 2 und α ein primitives Element des Galois-Feldes GF(2M) ist, treten alle 2M- 1 M-stellige Binärvektoren, außer 0, als Spalten von H1 auf. Nun werden eine j-te Komponente und eine k-te Komponente der ersten M Komponenten der Prüfmatrix ausgewählt, wobei j ≠k. Die j-te Komponente wird bezeichnet als die erste (ausgewählte) Komponente (erste vordefinierte Komponente) und die k-te Komponente als die zweite (ausgewählte) Komponente (zweite vordefinierte Komponente). Da α ein primitives Element des Galois-Feldes GF(2M) ist, und alle 2M - 1 möglichen m-stelligen Binärvektoren als Spalten der Prüfmatrix H1 auftreten, gibt es für jeden der Werte 01, 10 und 11 2M-2 Spalten der Prüfmatrix H1, die den Wert 01, 10 und 11 annehmen in den beiden ausgewählten Komponenten (vordefinierte Komponenten). Abgesehen davon gibt es 2M-2 - 1 Spalten der Matrix H1, die den Wert 00 in den beiden ausgewählten Komponenten annehmen. Alle Spalten der Prüfmatrix H unverk BCH
    Figure DE102011085602B4_0027
    sind klassifiziert in vier getrennte Sätze Sp00, Sp10, Sp01 und Sp11, wobei Sp00 alle 2M-2 - 1 Spalten mit den ersten zwei Komponenten 00 enthält, Sp10 alle 2M-2 mit den ersten zwei Komponenten 10, Sp01 alle 2M-2 Spalten mit den ersten zwei Komponenten 01 und Sp11 alle 2M-2 Spalten mit den ersten zwei Komponenten 11.
  • Gemäß dem beschriebenen Konzept bilden 1 linear unabhängige Spalten h 1 a , , h 1 a
    Figure DE102011085602B4_0028
    die Matrix Ha H a = ( h 1 a , , h 1 a ) ,
    Figure DE102011085602B4_0029
    wobei h j a Sp 00
    Figure DE102011085602B4_0030
    gilt.
  • Da die ersten zwei Komponenten von Sp00 gleich 00 sind (erste vordefinierte Komponente und zweite vordefinierte Komponente jeder Reihe der ersten Untermatrix weisen den gleichen zweiten Bitwert auf), gibt es m - 2 linear unabhängige Spalten und 1 ≤ m - 2 gilt. Für 1 = m - 2 kann die (1, 1) Matrix H̃a , die sich aus Ha ergibt, umkehrbar sein durch Löschen der ersten zwei Reihen (die 0, ..., 0 lauten).
  • Anders ausgedrückt, eine Anzahl von Bits der zweiten Gruppe von Bits der codierten Bitsequenz kann kleiner sein als oder gleich einer Anzahl von Bits der dritten Gruppe von Bits der codierten Bitsequenz minus 2.
  • Die Spalten der Matrix Hc, H c = ( h 1 c , , h m c ) ,
    Figure DE102011085602B4_0031
    sind gewählt, sodass dieselben linear unabhängig sind und dass ihre ersten zwei Komponenten (erste vordefinierte Komponente und zweite vordefinierte Komponente) ungleich 00 sind (erste vordefinierte Komponente oder zweite vordefinierte Komponente jeder Reihe der dritten Untermatrix weist den ersten Bitwert auf), sodass für i = l, ..., m das Folgende gilt: h i c { S p 10 S p 01 S p 11 }
    Figure DE102011085602B4_0032
  • Die Spalten der Matrix Hc bilden den Satz S H c = { h 1 c , , h m c } .
    Figure DE102011085602B4_0033
    Die Spalten der Matrix Hu, H u = ( h 1 u , , h k u ) .
    Figure DE102011085602B4_0034
    sind gewählt, sodass die ersten zwei Komponenten ungleich 00 sind (erste vordefinierte Komponente oder zweite vordefinierte Komponente jeder Reihe der zweiten Untermatrix weist den ersten Bitwert auf), sodass für i = l, ..., k das Folgende gilt: h i u { S p 10 S p 01 S p 11 } S p H c
    Figure DE102011085602B4_0035
  • Anders ausgedrückt, die Reihen (bei diesem Beispiel die Spalten) der ersten Untermatrix unterscheiden sich alle von den Reihen der dritten Untermatrix.
  • Zusätzlich werden die Spalten der Matrizen Hu, Hc, Hc bestimmt, sodass das Folgende gilt:
    1. 1. Die XOR-Summe über die ersten Komponenten aller Spalten ist gleich 0 (zweiter Bitwert).
    2. 2. Die XOR-Summe über die zweiten Komponenten aller Spalten ist gleich 0 (zweiter Bitwert).
    3. 3. Der eindimensionale Binärvektor a 1 , , a 1
      Figure DE102011085602B4_0036
      (resultierender Vektor), bestimmt durch S A l l 1 = ( H u , H c ) ( 1, ,1 ) T k + m = H a ( a l , , a l ) T
      Figure DE102011085602B4_0037
      hat zumindest eine Komponente a i = 0, i { 1, ,1 }
      Figure DE102011085602B4_0038
      (zumindest eine Komponente des resultierenden Vektors weist den zweiten Bitwert auf). Der Vektor (1,...,1)T, der mit der ersten Untermatrix und der zweiten Untermatrix zu multiplizieren ist, kann auch als Testvektor bezeichnet werden. Alternativ wird der Testvektor mit der gesamten Prüfmatrix multipliziert. Dafür weist der Testvektor Nullen auf für Bits, die mit Komponenten von Reihen der zweiten Untermatrix multipliziert werden.
  • Anders ausgedrückt, jede Komponente des Testvektors, die mit der Komponente einer Reihe der ersten Untermatrix und der dritten Untermatrix multipliziert wird, weist den ersten Bitwert auf, und jede Komponente des Testvektors, die mit einer Komponente einer Reihe der zweiten Untermatrix multipliziert wird, weist den zweiten Bitwert auf.
  • Nachfolgend wird beschrieben, wie die Matrizen Hu, Ha, Hc des erfindungsgemäßen Syndromgenerators praktisch bestimmt werden können.
  • Von den Sätzen Sp10, Sp01 und Sp11 werden die Sätze Spe10, Spe01, Spe11 gebildet durch Löschen von jeweils zwei beliebigen Spalten und Summieren der gelöschten Spalte in die Sätze Sp210, Sp201 und Sp211. Somit enthält der Satz Sp201 die zwei Spalten, die von dem Satz Sp01 gelöscht wurden, um den Satz Spe01 zu bestimmen.
  • Von dem Satz {Spe10 ∪ Spe01 ∪ Spe11} werden m linear unabhängige Spalten bestimmt, bezeichnet durch h 1 c , , h m c ,
    Figure DE102011085602B4_0039
    und die die Matrix (dritte Untermatrix) H c = ( h l c , , h m c )
    Figure DE102011085602B4_0040
    bilden.
  • Als ein Satz werden diese Spalten kombiniert in den Satz Sp H c = { h l c ,K ,h m c } .
    Figure DE102011085602B4_0041
  • Von dem Satz Spe00 werden 1Spalten bestimmt, die linear unabhängig sind. Diese Spalten werden bezeichnet durch h 1 a , ,h l a
    Figure DE102011085602B4_0042
    und bilden die Matrix (zweite Untermatrix) H a = ( h 1 a , , h l a ) .
    Figure DE102011085602B4_0043
  • Die Matrix Hu (erste Untermatrix) besteht aus k Spalten h 1 u , , h k u ,
    Figure DE102011085602B4_0044
    wobei h i u { S p e 10 S p e 01 S p e 11 } S p H i
    Figure DE102011085602B4_0045
    gilt, und wobei zumindest eine Spalte von Spe10, zumindest eine Spalte von Spe01 und zumindest eine Spalte von Spe11 enthalten ist in { h l u , , h k u } .
    Figure DE102011085602B4_0046
  • Somit enthält Hu zumindest eine Spalte, deren erste zwei Komponenten gleich 10 sind, zumindest eine Spalte, deren erste zwei Komponenten gleich 01 sind, und zumindest eine Spalte, deren erste zwei Komponenten gleich 11 sind.
  • Allgemeiner weist die erste Untermatrix zumindest eine Reihe auf mit der ersten vordefinierten Komponente gleich dem ersten Bitwert, und der zweiten vordefinierten Komponente gleich dem zweiten Bitwert, wobei zumindest eine Reihe mit der ersten vordefinierten Komponente gleich dem zweiten Bitwert ist und die zweite vordefinierte Komponente gleich dem ersten Bitwert ist, und zumindest eine Reihe mit der ersten vordefinierten Komponente und der zweiten vordefinierten Komponente gleich dem ersten Bitwert ist.
  • Nun wird die XOR-Summe der ersten und der zweiten Komponente der Spalten von Hu und Hc bestimmt. Abhängig von dem Wert dieser XOR-Summe werden die folgenden vier Fälle betrachtet:
    1. 1. Falls die XOR-Summe (1, 1) ist, wird eine Spalte von Hu, deren erste zwei Komponenten gleich (0, 1) sind, ersetzt durch eine Spalte von Sp210. Dann ist die XOR-Summe der ersten zwei Komponenten der Spalten von Hu, Hc nach diesem Austausch gleich (0, 0).
    2. 2. Falls die XOR-Summe gleich (0, 1) ist, wird eine Spalte von Hu, deren erste zwei Komponenten gleich (1, 0) sind, durch eine Spalte von Sp211 ersetzt. Dann ist die XOR-Summe der ersten zwei Komponenten der Spalten von Hu, Hc nach diesem Austausch gleich (0, 0).
    3. 3. Falls die XOR-Summe gleich (1, 0) ist, wird eine Spalte von Hu, deren erste zwei Komponenten gleich (0, 1) sind, durch eine Spalte von Sp211 ersetzt. Dann ist die XOR-Summe der ersten zwei Komponenten der Spalten von Hu, Hc nach diesem Austausch gleich (0, 0).
    4. 4. Falls die XOR-Summe gleich (0, 0) ist, dann wird in diesem Schritt keine Modifikation ausgeführt.
  • Von den Matrizen Hu und Hc, die bisher erhalten wurden, wird nun der Vektor a 1 ' , , a l '
    Figure DE102011085602B4_0047
    bestimmt durch Lösen des linearen Gleichungssystems ( H u , H c ) ( 1, ,1 ) k + m T = H a ( a 1 ' , , a l ' )
    Figure DE102011085602B4_0048
    Falls i, 1 ≤ i ≤ 1, sodass a i ' = 0,
    Figure DE102011085602B4_0049
    dann wird durch die Prüfmatrix H = (Hu Ha Hc), die bisher bestimmt wurde, der Syndromgenerator bestimmt. An dem Eingang 314 von 4 wird dann der Wert 1 für die i-ten Adressbits a i ' = 1
    Figure DE102011085602B4_0050
    als konstant angegeben. Falls es kein i, 1 ≤ i ≤ 1 gibt, sodass a i ' = 0,
    Figure DE102011085602B4_0051
    gilt das Folgende: a 1 ' , , a l ' = 1, ,1 l .
    Figure DE102011085602B4_0052
  • Dann wird in Hu eine Spalte h j u
    Figure DE102011085602B4_0053
    mit dem Wert der ersten zwei Komponenten (0, 1) beispielsweise ersetzt durch eine Spalte h ∈ Sp201 , die vorher nicht Teil von Hu war. Die Matrix Hu, die auf diese Weise modifiziert wird, wird bezeichnet mit H u ' .
    Figure DE102011085602B4_0054
    Die Lösung des linearen Gleichungssystems ( H u ' , H c ) ( 1, ,1 ) k + m T = H a ( a 1 ' , , a l ' ) T
    Figure DE102011085602B4_0055
    führt dann unvermeidbar zu einer Lösung mit a 1 ' , , a l ' 1, ,1 l ,
    Figure DE102011085602B4_0056
    da ( H u ' , H c ) ( 1, ,1 ) k + m T = ( H u , H c ) ( 1, ,1 ) k + m T + h j u + h
    Figure DE102011085602B4_0057
    und h j u + h 0.
    Figure DE102011085602B4_0058
  • Falls a 1 ' , , a l
    Figure DE102011085602B4_0059
    die Lösung von Gleichung (9) ist, dann ist nach dieser Modifikation von Hu in Hu' a i ' = 0.
    Figure DE102011085602B4_0060
    Wie es in 4 dargestellt ist, wird dann für das i-te Bit der Adresse der konstante Wert 1 eingegeben als Eingang 314. Anders ausgedrückt, ein Bit der zweiten Gruppe von Bits, das der zumindest einen Komponente des resultierenden Vektors zugeordnet ist, der den zweiten Bitwert aufweist, weist den ersten Bitwert auf.
  • Die eben bestimmte H-Matrix kann dann beispielsweise die XOR-Bäume bestimmen, die den Syndromgenerator implementieren. Bei diesem Beispiel hat der Syndromgenerator beispielsweise die folgenden vorteilhaften Charakteristika:
    • 1. Für jede Adresse a1,..., ai-1ai =1, ai+1,..., al und für u = 0, ..., 0 und c = 0, ..., 0 oder u = 1, ..., 1 und c = 1, ..., 1 gibt es keinen Codevektor des verkürzten BCH-Codes. Die Fehler „All-0“ und „All-1“ können somit niemals Codevektoren des verkürzten BCH-Codes sein, wodurch dieselben relativ leicht erfasst werden.
  • Diese Charakteristik wird beispielsweise insbesondere dadurch erreicht, dass der Wert eines bestimmten Adressbits konstant gleich 1 ist, dass die Spalten der Matrix Ha linear unabhängig sind, dass die XOR-Summe der ersten und der zweiten Komponente der Spalten der Matrizen Hu und Hc gleich 0 ist, und dass die erste und die zweite Komponente aller Spalten der Matrix Ha gleich 0 sind.
  • 2. Ein Wort, das genau eine 1 in den Datenbits u oder den Prüfbits c aufweist, kann niemals ein Codewort sein.
  • Da die ersten zwei Komponenten der Spalten von Hu und der Spalten von Hc ≠ 00 sind und die ersten zwei Komponenten von Ha (0, 0) sind, sind die ersten zwei Komponenten S1, S2 des Syndroms S für einen 1-Bit-Fehler in den Datenbits oder Prüfbits immer ungleich 00 und kein Codewort kann vorliegen. Somit ist es nicht möglich, dass ein Codewort durch einen 1-Bit-Fehler in „All-0“ verfälscht wird.
  • 3. Ein Wort, das genau 0 in den Datenbits u oder den Prüfbits c aufweist, kann niemals ein Codewort sein.
  • Da die ersten zwei Komponenten der Spalten von Hu und der Spalten von Hc ≠ (0, 0) sind, und die XOR-Summe dieser Komponenten aller Spalten der Matrizen Hu und Hc gleich (0, 0) sind, und die ersten zwei Komponenten von Ha gleich (0, 0) sind, sind die ersten zwei Komponenten S1, S2 des Syndroms S immer ungleich 00 und kein Codewort kann existieren. Somit ist es auch nicht möglich, dass ein Codewort durch einen 1-Bit-Fehler in „All-1“ verfälscht wird.
  • Das Konzept, das zum Bestimmen eines Syndromgenerators durch Bestimmen seiner Prüfmatrix beschrieben wurde, kann relativ leicht verallgemeinert werden, falls weitere Bedingungen bezüglich Spalten der Prüfmatrix zu erfüllen sind. Als ein Beispiel einer solchen Bedingung wird der Fall betrachtet, dass in jeder Spalte der Prüfmatrix die Anzahl von Einsen in einem Teilsatz von Komponenten (vordefinierte Mehrzahl von Komponenten) der Spalte ungerade ist. Anders ausgedrückt, eine XOR-Summe einer vordefinierten Mehrzahl von Komponenten jeder Reihe der Prüfmatrix H ist gleich einem gleichen Bitwert. Als ein Beispiel für solch einen Teilsatz werden hier die unteren N Komponenten jeder Spalte so gesehen, dass sie zu der Matrix H3 gehören. Die Anzahl von Einsen in den unteren N Komponenten muss somit ungerade sein. Falls diese Bedingung erfüllt ist, kann die Parität P bestimmt werden als eine XOR-Summe über die Komponenten des Teilsyndroms s3, was durch einen XOR-Baum mit nur N Eingängen durchgeführt werden kann. Für die Bestimmung der Gesamtparität von den Datenbits, den Adressbits und den Prüfbits ist jedoch ein XOR-Baum mit n Eingängen erforderlich, wobei n die Länge des Codes ist.
  • Für ein Paritätsbit kann beispielsweise eine Zeile zu der Prüfmatrix hinzugefügt werden, die nur Einsen aufweist. Anders ausgedrückt, eine vordefinierte gleiche Komponente aller Reihen der Prüfmatrix kann einen gleichen Bitwert aufweisen.
  • Von den Spalten der Prüfmatrix H unverk BCH
    Figure DE102011085602B4_0061
    mit 2M -1 Spalten werden die Spalten dieser Matrix bestimmt, die die erforderliche Bedingung erfüllen. Es sind hier die Spalten, die eine ungerade Anzahl von Einsen in den N unteren Komponenten aufweisen. Abhängig davon, ob die ersten zwei Komponenten dieser Spalten 00, 10, 01 oder 11 sind, werden diese Spalten dem Satz Sp*00, Sp*10, Sp*01 und Sp*11 zugeordnet.
  • Basierend auf diesen Sätzen Sp*00, Sp*10, Sp*01 und Sp*11, wie es eben beschrieben wurde für den Satz Sp00, Sp10, Sp01 und Sp11, kann eine Prüfmatrix H* = (H*u, H*a, H*c) und somit ein Syndromgenerator bestimmt werden, sodass die Spalten seiner Prüfmatrix H* eine zusätzliche Charakteristik aufweisen. Hier ist es die Charakteristik, dass die unteren N Komponenten eine ungerade Anzahl von Einsen aufweisen.
  • Ein konkretes Beispiel ist beschrieben für N = 7 und das Galois-Feld GF(27). Als ein modulares Polynom wird das primitive Polynom mα = z7 + Z 3 + 1 verwendet, wie es beispielsweise angezeigt ist in „Peterson, W., und Weldon, E.: Error Correcting Codes, 2. Auflage, MIT Press, 1972, Annex C, S. 476“. Die Länge des unverkürzten Codes ist n = 27 - 1 = 127. Die H-Matrix des unverkürzten BCH-Codes für die 2-Bit-Fehlerkorrektur ist dann H B C H s e p = ( α 126 α 2 α 1 α 0 α 3 126 α 3 2 α 3 1 α 0 ) ,
    Figure DE102011085602B4_0062
    wobei die Exponenten j von αj so anzusehen sind als modulo 127, sodass beispielsweise der Exponent 3 · 126 (3 · 126) modulo 127 = 124 bedeutet. Die Werte α1 und α3i in der Spalte αi, α3i sind anfangs dargestellt in der Vektordarstellung als 2 7-stellige Binärvektoren, kombiniert in einen 14-stelligen Binärvektor und angesehen als eine 14-stellige Binärzahl. Diese 14-stellige Binärzahl kann als eine Dezimalzahl dargestellt werden.
  • Das Folgende gilt ( α 0 , α 0 ) = ( 00 _ 000010000001 ) b i n = 129
    Figure DE102011085602B4_0063
    ( α 1 , α 3 ) = ( 00 _ 000100001000 ) b i n = 264
    Figure DE102011085602B4_0064
    ( α 0 , α 0 ) = ( 00 _ 001001000000 ) b i n = 576
    Figure DE102011085602B4_0065
  • Wobei die 129 der Dezimalwert für die erste Spalte ist, 264 der Dezimalwert für die zweite Spalte ist und 576 der Dezimalwert für die dritte Spalte ist.
  • Hier ist das am weitesten links liegende Bit das erste Bit und das am weitesten rechts liegende Bit das vierzehnte Bit. Das erste Bit und das zweite Bit sind unterstrichen. Dies sind die Bits, deren XOR-Summe über alle Spalten der Prüfmatrix des verkürzten BCH-Codes 0, 0 sind. Die Spalten der unverkürzten H-Matrix sind dann durch die folgenden Dezimalzahlen gegeben.
  • 129, 264, 576, 1060, 2098, 4107, 8280, 1261, 2398, 4701, 9285, 3212, 6496, 12854, 8363, 1482, 2932, 5663. 11377, 7351, 14627, 13962, 10704, 6061, 12154, 6895, 13646, 11988, 6541, 13160, 8950, 399, 888, 1663, 3143, 6172, 12393, 9470, 3535, 7004, 13901, 10444, 5572, 11012, 4768, 9490, 3737, 7489, 14892, 12530, 9647, 4074, 8038, 15878, 14512, 13723, 12241, 7077, 14138. 10955, 4604, 9055, 725, 1285, 2600, 5202, 10301, 5363, 10535, 5802, 11586, 7860. 15675, 16067, 14780. 14331. 11239, 5006, 10096, 2751, 5475, 10798, 4322, 8486, 1698, 3330, 6672, 13321, 11464, 7652, 15126, 12985, 8659, 1973, 3891, 7683, 15384, 15561, 15852, 16342, 15261, 13281, 9150, 1003, 1902, 3654, 7188. 14377, 13530, 11773, 8151. 16149, 15009. 12698, 10201, 3045. 5918, 11897, 6391, 12551, 9912, 2523, 4981, 9751, 2225, 4371, 8721
  • Basierend auf diesen 127 Spalten werden nun die Sätze Sp00, Sp10, Sp01 und Sp11 gebildet, deren erste zwei Komponenten in binärer Darstellung 00, 10, 01 und 11 sind. Somit sind beispielsweise die Spalten 129, 264 und 567 Teil des Satzes Sp00, da die ersten zwei Komponenten dieser Zahlen in einer Binärdarstellung gleich 00 sind.
  • Basierend auf den Sätzen Sp00, Sp10, Sp01 and Sp11 werden die Sätze Sp*00, Sp*10, Sp*01 and Sp*11 bestimmt durch die zusätzliche Bedingung, dass die Spalten der Prüfmatrix in ihrer Binärdarstellung in den Bits 8 - 14 eine ungerade Anzahl von Einsen aufweisen. Somit gehören die Spalten 1, 2 und 3 (129, 264, 567) zu Sp*00, da diese Spalten zu Sp*00 gehören und zusätzlich dazu in den Bits 8 - 14 jeweils eine 1 aufweisen, d. h. eine ungerade Anzahl von Einsen.
  • Das Folgende gilt: S p * 00 = { 129,   264,   576,   2098,   1261,   2398,   1482,   1663,   3535,   3737,   3330,   1003,   1902,   3654,   2523, 2225 }
    Figure DE102011085602B4_0066
    S p * 10 = { 8280,   9285,   12154,   11988,   8950,   10444,   11012,   9647,   12241,   10301,   11239,   10096,   8486, 9150,   11897,   9912 }
    Figure DE102011085602B4_0067
    S p * 01 = { 4107,   4701,   5663,   7351,   6541,   6172,   4768,   7077,   4604,   5202,   5363,   5802,   7860,   5006,   4322, 6672,   7652,   8151,   4981,   4371 }
    Figure DE102011085602B4_0068
    S p * 11 = { 14627,   13160,   14892,   15675,   16067,   15126,   15561,   13281,   14377,   16149,   12698,   12551 }
    Figure DE102011085602B4_0069
  • Von dem Satz Sp*10 wird der Satz Spe10 gebildet durch Entfernen der zwei Spalten 9647, 12241 und Kombinieren dieser zwei Spalten in den Satz Sp210 = {9647, 12241}. Das Folgende gilt: S p e 00 = { 8280,   9285,   12154,   11988,   8950,   10444,   11012,   10301,   11239,   10096,   8486,   9150,   11897, 9912 } .
    Figure DE102011085602B4_0070
  • Von dem Satz Sp*01 wird der Satz Spe01 gebildet durch Entfernen der zwei Spalten 7077, 4604 und Kombinieren dieser zwei Spalten in den Satz Sp201 = {7077, 4604}. Das Folgende gilt: S p e 01 = { 4107,   4701,   5663,   7351,   6541,   6172,   4768,   5202,   5363,   5802,   7860,   5006,   4322,   6672, 7652,   8151,   4981,   4371 }
    Figure DE102011085602B4_0071
  • Von dem Satz Sp*11 wird der Satz Spe11 gebildet durch Entfernen der zwei Spalten 16149, 13281 und Kombinieren dieser zwei Spalten in den Satz Sp211 = {16149, 13281}. Das Folgende gilt: S p e 10 = { 14627,   13160,   14892,   15675,   16067,   15126,   15561,   14377,   12698,   12551 }
    Figure DE102011085602B4_0072
  • Von dem Satz Sp*00, m - 2 = 14 - 2 = 12 werden linear unabhängige Vektoren ausgewählt, die die Matrix Ha bilden. Das Folgende gilt: H a = { 129,   264,   576,   2098,   1261,   2398,   1482,   3737,   3330,   1003,   3654,   2225 ) .
    Figure DE102011085602B4_0073
  • Von dem Satz Spe10 ∪ Spe01 ∪ Spe11 werden 14 linear unabhängige Spalten bestimmt, die die Matrix Hc bilden. Das Folgende gilt: H c = ( 8280,   4107,   6672,   9285,   4768,   11012,   6172,   5202,   8486,   4371,   4322,   10444,   12551,   14377 ) .
    Figure DE102011085602B4_0074
  • Diese Spalten bilden den Satz Sp H c
    Figure DE102011085602B4_0075
    , wobei S p H c = { 8280,   4107,   6672,   9285,   4768,   11012,   6172,   5202,   8486,   4371,   4322,   10444,   12551,   14377 } .
    Figure DE102011085602B4_0076
  • Von dem Satz { Spe 10 Spe 01 Spe 11 } \Sp H c
    Figure DE102011085602B4_0077
    werden 16 Vektoren ausgewählt, die die Spalten von Hu bilden. Diese Spalten werden bestimmt, sodass dieselben zumindest einen Vektor von Spe10, einen Vektor von Spe01 und einen Vektor von Spe11 enthalten. Vorübergehend ergibt sich die Matrix Hu mit H u = ( 4701,   14627,   6541,   13160,   14892,   10301,   5802,   5006,   10096,   12698,   9912,   5663,   11988, 8950,   15675,   7351 ) .
    Figure DE102011085602B4_0078
  • Für die XOR-Summe der ersten zwei Komponenten der Spalten von Hu und Hc ergibt sich der Wert 10. Um einen Wert 00 für diese Summe zu erhalten, wird eine Spalte mit den ersten zwei Komponenten 10 ersetzt durch eine Spalte mit den ersten zwei Komponenten 11 von Spe11, sodass die XOR-Summe nun 00 beträgt. Konkret wird die Spalte 7351 ersetzt durch die Spalte 16149 von Spe11. Die Matrix Hu ist nun: H u = ( 4701,   14627,   6541,   13160,   14892,   10301,   5802,   5006,   10096,   12698,   9912,   5663,   11988, 8950,   15675,   16149 ) .
    Figure DE102011085602B4_0079
  • Von den so bestimmten Matrizen Hu, Ha, Hc wird nun der Vektor a1, ..., al bestimmt, für den S A l l 1 = ( H u , H c ) 1, ,1 16 + 14 = H a ( a 1 ' , , a 12 ' )
    Figure DE102011085602B4_0080
    gilt.
  • Aufgrund von S A l l 1 = 00010000110110
    Figure DE102011085602B4_0081
    wird a 1 ' , , a 12 '
    Figure DE102011085602B4_0082
    bestimmt als die Lösung des linearen Gleichungssystems S A l l 1 = H a ( a 1 ' , , a 12 ' )
    Figure DE102011085602B4_0083
    für a 1 ' , , a 12 ' = 101000000011.
    Figure DE102011085602B4_0084
    Da z. B. a 2 ' = 0,
    Figure DE102011085602B4_0085
    wird der Syndromgenerator bestimmt durch die eben bestimmte Prüfmatrix einfach durch eine Implementierung der entsprechenden linearen Gleichungen, z. B mit einem Synthesewerkzeug.
  • Das Paritätssignal führt bei dem dargestellten Ausführungsbeispiel zu einer XOR-Operation der Komponenten des Teilsyndroms s3, d. h. durch eine XOR-Operation der Komponenten 8 bis 14 des Syndroms S. Falls die Nebenbedingung dass 8 bis 14 Spalten der Textmatrix eine ungerade Anzahl von Einsen enthalten, nicht erforderlich ist, kann die Prüfmatrix auch durch eine Reihe ersetzt werden, die aus nur Einsen besteht. In einem 2-Bit-Fehlerkorrektur-BCH-Code wird dann eine ungerade Anzahl von Prüfbits erhalten.
  • In 5 ist dargestellt, wie das Konzept der Speicherzellen (des Speichers) bezüglich der Fehler „All-1“ und „All-0“ überwacht werden kann. Die Teilschaltungen und Verbindungen, die in 5 und 4 durch die gleichen Bezugszeichen bezeichnet sind, haben die gleiche Bedeutung wie in 4. Zusätzlich zu 4 werden der k Bit breite Ausgang, der das Signal u trägt (erste Gruppe von Bits, Informationsbits), und der m Bit breite Ausgang, der das Signal c trägt (dritte Gruppe von Bits, Prüfbits) des Speichers 32 sowohl in den k + m Bit breiten Eingang eines NOR-Gatters 34 als auch in den k + m Bit breiten Eingang des AND-Gatters 35 zugeführt. Das NOR-Gatter 34 gibt den Wert All-0 = 1 aus, falls der Speicher den Wert „All-0“ unter jeder Adresse ausgibt, während das AND-Gatter den Wert All-1 = 1 ausgibt, falls der Speicher den Wert All-1 unter jeder Adresse ausgibt. Da weder All-1 noch All-0 ein Codewort für eine Adresse ist, wird ein All-0-Fehler an den Ausgängen des NOR-Gatters 34 zu 100 % erfasst, während ein All-1-Fehler an dem Ausgang des AND-Gatters 35 zu 100 % erfasst wird.
  • Allgemeiner gesagt können das NOR-Gatter 34 und das AND-Gatter 35 auch als Gleicher-Bitwert-Detektor bezeichnet werden. Ein Gleicher-Bitwert-Detektor kann ein Signal liefern, das anzeigt, ob alle Bits der ersten Gruppe von Bits und alle Bits der dritten Gruppe von Bits der codierten Bitsequenz einen gleichen Bitwert aufweisen (All-0 oder All-1) oder nicht.
  • 6 zeigt einen erfindungsgemäßen Syndromgenerator 40, der an seinem m Bit breiten Ausgang den Wert des Fehlersyndroms S ausgibt, wobei der Ausgang mit den jeweiligen Eingängen der Schaltungen K 1 u , K 2 u , , K k u
    Figure DE102011085602B4_0086
    41, 42, 4k (die Teil des Bitfehlerkorrektors sein können) verbunden ist zum Bestimmen von 1 Bit breiten Korrekturwerten Δu1, Δu2, Δuk, die durch diese Schaltungen an ihren jeweiligen Ausgängen ausgegeben werden und XOR-verknüpft werden mit den Datenbits u 1 ' , u 2 ' , u k ' ,
    Figure DE102011085602B4_0087
    die zu korrigieren sind. Funktional ist für i = 1, ..., k für die Korrekturwerte Δu1: Δ u i = K i u ( S ) = { 1  for S = h i u 1  for S = h i u + h 0  else
    Figure DE102011085602B4_0088
    Hier ist h i u
    Figure DE102011085602B4_0089
    die i-te Spalte der Matrix Hu und h eine Spalte der Matrix Hu oder eine Spalte der Matrix Hc, wobei h h i u .
    Figure DE102011085602B4_0090
  • Korrekturschaltungen sind beispielsweise ebenfalls beschrieben in „Okano, H. and Imai, H.: A Construction Method of High-Speed Decoders Using ROM's for Bose Chaudhuri-Hocquenghem and Reed-Solomon Codes, IEEE Trans. Comp. C 36, Nr. 10, S. 1165 - 1171, 1987‟.
  • 7 zeigt einen erfindungsgemäßen Syndromgenerator 40, der zusätzlich zu 6 ferner die Schaltungen K 1 c   411, K 2 c   412, , K m c
    Figure DE102011085602B4_0091
    41m aufweist (die auch Teil des Bitfehlerkorrektors sein können) zum Bestimmen von Korrekturwerten Δc1, Δc2, ..., Δcm, die durch diese Schaltungen an ihren Ausgängen ausgegeben werden, und die mit den Prüfbits Komponente um Komponente XOR-verknüpft werden zum Korrigieren der Prüfbits. Die Schaltungsteile, die sich nicht von 6 unterscheiden, sind wie in 6 nummeriert. Funktional realisiert die Schaltung K j c   41  mit  ( j = 1 ,..., m )
    Figure DE102011085602B4_0092
    im Fall eines 1-Bit- oder 2-Bit-Fehlers die Funktion Δ c j = K j c ( S ) = { 1  for S = h j c 1  for S = h j c + h 0  else
    Figure DE102011085602B4_0093
  • Dabei ist h j c
    Figure DE102011085602B4_0094
    die j-te Spalte der Matrix Hc und h ist eine Spalte der Matrix Hu oder der Matrix Hc mit h h j c .
    Figure DE102011085602B4_0095
  • 8 zeigt einen erfindungsgemäßen Syndromgenerator 40, der zusätzlich zu 7 eine weitere Schaltung aufweist zum Bestimmen von Adressfehlern 421 (die auch Teil des Bitfehlerkorrektors sein kann). Diese Schaltung gibt den Wert Ea = 1 an ihrem Ausgang aus, wenn ein 1-Bit- oder 2-Bit-Adressfehler aufgetreten ist. Funktional gilt für die Schaltung 421 zum Bestimmen von Adressfehlern das Folgende E a ( S ) = { 1  for S = h a 1  for S = h a + h 0 for S = h * 0 for S = h * + h 0 for S = 0 else
    Figure DE102011085602B4_0096
    wobei ha eine Spalte der Matrix Ha ist, h eine Spalte der Matrizen Hu, Ha, Hc mit h≠ha und h* und h' Spalten der Matrizen Hu and Hc sind.
  • 9 zeigt ein spezifisches Ausführungsbeispiel einer Schaltung 421 von 8 zum Erfassen von Adressfehlern. Die Schaltung von 9 besteht aus 1 Schaltungen K 1 a   51,..., K l a   51
    Figure DE102011085602B4_0097
    zum Bestimmen von 1 Korrekturwerten Δa1, ..., Δa1 der wahrscheinlich fehlerhaften Adressbits a 1 ,..., a l .
    Figure DE102011085602B4_0098
    Die Ausgänge der Schaltungen 51, ..., 51, die die Korrekturwerte Δa1, ..., Δal tragen, werden in den Eingang eines OR-Gatters 53 geleitet, das das Adressfehlersignal Ea an seinem Ausgang ausgibt.
  • Für i = 1,..., l, für den Korrekturwert Δai , gilt das Folgende Δ a i = { 1  for S  = h i a 1  for S  = h i a + h 0  else
    Figure DE102011085602B4_0099
  • Dabei ist h i a
    Figure DE102011085602B4_0100
    die i-te Spalte der Matrix Ha und h ist eine Spalte der Matrizen Hu, Ha, Hc mit h h i a .
    Figure DE102011085602B4_0101
  • In 10 ist dargestellt, wie für i = 1, ..., k die Ausgänge der Schaltungen K i u ,
    Figure DE102011085602B4_0102
    die ein Korrektursignal Δui ausgeben zum Korrigieren des Bits u'i, durch ein OR-Gatter mit k Eingängen 61 mit einem Korrektursignal u korr OR
    Figure DE102011085602B4_0103
    verbunden sind. Basierend auf dem Signal u korr OR
    Figure DE102011085602B4_0104
    kann leicht bestimmt werden, ob überhaupt eine Korrektur stattgefunden hat in den Bits u l ,..., u k .
    Figure DE102011085602B4_0105
    Die Ausgänge der Schaltungen K i u , i = 1,..., k
    Figure DE102011085602B4_0106
    sind mit dem jeweiligen i-ten Eingang des OR-Gatters 61 verbunden, das das Signal u korr OR = Δ u 1 Δ u 2 v v Δ u k
    Figure DE102011085602B4_0107
    an seinem Ausgang ausgibt.
  • In 11 ist dargestellt, wie für i = 1, ..., k die Ausgänge der Schaltungen K i u ,
    Figure DE102011085602B4_0108
    die ein Korrektursignal Δui ausgeben zum Korrigieren des Bits u i
    Figure DE102011085602B4_0109
    an seinem Ausgang, mit einem Korrektursignal u korr XOR
    Figure DE102011085602B4_0110
    verbunden sind durch ein XOR-Gatter mit k Eingängen 62. Basierend auf dem Signal u korr XOR
    Figure DE102011085602B4_0111
    kann leicht bestimmt werden, ob eine ungerade Anzahl von Korrekturen von Bits u l ,..., u k
    Figure DE102011085602B4_0112
    stattgefunden hat. Die Ausgänge der Schaltungen K i u , i = 1,..., k
    Figure DE102011085602B4_0113
    sind mit dem jeweiligen i-ten Eingang des XOR-Gatters 62 verbunden, der das Signal u korr XOR = Δ u 1 Δ u 2 Δ u k
    Figure DE102011085602B4_0114
    an seinem Ausgang ausgibt.
  • In 12 ist dargestellt, wie für i = 1, ..., m die Ausgänge der Schaltungen K i c
    Figure DE102011085602B4_0115
    die ein Korrektursignal Δci ausgeben zum Korrigieren der Bits c'i an ihrem Ausgang, mit einem Korrektursignal c korr OR
    Figure DE102011085602B4_0116
    verbunden sind durch ein OR-Gatter mit m Eingängen 71. Basierend auf dem Signal c korr OR
    Figure DE102011085602B4_0117
    kann leicht bestimmt werden, ob Korrektur überhaupt stattgefunden hat in den Bits c'1, ..., c'm. Die Ausgänge der Schaltungen K i c , i = 1,..., m
    Figure DE102011085602B4_0118
    sind mit dem jeweiligen i-ten Eingang des OR-Gatters 71 verbunden, das das Signal c korr OR = Δ c 1 v Δ c 2 v v Δ c m
    Figure DE102011085602B4_0119
    an seinem Ausgang ausgibt.
  • In 13 ist dargestellt, wie für i = 1, ..., m die Ausgänge der Schaltungen K i c ,
    Figure DE102011085602B4_0120
    die ein Korrektursignal Δci ausgeben zum Korrigieren des Bits c i
    Figure DE102011085602B4_0121
    an ihrem Ausgang mit einem Korrektursignal c korr XOR
    Figure DE102011085602B4_0122
    verbunden sind durch ein XOR-Gatter mit m Eingängen 72. Basierend auf dem Signal c korr OR
    Figure DE102011085602B4_0123
    kann leicht bestimmt werden, ob eine ungerade Anzahl von Korrekturen der Bits c 1 , , c m
    Figure DE102011085602B4_0124
    stattgefunden hat. Die Ausgänge der Schaltungen K i c , i = 1, , m
    Figure DE102011085602B4_0125
    sind mit dem jeweiligen i-ten Eingang des XOR-Gatters 72 verbunden, der das Signal c korr XOR = Δ c 1 Δ c 2 Δ c m
    Figure DE102011085602B4_0126
    an seinem Ausgang ausgibt.
  • Da der verwendete BCH-Code verkürzt ist, kann es sein, dass ein Mehr-Bit-Fehler auf das Syndrom S(1) eines 1-Bit-Fehlers abgebildet wird, wobei S(1) gleich einer Spalte der Prüfmatrix des unverkürzten BCH-Codes ist, die gelöscht wurde, als die Matrix reduziert wurde. Diese Situation kann leicht erfasst werden, wenn die Signale u korrek OR
    Figure DE102011085602B4_0127
    und c korr OR
    Figure DE102011085602B4_0128
    beide gleich 0 sind, aber das Fehlersyndrom S(1) eines 1-Bit-Fehlers existiert.
  • Das vorgeschlagene Konzept wird nun bei einem besonders einfachen Beispiel eines unverkürzten Hamming-Codes mit vier Informationsbits u1, u2, u3, u4, vier Prüfbits C1,...,C4 und zwei Adressbits a1, a2 beschrieben. Die Wortbreite k = 4, m = 4 und 1 = 2 ist ausgewählt, um anfangs gering zu sein, um in der Lage zu sein, das Konzept so deutlich wie möglich darzustellen.
  • Die Prüfmatrix des unverkürzten Hamming-Codes ist H = ( 1 b i n ,2 b i n ,3 b i n ,4 b i n ..... [ 15 ] b i n ) = ( 1 0 1 0 1 0 1 1 0 1 0 0 0 1 1 0 0 0 0 1 ) .
    Figure DE102011085602B4_0129
  • Der Satz Sp00 der Spalten der Prüfmatrix, dessen erste zwei Komponenten gleich 0, 0 sind, ist S p 00 = { ( 0010 ) T , ( 0001 ) T , ( 0011 ) T } .
    Figure DE102011085602B4_0130
  • Der Satz Sp01 der Spalten der Prüfmatrix, dessen erste zwei Komponenten gleich 0, 1 sind, ist S p 01 = { ( 0110 ) T , ( 0101 ) T , ( 0111 ) T , ( 0100 ) T } .
    Figure DE102011085602B4_0131
  • Der Satz Sp10 der Spalten der Prüfmatrix, dessen erste zwei Komponenten gleich 1, 0 sind, ist S p 10 = { ( 1010 ) T , ( 1001 ) T , ( 1011 ) T , ( 1000 ) T } .
    Figure DE102011085602B4_0132
  • Der Satz Sp" der Spalten der Prüfmatrix, dessen erste zwei Komponenten gleich 1, 1 sind, ist S p 11 = { ( 1110 ) T , ( 1101 ) T , ( 1111 ) T , ( 1100 ) T } .
    Figure DE102011085602B4_0133
  • Als Spalten der (zweiten) Untermatrix Ha werden zwei linear unabhängige Spalten ausgewählt von SP00, z. B. Spalten (0010)T, (0001)T.
  • Als Spalten der (dritten) Untermatrix Hc werden vier Spalten ausgewählt von Sp10 und Sp01, nämlich Spalten (0100)T, (0111)T, (1000)T, (1001)T , die linear unabhängig sind. Als Spalten der (ersten) Untermatrix Hu werden vier Spalten ausgewählt von Sp11, nämlich Spalten (1100)T, (1101)T, (1110)T, (1111)T . In den ersten zwei Komponenten tritt jeder der Werte 10, 01, 11 eine gerade Anzahl von Malen auf, sodass die XOR-Summe der ersten und zweiten Komponenten der Matrix H = ( H u , H a , H c ) = ( 1 1 1 1 0 0 1 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 1 0 0 0 1 0 0 0 1 1 0 1 0 0 1 1 )
    Figure DE102011085602B4_0134
    gleich 00 ist. Für das Syndrom S = S1, S2, S3, S4 ergibt sich Folgendes S = H ( u . a . c ) T S 1 = u 1 + u 2 + u 3 + u 4 + c 1 + c 4 S 2 = u 1 + u 2 + u 3 + u 4 + c 2 + c 3 S 3 = u 2 + u 4 + a 1 + c 3 S 4 = u 3 + u 4 + a 2 + c 3 + c 4
    Figure DE102011085602B4_0135
  • Für den zweidimensionalen Binärvektor a 1 ,  a 2 ,
    Figure DE102011085602B4_0136
    der gemäß der Gleichung (7) bestimmt wurde, ergibt sich das Folgende S A l l 1 = ( H u . H c ) ( 1.....1 8 ) T
    Figure DE102011085602B4_0137
    und somit ( 0010 ) T = { 0 0 0 0 1 0 0 1 } ( a 1   .   a 2 ) T
    Figure DE102011085602B4_0138
    mit der Lösung a 1 ' = 1  und  a 2 ' = 0.
    Figure DE102011085602B4_0139
  • Da a 2 ' = 0,
    Figure DE102011085602B4_0140
    ist konstant a2 = 1 gesetzt, was zu den Gleichungen S 1 = u 1 + u 2 + u 3 + u 4 + c 1 + c 4 S 2 = u 1 + u 2 + u 3 + u 4 + c 2 + c 3 S 3 = u 2 + u 4 + a 1 + c 3 S 4 = u 3 + u 4 + 1 + c 3 + c 4
    Figure DE102011085602B4_0141
    führt, was logisch einen Syndromgenerator gemäß dem beschriebenen Konzept beschreibt, dessen Implementierung beispielsweise mit einem handelsüblichen Synthesewerkzeug realisiert werden kann.
  • Die verfügbaren Adressen sind hier nur die Adressen a1, a2 = 0,1 und a1, a2 = 1,1. Das Syndrom des Vektors (0000a1a20000) ist S = (00a11) und somit ungleich 0. Das Syndrom des Vektors (1111a1, a21111) ist gleich S= ( 00 a 1 ¯ 1 )
    Figure DE102011085602B4_0142
    und somit ungleich 0. Somit sind die Vektoren (0000a1, a20000) und (1111a1, a21111) niemals Codevektoren.
  • Vektor 0000a1, a20100 wird als ein Beispiel eines Vektors betrachtet, der eine Eins aufweist in den Bits, die in dem Speicher gespeichert sind. Das zugeordnete Syndrom ist S(10a11). Dasselbe hat zumindest 2 Einsen. Durch Prüfen aller möglichen 1-Bit-Fehler ist es leichter zu bestätigen, dass kein 1-Bit-Fehler den Vektor 0000a1, a20100 in ein Codewort mit dem Fehlersyndrom S = 0 modifizieren kann.
  • Eine entsprechende Aussage gilt für alle Vektoren mit genau einer Eins in den Bits u1, u2, u3, u4 c1, c2, c3, c4. Ein Beispiel für die Schaltung zum Bestimmen der Korrekturwerte K 1 u ,   K 2 u ,   K 3 u ,   K 4 u ,   K 1 a ,   K 1 c ,   K 2 c ,   K 3 c ,   K 4 c ,
    Figure DE102011085602B4_0143
    ist in 14a- 14i gezeigt. Der Wert S = (S1, S2, S3, S4) wird in die Korrekturschaltungen K 1 u   81,   K 2 u  82 K 3 u  83 K 4 u  84 K 1 a  85 K 1 c  86 K 2 c  87 K 3 c  88 K 4 c   89  
    Figure DE102011085602B4_0144
    eingefügt.
  • Die Korrekturschaltung K 1 u   81
    Figure DE102011085602B4_0145
    gibt die Korrekturwerte Δu1 =1 genau aus, wenn S = 1100.
  • Die Korrekturschaltung K 2 u   82
    Figure DE102011085602B4_0146
    gibt die Korrekturwerte Δu2 =1 genau aus, wenn S = 1110.
  • Die Korrekturschaltung K 3 u   83
    Figure DE102011085602B4_0147
    gibt die Korrekturwerte Δu3 =1 genau aus, wenn S = 1101.
  • Die Korrekturschaltung K 4 u   84
    Figure DE102011085602B4_0148
    gibt die Korrekturwerte Δu4 =1 genau aus, wenn S = 1111.
  • Die Korrekturschaltung K 1 a   85
    Figure DE102011085602B4_0149
    gibt die Korrekturwerte Δa1 =1 genau aus, wenn S = 0010.
  • Die Korrekturschaltung K 1 c   86
    Figure DE102011085602B4_0150
    gibt die Korrekturwerte Δc1 =1 genau aus, wenn S = 1000.
  • Die Korrekturschaltung K 2 c   87
    Figure DE102011085602B4_0151
    gibt die Korrekturwerte Δc2 =1 genau aus, wenn S = 0100.
  • Die Korrekturschaltung K 3 c   88
    Figure DE102011085602B4_0152
    gibt die Korrekturwerte Δc3 =1 genau aus, wenn S = 0111.
  • Die Korrekturschaltung K 4 c   89
    Figure DE102011085602B4_0153
    gibt die Korrekturwerte Δc4 =1 genau aus, wenn S = 1001.
  • Das dargestellte Konzept ist auch anwendbar wenn die Bits u = u1, ..., uk aus K Nutzdaten bestehen und q Bits, die davon abgeleitet sind. Dann, mit k = K + q, gilt das Folgende u 1 ,   ...,  u k , = u 1 ,   ..., u K ,  w 1 ,   ..., w q .
    Figure DE102011085602B4_0154
  • Die Bits w1,..., wq können auch als innere Prüfbits bezeichnet werden und diese Bits als Prüfbits eines inneren Codes, die bestimmt werden von Bits u1,..., uK durch w 1 = f 1 ( u 1 , , u K ) , w 2 = f 2 ( u 1 , , u K ) , w 4 = f q ( u 1 , , u K )
    Figure DE102011085602B4_0155
  • Dadurch sind f1,..., fq K-stellige Boolesche Funktionen und k = K + q gilt. Falls die Booleschen Funktionen f1,..., fq linear sind, dann ist der innere Code linear. Falls zumindest eine dieser Funktionen nicht linear ist, dann ist der Code nicht linear.
  • Bits u1, ..., uk,= u1,..., uK, w1, ..., wq werden beispielsweise korrigiert durch einen verkürzten BCH-Code, der einen 2-Bit-Fehler korrigiert durch Verwenden seiner Prüfbits c1, ..., cm. Zum Erhalten einer besonders hohen Wahrscheinlichkeit für eine Fehlererfassung von Fehlern in den Bits u1,..., uk kann nach der möglichen Fehlerkorrektur durch den BCH-Code Fehlererfassung in Bits u1, ..., uk durchgeführt werden durch Verwenden der Prüfbits des inneren Codes, ohne die Anzahl von Prüfbits des externen Codes erhöhen zu müssen.
  • Als ein Beispiel kann ein nichtlinearer Code verwendet werden, beschrieben im Dokument DE 10 2006 005 836 oder„Gössel, M., Otcheretny, V., Sogomonyan, E. und Marienfeld, D.: New Methods of Concurrent Checking, Springer Verlag 2008, S. 49 - 53“, wo hier zwei interne Prüfbits bestimmt werden durch w 1 = u 1 u 2 u 3 u 4 u K 1 u K
    Figure DE102011085602B4_0156
    und w 2 = u 2 u 3 u 4 u 5 u K u 1
    Figure DE102011085602B4_0157
  • Jeder beliebige Fehler, der nicht gleichzeitig alle Bits u1,..., uk verfälscht, kann dann vorteilhafterweise zumindest mit der Wahrscheinlichkeit ½ erfasst werden, wie es beispielsweise beschrieben ist in „Gössel, M., Otcheretny, V., Sogomonyan, E. und Marienfeld, D.: New Methods of Concurrent Checking, Springer Verlag 2008, S. 49 - 53“. Es ist auch möglich, die Adressbits in die Bestimmung der Prüfbits des inneren Codes aufzunehmen. Beispielsweise können w1 und w2 bestimmt werden als w 1 = u 1 u 2 u 3 u 4 u K 1 u K a 1 a 2 a 1 1 a 1 ( a 1 a 1 ¯ )
    Figure DE102011085602B4_0158
    und w 2 = ( u 2 u 3 u 4 u 5 u K a 1 a 2 a 3 a 1 u 1 ) ( a 1 a 1 ¯ )
    Figure DE102011085602B4_0159
  • Es ist auch möglich, dass Bits w1,..., wq nur von Adressbits a1,..., al abhängen und nicht von Bits u1, ..., uk. Beispielsweise können die Bits w1, w2 bestimmt werden durch w 1 w 2 = ( a 1 + 2 a 2 + + 2 1 1 a 1 ) m o d 3
    Figure DE102011085602B4_0160
  • Durch Verwenden des vorgeschlagenen Konzepts kann eine Fehlerkorrekturschaltung für 1-Bit- und 2-Bit-Fehler, bei der die Adressbits in die Fehlererfassung integriert sind, ermöglicht werden, wobei auch die Fehler All-0 und All-1 als Fehler in allen Adresswerten erfasst werden können,.
  • Ferner kann es das beschriebene Konzept auch ermöglichen, unter jeder Adresse alle Daten, insbesondere auch den Wert (0, ..., 0), (1, ..., 1) in alle Datenbits zu schreiben, ohne dass alle Speicherzellen besetzt werden durch 0 (1), sodass All-1 (All-0) unter keiner Adresse ein gültiges Codewort in allen Speicherzellen ist.
  • Gleichartig dazu kann es die Schaltungsanordnung ermöglichen, jeden 1-Bit-Fehler von den Fehlern „All-1“ und „All-0“ zu unterscheiden, was vorteilhaft ist. Somit kann es nicht der Fall sein, dass ein Wort, das aus dem Speicher gelesen wird, im Fall eines korrigierbaren 1-Bit-Fehlers mit einem Fehler „All-0“ oder „All-1“ verwechselt wird.
  • Nachfolgend wird das oben sehr detailliert beschriebene Beispiel allgemeiner erklärt, wobei auch einige optionale oder zusätzliche Merkmale angezeigt werden.
  • Es gibt eine Schaltungsanordnung zum Erzeugen eines m-stelligen Syndroms S = (S1,..., Sm) eines Codes C, das zumindest einen 1-Bit-Fehler eines Codeworts der Länge n korrigiert mit einer Prüfmatrix H zum Korrigieren von Fehlern von Bits, die in einem adressierbaren Speicher gespeichert sind. Eine erste Gruppe u = u1, ..., uk von k Bits, eine zweite Gruppe a = a1,..., al von 1 Bits und eine dritte Gruppe c = c1,..., cm von m Bits existiert, und die erste Gruppe von k Bits und die dritte Gruppe von m Bits sind in dem adressierbarem Speicher unter der Adresse a gespeichert. In dem fehlerfreien Fall werden Bits c = c1, ..., cm logisch abgeleitet von den Bits u = u1, ..., uk und a = a1,..., al durch XOR-Verbindungen, n = k + 1 + m, wobei die Schaltungsanordnung n Eingänge aufweist, wobei die Bits u1, ..., uk, a1,..., al c1, ..., cm angelegt werden, wobei die Bits u1, ..., uk, c1, ..., cm von dem Speicher ausgegeben werden, wenn die Adresse a1,..., al angelegt wird, und die Werte des Fehlersyndroms S = S1,..., Sm bestimmt werden durch S = H ( u ,a ,c ) T
    Figure DE102011085602B4_0161
    und (u, a, c)T ist der transponierte Spaltenvektor des Zeilenvektors (u, a, c) und der Prüfmatrix H.
  • Die Prüfmatrix H besteht aus drei Untermatrizen Hu, Ha, Hc, wobei die Untermatrix Hu aus k ersten Spalten von H besteht, die Untermatrix Ha aus 1 zweiten Spalten von H besteht und die Untermatrix Hc aus den restlichen m Spalten von H besteht, sodass H =  ( H u ,  H a ,  H c )
    Figure DE102011085602B4_0162
    gilt.
  • Ferner gibt es eine erste vordefinierte Komponente und eine zweite vordefinierte Komponente der Spalten von Hu und Hc jeweils ungleich [0, 0], und sodass die XOR-Summe dieser ersten vordefinierten Komponenten der Spalten von Hu und der Spalten von Hc Komponente um Komponente und die XOR-Summe der zweiten vordefinierten Komponenten der Spalten von Hu und Hc Komponente um Komponente jeweils gleich 0 sind.
  • Die Werte der ersten vordefinierten Komponente und die Werte der zweiten vordefinierten Komponente der Spalten von Ha sind jeweils gleich [0, 0].
  • Die 1 Spalten der Matrix Ha sind linear unabhängig.
  • Die m Spalten der Matrix Hc sind linear unabhängig.
  • Ferner gibt es eine Bitposition r,1 ≤ r ≤ 1, sodass H ( 1, ,1 k , 0, ,0 l , 1, ,1 m ) = H a ( a ' l , , a ' r 1 ,0, a ' r + 1 , , a ' l )
    Figure DE102011085602B4_0163
    gilt, wobei a ' 1 , , a ' r 1 , a ' r + 1 , , a ' l { 0,1 }
    Figure DE102011085602B4_0164
  • Mit m+l+k ≤ 2m -1 und 1 ≤ m - 2.
  • Gemäß einem Aspekt werden k Korrekturschaltungen K 1 u   ,   ,   K k u
    Figure DE102011085602B4_0165
    mit jeweils m Eingängen und einem Ausgang zum Erzeugen von Korrekturwerten Δu1,..., Δuk für XOR-Verbindung mit Bits u1, ..., uk, ausgelesen von dem Speicher, gleichzeitig verbunden mit m Ausgängen der oben erwähnten Schaltung, die die m Komponenten des Fehlersyndroms S = S1, ..., Sm ausgibt.
  • Ferner realisieren die Korrekturschaltungen K 1 u   ,   ,   K k u   ,
    Figure DE102011085602B4_0166
    wenn C ein 1-Bit-Fehlerkorrekturcode ist, in dem Fall eines 1-Bit-Fehlers oder keines Fehlers, für j = 1,..., k eine m-stellige Boolesche Funktion K j u ( S )
    Figure DE102011085602B4_0167
    mit Δ u j = K j u ( S ) = { 1  f u ¨ r S =  h j u 0 sonst
    Figure DE102011085602B4_0168
    wobei h j u
    Figure DE102011085602B4_0169
    die j-te Spalte der Untermatrix Hu ist.
  • Alternativ oder zusätzlich realisieren die Korrekturschaltungen K 1 u   ,   ,   K k u ,
    Figure DE102011085602B4_0170
    wenn C ein 1-Bit-Fehler- und ein 2-Bit-Fehlerkorrekturcode ist, in dem Fall eines 1-Bit-Fehlers oder eines 2-Bitfehlers oder keines Fehlers, für j = 1, ..., k eine m-stellige Boolesche Funktion K j u ( S )
    Figure DE102011085602B4_0171
    mit Δ u j = K j u ( S ) = { 1  f u ¨ r S =  h j u 1  f u ¨ r S =  h j u + h 0 sonst
    Figure DE102011085602B4_0172
    wobei K j u ( S )
    Figure DE102011085602B4_0173
    die j-te Spalte von Hu ist und h eine beliebige Spalte von Hu oder Hc.
  • Gemäß einem weiteren Aspekt ist die Schaltungsanordnung konfiguriert, sodass das logische r-te Adressbit ar auf 1 gesetzt ist, wenn a1, a2,..., ar-1,..., a1 = 0, ..., 0 und wenn a 1 , a 2 , , a r 1 , a r + 1 , a l = a ' 1 , a ' 2 , , a ' r 1 , a ' r + 1 , a ' l
    Figure DE102011085602B4_0174
    wobei a ' 1 , a ' 2 , , a ' r 1 , a ' r + 1 , a ' l
    Figure DE102011085602B4_0175
    bestimmt ist, sodass H ( 1.....1 k . 0.....0 l . 1.....1 m ) = H a ( a ' 1 ,..., a ' r 1 ,0. a ' r + 1 ,..., a ' l )
    Figure DE102011085602B4_0176
    gilt.
  • Ferner kann dieselbe konfiguriert sein, sodass ar konstant auf 1 gesetzt ist.
  • Gemäß einem weiteren Aspekt existiert eine weitere Teilschaltung F0 mit k + m Eingängen und einem Ausgang zum Erfassen der Zuordnung All-0 von einer Speicherzelle, die eine (k + m)- stellige Boolesche Funktion F0(u, c) realisiert, für die das Folgende gilt: F 0 ( u , c ) = u 1 u 2 u k c 1 c m ¯
    Figure DE102011085602B4_0177
  • Gemäß einem Aspekt existiert eine weitere Teilschaltung F1 mit k + m Eingängen und einem Ausgang zum Erfassen der Zuordnung All-1 einer Speicherzelle, die eine (k + m)-stellige Boolesche Funktion F1(u, c) realisiert, für die das Folgende gilt: F 1 ( u . c ) = u 1 u 2 u k c 1 c m .
    Figure DE102011085602B4_0178
  • Ferner kann die Prüfmatrix H ergänzt werden durch eine Zeile 1 + 1, ,1 k + m
    Figure DE102011085602B4_0179
  • Gemäß einem weiteren Aspekt gibt es q Komponenten i1, i2, ..., iq der Spalten der Prüfmatrix H, sodass für jede Spalte h der Prüfmatrix H die XOR-Summe der Werte dieser Komponenten gleich 1 ist.
  • Zusätzlich kann eine Schaltungskomponente mit q Eingängen und einem Ausgang zum Bilden der XOR-Summe der q Komponenten sil,..., siq des Fehlersyndroms zum Bilden der Parität P P = s il s iq
    Figure DE102011085602B4_0180
    existieren.
  • Gemäß einem Aspekt kann eine weitere Teilschaltung für Adressfehlererfassung (Gleicher-Bitwert-Erfassung) existieren, die im Falle eines Adressfehlers einen Frequenzwert an ihrem Eingang ausgibt.
  • Ferner kann die Teilschaltung für Adressfehlererfassung in dem Fall, dass der Code C ein 1-Bit-Fehler-Erfassungscode ist, in dem Fall eines 1-Bit-Fehlers oder keines Fehlers den Wert Ea(S) ausgeben, mit E a ( S ) = { 1  f u ¨ r S = h a 0  sonst  
    Figure DE102011085602B4_0181
    wobei ha eine beliebige Spalte der Untermatrix Ha ist.
  • Zusätzlich kann die Teilschaltung für Adressfehlererfassung in dem Fall, dass der Code C ein 1-Bit-Fehler- und 2-Bit-Fehlerkorrekturcode ist, in dem Fall eines 1-Bit-Fehlers, eines 2-Bit-Fehlers oder keines Fehlers den Wert Ea(S) ausgeben mit E a ( S ) = { 1  f u ¨ r S = h a 1  f u ¨ r S = h a + h 0  sonst  
    Figure DE102011085602B4_0182
    wobei ha eine beliebige Spalte der Matrix Ha ist, h eine beliebige Spalte der Matrizen Hu, Ha, Hc mit h ≠ ha ist.
  • Gemäß einem weiteren Aspekt existieren 1 zusätzliche Korrekturschaltungen K l a , , K l a
    Figure DE102011085602B4_0183
    mit m Eingängen und einem Ausgang, sodass für j = 1, ..., l die Korrekturschaltung K j a
    Figure DE102011085602B4_0184
    für den Fall, dass C ein 1-Bit-Fehlerkorrekturcode ist, eine l-stellige Boolesche Funktion K j a
    Figure DE102011085602B4_0185
    (s) realisiert, für die K j a ( S ) = { 1  f u ¨ r S = h j a 0  sonst
    Figure DE102011085602B4_0186
    gilt, wobei h a j
    Figure DE102011085602B4_0187
    die j-te Spalte der Prüfmatrix Ha ist und H eine beliebige Spalte der Matrizen Hu und Hc mit h' h j a .
    Figure DE102011085602B4_0188
  • Gemäß einem weiteren Aspekt existieren 1 zusätzliche Korrekturschaltungen K l a , , K l a
    Figure DE102011085602B4_0189
    mit m Eingängen und einem Ausgang, sodass für j = 1, ..., 1 die Korrekturschaltung K j a
    Figure DE102011085602B4_0190
    für den Fall, dass C ein 1-Bit-Fehler- und 2-Bit-Fehlerkorrekturcode ist, eine 1-stellige Boolesche Funktion K j a ( s )
    Figure DE102011085602B4_0191
    realisiert, für die K j a ( S ) = { 1  f u ¨ r S = h j a 1  f u ¨ r S = h j a + h 0  sonst
    Figure DE102011085602B4_0192
    gilt, wobei h a j
    Figure DE102011085602B4_0193
    die j-te Spalte der Prüfmatrix von Ha ist und H eine beliebige Spalte von Matrizen Hu und Hc mit h ' h j a .
    Figure DE102011085602B4_0194
  • Zusätzlich können die 1 Ausgänge der Korrekturschaltungen K l a , , K l a
    Figure DE102011085602B4_0195
    in Eingänge einer Schaltung mit 1 Eingängen und einem Ausgang geführt werden, wodurch die logische OR-Verbindung ihrer Eingänge realisiert wird.
  • Gemäß einem Aspekt existieren m zusätzliche Korrekturschaltungen K l c , , K m c
    Figure DE102011085602B4_0196
    mit m Eingängen und einem Ausgang, wobei in dem Fall dass C ein 1-Bit-Fehlerkorrekturcode für j = I, ..., m ist, die Korrekturschaltung K j c
    Figure DE102011085602B4_0197
    eine m-stellige Boolesche Funktion K j c ( S )
    Figure DE102011085602B4_0198
    realisiert, für die in dem Fall für einen 1-Bit-Fehler oder keinen Fehler das Folgende gilt Δ c j = K j c ( S ) = { 1  f u ¨ r S = h j c 0  sonst
    Figure DE102011085602B4_0199
    und hc die j-te Spalte der Untermatrix Kc ist.
  • Gemäß einem weiteren Aspekt existieren m zusätzliche Korrekturschaltungen K l c , , K m c
    Figure DE102011085602B4_0200
    mit m Eingängen und einem Ausgang, wobei in dem Fall, dass C ein 1-Bit- und ein 2-Bit-Fehlerkorrekturcode ist, für j = 1, ..., m die Korrekturschaltung K j c
    Figure DE102011085602B4_0201
    eine m-stellige Boolesche Funktion K j c ( S )
    Figure DE102011085602B4_0202
    realisiert, für die in dem Fall eines 1-Bit-Fehlers, eines 2-Bitfehlers oder keines Fehler das Folgende gilt Δ c j = K j c ( S ) = { 1  f u ¨ r S = h j c 1  f u ¨ r S = h j c + h 0  sonst
    Figure DE102011085602B4_0203
    wobei h j c
    Figure DE102011085602B4_0204
    die j-te Spalte der Untermatrix Hc ist und H eine beliebige Spalte der Matrizen Hu oder Hc mit h ' h j c .
    Figure DE102011085602B4_0205
  • Gemäß einem weiteren Aspekt werden die k Ausgänge der Korrekturschaltungen K l u , , K k u
    Figure DE102011085602B4_0206
    in die Eingänge einer Schaltung mit k Eingängen und einem Ausgang geführt, wodurch eine Logik-ODER-Verbindung ihrer Eingänge realisiert wird.
  • Gemäß einem alternativen Aspekt werden die m Ausgänge der Korrekturschaltungen K l u , , K k u
    Figure DE102011085602B4_0207
    in die Eingänge einer Schaltung mit k Eingängen und einem Ausgang geführt, wodurch eine Logik-XOR-Verbindung ihrer Eingänge realisiert wird.
  • Ferner können die m Ausgänge der Korrekturschaltungen K l c , , K m c
    Figure DE102011085602B4_0208
    in die Eingänge einer Schaltung mit m Eingängen und einem Ausgang geführt werden, wodurch eine Logik-ODER-Verbindung ihrer Eingänge realisiert wird.
  • Zusätzlich können die m Ausgänge der Korrekturschaltungen K l c , , K m c
    Figure DE102011085602B4_0209
    in die Eingänge einer Schaltung mit m Eingängen und einem Ausgang geführt werden, wodurch eine Logik-XOR-Verbindung ihrer Eingänge realisiert wird.
  • Gemäß einem Aspekt werden die Bits uk,..., uk-v in dem Speicher gespeichert und bestimmt von den Bits u1,..., uk-v-1, die in dem Speicher gespeichert sind, und den Adressbits a1,..., al durch v + 1 Schaltungen fk, fk-1, ..., fk-v, die jeweils k - v + 1 Eingänge und einen Ausgang aufweisen, wodurch die (k - v + 1)- stelligen Booleschen Funktionen realisiert werden u k = f k ( u l u k v l a l a l ) .
    Figure DE102011085602B4_0210
    u k v = f k v ( u l u k v l a l a l )
    Figure DE102011085602B4_0211
  • Zusätzlich kann es sein, dass die Booleschen Funktionen fk, ..., fk-v nicht von Adressbits a1, ..., a1 abhängen.
  • Ferner kann es sein, dass die Booleschen Funktionen fk, ..., fk-v nicht von Bits u1, ..., uk-v-1 abhängen.
  • Außerdem kann es sein, dass zumindest eine der Booleschen Funktionen fk, ..., fk-v nicht linear ist.
  • Ferner kann v gleich 1 sein.
  • Außerdem kann fk definiert werden durch: f k ( u 1 u k 2 a 1 a l ) = ( u 1 u 2 u 3 u 4 u k 3 u k 2 a 1 a 2 a l 1 a l ) ( a 1 a l ) ¯
    Figure DE102011085602B4_0212
    und optional kann fk-1 definiert werden durch: f k 1 ( u 1 u k 2 a 1 a l ) = ( u 2 u 3 u 4 u 5 u k 4 u k 3 u k 2 a 1 a 2 a 3 a l u 1 ) ( a 1 a l ) ¯
    Figure DE102011085602B4_0213
  • Gemäß einem Aspekt hat die Prüfmatrix Hunverk des unverkürzten BCH-Codes die Form H u n v e r k = ( α 2 M 2 ... α 1 ... α 1 α 0 α 3. ( 2 M 2 ) ... α 3 1 ... α 3 1 α 0 )
    Figure DE102011085602B4_0214
    und der jeweilige Exponent j ist zu interpretieren von αj modulo 2M - 1.
  • Gemäß einem weiteren Aspekt sind die Korrekturschaltungen K i u
    Figure DE102011085602B4_0215
    zumindest teilweise zusammen implementiert, die Korrekturschaltungen K j c
    Figure DE102011085602B4_0216
    und K i u
    Figure DE102011085602B4_0217
    sind zumindest teilweise zusammen implementiert und/oder die Korrekturschaltungen K j c , K i u  und K j a
    Figure DE102011085602B4_0218
    sind zumindest teilweise zusammen implementiert.
  • Einige Ausführungsbeispiele gemäß der Erfindung beziehen sich auf eine Vorrichtung zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz, die eine Einrichtung zum Bestimmen einer Fehlersyndroms und eine Einrichtung zum Korrigieren von Bitfehlern aufweist. Die Einrichtung zum Bestimmen eines Fehlersyndroms kann ein Fehlersyndrom einer codierten Bitsequenz bestimmen, das ableitbar ist durch eine Multiplikation einer Prüfmatrix mit der codierten Bitsequenz. Die Prüfmatrix weist eine erste Untermatrix, eine zweite Untermatrix und eine dritte Untermatrix auf, wobei jede Untermatrix eine Mehrzahl von Reihen aufweist, wobei jede Reihe eine Mehrzahl von binären Komponenten aufweist. Zumindest eine erste vordefinierte Komponente oder eine zweite vordefinierte Komponente jeder Reihe der ersten Untermatrix weist einen ersten Bitwert auf. Ferner weist die zweite Untermatrix Reihen auf, die linear unabhängig voneinander sind. Die erste vordefinierte Komponente und die zweite vordefinierte Komponente jeder Reihe der zweiten Untermatrix weisen einen gleichen zweiten Bitwert auf. Die dritte Untermatrix weist Reihen auf, die linear unabhängig voneinander sind, und die erste vordefinierte Komponente oder die zweite vordefinierte Komponente jeder Reihe der dritten Untermatrix weist den ersten Bitwert auf. Ferner ist entweder eine XOR-Summe der ersten vordefinierten Komponenten aller Reihen der Untermatrix und der dritten Untermatrix gleich dem zweiten Bitwert und eine XOR-Summe der zweiten vordefinierten Komponenten aller Reihen der ersten Untermatrix und der dritten Untermatrix ist gleich dem zweiten Bitwert, falls der erste Bitwert gleich 1 ist, oder eine XNOR-Summe der ersten vordefinierten Komponenten aller Reihen der ersten Untermatrix und der dritten Untermatrix ist gleich dem zweiten Bitwert und eine XNOR-Summe der zweiten vordefinierten Komponenten aller Reihen der ersten Untermatrix und der dritten Untermatrix ist gleich dem zweiten Bitwert, falls der erste Bitwert gleich 0 ist. Außerdem ist ein Ergebnis einer Multiplikation der Prüfmatrix und des Testvektors gleich einem Ergebnis einer Multiplikation der zweiten Untermatrix und eines resultierenden Vektors, wobei zumindest eine Komponente des resultierenden Vektors den zweiten Bitwert aufweist. Die Einrichtung zum Korrigieren von Bitfehlern kann einen Bitfehler in der codierten Bitsequenz korrigieren basierend auf dem bestimmten Fehlersyndrom der codierten Bitsequenz.
  • Einige weitere Ausführungsbeispiele gemäß der Erfindung können sich auf einen Decodierer 1500 zum Decodieren der fehlerhaften codierten Bitsequenz beziehen, wie es in 15 gezeigt ist. Der Decodierer 1500 kann eine Vorrichtung aufweisen zum Korrigieren eines Bitfehlers in einer codierten Bitsequenz gemäß dem oben beschriebenen Konzept und einer Decodiereinheit 1510. Die Decodiereinheit 1510 kann die korrigierte Bitsequenz 122, die durch die Vorrichtung zum Korrigieren eines Bitfehlers bereitgestellt wird in einer codierten Bitsequenz decodieren, um eine decodierte Bitsequenz 1512 zu erhalten.
  • 16 zeigt ein Flussdiagramm eines Verfahrens 1600 zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz gemäß einem Ausführungsbeispiel der Erfindung. Das Verfahren 1600 weist das Bestimmen 1610 eines Fehlersyndroms einer codierten Bitsequenz auf, das ableitbar ist durch eine Multiplikation einer Prüfmatrix mit der codierten Bitsequenz. Die Prüfmatrix weist eine erste Untermatrix, eine zweite Untermatrix und eine dritte Untermatrix auf, wobei jede Untermatrix eine Mehrzahl von Reihen aufweist, wobei jede Reihe eine Mehrzahl von binären Komponenten aufweist. Ferner weist zumindest eine erste vordefinierte Komponente oder eine zweite vordefinierte Komponente jeder Reihe der ersten Untermatrix einen ersten Bitwert auf. Die zweite Untermatrix weist Reihen auf, die linear unabhängig voneinander sind, und die erste vordefinierte Komponente und die zweite vordefinierte Komponente jeder Reihe der zweiten Untermatrix weisen einen zweiten Bitwert auf. Die dritte Untermatrix weist Reihen auf, die linear unabhängig voneinander sind, und die erste vordefinierte Komponente oder die zweite vordefinierte Komponente jeder Reihe der dritten Untermatrix weist den ersten Bitwert auf. Ferner ist entweder eine XOR-Summe der ersten vordefinierten Komponenten aller Reihen der ersten Untermatrix und der dritten Untermatrix gleich dem zweiten Bitwert und eine XOR-Summe der zweiten vordefinierten Komponenten aller Reihen der ersten Untermatrix und der dritten Untermatrix ist gleich dem zweiten Bitwert, falls der erste Bitwert gleich 1 ist, oder eine XNOR-Summe der ersten vordefinierten Komponenten aller Reihen der ersten Untermatrix und der dritten Untermatrix ist gleich dem zweiten Bitwert und eine XNOR-Summe der zweiten vordefinierten Komponenten aller Reihen der ersten Untermatrix und der dritten Untermatrix ist gleich dem zweiten Bitwert, falls der erste Bitwert gleich 0 ist. Außerdem ist das Ergebnis einer Multiplikation der Prüfmatrix und eines Testvektors gleich einem Ergebnis einer Multiplikation der zweiten Untermatrix und eines resultierenden Vektors, wobei zumindest eine Komponente des resultierenden Vektors den zweiten Bitwert aufweist. Ferner weist das Verfahren 1600 das Korrigieren 1620 eines Bitfehlers in der codierten Bitsequenz basierend auf dem bestimmten Fehlersyndrom der codierten Bitsequenz auf.
  • Zusätzlich kann das Verfahren 1600 ferner Schritte aufweisen, die einen oder mehrere der optionalen Aspekte des oben beschriebenen vorgeschlagenen Konzepts darstellen.
  • Obwohl einige Aspekte des beschriebenen Konzepts im Zusammenhang einer Vorrichtung beschrieben wurden, ist klar, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, wo ein Block oder eine Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschritts entspricht. Analog stellen Aspekte, die im Zusammenhang eines Verfahrens beschrieben werden, auch eine Beschreibung eines entsprechenden Blocks oder Elements oder Merkmals einer entsprechenden Vorrichtung dar.
  • Abhängig von bestimmten Implementierungsanforderungen können Ausführungsbeispiele der Erfindung in Hardware oder in Software implementiert sein. Die Implementierung kann durchgeführt werden unter Verwendung eines digitalen Speichermediums, beispielsweise einer Diskette, einer DVD, einer Blu-Ray, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines Flash-Speichers mit darauf gespeicherten elektronisch lesbaren Steuersignalen, die zusammenarbeiten (oder in der Lage sind, zusammenzuarbeiten) mit einem programmierbaren Computersystem, sodass das jeweilige Verfahren durchgeführt wird. Daher kann das digitale Speichermedium computerlesbar sein.
  • Einige Ausführungsbeispiele gemäß der Erfindung weisen einen Datenträger auf mit elektronisch lesbaren Steuersignalen, die in der Lage sind, mit einem programmierbaren Computersystem zu kooperieren, sodass eines der hierin beschriebenen Verfahren durchgeführt wird.
  • Allgemein können Ausführungsbeispiele der vorliegenden Erfindung als ein Computerprogrammprodukt mit einem Programmcode implementiert werden, wobei der Programmcode wirksam ist zum Durchführen eines der Verfahren, wenn das Computerprogrammprodukt auf einem Computer läuft. Der Programmcode kann beispielsweise auf einem maschinenlesbaren Träger gespeichert sein.
  • Andere Ausführungsbeispiele weisen das Computerprogramm auf zum Durchführen eines der hierin beschriebenen Verfahren, das auf einem maschinenlesbaren Träger gespeichert ist.
  • Anders ausgedrückt, ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist daher ein Computerprogramm mit einem Programmcode zum Durchführen eines der hierin beschriebenen Verfahren, wenn das Computerprogramm auf einem Computer läuft.
  • Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist daher ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), das darauf aufgezeichnet das Computerprogramm aufweist zum Durchführen von einem der hierin beschriebenen Verfahren.
  • Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist daher ein Datenstrom oder eine Sequenz von Signalen, der/die das Computerprogramm darstellt zum Durchführen eines der hierin beschriebenen Verfahren. Der Datenstrom oder die Sequenz von Signalen kann beispielsweise konfiguriert sein, um über eine Datenkommunikationsverbindung, beispielsweise über das Internet, übertragen zu werden.
  • Ein weiteres Ausführungsbeispiel weist eine Verarbeitungseinrichtung auf, beispielsweise einen Computer oder ein programmierbares Logikbauelement, das konfiguriert oder angepasst ist zum Durchführen eines der hierin beschriebenen Verfahren.
  • Ein weiteres Ausführungsbeispiel weist einen Computer auf mit darauf installiertem Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren.
  • Bei einigen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray) verwendet werden, um einige oder alle der hierin beschriebenen Funktionalitäten durchzuführen. Bei einigen Ausführungsbeispielen kann ein feldprogrammierbares Gatterarray mit einem Mikroprozessor zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren vorzugsweise durch jede Hardwarevorrichtung durchgeführt.
  • Die oben beschriebenen Ausführungsbeispiele sind lediglich darstellend für die Prinzipien der vorliegenden Erfindung. Es ist klar, dass Modifikationen und Variationen der Anordnungen und der hierin beschriebenen Einzelheiten für andere Fachleute auf diesem Gebiet offensichtlich sind. Dieselbe ist nur durch den Schutzbereich der angehängten Patentansprüche begrenzt und nicht durch die spezifischen Einzelheiten, die durch Beschreibung und Erklärung der Ausführungsbeispiele hierin präsentiert wurden.

Claims (9)

  1. Decodiervorrichtung zum Decodieren zumindest eines Bitfehlers in einer codierten Bitsequenz (102), wobei die Vorrichtung folgende Merkmale aufweist: einen Fehlersyndromgenerator (110), der konfiguriert, um ein Fehlersyndrom einer codierten Bitsequenz (102) zu bestimmen, das abgeleitet wird durch eine Multiplikation einer Prüfmatrix (H) mit der codierten Bitsequenz (102), wobei die Prüfmatrix (H) eine erste Untermatrix (Hu), eine zweite Untermatrix (Ha) und eine dritte Untermatrix (Hc) aufweist und das Fehlersyndrom der codierten Bitsequenz abgeleitet wird basierend auf einer Multiplikation der ersten Untermatrix (Hu) mit einer ersten Gruppe von Bits der codierten Bitsequenz, einer Multiplikation einer zweiten Untermatrix (Ha) mit der zweiten Gruppe von Bits der codierten Bitsequenz, und einer Multiplikation der dritten Untermatrix (Hc) mit einer dritten Gruppe von Bits der codierten Bitsequenz.
  2. Verfahren zum Decodieren zumindest eines Bitfehlers in einer codierten Bitsequenz (102), wobei das Verfahren folgende Schritte aufweist: Bestimmen eines Fehlersyndroms einer codierten Bitsequenz (102), das abgeleitet wird durch eine Multiplikation einer Prüfmatrix (H) mit der codierten Bitsequenz (102), wobei die Prüfmatrix (H) eine erste Untermatrix (Hu), eine zweite Untermatrix (Ha) und eine dritte Untermatrix (Hc) aufweist und das Fehlersyndrom der codierten Bitsequenz abgeleitet wird basierend auf einer Multiplikation der ersten Untermatrix (Hu) mit einer ersten Gruppe von Bits der codierten Bitsequenz, einer Multiplikation einer zweiten Untermatrix (Ha) mit der zweiten Gruppe von Bits der codierten Bitsequenz, und einer Multiplikation der dritten Untermatrix (Hc) mit einer dritten Gruppe von Bits der codierten Bitsequenz.
  3. Computerprogramm mit einem Programmcode, gespeichert auf einem nichtflüchtigen Medium, zum Durchführen eines Verfahrens zum Decodieren zumindest eines Bitfehlers in einer codierten Bitsequenz (102) wenn das Computerprogramm auf einem Computer oder einem Mikrocontroller läuft, wobei das Verfahren folgende Schritte aufweist: Bestimmen eines Fehlersyndroms unter Verwendung eines Hardwarefehlersyndromgenerators einer codierten Bitsequenz (102), das abgeleitet wird durch eine Multiplikation einer Prüfmatrix (H) mit der codierten Bitsequenz (102), wobei die Prüfmatrix (H) eine erste Untermatrix (Hu), eine zweite Untermatrix (Ha) und eine dritte Untermatrix (Hc) aufweist und das Fehlersyndrom der codierten Bitsequenz abgeleitet wird basierend auf einer Multiplikation der ersten Untermatrix (Hu) mit einer ersten Gruppe von Bits der codierten Bitsequenz, einer Multiplikation einer zweiten Untermatrix (Ha) mit der zweiten Gruppe von Bits der codierten Bitsequenz, und einer Multiplikation der dritten Untermatrix (Hc) mit einer dritten Gruppe von Bits der codierten Bitsequenz.
  4. Die Decodiervorrichtung gemäß Anspruch 1, die ferner folgende Merkmale aufweist: einen Speicher, der angepasst ist, um die codierte Bitsequenz zu speichern, und einen Adressgenerator, der angepasst ist, um eine Adresse (a) zu erzeugen, die definiert, wo die codierte Bitsequenz in dem Speicher gespeichert ist.
  5. Die Decodiervorrichtung gemäß Anspruch 4, die ferner folgende Merkmale aufweist: ein AND-Gatter, wobei das AND-Gatter mit dem Speicher gekoppelt ist, und ein NOR-Gatter, wobei das NOR-Gatter mit dem Speicher gekoppelt ist.
  6. Die Decodiervorrichtung gemäß Anspruch 1, bei der die erste Gruppe von Bits Informationsbits darstellt, die zweite Gruppe von Bits Adressbits darstellt und die dritte Gruppe von Bits Prüfbits darstellt.
  7. Das Verfahren gemäß Anspruch 2, das ferner folgende Schritte aufweist: Speichern der codierten Bitsequenz in einem Speicher, und Erzeugen einer Adresse (a), die definiert, wo die codierte Bitsequenz in dem Speicher gespeichert ist.
  8. Das Verfahren gemäß Anspruch 7, das ferner folgende Schritte aufweist: AND-Kombinieren von Bits der codierten Bitsequenz, wie sie in dem Speicher gespeichert ist, um einen All-1-Fehler der codierten Bitsequenz wie gespeichert zu erfassen; und NOR-Kombinieren von Bits der codierten Bitsequenz, wie sie in dem Speicher gespeichert ist, um einen All-0-Fehler der codierten Bitsequenz wie gespeichert zu erfassen.
  9. Das Verfahren gemäß Anspruch 2, bei dem die erste Gruppe von Bits Informationsbits darstellt, die zweite Gruppe von Bits Adressbits darstellt und die dritte Gruppe von Bits Prüfbits darstellt.
DE102011085602.1A 2010-11-10 2011-11-02 Vorrichtung und Verfahren zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz Active DE102011085602B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/943,520 2010-11-10
US12/943,520 US8539321B2 (en) 2010-11-10 2010-11-10 Apparatus and method for correcting at least one bit error within a coded bit sequence

Publications (2)

Publication Number Publication Date
DE102011085602A1 DE102011085602A1 (de) 2012-07-12
DE102011085602B4 true DE102011085602B4 (de) 2020-10-22

Family

ID=46020810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011085602.1A Active DE102011085602B4 (de) 2010-11-10 2011-11-02 Vorrichtung und Verfahren zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz

Country Status (3)

Country Link
US (2) US8539321B2 (de)
CN (2) CN102468855A (de)
DE (1) DE102011085602B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8694872B2 (en) * 2011-11-28 2014-04-08 Texas Instruments Incorporated Extended bidirectional hamming code for double-error correction and triple-error detection
US9203437B2 (en) * 2012-12-19 2015-12-01 Infineon Technologies Ag Circuitry and method for correcting 3-bit errors containing adjacent 2-bit error
CN103165193B (zh) * 2013-03-01 2016-03-02 中国空间技术研究院 探测修正存储器两位错误的低冗余加固方法及电路装置
US9362953B2 (en) 2013-08-02 2016-06-07 Infineon Technologies Ag Efficient error correction of multi-bit errors
US20150055405A1 (en) * 2013-08-23 2015-02-26 Kabushiki Kaisha Toshiba Memory device and memory system with sensor
DE102013219088B9 (de) 2013-09-23 2018-07-19 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Realisierung von Prüfbitkompaktierung für Cross-Parity-Codes
US9787329B2 (en) * 2015-10-15 2017-10-10 Apple Inc. Efficient coding with single-error correction and double-error detection capabilities
CN107612561B (zh) * 2017-09-30 2021-02-02 武汉虹信科技发展有限责任公司 一种编码、译码方法及装置
JP2019109806A (ja) * 2017-12-20 2019-07-04 ルネサスエレクトロニクス株式会社 データ処理装置及びデータ処理方法
US10956259B2 (en) * 2019-01-18 2021-03-23 Winbond Electronics Corp. Error correction code memory device and codeword accessing method thereof
WO2020237377A1 (en) * 2019-05-27 2020-12-03 École De Technologie Supérieure Methods and systems for bit error determination and correction
DE102021133678A1 (de) * 2021-01-20 2022-07-21 Infineon Technologies Ag Korrektur von bitfehlern

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5938773A (en) * 1996-03-14 1999-08-17 Intel Corporation Sideband signaling with parity bit schemes

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623155A (en) * 1969-12-24 1971-11-23 Ibm Optimum apparatus and method for check bit generation and error detection, location and correction
US3714629A (en) 1971-06-01 1973-01-30 Ibm Double error correcting method and system
US4713816A (en) * 1986-02-25 1987-12-15 U.S. Philips Corporation Three module memory system constructed with symbol-wide memory chips and having an error protection feature, each symbol consisting of 2I+1 bits
US5657331A (en) * 1995-03-13 1997-08-12 Samsung Electronics Co., Ltd. Method and apparatus for the generation of simple burst error correcting cyclic codes for use in burst error trapping decoders
US5978953A (en) * 1996-12-19 1999-11-02 Compaq Computer Corporation error detection and correction
US6003144A (en) * 1997-06-30 1999-12-14 Compaq Computer Corporation Error detection and correction
US6604222B1 (en) * 1999-04-30 2003-08-05 Rockwell Collins, Inc. Block code to efficiently correct adjacent data and/or check bit errors
US6751769B2 (en) * 2000-06-06 2004-06-15 International Business Machines Corporation (146,130) error correction code utilizing address information
JP2002056671A (ja) 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ramのデータ保持方法と半導体集積回路装置
US6732325B1 (en) * 2000-11-08 2004-05-04 Digeo, Inc. Error-correction with limited working storage
US7093183B2 (en) * 2001-02-28 2006-08-15 International Business Machines Corporation Symbol level error correction codes which protect against memory chip and bus line failures
JP3565798B2 (ja) * 2001-06-14 2004-09-15 英二 藤原 バースト誤りパターン生成方法及びバーストおよびバイト誤り検出・訂正装置
WO2003023973A1 (fr) * 2001-08-28 2003-03-20 Linkair Communications, Inc. Procede de decodage repete pour le traitement en cascade de code de bloc sur la base du decodage du syndrome de sous-code
JP4205396B2 (ja) 2002-10-30 2009-01-07 エルピーダメモリ株式会社 半導体集積回路装置
US7191380B2 (en) * 2003-09-10 2007-03-13 Hewlett-Packard Development Company, L.P. Defect-tolerant and fault-tolerant circuit interconnections
JP4036338B2 (ja) * 2005-03-04 2008-01-23 国立大学法人東京工業大学 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置
DE102005022107B9 (de) * 2005-05-12 2016-04-07 Infineon Technologies Ag Vorrichtung und Verfahren zum Bestimmen einer Position eines Bitfehlers in einer Bitfolge
JP4547313B2 (ja) 2005-08-01 2010-09-22 株式会社日立製作所 半導体記憶装置
JP2007087530A (ja) * 2005-09-22 2007-04-05 Rohm Co Ltd 信号復号方法、信号復号装置および信号記憶システム
US7844877B2 (en) 2005-11-15 2010-11-30 Ramot At Tel Aviv University Ltd. Method and device for multi phase error-correction
KR20070063851A (ko) * 2005-12-15 2007-06-20 삼성전자주식회사 패리티 검사 행렬, 패리티 검사 행렬 생성 방법, 인코딩방법 및 에러 정정 장치
DE102006005836B4 (de) 2006-02-08 2009-01-02 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Erzeugen von zur Fehlererkennung bei einer digitalen Schaltung auswertbaren Kontrollbits und Anordnung zum Überwachen einer digitalen Schaltung
US7996747B2 (en) * 2006-11-03 2011-08-09 International Business Machines Corporation Forward error correction encoding for multiple link transmission compatible with 64B/66B scrambling
CN100571045C (zh) * 2008-03-03 2009-12-16 炬才微电子(深圳)有限公司 一种解码伴随式的计算方法、电路及解码器
KR101449750B1 (ko) * 2008-03-05 2014-10-15 삼성전자주식회사 저밀도 패리티 검사 부호 생성 장치 및 방법
CN101277119B (zh) * 2008-05-14 2010-06-02 清华大学 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置
KR101506655B1 (ko) * 2008-05-15 2015-03-30 삼성전자주식회사 메모리 장치 및 메모리 데이터 오류 관리 방법
CN101621299B (zh) * 2008-07-04 2013-01-30 华为技术有限公司 一种突发纠错的方法、设备和装置
CN101814922B (zh) * 2009-02-23 2013-06-19 国际商业机器公司 基于bch码的多位错纠错方法和装置以及存储***
WO2010119381A1 (en) * 2009-04-14 2010-10-21 Ben Gurion University Of The Negev Efficient detection of errors in associative memory
US8381083B2 (en) * 2009-10-22 2013-02-19 Arm Limited Error control coding for single error correction and double error detection
JP5353655B2 (ja) * 2009-11-18 2013-11-27 富士通株式会社 エラー検出・訂正符号生成回路及びその制御方法
US8443249B2 (en) * 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
CN101873143B (zh) * 2010-06-01 2013-03-27 福建新大陆电脑股份有限公司 一种rs纠错码解码器中的伴随式计算电路及其计算方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5938773A (en) * 1996-03-14 1999-08-17 Intel Corporation Sideband signaling with parity bit schemes

Also Published As

Publication number Publication date
CN104393878A (zh) 2015-03-04
US20120117448A1 (en) 2012-05-10
US10200065B2 (en) 2019-02-05
US20130346834A1 (en) 2013-12-26
CN102468855A (zh) 2012-05-23
US8539321B2 (en) 2013-09-17
DE102011085602A1 (de) 2012-07-12

Similar Documents

Publication Publication Date Title
DE102011085602B4 (de) Vorrichtung und Verfahren zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz
DE102013215055B4 (de) Schaltungsanordnung, Vorrichtung, Verfahren und Computerprogramm mit modifiziertem Fehlersyndrom zur Fehlererkennung von permanenten Fehlern in Speichern
DE102005028221B4 (de) Vorrichtung und Verfahren zum Schutz der Integrität von Daten
DE102015201384A1 (de) Vorrichtung und Verfahren zum Verbessern der Datenspeicherung durch Dateninvertierung
DE2657826A1 (de) Einrichtung zur fehlererkennung und fehlerkorrektur im speichersystem einer dv-anlage
DE2060643B2 (de) Schaltungsanordnung zur Korrektur von Einzelfehlern
DE102017110389B4 (de) Verfahren und Decoder zur Softinput Decodierung von verallgemeinerten verketteten Codes
DE102017103347B4 (de) Verarbeitung von daten in speicherzellen eines speichers
DE102014215252B9 (de) Wirksame fehlerkorrektur von mehrbitfehlern
DE102017125617B4 (de) Bestimmung und Verwendung von Bytefehlerpostionssignalen
DE102011087634B9 (de) Vorrichtung und verfahren zum erfassen eines fehlers in einem codierten binärwort
DE102005022107B9 (de) Vorrichtung und Verfahren zum Bestimmen einer Position eines Bitfehlers in einer Bitfolge
DE102011087457A1 (de) Vorrichtung und verfahren zum erfassen eines fehlers in einer mehrzahl von codierten binärwörtern, die durch einen fehlerkorrekturcode codiert sind
DE102018131613A1 (de) Fehlererkennung mittels Gruppenfehler
DE102020110787B3 (de) Schaltung und verfahren zum kodieren oder dekodieren eines datenworts
DE102010041680B4 (de) Vorrichtung und Verfahren zum Bestimmen einer Position eines 1-Bit-Fehlers in einer codierten Bitsequenz, Vorrichtung und Verfahren zur Korrektur eines 1-Bit-Fehlers in einer codierten Bitsequenz und Decodierer und Verfahren zum Decodieren einer fehlerhaften, codierten Bitsequenz
DE102016104012A1 (de) Verarbeitung eines Datenworts
DE102021109391B3 (de) Multibytefehler-Erkennung
DE102013219088B9 (de) Schaltungsanordnung und Verfahren zur Realisierung von Prüfbitkompaktierung für Cross-Parity-Codes
DE102019113970B4 (de) Erkennung von adressfehlern
DE102015121646B4 (de) Fehlerkorrektur
DE102011080659B4 (de) Vorrichtung und verfahren zum testen einer zu testenden schaltung
DE102015118668B4 (de) Fehlerkorrektur
DE102022111624B4 (de) Fehlerkorrektur mit schneller Syndromberechnung
DE102010006876B4 (de) Verfahren und Vorrichtung zur Kodierung von Daten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative