DE102010046963A1 - Multi-Chip Package - Google Patents

Multi-Chip Package Download PDF

Info

Publication number
DE102010046963A1
DE102010046963A1 DE201010046963 DE102010046963A DE102010046963A1 DE 102010046963 A1 DE102010046963 A1 DE 102010046963A1 DE 201010046963 DE201010046963 DE 201010046963 DE 102010046963 A DE102010046963 A DE 102010046963A DE 102010046963 A1 DE102010046963 A1 DE 102010046963A1
Authority
DE
Germany
Prior art keywords
chip module
electronic components
insulating layer
substrate
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201010046963
Other languages
English (en)
Inventor
Wolfram Hable
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE201010046963 priority Critical patent/DE102010046963A1/de
Priority to US13/241,334 priority patent/US20120075812A1/en
Publication of DE102010046963A1 publication Critical patent/DE102010046963A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Chipmodul aufweisend ein Substrat, elektronische Bauelemente, wobei die elektronischen Bauelemente auf einer ersten Seite des Substrats angeordnet sind, eine isolierende Schicht die auf die erste Seite des Substrats und auf die elektronischen Bauelemente aufgebracht ist, wobei in der isolierenden Schicht Kontaktöffnungen angeordnet sind, die eine elektrische Kontaktierung der elektronischen Bauelemente ermöglichen und wobei auf der isolierenden Schicht und in den Kontaktöffnungen eine elektrisch leitende Schicht angeordnet ist, die die elektronischen Bauelemente miteinander elektrisch verbindet.

Description

  • Die vorliegende Erfindung betrifft eine effiziente Verschaltung mehrerer elektrischer Bauelemente zu einem Multi-Chip Modul.
  • Bisher wurde die Verschaltung von mehreren elektrischen Bauelementen oder Chips auf einem Substrat zu einem Multichip-Modul mittels Drahtverbindungen im sogenannten Wirebond-Verfahren realisiert. Dabei werden die elektrischen Kontakte auf den Oberseiten der Chips mit Kontaktflächen auf dem Substrat oder mit Kontaktflächen auf anderen Chips verbunden. Als Materialien für die Drahtverbindung eignen sich insbesondere Gold, Aluminium und Kupfer. Nachteil dieser Drahtbondtechnologie ist die eingeschränkte Zuverlässigkeit dieser Verbindungstechnologie und somit kann es zu einem Versagen des gesamten Bauteils kommen. Ferner ist das Drahtbonden ein serieller Prozess, der relativ lange Zeit in Anspruch nimmt ist somit teuer. Zudem ist der Platzbedarf um die Verbindungen herstellen zu können nicht unerheblich. Die Drahtbondtechnologie verhindert somit eine Optimierung der Bauteilgröße.
  • Eine Möglichkeit dieses Problem zu lösen besteht darin, beispielsweise bis zu 330 μm dicke Aluminiumdrähte mittels Ultraschall als Verbindung zwischen den Chipkontaktstellen und anderen Verbindungselementen auf einer DCB-Keramik vorzugsweise in mehrfach paralleler Weise zu Bonden. DCB-Keramik steht für Direct Copper Bonding Keramik und bezeichnet einen Prozess bei dem Kupfer und Keramisches Material bei hohen Temperaturen verschmolzen werden. DCB-Keramiken bieten den Vorteil hoher mechanischer Stabilität bei gleichzeitiger exzellenter thermischer und elektrischer Leitfähigkeit und guter Wärmeleitung. Die wünschenswerte optimale Langzeitstabilität kann mit dieser Technik jedoch nicht erreicht werden, da beispielsweise an den Bondstellen Risse auftreten können. Die DE 3119239 A1 beschreibt demgegenüber einen Mehrschichtaufbau von Large-Scale-Integration (LSI) Halbleiterbauelementen. Hier ist bedingt durch sehr geringe Spannungen und Spannungsunterschiede zwischen den einzelnen internen Verschaltungen kein Erfordernis zur gegenseitigen Isolattion der einzelnen Kontaktleitungen bzw. elektrischen Verbindungen untereinander gegeben.
  • Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, eine effiziente und kostengünstige Verschaltung mehrerer Bauelemente bereitzustellen.
  • Diese Aufgabe wird durch eine elektrische Schaltung mit den Merkmalen des Anspruchs 1 gelöst.
  • Ein Ausführungsbeispiel eines Chipmoduls weist ein Substrat, und elektronische Bauelemente auf, wobei die elektronischen Bauelemente auf einer ersten Seite des Substrats angeordnet sind. Weiterhin weist das Chipmodul eine isolierende Schicht auf, die auf die erste Seite des Substrats und auf die elektronischen Bauelemente aufgebracht ist, wobei in der isolierenden Schicht Kontaktöffnungen angeordnet sind, die eine elektrische Kontaktierung der elektronischen Bauelemente ermöglichen und wobei auf der isolierenden Schicht und in den Kontaktöffnungen eine elektrisch leitende Schicht angeordnet ist, die die elektronischen Bauelemente miteinander elektrisch verbindet. Dadurch wird die Ausfallwahrscheinlichkeit des Chipmodules drastisch reduziert und die Zuverlässigkeit des Chipmodules deutlich erhöht. Auch die Kosten in der Fertigung sind durch das geschilderte Chipmodul deutlich niedriger.
  • In einer vorteilhaften Ausführungsform des Chipmoduls ist die elektrisch leitende Schicht mittels eines Galvanikprozesses auf der isolierenden Schicht abgeschieden. Dieser Prozess bietet den Vorteil, dass er Stand der Technik in der Fertigung darstellt und daher schnell und kostengünstig ist.
  • In einer weiteren Ausführungsform des Chipmoduls sind die elektronischen Bauelemente mittels einer weiteren auf dem Substrat aufgebrachten elektrisch leitenden Schicht miteinander verbunden. Dadurch können die elektronischen Bauelemente direkt auf einer DCB-Keramik aufgebracht werden und dies gewährleistet eine kostengünstige Fertigung, da DCB-Keramik überall im Handel erhältlich ist.
  • In einer weiteren vorteilhaften Ausführungsform des Chipmoduls ist die leitende Schicht und die weitere leitende Schicht mittels der Kontaktöffnungen miteinander elektrisch verbunden sind. Dies bietet den Vorteil gegenüber der Bondtchnologie, dass die elektronischen Bauteile von beiden Seiten beliebig kontaktierbar sind und erhöht zugleich die Zuverlässigkeit des Chipmoduls.
  • In einem vorteilhaften Ausführungsbeispiel weist das Substrat des Chipmoduls eine DCB-Keramik auf. DCB-Keramiken sind im Fachhandel leicht und kostengünstig erhältlich und können in der Fertigung leicht und kostengünstig verarbeitet werden. DCB-Keramiken bieten gegenüber den herkömmlichen Substraten den Vorteil, dass sie sehr stabil sind und sie besitzen hervorragende isolierende und wärmeleitende Eigenschaften.
  • In einer Ausführungsform des Chipmoduls weist die isolierende Schicht Epoxidharz auf. Epoxidharz wird in der Fertigung der Halbleiterindustrie als guter und kostengünstiger Isolator verarbeitet.
  • In einer Ausführungsform weist die isolierende Schicht des Chipmoduls Glasfasern und/oder Füllpartikel auf. Dadurch kann die die Isolierende Schicht verstärkt werden und führt zu einer insgesamt besseren Stabilität des gesamten Moduls.
  • In einer vorteilhaften Ausführungsform ist die isolierende Schicht mittels Laminierung mit dem Substrat verbunden. Laminierung wird unter anderem in der Gehäusefertigung als kostengünstige und schnelle Verbindungstechnologie eingesetzt.
  • In einer vorteilhaften Ausführungsform sind auf der leitenden Schicht des Chipmoduls elektrische Kontakte zur Kontaktierung des Chipmoduls angeordnet. Dies bietet den Vorteil, dass das Chipmodul sehr einfach von außen zu elektrisch kontaktierbar ist.
  • In einer vorteilhaften Ausführungsform sind die elektrischen Kontakte mittels Lot mit der leitenden Schicht verbunden. Lotverbindungen gewährleisten eine sehr gute elektrische Verbindung und sind einfach und schnell herzustellen.
  • In einer vorteilhaften Ausführungsform ist das Chipmodul zumindest teilweise mit Pressmasse umhüllt ist. Die Pressmasse gewährleistet die hohe Gesamtstabilität des Chipmodules und verhindert ein Auseinanderbrechen der elektronischen Bauelemente im Alterungsprozess.
  • In einer weiteren vorteilhaften Ausführungsform sind die elektronischen Bauelemente mittels Lot mit der DCB-Keramik verbunden. Lotverbindungen gewährleisten eine sehr gute elektrische Verbindung und sind einfach und kostengünstig zu realisieren.
  • Ausführungsbeispiele der Erfindung werden nachfolgend, Bezug nehmend auf die beiliegenden Figuren, näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung an Hand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird. Ferner sind die Figuren nicht notwendigerweise maßstabsgerecht. Der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips.
  • 1 zeigt eine Ausführungsform eines Chipmoduls im Querschnitt.
  • 2 zeigt ein Multichip Modul 100 in Wirebond-Technologie 20.
  • 3 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Chipmoduls in der Draufsicht.
  • 4 zeigt ein weiteres Ausführungsbeispiel eines Chipmoduls im Querschnitt.
  • 1 zeigt ein Multichip Modul 99. In dieser Ausführungsform sind die Chips 10 auf einer Seite eines Substrats 50 angeordnet. Das Substrat weist vorzugsweise Keramik auf. Die elektronischen Bauelemente 10, beispielsweise integrierte Schaltungen, Chips oder Transistoren, sind auf dem Substrat 50, 60 angeordnet. Die elektronischen Bauelemente können hier beispielsweise auch sogenannte Bare Dies sein, die kein Gehäuse aufweisen und dann weiterverarbeitet werden. Die elektronischen Bauelemente 10 werden hierbei vorzugsweise mittels Lot oder auch mittels Nanopaste mit dem Substrat, vorzugsweise DCB-Keramik, verbunden. Auf die DCB-Keramik 50 und die elektronischen Bauelement wird eine dünne isolierend Schicht 40 aufgebracht. Die isolierende Schicht 40 umfasst vorzugsweise Epoxidharz und kann mit Glasfasern und/oder Füllpartikeln verstärkt sein. Mit einem Laser oder Ätztechnik werden Kontaktlöcher 25, auch als Vias bezeichnet, in diese isolierende Schicht 40 gebohrt. Vorzugsweise in einem Galvanikprozess wird eine leitfähige Schicht 25 auf der isolierenden Schicht 40 abgeschieden. Die leitende Schicht 25 kann vorzugsweise Kupfer aufweisen. Durch die Galvanisierung werden auch die Vias mit Kupfer gefüllt. Mittels der leitenden Schicht und den Vias sind die beiden Chips elektrisch miteinander verbunden.
  • 2 zeigt ein Multichip Modul 100. In diesem Ausführungsbeispiel sind vier Chips 10 auf einem leitenden Substrat 50 angeordnet. Die Chips 10 sind mittels Bonddrähten 20 miteinander verbunden. Ferner sind zur elektrischen Kontaktierung der Chips von außen 10 Kontakte 30 angeordnet.
  • 3 zeigt ein Ausführungsbeispiel eines Multichip Moduls 200. Die Chips 10 selbst sind in dieser Ansicht nicht erkennbar, da sie von einer leitenden Schicht 22 bedeckt sind. Die Chips sind auf einem Substrat 50 und einer leitenden Schicht angeordnet. Am Rand des Chipmoduls ist eine isolierende Schicht 40 erkennbar. Das Multichip Modul ist mittels Kontakten 30 elektrisch kontaktierbar.
  • 4 zeigt ein zum Multichip Modul wie in 1 gezeigt weitergebildetes Ausführungsbeispiel eines Multichip Modules 300. In dieser Ausführungsform sind die Chips 10 auf einer Seite eines Substrats 50 angeordnet und bilden in dieser Ausführungsform eine sogenannte Halbbrückenschaltung. Halbbrückenschaltungen finden insbesondere in der Ansteuerung von induktiven Lasten, wie beispielsweise Elektromotoren Verwendung. Das Substrat weist vorzugsweise Keramik auf – auf der in dieser Ausführungsform zwei leitende Schichten angeordnet sind. Vorzugsweise weisen die leitenden Schichten 60 Kupfer auf. Die elektronischen Bauelemente 10, beispielsweise integrierte Schaltungen, Chips oder Transistoren, sind auf dem Substrat 50, 60 angeordnet. Auch hier werden vorzugsweise Bare Dies, die kein Gehäuse besitzen, zu einem Multichipmodul verbunden. Die elektronischen Bauelemente 10 werden hierbei vorzugsweise mittels Lot oder auch mittels Nanopaste mit dem Substrat, vozugsweise DCB-Keramik, verbunden. Auf die DCB-Keramik 50, 60 und die elektronischen Bauelement wird eine dünne isolierend Schicht 40 aufgebracht. Die isolierende Schicht 40 umfasst vorzugsweise Epoxidharz und kann mit Glasfasern und/oder Füllpartikeln verstärkt sein. Mit einem Laser oder Ätztechnik werden Kontaktlöcher 25, auch als Vias bezeichnet, in diese isolierende Schicht 40 gebohrt. Vorzugsweise in einem Galvanikprozess wird eine leitfähige Schicht 25 auf der isolierenden Schicht 40 abgeschieden. Die leitende Schicht 25 kann vorzugsweise Kupfer aufweisen. Durch die Galvanisierung werden auch die Vias mit Kupfer gefüllt. Anschliessend kann mittels Ätzung oder Lasern die leitende Schicht 25 gemäß der vorgesehenen Schaltung strukturiert werden. Mittels der leitenden Schicht und der Vias können die elektronischen Bauelemente kontaktiert und miteinander elektrisch verbunden werden. Auf die leitende Schicht werden nun elektrische Kontakte 30 zur Kontaktierung des Chipmodules von außen angeordnet. Die elektrischen Kontakte können ebenfalls gelötet werden. In einem weiteren Schritt wird das Chipmodul mit Pressmasse 70 umhüllt (gemoldet).
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 3119239 A1 [0003]

Claims (11)

  1. Chipmodul aufweisend: Ein Substrat, elektronische Bauelemente, wobei die elektronischen Bauelemente auf einer ersten Seite des Substrats angeordnet sind, eine isolierende Schicht die auf die erste Seite des Substrats und auf die elektronischen Bauelemente aufgebracht ist, wobei in der isolierenden Schicht Kontaktöffnungen angeordnet sind, die eine elektrische Kontaktierung der elektronischen Bauelemente ermöglichen und wobei auf der isolierenden Schicht und in den Kontaktöffnungen eine elektrisch leitende Schicht angeordnet ist, die die elektronischen Bauelemente miteinander elektrisch verbindet.
  2. Chipmodul nach Anspruch 1, wobei die elektrisch leitende Schicht mittels Galvanisierung auf der isolierenden Schicht abgeschieden ist.
  3. Chipmodul nach Anspruch 1 oder 2, wobei die elektronischen Bauelemente mittels einer weiteren auf dem Substrat aufgebrachten elektrisch leitenden Schicht miteinander verbunden sind.
  4. Chipmodul nach Anspruch 3, wobei die leitende Schicht und die weitere leitende Schicht mittels der Kontaktöffnungen miteinander elektrisch verbunden sind.
  5. Chipmodul nach einem der vorhergehenden Ansprüche, wobei das Substrat eine DCB-Keramik aufweist.
  6. Chipmodul nach einem der vorhergehenden Ansprüche, wobei die isolierende Schicht Epoxidharz aufweist.
  7. Chipmodul nach einem der vorhergehenden Ansprüche, wobei die isolierende Schicht Glasfasern und/oder Füllpartikel aufweist.
  8. Chipmodul nach einem der vorhergehenden Ansprüche, wobei die isolierende Schicht mittels Laminierung mit dem Substrat verbunden ist.
  9. Chipmodul nach einem der vorhergehenden Ansprüche, wobei auf der leitenden Schicht elektrische Kontakte zur Kontaktierung des Chipmoduls angeordnet sind.
  10. Chipmodul nach Anspruch 9, wobei die elektrischen Kontakte mittels Lot mit der leitenden Schicht verbunden sind.
  11. Chipmodul nach einem der vorhergehenden Ansprüche, wobei das Chipmodul zumindest teilweise mit Pressmasse umhüllt ist.
DE201010046963 2010-09-29 2010-09-29 Multi-Chip Package Ceased DE102010046963A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE201010046963 DE102010046963A1 (de) 2010-09-29 2010-09-29 Multi-Chip Package
US13/241,334 US20120075812A1 (en) 2010-09-29 2011-09-23 Multi-chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201010046963 DE102010046963A1 (de) 2010-09-29 2010-09-29 Multi-Chip Package

Publications (1)

Publication Number Publication Date
DE102010046963A1 true DE102010046963A1 (de) 2012-03-29

Family

ID=45804740

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010046963 Ceased DE102010046963A1 (de) 2010-09-29 2010-09-29 Multi-Chip Package

Country Status (2)

Country Link
US (1) US20120075812A1 (de)
DE (1) DE102010046963A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014212376B4 (de) 2013-07-03 2019-03-07 Mitsubishi Electric Corporation Halbleitervorrichtung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2913777A1 (en) * 2014-12-15 2016-06-15 University Of Windsor Shielded rf transmission lines in low temperature co-fired ceramic constructs and method of making same
DE102017122440A1 (de) * 2017-09-27 2019-03-28 Valeo Schalter Und Sensoren Gmbh Verfahren zum Lokalisieren und Weiterbilden einer digitalen Karte durch ein Kraftfahrzeug; Lokalisierungseinrichtung
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3119239A1 (de) 1980-05-15 1982-06-16 CTS Corp., 46514 Elkhart, Ind. Verfahren zur herstellung eines mehrschicht-halbleiterplaettchen-traegers sowie nach diesem verfahren hergestelltes mehrschicht-keramikgehaeuse
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
US20050236696A1 (en) * 2003-12-03 2005-10-27 Wen-Kun Yang Fan out type wafer level package structure and method of the same
DE102008049069A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3119239A1 (de) 1980-05-15 1982-06-16 CTS Corp., 46514 Elkhart, Ind. Verfahren zur herstellung eines mehrschicht-halbleiterplaettchen-traegers sowie nach diesem verfahren hergestelltes mehrschicht-keramikgehaeuse
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
US20050236696A1 (en) * 2003-12-03 2005-10-27 Wen-Kun Yang Fan out type wafer level package structure and method of the same
DE102008049069A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014212376B4 (de) 2013-07-03 2019-03-07 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
US20120075812A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
DE102018116847B4 (de) Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102010016566B4 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102018124171A1 (de) Halbleitervorrichtung
DE102006012429A1 (de) Halbleitervorrichtung
DE102017200256A1 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102014100509A1 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE112020003763T5 (de) Halbleiterbauteil
DE102011080153A1 (de) Flexible verbindung von substraten in leistungshalbleitermodulen
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102005061016A1 (de) Leistungshalbleitermodul, Verfahren zu seiner Herstellung und Verwendung in einem Schaltnetzteil
DE102010046963A1 (de) Multi-Chip Package
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE10336747A1 (de) Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102016211479A1 (de) Leistungsmodul
DE102007002807B4 (de) Chipanordnung
WO2008040296A1 (de) Optoelektronisches bauelement
DE102008026347B4 (de) Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper

Legal Events

Date Code Title Description
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120620