DE102010038246B4 - Oberflächenmontierbares drahtloses Package mit offenem Hohlraum für Hochleistungs-HF-Anwendungen, Verfahren zum Herstellen eines HF Halbleiterpackage und einer HF Halbleiterpackagebaugruppe - Google Patents

Oberflächenmontierbares drahtloses Package mit offenem Hohlraum für Hochleistungs-HF-Anwendungen, Verfahren zum Herstellen eines HF Halbleiterpackage und einer HF Halbleiterpackagebaugruppe Download PDF

Info

Publication number
DE102010038246B4
DE102010038246B4 DE102010038246.9A DE102010038246A DE102010038246B4 DE 102010038246 B4 DE102010038246 B4 DE 102010038246B4 DE 102010038246 A DE102010038246 A DE 102010038246A DE 102010038246 B4 DE102010038246 B4 DE 102010038246B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor die
top surface
regions
signal connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102010038246.9A
Other languages
English (en)
Other versions
DE102010038246A1 (de
Inventor
Soon Chew
Donald Fowlkes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010038246A1 publication Critical patent/DE102010038246A1/de
Application granted granted Critical
Publication of DE102010038246B4 publication Critical patent/DE102010038246B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

HF-Halbleiterpackage, umfassend:ein Substrat (110) mit allgemein planaren oberen und unteren Oberflächen, wobei das Substrat (110) ein metallisches Basisgebiet (116) umfasst, das sich von der oberen Oberfläche zu der unteren Oberfläche erstreckt, ein oder mehrere metallische Signalanschlussgebiete (118), die sich von der oberen Oberfläche zu der unteren Oberfläche erstrecken, ohne sich von dem Substrat (110) seitlich nach außen zu erstrecken, und ein isolierendes Material (119), das die metallischen Gebiete voneinander trennt;einen HF-Halbleiterdie (120) mit einer an das Basisgebiet (116) des Substrats (110) auf der oberen Oberfläche des Substrats oberflächenmontierten unteren Oberfläche, wobei der HF-Halbleiterdie (120) ein an einer oberen Oberfläche des HF-Halbleiterdie (120) angeordnetes Anschlusspad (124) aufweist, wobei das Anschlusspad (124) elektrisch mit einem der Signalanschlussgebiete (118) des Substrats (110) auf der oberen Oberfläche des Substrats verbunden ist,wobei die untere Oberfläche des HF-Halbleiterdie (120) ein Sourceanschluss des HF-Halbleiterdie (120) ist, wobei ein erstes der Signalanschlussgebiete (118) des Substrats elektrisch mit einem Eingangsanschlusspad des HF-Halbleiterdie (120) verbunden ist und ein zweites der Signalanschlussgebiete (118) des Substrats elektrisch mit einem Ausgangsanschlusspad des HF-Halbleiterdie (120) verbunden ist;einen Deckel (130), der auf der oberen Oberfläche des Substrats (110) angebracht ist, so dass der HF-Halbleiterdie (120) von dem Deckel (130) eingeschlossen ist, um um den HF-Halbleiterdie (120) herum einen offenen Hohlraum auszubilden; undwobei das Basisgebiet (116) und jedes Signalanschlussgebiet (118) des Substrats (110) zur Oberflächenmontage an der unteren Oberfläche des Substrats (110) konfiguriert sind.

Description

  • Hintergrund
  • Packages für HF-Leistungshalbleiter nehmen viele Formen an, wobei jede bestimmte Vorteile und Nachteile aufweist. Beispielsweise erzeugen Packages mit geraden Anschlussleitungen, die sich über die Seiten einer isolierenden Schicht hinaus nach außen erstrecken, einen sehr langen Induktanzweg, der für HF-Anwendungen (engl. RF applications) unerwünscht ist. Ein elektrisch und thermisch leitender Metallflansch, der Teil der isolierenden Schicht bildet, liefert eine Masseverbindung zu einem an dem Flansch montierten HF-Leistungshalbleiterdie (HF-Leistungshalbleiterchip). Der leitende Flansch führt auch Wärme von dem HF-Leistungshalbleiterdie ab. Packages vom Typ mit geraden Anschlussleitungen erfordern manuelle und zeitraubende Montageprozesse zum Montieren der Signalzuleitungen und des Flansches auf einem PCB. Der PCB besitzt in der Regel ein Hohlraumgebiet zum Aufnehmen des Flansches, das an einem größeren Kühlkörper angebracht ist, der für eine größere Wärmeableitungskapazität auf der Rückseite des PCB angeordnet ist. Ein Hohlraum kann auch maschinell in dem Kühlkörper ausgebildet worden sein, um einen Teil des Flansches aufzunehmen. Solche nicht-planaren nichtoberflächenmontierbaren Kapselungsanordnungen erfordern manuelle Montage- und Lötprozesse zum Herstellen der Package-PCB-Endstruktur.
  • HF-Leistungspackages vom Gullwing-Typ besitzen Signalanschlussleitungen, die sich von der oberen Oberfläche eines isolierenden Substrats aus nach außen erstrecken. Während die Signalanschlussleitungen für ein Gullwing-Package an einem PCB oberflächenmontiert sein können, besitzen die Anschlussleitungen einen sehr langen induktiven Weg. Lange induktive Wege sind insbesondere für HF-Leistungsanwendungen problematisch, da die Frequenz- und Leistungspegel zunehmen. HF-Leistungspackages vom Typ mit geraden Anschlussleitungen kommen häufiger vor als Packages vom Gullwing-Typ, können aber, weil die Signalanschlussleitungen von der Basis des Package versetzt sind, wie oben beschrieben, nicht oberflächenmontiert werden. Außerdem erfordern Leistungspackages mit geraden Anschlussleitungen speziell ausgelegte PCBs und Kühlkörper zum Adaptieren an die Packagestruktur, ebenfalls wie oben beschrieben, wodurch Montagezeit und -kosten zunehmen.
  • HF-Leistungspackages erfordern in der Regel einen Anbringungsmechanismus wie etwa eine Lotverbindung, Schrauben, eine Rückhaltefeder oder einen wärmeleitenden Kleber, um das Package an einen PCB und einen größeren Kühlkörper anzubringen. Wenn ein HF-Leistungspackage durch Schrauben an einen PCB und einen größeren Kühlkörper angebracht wird, müssen ein oder mehrere Schraublöcher sowohl im Montageflansch des Package als auch dem größeren Kühlkörper vorgesehen werden, wodurch separate Montageschritte durch den Hersteller von Leiterplatten, die solche HF-Leistungsbauelemente verwenden, erforderlich werden. Weiterhin besitzen die HF-Leistungsbauelemente Eingangs- und Ausgangsleitungsrahmen, die an den Seiten der Montageflansche angebracht sind, was in der Regel einen von dem normalen Lotaufschmelzprozess separaten Handlötschritt erfordert. Diese zusätzlichen Schritte bei dem Herstellungsprozess erhöhen die Herstellungskosten und reduzieren die Ausbeute.
  • Dokument US 4 739 448 A beschreibt einen Chipträger für integrierte Schaltungen. Dokument US 2003 / 0 159 262 A1 beschreibt ein Hochfrequenz package. Dokument DE 603 14 677 T2 handelt von einem hermetisch dichten Gehäuse für ein elektronisches Bauelement.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform eines HF-Halbleiterpackage (oder HF-Halbleitergehäuse), enthält das Package (oder Gehäuse) ein Substrat, einen HF-Halbleiterdie (oder HF-Halbleiterchip) und einen Deckel. Das Substrat weist allgemein planare obere und untere Oberflächen auf. Das Substrat enthält ein metallisches Basisgebiet, das sich von der oberen Oberfläche zu der unteren Oberfläche erstreckt, ein oder mehrere metallische Signalanschlussgebiete, die sich von der oberen Oberfläche zu der unteren Oberfläche erstrecken, ohne sich von dem Substrat seitlich nach außen zu erstrecken, und ein isolierendes Material, das die metallischen Gebiete voneinander trennt. Der HF-Halbleiterdie weist eine an dem Basisgebiet des Substrats auf der oberen Oberfläche des Substrats oberflächenmontierte untere Oberfläche auf. Der HF-Halbleiterdie weist auch ein an einer oberen Oberfläche des HF-Halbleiterdie angeordnetes Anschlusspad auf, wobei das Anschlusspad elektrisch mit einem der Signalanschlussgebiete des Substrats auf der oberen Oberfläche des Substrats verbunden ist. Die untere Oberfläche des HF-Halbleiterdie ist ein Sourceanschluss des HF-Halbleiterdie, wobei ein erstes der Signalanschlussgebiete des Substrats elektrisch mit einem Eingangsanschlusspad des HF-Halbleiterdie verbunden ist und ein zweites der Signalanschlussgebiete des Substrats elektrisch mit einem Ausgangsanschlusspad des HF-Halbleiterdie verbunden ist. Der Deckel ist auf der oberen Oberfläche des Substrats angebracht, so dass der HF-Halbleiterdie von dem Deckel eingeschlossen ist, um um den HF-Halbleiterdie herum einen offenen Hohlraum auszubilden. Das Basisgebiet und jedes Signalanschlussgebiet des Substrats sind zur Oberflächenmontage an der unteren Oberfläche des Substrats konfiguriert.
  • Gemäß einer Ausführungsform einer HF-Halbleiterpackagebaugruppe enthält die Baugruppe ein Substrat, einen HF-Halbleiterdie, einen Deckel und eine Leiterplatte. Das Substrat weist allgemein planare obere und untere Oberflächen auf. Das Substrat enthält ein metallisches Basisgebiet, das sich von der oberen Oberfläche zu der unteren Oberfläche erstreckt, ein oder mehrere metallische Signalanschlussgebiete, die sich von der oberen Oberfläche zu der unteren Oberfläche erstrecken, ohne sich von dem Substrat seitlich nach außen zu strecken, und ein isolierendes Material, das die metallischen Gebiete voneinander trennt. Der HF-Halbleiterdie weist eine an dem Basisgebiet des Substrats auf der oberen Oberfläche des Substrats oberflächenmontierte untere Oberfläche auf. Der HF-Halbleiterdie weist auch ein an einer oberen Oberfläche des HF-Halbleiterdie angeordnetes Anschlusspad auf, wobei das Anschlusspad elektrisch mit einem der Signalanschlussgebiete des Substrats auf der oberen Oberfläche des Substrats verbunden ist.
  • Die untere Oberfläche des HF-Halbleiterdie ist ein Sourceanschluss des HF-Halbleiterdie, wobei ein erstes der Signalanschlussgebiete des Substrats elektrisch mit einem Eingangsanschlusspad des HF-Halbleiterdie verbunden ist und ein zweites der Signalanschlussgebiete des Substrats elektrisch mit einem Ausgangsanschlusspad des HF-Halbleiterdie verbunden ist. Der Deckel ist auf der oberen Oberfläche des Substrats angebracht, so dass der HF-Halbleiterdie von dem Deckel eingeschlossen ist, um den HF-Halbleiterdie herum einen offenen Hohlraum auszubilden. Die Leiterplatte weist eine allgemein planare obere Oberfläche mit an dem Basisgebiet oberflächenmontierten Leitern und jedem Signalanschlussgebiet des Substrats auf der unteren Oberfläche des Substrats auf.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • Figurenliste
    • 1 ist eine Querschnittsansicht einer Ausführungsform einer HF-Halbleiterpackagebaugruppe über die Breite.
    • 2 ist eine Querschnittsansicht einer weiteren Ausführungsform einer HF-Halbleiterpackagebaugruppe über die Breite.
    • 3 ist eine Bodenansicht einer Ausführungsform eines HF-Halbleitersubstrats.
    • 4 ist eine Draufsicht auf das HF-Halbleitersubstrat von 3.
    • 5 ist eine Querschnittsansicht des HF-Halbleitersubstrats von 3 über die Breite.
    • 6 ist eine Bodenansicht einer weiteren Ausführungsform eines HF-Halbleitersubstrats.
    • 7 und 8 sind Querschnittsansichten einer Ausführungsform eines HF-Halbleiterpackage über die Breite während verschiedener Herstellungsstadien.
    • 9 ist eine Querschnittsansicht einer Ausführungsform einer mehrschichtigen PCB über die Breite nach dem Lötpastensiebdruck während der Montage eines HF-Halbleiterpackage.
    • 10 ist eine Querschnittsansicht einer weiteren Ausführungsform einer mehrschichtigen PCB über die Breite nach dem Lötpastensiebdruck während der Montage eines HF-Halbleiterpackage.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform einer HF-Halbleiterpackagebaugruppe 100 über die Breite. Die Halbleiterpackagebaugruppe 100 enthält ein Substrat 110, einen oder mehrere HF-Halbleiterdies 120, einen Deckel 130, eine Leiterplatte 140 und einen größeren Kühlkörper 150. Das Substrat 110 weist eine allgemein planare obere und untere Oberfläche 112, 114 auf. Das heißt, die obere und untere Substratoberfläche 112, 114 sind relativ flach, können aber eine gewisse geringfügige Unebenheit aufweisen, die innerhalb von Herstellungstoleranzen liegt. Das Substrat 110 enthält ein metallisches Basisgebiet 110, zum Beispiel aus Kupfer, einer Kupferlegierung oder aus irgendeinem anderen geeigneten Metall hergestellt, das sich von der oberen Substratoberfläche 112 zu der unteren Substratoberfläche 114 erstreckt. Die untere Oberfläche 122 des oder der HF-Halbleiterdies 120 ist, z.B. unter Verwendung eines Lotmaterials 190, an das Basisgebiet 116 des Substrats 110 auf der oberen Substratoberfläche 112 oberflächenmontiert. Das Basisgebiet 116 leitet von dem oder den HF-Halbleiterdies 120 erzeugte Wärme ab und wirkt auch als ein Punkt elektrischen Kontakts für den oder die HF-Halbleiterdies 120, das heißt als ein Masseknoten. Das metallische Basisgebiet 116 kann relativ dick sein, z.B. bei einigen Ausführungsformen in der Größenordnung von 1 mm oder größer, und kann somit große Wärmemengen ableiten und somit während Montage und Betrieb die Stabilität des Package mit offenem Hohlraum aufrechterhalten.
  • Das Substrat 110 enthält weiterhin ein oder mehrere metallische Signalanschlussgebiete 118, z.B. aus Kupfer, einer Kupferlegierung oder einem beliebigen anderen geeigneten Metall hergestellt. Jedes Signalanschlussgebiet 118 erstreckt sich von der oberen Substratoberfläche 112 zu der unteren Substratoberfläche 114. Im Gegensatz zu herkömmlichen Zuleitungen vom Gullwing-Typ erstrecken sich die Signalanschlussgebiete 118 nicht von dem Substrat 110 seitlich nach außen, und somit werden elektrische Verbindungen an der Oberseite und Unterseite des Substrats 110 und nicht den Seiten hergestellt. Ein isolierendes Material 119 wie etwa ein Epoxid oder irgendein anderer geeigneter Isolator trennt die metallischen Gebiete 116, 118 voneinander. Ein oder mehrere Signalanschlusspads 124 sind auf der oberen Oberfläche 126 des oder der HF-Halbleiterdies 120 angeordnet. Jedes Anschlusspad 124 des oder der HF-Halbleiterdies 120 ist elektrisch mit einem der Signalanschlussgebiete 118 des Substrats 110 auf der oberen Oberfläche 112 des Substrats 110 verbunden. Bei einer Ausführungsform ist ein erstes der Signalanschlussgebiete 118 des Substrats 110 elektrisch an das mit einem Eingang des HF-Halbleiterdie 120 assoziierte Anschlusspad 124 gekoppelt. Ein zweites der Signalanschlussgebiete 118 ist elektrisch an das mit einem Ausgang des HF-Halbleiterdie 120 assoziierte Anschlusspad 124 gekoppelt. Das Basisgebiet ist mit der unteren Oberfläche 122 des Die 120 verbunden, was einen Sourceanschluss für den Die 120 gemäß dieser Ausführungsform bildet, z.B. Masse.
  • Ein oder mehrere zusätzliche der Anschlusspads 124 des HF-Halbleiterdie 120 können anderen Typen von Signalanschlüssen entsprechen. Ein oder mehrere der Die-Anschlusspads 124 können direkt mit jeweiligen der Substratsignalanschlussgebiete 118 verbunden sein, z.B. unter Verwendung von Bonddrähten 160, Bändern oder irgendeiner anderen Art von Leiter, wie auf der rechten Seite des HF-Halbleiterdie 120 in 1 gezeigt. Eine oder mehrere verschiedene der HF-Die-Anschlusspads 124 können durch einen oder mehrere, an dem Basisgebiet 116 des Substrats 110 oberflächenmontierte Stützdie 170, 180 mit entsprechenden einzelnen der Substratsignalanschlussgebiete 118 verbunden sein, wie auf der linken Seite des HF-Halbleiterdie 120 in 1 gezeigt. Beispielsweise kann ein Anschlusspad 124 auf der oberen Oberfläche 126 des HF-Halbleiterdie 120 mit einem Anschlusspad 124 auf einem der Stütz-Die 170, 180 verbunden sein.
  • Der Stütz-Die 170, 180 kann ein anderer HF-Halbleiterdie, passive Komponenten wie etwa Kondensatoren, Induktionsspulen, Widerstände, Transformatoren usw. oder andere Arten von Die sein. Beispielsweise kann der Stütz-Die 170, 180 Eingangs- und/oder Ausgangsanpassungsnetzwerke für den oder die HF-Halbleiterdies 120 bilden. Die Anpassungsnetzwerke stimmen die Eingangs- und Ausgangsimpedanzen des Package innerhalb der Modulbaugruppe ab. Bei einer Ausführungsform sind Eingangs- und/oder Ausgangsanpassungsnetzwerke vorgesehen, wenn der oder die HF-Halbleiterdies 120 als ein HF-Leistungsverstärker ausgelegt sind.
  • Der Deckel 130 ist an der oberen Oberfläche 112 des Substrats 110 angebracht, so dass der oder die HF-Halbleiterdies 120 und der optionale Stütz-Die 170, 180 von dem Deckel 130 eingeschlossen sind, um um den Die 120, 170, 180 herum einen offenen Hohlraum auszubilden. Der Hohlraum ist offen, anstatt überformt zu sein, so dass der Die 120, 170, 180 nicht in irgendeiner Art von Formmasse gekapselt ist, was auf die HF-Leistung abträgliche Effekte hätte. Die untere Oberfläche 114 des Substrats 110 ist an der Leiterplatte 140 oberflächenmontiert, die eine allgemein planare obere Oberfläche 142 aufweist. Insbesondere sind in die obere Oberfläche 142 der Leiterplatte 140 eingebettete Leiter 144 zum Beispiel unter Verwendung eines Lotmaterials 192 an dem Basisgebiet 116 und jedem Signalanschlussgebiet 118 des Substrats 110 auf der unteren Oberfläche 114 des Substrats 110 oberflächenmontiert. Die in der Leiterplatte 140 enthaltenen Leiter 144 können Kupfer, eine Kupferlegierung oder irgendein anderes geeignetes Metall enthalten.
  • Bei einer Ausführungsform ist die Leiterplatte 140 eine mehrschichtige gedruckte Leiterplatte (PCB) und enthält mehrere leitende Vias 146 zum Ableiten von Wärme von dem Basisgebiet 116 des Substrats 110, wie in 1 gezeigt. Die leitenden Vias 146 erstrecken sich von der unteren Oberfläche 147 der mehrschichtigen PCB 140 zu dem Leiter 144 auf der oberen Oberfläche 142 der mehrschichtigen PCB 140, die auf das Basisgebiet 116 des Substrats 110 oberflächenmontiert ist. Die mehrschichtige PCB 140 weist auch abwechselnde Schichten aus Signalleitern 148 und isolierendem Material 149 zum Isolieren der Signalleiter 148 voneinander auf. Die untere Oberfläche 147 der mehrschichtigen PCB 140 kann z.B. unter Verwendung einer Lotschicht 194 an dem großen Kühlkörper 150 angebracht sein. Von dem oder den HF-Halbleiterdies 120 erzeugte Wärmeenergie wird zur Ableitung von dem Basisgebiet 116 des Substrats 110 zu den sich durch die mehrschichtige PCB 140 erstreckenden leitenden Vias 146 und dann zu dem größeren Kühlkörper 150 übertragen.
  • 2 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer HF-Halbleiterpackagebaugruppe 200 über die Breite. Die Halbleiterpackagebaugruppe enthält auch das Substrat 110, einen oder mehrere HF-Halbleiterdies 120, den Deckel 130, die Leiterplatte 200 und den größeren Kühlkörper 150. Die Leiterplatte 200 ist eine mehrschichtige PCB. Im Gegensatz zu der vorausgegangenen Ausführungsform jedoch weist die mehrschichtige PCB 200 ein einzelnes Kupfer-Inlay 210 auf, das sich von der oberen Oberfläche 220 der mehrschichtigen PCB 210 zu der unteren Oberfläche 222 der mehrschichtigen PCB 200 erstreckt. Das einzelne Kupfer-Inlay 210 ist z.B. unter Verwendung eines Lotmaterials 192 auf das Basisgebiet 116 des Substrats 110 auf der unteren Oberfläche 114 des Substrats 110 oberflächenmontiert. Das einzelne Kupfer-Inlay 210 leitet Wärme von dem Basisgebiet 116 des Substrats 110 effektiver ab und ist dadurch für Anwendungen mit höherer Leistung besser geeignet, z.B. > 50 Watt. Die in 1 mit leitenden Vias 146 gezeigte mehrschichtige PCB 140 weist eine niedrigere Wärmeableitungskapazität auf und ist somit für Anwendungen mit niedriger Leistung idealer ausgestattet, z.B. < 50 Watt.
  • In beiden Fällen weist das Substrat 110 interne Anschlussleitungsstrukturen 116, 118 mit flachen montierbaren externen Kontakten auf der Rückseite 114 des Substrats 110 zum Montieren an eine Leiterplatte 140, 200 wie oben beschrieben auf, anstatt externer herkömmlicher versetzt-gerader Anschlussleitungen oder Anschlussleitungen vom Gullwing-Typ, die sich über den Körper des Package hinaus erstrecken. Das Substrat 110 ist eine oberflächenmontierbare Schaltungskomponente, die signifikante, von dem oder den HF-Halbleiterdies 120 erzeugte Wärme ableiten kann, z.B. in Hochleistungs-Hochfrequenz-Anwendungen.
  • 3 zeigt eine Draufsicht auf die untere Oberfläche 114 des Substrats 110. Die untere Oberfläche 114 des Substrats 110 ist wie oben beschrieben an eine Leiterplatte 140/200 oberflächenmontiert. Gemäß dieser Ausführungsform weist das Substrat 110 mehrere der metallischen Basisgebiete 116 auf, die sich von der (nicht sichtbaren) allgemein planaren oberen Substratoberfläche zu der allgemein planaren unteren Oberfläche 114 des Substrats 110 erstrecken. Ein anderer HF-Halbleiterdie 120 und ein beliebiger entsprechender Stütz-Die 170, 180 können wie oben erläutert an jedem der Basisgebiete 116 oberflächenmontiert sein. Die Basisgebiete 116 sind durch das isolierende Material 119 des Substrats 110 voneinander beabstandet. Durch das Bereitstellen eines separaten Basisgebiets 116 für jeden HF-Halbleiterdie 120 anstelle einer dicken, kontinuierlichen leitenden Schicht wird die Packageintegrität während nachfolgender Die- und Leiterplattenmontageschritte besser aufrechterhalten. Ein langer, dicker einzelner Leiter ist dafür anfällig, sich während nachfolgender Anbringungsprozesse zu wölben und zu verbiegen, im Vergleich zu kleineren getrennten Basisgebieten 116, die durch das isolierende Material 119 voneinander getrennt sind. Das isolierende Material 119 sorgt für eine mechanische Stütze und reduziert das Verbiegen und Wölben, das ansonsten an den Basisgebieten 116 auftreten würde. Auf diese Weise bleibt das Substrat 110 während des Montageprozesses relativ flach.
  • Das Substrat 110 enthält auch ein Paar von metallischen Signalanschlussgebieten 118 bei der ersten und zweiten gegenüberliegenden Seite 300, 310 jedes Basisgebiets 116. Jedes Paar von Signalanschlussgebieten 118 kann auf beiden Seiten des Substrats 110 oberflächenmontiert werden und liefert elektrische Eingangs-/Ausgangssignalverbindungswege. Jedes Signalanschlussgebiet 118 erstreckt sich von der (nicht sichtbaren) oberen Substratoberfläche zu der unteren Oberfläche 114 des Substrats 110. Im Gegensatz zu herkömmlichen Anschlussleitungen vom Gullwing-Typ erstrecken sich die Signalanschlussgebiete 118 von dem Substrat 110 aus nicht seitlich nach außen, und somit können elektrische Verbindungen an der Oberseite und Unterseite des Substrats 110 und nicht auf den Seiten hergestellt werden. Jeder Signalanschluss 118 ist von den Basisgebieten 116 und den anderen Signalanschlussgebieten 118 durch das isolierende Material 119 getrennt. Jedes Basisgebiet 116 und ein entsprechendes Paar von Signalanschlussgebieten 118 können auf der unteren Oberfläche 114 des Substrats 110 oberflächenmontiert werden, z.B. an einer Leiterplatte 140, 200, wie oben beschrieben. Während in 3 vier metallische Basisgebiete 116 gezeigt sind, kann jede Anzahl an Basisgebieten vorgesehen werden. Bei einigen Ausführungsformen wird ein einzelnes metallisches Basisgebiet 116 vorgesehen, z.B. für jene Anwendungen, die nur einen einzelnen HF-Halbleiterdie 120 erfordern. Bei anderen Ausführungsformen werden zwei oder drei metallische Basisgebiete 116 bereitgestellt, wenn mehr als ein HF-Halbleiterdie 120 eingesetzt wird. Das Substrat 110 kann mehr als vier Basisgebiete 116 enthalten, falls gewünscht, wobei jedes Basisgebiet 116 durch das isolierende Material 119 getrennt ist, um das Verbiegen und Wölben während der nachfolgenden Verarbeitung zu reduzieren.
  • 4 zeigt eine Draufsicht auf die obere Oberfläche 112 des Substrats 110. Jedes Basisgebiet 116 kann auf der oberen Oberfläche 112 des Substrats 110 auf der unteren Oberfläche 122 eines entsprechenden HF-Halbleiterdie 120 und eines beliebigen entsprechenden Stütz-Die 170, 180 oberflächenmontiert sein. Ein Deckel 130 kann an der oberen Oberfläche des Substrats 110 angebracht sein, so dass jeder Die 120, 170, 180 von dem Deckel 130 eingeschlossen ist, um um jeden Die 120, 170, 180 herum einen offenen Hohlraum auszubilden. 4 zeigt wieder vier metallische Basisgebiete 116, doch kann jede Anzahl von Basisgebieten vorgesehen werden, wie oben erläutert. Somit kann das Substrat 110 eine beliebige Anzahl von metallischen Basisgebieten 116 enthalten, wobei jedes Basisgebiet 116 durch das isolierende Material 119 getrennt ist, um das Verbiegen und Wölben während der nachfolgenden Verarbeitung zu reduzieren.
  • 5 zeigt einen Querschnitt des Substrats 110 in der Breite entlang der mit X-X' in 4 bezeichneten Linie. 5 zeigt die durch das isolierende Material 119 voneinander beabstandeten Basisgebiete 116. Das isolierende Material 119 trennt auch jedes Signalanschlussgebiet 118 von den Basisgebieten 116 und den anderen Signalanschlussgebieten 118. Bei einigen Ausführungsformen weist jedes Basisgebiet 116 einen Flächeninhalt SAB näher an der unteren Oberfläche 114 des Substrats 110 auf, der größer ist als ein Flächeninhalt SAT näher an der oberen Oberfläche 112 des Substrats 110. Somit weist jedes Basisgebiet 116 einen größeren Kontaktbereich zur Oberflächenmontage an der unteren Oberfläche 114 im Vergleich zur oberen Oberfläche 112 auf. Die Signalanschlussgebiete 118 können ebenfalls einen Flächeninhalt aufweisen, der näher an der unteren Substratoberfläche 114 als an der oberen Substratoberfläche 112 größer ist, z.B. wie in 3 und 4 gezeigt. Bei einigen Ausführungsformen ist eine dünne Schicht aus plattiertem Kupfer 500, z.B. 40 µm bis 50 µm dick, auf jedem metallischen Signalanschlussgebiet 118 auf der oberen Oberfläche 112 des Substrats 110 angeordnet, um den Kontaktbereich der Signalanschlussgebiete 118 zu vergrößern. Die Signalanschlussgebiete 118 können sich von der unteren Oberfläche 114 des Substrats 110 als Säulen, Stäbe, Vias oder in irgendeiner anderen erwünschten Gestalt zu der oberen Oberfläche 112 des Substrats 110 erstrecken.
  • 6 zeigt eine Draufsicht auf die untere Oberfläche 114 des Substrats 110 mit zwei oder mehr der metallischen Basisgebiete 116, wobei eine dünne Metallschicht 600 die beiden innersten Basisgebiete 116 verbindet. Bei einigen Ausführungsformen ist die dünne Metallschicht 600 eine etwa 40 µm bis 50 µm dicke Schicht aus plattiertem Kupfer. Nicht gezeigte zusätzliche dünne Metallschichten können vorgesehen werden, um zusätzliche der Basisgebiete 116 zu verbinden, falls in dem Substrat wie in 6 gezeigt mehr als zwei Basisgebiete 116 enthalten sind. Auf diese Weise können einige oder alle der Basisgebiete 116 an das gleiche elektrische Potential gekoppelt werden, ohne einen dicken kontinuierlichen Metallleiter zu verwenden, der sich während der nachfolgenden Verarbeitung wölben und verbiegen kann.
  • 7 zeigt einen Querschnitt des Substrats 110 über die Breite entlang der in 4 mit X-X' gekennzeichneten Linie, nachdem ein HF-Halbleiterdie 120 an einem der metallischen Basisgebiete 116 des Substrats 110 auf der oberen Oberfläche 112 des Substrats oberflächenmontiert ist. Eine oder mehrere passive Komponenten 170, 180 können ebenfalls an dem Basisgebiet 116 des Substrats 110 auf der oberen Substratoberfläche 112 oberflächenmontiert sein, z.B. um Eingangs- und/oder Ausgangsanpassungsnetzwerke auszubilden. Bei einer Ausführungsform werden die untere Oberfläche 122 des HF-Halbleiterdie 120 und eine oder mehrere passive Komponenten 170, 180 unter Verwendung eines Lotmaterials 190 an dem Basisgebiet 116 angebracht.
  • 8 zeigt einen Querschnitt des Substrats 110 entlang der in 4 mit X-X' bezeichneten Linie nach dem Ausbilden von elektrischen Verbindungen zu dem HF-Halbleiterdie 120 und optionalen Stützdie 170, 180 und dem Anbringen des Deckels 130 an der oberen Oberfläche 112 des Substrats 110. Ein oder mehrere der auf der oberen Oberfläche 126 des HF-Halbleiterdie 120 angeordneten Anschlusspads 124 können z.B. unter Verwendung von Bonddrähten 160, Bändern oder irgendeiner anderen Art von Leiter, direkt mit jeweiligen der Substratsignalanschlussgebiete 118 verbunden werden, wie auf der rechten Seite des HF-Halbleiterdie 120 in 8 gezeigt. Eines oder mehrere verschiedene der Anschlusspads 124 des HF-Halbleiterdie 120 können mit anderen jeweiligen der Substratsignalanschlussgebiete 118 durch den auf dem Basisgebiet 116 des Substrats 110 oberflächenmontierten Stütz-Die 170, 180 verbunden werden, wie auf der linken Seite des HF-Halbleiterdie 120 in 8 gezeigt. Beispielsweise kann ein Anschlusspad 124 auf der oberen Oberfläche 126 des HF-Halbleiterdie 120 mit einem Anschlusspad 124 auf einem der Stütz-Die 170, 180 verbunden werden. In jedem Fall wird der Deckel 130 an dem Außenumfang der oberen Substratoberfläche 112 angebracht. Der Deckel 130 schließt den HF-Halbleiterdie 120 und optional den Stütz-Die 170, 180 ein, ohne die Bauelemente zu kapseln, wodurch ein offener Hohlraum ausgebildet wird. Die untere Oberfläche 114 des Substrats 110 kann dann an eine Leiterplatte 140, 200 oberflächenmontiert werden, wie hierin zuvor beschrieben.
  • Ein Hersteller von Leiterplatten, der zuvor beschriebene oberflächenmontierbare HF-Halbleiterpackages verwendet, kann die Montage auf PCBs unter Verwendung von Standardlotaufschmelzprozessen leichter automatisieren, wobei zusätzliche Schritte eliminiert werden, die erforderlich sind, um herkömmliche HF-Leistungspackages zu montieren, wie etwa das Befestigen eines Flansches an einem Kühlkörper und separates Handlöten. Außerdem wird der Induktanzweg des Package signifikant reduziert, wodurch die HF-Leistung steigt. Die Ausbildung des Package als offener Hohlraum gestattet leistungsfähige HF-Leistungsanwendungen. Außerdem wird die Gesamtgröße des Package reduziert, wodurch PCB-Fläche reduziert wird und Platinenkomponenten viel näher an dem HF-Halbleiterbauelement platziert werden können, wodurch der Induktanzweg weiter reduziert wird. Impedanzanpassungsnetzwerke können wie hierin zuvor beschrieben innerhalb des Package hinzugefügt werden, und signifikant größere Mengen an Wärmeenergie können durch das Substrat abgeleitet werden. Die Oberflächenmontagefähigkeit des hierin zuvor beschriebenen HF-Halbleiterpackage reduziert Verstärker- und andere PCB-Montagekosten signifikant, indem ein Lotsieb- und -aufschmelzprozess gestattet wird, ohne dass die Struktur separat an einen größeren Kühlkörper geschraubt und/oder gelötet werden muss, wie als nächstes beschrieben wird.
  • 9 zeigt eine Querschnittsansicht der mehrschichtigen PCB 140 von 1 über die Breite, die die leitenden Vias 146 zum Übertragen von Wärme aufweist, vor der Montage des Substrats 110. Gemäß dieser Ausführungsform wird eine Lotpaste 192 auf die Leiter 144 in der oberen Oberfläche 142 der Leiterplatte 140 siebgedruckt. Die Lotpaste 192 kann eine beliebige geeignete Dicke aufweisen, z.B. 4 bis 6 Milli-Inch dick. Die Lotpaste 192 kann andere Dicken aufweisen. Die Lotpaste 192 kann in Form einer dünnen festen Vorform vorliegen, z.B. 1 bis 2 Milli-Inch dick. Es können auch andere Arten von Lotpaste 192 verwendet werden. In jedem Fall werden das Basisgebiet 116 und jedes Signalanschlussgebiet 118 des Substrats 110 auf der Lotpaste 192 auf der unteren Oberfläche 114 des Substrats 110 montiert. Die Lotpaste 192 wird dann aufgeschmolzen, um eine Oberflächenmontage der in der oberen Oberfläche 142 der Leiterplatte 140 angeordneten Leiter 144 an dem Basisgebiet 116 und jedem Signalanschlussgebiet 118 des Substrats 110 vorzunehmen, wie in 1 gezeigt und hierin zuvor beschrieben. Die HF-Halbleiterpackagebaugruppe 100 ist dann für eine Montage auf höherer Ebene bereit.
  • 10 zeigt eine Querschnittsansicht der mehrschichtigen PCB 210 von 2 über die Breite, die das feste Kupfer-Inlay 210 zum Übertragen von Wärme aufweist, vor dem Montieren des Substrats 110. Lotpaste 192 wird auf das Kupfer-Inlay 210 und die Leiter 144 in der oberen Oberfläche 220 der Leiterplatte 200 siebgedruckt, wie oben beschrieben. Das Basisgebiet 116 und jedes Signalanschlussgebiet 118 des Substrats wird dann auf der Lotpaste 192 auf der unteren Oberfläche 114 des Substrats 110 montiert. Die Lotpaste 192 wird dann aufgeschmolzen, um eine Oberflächenmontage des Basisgebiets 116 des Substrats 110 an dem Kupfer-Inlay 210 und jedes Signalanschlussgebiets 118 des Substrats 110 an den in der oberen Oberfläche 220 der Leiterplatte 200 angeordneten entsprechenden Leiter 144 vorzunehmen, wie in 2 gezeigt und hierin zuvor beschrieben. Die HF-Halbleiterpackagebaugruppe 200 ist dann für eine Montage auf höherer Ebene bereit.
  • Räumlich relative Ausdrücke wie etwa „unter“, „unterhalb“, „unterer“, „über“, „oberhalb“ und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um das Positionieren eines Elements relativ zu einem zweiten Element zu erläutern. Die Ausdrücke sollen unterschiedliche Orientierungen des Bauelements zusätzlich zu unterschiedlichen Orientierungen als jenen in den Figuren dargestellten einschließen. Weiterhin werden Ausdrücke wie etwa „erster“, „zweiter“ und dergleichen ebenfalls dazu verwendet, verschiedene Elemente, Gebiete, Abschnitte und so weiter zu beschreiben, und sollen ebenfalls nicht beschränkend sein. Gleiche Ausdrücke beziehen sich in der Beschreibung durchweg auf gleiche Elemente.
  • Die Ausdrücke „aufweisend“, „beinhaltend“, „enthaltend“, „umfassend“ und dergleichen sind offene Ausdrücke, die die Gegenwart von angeführten Elementen oder Merkmalen anzeigen, zusätzliche Elemente oder Merkmale aber nicht ausschließen. Die Artikel „ein“, „einer“ und „der/die“ sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht deutlich etwas anderes angibt.

Claims (20)

  1. HF-Halbleiterpackage, umfassend: ein Substrat (110) mit allgemein planaren oberen und unteren Oberflächen, wobei das Substrat (110) ein metallisches Basisgebiet (116) umfasst, das sich von der oberen Oberfläche zu der unteren Oberfläche erstreckt, ein oder mehrere metallische Signalanschlussgebiete (118), die sich von der oberen Oberfläche zu der unteren Oberfläche erstrecken, ohne sich von dem Substrat (110) seitlich nach außen zu erstrecken, und ein isolierendes Material (119), das die metallischen Gebiete voneinander trennt; einen HF-Halbleiterdie (120) mit einer an das Basisgebiet (116) des Substrats (110) auf der oberen Oberfläche des Substrats oberflächenmontierten unteren Oberfläche, wobei der HF-Halbleiterdie (120) ein an einer oberen Oberfläche des HF-Halbleiterdie (120) angeordnetes Anschlusspad (124) aufweist, wobei das Anschlusspad (124) elektrisch mit einem der Signalanschlussgebiete (118) des Substrats (110) auf der oberen Oberfläche des Substrats verbunden ist, wobei die untere Oberfläche des HF-Halbleiterdie (120) ein Sourceanschluss des HF-Halbleiterdie (120) ist, wobei ein erstes der Signalanschlussgebiete (118) des Substrats elektrisch mit einem Eingangsanschlusspad des HF-Halbleiterdie (120) verbunden ist und ein zweites der Signalanschlussgebiete (118) des Substrats elektrisch mit einem Ausgangsanschlusspad des HF-Halbleiterdie (120) verbunden ist; einen Deckel (130), der auf der oberen Oberfläche des Substrats (110) angebracht ist, so dass der HF-Halbleiterdie (120) von dem Deckel (130) eingeschlossen ist, um um den HF-Halbleiterdie (120) herum einen offenen Hohlraum auszubilden; und wobei das Basisgebiet (116) und jedes Signalanschlussgebiet (118) des Substrats (110) zur Oberflächenmontage an der unteren Oberfläche des Substrats (110) konfiguriert sind.
  2. HF-Halbleiterpackage nach Anspruch 1, wobei das Basisgebiet (116) des Substrats (110) einen größeren Flächeninhalt an der unteren Oberfläche des Substrats (110) als auf der oberen Oberfläche des Substrats (110) aufweist.
  3. HF-Halbleiterpackage nach Anspruch 1 oder 2, weiterhin umfassend mehrere auf dem Basisgebiet (116) des Substrats (110) auf der oberen Oberfläche des Substrats oberflächenmontierte passive Komponenten (170, 180).
  4. HF-Halbleiterpackage nach Anspruch 3, wobei jede passive Komponente (170, 180) elektrisch mit zumindest einem aus dem HF-Halbleiterdie (120), einer anderen der passiven Komponenten (170, 180) und/oder einem der Signalanschlussgebiete (118) des Substrats (110) auf der oberen Oberfläche des Substrats (110) verbunden ist.
  5. HF-Halbleiterpackage nach Anspruch 3 oder 4, wobei die mehreren passiven Komponenten (170, 180) verbunden sind, um ein oder mehrere, elektrisch mit dem HF-Halbleiterdie (120) verbundene Anpassungsnetzwerke auszubilden.
  6. HF-Halbleiterpackage nach einem der Ansprüche 1 bis 5, weiterhin umfassend eine auf jedem Signalanschlussgebiet (118) des Substrats (110) auf der oberen Oberfläche des Substrats (110) angeordnete Schicht aus plattiertem Kupfer (500).
  7. HF-Halbleiterpackage nach einem der Ansprüche 1 bis 6, wobei das Substrat (110) mehrere, sich von der oberen Oberfläche des Substrats (110) zu der unteren Oberfläche des Substrats (110) erstreckende metallische Basisgebiete (116) aufweist, wobei die mehreren Basisgebiete (116) durch das isolierende Material (119) des Substrats (110) voneinander getrennt sind, und ein anderer HF-Halbleiterdie (120) an jedem der mehreren Basisgebiete (116) auf der oberen Oberfläche des Substrats (110) oberflächenmontiert ist.
  8. Verfahren zum Herstellen eines HF-Halbleiterpackage, umfassend: Bereitstellen eines Substrats (110) mit allgemein planaren oberen und unteren Oberflächen, wobei das Substrat (110) ein metallisches Basisgebiet (116) umfasst, das sich von der oberen Oberfläche zu der unteren Oberfläche erstreckt, ein oder mehrere metallische Signalanschlussgebiete (118), die sich von der oberen Oberfläche zu der unteren Oberfläche erstrecken, ohne sich von dem Substrat (110) seitlich nach außen zu erstrecken, und ein isolierendes Material(119), das die metallischen Gebiete voneinander trennt, wobei das Basisgebiet (116) und jedes Signalanschlussgebiet (118) zur Oberflächenmontage auf der unteren Oberfläche des Substrats (110) konfiguriert sind; Oberflächenmontage einer, als ein Sourceanschluss eines HF-Halbleiterdie (120) verwendeten, unteren Oberfläche des HF-Halbleiterdie (120) (HF-Halbleiterchip) an dem Basisgebiet (116) des Substrats (110) auf der oberen Oberfläche des Substrats (110); elektrisches Verbinden eines auf einer oberen Oberfläche des HF-Halbleiterdie (120) angeordneten Eingangsanschlusspads mit einem ersten der Signalanschlussgebiete (118) des Substrats (110) auf der oberen Oberfläche des Substrats (110); elektrisches Verbinden eines auf einer oberen Oberfläche des HF-Halbleiterdie (120) angeordneten Ausgangsanschlusspads mit einem zweiten der Signalanschlussgebiete (118) des Substrats (110) auf der oberen Oberfläche des Substrats (110); und Anbringen eines Deckels (130) auf der oberen Oberfläche des Substrats (110), so dass der Deckel (130) den HF-Halbleiterdie (120) einschließt, um um den HF-Halbleiterdie (120) herum einen offenen Hohlraum auszubilden.
  9. Verfahren nach Anspruch 8, weiterhin umfassend die Oberflächenmontage von mehreren passiven Komponenten (170, 180) auf dem Basisgebiet (116) des Substrats (110) auf der oberen Oberfläche des Substrats (110).
  10. Verfahren nach Anspruch 9, umfassend das elektrische Verbinden jeder passiven Komponente (170, 180) mit zumindest einem aus dem HF-Halbleiterdie (120), einer anderen der passiven Komponenten (170, 180) und/oder einem der Signalanschlussgebiete (118) des Substrats (110) auf der oberen Oberfläche des Substrats (110).
  11. Verfahren nach Anspruch 9 oder 10, umfassend das elektrische Verbinden von einem oder mehreren, aus den mehreren passiven Komponenten (170, 180) ausgebildeten Anpassungsnetzwerken, mit dem HF-Halbleiterdie (120).
  12. Verfahren nach einem der Ansprüche 8 bis 11, weiterhin umfassend das Plattieren einer Schicht aus Kupfer auf jedes Signalanschlussgebiet (118) des Substrats (110) auf der oberen Oberfläche des Substrats (110), bevor das auf der oberen Oberfläche des HF-Halbleiterdie (120) angeordnete Anschlusspad elektrisch mit einem der Signalanschlussgebiete (118) des Substrats (110) verbunden wird.
  13. Verfahren nach einem der Ansprüche 8 bis 12, umfassend: Trennen von mehreren sich von der oberen Oberfläche des Substrats (110) zu der unteren Oberfläche des Substrats (110) erstreckenden Basisgebieten (116) voneinander durch das isolierende Material (119) des Substrats (110) und Oberflächenmontage eines anderen HF-Halbleiterdie (120) an jedes der mehreren Basisgebiete (116) auf der oberen Oberfläche des Substrats (110).
  14. HF-Halbleiterpackagebaugruppe, umfassend: ein Substrat (110) mit allgemein planaren oberen und unteren Oberflächen, wobei das Substrat (110) ein metallisches Basisgebiet (116) umfasst, das sich von der oberen Oberfläche zu der unteren Oberfläche erstreckt, ein oder mehrere metallische Signalanschlussgebiete (118), die sich von der oberen Oberfläche zu der unteren Oberfläche erstrecken, ohne sich von dem Substrat (110) seitlich nach außen zu erstrecken, und ein isolierendes Material (119), das die metallischen Gebiete voneinander trennt; einen HF-Halbleiterdie (120) mit einer an das Basisgebiet (116) des Substrats (110) auf der oberen Oberfläche des Substrats (110) oberflächenmontierten unteren Oberfläche, wobei der HF-Halbleiterdie (120) ein an einer oberen Oberfläche des HF-Halbleiterdie (120) angeordnetes Anschlusspad aufweist, wobei das Anschlusspad elektrisch mit einem der Signalanschlussgebiete (118) des Substrats (110) auf der oberen Oberfläche des Substrats (110) verbunden ist, wobei die untere Oberfläche des HF-Halbleiterdie (120) ein Sourceanschluss des HF-Halbleiterdie (120) ist, wobei ein erstes der Signalanschlussgebiete (118) des Substrats (110) elektrisch mit einem Eingangsanschlusspad des HF-Halbleiterdie (120) verbunden ist und ein zweites der Signalanschlussgebiete (118) des Substrats (110) elektrisch mit einem Ausgangsanschlusspad des HF-Halbleiterdie (120) verbunden ist; einen Deckel (130), der auf der oberen Oberfläche des Substrats (110) angebracht ist, so dass der HF-Halbleiterdie (120) von dem Deckel (130) eingeschlossen ist, um um den HF-Halbleiterdie (120) herum einen offenen Hohlraum auszubilden; und eine Leiterplatte (140, 200) mit einer allgemein planaren oberen Oberfläche mit auf dem Basisgebiet und jedem Signalanschlussgebiet des Substrats (110) auf der unteren Oberfläche des Substrats (110) oberflächenmontierten Leitern.
  15. HF-Halbleiterpackagebaugruppe nach Anspruch 14, wobei die Leiterplatte (140, 200) eine mehrschichtige gedruckte Leiterplatte (140, 200) ist, die mehrere leitende Vias (146) umfasst, die sich von einer unteren Oberfläche der mehrschichtigen gedruckten Leiterplatte (140, 200) zu dem Leiter auf der oberen Oberfläche der auf dem Basisgebiet (116) des Substrats (110) oberflächenmontierten mehrschichtigen gedruckten Leiterplatte (140, 200) erstrecken.
  16. HF-Halbleiterpackagebaugruppe nach Anspruch 14 oder 15, wobei die Leiterplatte (140, 200) eine mehrschichtige gedruckte Leiterplatte (140, 200) ist, die ein einzelnes Kupfer-Inlay (210) umfasst, das sich von der oberen Oberfläche der mehrschichtigen gedruckten Leiterplatte (140, 200) zu einer unteren Oberfläche der mehrschichtigen gedruckten Leiterplatte (140, 200) erstreckt, wobei das einzelne Kupfer-Inlay (210) auf dem Basisgebiet (116) des Substrats (110) oberflächenmontiert ist.
  17. HF-Halbleiterpackagebaugruppe nach einem der Ansprüche 14 bis 16, wobei das Substrat (110) mehrere metallische Basisgebiete (116) umfasst, die sich von der oberen Oberfläche des Substrats (110) zu der unteren Oberfläche des Substrats (110) erstrecken, wobei die mehreren metallischen Basisgebiete (116) durch das isolierende Material (119) des Substrats (110) voneinander getrennt sind, ein anderer HF-Halbleiterdie (120) an jedes der mehreren metallischen Basisgebiete (116) auf der oberen Oberfläche des Substrats (110) oberflächenmontiert ist und jedes der mehreren metallischen Basisgebiete (116) auf der unteren Oberfläche des Substrats (110) an einen der Leiter in der oberen Oberfläche der Leiterplatte (140, 200) oberflächenmontiert ist.
  18. Verfahren zum Herstellen einer HF-Halbleiterpackagebaugruppe, umfassend: Bereitstellen eines Substrats (110) mit allgemein planaren oberen und unteren Oberflächen, wobei das Substrat (110) ein metallisches Basisgebiet (116) umfasst, das sich von der oberen Oberfläche zu der unteren Oberfläche erstreckt, ein oder mehrere metallische Signalanschlussgebiete (118), die sich von der oberen Oberfläche zu der unteren Oberfläche erstrecken, ohne sich von dem Substrat (110) seitlich nach außen zu erstrecken, und ein isolierendes Material (119), das die metallischen Gebiete voneinander trennt; Oberflächenmontage einer, als ein Sourceanschluss eines HF-Halbleiterdie (120) verwendeten, unteren Oberfläche des HF-Halbleiterdie (120) an das Basisgebiet (116) des Substrats (110) auf der oberen Oberfläche des Substrats (110); elektrisches Verbinden eines auf einer oberen Oberfläche des HF-Halbleiterdie (120) angeordneten Eingangsanschlusspads mit einem ersten der Signalanschlussgebiete (118) des Substrats (110) auf der oberen Oberfläche des Substrats (110); elektrisches Verbinden eines auf einer oberen Oberfläche des HF-Halbleiterdie (120) angeordneten Ausgangsanschlusspads mit einem zweiten der Signalanschlussgebiete (118) des Substrats (110) auf der oberen Oberfläche des Substrats (110); Anbringen eines Deckels (130) auf der oberen Oberfläche des Substrats (110), so dass der Deckel (130) den HF-Halbleiterdie (120) einschließt, um um den HF-Halbleiterdie (120) herum einen offenen Hohlraum auszubilden; und Oberflächenmontieren von in einer allgemein planaren oberen Oberfläche einer Leiterplatte (140, 200) angeordneten Leitern auf dem Basisgebiet (116) und jedes Signalanschlussgebiets (118) des Substrats (110) auf der unteren Oberfläche des Substrats (110) .
  19. Verfahren nach Anspruch 18, umfassend: Siebdrucken einer Lötpaste (192) auf die Leiter in der oberen Oberfläche der Leiterplatte (140, 200) ; Montieren des Basisgebiets (116) und jedes Signalanschlussgebiets (118) des Substrats (110) auf der Lötpaste (192) auf der unteren Oberfläche des Substrats (110) und Aufschmelzen der Lötpaste (192) zum Oberflächenmontieren der Leiter in der oberen Oberfläche der Leiterplatte (140, 200) an das Basisgebiet (116) und jedes Signalanschlussgebiet (118) des Substrats (110) .
  20. Verfahren nach Anspruch 18 oder 19, umfassend: Trennen mehrerer metallischer Basisgebiete (116), die sich von der oberen Oberfläche des Substrats (110) zu der unteren Oberfläche des Substrats (110) erstrecken, voneinander durch das isolierende Material (119) des Substrats (110) ; Oberflächenmontage eines anderen HF-Halbleiterdie (120) auf jedem der mehreren metallischen Basisgebiete (116) auf der oberen Oberfläche des Substrats (110) und Oberflächenmontage jedes der mehreren metallischen Basisgebiete (116) auf einem der Leiter in der oberen Oberfläche der Leiterplatte (140, 200) auf der unteren Oberfläche des Substrats (110) .
DE102010038246.9A 2009-10-16 2010-10-18 Oberflächenmontierbares drahtloses Package mit offenem Hohlraum für Hochleistungs-HF-Anwendungen, Verfahren zum Herstellen eines HF Halbleiterpackage und einer HF Halbleiterpackagebaugruppe Expired - Fee Related DE102010038246B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/580,304 US8110915B2 (en) 2009-10-16 2009-10-16 Open cavity leadless surface mountable package for high power RF applications
US12/580,304 2009-10-16

Publications (2)

Publication Number Publication Date
DE102010038246A1 DE102010038246A1 (de) 2011-08-25
DE102010038246B4 true DE102010038246B4 (de) 2021-05-27

Family

ID=43878652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010038246.9A Expired - Fee Related DE102010038246B4 (de) 2009-10-16 2010-10-18 Oberflächenmontierbares drahtloses Package mit offenem Hohlraum für Hochleistungs-HF-Anwendungen, Verfahren zum Herstellen eines HF Halbleiterpackage und einer HF Halbleiterpackagebaugruppe

Country Status (2)

Country Link
US (1) US8110915B2 (de)
DE (1) DE102010038246B4 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005013762C5 (de) 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
DE102011088617A1 (de) * 2011-12-14 2013-06-20 Forschungsverbund Berlin E.V. Elektrisch abstimmbares Impedanzanpassnetzwerk eines HF-Leistungstransistors
US20130249073A1 (en) * 2012-03-22 2013-09-26 Hsin Hung Chen Integrated circuit packaging system with support structure and method of manufacture thereof
US8907467B2 (en) 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
WO2013188712A1 (en) 2012-06-14 2013-12-19 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
WO2014011808A1 (en) * 2012-07-13 2014-01-16 Skyworks Solutions, Inc. Racetrack design in radio frequency shielding applications
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
WO2014052796A1 (en) * 2012-09-28 2014-04-03 Skyworks Solutions, Inc. Systems and methods for providing intramodule radio frequency isolation
JP5708613B2 (ja) * 2012-11-01 2015-04-30 株式会社豊田自動織機 モジュール
US9196575B1 (en) * 2013-02-04 2015-11-24 Altera Corporation Integrated circuit package with cavity in substrate
US9741635B2 (en) * 2014-01-21 2017-08-22 Infineon Technologies Austria Ag Electronic component
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
US9536803B2 (en) * 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10453804B2 (en) * 2015-03-19 2019-10-22 Intel Corporation Radio die package with backside conductive plate
US10468399B2 (en) 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
US9629246B2 (en) 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10177064B2 (en) * 2016-08-26 2019-01-08 Qorvo Us, Inc. Air cavity package
CN108269765B (zh) * 2016-12-30 2021-11-26 意法半导体有限公司 半导体传感器封装体
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
US10440813B1 (en) * 2018-06-28 2019-10-08 Nxp Usa, Inc. Microelectronic modules including thermal extension levels and methods for the fabrication thereof
DE102018217607A1 (de) * 2018-10-15 2020-04-16 Continental Automotive Gmbh Halbleiterbauelement-Anordnung, Verfahren zu deren Herstellung sowie Entwärmungseinrichtung
JP2020126921A (ja) * 2019-02-04 2020-08-20 株式会社村田製作所 高周波モジュールおよび通信装置
CN113994464A (zh) * 2019-06-19 2022-01-28 三菱电机株式会社 半导体装置以及电力变换装置
US20230197645A1 (en) * 2021-12-20 2023-06-22 Nxp Usa, Inc. Radio frequency packages containing multilevel power substrates and associated fabrication methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US20030159262A1 (en) * 2002-02-22 2003-08-28 Eliezer Pasternak High frequency device packages and methods
DE60314677T2 (de) * 2002-03-28 2008-04-10 M/A-COM, Inc., Lowell Hermetisch dichtes Gehäuse für ein elektronisches Bauelement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE512710C2 (sv) * 1998-07-08 2000-05-02 Ericsson Telefon Ab L M Kapsel för högeffekttransistorchip för höga frekvenser innefattande en elektriskt och termiskt ledande fläns
US6455925B1 (en) * 2001-03-27 2002-09-24 Ericsson Inc. Power transistor package with integrated flange for surface mount heat removal
US6936917B2 (en) * 2001-09-26 2005-08-30 Molex Incorporated Power delivery connector for integrated circuits utilizing integrated capacitors
DE10223035A1 (de) * 2002-05-22 2003-12-04 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
US7479691B2 (en) * 2005-03-16 2009-01-20 Infineon Technologies Ag Power semiconductor module having surface-mountable flat external contacts and method for producing the same
US7348663B1 (en) * 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
JP4990353B2 (ja) * 2007-03-14 2012-08-01 三菱電機株式会社 高周波パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US20030159262A1 (en) * 2002-02-22 2003-08-28 Eliezer Pasternak High frequency device packages and methods
DE60314677T2 (de) * 2002-03-28 2008-04-10 M/A-COM, Inc., Lowell Hermetisch dichtes Gehäuse für ein elektronisches Bauelement

Also Published As

Publication number Publication date
US20110089529A1 (en) 2011-04-21
DE102010038246A1 (de) 2011-08-25
US8110915B2 (en) 2012-02-07

Similar Documents

Publication Publication Date Title
DE102010038246B4 (de) Oberflächenmontierbares drahtloses Package mit offenem Hohlraum für Hochleistungs-HF-Anwendungen, Verfahren zum Herstellen eines HF Halbleiterpackage und einer HF Halbleiterpackagebaugruppe
DE60026978T2 (de) Mehrchipgehäuse mit integrierten rf-fähigkeiten
DE102011084803B4 (de) Leistungshalbleitervorrichtung
DE102017209770B4 (de) Leistungsmodul mit doppelseitiger Kühlung
DE102013103119B4 (de) PCB-BASIERTER FENSTERRAHMEN FÜR HF-LEISTUNGSPACKAGE, Halbleiterpackage und Verfahren zum Herstellen eines Halbleiterpackage
DE69632003T2 (de) Starre-flexible Leiterplatte mit einer Öffnung für einen isolierten Montierungsbereich
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102015113208A1 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE112018007457B4 (de) Halbleitervorrichtung
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102015118633A1 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102007032775B4 (de) Leistungsverstärker
DE102018205670A1 (de) Hermetisch abgedichtete Moduleinheit mit integrierten Antennen
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102014111533A1 (de) Chipanordnung
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102020126647A1 (de) Leistungselektronikeinheit und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee