DE102010034116B3 - Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden - Google Patents

Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden Download PDF

Info

Publication number
DE102010034116B3
DE102010034116B3 DE102010034116A DE102010034116A DE102010034116B3 DE 102010034116 B3 DE102010034116 B3 DE 102010034116B3 DE 102010034116 A DE102010034116 A DE 102010034116A DE 102010034116 A DE102010034116 A DE 102010034116A DE 102010034116 B3 DE102010034116 B3 DE 102010034116B3
Authority
DE
Germany
Prior art keywords
trench
electrode
layer
insulating layer
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010034116A
Other languages
English (en)
Inventor
Martin Poelzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102010034116A priority Critical patent/DE102010034116B3/de
Priority to US13/207,056 priority patent/US8637367B2/en
Priority to CN201110231061.5A priority patent/CN102376556B/zh
Application granted granted Critical
Publication of DE102010034116B3 publication Critical patent/DE102010034116B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Erzeugen einer Isolationsschicht zwischen einer ersten Elektrode und einer zweiten Elektrode in einem Graben eines Halbleiterkörpers, wobei das Verfahren folgende Merkmale aufweist: – Bereitstellen eines Halbleiterkörpers mit einem darin ausgebildeten Graben (10), wobei in einem unteren Teil (10a) des Grabens (10) eine erste Elektrode (15) ausgebildet ist, – Herstellen einer Isolationsschicht (14) auf der ersten Elektrode (15) und an den Seitenwänden (13) des Grabens (10) in einem oberen Teil (10b) des Grabens (10) derart, dass die Isolationsschicht (14) U-förmig in dem Graben (10) ausgebildet wird, – Erzeugen einer Schutzschicht (18) auf der Isolationsschicht (14, 19) zumindest am Boden des verbleibenden Leerraums (16b) in dem Graben (10), – Entfernen der Isolationsschicht (18) an den Seitenwänden (13) des Grabens (10) im oberen Teil (10b) des Grabens (10), – Entfernen der Schutzschicht (18), – Herstellen einer zweiten Elektrode (20) zumindest auf der Isolationsschicht (14,...

Description

  • Ausführungsbeispiele der Erfindung beziehen sich auf ein Verfahren zum Erzeugen einer Isolationsschicht zwischen einer ersten Elektrode und einer zweiten Elektrode in einem Graben eines Halbleiterkörpers.
  • An Leistungshalbleiterbauelementen werden immer höhere Anforderungen bezüglich der Reduktion von Schaltverlusten gestellt. Insbesondere bei MOSFETs wird ein wesentlicher Anteil der Schaltverluste durch parasitäre Kapazitäten hervorgerufen. Zur Verringerung der parasitären Gate-Drain-Kapazität wird deshalb der Überlappbereich zwischen der Gateelektrode und Drainbereich so gering wie möglich gehalten. Als Beispiel hierfür wird das sogenannte „Dual-Poly” Konzept verwiesen, bei dem in einem Graben MOSFET eine Gateelektrode und eine Feldelektrode angeordnet sind, wie es zum Beispiel aus der US 5998833 A und der WO 02/13257 A2 bekannt ist.
  • Außerdem ist aus der DE 103 41 592 A1 ein Graben-MOSFET bekannt, bei dem eine niedrige Gate-Drain-Kapazität durch eine abgeschrägte Unterkante der Gate-Elektrode erreicht wird.
  • Bei dem „Dual-Poly” Konzept kommt aber eine zusätzliche parasitäre Kapazität zwischen der Gateelektrode und der Feldelektrode zum Tragen, die im Falle eines hohen Feldelektrodenwiderstands zu einer Kopplung der Gateelektrode mit der Feldelektrode führen kann. Dies fördert zum Beispiel bei sogenannten „Buck-Converter” das Wiedereinschalten des MOSFETs an der Niedervoltklemme. Dieses Wiedereinschalten würde aber zu zusätzlichen Schaltverlusten führen. Es besteht somit die Anforderung ein „Dual-Poly” Konzept mit einer geringen Gate-Feldelektroden-Kapazität bereitzustellen. Dies kann beispielsweise durch eine dicke Dielektrikumsschicht (Isolationsschicht) zwischen der Gateelektrode und der Feldelektrode erreicht werden. Die Herstellung einer solchen dicken Dieelektrikumsschicht (Isolationsschicht) erweist sich jedoch aufgrund der strukturellen Rahmenbedingungen bei einem Leistungshalbleiterbauelement als schwierig.
  • Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen einer dicken Isolationsschicht zwischen einer Gateelektrode und einer Feldelektrode im Graben eines Graben MOSFETs bereitzustellen.
  • Die Erfindung wird charakterisiert durch den unabhängigen Anspruch 1. Weiterbildungen der Erfindung finden sich in den abhängigen Ansprüchen.
  • Die Ausführungsformen der Erfindung beziehen sich im Allgemeinen auf ein Verfahren zum Erzeugen einer Isolationsschicht zwischen einer ersten Elektrode und einer zweiten Elektrode in einem Graben eines Halbleiterkörpers, wobei das Verfahren folgende Merkmale aufweist: Bereitstellen eines Halbleiterkörpers mit einem darin ausgebildeten Graben, wobei in einem unteren Teil des Grabens eine erste Elektrode ausgebildet ist, Herstellen einer Isolationsschicht auf der ersten Elektrode und an den Seitenwänden des Grabens in einem oberen Teil des Grabens derart, dass die Isolationsschicht U-förmig in dem Graben ausgebildet wird, Erzeugen einer Schutzschicht auf der Isolationsschicht zumindest am Boden des verbleibenden Leerraums in dem Graben, und Entfernen der Isolationsschicht an den Seitenwänden des Grabens im oberen Teil des Grabens, Entfernen der Schutzschicht, Herstellen einer zweiten Elektrode zumindest auf der Isolationsschicht über der ersten Elektrode.
  • Durch die Verwendung der Schutzschicht kann eine dicke Isolationsschicht zwischen den beiden übereinanderliegenden Elektroden hergestellt werden. Die Schutzschicht verhindert den Abtrag der Isolationsschicht über der ersten Elektrode bei einem Entfernungsschritt der Isolationsschicht an anderen Stellen. Die Schutzschicht erhält also die ursprünglich hergestellte Isolationsschicht der ersten Elektrode. Eine definiert erzeugte Dicke der Isolationsschicht bleibt somit zwischen den beiden Elektroden erhalten. Das Verfahren ermöglicht somit durch Herstellung einer Isolationsschicht mit einer gezielt eingestellten Dicke eine zuverlässige und mit hoher Präzision einstellbare Realisierung einer geringen Feldelektroden-Gateelektroden-Koppelkapazität.
  • Eine Ausführungsform der Erfindung sieht vor, dass die Herstellung der Isolationsschicht durch Abscheidung eines Isolationsmaterials auf der ersten Elektrode und an den Seitenwänden des Grabens erfolgt. Durch den Abscheideprozess kann in einfacher Weise eine dicke Isolationsschicht hergestellt werden. Insbesondere geeignet ist dafür eine TEOS-Abscheidung. Eine vorteilhafte Ausgestaltung des Verfahrens ist es, wenn die Herstellung der Isolationsschicht in dem Graben konform erfolgt, weil dadurch die weitere Verfahrensführung, insbesondere die Herstellung der zweiten Elektrode, in gewünschter Weise wesentlich vereinfacht wird.
  • In einem Ausführungsbeispiel der Erfindung wird die Schutzschicht aus einem Material hergestellt, das zu der Isolationsschicht selektiv ätzbar ist. Somit kann die Isolationsschicht selektiv gegenüber der Schutzschicht als auch gegenüber dem Halbleiterkörper entfernt werden und die Schutzschicht kann ebenfalls selektiv zur Isolationsschicht entfernt werden, so dass an den bevorzugten Stellen zwischen den beiden Elektroden die dicke Isolationsschicht hergestellt werden kann. Selektive Ätzbarkeit liegt vor, wenn zwei Materialien mit der gleichen Ätzung eine Ätzrate im Verhältnis von ≥ 10:1 aufweisen, das heißt ein Material mindestens zehnmal schneller geätzt wird als das andere Material.
  • Weitere Ausführungsformen der Erfindung sehen zum Beispiel vor, dass die Schutzschicht aus einem kohlenstoffhaltigen Material hergestellt wird und insbesondere dass das kohlenstoffhaltige Material Carbon oder ein Polymer ist.
  • In einer Ausführungsvariante der Erfindung wird die Schutzschicht nicht nur am Boden des verbleibenden Leerraums in dem Graben erzeugt, sondern die Schutzschicht verfüllt den verbleibenden Leerraum in dem Graben vollständig. Dadurch kann die Schutzschicht besonders einfach durch zum Beispiel Einfüllen eines flüssigen Lacks erzeugt werden.
  • Das erfindungsgemäße Verfahren eignet sich insbesondere zur Erzeugung von Isolationsschichten mit einer Dicke D ≥ 200 nm.
  • Ausführungsbeispiele der Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Figuren näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird. Ferner sind die Figuren nicht notwendigerweise maßstabsgerecht, der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips.
  • Kurze Beschreibung der Figuren:
  • 1 zeigt einen beispielhaften zeitlichen Ablauf des erfindungsgemäßen Verfahrens.
  • 2 zeigt Querschnittansichten a bis g von ausgewählten Zwischenergebnissen einer Ausführungsform des Verfahrens.
  • Detaillierte Beschreibung
  • In 1 ist ein zeitlicher Ablauf eines Ausführungsbeispiels des Verfahrens dargestellt. In einem ersten Schritt wird ein Halbleiterkörper mit einem darin ausgebildeten Graben bereitgestellt, wobei in einem unteren Teil des Grabens eine erste Elektrode ausgebildet ist. In einem nachfolgenden Schritt wird eine Isolationsschicht auf der ersten Elektrode und an den Seitenwänden des Grabens derart hergestellt, dass die Isolationsschicht u-förmig in dem Graben ausgebildet wird.
  • Daraufhin wird in einem weiteren Schritt eine Schutzschicht auf der Isolationsschicht zumindest am Boden des verbleibenden Leerraums in dem Graben erzeugt.
  • Nachfolgend wird die Isolationsschicht an den Seitenwänden des Grabens im oberen Teil des Grabens zumindest teilweise entfernt.
  • Nach diesem Schritt wird die Schutzschicht entfernt.
  • Hinterher wird noch eine zweite Elektrode zumindest auf der Isolationsschicht über der ersten Elektrode hergestellt.
  • Die vorher genannten Einzelschritte sind nicht notwendigerweise zeitlich unmittelbar aneinander gereiht. Es können auch noch weitere hier nicht genannte Zwischenschritte vorgesehen werden, wie zum Beispiel der Ausbildung eines Gateoxids an den Seitenwänden.
  • Ein weiteres, in den zeitlichen Ablauf der 1 passendes Ausführungsbeispiel des Verfahrens ist in ausgewählten Einzelschritten anhand der 2a bis 2g dargestellt.
  • In 2a ist in einer schematischen Querschnittsansicht ein in einem Halbleiterkörper hergestellter Graben 10 gezeigt. Der in dem Halbleiterkörper erzeugte Graben 10 erstreckt sich dabei von einer Oberfläche 11 des Halbleiterkörpers zumindest nahezu senkrecht in den Halbleiterkörper hinein. Sowohl am Boden 12 des Grabens als auch an den Seitenwänden 13 und auf der Oberfläche 11 des Halbleiterkörpers ist ein dickes Felddielektrikum 14 ausgebildet, das üblicherweise aus der Gasphase abgeschieden wird und beispielsweise eine SiO2 Schicht ist.
  • Auf diesem dicken Felddielektrikum 14 ist im unteren Teil 10a des Grabens 10 eine erste Elektrode 15 (Feldelektrode) ausgebildet. Die erste Elektrode 15 kann zum Beispiel aus dotiertem polykristallinem Silizium oder aus einem anderen leitfähigen Material hergestellt werden. Dazu wird üblicherweise der verbleibende Graben auf dem dicken Felddielektrikum mit dem leitfähigen Elektrodenmaterial verfüllt und anschließend die Elektrode durch Entfernung des Elektrodenmaterials in einem oberen Teil 10b des Grabens ausgebildet. Die Entfernung kann dabei durch eine entsprechende Fototechnik zur Maskierung der Oberfläche 10 und einer selektiven Ätzung des Elektrodenmaterials erfolgen. Nach dem Entfernen der Maske, in der Regel eine Lackschicht, gelangt man zum Zwischenergebnis wie in 2a dargestellt.
  • Eine typische Breite zwischen den Grabenseitenwänden 13 für eine solche Elektrode beträgt zum Beispiel ca. 300 nm. Die so entstandene Elektrode füllt den verbleibenden Rest des unteren Teils 10a des Grabens 10 zwischen dem dicken Felddielektrikum 14 vollständig aus. Im oberen Teil 10b des Grabens 10 verbleibt dagegen zwischen dem dicken Felddielektrikum 14 ein Leerraum 16 in dem Graben 10.
  • 2b zeigt in einer schematischen Querschnittsansicht den Zustand in dem Graben 10, nachdem das dicke Felddielektrikum an der Oberfläche 11 und an den Seitenwänden 13 im oberen Teil 10b des Grabens bis auf eine dünne Restschicht 14a entfernt wurde. Die Restschicht 14a kann entweder durch nicht vollständiges Entfernen des dicken Felddielektrikums 14 erzeugt werden. Alternativ kann die Restschicht 14a auch durch erneutes Erzeugen nach dem vollständigen Entfernen des Felddielektrikums 14 im oberen Teil 10b des Grabens 10 auf den Seitenwänden 13 ausgebildet werden, zum Beispiel durch thermische Oxidation. In einer weiteren Ausführungsform kann die Restschicht 14a auch vollständig entfernt sein, so dass nur die blanken Seitenwände 13 des Halbleiterkörpers in dem oberen Teil 10b des Grabens 10 nach dem Entfernen des dicken Felddielektrikums 14 übrig bleiben.
  • Das zumindest teilweise Entfernen des dicken Felddielektrikums 14 im oberen Teil 10b des Grabens 10 und an der Oberfläche 11 des Halbleiterkörpers erfolgt in der Regel mit einem nasschemischen Ätzverfahren. Dadurch wird aber auch ein Teil des dicken Felddielektrikums 14 im unteren Teil 10a des Grabens zwischen der Feldelektrode 15 und der Seitenwand 13 dreieickförmig abgetragen. Somit erstreckt sich ein oberer Teil 15a der Feldelektrode 15 in den so geschaffenen vergrößerten Leerraum 16a innerhalb des Grabens 10. Der vergrößerte Leerraum 16a weist eine Breite B auf, die maximal der Grabenbreite entspricht.
  • In 2c ist ein Zustand im Verfahrensablauf gezeigt, nachdem eine Isolationsschicht 17 in dem vergrößerten Leerraum 16a auf der ersten Elektrode 15 und an den Seitenwänden 13 des Grabens 10 in dem oberen Teil 10b des Grabens 10 derart hergestellt wurde, dass die Isolationsschicht 17 U-förmig in dem Graben 10 ausgebildet ist. Somit verbleibt in dem Graben 10 ein verkleinerter Leerraum 16b zwischen der Isolationsschicht 17.
  • Die Herstellung der Isolationsschicht 17, in der Regel einer SiO2-Schicht, erfolgt beispielsweise über ein Abscheideverfahren. Die Isolationsschicht 17 wird dabei also durch Abscheidung des Isolationsmaterials auf der ersten Elektrode 15 und an den Seitenwänden 13 des Grabens 10 erzeugt. Als geeignetes Abscheideverfahren ist dabei zum Beispiel das TEOS (Tetraethylorthosilicat) Abscheideverfahren oder ein silanbasiertes Abscheideverfahren zu nennen. Von Vorteil ist es, wenn die Herstellung der Isolationsschicht soweit konform erfolgt, dass eine lückenlose Isolationsschicht zum Beispiel auch in dem Bereich entlang des oberen Teils 15a der ersten Elektrode 15 und auf dem Felddielektrikum 14 entsteht. Die Isolationsschicht 17 oberhalb der ersten Elektrode 15 weist in der Regel zumindest eine Dicke D ≥ 200 nm auf, um eine ausreichende Erniedrigung der parasitären Kapazität zwischen der ersten und der zweiten Elektrode zu gewährleisten. Die maximale erreichbare Dicke D ist durch die Breite B des Leerraums 16a limitiert und folgt der Beziehung D < ½B. Um die Möglichkeit zur Ausbildung einer Schutzschicht 18 auf der Isolationsschicht 17 innerhalb des Grabens 10 bei einer konformen Abscheidung der Isolationsschicht 17 in dem Graben 10 zu gewährleisten, wird allerdings ein verbleibender Leerraum 16b mit einer Breite B' benötigt. Die maximal erreichbare Dicke D der Isolationsschicht 17 folgt dann der Beziehung D ≤ ½B – B'.
  • Die Breite B' kann in einigen Ausführungsformen beispielsweise 50 nm betragen, und die Breite B beispielsweise 500 nm, somit wäre in diesem Ausführungsbeispiel die maximale Dicke D der Isolationsschicht 17 200 nm.
  • 2d zeigt ein Zwischenergebnis im Verfahren zum Erzeugen einer Isolationsschicht zwischen einer ersten Elektrode und einer zweiten Elektrode, nachdem in dem verbleibenden Leeraum 16b des Grabens 10 eine Schutzschicht 18 auf der Isolationsschicht 19 erzeugt wurde. Die Isolationsschicht 19 setzt sich dabei im gezeigten Beispiel zusammen aus dem ursprünglichen Felddielektrikum 14, der eventuell verbleibenden oder neu erzeugten Restschicht 14a und der Isolationsschicht 17. Insbesondere wenn die verwendeten Materialien der Einzelschichten 14, 14a und 17 gleich sind, verschwinden die Grenzen dieser Einzelschichten nahezu vollständig, was durch eine einheitliche Isolationsschicht 19 in 2d schematisch dargestellt wird.
  • Die in dem verbleibenden Leerraum 16b des Grabens 10 erzeugte Schutzschicht sollte zumindest die Isolationsschicht 19 über der ersten Elektrode 15 bedecken, um deren Erhaltung bei einem späteren Abtragungsprozess zu sichern. Im dargestellten Beispiel verfüllt die Schutzschicht den Leerraum 16b sogar vollständig. Die Schutzschicht wird Vorteilhafterweise aus einem Material hergestellt, das zu der Isolationsschicht 19 selektiv ätzbar ist. Beispielsweise wird als Material für die Schutzschicht 18 ein Lack beziehungsweise ein kohlenstoffhaltiges Material wie zum Beispiel Carbon oder ein Polymer verwendet, das beispielsweise in flüssiger Form in den Leerraum 16b und auf der oberen Hauptoberfläche der Isolationsschicht 19 aufgeschleudert und ausgehärtet wird. Anschließend erfolgt zum Beispiel eine Lackrückätzung mit Endpunkt auf der Hauptoberfläche der Isolationsschicht, so dass ein Lackstöpsel in den Leerraum 16b verbleibt, während die Hauptoberfläche der Isolationsschicht 19 freiliegt.
  • In 2e ist nun ein fortgeschrittener Zustand im Verfahrensablauf dargestellt, bei dem die Isolationsschicht 19 entlang des Schutzschichtstöpsels 18 in dem Leerraum 16b von der Hauptoberfläche ausgehend bis in den Graben 10 hinein entfernt wurde. Die Entfernung erfolgt dabei in der Regel durch ein selektives Ätzen der Isolationsschicht 19 gegenüber dem Halbleiterkörper und der Schutzschicht 18. Insbesondere bei Verwendung eines Lackes als Schutzschicht 18 und einer SiO2-Isolationsschicht 19 kann die selektive Ätzung zunächst des Lackes und anschließend die selektive Ätzung der SiO2 Isolationsschicht 19 durch ledigliches Umstellen der Ätzparameter im selben Ätzprozess erreicht werden. Dieser Ätzprozess erfolgt bevorzugt nur soweit, dass die Schutzschicht 18 in dem Graben 10 nicht vollständig freiliegt sondern zumindest noch teilweise in der Isolationsschicht 19 steckt.
  • Wie in 2e dargestellt, verbleibt im Ergebnis dieses selektiven Ätzprozesses ein nahezu vollständig freigelegter Schutzschichtstöpsel 18 oberhalb der ersten Elektrode 15 mit einer weiteren in seiner ursprünglichen Dicke D vorhandenen Isolationsschicht 19 auf der ersten Elektrode 15. Die Oberfläche 11 des Halbleiterkörpers 10 und ein Teil der Seitenflächen 13 des Halbleiterkörpers in dem oberen Teil 10b des Grabens 10 liegen frei.
  • Wie in 2f dargestellt, wird die Schutzschicht 18 entfernt. Dies geschieht in der Regel wieder im gleichen Ätzprozess, wie vorher beschrieben, durch erneutes Umstellen der Ätzparameter. Der Lack wird beispielsweise dabei verascht. Es kann aber auch ein separater Entfernungsprozess verwendet werden. Danach erfolgt eine Erzeugung einer dünnen Isolationsschicht 21, beispielsweise eines Gatedielektrikums, an den freiliegenden Seitenwänden 13 des Halbleiterkörpers, wie in 2f dargestellt. Der nunmehr freibleibende Leerraum 16c des Grabens 10 oberhalb der ersten Elektrode 15 wird dann mit einer zweiten Elektrode 20 ausgefüllt. Die Erzeugung der zweiten Elektrode 20 erfolgt in der Regel nach einem bekannten Verfahren zum Beispiel zur Erzeugung einer Gateelektrode aus Polysilizium. Optional kann auch noch eine dünne Isolationsschicht oberhalb dieser zweiten Elektrode 20 in dem Graben 10 erzeugt werden.
  • Wie in 2g dargestellt, ergibt sich dabei eine Anordnung von zwei Elektroden 15 und 20 in einem Graben 10 eines Halbleiterkörpers. Die erste Elektrode 15 ist in einem unteren Teil 10a des Grabens angeordnet und von dem Halbleiterkörper durch eine dicke Dieelektrikumsschicht 19 getrennt. Die erste Elektrode 15 kann beispielsweise als Feldelektrode eines Leistungshalbleiterbauelements dienen, wobei die Feldelektrode 15 dann einer niedrig dotierten Driftstrecke in dem Halbleiterkörper des Leistungshalbleiterbauelements, wie zum Beispiel einem Leistungs-MOSFET, gegenüberliegt. Die Feldelektrode erlaubt eine höhere Dotierstoffkonzentration in der Driftstrecke für einen kleineren RDSon bei gleichzeitig hoher Durchbruchsspannung im Sperrfall.
  • Oberhalb der ersten Elektrode 15 ist, wie in 2g dargestellt, die zweite Elektrode 20, im Falle eines MOSFETs zum Beispiel die Gateelektrode, angeordnet. Die zweite Elektrode 20 ist durch die dünne Isolationsschicht 21, zum Beispiel Gateoxid, von dem Kanalgebiet des beispielhaften MOSFETs getrennt.
  • Die beiden Elektroden 20 und 15 sind voneinander durch die erfindungsgemäß hergestellte Isolationsschicht 19 mit einer definierten Dicke D getrennt.
  • Bedingt durch den Herstellprozess entsteht in der zweiten Elektrode 20 am zur ersten Elektrode 15 hin ausgerichteten Boden eine Stufe. Die Stufe bildet sich aus, wenn die selektive Ätzung der Isolationsschicht 19 entlang der Schutzschicht 18 vor Erreichung des unteren Endes der Schutzschicht 18 gestoppt wird, wie in 2e angedeutet.

Claims (10)

  1. Verfahren zum Erzeugen einer Isolationsschicht zwischen einer ersten Elektrode und einer zweiten Elektrode in einem Graben eines Halbleiterkörpers, wobei das Verfahren folgende Merkmale aufweist: – Bereitstellen eines Halbleiterkörpers mit einem darin ausgebildeten Graben (10), wobei in einem unteren Teil (10a) des Grabens (10) eine erste Elektrode (15) ausgebildet ist, – Herstellen einer Isolationsschicht (14) auf der ersten Elektrode (15) und an den Seitenwänden (13) des Grabens (10) in einem oberen Teil (10b) des Grabens (10) derart, dass die Isolationsschicht (14) U-förmig in dem Graben (10) ausgebildet wird, – Erzeugen einer Schutzschicht (18) auf der Isolationsschicht (14, 19) zumindest am Boden des verbleibenden Leerraums (16b) in dem Graben (10), – Entfernen der Isolationsschicht (18) an den Seitenwänden (13) des Grabens (10) im oberen Teil (10b) des Grabens (10), – Entfernen der Schutzschicht (18), – Herstellen einer zweiten Elektrode (20) zumindest auf der Isolationsschicht (14, 19) über der ersten Elektrode (15).
  2. Verfahren nach Anspruch 1, bei dem die Herstellung der Isolationsschicht (18) durch Abscheidung eines Isolationsmaterials auf der ersten Elektrode (15) und an den Seitenwänden (13) des Grabens (10) erfolgt.
  3. Verfahren nach Anspruch 2, bei dem die Abscheidung durch eine TEOS-Abscheidung erfolgt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Herstellung der Isolationsschicht (14, 19) konform erfolgt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schutzschicht (18) aus einem Material hergestellt wird, das zu der Isolationsschicht (14, 19) selektiv ätzbar ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schutzschicht (18) den verbleibenden Leerraum (16b) in dem Graben (10) auf der Isolationsschicht (14, 19) vollständig verfüllt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Isolationsschicht (18) mit einer Dicke D ≥ 200 nm hergestellt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Entfernen der Isolationsschicht (14, 19) durch selektives Ätzen gegenüber dem Halbleiterkörper und der Schutzschicht (18) erfolgt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schutzschicht (18) aus einem kohlenstoffhaltigen Material hergestellt wird.
  10. Verfahren nach Anspruch 9, bei dem das kohlenstoffhaltige Material Carbon oder ein Polymer ist.
DE102010034116A 2010-08-12 2010-08-12 Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden Active DE102010034116B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102010034116A DE102010034116B3 (de) 2010-08-12 2010-08-12 Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden
US13/207,056 US8637367B2 (en) 2010-08-12 2011-08-10 Method for producing an insulation layer between two electrodes
CN201110231061.5A CN102376556B (zh) 2010-08-12 2011-08-12 用于在两个电极之间产生绝缘层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010034116A DE102010034116B3 (de) 2010-08-12 2010-08-12 Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden

Publications (1)

Publication Number Publication Date
DE102010034116B3 true DE102010034116B3 (de) 2012-01-12

Family

ID=45372799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010034116A Active DE102010034116B3 (de) 2010-08-12 2010-08-12 Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden

Country Status (3)

Country Link
US (1) US8637367B2 (de)
CN (1) CN102376556B (de)
DE (1) DE102010034116B3 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216439B (zh) * 2017-07-03 2020-11-13 无锡华润上华科技有限公司 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法
JP7118914B2 (ja) 2019-03-15 2022-08-16 株式会社東芝 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10341592A1 (de) * 2002-07-31 2005-04-07 Infineon Technologies Ag Leistungstransistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
GB0010041D0 (en) * 2000-04-26 2000-06-14 Koninkl Philips Electronics Nv Trench semiconductor device manufacture
US7091573B2 (en) 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
WO2010008617A1 (en) * 2008-07-15 2010-01-21 Maxpower Semiconductor Inc. Mosfet switch with embedded electrostatic charge

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10341592A1 (de) * 2002-07-31 2005-04-07 Infineon Technologies Ag Leistungstransistor

Also Published As

Publication number Publication date
US20120037979A1 (en) 2012-02-16
CN102376556B (zh) 2016-08-03
CN102376556A (zh) 2012-03-14
US8637367B2 (en) 2014-01-28

Similar Documents

Publication Publication Date Title
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE102006037510B3 (de) Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102015211087A1 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE102007030021B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
DE102007025326B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE102010046213B3 (de) Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
DE102010034116B3 (de) Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE112015003603T5 (de) Split-Gate-Halbleitervorrichtung mit L-förmigem Gate
DE102011090165B4 (de) Erhöhte Integrität von Metallgatestapeln mit großem ε durch Bewahren eines Lackmaterials über Endbereichen von Gateelektrodenstrukturen
DE10361715B4 (de) Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet
DE102007052167B4 (de) Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
DE102011004672B4 (de) SOI-Halbleiterbauelement mit einer Substratdiode mit reduzierter Metallsilizidleckage
DE10306315A1 (de) Halbleitervorrichtung und entsprechendes Herstellungsverfahren
DE102008034789A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
DE102004063991B4 (de) Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors
DE10230715B4 (de) Verfahren zur Herstellung eines Vertikaltransistors
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
EP3042391A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug
DE19957303B4 (de) MOS-Transistor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120413