DE102010000951B4 - Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren - Google Patents

Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren Download PDF

Info

Publication number
DE102010000951B4
DE102010000951B4 DE102010000951.2A DE102010000951A DE102010000951B4 DE 102010000951 B4 DE102010000951 B4 DE 102010000951B4 DE 102010000951 A DE102010000951 A DE 102010000951A DE 102010000951 B4 DE102010000951 B4 DE 102010000951B4
Authority
DE
Germany
Prior art keywords
bonding
power semiconductor
bonding wire
semiconductor module
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010000951.2A
Other languages
English (en)
Other versions
DE102010000951A1 (de
Inventor
Dr. Siepe Dirk
Mark Essert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102010000951.2A priority Critical patent/DE102010000951B4/de
Publication of DE102010000951A1 publication Critical patent/DE102010000951A1/de
Application granted granted Critical
Publication of DE102010000951B4 publication Critical patent/DE102010000951B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Leistungshalbleitermodul mit einem Schaltungsträger (2), der ein Isoliersubstrat (20) umfasst, sowie eine auf dem Isoliersubstrat (20) angeordnete, flächige, strukturierte Metallisierung (21), wobei- die strukturierte Metallisierung (21) einen zusammenhängenden Abschnitt (31) aufweist;- wenigstens ein Bonddraht (4, 4', 4") vorhanden ist, von denen jeder an einer ersten Bondstelle (41, 41', 41") und an einer zweiten Bondstelle (42, 42', 42") an den zusammenhängenden Abschnitt (31) gebondet ist;- der zusammenhängende Abschnitt (31) eine Engstelle (25) aufweist, an der der Leitungsquerschnitt des zusammenhängenden Abschnitts (31) lokal verringert ist, wobei der zumindest eine Bonddraht (4, 4', 4") die Engstelle (25) vollständig oder teilweise elektrisch überbrückt.

Description

  • Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren
  • Die Erfindung betrifft ein Leistungshalbleitermodul. Leistungshalbleitermodule umfassen üblicherweise einen oder mehrere Leistungshalbleiterchips, die auf einem Schaltungsträger, beispielsweise einer Leiterplatte, montiert sind. Aufgrund der zunehmenden Integrationsdichte und der kontinuierlichen Steigerung der Leistungsdichte der Leistungshalbleiterchips bei gleichbleibender Grundfläche des Schaltungsträgers kommt es zu einer Reihe neuartiger Probleme. Infolge ansteigender Ströme bei gleicher Grundfläche des Schaltungsträgers erhöht sich in dessen Leiterbahnen die Stromdichte, was zu einer unerwünschten Erwärmung des Leistungshalbleitermoduls führen kann. In Extremfällen, wenn für eine Leiterbahn aus layouttechnischen Gründen nur wenig Platz zur Verfügung steht, kann es vorkommen, dass die erforderliche Stromtragfähigkeit nicht mehr gegeben ist. Um dem zu begegnen, könnte zwar die Dicke der Leiterbahn erhöht werden, allerdings steigen hierdurch die Kosten für die in der Regel sehr hochwertigen Schaltungsträger, bei denen es sich beispielsweise um metallisierte Keramiksubstrate handeln kann, erheblich an.
  • Aus der US 2003 / 0 080 416 A1 ist ein Halbleiterchip mit mehreren elektrisch zueinander parallel geschalteten Metallisierungsebenen bekannt. Zur Verringerung des Leitungswiderstandes ist außerdem ein Bonddraht an zwei Bondstellen auf die oberste dieser Metallisierungsebenen gebondet.
  • Die DE 10 2005 039 940 B4 beschreibt ein Leistungshalbleiterbauelement mit einer Metallisierung, die mit Hilfe von mehreren elektrisch parallel geschalteten Bonddrähten, die außerdem parallel zueinander verlaufen, auf eine Leiterbahn gebondet ist. Hierzu ist jeder der Bonddrähte an mehreren Bondfüßen an die Metallisierung gebondet. Um eine möglichst homogene Stromeinleitung in die Metallisierung zu erreichen, sind die Bondfüße schachbrettartig angeordnet.
  • Die US 5 027 192 A zeigt eine Anordnung mit einem Keramiksubstrat, das eine Metallisierung aufweist, auf die ein Streifenleiter aufgebracht ist. Der Streifenleiter weist eine untere Metallisierung und eine obere Metallisierung auf, sowie eine zwischen diesen befindliche Isolationsschicht. Auf der dem Substrat abgewandten oberen Metallisierung des Streifenleiters befindet sich mehrere MOSFETs, deren Gate- und Source-Anschlüsse mittels jeweils eines einzigen Bonddrahtes an eine weitere Metallisierung des Keramiksubstrats gebondet ist.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Leistungshalbleitermodul bereitzustellen, bei dem auch hohe Modulströme keine übermäßige Temperaturerhöhung bewirken und das eine ausreichende Stromtragfähigkeit aufweist. Eine weitere Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls bereitzustellen. Diese Aufgaben werden durch Leistungshalbleitermodule gemäß den Patentansprüchen 1 und 5 bzw. durch Verfahren zur Herstellung eines Leistungshalbleitermoduls gemäß den Patentansprüchen 11 und 12 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Gemäß einem ersten Aspekt der Erfindung weist ein Leistungshalbleitermodul einen Schaltungsträger auf, der ein Isoliersubstrat umfasst, sowie eine auf dem Isoliersubstrat angeordnete, flächige, strukturierte Metallisierung. Die strukturierte Metallisierung umfasst einen zusammenhängenden Abschnitt, d.h. alle Stellen des zusammenhängenden Abschnitts sind elektrisch leitend miteinander verbunden. Außerdem ist wenigstens ein Bonddraht vorgesehen, von denen jeder an einer ersten Bondstelle und einer zweiten Bondstelle an den zusammenhängenden Abschnitt gebondet ist. Der zusammenhängende Abschnitt weist eine Engstelle auf, an der der Leitungsquerschnitt des zusammenhängenden Abschnitts lokal verringert ist, wobei der zumindest eine Bonddraht die Engstelle vollständig oder teilweise elektrisch überbrückt. Durch eine derartige Anordnung ist ein jeder der Bonddrähte zumindest zu einem Teil des zusammenhängenden Abschnitts elektrisch parallel geschaltet, was eine Reduzierung des elektrischen Widerstandes und damit einhergehend eine Reduzierung der Verlustwärme bewirkt.
  • Gemäß einem weiteren Aspekt der Erfindung ist es vorgesehen, einen oder mehrere einzelne Bonddrahtabschnitte einzusetzen, von denen jeder nur an jeweils genau einer Stelle an den zusammenhängenden Abschnitt gebondet ist keine weitere Bondstelle aufweist. Da der Bonddraht im Bereich der Bondstelle während des Bondvorgangs flachgedrückt wird, besitzt er im Bereich der Bondstelle einen flächigen Kontakt zu dem zusammenhängenden Abschnitt, so dass sich auch bei dieser Anordnung eine elektrische Parallelschaltung zwischen dem Bonddraht und zumindest einem Teil des zusammenhängenden Abschnitts ergibt.
  • Bei einem weiteren Aspekt betreffend ein Verfahren zur Herstellung eines Leistungshalbleitermoduls wird ein Schaltungsträger bereitgestellt, der ein Isoliersubstrat umfasst, sowie eine auf dem Isoliersubstrat angeordnete, flächige, strukturierte Metallisierung, die einen zusammenhängenden Abschnitt mit einer Engstelle aufweist, an der der Leitungsquerschnitt des zusammenhängenden Abschnitts lokal verringert ist. Außerdem wird wenigstens ein Bonddraht bereitgestellt. Für jeden der Bonddrähte werden auf dem zusammenhängenden Abschnitt eine erste Bondstelle und eine zweite Bondstelle festgelegt. Anschließend wird an der ersten Bondstelle eine erste Bondverbindung zwischen dem Bonddraht und dem zusammenhängenden Abschnitt hergestellt, sowie an der zweiten Bondstelle eine zweite Bondverbindung zwischen dem Bonddraht und dem zusammenhängenden Abschnitt, so dass der Bonddraht die Engstelle vollständig oder teilweise elektrisch überbrückt.
  • Gemäß einem weiteren Verfahren zur Herstellung eines Leistungshalbleitermoduls wird ein Schaltungsträger bereitgestellt, der ein Isoliersubstrat umfasst, sowie eine auf dem Isoliersubstrat angeordnete, flächige, strukturierte Metallisierung, die einen zusammenhängenden Abschnitt aufweist. Außerdem wird wenigstens ein Bonddraht bereitgestellt. Bei einem jedem der Bonddrähte wird genau eine Bondverbindung als einzige Bondverbindung dieses Bonddrahtes.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren beispielhaft erläutert. Es zeigen:
    • 1 eine Draufsicht auf einen Abschnitt eines Schaltungsträgers, der mit einer strukturierten Metallisierung versehen ist, die einen zusammenhängenden Abschnitt aufweist;
    • 2 einen Vertikalschnitt durch den in 1 gezeigten Abschnitt eines Schaltungsträgers in einer Schnittebene A-A;
    • 3 eine Draufsicht auf den in den 1 und 2 gezeigten Abschnitt eines Schaltungsträgers, bei dem auf den zusammenhängenden Abschnitt der Schaltungsträgermetallisierung ein Bonddraht gebondet und dadurch zu einem Teilbereich des zusammenhängenden Abschnitts elektrisch parallel geschaltet ist;
    • 4 eine alternative Ausgestaltung des in 3 gezeigten Schaltungsträgers, bei der sich der Bonddraht an einer anderen Position befindet;
    • 5 eine Seitenansicht sowohl für den in 3 als auch den in 4 gezeigten, bestückten Schaltungsträgerabschnitt;
    • 6 eine weitere alternative Ausgestaltung des in den 1 bis 5 gezeigten Schaltungsträgerabschnitts, bei dem mehrere Bonddrähte elektrisch parallel geschaltet sind;
    • 7A den in 1 gezeigten Schaltungsträgerabschnitt, auf dem zur Bondung mehrerer Bonddrähte jeweils zwei Bondstellen festgelegt sind;
    • 7B den Schaltungsträgerabschnitt gemäß 7A während der Ermittlung des elektrischen Widerstands, den der zusammenhängende Metallisierungsabschnitt zwischen zwei benachbarten Bondstellen für einen ersten Bonddraht aufweist;
    • 7C den Schaltungsträgerabschnitt gemäß 7A während der Ermittlung des elektrischen Widerstands, den der zusammenhängende Metallisierungsabschnitt zwischen zwei benachbarten Bondstellen für einen zweiten Bonddraht aufweist;
    • 7D den Schaltungsträgerabschnitt gemäß 7A während der Ermittlung des elektrischen Widerstands, den der zusammenhängende Metallisierungsabschnitt zwischen zwei benachbarten Bondstellen für einen dritten Bonddraht aufweist;
    • 7E den Schaltungsträgerabschnitt gemäß 7A nach dem Bonden eines ersten, eines zweiten und eines dritten Bonddrahtes an die jeweils vorgesehenen Bondstellen des zusammenhängenden Abschnitts während der Ermittlung des elektrischen Widerstands, den die Parallelschaltung aus dem zusammenhängenden Metallisierungsabschnitt und dem ersten, dem zweiten und dem dritten Bonddraht - gemessen zwischen den Bondstellen des ersten Bonddrahtes - aufweist;
    • 7F den mit einem ersten, einem zweiten und einem dritten Bonddraht bestückten Schaltungsträgerabschnitt gemäß 7E während der Ermittlung des elektrischen Widerstands, den die Parallelschaltung aus dem zusammenhängenden Metallisierungsabschnitt und dem ersten, dem zweiten und dem dritten Bonddraht - gemessen zwischen den Bondstellen des zweiten Bonddrahtes - aufweist;
    • 7G den mit einem ersten, einem zweiten und einem dritten Bonddraht bestückten Schaltungsträgerabschnitt gemäß den 7E und 7F während der Ermittlung des elektrischen Widerstands, den die Parallelschaltung aus dem zusammenhängenden Metallisierungsabschnitt und dem ersten, dem zweiten und dem dritten Bonddraht - gemessen zwischen den Bondstellen des dritten Bonddrahtes - aufweist;
    • 8 eine Draufsicht auf einen Schaltungsträger, bei dem auf einen zusammenhängenden Metallisierungsabschnitt mehrere Bonddrähte gebondet und dadurch elektrisch parallel geschaltet sind, wobei ein jeder der Bonddrähte an mehr als zwei Bondstellen an den zusammenhängenden Abschnitt gebondet ist;
    • 9 eine Draufsicht auf einen Abschnitt eines Schaltungsträgers, dessen obere Metallisierung einen zusammenhängenden Abschnitt aufweist, auf den mehrere Bonddrähte gebondet sind, die jeweils nur an genau einer Bondstelle an den zusammenhängenden Abschnitt gebondet sind, und von denen keiner an einer weiteren Bondstelle an den zusammenhängenden Abschnitt oder an eine andere Komponente des Leistungshalbleitermoduls gebondet ist;
    • 10 eine Seitenansicht des in 9 gezeigten, bestückten Schaltungsträgerabschnitts;
    • 11 eine Draufsicht auf einen Abschnitt eines Leistungshalbleitermoduls, bei dem eine Vielzahl von Bonddrähten auf eine Leiterbahn gebondet und dadurch zu dieser elektrisch parallel geschaltet sind, wobei zwischen einem jeden der Bonddrähte und der Leiterbahn mehrere Bondverbindungen ausgebildet sind;
    • 12 eine Draufsicht auf einen Abschnitt eines Leistungshalbleitermoduls, bei dem mehrere Bonddrähte parallel zu einer Engstelle einer Leiterbahn geschaltet sind; und
    • 13 eine Draufsicht, auf einen Abschnitt eines Leistungshalbleitermoduls, bei dem zwei Bonddrähte parallel zueinander verlaufen und an jeweils mehreren Stellen an dieselbe Leiterbahn gebondet sind.
  • 1 zeigt einen Abschnitt eines mit einem Leistungshalbleiterchip 1 bestückten Schaltungsträgers. Der Schaltungsträger umfasst ein dielektrisches Isoliersubstrat 20, auf dem eine flächige, strukturierte Metallisierung 21 mit voneinander beabstandeten, zusammenhängenden Metallisierungsabschnitten 31, 32 aufgebracht ist. Der Leistungshalbleiterchip 1 ist auf dem Metallisierungsabschnitt 22 angeordnet und mit diesem an einer unteren Chipmetallisierung flächig beispielsweise durch Löten, Niedertemperatur-Drucksintern („LTJT“) oder elektrisch leitendes Kleben elektrisch leitend mit diesem verbunden.
  • Der Metallisierungsabschnitt 31, der die Funktion einer Leiterbahn inne hat, weist zwischen dem Leistungshalbleiterchip 1 und dem seitlichen Rand des Schaltungsträgers eine Engstelle 25 auf, in der der Leitungswiderstand lokal erhöht ist. Deshalb sind auf dem Metallisierungsabschnitt 31 eine erste Bondstelle 41 und eine zweite Bondstelle 42 vorgesehen, zwischen denen eine Bondverbindung hergestellt werden soll, um den Leitungswiderstand zumindest lokal zu verringern.
  • 2 zeigt einen Vertikalschnitt dieser Anordnung in einer in 1 dargestellten Schnittebene A-A. Aus dieser Ansicht ist ersichtlich, dass der Schaltungsträger 2 zusätzlich zu der oberen Metallisierung 21 auch eine optionale untere Metallisierung 22 aufweisen kann, die auf der der oberen Metallisierung 21 abgewandten Unterseite des Isoliersubstrats 20 angeordnet ist. Die Metallisierungen 21 und 22 sind fest mit der Oberseite bzw. mit der Unterseite des Isoliersubstrates 20 verbunden und durch das Isoliersubstrat 20 elektrisch voneinander isoliert. Die Dicke D21 der oberen Metallisierung 21 kann beispielsweise 100 µm bis 800 µm oder 200 µm bis 500 µm betragen.
  • Bei dem Isolationsträger 20 kann es sich z.B. um eine Keramik handeln. Als Keramikmaterialien hierfür eignen sich z.B. Aluminiumnitrid (A1N), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC), oder Berylliumoxid (BeO). Die Metallisierungen 21 und 22 können aus Kupfer oder aus einer Kupferlegierung mit einem Kupferanteil von wenigstens 95 Gew% bestehen. Die Metallisierungen können jedoch auch aus einem anderen Material (z.B. Al) bestehen, welches mit einer dünnen Kupferschicht bedeckt wird. Bei dem Schaltungsträger 2 kann es sich beispielsweise um ein DCB-Substrat (DCB = Direct Copper Bonding) oder um ein AMB-Substrat (AMB = Active Metal Brazing) handeln, bei dem die obere Metallisierung 21 sowie die untere Metallisierung 22 unmittelbar mit dem Isoliersubstrat 20 verbunden sind.
  • Optional können die Metallisierungen 21 und/oder 22, und/oder die Verankerungsstruktur 3 noch mit Materialien wie z.B. Silber, NiAu, NiPd, NiPdAu dünn beschichtet werden, um lötfähige Oberflächen herzustellen oder um die Oberflächen der Metallisierungen 21 und/oder 22 vor Oxidation zu schützen, da eine Oxidoberfläche die Qualität einer darauf hergestellten Bondverbindung verschlechtert.
  • 3 zeigt den mit dem Leistungshalbleiterchip 1 bestückten Schaltungsträger 2, nachdem ein Bonddraht 4 an der ersten Bondstelle 41 und an der zweiten Bondstelle 42 an den zusammenhängenden Metallisierungsabschnitt 31 gebondet wurde. Hierdurch ist der Bonddraht 4 elektrisch parallel zu der Engstelle 25 geschaltet, wodurch sich der gesamte Leitungswiderstand signifikant verringert, so dass sich auch die beim Betrieb des Leistungshalbleitermoduls im Bereich der Engstelle 25 auftretende Wärmeentwicklung reduziert. Der Bonddraht 4 kann beispielsweise aus Kupfer oder aus einer Kupferlegierung mit einem Kupferanteil von wenigstens 98 Gew% bestehen. Grundsätzlich können jedoch auch beliebige andere Materialien wie z.B. Aluminium oder Aluminiumlegierungen eingesetzt werden.
  • 4 zeigt eine weitere Ausgestaltung einer solchen Anordnung, die sich von der Anordnung gemäß 3 lediglich dadurch unterscheidet, dass der Bonddraht 4 nicht oberhalb der Engstelle 25 sondern seitlich zu dieser versetzt geführt ist.
  • 5 zeigt eine Seitenansicht sowohl für die Anordnung gemäß 3 als auch für die Anordnung gemäß 4. Wie anhand dieser Ansicht veranschaulicht wird ist es vorteilhaft, den Bonddraht 4 möglichst flach zu ziehen, so dass die durch den Bonddraht 4 bewirkte Leitungsinduktivität möglichst gering gehalten wird. Beispielsweise kann der Bonddraht 4 so geführt sein, dass er zwischen zwei benachbarten Bondstellen 41 und 42, an denen er an den zusammenhängenden Abschnitt 31 gebondet ist, eine maximale Höhe h4 aufweist, die maximal 2,5 mm beträgt. Die maximale Höhe h4 wird dabei bezogen auf die Ebene E der dem Isoliersubstrat 20 abgewandten Oberseite der oberen Metallisierung 21 bestimmt.
  • Eine weitere, alternative Ausgestaltung zeigt 6, die sich von den Anordnungen gemäß den 3 und 4 dadurch unterscheidet, dass anstelle von nur genau einem Bonddraht 4, der die Engstelle 25 überbrückt, mehrere elektrisch parallel geschaltete Bonddrähte 4, 4', 4" vorgesehen sind, die optional parallel zueinander verlaufen können, und die eine weitere Reduzierung des elektrischen Leitungswiderstandes des zusammenhängenden Abschnitts 31 im Bereich der Engstelle 25 bewirken. Optional kann jeder dieser Bonddrähte flach gezogen werden, so dass für ihn das anhand von 5 erläuterte Kriterium einer flachen Bonddrahtführung gilt.
  • Während bei der Anordnung gemäß 6 alle ersten Bondstellen 41 ebenso wie die zweiten Bondstellen 42 jeweils linear in einer Reihe angeordnet sind, können bei anderen Ausgestaltungen die ersten Bondstellen 41, 41', 41" in räumlicher Nähe zueinander und die zweiten Bondstellen 42, 42', 42" ebenfalls in räumlicher Nähe zueinander angeordnet sein, ohne dass sie dabei jeweils linear hintereinander angeordnet sein müssen. Ein Beispiel hierzu zeigt 7A anhand des in den 1 und 2 gezeigten Schaltungsträgers 2.
  • Unabhängig von der genauen Lage der ersten Bondstellen 41, 41', 41" und der zweiten Bondstellen 42, 42', 42", sowie unabhängig von der Zahl der zum Überbrücken der Engstelle 25 eingesetzten Bonddrähte 4, 4', 4" lässt sich zwischen der ersten Bondstelle 41, 41', 41" und der zweiten Bondstelle 42, 42' bzw. 42" eines jeden der Bonddrähte 4, 4', 4" ein erster elektrischer Widerstand allein des zusammenhängenden Metallisierungsabschnitts 31 ermitteln.
  • Entsprechend lässt sich zwischen der ersten Bondstelle 41, 41', 41" und der zweiten Bondstelle 42, 42' bzw. 42" eines jeden der Bonddrähte 4, 4', 4" ein zweiter elektrischer Widerstand ermitteln, der sich aus der Parallelschaltung der Gesamtheit der Bonddrähte 4, 4', 4" und dem zusammenhängenden Metallisierungsabschnitt 31 ergibt. Aufgrund der Parallelschaltung ist für jeden der Bonddrähte 4, 4', 4" der zweite elektrische Widerstand kleiner als der erste elektrische Widerstand.
  • Wie anhand der 7B bis 7D veranschaulicht wird, kann für jeden der Bonddrähte 4, 4', 4" ein erster elektrischer Widerstand R1, R1', R1" des zusammenhängenden Abschnitts 31 zwischen der jeweiligen ersten Bondstelle 41, 41' bzw. 41" und der jeweiligen zweiten Bondstelle 42, 42' bzw. 42" des betreffenden Bonddrahtes 4, 4', 4" ermittelt werden. Die Widerstände R1, R1', R1" berücksichtigen also jeweils nur den Teilwiderstand des zusammenhängenden Abschnitts 31, nicht jedoch den Gesamtwiderstand, der sich aus der Parallelschaltung des zusammenhängenden Abschnitts 31 und der Bonddrähte 4, 4', 4" ergibt. So zeigt 7B die Messung des ersten elektrischen Widerstandes R1 des zusammenhängenden Abschnittes 31 zwischen einer ersten Bondstelle 41 und einer zweiten Bondstelle 42, 7C die Messung des entsprechenden ersten Widerstandes R1' zwischen der ersten Bondstelle 41' und der zweiten Bondstelle 42', sowie 7D die Messung des entsprechenden ersten Widerstandes R1" zwischen der ersten Bondstelle 41" und der zweiten Bondstelle 42".
  • Entsprechend veranschaulichen die 7E bis 7G die Messung der zweiten Widerstände R2, R2', R2" nach dem Bonden von Bonddrähten 4, 4', 4" jeweils zwischen einer ersten Bondstelle 41, 41' bzw. 41" und einer zugehörigen zweiten Bondstelle 42, 42' bzw. 42" desselben Bonddrahtes 4, 4' bzw. 4". Im Einzelnen veranschaulicht 7E die Messung eines zweiten elektrischen Widerstands R2 der Parallelschaltung zwischen dem zusammenhängenden Abschnitt 31 und der Gesamtheit der Bonddrähte 4, 4', 4" zwischen der ersten Bondstelle 41 und der zweiten Bondstelle 42, 7F die Messung eines zweiten elektrischen Widerstandes R2' der Parallelschaltung zwischen der ersten Bondstelle 41' und der zweiten Bondstelle 42', sowie 7G die Messung des zweiten elektrischen Widerstandes R2" der genannten Parallelschaltung gemessen zwischen der ersten Bondstelle 41" und der zweiten Bondstelle 42".
  • Die Anzahl der Bonddrähte 4, 4', 4" sowie deren Leiterquerschnitte können dabei z. B. so gewählt werden, dass der Minimale der zweiten elektrischen Widerstände R2, R2', R2" einen Wert aufweist, der höchstens 75 % des Wertes des Maximalen der ersten elektrischen Widerstände R1, R1', R1" aufweist. Auf diese Weise lässt sich in dem Teil des Abschnitts 31, zu dem die Gesamtheit der Bonddrähte 4, 4', 4" parallel geschaltet ist, durch die Parallelschaltung der Bonddrähte 4, 4', 4" auf jeden Fall eine Widerstandsabsenkung von 25 % erreichen.
  • Weiterhin gilt für jedes beliebige Paar 4/4', 4'/4", 4"/4 der Bonddrähte 4, 4', 4", dass die erste Bondstelle 41, 41' bzw. 41" des einen Bonddrahtes 4, 4' bzw. 4" von der ersten Bondstelle 41', 41" bzw. 41 des anderen Bonddrahtes 4', 4" bzw. 4 einen geringeren Abstand aufweist als von der zweiten Bondstelle 42', 42" bzw. 42 des anderen Bonddrahtes 4', 4" bzw. 4, und das die zweite Bondstelle 42, 42' bzw. 42" des einen Bonddrahtes 4, 4' bzw. 4" von der zweiten Bondstelle 42', 42" bzw. 42 des anderen Bonddrahtes 4', 4" bzw. 4 einen geringeren Abstand aufweist als von der ersten Bondstelle 41', 41" bzw. 41 des anderen Bonddrahtes 4', 4" bzw. 4.
  • Optional kann die Lage einer jeder ersten Bondstelle 41, 41', 41" so gewählt werden, dass sie von zumindest einer anderen ersten Bondstelle einen Abstand von weniger als 2 mm besitzt.
  • Ebenfalls optional kann die Lage einer jeder zweiten Bondstelle 42, 42', 42" so gewählt werden, dass sie von zumindest einer anderen zweiten Bondstelle einen Abstand von weniger als 2 mm besitzt.
  • Gemäß einer weiteren Option kann der Abstand zweier in Leitungsrichtung eines Bonddrahtes benachbarter Bondstellen, an denen der betreffende Bonddraht an den zusammenhängenden Abschnitt 31 gebondet ist, größer gewählt werden als 2 mm.
  • Gemäß einer weiteren, in 8 gezeigten Ausgestaltung sind zu einem zusammenhängenden Metallisierungsabschnitt 31 ebenfalls ein oder mehrere Bonddrähte 4, 4', 4" elektrisch parallel geschaltet. Anders als bei den in den 3, 4, 6, 7E, 7F und 7G gezeigten Ausgestaltungen ist ein jeder der Bonddrähte 4, 4', 4" an mehr als zwei Bondstellen 41, 42, 43, 41', 42', 43' bzw. 41", 42", 43" an den zusammenhängenden Metallisierungsabschnitt 31 gebondet. Auf entsprechende Weise kann ein jeder der Bonddrähte 4, 4', 4" auch an mehr als drei Bondstellen an den zusammenhängenden Metallisierungsabschnitt 31 gebondet sein.
  • Zur Ermittlung der durch die Bonddrähte 4, 4', 4" bewirkten Widerstandsabsenkung, wie sie vorangehend anhand der 7A bis 7G erläutert wurde, werden hierbei als erste und zweite Bondstelle 41, 42, 41', 42', 41", 42" eines jeden der Bonddrähte 4, 4', 4" die in Leitungsrichtung des betreffenden Bonddrahtes 4 am weitesten voneinander beabstandeten Bondstellen 41, 42, 41' und 42', 41" bzw. 42" angesehen, an denen der betreffende Bonddraht 4, 4' bzw. 4" an den zusammenhängenden Metallisierungsabschnitt 31 gebondet ist. Anders ausgedrückt bedeutet das, dass die Widerstände R1 und R2 zwischen den Bondstellen 41 und 42, die Widerstände R1' und R2' zwischen den Bondstellen 41' und 42', sowie die Widerstände R1" und R2" zwischen den Bondstellen 41" und 42" ermittelt werden.
  • Bei Anordnungen, bei denen ein oder mehrere Bonddrähte eine Engstelle 25 oder einen Abschnitt einer Engstelle 25 überbrücken, kann die Summe der Leiterquerschnitte der Bonddrähte 4, 4', 4" mindestens 20 % des Leitungsquerschnitts A25 (siehe 2) betragen, den der zusammenhängende Abschnitt 31 an der Engstelle 25 aufweist. Optional kann die Summe der Leiterquerschnitte sämtlicher Bonddrähte 4, 4', 4" bis zu 100 % sogar mehr als 100 % des Leitungsquerschnitts A25 betragen. Um eine besonders hohe Widerstandsabsenkung zu erreichen, können die Bonddrähte 4, 4', 4" auch in zwei oder mehr Lagen übereinander angeordnet werden.
  • 9 zeigt noch eine andere Ausgestaltung, bei der auf einen zusammenhängenden Metallisierungsabschnitt 31 ein oder mehrere Bonddrähte 4, 4', 4" gebondet sind, wobei jeder der Bonddrähte 4, 4', 4" an nur genau einer Bondstelle 44, 44', 44" an den zusammenhängenden Metallisierungsabschnitt 31 gebondet ist. Keiner der Bonddrähte 4, 4', 4" ist jedoch an einer weiteren Bondstelle an den zusammenhängenden Metallisierungsabschnitt 31 oder an eine weitere Komponente des Leistungshalbleitermoduls gebondet. Durch das Anpressen der Bonddrähte 4, 4', 4" während des Bondprozesses wird der Bonddraht 4, 4', 4" im Bereich der Bondstelle 44, 44' bzw. 44" flach gedrückt, so dass zwischen einem jedem der Bonddrähte 4, 4', 4" und dem zusammenhängenden Metallisierungsabschnitt 31 jeweils ein flächiger Kontakt entsteht, der im Bereich der jeweiligen Bondstelle 44, 44' bzw. 44" eine elektrische Parallelschaltung des betreffenden Bonddrahtes 4, 4', 4" zu einem Teil des zusammenhängenden Metallisierungsabschnitts 31 und damit einhergehend zumindest lokal eine Widerstandsverringerung bewirkt, aufgrund der sich die beim Betrieb des Leistungshalbleitermoduls anfallende Verlustwärme verringert. Eine Seitenansicht dieser Anordnung zeigt 10. Die insgesamt erreichte Widerstandsabsenkung lässt sich dabei durch die Anzahl und Dichte solcher Einzelbondstellen 44, 44', 44" im Rahmen der räumlichen Gegebenheiten und der verwendeten Materialien für den Metallisierungsabschnitt 31 und die Bonddrähte 4, 4', 4" beliebig einstellen.
  • Während die Erfindung vorangehend schematisch erläutert wurde, zeigen die folgenden Figuren konkrete Ausgestaltungen verschiedener Leistungshalbleitermodule. Dabei sind jeweils die Gebiete des betreffenden Moduls, in denen die vorliegende Erfindung realisiert ist, durch eine gestrichelte Linie umrandet.
  • 11 zeigt eine Draufsicht auf ein geöffnetes Leistungshalbleitermodul, welches einen Isolationsträger 20 umfasst, auf dessen Oberseite eine strukturierte Metallisierung mit jeweils zusammenhängenden Metallisierungsabschnitten 31, 32 sowie weiteren nicht bezeichneten Metallisierungsabschnitten angeordnet ist. Auf dem Metallisierungsabschnitt 32 sind beispielsweise mehrere Leistungshalbleiterchips 1 angeordnet und mit diesem elektrisch leitend verbunden. Oberseitig sind die Leistungshalbleiterchips 1 jeweils durch mehrere Bonddrähte schaltungsgerecht verdrahtet. Auf einem länglichen Metallisierungsabschnitt 31 sind mehrere Bonddrähte 4.1 bis 4.8 vorgesehen, die jeweils zwischen einer ersten Bondstelle 41.1 bis 41.8 und einer zweiten Bondstelle 42.1 bis 42.8 verlaufen.
  • Bei einem jeden der Bonddrähte 4.1 bis 4.8 sind zwischen den ersten Bondstellen 41.1 bis 41.8 und den zweiten Bondstellen 42.1 bis 42.8 mehrere weitere Bondstellen 43.1 bis 43.8 vorgesehen, an denen der jeweilige Bonddraht 4.1 bis 4.8 an den zusammenhängenden Metallisierungsabschnitt 31 gebondet ist. Gemäß einer optionalen Ausgestaltung können sämtliche der Bonddrähte 4.1 bis 4.8 im Wesentlichen parallel zueinander verlaufen.
  • 12 zeigt eine Draufsicht auf ein anderes geöffnetes Leistungshalbleitermodul, welches ebenfalls einen Isolationsträger 20 umfasst, auf den eine strukturierte Metallisierung mit jeweils zusammenhängenden Metallisierungsabschnitten 31, 32, 33 sowie weiteren nicht bezeichneten Metallisierungsabschnitten aufgebracht ist. Auf dem Abschnitt 33 sind mehrere Leistungshalbleiterchips 1 angeordnet und an unterseitigen Chipmetallisierungen elektrisch leitend und flächig mit diesem verbunden. Außerdem sind die Leistungshalbleiterchips 1 auf ihrer dem Isolationsträger 20 abgewandten Oberseite jeweils mittels mehreren Bonddrähten schaltungsgerecht verschaltet.
  • Der zusammenhängende Metallisierungsabschnitt 31 weist eine Engstelle 25 auf, in deren Bereich mehrere, parallel geschaltete Bonddrähte 4, 4', 4" auf den Metallisierungsabschnitt 31 gebondet sind, wie dies ausführlich anhand von 6 erläutert wurde.
  • Auch 13 zeigt ein geöffnetes Leistungshalbleitermodul in Draufsicht. Das Modul umfasst einen Isolationsträger 20, auf den eine strukturierte Metallisierung mit jeweils zusammenhängenden Metallisierungsabschnitten 31, 32, 33 sowie weiteren nicht bezeichneten Metallisierungsabschnitten aufgebracht ist. Auf den Metallisierungsabschnitten 32 und 33 sind jeweils Leistungshalbleiterchips 1 angeordnet und an unteren Chipmetallisierungen elektrisch leitend und flächig mit diesen verbunden. Oberseitig sind die Leistungshalbleiterchips 1 jeweils mit Hilfe von mehreren Bonddrähten schaltungsgerecht verschaltet.
  • Der zusammenhängende Metallisierungsabschnitt 31 ist als Leiterbahn ausgebildet, deren Breite im Bereich einer Engstelle 25 reduziert ist. Parallel zu einem Teilbereich der Engstelle 25 sind zwei Bonddrähte 4, 4' an jeweils mehreren Bondstellen 41 bis 43 an den zusammenhängenden Abschnitt 31 gebondet.
  • Hierdurch wird zumindest in dem Teilbereich der Engstelle 25 der elektrische Widerstand reduziert, so dass sich in diesem Bereich die Wärmeentwicklung beim Betrieb des Leistungshalbleitermoduls verringert.
  • Die Erfindung wurde vorangehend anhand von verschiedenen Ausführungsbeispielen erläutert. Dabei wurde besonderes Augenmerk auf die Verringerung des elektrischen Widerstandes eines zusammenhängenden Metallisierungsabschnittes im Bereich von Entstellen 25 gelegt. In diesem Zusammenhand wird jedoch ausdrücklich darauf hingewiesen, dass eine widerstandsreduzierende Wirkung nicht nur im Bereich solcher Engstellen 25 erreicht werden kann, sondern auch in Bereichen, in dem ein zusammenhängender Metallisierungsabschnitt 31 keine Engstellen aufweist. Aufgrund der Absenkung des Widerstandes wird nämlich auch in solchen Bereichen die Wärmeentwicklung beim Betrieb des Moduls verringert.

Claims (12)

  1. Leistungshalbleitermodul mit einem Schaltungsträger (2), der ein Isoliersubstrat (20) umfasst, sowie eine auf dem Isoliersubstrat (20) angeordnete, flächige, strukturierte Metallisierung (21), wobei - die strukturierte Metallisierung (21) einen zusammenhängenden Abschnitt (31) aufweist; - wenigstens ein Bonddraht (4, 4', 4") vorhanden ist, von denen jeder an einer ersten Bondstelle (41, 41', 41") und an einer zweiten Bondstelle (42, 42', 42") an den zusammenhängenden Abschnitt (31) gebondet ist; - der zusammenhängende Abschnitt (31) eine Engstelle (25) aufweist, an der der Leitungsquerschnitt des zusammenhängenden Abschnitts (31) lokal verringert ist, wobei der zumindest eine Bonddraht (4, 4', 4") die Engstelle (25) vollständig oder teilweise elektrisch überbrückt.
  2. Leistungshalbleitermodul nach Anspruch 1, bei dem - der zusammenhängende Abschnitt (31) und nur dieser für jeden der Bonddrähte (4, 4', 4") zwischen der ersten Bondstelle (41, 41', 41") und der zweiten Bondstelle (42, 42', 42") des betreffenden Bonddrahtes (4, 4', 4") einen ersten elektrischen Widerstand (R1, R1', R1") aufweist; - die elektrische Parallelschaltung aus sämtlichen Bonddrähten (4, 4', 4") und dem zusammenhängenden Abschnitt (31) zwischen der zwischen der ersten Bondstelle (41, 41', 41") und der zweiten Bondstelle (42, 42', 42") eines jeden der Bonddrähte (4, 4', 4") jeweils einen zweiten elektrischen Widerstand (R2, R2', R2") aufweist; der Minimale der zweiten elektrischen Widerstände (R2, R2', R2") einen Wert aufweist, der höchstens 75 % des Wertes des Maximalen der ersten elektrischen Widerstände (R1, R1', R1") beträgt.
  3. Leistungshalbleitermodul nach Anspruch 2, bei dem wenigstens zwei Bonddrähte (4, 4', 4") vorhanden sind, wobei für jedes beliebige Paar (4/4'; 4'/4"; 4"/4) der Bonddrähte (4; 4'; 4") gilt, dass - die erste Bondstelle (41, 41', 41") des einen Bonddrahtes (4, 4', 4") von der ersten Bondstelle (41', 41", 41) des anderen Bonddrahtes (4', 4", 4) einen geringeren Abstand aufweist als von der zweiten Bondstelle (42', 42", 42) des anderen Bonddrahtes (4', 4", 4); und - die zweite Bondstelle (42, 42', 42") des einen Bonddrahtes (4, 4', 4") von der zweiten Bondstelle (42', 42", 42) des anderen Bonddrahtes (4', 4", 4) einen geringeren Abstand aufweist als von der ersten Bondstelle (41', 41", 41) des anderen Bonddrahtes (4', 4", 4).
  4. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Summe der Leiterquerschnitte der Bonddrähte (4, 4', 4") mindestens 20 % des Leitungsquerschnitts (A25) des zusammenhängenden Abschnitts (31) an der Engstelle (25) beträgt.
  5. Leistungshalbleitermodul mit einem Schaltungsträger (2), der ein Isoliersubstrat (20) umfasst, sowie eine auf dem Isoliersubstrat (20) angeordnete, flächige, strukturierte Metallisierung (21), wobei - die strukturierte Metallisierung (21) einen zusammenhängenden Abschnitt (31) aufweist; - wenigstens ein Bonddraht (4, 4', 4") vorhanden ist, von denen - jeder jeweils an nur genau einer Bondstelle (44, 44', 44") an den zusammenhängenden Abschnitt (31) gebondet ist; und - keiner eine weitere Bondstelle aufweist.
  6. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche mit einem Leistungshalbleiterchip (1), der auf der dem Isolationsträger (20) abgewandten Seite der strukturierten Metallisierung (21) angeordnet ist.
  7. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Isolationsträger (20) aus Keramik besteht und bei dem der Isolationsträger (20) und die strukturierte Metallisierung (21) unmittelbar miteinander verbunden sind.
  8. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Metallisierung (21) eine Dicke (D21) von 100 µm bis 800 µm oder von 200 µm bis 500 µm aufweist.
  9. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Metallisierung (21) vollständig oder zumindest zu 95 Gew.% aus Kupfer besteht.
  10. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem ein jeder Bonddrähte (4, 4', 4") vollständig oder zumindest zu 98 Gew.% aus Kupfer besteht.
  11. Verfahren zur Herstellung eines Leistungshalbleitermoduls gemäß einem der Ansprüche 1 bis 4 mit folgenden Schritten: - Bereitstellen eines Schaltungsträgers (2), der ein Isoliersubstrat (20) umfasst, sowie eine auf dem Isoliersubstrat (20) angeordnete, flächige, strukturierte Metallisierung (21), welche einen zusammenhängenden Abschnitt (31) mit einer Engstelle (25) aufweist, an der der Leitungsquerschnitt des zusammenhängenden Abschnitts (31) lokal verringert ist; - Bereitstellen wenigstens eines Bonddrahtes (4, 4', 4"); - Durchführen der folgenden Schritte für einen jeden der Bonddrähte (4, 4', 4"): - Festlegen einer ersten Bondstelle (41, 41', 41") und einer zweiten Bondstelle (42, 42', 42") auf dem zusammenhängenden Abschnitt (31); - Herstellen einer ersten Bondverbindung zwischen dem Bonddraht (4, 4', 4") und dem zusammenhängenden Abschnitt (31) an der ersten Bondstelle (41, 41', 41")und einer zweiten Bondverbindung zwischen dem Bonddraht (4, 4', 4") und dem zusammenhängenden Abschnitt (31) an der zweiten Bondstelle (42, 42', 42") derart, dass der Bonddraht (4, 4', 4") die Engstelle (25) vollständig oder teilweise elektrisch überbrückt.
  12. Verfahren, mit dem ein Leistungshalbleitermodul gemäß Anspruch 5 hergestellt wird, mit folgenden Schritten: - Bereitstellen eines Schaltungsträgers (2), der ein Isoliersubstrat (20) umfasst, sowie eine auf dem Isoliersubstrat (20) angeordnete, flächige, strukturierte Metallisierung (21), welche einen zusammenhängenden Abschnitt (31) aufweist; - Bereitstellen wenigstens eines Bonddrahtes (4, 4', 4"); - Durchführen des folgenden Schrittes für einen jeden der Bonddrähte (4, 4', 4"): Herstellen genau einer Bondverbindung zwischen dem Bonddraht (4, 4', 4") und dem zusammenhängenden Abschnitt (31) als einzige Bondverbindung des Bonddrahtes.
DE102010000951.2A 2010-01-15 2010-01-15 Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren Active DE102010000951B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102010000951.2A DE102010000951B4 (de) 2010-01-15 2010-01-15 Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010000951.2A DE102010000951B4 (de) 2010-01-15 2010-01-15 Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren

Publications (2)

Publication Number Publication Date
DE102010000951A1 DE102010000951A1 (de) 2011-09-01
DE102010000951B4 true DE102010000951B4 (de) 2018-05-03

Family

ID=44501860

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010000951.2A Active DE102010000951B4 (de) 2010-01-15 2010-01-15 Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren

Country Status (1)

Country Link
DE (1) DE102010000951B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552829B2 (en) 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device
EP4203019A1 (de) 2021-12-23 2023-06-28 Hitachi Energy Switzerland AG Leistungsmodul und verfahren zur herstellung des leistungsmoduls

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027192A (en) 1989-02-07 1991-06-25 Asea Brown Boveri Ltd. Fast power semiconductor circuit
US20030080416A1 (en) * 2001-10-29 2003-05-01 Dialog Semiconductor Gmbh Sub-milliohm on-chip interconnection
DE102005039940B4 (de) 2005-08-24 2009-07-02 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Bondverbindung der Leistungshalbleiterbauelemente

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027192A (en) 1989-02-07 1991-06-25 Asea Brown Boveri Ltd. Fast power semiconductor circuit
US20030080416A1 (en) * 2001-10-29 2003-05-01 Dialog Semiconductor Gmbh Sub-milliohm on-chip interconnection
DE102005039940B4 (de) 2005-08-24 2009-07-02 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Bondverbindung der Leistungshalbleiterbauelemente

Also Published As

Publication number Publication date
DE102010000951A1 (de) 2011-09-01

Similar Documents

Publication Publication Date Title
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102005016650B4 (de) Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
DE102011083223B4 (de) Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
EP0920055B1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE10317328B4 (de) Lichtemittierende Dioden umfassende Vorrichtungen
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE102005039165B4 (de) Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE112016006332B4 (de) Leistungsmodul
DE102006060484B4 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE3616493A1 (de) Verfahren zum packen von chips fuer integrierte schaltungen und integrierte schaltungspackungen
DE102006021959A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102011083218A1 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102010000951B4 (de) Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren
DE102004059389B4 (de) Halbleiterbauelement mit Ausgleichsmetallisierung
DE4338706A1 (de) Mehrschicht-Substrat
DE102004036905A1 (de) Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
EP2054947B1 (de) Optoelektronisches bauelement
DE102014115201A1 (de) Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
DE4443424B4 (de) Anordnungen aus einem mehrschichtigen Substrat und einem Leistungselement und Verfahren zu ihrer Herstellung
EP2092806B1 (de) Verfahren zur herstellung einer leiterplatte mit additiven und integrierten und mittels ultraschall kontaktierten kupferelementen
DE102009040579B4 (de) Verfahren zum Produzieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
WO2022002596A1 (de) Formdraht, leiterplatte, leistungselektronik und verfahren zur herstellung einer leiterplatte

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative