DE102008064728B4 - Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements - Google Patents

Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements Download PDF

Info

Publication number
DE102008064728B4
DE102008064728B4 DE102008064728A DE102008064728A DE102008064728B4 DE 102008064728 B4 DE102008064728 B4 DE 102008064728B4 DE 102008064728 A DE102008064728 A DE 102008064728A DE 102008064728 A DE102008064728 A DE 102008064728A DE 102008064728 B4 DE102008064728 B4 DE 102008064728B4
Authority
DE
Germany
Prior art keywords
dopant
forming
gate
noise
dose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008064728A
Other languages
English (en)
Inventor
Domagoj Siprak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE102008064728B4 publication Critical patent/DE102008064728B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements, umfassend: Implantieren eines ersten Dotierstoffs in ein teilweise fertiggestelltes Bauelement während einer ersten Zeitspanne des Herstellungsverfahrens, wobei der erste Dotierstoff eine erste rauschen-reduzierende Spezies umfasst, wobei der erste Dotierstoff kein BF2 + enthält; und Implantieren eines zweiten Dotierstoffs in das teilweise fertiggestellte Bauelement während einer zweiten Zeitspanne des Herstellungsverfahrens, wobei der zweite Dotierstoff und der erste Dotierstoff von entgegengesetzten Leitfähigkeitstypen sind, wobei der zweite Dotierstoff kein BF2 + enthält.

Description

  • Die vorliegende Erfindung betrifft allgemein Verfahren zum Herstellen von Metalloxidhalbleiterbauelementen und insbesondere Verfahren zum Herstellen von Metalloxidhalbleiterbauelementen mit reduziertem Rauschen.
  • Bei Metalloxidhalbleiter-Feldeffekttransistor-(MOSFET)-Bauelementen ist bei niedrigen Frequenzen das Funkelrauschen eine dominante Rauschquelle. Bei batteriegetriebenen Schaltungen, wo das Signal-Rausch-Verhältnis nicht auf Kosten des Stromverbrauchs verbessert werden kann, ist eine Reduktion des Funkelrauschens erwünscht. Außerdem verschlechtert das Funkelrauschen die Leistung von HF-Schaltungen mit niedriger Frequenz, wobei Funkelrauschen in Bauelementen wie etwa Frequenzmischstufen und spannungsgesteuerten Oszillatoren gemischt und in höhere Frequenzen umgesetzt wird. Im Allgemeinen können durch eine Reduktion des Funkelrauschens der Stromverbrauch und die Chipfläche reduziert werden.
  • Aus der nachveröffentlichten Druckschrift DE 10 2008 000 141 A1 ist ein Herstellungsverfahren für einen Feldeffekttransistor bekannt, bei dem ein rauschen-reduzierendes Mittel in die Gateelektrode des Feldeffekttransistors eingebracht und anschließend zumindest zum Teil in das Gatedielektrikum verschoben wird.
  • Aufgabe der Erfindung ist es daher, verbesserte Verfahren zur Herstellung von Metalloxidhalbleiterbauelementen anzugeben, mit dem eine weitgehende Reduktion des Funkelrauschens erzielt werden kann. Diese Aufgabe wird durch die Verfahren der Patentansprüche 1 und 25 gelöst.
  • Hinsichtlich eines ersten Verfahrens wird die Aufgabe insbesondere durch ein Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterelements gelöst, bei dem ein erster Dotierstoff in ein erstes teilweise fertiggestelltes Bauelement während einer ersten Zeitspanne des Herstellungsverfahrens implantiert wird, wobei der erste Dotierstoff eine erste rauschen-reduzierende Spezies umfasst und wobei der erste Dotierstoff kein BF2 + enthält. Ein zweiter Dotierstoff wird in das teilweise fertiggestellte Bauelement während einer zweiten Zeitspanne des Herstellungsverfahrens implantiert, wobei der zweite Dotierstoff und der erste Dotierstoff von entgegengesetzten Leitfähigkeitstypen sind und wobei der zweite Dotierstoff kein BF2 + enthält.
  • Hinsichtlich eines zweiten Verfahrens wird die Aufgabe insbesondere durch ein Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterelements gelöst, bei dem ein erster Dotierstoff mit einer ersten Dosis in eine teilweise fertiggestelltes Bauelement während einer ersten Zeitspanne des Herstellungsverfahrens implantiert wird, wobei der erste Dotierstoff eine erste rauschen-reduzierende Spezies umfasst, wobei die erste Zeitspanne ausgewählt wird aus der Gruppe bestehend aus a) nach dem Ausbilden eines Substrats, aber vor dem Ausbilden einer Siliziumoxidschicht des Gateisolatormaterials, wobei die erste Dosis größer ist als 1E13 1/cm2 für eine Implantierungstiefe der Spitzenkonzentration des nicht-rauschen-reduzierenden Teils des ersten Dotierstoffs nicht tiefer als 250 nm, b) nach dem Ausbilden einer Siliziumoxidschicht des Gateisolatormaterials, aber vor dem Ausbilden weiterer Teile des Gateisolatormaterials, wobei die erste Dosis größer ist als 1E13 1/cm2, c) nach dem Ausbilden des vollen Gateisolatormaterialstapels, aber vor dem Ausbilden des Gateelektrodenmaterials, wobei die erste Dosis größer ist als 1E13 1/cm2, d) nach dem Ausbilden eines Abschnitts des Gateelektrodenmaterialstapels, aber vor dem Fertigstellen des Gateelektrodenmaterialstapels, wobei die erste Dosis größer ist als 1E13 1/cm2, e) nach dem Ausbilden eines Gateelektrodenmaterials, aber vor dem Ausbilden der Gatestruktur und mit der ersten Dosis größer als 3E15 1/cm2, f) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter, wobei die erste Dosis größer als 4E14 1/cm2 für einen eine Erweiterung bildenden Dotierstoff ist, g) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter, wobei die erste Dosis größer als 1E13 1/cm2 für einen den Halo bildenden Dotierstoff ist, h) eine Struktur nach dem Ausbilden der Gateseitenwandabstandshalter, wobei die erste Dosis größer als 4E15 1/cm2 ist. Ein zweiter Dotierstoff wird mit einer zweiten Dosis in das teilweise fertiggestellte Bauelement während einer zweiten Zeitspanne des Herstellungsverfahrens implantiert, wobei die zweite Zeitspanne ausgewählt wird aus der Gruppe bestehend aus a) nach dem Ausbilden eines Substrats, aber vor dem Ausbilden eines Gateisolatormaterials und mit der zweiten Dosis größer als 1E12 1/cm2 für eine Implantierungstiefe der Spitzenkonzentration des nicht-rauschen-reduzierenden Teils des Dotierstoffs nicht tiefer als 250 nm, b) nach dem Ausbilden einer Siliziumoxidschicht, die Teil des Gateisolators ist, aber vor dem Ausbilden weiterer Teile des Gateisolatormaterialstapels und mit der zweiten Dosis größer als 1E12 1/cm2, c) nach dem Ausbilden des vollen Gateisolatormaterialstapels, aber vor dem Ausbilden des Gateelektrodenmaterials und mit der zweiten Dosis größer als 1E12 1/cm2, d) nach dem Ausbilden eines Abschnitts des Gateelektrodenmaterialstapels, aber vor dem Fertigstellen des Gateelektrodenmaterialstapels, wobei die zweite Dosis größer ist als 1E12 1/cm2, e) nach dem Ausbilden eines Gateelektrodenmaterials, aber vor dem Ausbilden der Gatestruktur und mit der zweiten Dosis größer als 1E13 1/cm2, f) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter und mit der zweiten Dosis größer als 1E13 1/cm2 und g) nach dem Ausbilden der Gateseitenwandabstandshalter und mit der zweiten Dosis größer als 1E13 1/cm2.
  • In den Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Die Erfindung wird nachstehend anhand von bevorzugten Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen weiter beschrieben. Es zeigen:
  • 1A–1F Querschnittsansichten eines teilweise fertiggestellten Halbleiterwafers in verschiedenen Fabrikationsstadien gemäß einigen Ausführungsformen der Erfindung.
  • 2A–2F Querschnittsansichten eines teilweise fertiggestellten Halbleiterwafers mit einer Stegstruktur in verschiedenen Fabrikationsstadien gemäß einigen Ausführungsformen der Erfindung.
  • 3A–3C Querschnittsansichten eines teilweise fertiggestellten Halbleiterwafers mit einer Dreifachmuldenstruktur in verschiedenen Fabrikationsstadien gemäß einigen Ausführungsformen der Erfindung.
  • 4A–4D Querschnittsansichten eines teilweise fertiggestellten Halbleiterwafers mit einer Erweiterungs- und Halo-Struktur in verschiedenen Fabrikationsstadien gemäß einigen Ausführungsformen der Erfindung.
  • 5 ein Flussdiagramm, das ein Fabrikationsverfahren eines Halbleiterwafers unter Verwendung von Gegendotierung von rauschreduzierenden Dotierstoffen gemäß einigen Ausführungsformen der Erfindung zeigt.
  • 6 ein Flussdiagramm, das ein Fabrikationsverfahren eines Halbleiterwafers mit mehreren Stegen unter Verwendung von Gegendotierung von rauschreduzierenden Dotierstoffen gemäß einigen Ausführungsformen der Erfindung zeigt.
  • Ausführliche Beschreibung
  • Die folgende ausführliche Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die als Veranschaulichung spezifische Details und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsformen werden ausreichend im Detail beschrieben, damit der Fachmann die Erfindung praktizieren kann. Andere Ausführungsformen können genutzt und strukturelle, logische und elektrische Änderungen vorgenommen werden, ohne von dem Schutzbereich der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen einander nicht notwendigerweise gegenseitig aus, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden. In diesem Dokument werden die Ausdrücke ”ein” oder ”eine”, wie in Patentdokumenten üblich, dazu verwendet, einen oder mehr als einen einzuschließen. In diesem Dokument wird der Ausdruck ”oder” dazu verwendet, auf nichtexklusives zu verweisen, oder derart, dass ”A oder B” ”A, aber nicht B”, ”B, aber nicht A” und ”A und B” beinhaltet, sofern nicht etwas anderes angegeben ist.
  • In der folgenden Beschreibung können die Ausdrücke ”Wafer” und ”Substrat” vertauschbar verwendet werden, um allgemein auf eine beliebige Struktur zu verweisen, auf der integrierte Schaltungen ausgebildet sind, und auch auf solche während verschiedener Stadien der Fabrikation von integrierten Schaltungen Strukturierten. Der Ausdruck ”Substrat” soll einen Halbleiterwafer beinhalten. Der Ausdruck ”Substrat” wird auch dazu verwendet, auf Halbleiterstrukturen während der Verarbeitung zu verweisen, und kann andere Schichten beinhalten, die darauf hergestellt worden sind. Sowohl ”Wafer” als auch ”Substrat” beinhalten dotierte und undotierte Halbleiter, von einem Basishalbleiter oder Isolator getragene epitaxiale Halbleiterschichten sowie andere dem Fachmann wohlbekannte Halbleiterstrukturen.
  • Der Ausdruck ”Leiter” ist so zu verstehen, dass er Halbleiter vom p-Typ und vom n-Typ enthält, und der Ausdruck ”Isolator” oder ”Dielektrikum” ist so definiert, dass er jedes Material enthält, das elektrisch weniger leitend ist als die als ”Leiter” bezeichneten Materialien. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen.
  • Die folgende Offenbarung bezieht sich im Allgemeinen auf die Rauschreduktion in Schaltkreisen wie HF-Kreisen und auch Nicht-Schaltkreisen wie Stromquellen mit einer konstanten Vorspannung. Im Verlauf dieser Offenbarung beinhaltet der Ausdruck ”rauschreduzierender Dotierstoff” oder ”rauschreduzierende Spezies” jede Verunreinigung, die in eine Schicht aus dielektrischem Material eingeführt ist, um Haftstellen in dem dielektrischen Material und bei oder nahe der dielektrische Schicht-zu-Substrat-Grenzfläche zu löschen oder zu passivieren, die ein Einfangen und Emittieren von Ladungen zu und von dem leitenden Kanal eines MOSFETs verursacht.
  • Das (auch als 1/f-Rauschen bekannte) Funkelrauschen in MOSFET tritt hauptsächlich aufgrund des zufälligen Trapping und De-Trapping von Ladungen in Oxidhaftstellen nahe der Si-SiO2-Grenzfläche auf. Bei einigen Ausführungsformen wird das Funkelrauschen in MOSFET durch die Implantation von Fluor oder anderen rauschreduzierenden Dotierstoffen in das Halbleitersubstrat reduziert.
  • Halbleitermaterialien werden durch die Einführung von verschiedenen Dotierstoffen in sie leicht modifiziert. Mit Donorverunreinigungen dotierte Halbleiter werden als n-Typ bezeichnet, während jene mit Akzeptorverunreinigungen dotierten als p-Typ bekannt sind. Die Bezeichnungen n-Typ und p-Typ zeigen an, welcher Ladungsträger als der Majoritätsträger des Materials wirkt. Bei CMOS-Bauelementen (NMOS oder PMOS) steuert eine Gatespannung die Leitung zwischen einer Sourceelektrode und einer Drainelektrode. Die Leitung entlang eines ”Kanals” ist unter Einsatz eines Gateisolators, der aus einem dielektrischen Material wie etwa beispielsweise einem Siliziumdioxid oder einem dielektrischen Material mit einem hohen k-Wert ausgebildet sein kann, von der Gateelektrode beabstandet. Bei einer oder mehreren Ausführungsformen der Erfindung ist eine Gateelektrode über einem Gateisolator angeordnet, um eine Gatestruktur zu bilden. Die Gateelektrode selbst kann als ein Stapel aus einer oder mehreren leitenden Schichten ausgebildet sein. Eine oder mehrere dieser leitenden Schichten können aus einem Polysilizium, einem Silizid oder einem Metall ausgebildet sein. Die Gatestruktur umfasst eine über einem Gateisolator liegende Gateelektrode.
  • CMOS-Bauelemente enthalten mehrere Arten von Dotierstoffen zum Ändern der elektrischen Leitfähigkeit des Halbleitermaterials. Die Dotierstoffe können durch Ionenimplantierung eingeführt sein. Implantierungen, die während der Verarbeitung eines MOS-Bauelements angetroffen werden können, sind Muldenimplantierungen mit einer Spitzenimplantierungskonzentration bei einer Tiefe zwischen 250 nm bis 1500 nm unter der Gateisolator-Substrat-Grenzfläche. Solche Mulden werden verwendet, um MOS-Bauelemente elektrisch voneinander zu isolieren. PMOS-Bauelemente können durch Mulden vom n-Typ in einem Substrat vom p-Typ isoliert sein. NMOS-Bauelemente können durch die Verwendung einer Dreifachmulde von anderen NMOS-Bauelementen isoliert sein, die aus einer Mulde vom p-Typ innerhalb einer Mulde vom n-Typ in einem Substrat vom p-Typ hergestellt ist. Um den Verbindungwiderstand zu der Mulde vom n-Typ der Dreifachmulde herabzusetzen und so die Substratkopplung zu reduzieren, kann ein höher dotierter n-Band-Dotierstoff vom n-Typ implantiert werden. Zum Justieren der Schwellwertspannung, bei der das MOS-Bauelement durchschaltet, wird eine Schwellwertspannungsjustierimplantierung verwendet. Für Bauelemente mit vergrabenem Kanal wird eine Vergrabene-Kanal-Stoppimplantierung verwendet, die eine Spitzenkonzentration unter der Spitzenkonzentration der Schwellwertspannungsjustierungsimplantierung aufweist. Die Spitzenkonzentrationen der Schwellwertspannungsjustierungsimplantierung und der Vergrabene-Kanal-Stoppimplantierung erstrecken sich üblicherweise ab der Gateisolator-Substrat-Grenzfläche nicht unter 250 nm. Die Schwellwertspannungsjustierungsimplantierung und die Vergrabene-Kanal-Stoppimplantierungen sind in der Regel vom entgegengesetzten Leitfähigkeitstyp.
  • Nachdem eines oder mehrere der Gateelektrodenmaterialien abgeschieden worden sind, kann auf die abgeschiedenen Gateelektrodenmaterialien eine Polysiliziumvordotierungsimplantierung aufgebracht werden, um den Polygateverarmungseffekt zu reduzieren und den Gatewiderstand herabzusetzen. Nach diesem Implantierungsschritt können das Gateisolatormaterial und die Gateelektrodenmaterialien geätzt und die Gatestruktur ausgebildet werden. Das Ausbilden der Gateelektrode eines MOS-Bauelements beinhaltet in der Regel den Prozess des Ätzens der Gateelektrodenmaterialien.
  • Um das Kanalgebiet mit dem Source- und Draingebiet des MOS-Bauelements (die später ausgebildet werden) zu verbinden, können flache Erweiterungsimplantierungen hergestellt werden. Zum Steuern von Kurzkanaleffekten können weitere Halo-Implantierungen hergestellt werden. Nach einer Halo-Implantierung können Gateseitenwandabstandshalter ausgebildet werden. Nach dem Ausbilden der Seitenwandabstandshalter können das Source- und Draingebiet des Bauelements ausgebildet werden. Das Source- und Draingebiet können definiert werden, indem entsprechende Dotierstoffe in Gebiete aus kristallinem Silizium eingeführt werden. Im Fall eines NMOS-Transistors werden das Source- und Draingebiet unter Verwendung von Dotierstoffen vom n-Typ ausgebildet (die Elektronen als Stromträger liefern). Im Fall eines PMOS-Transistors werden das Source- und das Draingebiet unter Verwendung von Dotierstoffen vom p-Typ ausgebildet (die Elektronenlöcher als Stromträger liefern). Die zum Ausbilden der Erweiterungsgebiete, Halo-Gebiete, des Source- und Draingebiets verwendeten Implantierungen können auch auf die Gatestruktur treffen. Nach den Source-/Drain-Implantierungen können mindestens ein Teil der Gatestruktur sowie mindestens ein Teil des Source-Draingebiets siliziert werden.
  • Bei einigen Ausführungsformen werden in dem Halbleitersubstrat höhere Konzentrationen von Dotierstoffen verwendet, um die Rauschreduktionsfunktion von Dotierstoffen zu verbessern. Wenn die Konzentration von Verbindungsdotierstoffen (z. B. BF2) heraufgesetzt wird, die eine nicht-rauschreduzierende Spezies vom n-Typ oder p-Typ (z. B. das B in BF2) und eine rauschreduzierende Spezies (z. B. das F in BF2) enthalten, dann führt dies zu einer Erhöhung der Konzentration der entsprechenden Konzentration vom n-Typ oder vom p-Typ innerhalb des Substrats. Folglich wird das Halbleitersubstrat hochleitend oder führt zu einem MOSFET mit einer sehr hohen Schwellwertspannung (abhängig von dem n-Typ oder p-Typ in einem NMOS oder PMOS), was das Substrat unbenutzbar macht. Bei einer oder mehreren Ausführungsformen der Erfindung kann dies durch Gegendotieren des Substrats verhindert werden.
  • Das Gegendotieren kann an einem beliebigen Punkt bei der Herstellung des Bauelements angewendet werden. Beispielsweise kann das Gegendotieren auf das Substrat vor der Ausbildung des Gateisolatormaterials angewendet werden (wie etwa durch einen Aufwachsprozess ausgebildetes Siliziumdioxid). Rauschreduzierung durch Gegendotieren des Substrats innerhalb des MOS-Kanalgebiets vor dem Ausbilden des Gateisolatormaterials kann dann attraktiv sein, wenn beispielsweise Metallgateelektroden verwendet werden, da gewisse metallische Materialien für gewisse rauschreduzierende Spezies wie Fluor eine starke Diffusionsbarriere sein können.
  • Das Gegendotieren kann nach der Ausbildung des Gateisolatormaterials angewendet werden, aber vor der Ausbildung eines Materials mit hohem k-Wert über dem Gateisolatormaterial. Gewisse Materialien mit hohem k-Wert reagieren nicht gut auf rauschreduzierende Spezies, die mit Gateisolatormaterial funktional sind (wie etwa das Siliziumdioxid). In solchen Fällen wird die rauschreduzierende Spezies hauptsächlich in einer Schicht (z. B. Siliziumdioxid) absorbiert, die das Material mit hohem k-Wert stützt, und der vor dem Ausbilden des Materials mit hohem k-Wert ausgebildeten stützenden Schicht. Die rauschreduzierende Spezies ist in dieser stützenden Schicht effektiv.
  • Eine oder mehrere Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren bereit zum Verwenden von Dotierstoffen außer reinem Fluor, und es wird vermieden, dass eine separate Fluorimplantierung durchgeführt werden muss. Dies wird erreicht, indem die Implantierung von rauschreduzierenden Dotierstoffen in einen oder mehrere der Verarbeitungsschritte des Halbleiterbauelements integriert wird, indem Verbunddotierstoffe verwendet werden, die eine nicht-rauschreduzierende Spezies vom n-Typ oder p-Typ (im Allgemeinen) sowie eine rauschreduzierende Spezies enthalten. Das Verteilen der Einführung von rauschreduzierenden Dotierstoffen über verschiedene Verarbeitungsschritte kann die Mängel einer einzelnen Implantierung mit einer hohen Dosis wie zum Beispiel Kristallschäden oder Dotierstoffabscheidung in dem Gateisolator herabsetzen.
  • Bei einigen Ausführungsformen wird eine Gegendotierung erzielt, indem eine aufeinanderfolgende Implantierung von bestimmten rauschreduzierenden Verbunddotierstoffen vom n-Typ und p-Typ in das Substrat durchgeführt wird. Einer oder mehrere dieser rauschreduzierenden Verbunddotierstoffe können ein Kation (bei dem es sich entweder um ein Material vom n-Typ oder p-Typ handeln kann) und ein Anion (bei dem es sich um ein rauschreduzierendes Material wie etwa Fluor, Chlor, Deuterium und Wasserstoff handeln kann) enthalten.
  • Bei einigen Ausführungsformen gestattet die Gegendotierung die Aufhebung der elektrischen Leitfähigkeit, die sich aus den im Halbleitersubstrat vorliegenden Materialien vom n-Typ und p-Typ ergibt. Die Gegendotierung wie hier beschrieben verhindert die Akkumulierung von hohen Konzentrationen an elektrischer Leitfähigkeit eines bestimmten Typs (n-Typ oder p-Typ) von Material innerhalb des Substrats. Außerdem kann die Konzentration der rauschreduzierenden Ionen (wie etwa Fluor, Chlor, Deuterium, Wasserstoff usw.) innerhalb des Substrats erhöht werden. Zudem wird die Zunahme bei der Konzentration von rauschreduzierenden Ionen innerhalb des Substrats ohne die Hinzufügung von weiteren Implantierungsprozessschritten während der Herstellung des Halbleiterbauelements erzielt. Außerdem können größere Mengen an Fluor mit der gleichen Dosis im Vergleich zur Implantierung von reinem Fluor eingeführt werden, indem Verbunddotierstoffe verwendet werden, die mehr als eine rauschreduzierende Spezies enthalten. Dadurch kann man eine kürze Verarbeitungszeit und so einen höheren Waferdurchsatz während der Herstellung erhalten.
  • Die 1A–1F zeigen Querschnittsansichten eines teilweise fertiggestellten Halbleiterwafers 100 bei verschiedenen Fabrikationsstufen gemäß gewisser Ausführungsformen der Erfindung. 1A zeigt eine zur Fabrikation verfügbare Substratschicht 102.
  • 1B veranschaulicht eine auf dem in 1A gezeigten Substrat 102 abgeschiedene Screen-Oxidschicht 104. Bei einigen Ausführungsformen enthält die Screen-Oxidschicht 104 auf dem Substrat 102 aufgewachsenes Siliziumdioxid.
  • 1C veranschaulicht eine erste Dotierung des in 1B gezeigten Substrats 102 unter Verwendung eines ersten rauschreduzierenden Dotierstoffs. Bei einigen Ausführungsformen enthält der verwendete erste rauschreduzierende Dotierstoff einen Dotierstoff vom n-Typ. Bei einigen Ausführungsformen enthält der verwendete erste rauschreduzierende Dotierstoff einen Dotierstoff vom p-Typ. Nach dem ersten Dotieren des Substrats 102 wird das Substrat 102 folglich je nach der Leitfähigkeit des ersten rauschreduzierenden Dotierstoffs in ein dotiertes Substrat 106 vom n-Typ oder p-Typ transformiert.
  • 1D veranschaulicht eine zweite Dotierung des in 1C gezeigten dotierten Substrats 106 vom n-Typ oder p-Typ unter Verwendung eines zweiten rauschreduzierenden Dotierstoffs. Bei einigen Ausführungsformen wird der verwendete zweite rauschreduzierende Dotierstoff ein Material mit einem Leitfähigkeitstyp (wie etwa vom n-Typ, wenn die erste Dotierung den p-Typ verwendete, und umgekehrt) aufweisen, der dem des ersten rauschreduzierenden Dotierstoffs entgegengesetzt ist. Bei einigen Ausführungsformen enthält der zweite rauschreduzierende Dotierstoff einen Dotierstoff vom p-Typ, wenn der erste rauschreduzierende Dotierstoff ein Dotierstoff vom n-Typ ist. Bei einigen Ausführungsformen enthält der zweite rauschreduzierende Dotierstoff einen Dotierstoff vom n-Typ, wenn der erste rauschreduzierende Dotierstoff ein Dotierstoff vom p-Typ ist. Bei einigen Ausführungsformen enthält der zweite Dotierstoff keine rauschreduzierenden Spezies. Nach dem zweiten Dotieren wird das dotierte Substrat 106 vom n-Typ oder p-Typ folglich in ein gegendotiertes Substrat 108 transformiert.
  • Bei einigen Ausführungsformen ist die Tiefe der Spitzenkonzentration, bis zu der der nicht-rauschreduzierende Teil des ersten Dotierstoffs implantiert wird, verschieden im Vergleich zu der Tiefe der Spitzenkonzentration, zu der der nicht-rauschreduzierende Teil des zweiten Dotierstoffs implantiert wird. Dies gestattet die Ausbildung von Bauelementen mit vergrabenem Kanal. Solche wie erwähnt ausgebildeten Bauelemente mit vergrabenem Kanal besitzen im Vergleich zu einem Bauelement mit Oberflächenkanal einen geringeren Rauschbeitrag. Dies ist in erster Linie auf den größeren Abstand der Kanalträger von der Gateisolator-Substrat-Grenzfläche zurückzuführen.
  • Bei einigen Ausführungsformen ist die Tiefe der Spitzenkonzentration, zu der der nicht-rauschreduzierende Teil des ersten Dotierstoffs implantiert wird, die gleiche wie die Tiefe der Spitzenkonzentration des nicht-rauschreduzierenden Teils des zweiten Dotierstoffs. Dadurch wird die elektrische Leitfähigkeit des Halbleiters nicht geändert, während eine gewisse Dosis an rauschreduzierenden Dotierstoffen eingeführt wird.
  • Bei einigen Ausführungsformen können die verwendeten Dotierstoffe aus einem oder mehreren von Materialien wie etwa AsF3, AsF5, PF3, PF5, SbF3, SbF5, BF3 oder BCl3 und ihren in einem Plasma erzeugten assoziierten Ionen sein. Bei einigen Ausführungsformen wird ein positives einfach geladenes BF2 +-Ion als Dotierstoff verwendet, gefolgt von einem Dotierstoff vom n-Typ, der eine rauschreduzierende Spezies enthält wie etwa eines der aus PF5- oder PF3-Gas in einer Plasmaentladung erzeugten assoziierten Ionen. Die für die Implantierung verwendeten Ionen sind nicht auf positive geladene Ionen beschränkt, sondern können auch negativ geladen sein.
  • Bei einigen Ausführungsformen können die Dotierstoffe vom n-Typ und p-Typ zusammen während eines Implantierungsschritts implantiert werden. Bei einigen Ausführungsformen wird der Dotierstoff vom n-Typ vor dem Dotierstoff vom p-Typ implantiert. Bei einigen Ausführungsformen wird der Dotierstoff vom n-Typ nach dem Dotierstoff vom p-Typ implantiert.
  • Bei einigen Ausführungsformen werden mehrere, in einem Plasma aus dem Vorläufergas (z. B. AsF3, AsF5, PF3, PF5, SbF3, SbF5, BF3 oder BCl3) erzeugten verschiedenen Arten von Ionen zusammen während eines Implantierungsschritts in das teilweise fertiggestellte Halbleiterbauelement implantiert. Bei einigen Ausführungsformen wird nur eine Spezies der in dem Plasma aus dem Vorläufergas erzeugten Ionen in das teilweise fertiggestellte Halbleiterbauelement implantiert. Bei einigen Ausführungsformen wird eine Teilgruppe der in einem Plasma aus dem Vorläufergas erzeugten Ionen in das teilweise fertiggestellte Halbleiterbauelement implantiert.
  • Bei einigen Ausführungsformen würden die Dotierstoffe vom n-Typ und p-Typ hauptsächlich in dem Substrat verbleiben und während eines Temperprozesses oder eines Gateisolatormaterialaufwachsprozesses innerhalb des Substrats diffundieren. Zusätzlich könnten sich die Dotierstoffe vom n-Typ und p-Typ beim Temperieren oder beim Gateisolatormaterialaufwachsprozess auch in das Gateisolatormaterial abscheiden. Der rauschreduzierende Dotierstoff wird jedoch hauptsächlich an der Grenzfläche zwischen dem Gateisolator und dem Substrat sowie in dem Gateisolator absorbiert.
  • 1E veranschaulicht ein gegendotiertes Substrat 108 nach dem Entfernen der in 1 gezeigten Screen-Oxidschicht 104. Bei einigen Ausführungsformen erfolgt während dieses Stadiums der Fabrikation eine Temperung von Kristallschäden. Die Temperzeit und -temperatur hängen von den gewünschten Charakteristiken des hergestellten Halbleiterbauelements ab. Bei einigen Ausführungsformen kann das Tempern von Kristallschäden durch RTA (rapid thermal anneal) oder ein Lasertempern erfolgen. Bei einigen Ausführungsformen weist der Temperprozess Temperaturen im Bereich von etwa 950°C bis etwa 1200°C für eine Dauer von etwa 10 Millisekunden bis 60 Sekunden auf. Bei einigen Ausführungsformen kann die Dauer etwa 10 Millisekunden bis etwa 1 Sekunde betragen. Bei einigen Ausführungsformen kann die Dauer etwa 1 Sekunde bis etwa 60 Sekunden betragen.
  • 1F veranschaulicht den in 1E gezeigten, teilweise fertiggestellten Halbleiterwafer 100 mit einer nach dem thermischen Tempern ausgebildeten Gateisolatorschicht 110. Nach der Ausbildung der Gateisolatorschicht 110 wird über der Gateisolatorschicht 110 ein nichtgezeigter Gatestapel ausgebildet.
  • Die 2A–2F veranschaulichen Querschnittsansichten eines teilweise fertiggestellten Halbleiterwafers 200 mit einer Stegstruktur bei verschiedenen Fabrikationsstadien gemäß einiger Ausführungsformen der Erfindung. 2A veranschaulicht eine Querschnittsansicht durch einen teilweise fertiggestellten Halbleiterwafer 200 mit einem Siliziumsteg 204.
  • 2B veranschaulicht eine Querschnittsansicht des Halbleiterwafers 200 in 2A mit einer auf dem Substrat 202 abgeschiedenen Rasteroxidschicht 206.
  • 2C veranschaulicht eine erste Dotierung des in 2B gezeigten Siliziumstegs 204 unter Verwendung eines ersten rauschreduzierenden Dotierstoffs. Bei einigen Ausführungsformen kann der verwendete erste rauschreduzierende Dotierstoff ein Dotierstoff vom n-Typ sein. Bei einigen Ausführungsformen kann der verwendete erste rauschreduzierende Dotierstoff ein Dotierstoff vom p-Typ sein. Nach dem ersten Dotieren des Siliziumstegs 204 wird folglich der Siliziumsteg 204 je nach der Leitfähigkeit des ersten rauschreduzierenden Dotierstoffs in einen dotierten Siliziumsteg 208 vom n-Typ oder p-Typ transformiert. Bei einigen Ausführungsformen ist die Tiefe der Spitzenkonzentration, bis zu der der nicht-rauschreduzierende Teil des ersten Dotierstoffs implantiert wird, verschieden im Vergleich zu der Tiefe der Spitzenkonzentration, zu der der nicht-rauschreduzierende Teil des zweiten Dotierstoffs implantiert wird. Dies gestattet die Ausbildung von Bauelementen mit vergrabenem Kanal. Solche wie erwähnt ausgebildeten Bauelemente mit vergrabenem Kanal besitzen im Vergleich zu einem Bauelement mit Oberflächenkanal einen geringeren Rauschbeitrag. Dies ist in erster Linie auf den größeren Abstand der Kanalträger von der Gateisolator-Substrat-Grenzfläche zurückzuführen.
  • Bei einigen Ausführungsformen ist die Tiefe der Spitzenkonzentration, zu der der nicht-rauschreduzierende Teil des ersten Dotierstoffs implantiert wird, die gleiche wie die Tiefe der Spitzenkonzentration des nicht-rauschreduzierenden Teils des zweiten Dotierstoffs. Dadurch wird die elektrische Leitfähigkeit des Halbleiters nicht geändert, während eine gewisse Dosis an rauschreduzierenden Dotierstoffen eingeführt wird.
  • Bei einigen Ausführungsformen können die verwendeten Dotierstoffe aus einem oder mehreren von Materialien wie etwa AsF3, AsF5, PF3, PF5, SbF3, SbF5, BF3 oder BCl3 und ihren in einem Plasma erzeugten assoziierten Ionen sein. Bei einigen Ausführungsformen wird ein positives einfach geladenes BF2 +-Ion als Dotierstoff verwendet, gefolgt von einem Dotierstoff vom n-Typ, der einen rauschreduzierenden Dotierstoff enthält wie etwa eines der aus PF5- oder PF3-Gas in einer Plasmaentladung erzeugten assoziierten Ionen. Die für die Implantierung verwendeten Ionen sind nicht auf positive geladene Ionen beschränkt, sondern können auch negativ geladen sein.
  • Bei einigen Ausführungsformen können die Dotierstoffe vom n-Typ und p-Typ zusammen während eines Implantierungsschritts implantiert werden. Bei einigen Ausführungsformen wird der Dotierstoff vom n-Typ vor den Dotierstoffen vom p-Typ implantiert. Bei einigen Ausführungsformen wird der Dotierstoff vom n-Typ nach den Dotierstoffen vom p-Typ implantiert.
  • Bei einigen Ausführungsformen werden mehrere, in einem Plasma aus dem Vorläufergas (z. B. AsF3, AsF5, PF3, PF5, SbF3, SbF5, BF3 oder BCl3) erzeugten verschiedenen Arten von Ionen zusammen während eines Implantierungsschritts in das teilweise fertiggestellte Halbleiterbauelement implantiert. Bei einigen Ausführungsformen wird nur eine Spezies der in dem Plasma aus dem Vorläufergas erzeugten Ionen in das teilweise fertiggestellte Halbleiterbauelement implantiert. Bei einigen Ausführungsformen wird eine Teilgruppe der in einem Plasma aus dem Vorläufergas erzeugten Ionen in das teilweise fertiggestellte Halbleiterbauelement implantiert.
  • Bei einigen Ausführungsformen würden die Dotierstoffe vom n-Typ und p-Typ hauptsächlich in dem Substrat verbleiben und während eines Temperprozesses oder eines Gateisolatoraufwachsens innerhalb des Substrats diffundieren. Zusätzlich könnten sich die Dotierstoffe vom n-Typ und P-Typ beim Temperieren oder beim Gateisolatoraufwachsen auch in dem Gateisolator abscheiden. Der rauschreduzierende Dotierstoff wird jedoch hauptsächlich an der Grenzfläche zwischen dem Gateisolator und dem Substrat sowie in dem Gateisolator absorbiert.
  • 2D veranschaulicht eine zweite Dotierung des in 2C gezeigten dotierten Siliziumstegs 208 vom n-Typ oder p-Typ unter Verwendung eines zweiten rauschreduzierenden Dotierstoffs. Bei einigen Ausführungsformen wird der verwendete zweite rauschreduzierende Dotierstoff ein Material vom entgegengesetzten Leitfähigkeitstyp (wie etwa vom n-Typ, wenn die erste Dotierung den p-Typ verwendete, und umgekehrt) zu dem des ersten rauschreduzieren Dotierstoffs enthalten. Bei einigen Ausführungsformen enthält der zweite rauschreduzierende Dotierstoff einen Dotierstoff vom p-Typ, wenn der erste rauschreduzierende Dotierstoff ein Dotierstoff vom n-Typ ist. Bei einigen Ausführungsformen enthält der zweite rauschreduzierende Dotierstoff einen Dotierstoff vom n-Typ, wenn der erste rauschreduzierende Dotierstoff ein Dotierstoff vom p-Typ ist. Nach dem zweiten Dotieren wird dementsprechend der dotierte Siliziumsteg 208 vom n-Typ oder p-Typ in einen gegendotierten Siliziumsteg 210 transformiert.
  • Bei einigen Ausführungsformen erfolgt die erste Dotierung und die zweite Dotierung unter Verwendung einer Dual-Modus- oder Quad-Modus-Operation. Eine Dual-Modus-Operation enthält einen Implantierungsmodus mit zwei an dem Siliziumsteg 210 ausgeführten getrennten Implantierungen durch Drehen des Siliziumstegs 210 um 180° um seine vertikale Achse nach jeder Implantierungsperiode. Eine Quad-Modus-Operation beinhaltet einen Implantierungsmodus mit Perioden von vier am Siliziumsteg 210 ausgeführten getrennten Implantierungen durch Drehen des Siliziumstegs 210 um 90° um seine vertikale Achse nach jeder Implantierungsperiode. Die Implantierung wird durchgeführt, indem ein Ionenstrahl mit einem Material mit Dotierstoff vom n-Typ, einem Dotierstoff vom p-Typ und einen rauschreduzierenden Dotierstoff verwendet wird. Das oben beschriebene Verfahren des Drehens des Halbleiterwafers 200 in einem Dual-Modus oder einem Quad-Modus wird verwendet, um sicherzustellen, dass in alle kanalbildenden Oberflächen von Siliziumstegen 102A–D der Dotierstoff gleichmäßig implantiert worden ist.
  • 2E veranschaulicht einen gegendotierten Siliziumsteg 210 nach dem Entfernen der in 2D gezeigten Screen-Oxidschicht 206. Bei einigen Ausführungsformen wird an dem Substrat während dieses Stadiums der Fabrikation ein Tempern von Kristallschäden durchgeführt.
  • Bei einigen Ausführungsformen kann nach dem oben durchgeführten Tempern von Kristallschäden ein Tempern mit Wasserstoff (H2) oder Deuterium (D2) erfolgen. Bei einigen Ausführungsformen liegt die Tempertemperatur im Bereich von etwa 700°C bis 900°C für etwa 1 bis 10 Minuten. Nach dem durchgeführten H2- oder D2-Tempern wird ein Eintauchen in nasses HF verwendet gefolgt von einer Reinigung unter Verwendung von Ammoniak-Wasserstoffperoxid-Wasser (NH4OH, H2O2 und H2O) mit niedrigerem Alkaligehalt. Nach dem Reinigungsschritt kann eine weitere HF-Dampfreinigung angewendet werden, um natives Oxid schlechter Qualität zu entfernen, das schnell auf der Oberfläche des Substrats wächst. Bei einigen Ausführungsformen erfolgt diese HF-Dampfreinigung in der gleichen Kammer, wo das Gateisolatoraufwachsen durchgeführt wird.
  • 2F veranschaulicht das Aufwachsen einer Gateisolatorschicht 212 nachdem an dem in 2E gezeigten, teilweise fertiggestellten Halbleiterwafer 200 durchgeführten thermischen Temperprozess. Nach dem thermischen Tempern wird ein nichtgezeigter Gatestapel über der Gateisolatorschicht 212 ausgebildet. Bei einigen Ausführungsformen erfolgt eine Polysiliziumvordotierungsimplantierung, nachdem das Gateelektrodenmaterial (oder ein Teil davon) abgeschieden ist. Bei einigen Ausführungsformen erfolgt die Gatepolyvordotierung unter Verwendung von rauschreduzierende Spezies enthaltenden Verbindungsdotierstoffen. Bei einigen Ausführungsformen erfolgt eine weitere Implantierung eines Implantationsstoffs vom n-Typ/p-Typ über dem Steg 210, um ein nichtgezeigtes Erweiterungsgebiet auszubilden, gefolgt von einem geneigten Implantierungsstoff vom p-Typ/n-Typ, der ein nichtgezeigtes Halo-Gebiet innerhalb des Stegs 210 bildet. Bei einigen Ausführungsformen werden das Erweiterungsgebiet und das Halo-Gebiet, wie oben erwähnt ausgebildet, in Stegstrukturen ausgebildet, die in 2F gezeigt sind. Bei einigen Ausführungsformen werden für die Erweiterung und die Halo-Implantierung Verbunddotierstoffe verwendet, die rauschreduzierende Spezies enthalten.
  • 3A–3C veranschaulichen Querschnittsansichten eines teilweise fertiggestellten Halbleitersubstrats mit einer Dreifachmuldenstruktur in verschiedenen Fabrikationsstadien gemäß einiger Ausführungsformen der Erfindung. 3A veranschaulicht eine Querschnittsansicht eines teilweise fertiggestellten Halbleiterwafers 300 mit einer von dem Substrat 302 getragenen Rasteroxidschicht 304, worin ein rauschreduzierender Dotierstoff vom n-Typ implantiert wird, gemäß einer gewissen Ausführungsform der Erfindung.
  • 3B veranschaulicht eine Querschnittsansicht des in 3A gezeigten, teilweise fertiggestellten Halbleiterwafers 300 mit einer durch die Implantierung eines rauschreduzierenden Dotierstoffs vom n-Typ über einen Abschnitt der Oberfläche der Rasteroxidschicht 304 ausgebildeten n-Mulde 306 gemäß gewisser Ausführungsformen der Erfindung. 3B zeigt auch die Implantierung eines rauschreduzierenden Dotierstoffs vom p-Typ über der Oberfläche der Rasteroxidschicht 304, was dem Gebiet der n-Mulde 306 innerhalb des teilweise fertiggestellten Halbleiterwafers 300 entspricht. Bei einigen Ausführungsformen kann zusätzlich ein n-Band 307 am Boden der n-Mulde unter Verwendung einer hochenergetischen Implantierung eines Ions vom n-Typ wie etwa Phosphor zusammen mit einem rauschreduzierenden Dotierstoffion wie etwa Fluor ausgebildet werden. Der Vorteil einer hochenergetischen Implantierung besteht darin, dass die Kristallschäden tiefer im Substrat liegen.
  • Bei einigen Ausführungsformen kann ein n-Band 307 ausgebildet werden, um einen niederohmigen Weg in der n-Mulde bereitzustellen, damit der Latch-up-Effekt unterdrückt wird, der durch parasitäre Bipolartransistoren und Thyristoren verursacht wird, die von allen den verwendeten Mulden ausgebildet werden, und auch durch PMOS mit nahegelegenen NMOS-Transistoren. Bei einigen Ausführungsformen kann das n-Band 307 ausgebildet werden, um für die Unterdrückung der Substratkopplung zu sorgen, indem in dem Substrat eine niederohmige Abschirmung bereitgestellt wird.
  • In 3C veranschaulicht eine Querschnittsansicht des in 3B gezeigten, teilweise fertiggestellten Halbleiterwafers 300 mit einer innerhalb der n-Mulde 306 ausgebildeten p-Mulde 308 gemäß gewisser Ausführungsformen der Erfindung.
  • Die 4A–4D veranschaulichen Querschnittsansichten eines teilweise fertiggestellten Halbleitersubstrats mit einer Erweiterungs- und Halo-Struktur in verschiedenen Fabrikationsstadien gemäß gewisser Ausführungsformen der Erfindung. 4A veranschaulicht eine Querschnittsansicht eines teilweise fertiggestellten Halbleiterwafers 400 mit einem Substrat 402, einer flachen Grabenisolation 404 und 406, einem Gateisolator 408, einem Gatestapel 410. Außerdem zeigt 4A einen auf dem teilweise fertiggestellten Halbleiterwafer 400 implantierten rauschreduzierenden Dotierstoff vom n-Typ oder p-Typ.
  • 4B veranschaulicht eine Querschnittsansicht des in 4A gezeigten, teilweise fertiggestellten Halbleiterwafers 400 mit Erweiterungsgebieten 412 und 414 gemäß gewisser Ausführungsformen der Erfindung. Die Erweiterungsgebiete 412 und 414 werden durch die Implantierung eines rauschreduzierenden Dotierstoffs vom p-Typ oder n-Typ in den Halbleiterwafer 400 ausgebildet.
  • 4C veranschaulicht einen in 4B gezeigten, teilweise fertiggestellten Halbleiterwafer 400 mit innerhalb des Substrats 402 unter Verwendung einer geneigten Implantierung ausgebildeten Halo-Gebieten 416 und 418. Bei einigen Ausführungsformen ist eine Halo-Implantierung eine Implantierung unter einem Neigungswinkel, die verwendet wird, um in einem MOSFET ein ungleichförmiges Kanaldotierungsprofil herzustellen. Eine Halo-Implantierung gestattet eine bessere Steuerung des Kurzkanaleffekts. Außerdem sind in 4C Abstandshalter 420 und 422 gezeigt, die auf beiden Seiten des Gatestapels 410 ausgebildet sind. Bei einigen Ausführungsformen werden ein Dotierstoff vom p-Typ oder n-Typ einschließlich rauschreduzierender Dotierstoffe für die Halo-Implantierung verwendet.
  • Bei einigen Ausführungsformen kann es sich bei den für die Erweiterungs- und Halo-Implantierung verwendeten Dotierstoffen um eines oder mehrere der Vorläufermaterialien wie etwa AsF3, AsF5, PF3, PF5, SbF3, SbF5, BF3 oder BCl3 und ihre in einem Plasma erzeugten assoziierten Ionen handeln. Bei einigen Ausführungsformen wird das BF2 +-Ion als ein Dotierstoff verwendet, gefolgt von einem Dotierstoff vom n-Typ, der einen rauschreduzierenden Dotierstoff enthält wie eines der aus PF5- oder PF3-Vorläufergas in einer Plasmaentladung erzeugten assoziierten Ionen. Die Ionen, die für die Implantierung verwendet werden können, sind nicht auf positiv geladene Ionen begrenzt, sondern können auch negativ geladene sein.
  • 4D veranschaulicht eine Querschnittsansicht des teilweise fertiggestellten Halbleiterwafers 400, die jeweils durch die Implantierung von Source-/Drain-Implantierungen ausgebildete Drain- und Sourcegebiete 424 und 426 zeigt. Bei einigen Ausführungsformen werden einen Dotierstoff vom p-Typ oder n-Typ enthaltende rauschreduzierende Dotierstoffe für die Source-/Drain-Implantierung verwendet. Bei einigen Ausführungsformen kann es sich bei den Dotierstoffen um eines oder mehrere von Materialien wie etwa AsF3, AsF5, PF3, PF5, SbF3, SbF5, BF3 oder BCl3 und ihre in einem Plasma erzeugten assoziierten Ionen handeln. Bei einigen Ausführungsformen kann einer der zuvor erwähnten Dotierstoffe als ein erster Dotierstoff verwendet werden, um eine Voramorphisierung durchzuführen, was die Ausbildung von flachen Übergängen gestattet, gefolgt von einem zweiten Dotierstoff zum Ausbilden der Source- und Drain-Übergänge.
  • Bei einigen Ausführungsformen kann das Implantieren des ersten Dotierstoffs und/oder des zweiten Dotierstoffs wie oben beschrieben während mindestens einer Periode durchgeführt werden, ausgewählt aus der Gruppe bestehend aus (a) nach dem Ausbilden eines Substrats, aber vor dem Ausbilden eines Gateisolatormaterials, (b) nach dem Ausbilden einer Siliziumoxidschicht, die Teil des Gateisolators ist, aber vor dem Ausbilden weiterer Teile des Gateisolatormaterialstapels, (c) nach dem Ausbilden des vollen Gateisolatormaterialstapels, aber vor dem Ausbilden eines Gateelektrodenmaterials, (d) nach dem Ausbilden eines Abschnitts des Gateelektrodenmaterialstapels, aber vor dem Fertigstellen des Gateelektrodenmaterialstapels, (e) nach dem Ausbilden eines Gateelektrodenmaterialstapels, aber vor dem Ausbilden der Gatestruktur, (f) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter und (g) nach dem Ausbilden der Gateseitenwandabstandshalter.
  • Der erste Dotierstoff kann zu jeder Zeit in dem Herstellungsprozess implantiert werden. Auch der zweite Dotierstoff kann zu jeder Zeit im Herstellungsprozess implantiert werden. Der erste Dotierstoff kann zur gleichen Zeit wie der zweite Dotierstoff implantiert werden. Der erste Dotierstoff kann vor dem zweiten Dotierstoff implantiert werden. Der erste Dotierstoff kann nach dem zweiten Dotierstoff implantiert werden.
  • 5 veranschaulicht ein Flussdiagramm, das ein Verfahren 500 zur Herstellung eines Halbleiterwafers mit einer Siliziumschicht durch Gegendotieren des Halbleiterwafers unter Verwendung von rauschreduzierenden Dotierstoffen vom n-Typ und/oder p-Typ gemäß einiger Ausführungsformen der Erfindung zeigt.
  • Bei 502 beinhaltet das Verfahren 500 das Ausbilden eines Substrats mit einer Siliziumschicht. Bei einigen Ausführungsformen ist die Siliziumschicht eine Schicht aus einkristallinem Silizium. Bei einigen Ausführungsformen beinhaltet das Ausbilden eines Substrats das Aufwachsen einer Screen-Oxidschicht 104 über der Siliziumoberfläche vor einem Dotierstoffimplantierungsprozess, der gemäß dem in 1B gezeigten durchgeführt wird. Bei einigen Ausführungsformen liefert die Screen-Oxidschicht 104 einen Schutz vor unbeabsichtigten metallischen Anstoßverunreinigungen (wie etwa Eisen (Fe) und Nickel (Ni)), die von dem Ionenimplantierer empfangen werden. Bei einigen Ausführungsformen kann die Dicke der Screen-Oxidschicht 104 im Bereich von etwa 1 nm bis etwa 15 nm liegen.
  • Bei 504 beinhaltet das Verfahren 500 das Implantieren der Siliziumschicht unter Verwendung eines ersten Dotierstoffmaterials mit einem ersten Leitfähigkeitstyp und einschließlich einer ersten rauschreduzierenden Spezies, die eine von Fluor, Chlor, Deuterium und Wasserstoff enthalten kann. Bei einigen Ausführungsformen ist der erste Dotierstoff ein Material vom n-Typ, und bei anderen Ausführungsformen ist er ein Material vom p-Typ. Bei einigen Ausführungsformen enthält der erste Dotierstoff eines oder mehrere von Materialien wie etwa AsF3, AsF5, PF3, PF5, SbF3, SbF5, BF3 oder BCl3 und ihre in einem Plasma erzeugten assoziierten Ionen. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff das einfach positiv geladene Ion BF2 +.
  • Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein BF2-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff das Ion BF+. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein BF-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein einfach positiv geladenes BF3 +-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein einfach negativ geladenes BF3 –-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein BF3-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff das Ion BCl+. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein BCl-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff das Ion BCl2 +. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein BCl2-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff das Element Bor.
  • Bei 506 beinhaltet das Verfahren 500 das Implantieren der Siliziumschicht unter Verwendung eines zweiten Dotierstoffmaterials mit einem zweiten Leitfähigkeitstyp (z. B. p-Typ, n-Typ). Der zweite Leitfähigkeitstyp hat eine entgegengesetzte Polarität zu dem ersten Leitfähigkeitstyp. Wenn beispielsweise die erste Implantierung unter Verwendung eines Materials vom n-Typ durchgeführt wird, wird die zweite Implantierung unter Verwendung eines Materials vom p-Typ durchgeführt und umgekehrt. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff eine rauschreduzierende Spezies. Bei einigen Ausführungsformen enthält das zweite Dotierstoffmaterial eine zweite rauschreduzierende Spezies, die Fluor, Chlor, Deuterium und Wasserstoff enthalten kann. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff das einfach positiv geladene Ion BF2 +. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein BF2-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff das Ion BF+. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein BF-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein einfach positiv geladenes BF3 +-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein einfach negativ geladenes BF3 –-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein BF3-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff das Ion BCl+. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein BCl-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff das Ion BCl2 +. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein BCl2-Ion. Bei einigen Ausführungsformen enthält der zweite Dotierstoff ein oder mehrere Materialien wie etwa AsF3, AsF5, PF3, PF5, SbF3, SbF5, BF3 oder BCl3 und ihre in einem Plasma erzeugten assoziierten Ionen. Die Ionen, die für die Implantierung verwendet werden können, sind nicht auf positiv geladene Ionen begrenzt, sondern können auch negativ geladene sein.
  • Bei einigen Ausführungsformen können die Dotierstoffe vom n-Typ und vom p-Typ zusammen während eines Implantierungsschritts implantiert werden. Bei einigen Ausführungsformen wird der Dotierstoff vom n-Typ vor dem Dotierstoff vom p-Typ implantiert. Bei einigen Ausführungsformen wird der Dotierstoff vom n-Typ nach dem Dotierstoff vom p-Typ implantiert.
  • Bei einigen Ausführungsformen werden alle Arten von in einem Plasma aus dem Vorläufergas erzeugten Ionen zusammen während eines Implantierungsschritts in das teilweise fertiggestellte Halbleiterbauelement implantiert. Bei einigen Ausführungsformen wird nur eine Spezies der in dem Plasma aus dem Vorläufergas erzeugten Ionen in das teilweise fertiggestellte Halbleiterbauelement implantiert. Bei einigen Ausführungsformen wird eine Teilgruppe der in einem Plasma aus dem Vorläufergas erzeugten Ionen in das teilweise fertiggestellte Halbleiterbauelement implantiert.
  • Bei einigen Ausführungsformen, bei 504 und/oder 506, kann eine der beiden Implantierungen, nämlich die erste Implantierung oder die zweite Implantierung, unter Verwendung eines Materials durchgeführt werden, das keinen rauschreduzierenden Dotierstoff enthält, während die andere Implantierung einen rauschreduzierenden Dotierstoff enthält.
  • Bei 504 und/oder 506 beinhaltet bei einigen Ausführungsformen das Verfahren 500 weiterhin das Implantieren des ersten Dotierstoffs zu einer ersten Tiefe, die zu einer zweiten Tiefe, zu der der zweite Dotierstoff implantiert wird, verschieden ist. Dies gestattet die Ausbildung von Bauelementen mit vergrabenem Kanal. Solche wie erwähnt ausgebildeten Bauelemente mit vergrabenem Kanal besitzen im Vergleich zu einem Bauelement mit Oberflächenkanal einen niedrigeren Rauschbeitrag. Bei einigen Ausführungsformen ist die Tiefe der Spitzenkonzentration, zu der der nicht-rauschreduzierende Teil des ersten Dotierstoffs implantiert wird, die gleiche wie die Tiefe der Spitzenkonzentration des nicht-rauschreduzierenden Teils des zweiten Dotierstoffs. Dadurch wird die elektrische Leitfähigkeit des Halbleiters nicht geändert, während eine gewisse Dosis an rauschreduzierenden Dotierstoffen eingeführt wird.
  • Bei einigen Ausführungsformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosierung im Fall einer Schwellwertspannungsjustierimplantierung oder einer Vergrabene-Kanal-Stoppimplantierung höher als 1E13 Atome/cm2 gewählt werden. Bei einigen Ausführungsformen kann die Dosis der BF2-Schwellwertspannungsjustier- oder Vergrabene-Kanal-Stoppimplantierung so gewählt werden, dass sie höher ist als eine von 1E13, 1,1E13, 1,2E13, 1,3E13, 1,4E13, 1,5E13, 1,6E13, 1,7E13, 1,8E13, 1,9E13, 2E13, 3E13, 4E13, 5E13, 5,1E13, 5,2E13, 5,3E13, 5,4E13, 5,5E13, 5,6E13, 5,7E13, 5,8E13, 5,9E13, 6E13, 7E13, 8E13, 9E13, 1E14, 1,1E14, 1,2E14, 1,3E14, 1,4E14, 1,5E14, 1,6E14, 1,7E14, 1,8E14, 1,9E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2. Bei den obigen Ausführungsformen ist die Gegendotierstoffdosis vom n-Typ so gewählt, dass sie höher ist als eine von 1E12, 2E12, 3E12, 4E12, 5E12, 6E12, 7E12, 8E12, 9E12, 1E13, 1,1E13, 1,2E13, 1,3E13, 1,4E13, 1,5E13, 1,6E13, 1,7E13, 1,8E13, 1,9E13, 2E13, 3E13, 4E13, 5E13, 5,1E13, 5,2E13, 5,3E13, 5,4E13, 5,5E13, 5,6E13, 5,7E13, 5,8E13, 5,9E13, 6E13, 7E13, 8E13, 9E13, 1E14, 1,1E14, 1,2E14, 1,3E14, 1,4E14, 1,5E14, 1,6E14, 1,7E14, 1,8E14, 1,9E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 1/cm2, wenn die Dotierung vom n-Typ vor der Ausbildung des Gateisolators oder vor dem Durchführen des Gateisolatoraufwachsens durchgeführt wird.
  • Bei einigen Ausführungformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne eine rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosierung so gewählt werden, dass sie im Fall einer Muldenimplantierung höher ist als 2E13 Atome/cm2. Bei einigen Ausführungsformen kann die Dosis der BF2-Muldenimplantierung so gewählt werden, dass sie höher ist als eine von 2E13, 2,1E13, 2,2E13, 2,3E13, 2,4E13, 2,5E13, 2,6E13, 2,7E13, 2,8E13, 2,9E13, 3E13, 4E13, 5E13, 5,1E13, 5,2E13, 5,3E13, 5,4E13, 5,5E13, 5,6E13, 5,7E13, 5,8E13, 5,9E13, 6E13, 7E13, 8E13, 9E13, 1E14, 1,1E14, 1,2E14, 1,3E14, 1,4E14, 1,5E14, 1,6E14, 1,7E14, 1,8E14, 1,9E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2. Bei den obigen Ausführungsformen ist die Gegendotierstoffdosis vom n-Typ so gewählt, dass sie höher ist als eine von 1E12, 2E12, 3E12, 4E12, 5E12, 6E12, 7E12, 8E12, 9E12, 1E13, 1,1E13, 1,2E13, 1,3E13, 1,4E13, 1,5E13, 1,6E13, 1,7E13, 1,8E13, 1,9E13, 2E13, 3E13, 4E13, 5E13, 5,1E13, 5,2E13, 5,3E13, 5,4E13, 5,5E13, 5,6E13, 5,7E13, 5,8E13, 5,9E13, 6E13, 7E13, 8E13, 9E13, 1E14, 1,1E14, 1,2E14, 1,3E14, 1,4E14, 1,5E14, 1,6E14, 1,7E14, 1,8E14, 1,9E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 1/cm2, wenn die Dotierung vom n-Typ vor der Ausbildung des Gateisolators oder vor dem Durchführen des Gateisolatoraufwachsens durchgeführt wird.
  • Bei einigen Ausführungsformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosierung so gewählt werden, dass sie höher ist als 1E15 Atome/cm2 im Fall einer Gatepolysiliziumvordotierungsimplantierung. Bei einigen Ausführungsformen kann die Dosis der BF2-Gatepolysiliziumvordotierungsimplantierung so gewählt werden, dass sie höher ist als eine von 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,4E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2 und ein Gegendotierstoff vom n-Typ mit einer Dosis, die höher ist als 1E13 1/cm2, wenn die Dotierung vom n-Typ nach dem Aufwachsen des Gateisolators durchgeführt wird.
  • Bei einigen Ausführungsformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosis so gewählt werden, dass sie höher ist als 5E13 Atome/cm2 im Fall einer Erweiterungsimplantierung. Bei einigen Ausführungsformen kann die Dosis der BF2-Erweiterungsimplantierung so gewählt werden, dass sie höher ist als eine von 5E13, 1E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2 und ein Gegendotierstoff vom n-Typ mit einer Dosis höher als 1E12 1/cm2.
  • Bei einigen Ausführungsformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosis so gewählt werden, dass sie höher ist als 1E13 Atome/cm2 im Fall einer Halo-Implantierung. Bei einigen Ausführungsformen kann die Dosis der BF2-Halo-Implantierung so gewählt werden, dass sie höher ist als eine von 1E13, 1,1E13, 1,2E13, 1,3E13, 1,4E13, 1,5E13, 1,6E13, 1,7E13, 1,8E13, 1,9E13, 2E13, 3E13, 4E13, 5E13, 6E13, 7E13, 8E13, 9E13, 1E14, 1,1E14, 1,2E14, 1,3E14, 1,5E14, 1,6E14, 1,7E14, 1,8E14, 1,9E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2 und ein Gegendotierstoff vom n-Typ mit einer Dosis höher als 1E12 1/cm2.
  • Bei einigen Ausführungsformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosis so gewählt werden, dass sie höher ist als 1E15 Atome/cm2 im Fall einer Drain/Source-Implantierung. Bei einigen Ausführungsformen kann die Dosis der BF2-Drain/Source-Implantierung so gewählt werden, dass sie höher ist als eine von 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,4E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 5,1E15, 5,2E15, 5,3E15, 5,4E15, 5,5E15, 5,6E15, 5,7E15, 5,8E15, 5,9E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2 und ein Gegendotierstoff vom n-Typ mit einer Dosis höher als 1E12 1/cm2. Bei einigen Ausführungsformen ist BF2 mit einem anderen rauschreduzierenden Dotierstoff vom n-Typ wie etwa PF3, PF5, AsF3, AsF5, SbF3 und SbF5 und ihren in einem Plasma erzeugten assoziierten Ionen kombiniert.
  • Bei 508 beinhaltet das Verfahren das Ausbilden eines auf der Siliziumschicht angeordneten Gateisolators. Bei einigen Ausführungformen wird der Gateisolator vor dem Implantieren der Siliziumschicht unter Verwendung eines ersten rauschreduzierenden Dotierstoffs und/oder eines zweiten rauschreduzierenden Dotierstoffs ausgebildet.
  • Bei einigen Ausführungformen kann das Implantieren des ersten Dotierstoffs und/oder zweiten Dotierstoffs wie oben beschrieben durchgeführt werden während mindestens eine Periode ausgewählt aus der Gruppe bestehend aus (a) nach dem Ausbilden eines Substrats, aber vor dem Ausbilden eines Gateisolatormaterials, (b) nach dem Ausbilden einer Siliziumoxidschicht, die Teil des Gateisolators ist, aber vor dem Ausbilden weiterer Teile des Gateisolatormaterialstapels, (c) nach dem Ausbilden des vollen Gateisolatormaterialstapels, aber vor dem Ausbilden eines Gateelektrodenmaterials, (d) nach dem Ausbilden eines Abschnitts des Gateelektrodenmaterialstapels, aber vor dem Fertigstellen des Gateelektrodenmaterialstapels, (e) nach dem Ausbilden eines Gateelektrodenmaterialstapels, aber vor dem Ausbilden der Gatestruktur, (f) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter und (g) nach dem Ausbilden der Gateseitenwandabstandshalter.
  • Bei einigen Ausführungformen werden der erste Dotierstoff und der Dotierstoff vom zweiten Typ in die gleiche, teilweise fertiggestellte Struktur implantiert. Bei einigen Ausführungsformen ist die teilweise fertiggestellte Struktur, wo der erste Dotierstoff implantiert wird, von der teilweise fertiggestellten Struktur, wo der zweite Dotierstoff implantiert wird, verschieden. Somit kann im Allgemeinen das Implantieren des ersten Dotierstoffs und des zweiten Dotierstoffs über verschiedene, teilweise fertiggestellte Strukturen des Halbleiterbauelements verteilt oder gestreut werden, die entsprechende Dosierung für die Rauschreduktion in dem vollständig fertiggestellten Bauelement aufsummierend.
  • Bei einigen Ausführungformen kann die Gegendotierung dadurch praktiziert werden, dass ein Ion von PF5 in das Polysiliziumgatematerial von NMOS- und PMOS-Bauelementen nach der Polysiliziumgatematerialabscheidung implantiert und das PMOS-Gate später mit einem BF2-Ion gegendotiert wird. Bei einigen Ausführungsformen kann die Gegendotierung nach dem Ätzen des Gateelektrodenmaterials durchgeführt werden, und ein erster Dotierstoff kann vor dem Ausbilden der Abstandshalter implantiert werden und könnte auf die Gatestapel- und Halo-Gebiete angewendet werden (siehe 4A–4C), und der zweite Dotierstoff wird in dem Gatestapel und in das Drain- und Sourcegebiet (4D) nach dem Ausbilden der Abstandshalter implantiert. Bei einigen Ausführungsformen können die D/S-Gebiete eines PMOS mit einem Ion von AsF5 oder SbF5 voramorphisiert und später mit BF2 gegendotiert werden.
  • Bei 510 beinhaltet das Verfahren das Ausbilden eines auf dem Gateisolator angeordneten Gatestapels.
  • 6 veranschaulicht ein Flussdiagramm, das ein Verfahren 600 zur Herstellung eines Halbleiterwafers mit mehreren Stegen durch Gegendotieren des Halbleiterwafers unter Verwendung von rauschreduzierenden Dotierstoffen vom n-Typ und/oder p-Typ gemäß einiger Ausführungsformen der Erfindung zeigt.
  • Bei 602 beinhaltet das Verfahren 600 das Ausbilden mehrerer von einem Halbleiterwafer getragener Stege. Bei einigen Ausführungsformen werden die Länge, Höhe und Breite jedes der Stege durch die Charakteristiken des Bauelements bestimmt, das hergestellt wird. Bei 604 beinhaltet das Verfahren 600 bei einigen Ausführungsformen das Ausbilden einer Screen-Oxidschicht auf den mehreren Stegen.
  • Bei 606 beinhaltet das Verfahren 600 das Implantieren eines ersten Dotierstoffs mit einem ersten Leitfähigkeitstyp und mit einer ersten rauschreduzierenden Spezies wie etwa Fluor, Chlor, Deuterium und Wasserstoff in die mehreren Stege. Bei einigen Ausführungsformen ist der erste Dotierstoff ein Material vom n-Typ, und bei anderen Ausführungsformen ist er ein Material vom p-Typ. Bei einigen Ausführungsformen enthält der erste Dotierstoff eines oder mehrere von Materialien wie etwa AsF3, AsF5, PF3, PF5, SbF3, SbF5, BF3 oder BCl3 und ihre in einem Plasma erzeugten assoziierten Ionen. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff das einfach positiv geladene Ion BF2 +. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein BF2-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff das Ion BF+. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein BF-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein einfach positiv geladenes BF3 +-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein einfach negativ geladenes BF3 –-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein BF3-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff das Ion BCl+. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein BCl-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff das Ion BCl2 +. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff ein BCl2-Ion. Bei einigen Ausführungsformen fehlt dem ersten Dotierstoff das Element Bor.
  • Bei 608 beinhaltet das Verfahren 600 das Implantieren eines zweiten Dotierstoffs mit einem zweiten Leitfähigkeitstyp in die mehreren Stege. Der zweite Leitfähigkeitstyp hat eine entgegengesetzte Polarität zu dem ersten Leitfähigkeitstyp. Wenn beispielsweise die erste Implantierung unter Verwendung eines Materials vom n-Typ durchgeführt wird, wird die zweite Implantierung unter Verwendung eines Materials vom p-Typ durchgeführt und umgekehrt. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff eine rauschreduzierende Spezies. Bei einigen Ausführungsformen enthält das zweite Dotierstoffmaterial eine zweite rauschreduzierende Spezies, die Fluor, Chlor, Deuterium und Wasserstoff enthalten kann. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff das einfach positiv geladene Ion BF2 +. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein BF2-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff das Ion BF+. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein BF-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein einfach positiv geladenes BF3 +-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein einfach negativ geladenes BF3 –-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein BF3-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff das Ion BCl+. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein BCl-Ion. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff das Ion BCl2 +. Bei einigen Ausführungsformen fehlt dem zweiten Dotierstoff ein BCl2-Ion. Bei einigen Ausführungsformen enthält der zweite Dotierstoff ein oder mehrere Materialien wie etwa AsF3, AsF5, PF3, PF5, SbF3, SbF5, BF3 oder BCl3 und ihre in einem Plasma erzeugten assoziierten Ionen. Die Ionen, die für die Implantierung verwendet werden können, sind nicht auf positiv geladene Ionen begrenzt, sondern können auch negativ geladene sein.
  • Bei einigen Ausführungsformen können die Dotierstoffe vom n-Typ und vom p-Typ zusammen während eines Implantierungsschritts implantiert werden. Bei einigen Ausführungsformen wird der Dotierstoff vom n-Typ vor dem Dotierstoff vom p-Typ implantiert. Bei einigen Ausführungsformen wird der Dotierstoff vom n-Typ nach dem Dotierstoff vom p-Typ implantiert.
  • Bei einigen Ausführungsformen werden alle Arten von in einem Plasma aus dem Vorläufergas erzeugten Ionen zusammen während eines Implantierungsschritts in das teilweise fertiggestellte Halbleiterbauelement implantiert. Bei einigen Ausführungsformen wird nur eine Spezies der in dem Plasma aus dem Vorläufergas erzeugten Ionen in das teilweise fertiggestellte Halbleiterbauelement implantiert. Bei einigen Ausführungsformen wird eine Teilgruppe der in einem Plasma aus dem Vorläufergas erzeugten Ionen in das teilweise fertiggestellte Halbleiterbauelement implantiert.
  • Bei einigen Ausführungsformen, bei 606 oder 608, wird eine der beiden Implantierungen, nämlich die erste Implantierung oder die zweite Implantierung, unter Verwendung eines Materials durchgeführt, das keinen rauschreduzierenden Dotierstoff enthält, während die andere Implantierung einen rauschreduzierenden Dotierstoff enthält.
  • Bei 606 und 608 beinhaltet bei einigen Ausführungsformen das Verfahren 600 weiterhin das Implantieren des ersten Dotierstoffs zu einer ersten Tiefe, die zu einer zweiten Tiefe, zu der der zweite Dotierstoff implantiert wird, verschieden ist. Dies gestattet die Ausbildung von Bauelementen mit vergrabenem Kanal. Solche wie erwähnt ausgebildeten Bauelemente mit vergrabenem Kanal besitzen im Vergleich zu einem Bauelement mit Oberflächenkanal einen niedrigeren Rauschbeitrag. Bei einigen Ausführungsformen ist die Tiefe der Spitzenkonzentration, zu der der nicht-rauschreduzierende Teil des ersten Dotierstoffs implantiert wird, die gleiche wie die Tiefe der Spitzenkonzentration des nicht-rauschreduzierenden Teils des zweiten Dotierstoffs. Dadurch wird die elektrische Leitfähigkeit des Halbleiters nicht geändert, während eine gewisse Dosis an rauschreduzierenden Dotierstoffen eingeführt wird. Bei 610 beinhaltet das Verfahren 600 bei einigen Ausführungsformen das Beseitigen der Screen-Oxidschicht von den mehreren Stegen.
  • Bei einigen Ausführungsformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosierung im Fall einer Schwellwertspannungsjustierimplantierung oder einer Vergrabene-Kanal-Stoppimplantierung höher als 1E13 Atome/cm2 gewählt werden. Bei einigen Ausführungsformen kann die Dosis der BF2-Schwellwertspannungsjustier- oder Vergrabene-Kanal-Stoppimplantierung so gewählt werden, dass sie höher ist als eine von 1E13, 1,1E13, 1,2E13, 1,3E13, 1,4E13, 1,5E13, 1,6E13, 1,7E13, 1,8E13, 1,9E13, 2E13, 3E13, 4E13, 5E13, 5,1E13, 5,2E13, 5,3E13, 5,4E13, 5,5E13, 5,6E13, 5,7E13, 5,8E13, 5,9E13, 6E13, 7E13, 8E13, 9E13, 1E14, 1,1E14, 1,2E14, 1,3E14, 1,4E14, 1,5E14, 1,6E14, 1,7E14, 1,8E14, 1,9E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2. Bei den obigen Ausführungsformen ist die Gegendotierstoffdosis vom n-Typ so gewählt, dass sie höher ist als eine von 1E12, 2E12, 3E12, 4E12, 5E12, 6E12, 7E12, 8E12, 9E12, 1E13, 1,1E13, 1,2E13, 1,3E13, 1,4E13, 1,5E13, 1,6E13, 1,7E13, 1,8E13, 1,9E13, 2E13, 3E13, 4E13, 5E13, 5,1E13, 5,2E13, 5,3E13, 5,4E13, 5,5E13, 5,6E13, 5,7E13, 5,8E13, 5,9E13, 6E13, 7E13, 8E13, 9E13, 1E14, 1,1E14, 1,2E14, 1,3E14, 1,4E14, 1,5E14, 1,6E14, 1,7E14, 1,8E14, 1,9E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 1/cm2, wenn die Dotierung vom n-Typ vor der Ausbildung des Gateisolators oder vor dem Durchführen des Gateisolatoraufwachsens durchgeführt wird.
  • Bei einigen Ausführungformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne eine rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosierung so gewählt werden, dass sie im Fall einer Muldenimplantierung höher ist als 2E13 Atome/cm2. Bei einigen Ausführungsformen kann die Dosis der BF2-Muldenimplantierung so gewählt werden, dass sie höher ist als eine von 2E13, 2,1E13, 2,2E13, 2,3E13, 2,4E13, 2,5E13, 2,6E13, 2,7E13, 2,8E13, 2,9E13, 3E13, 4E13, 5E13, 5,1E13, 5,2E13, 5,3E13, 5,4E13, 5,5E13, 5,6E13, 5,7E13, 5,8E13, 5,9E13, 6E13, 7E13, 8E13, 9E13, 1E14, 1,1E14, 1,2E14, 1,3E14, 1,4E14, 1,5E14, 1,6E14, 1,7E14, 1,8E14, 1,9E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2. Bei den obigen Ausführungsformen ist die Gegendotierstoffdosis vom n-Typ so gewählt, dass sie höher ist als eine von 1E12, 2E12, 3E12, 4E12, 5E12, 6E12, 7E12, 8E12, 9E12, 1E13, 1,1E13, 1,2E13, 1,3E13, 1,4E13, 1,5E13, 1,6E13, 1,7E13, 1,8E13, 1,9E13, 2E13, 3E13, 4E13, 5E13, 5,1E13, 5,2E13, 5,3E13, 5,4E13, 5,5E13, 5,6E13, 5,7E13, 5,8E13, 5,9E13, 6E13, 7E13, 8E13, 9E13, 1E14, 1,1E14, 1,2E14, 1,3E14, 1,4E14, 1,5E14, 1,6E14, 1,7E14, 1,8E14, 1,9E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 1/cm2, wenn die Dotierung vom n-Typ vor der Ausbildung des Gateisolators oder vor dem Durchführen des Gateisolatoraufwachsens durchgeführt wird.
  • Bei einigen Ausführungsformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosierung so gewählt werden, dass sie höher ist als 1E15 Atome/cm2 im Fall einer Gatepolysiliziumvordotierungsimplantierung. Bei einigen Ausführungsformen kann die Dosis der BF2-Gatepolysiliziumvordotierungsimplantierung so gewählt werden, dass sie höher ist als eine von 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,4E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2 und ein Gegendotierstoff vom n-Typ mit einer Dosis, die höher ist als 1E13 1/cm2, wenn die Dotierung vom n-Typ nach dem Aufwachsen des Gateisolators durchgeführt wird.
  • Bei einigen Ausführungsformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosis so gewählt werden, dass sie höher ist als 5E13 Atome/cm2 im Fall einer Erweiterungsimplantierung. Bei einigen Ausführungsformen kann die Dosis der BF2-Erweiterungsimplantierung so gewählt werden, dass sie höher ist als eine von 5E13, 1E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2 und ein Gegendotierstoff vom n-Typ mit einer Dosis höher als 1E12 1/cm2.
  • Bei einigen Ausführungsformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosis so gewählt werden, dass sie höher ist als 1E13 Atome/cm2 im Fall einer Halo-Implantierung. Bei einigen Ausführungsformen kann die Dosis der BF2-Halo-Implantierung so gewählt werden, dass sie höher ist als eine von 1E13, 1,1E13, 1,2E13, 1,3E13, 1,4E13, 1,5E13, 1,6E13, 1,7E13, 1,8E13, 1,9E13, 2E13, 3E13, 4E13, 5E13, 6E13, 7E13, 8E13, 9E13, 1E14, 1,1E14, 1,2E14, 1,3E14, 1,4E14, 1,5E14, 1,6E14, 1,7E14, 1,8E14, 1,9E14, 2E14, 3E14, 4E14, 4,1E14, 4,2E14, 4,3E14, 4,4E14, 4,4E15, 4,5E14, 4,6E14, 4,7E14, 4,8E14, 4,9E14, 5E14, 5,1E14, 5,2E14, 5,3E14, 5,4E14, 5,5E14, 5,6E14, 5,7E14, 5,8E14, 5,9E14, 6E14, 7E14, 8E14, 9E14, 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 3,1E15, 3,2E15, 3,3E15, 3,4E15, 3,5E15, 3,6E15, 3,7E15, 3,8E15, 3,9E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2 und ein Gegendotierstoff vom n-Typ mit einer Dosis höher als 1E12 1/cm2.
  • Bei einigen Ausführungsformen, wo BF2 + mit einem Dotierstoff vom n-Typ ohne rauschreduzierende Spezies gegendotiert ist, kann die BF2-Dosis so gewählt werden, dass sie höher ist als 1E15 Atome/cm2 im Fall einer Drain/Source-Implantierung. Bei einigen Ausführungsformen kann die Dosis der BF2-Drain/Source-Implantierung so gewählt werden, dass sie höher ist als eine von 1E15, 2E15, 2,1E15, 2,2E15, 2,3E15, 2,4E15, 2,5E15, 2,6E15, 2,7E15, 2,8E15, 2,9E15, 3E15, 4E15, 4,1E15, 4,2E15, 4,3E15, 4,4E15, 4,5E15, 4,6E15, 4,7E15, 4,8E15, 4,9E15, 5E15, 5,1E15, 5,2E15, 5,3E15, 5,4E15, 5, 5E15, 5,6E15, 5,7E15, 5,8E15, 5,9E15, 6E15, 7E15, 8E15, 9E15, 1E16 und 2E16 Atome/cm2 und ein Gegendotierstoff vom n-Typ mit einer Dosis höher als 1E12 1/cm2. Bei einigen Ausführungsformen ist BF2 mit einem anderen rauschreduzierenden Dotierstoff vom n-Typ wie etwa PF3, PF5, AsF3, AsF5, SbF3 und SbF5 und ihren in einem Plasma erzeugten assoziierten Ionen kombiniert.
  • Bei 612 beinhaltet das Verfahren 600 das Ausbilden eines Gateisolators über den mehreren Stegen. Bei einigen Ausführungformen wird der Gateisolator vor dem Implantieren der Siliziumschicht unter Verwendung eines ersten rauschreduzierenden Dotierstoffs und/oder eines zweiten rauschreduzierenden Dotierstoffs ausgebildet.
  • Bei 612 beinhaltet das Verfahren 600 das Ausbilden einer Gateelektrode über der Gateisolatorschicht nach dem Implantieren der mehreren Stege unter Verwendung des ersten Dotierstoffs mit einer ersten rauschreduzierenden Spezies und dem zweiten Dotierstoff.
  • Bei einigen Ausführungsformen kann das Implantieren des ersten Dotierstoffs und/oder zweiten Dotierstoffs ausgeführt werden während mindestens einer Periode ausgewählt aus der Gruppe bestehend aus (a) nach dem Ausbilden mindestens eines Stegs, aber vor dem Ausbilden eines Gateisolatormaterials, (b) nach dem Ausbilden einer Siliziumoxidschicht, die Teil des Gateisolators ist, aber vor dem Ausbilden weiterer Teile des Gateisolatormaterialstapels, (c) nach dem Ausbilden des vollen Gateisolatormaterialstapels, aber vor dem Ausbilden eines Gateelektrodenmaterials, (d) nach dem Ausbilden eines Abschnitts des Gateelektrodenmaterialstapels, aber vor dem Fertigstellen des Gateelektrodenmaterialstapels, (e) nach dem Ausbilden eines Gateelektrodenmaterialstapels, aber vor dem Ausbilden der Gatestruktur, (f) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter und (g) nach dem Ausbilden der Gateseitenwandabstandshalter. Bei einer oder mehreren Ausführungsformen werden der erste Dotierstoff und der zweite Dotierstoff zu einer beliebigen Zeit während dem Herstellungsprozess implantiert.
  • Bei einigen Ausführungformen werden der erste Dotierstoff und der zweite Dotierstoff in die gleiche, teilweise fertiggestellte Struktur implantiert. Bei einigen Ausführungsformen ist die teilweise fertiggestellte Struktur, wo der erste Dotierstoff implantiert wird, von der teilweise fertiggestellten Struktur, wo der zweite Dotierstoff implantiert wird, verschieden. Somit kann im Allgemeinen das Implantieren des ersten Dotierstoffs und des zweiten Dotierstoffs über verschiedene, teilweise fertiggestellte Strukturen des Halbleiterbauelements verteilt oder gestreut werden, die entsprechende Dosierung für die Rauschreduktion in dem vollständig fertiggestellten Bauelement aufsummierend. Bei einigen Ausführungformen kann die Gegendotierung dadurch praktiziert werden, dass ein Ion von PF5 in das Polysiliziumgatematerial von NMOS- und PMOS-Bauelementen nach der Polysiliziumgatematerialabscheidung implantiert und das PMOS-Gate später mit einem BF2-Ion gegendotiert wird. Bei einigen Ausführungsformen kann die Gegendotierung nach dem Ätzen des Gateelektrodenmaterials durchgeführt werden, und ein erster Dotierstoff kann vor dem Ausbilden der Abstandshalter implantiert werden und könnte auf die Gatestapel- und Halo-Gebiete angewendet werden (siehe 4A–4C), und der zweite Dotierstoff wird in den Gatestapel und in das Drain- und Sourcegebiet (4D) nach dem Ausbilden der Abstandshalter implantiert. Bei einigen Ausführungsformen können die D/S-Gebiete eines PMOS mit einem Ion von AsF5 oder SbF5 voramorphisiert und später mit BF2 gegendotiert werden.
  • Bei einigen Ausführungsformen können die oben erwähnten Gegendotierungstechniken in Strukturen einschließlich einem planaren Volumen-CMOS-, einem planaren SOI-, einem FIN- oder einem MuGFET-Bauelement, in Volumen-CMOS- oder SOI-Technologie hergestellt, verwendet werden.
  • Es sei angemerkt, dass die hierin beschriebenen Verfahren nicht in der beschriebenen Reihenfolge oder in irgendeiner bestimmten Reihenfolge ausgeführt werden müssen, sofern nicht anderweitig angegeben ist, dass eine bestimmte Reihenfolge erforderlich ist. Sofern nichts anderes angegeben ist, können verschiedene bezüglich der hierin identifizierten Verfahren beschriebene Aktivitäten in wiederholender, simultaner, serieller oder paralleler Weise ausgeführt werden.

Claims (42)

  1. Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements, umfassend: Implantieren eines ersten Dotierstoffs in ein teilweise fertiggestelltes Bauelement während einer ersten Zeitspanne des Herstellungsverfahrens, wobei der erste Dotierstoff eine erste rauschen-reduzierende Spezies umfasst, wobei der erste Dotierstoff kein BF2 + enthält; und Implantieren eines zweiten Dotierstoffs in das teilweise fertiggestellte Bauelement während einer zweiten Zeitspanne des Herstellungsverfahrens, wobei der zweite Dotierstoff und der erste Dotierstoff von entgegengesetzten Leitfähigkeitstypen sind, wobei der zweite Dotierstoff kein BF2 + enthält.
  2. Verfahren nach Anspruch 1, wobei der erste Dotierstoff und der zweite Dotierstoff in ein Substrat des teilweise fertiggestellten Bauelements implantiert werden.
  3. Verfahren nach Anspruch 2, wobei durch das Implantieren des ersten Dotierstoffs und des zweiten Dotierstoffs ein gegendotiertes Gebiet im Substrat ausgebildet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der zweite Dotierstoff eine zweite rauschen-reduzierende Spezies enthält.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei der zweite Dotierstoff keine rauschen-reduzierende Spezies enthält.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei der erste Dotierstoff und der zweite Dotierstoff zur gleichen Zeit implantiert werden.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei der erste Dotierstoff vor dem zweiten Dotierstoff implantiert wird.
  8. Verfahren nach einem der Ansprüche 1 bis 5, wobei der zweite Dotierstoff vor dem ersten Dotierstoff implantiert wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der erste Dotierstoff zu einer ersten Tiefe implantiert wird und der zweite Dotierstoff zu einer zweiten Tiefe implantiert wird.
  10. Verfahren nach einem der Ansprüche 1 bis 8, wobei die Spitzenkonzentration des nicht-rauschen-reduzierenden Abschnitts des ersten Dotierstoffs und die Spitzenkonzentration des nicht-rauschen-reduzierenden Abschnitts des zweiten Dotierstoffs zu etwa der gleichen Tiefe implantiert werden.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei die erste rauschen-reduzierende Spezies Fluor enthält.
  12. Verfahren nach einem der Ansprüche 1 bis 10, wobei die erste rauschen-reduzierende Spezies Chlor enthält.
  13. Verfahren nach einem der Ansprüche 1 bis 10, wobei die erste rauschen-reduzierende Spezies Deuterium enthält.
  14. Verfahren nach einem der Ansprüche 1 bis 10, wobei die erste rauschen-reduzierende Spezies Wasserstoff enthält.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei der erste Dotierstoff ein Material vom n-Typ enthält und der zweite Dotierstoff ein Material vom p-Typ enthält.
  16. Verfahren nach einem der Ansprüche 1 bis 14, wobei der erste Dotierstoff ein Material vom p-Typ enthält und der zweite Dotierstoff ein Material vom n-Typ enthält.
  17. Verfahren nach einem der Ansprüche 1 bis 8, wobei das Implantieren des ersten Dotierstoffs ein Material enthält ausgewählt aus der Gruppe bestehend aus AsF3, AsF5, PF3, PF5, SbF3, SbF5 und ihren in einem Plasma erzeugten assoziierten Ionen.
  18. Verfahren nach einem der Ansprüche 1 bis 8, wobei das Implantieren des ersten Dotierstoffs BCl3 und/oder seine in einem Plasma erzeugten assoziierten Ionen enthält.
  19. Verfahren nach einem der Ansprüche 1 bis 18, wobei der erste Dotierstoff während mindestens der ersten Zeitspanne implantiert wird, ausgewählt aus der Gruppe bestehend aus (a) nach dem Ausbilden des Substrats, aber vor dem Ausbilden eines Gateisolatormaterials, (b) nach dem Ausbilden einer Siliziumoxidschicht, die Teil des Gateisolators ist, aber vor dem Ausbilden weiterer Teile des Gateisolatormaterialstapels, (c) nach dem Ausbilden des vollen Gateisolatormaterialstapels, aber vor dem Ausbilden eines Gateelektrodenmaterials, (d) nach dem Ausbilden eines Abschnitts des Gateelektrodenmaterialstapels, aber vor dem Fertigstellen des Gateelektrodenmaterialstapels, (e) nach dem Ausbilden eines Gateelektrodenmaterialstapels, aber vor dem Ausbilden der Gatestruktur, (f) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter und (g) nach dem Ausbilden der Gateseitenwandabstandshalter.
  20. Verfahren nach einem der Ansprüche 1 bis 19, wobei der zweite Dotierstoff während mindestens der zweiten Zeitspanne implantiert wird, ausgewählt aus der Gruppe bestehend aus (a) nach dem Ausbilden des Substrats, aber vor dem Ausbilden eines Gateisolatormaterials, (b) nach dem Ausbilden einer Siliziumoxidschicht, die Teil des Gateisolators ist, aber vor dem Ausbilden weiterer Teile des Gateisolatormaterialstapels, (c) nach dem Ausbilden des vollen Gateisolatormaterialstapels, aber vor dem Ausbilden eines Gateelektrodenmaterials, (d) nach dem Ausbilden eines Abschnitts des Gateelektrodenmaterialstapels, aber vor dem Fertigstellen des Gateelektrodenmaterialstapels, (e) nach dem Ausbilden eines Gateelektrodenmaterialstapels, aber vor dem Ausbilden der Gatestruktur, (f) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter und (g) nach dem Ausbilden der Gateseitenwandabstandshalter.
  21. Verfahren nach einem der Ansprüche 1 bis 20, wobei der erste Dotierstoff und der zweite Dotierstoff weiterhin keine positiven und negativen Ionen von BF enthalten.
  22. Verfahren nach einem der Ansprüche 1 bis 20, wobei der erste Dotierstoff und der zweite Dotierstoff weiterhin keine positiven und negativen Ionen von BF3 enthalten.
  23. Verfahren nach einem der Ansprüche 1 bis 22, wobei das Bauelement ein FinFET-Bauelement beinhaltet.
  24. Verfahren nach einem der Ansprüche 1 bis 23, wobei die erste Zeitspanne des Herstellungsverfahrens die gleiche ist wie die zweite Zeitspanne des Herstellungsverfahrens.
  25. Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements, umfassend: Implantieren eines ersten Dotierstoffs mit einer ersten Dosis in ein teilweise fertiggestelltes Bauelement während einer ersten Zeitspanne des Herstellungsverfahrens, wobei der erste Dotierstoff eine erste rauschen-reduzierende Spezies umfasst, wobei die erste Zeitspanne ausgewählt wird aus der Gruppe bestehend aus i) nach dem Ausbilden eines Substrats, aber vor dem Ausbilden einer Siliziumoxidschicht des Gateisolatormaterials, wobei die erste Dosis größer ist als 1E13 1/cm2 für eine Implantierungstiefe der Spitzenkonzentration des nicht-rauschen-reduzierenden Teils des ersten Dotierstoffs nicht tiefer als 250 nm, j) nach dem Ausbilden einer Siliziumoxidschicht des Gateisolatormaterials, aber vor dem Ausbilden weiterer Teile des Gateisolatormaterials, wobei die erste Dosis größer ist als 1E13 1/cm2, k) nach dem Ausbilden des vollen Gateisolatormaterialstapels, aber vor dem Ausbilden des Gateelektrodenmaterials, wobei die erste Dosis größer ist als 1E13 1/cm2, l) nach dem Ausbilden eines Abschnitts des Gateelektrodenmaterialstapels, aber vor dem Fertigstellen des Gateelektrodenmaterialstapels, wobei die erste Dosis größer ist als 1E13 1/cm2, m) nach dem Ausbilden eines Gateelektrodenmaterials, aber vor dem Ausbilden der Gatestruktur und mit der ersten Dosis größer als 3E15 1/cm2, n) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter, wobei die erste Dosis größer als 4E14 1/cm2 für einen eine Erweiterung bildenden Dotierstoff ist, o) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter, wobei die erste Dosis größer als 1E13 1/cm2 für einen den Halo bildenden Dotierstoff ist, p) eine Struktur nach dem Ausbilden der Gateseitenwandabstandshalter, wobei die erste Dosis größer als 4E15 1/cm2 ist; und Implantieren eines zweiten Dotierstoffs mit einer zweiten Dosis in das teilweise fertiggestellte Bauelement während einer zweiten Zeitspanne des Herstellungsverfahrens, wobei die zweite Zeitspanne ausgewählt wird aus der Gruppe bestehend aus h) nach dem Ausbilden eines Substrats, aber vor dem Ausbilden eines Gateisolatormaterials und mit der zweiten Dosis größer als 1E12 1/cm2 für eine Implantierungstiefe der Spitzenkonzentration des nicht-rauschen-reduzierenden Teils des Dotierstoffs nicht tiefer als 250 nm, i) nach dem Ausbilden einer Siliziumoxidschicht, die Teil des Gateisolators ist, aber vor dem Ausbilden weiterer Teile des Gateisolatormaterialstapels und mit der zweiten Dosis größer als 1E12 1/cm2, j) nach dem Ausbilden des vollen Gateisolatormaterialstapels, aber vor dem Ausbilden des Gateelektrodenmaterials und mit der zweiten Dosis größer als 1E12 1/cm2, k) nach dem Ausbilden eines Abschnitts des Gateelektrodenmaterialstapels, aber vor dem Fertigstellen des Gateelektrodenmaterialstapels, wobei die zweite Dosis größer ist als 1E12 1/cm2, l) nach dem Ausbilden eines Gateelektrodenmaterials, aber vor dem Ausbilden der Gatestruktur und mit der zweiten Dosis größer als 1E13 1/cm2, m) nach dem Ausbilden der Gatestruktur, aber vor dem Ausbilden der Gateseitenwandabstandshalter und mit der zweiten Dosis größer als 1E13 1/cm2 und n) nach dem Ausbilden der Gateseitenwandabstandshalter und mit der zweiten Dosis größer als 1E13 1/cm2.
  26. Verfahren nach Anspruch 25, wobei der zweite Dotierstoff eine zweite rauschen-reduzierende Spezies enthält.
  27. Verfahren nach Anspruch 25, wobei der zweite Dotierstoff keine rauschen-reduzierende Spezies enthält.
  28. Verfahren nach Anspruch 25, wobei das Implantieren des zweiten Dotierstoffs das Implantieren des zweiten Dotierstoffs während des Implantierens des ersten Dotierstoffs beinhaltet.
  29. Verfahren nach Anspruch 25, wobei das Implantieren des zweiten Dotierstoffs das Implantieren des zweiten Dotierstoffs vor dem Implantieren des ersten Dotierstoffs beinhaltet.
  30. Verfahren nach Anspruch 25, wobei das Implantieren des zweiten Dotierstoffs das Implantieren des zweiten Dotierstoffs nach dem Implantieren des ersten Dotierstoffs beinhaltet.
  31. Verfahren nach Anspruch 25, wobei der erste Dotierstoff zu einer ersten Tiefe implantiert wird und der zweite Dotierstoff zu einer zweiten Tiefe implantiert wird.
  32. Verfahren nach Anspruch 25, wobei die Spitzenkonzentration des nicht-rauschen-reduzierenden Abschnitts des ersten Dotierstoffs und des zweiten Dotierstoffs etwa in der gleichen Tiefe vorliegen.
  33. Verfahren nach Anspruch 25, wobei die erste rauschen-reduzierende Spezies Fluor enthält.
  34. Verfahren nach Anspruch 25, wobei die erste rauschen-reduzierende Spezies Chlor enthält.
  35. Verfahren nach Anspruch 25, wobei die erste rauschen-reduzierende Spezies Deuterium enthält.
  36. Verfahren nach Anspruch 25, wobei die erste rauschen-reduzierende Spezies Wasserstoff enthält.
  37. Verfahren nach Anspruch 25, wobei der erste Dotierstoff ein Material vom n-Typ enthält und der zweite Dotierstoff ein Material vom p-Typ enthält.
  38. Verfahren nach Anspruch 25, wobei der erste Dotierstoff ein Material vom p-Typ enthält und der zweite Dotierstoff ein Material vom n-Typ enthält.
  39. Verfahren nach Anspruch 25, wobei das Implantieren des ersten Dotierstoffs das Implantieren eines Materials beinhaltet ausgewählt aus der Gruppe bestehend aus AsF3, AsF5, PF3, PF5, SbF3, SbF5 und ihren in einem Plasma erzeugten assoziierten Ionen.
  40. Verfahren nach Anspruch 25, wobei das Implantieren des ersten Dotierstoffs das Implantieren eines Materials beinhaltet ausgewählt aus der Gruppe bestehend aus BF3, BCl3 und ihren in einem Plasma erzeugten assoziierten Tonen.
  41. Verfahren nach Anspruch 25, wobei das Bauelement ein FinFET-Bauelement beinhaltet.
  42. Verfahren nach Anspruch 25, wobei die erste Zeitspanne des Herstellungsverfahrens und die zweite Zeitspanne des Herstellungsverfahrens die gleichen sind.
DE102008064728A 2007-06-29 2008-06-25 Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements Active DE102008064728B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/771,710 US7651920B2 (en) 2007-06-29 2007-06-29 Noise reduction in semiconductor device using counter-doping
US11/771,710 2007-06-29

Publications (1)

Publication Number Publication Date
DE102008064728B4 true DE102008064728B4 (de) 2013-03-21

Family

ID=40076129

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102008002647A Active DE102008002647B4 (de) 2007-06-29 2008-06-25 Verfahren zum Herstellen eines siliziumbasierten MOS-Halbleiterbauelements mit Rauschreduktion unter Verwendung von Gegendotierung
DE102008064728A Active DE102008064728B4 (de) 2007-06-29 2008-06-25 Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102008002647A Active DE102008002647B4 (de) 2007-06-29 2008-06-25 Verfahren zum Herstellen eines siliziumbasierten MOS-Halbleiterbauelements mit Rauschreduktion unter Verwendung von Gegendotierung

Country Status (3)

Country Link
US (2) US7651920B2 (de)
DE (2) DE102008002647B4 (de)
TW (1) TWI449111B (de)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2415890T3 (es) * 2005-09-09 2013-07-29 Zymogenetics, Inc. Procedimiento de preparación de proteínas triméricas
US7651920B2 (en) 2007-06-29 2010-01-26 Infineon Technologies Ag Noise reduction in semiconductor device using counter-doping
US8012862B2 (en) * 2007-11-22 2011-09-06 Panasonic Corporation Method for manufacturing semiconductor device using plasma doping
DE102008047127B4 (de) * 2008-05-30 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung integral ausgebildeter Drain- und Source-Gebiete in einem Silizium/Germanium enthaltenden Transistorbauelement und Halbleiterbauelement
US8268729B2 (en) * 2008-08-21 2012-09-18 International Business Machines Corporation Smooth and vertical semiconductor fin structure
KR101107204B1 (ko) * 2008-12-29 2012-01-25 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 형성 방법
KR101532366B1 (ko) * 2009-02-25 2015-07-01 삼성전자주식회사 반도체 기억 소자
KR101671188B1 (ko) * 2009-06-16 2016-11-01 주식회사 케이티 범용 가입자 식별 모듈 인증 방법 및 그 시스템
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US9171726B2 (en) 2009-11-06 2015-10-27 Infineon Technologies Ag Low noise semiconductor devices
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8236659B2 (en) * 2010-06-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain feature profile for improving device performance and method of manufacturing same
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8513102B2 (en) * 2010-11-08 2013-08-20 Leonard Forbes Reduction of random telegraph signal (RTS) and 1/f noise in silicon MOS devices, circuits, and sensors
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
WO2012129454A2 (en) * 2011-03-24 2012-09-27 Advanced Technology Materials, Inc. Cluster ion implantation of arsenic and phosphorus
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
KR101982903B1 (ko) 2012-02-14 2019-05-27 엔테그리스, 아이엔씨. 주입 용품에서 인 축적을 최소화하기 위한 대체 물질 및 혼합물
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
JP6157809B2 (ja) * 2012-07-19 2017-07-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
WO2014120392A1 (en) * 2013-01-30 2014-08-07 Applied Materials, Inc. Methods for forming a molecular dopant monolayer on a substrate
US9245984B2 (en) * 2013-01-31 2016-01-26 Infineon Technologies Ag Reverse blocking semiconductor device, semiconductor device with local emitter efficiency modification and method of manufacturing a reverse blocking semiconductor device
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9158138B2 (en) * 2013-05-14 2015-10-13 Coriant Advanced Technology, LLC Ultra-responsive phase shifters for depletion mode silicon modulators
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9553149B2 (en) * 2013-11-08 2017-01-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with a strained region and method of making
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
CN106571390B (zh) * 2015-10-13 2018-06-01 上海新昇半导体科技有限公司 半导体结构及其形成方法
US10026843B2 (en) 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
CN108573869B (zh) * 2017-03-07 2021-08-06 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008000141A1 (de) * 2007-01-29 2008-08-07 Infineon Technologies Ag Rauscharmer Transistor und Verfahren zur Herstellung desselben

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
US6180470B1 (en) * 1996-12-19 2001-01-30 Lsi Logic Corporation FETs having lightly doped drain regions that are shaped with counter and noncounter dorant elements
JPH10199993A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体回路装置及びその製造方法、半導体回路装置製造用マスク装置
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
JP3664939B2 (ja) * 2000-04-14 2005-06-29 富士通株式会社 Ｃｍｏｓイメージセンサ及びその製造方法
US7332737B2 (en) * 2004-06-22 2008-02-19 Micron Technology, Inc. Isolation trench geometry for image sensors
US7651920B2 (en) * 2007-06-29 2010-01-26 Infineon Technologies Ag Noise reduction in semiconductor device using counter-doping

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008000141A1 (de) * 2007-01-29 2008-08-07 Infineon Technologies Ag Rauscharmer Transistor und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
TW200903661A (en) 2009-01-16
DE102008002647A1 (de) 2009-01-02
DE102008002647B4 (de) 2012-04-19
US20090004806A1 (en) 2009-01-01
US7651920B2 (en) 2010-01-26
TWI449111B (zh) 2014-08-11
US7947562B2 (en) 2011-05-24
US20100099231A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
DE102008064728B4 (de) Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements
DE102008026213B3 (de) Verfahren zur Durchlassstromerhöhung in Transistoren durch asymmetrische Amorphisierungsimplantation
DE102009006884B4 (de) Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE10296953B4 (de) Herstellungsverfahren für einen Doppelgatetransistor
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE69517370T2 (de) Hochleistungs-Sperrschichttransistor mit niedriger Schwellenspannung
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE112010004330B4 (de) Verfahren mit asymmetrischer Epitaxie zur Herstellung von Feldeffekttransistoren
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE69818183T2 (de) SOI-MOSFET und Verfahren zu dessen Herstellung
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102009006885B4 (de) Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
DE10025217A1 (de) Halbleitereinrichtung
DE69514307T2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE102008049719A1 (de) Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE102004042156A1 (de) Transistor mit asymmetrischem Source/Drain- und Halo- Implantationsgebiet und Verfahren zum Herstellen desselben
DE102010037889B4 (de) LDMOS-Vorrichtungen und Verfahren zum Ausbilden eines Grabenisolationsbereichs in einer LDMOS-Vorrichtung
DE102006046363A1 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE10214175A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016114913B4 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE112018005441B4 (de) Struktur und Verfahren zur Verringerung eines lateralen Reihenwiderstands für Transistoren
DE102015107977B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 102008002647

Country of ref document: DE

Kind code of ref document: P

R012 Request for examination validly filed

Effective date: 20110225

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20130622