DE102008063353A1 - Widerstandsspeicherbauelement und Verfahren zu seiner Herstellung - Google Patents

Widerstandsspeicherbauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102008063353A1
DE102008063353A1 DE102008063353A DE102008063353A DE102008063353A1 DE 102008063353 A1 DE102008063353 A1 DE 102008063353A1 DE 102008063353 A DE102008063353 A DE 102008063353A DE 102008063353 A DE102008063353 A DE 102008063353A DE 102008063353 A1 DE102008063353 A1 DE 102008063353A1
Authority
DE
Germany
Prior art keywords
nanowire
layer
substrate
resistance
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008063353A
Other languages
English (en)
Inventor
Yu-Jin Icheon-si Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102008063353A1 publication Critical patent/DE102008063353A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Patterning of the switching material
    • H10N70/063Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8418Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

Ein Widerstandsspeicherbauelement enthält eine Isolationsschicht über einem Substrat, einen Nanodraht, der die Isolationsschicht durchdringt, eine Widerstandsschicht, die über der Isolationsschicht ausgebildet ist und den Nanodraht kontaktiert, und eine obere Elektrode, die über der Widerstandsschicht ausgebildet ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nummer 10-2008-0091526 , eingereicht am 18. September 2008, die in vollem Umfang durch Bezugnahme in das vorliegende Dokument aufgenommen wird.
  • ALLGEMEINER STAND DER TECHNIK
  • Die Offenbarung betrifft ein Speicherbauelement und ein Verfahren zur Herstellung eines solchen Speicherbauelements und insbesondere ein Widerstandsspeicherbauelement mit einem veränderlichen Widerstand, wie ein nicht-flüchtiges Widerstands-Direktzugriffsspeicher(ReRAM)-Bauelement, und ein Verfahren zu seiner Herstellung.
  • In der jüngeren Vergangenheit sind Speicherbauelemente der nächsten Generation als Ersatz für dynamische Direktzugriffsspeicher(DRAM)-Bauelemente und Flash-Speicherbauelemente erforscht worden.
  • Eines der Speicherbauelemente der nächsten Generation ist ein Widerstandsspeicherbauelement, das mit einem Material, wie zum Beispiel einer Widerstandsschicht, arbeitet, die zwischen zwei Widerstandszuständen umschalten kann. Die Widerstandsschicht kann binäres Oxid enthalten, einschließlich Oxid auf Übergangsmetallbasis oder Oxid auf Perowskitbasis.
  • Im Folgenden werden die Struktur des Widerstandsspeicherbauelements und der Mechanismus der Widerstandsschaltung beschrieben.
  • Im Allgemeinen hat das Widerstandsspeicherbauelement eine Struktur, die eine obere Elektrode, eine untere Elektrode und eine Widerstandsschicht, die zwischen der oberen Elektrode und der unteren Elektrode ausgebildet ist, enthält. Die obere und die untere Elektrode enthalten Metallmaterialien, die für die Elektroden bekannter Speicherbauelemente verwendet werden. Des Weiteren enthält die Widerstandsschicht binäres Oxid, einschließlich Oxid auf Übergangsmetallbasis oder Oxid auf Perowskitbasis, wie zuvor beschrieben.
  • Wenn eine zuvor festgelegte Spannung an die obere und die untere Elektrode angelegt wird, so kann in Abhängigkeit von der angelegten Spannung ein filamentartiger Strompfad in der Widerstandsschicht erzeugt werden, oder der zuvor erzeugte fadenartige Strompfad kann verschwinden. Wenn der filamentartige Strompfad in der Widerstandsschicht erzeugt wird, so stellt dies einen Einstellzustand dar. Der Einstellzustand bedeutet, dass ein Widerstand der Widerstandsschicht gering ist. Wenn des Weiteren der filamentartige oder fadenartige Strompfad in der Widerstandsschicht verschwindet, so stellt dies einen Rücksetzzustand dar, was bedeutet, dass ein Widerstand der Widerstandsschicht hoch ist. Verschiedene Daten, wie zum Beispiel Bit-Daten ”0” oder ”1”, können in dem Widerstandsspeicherbauelement entsprechend dem Widerstandszustand der Widerstandsschicht gespeichert werden, da die Widerstandsschicht zwischen dem stabilen Einstellzustand und dem stabilen Rücksetzzustand geschaltet wird.
  • Da jedoch die filamentartigen Strompfade nach dem Zufallsprinzip in der Widerstandsschicht gebildet werden, selbst wenn die gleiche Spannung an die obere und die untere Elektrode angelegt wird, sind die Anzahl und die Position der filamentartigen Strompfade nicht die gleichen, sondern ändern sich immer. Wegen der unregelmäßigen Erzeugung der filamentartigen Strompfade wird die Gleichförmigkeit des Widerstandsspeicherbauelements verschlechtert. Das heißt, sein Einstellstrom und sein Rücksetzstrom (ISET/IRESET) oder seine Einstellspannung und seine Rücksetzspannung (VSET/VRESET) sind nicht gleichförmig.
  • Wenn der Rücksetzstrom nicht gleichförmig ist und einen übermäßig hohen Wert hat, so kann des Weiteren die Zuverlässigkeit des Widerstandsspeicherbauelements verschlechtert werden, und sein Stromverbrauch kann steigen.
  • In einem Artikel von I. G. Baek und Mitarbeitern mit dem Titel "Multi-layer Cross-point Binary Oxide Resistive Memory (OxRRAM) for Post-NAND Storage Application", IEEE, 2005, der in vollem Umfang durch Bezugnahme in das vorliegende Dokument aufgenommen wird, kann eine Kontaktfläche zwischen der Widerstandsschicht und der unteren Elektrode verkleinert werden, indem man die untere Elektrode in einer Steckerform ausbildet, um die Gleichförmigkeit des Widerstandsspeicherbauelements zu verbessern, genauer gesagt, um seinen Rücksetzstrom zu verringern. Da ein fadenartiger Strompfad nur in dem Abschnitt der Widerstandsschicht erzeugt werden kann, der die untere Elektrode berührt, kann die Erzeugung des fadenartigen Strompfades entsprechend der Kontaktfläche und der Kontaktposition zwischen der unteren Elektrode und der Widerstandsschicht gesteuert werden.
  • Gemäß dem Vorschlag des Artikels ist es, wenn die untere Elektrode mit der Steckerform verwendet wird, wichtig, die Kontaktfläche zwischen der unteren Elektrode und der Widerstandsschicht zu verkleinern, um den Rücksetzstrom zu verringern und das Integrationsverhältnis des Widerstandsspeicherbauelements zu verbessern.
  • Es gibt jedoch eine Grenze für den Grad der Verkleinerung der unteren Elektrode mit der Steckerform. In einem bekannten Verfahren zur Herstellung der unteren Elektrode mit einer Steckerform wird durch Ätzen eines Abschnitts einer Isolationsschicht ein Loch gebildet, und ein Metallmaterial wird in das Loch gefüllt, oder das Metallmaterial wird über dem Loch ausgebildet und dann strukturiert. Da jedoch die Prozesse für das bekannte Verfahren, wie zum Beispiel Photolithographie- und Ätzprozesse, mit Einschränkungen verbunden sind, kann die untere Elektrode mit der Steckerform nicht unter eine bestimmte Grenze verkleinert werden.
  • Das heißt, selbst wenn das Verfahren und/oder die steckerförmige untere Elektrode, die in dem Artikel vorgeschlagen wird, verwendet werden, so ist es immer noch schwierig, die Gleichförmigkeit des Widerstandsspeicherbauelements zu verbessern und den Rücksetzstrom zu verringern, um bestimmte Werte zu erreichen. Somit wird eine neue Technologie benötigt, welche die Gleichförmigkeit des Widerstandsspeicherbauelements weiter verbessern und seinen Rücksetzstrom verringern kann.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Gemäß einem Aspekt wird ein Widerstandsspeicherbauelement bereitgestellt. Das Widerstandsspeicherbauelement enthält eine Isolationsschicht über einem Substrat, einen Nanodraht, der eine untere Elektrode definiert und die Isolationsschicht durchdringt, eine Widerstandsschicht, die über der Isolationsschicht ausgebildet ist und den Nanodraht berührt bzw. kontaktiert, und eine obere Elektrode, die über der Widerstandsschicht ausgebildet ist.
  • Gemäß einem weiteren Aspekt wird ein Verfahren zur Herstellung eines Widerstandsspeicherbauelements bereitgestellt. Das Verfahren enthält das Ausbilden eines Nanodrah tes, der eine Isolationsschicht über einem Substrat durchdringt, um eine untere Elektrode zu definieren, das Ausbilden einer Widerstandsschicht über der Isolationsschicht, um den Nanodraht zu berühren bzw. zu kontaktieren, und das Ausbilden einer oberen Elektrode über der Widerstandsschicht.
  • Gemäß einem weiteren Aspekt wird ein Verfahren zum Ausbilden einer Elektrode für ein Widerstandsspeicherbauelement bereitgestellt, das eine Widerstandsschicht umfasst, die zwischen der Elektrode und einer weiteren Elektrode angeordnet ist. Das Verfahren umfasst das Ausbilden einer Katalysatorschicht über einem Substrat in einer Region, wo die Elektrode ausgebildet werden soll, Züchten eines Nanodrahtes von der Katalysatorschicht, um die Elektrode zu bilden, und Vergraben des Nanodrahtes in einer Isolationsschicht.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den Figuren der begleitenden Zeichnungen sind verschiedene Ausführungsformen beispielhaft, und nicht einschränkend, veranschaulicht.
  • 1 ist eine Querschnittsansicht eines Widerstandsspeicherbauelements gemäß einer Ausführungsform.
  • 2A bis 2F sind Querschnittsansichten, die ein Verfahren zur Herstellung eines Widerstandsspeicherbauelements gemäß einer Ausführungsform beschreiben.
  • 3A bis 3E sind Querschnittsansichten, die ein Verfahren zum Herstellen eines Widerstandsspeicherbauelements gemäß einer weiteren Ausführungsform beschreiben.
  • 4 ist ein Diagramm, das Eigenschaften eines Widerstandsspeicherbauelements gemäß einigen Ausführungs formen und eines typischen Widerstandsspeicherbauelements vergleicht.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • In den Figuren sind die Abmessungen von Schichten und Regionen vergrößert dargestellt, um die relevanten Aspekte zu verdeutlichen. Es versteht sich des Weiteren, dass, wenn davon gesprochen wird, dass sich eine Schicht ”auf/unter” einer anderen Schicht oder einem Substrat befindet, sie sich direkt auf/unter der anderen Schicht oder dem Substrat befinden kann, oder dass dazwischenliegende Schichten vorhanden sein können. Gleichermaßen kann, wenn davon gesprochen wird, dass sich eine Schicht ”zwischen” zwei Schichten befindet, sie die einzige Schicht zwischen den zwei Schichten sein, oder es können eine oder mehrere dazwischenliegende Schichten vorhanden sein. In allen Zeichnungen bezeichnen gleiche Bezugszahlen gleiche Elemente. Des Weiteren beziehen sich verschiedene Buchstaben, die an eine Bezugszahl einer Schicht angehängt sind, auf verschiedene Zustände der Schicht nach einem oder mehreren Verarbeitungsschritten, wie zum Beispiel einem Ätzprozess oder einem Polierprozess.
  • 1 ist eine Querschnittsansicht eines Widerstandsspeicherbauelements gemäß einer Ausführungsform.
  • Wenden wir uns 1 zu. Das Widerstandsspeicherbauelement enthält ein Substrat 10, eine Isolationsschicht 11, die über dem Substrat 10 ausgebildet ist, einen oder mehrere Nanodrähte 12, welche die Isolationsschicht 11 durchdringen, eine Widerstandsschicht 13, die über der Isolationsschicht 11 ausgebildet ist und die Nanodrähte 12 berührt, und eine obere Elektrode 14, die über der Widerstandsschicht 13 ausgebildet ist. Die Nanodrähte 12 werden als die untere Elektrode in dem Widerstandsspeicherbauelement verwendet.
  • Wenn die Nanodrähte 12 als die untere Elektrode verwendet werden, so hat das eine Reihe von Vorteilen im Vergleich zu dem typischen Widerstandsspeicherbauelement, wie im Folgenden beschrieben wird.
  • Ein Durchmesser eines Nanodrahtes liegt im Bereich von 1 nm bis 99 nm, und der Durchmesser des Nanodrahtes kann in einigen Ausführungsformen durch die Bedingungen des Züchtens des Nanodrahtes gesteuert werden. Die Position und die Anzahl von Nanodrähten können in einigen Ausführungsformen ebenfalls durch die Bedingungen des Züchtens der Nanodrähte gesteuert werden.
  • Wenn der Nanodraht 12 als die untere Elektrode verwendet wird, so kann die Abmessung einer solchen unteren Elektrode im Vergleich zur Abmessung der unteren Elektrode in einem typischen Widerstandsspeicherbauelement deutlich verkleinert werden. Somit kann die Kontaktfläche der Widerstandsschicht 13 und des Nanodrahtes 12 verkleinert werden. Darum kann der Rücksetzstrom verringert werden.
  • Da ein filamentartiger Strompfad nur in dem Abschnitt gebildet werden kann, wo die Widerstandsschicht 13 den Nanodraht 12 berührt (in 1 mit ”F” bezeichnet), können die Anzahl und die Position der fadenartigen Strompfade durch Steuern der Anzahl und der Position der Nanodrähte 12 gesteuert werden. Dadurch wird die Gleichförmigkeit des Widerstandsspeicherbauelements verbessert. Die Verteilung des Einstellstroms und des Rücksetzstroms (ISET/IRESET) oder der Einstellspannung und der Rücksetzspannung (VSET/VRESET) des Widerstandsspeicherbauelements kann ebenfalls gleichförmig sein.
  • Des Weiteren kann das Integrationsverhältnis des Widerstandsspeicherbauelements verbessert werden, da die Fläche der unteren Elektrode verkleinert werden kann.
  • Jedes Element des Widerstandsspeicherbauelements wird im Folgenden ausführlich beschrieben.
  • Das Substrat 10 kann eine untere Struktur zum Steuern des Widerstandsspeicherbauelements enthalten. Obgleich es in den Zeichnungen nicht veranschaulicht ist, kann das Substrat 10, als seine untere Struktur, ein wählbares Bauelement enthalten, das die untere Elektrode des Widerstandsspeicherbauelements elektrisch kontaktiert. Bei dem wählbaren Bauelement kann es sich um einen Transistor oder eine Diode handeln.
  • Bei der Isolationsschicht 11 kann es sich um eine Oxidschicht handeln, und die obere Elektrode 14 kann mindestens ein Metall enthalten, das aus der Gruppe ausgewählt ist, die aus Ni, Co, Ti, Al, Au, Pt, Ta, Cr und Ag besteht.
  • Die Widerstandsschicht 13 kann ein binäres Oxid, das aus der Gruppe ausgewählt ist, die aus MgO, TiO2, NiO, SiO2, Nb2O5, HfO2, CuOx und ZnOx besteht, oder ein Oxid auf Perowskitbasis enthalten.
  • Bei dem Nanodraht 12, der als die untere Elektrode verwendet wird, kann es sich um einen Metall-Nanodraht handeln (bzw. der Nanodraht kann einen Metall-Nanodraht umfassen), der aus der Gruppe ausgewählt ist, die aus einem Cu-Nanodraht, einem Ag-Nanodraht und einem Fe-Nanodraht besteht. Des Weiteren kann es sich bei dem Nanodraht 12 um die oben angesprochenen Cu-, Ag- oder Fe-Nanodrähte handeln, die mit Störatomen dotiert sind, oder um Halbleiter-Nanodrähte, die mit Störatomen dotiert sind. Die Störatome können Germanium Ge enthalten.
  • Da der Durchmesser, die Position und die Anzahl der Nanodrähte 12 durch die Bedingungen des Züchtens gesteuert werden können, sollten des Weiteren der Durchmesser, die Position und die Anzahl der Nanodrähte 12 in einigen Ausführungsformen unter Berücksichtigung der Größe des Widerstandsspeicherbauelements, des gewünschten Pegels des Rücksetzstroms und der Stromdetektionsspanne gesteuert werden. Zum Beispiel ist es in einigen Ausführungsformen wünschenswert, dass der Durchmesser des Nanodrahtes 12 in einem Bereich von ungefähr 1 nm bis ungefähr 30 nm liegt. Die Anzahl der Nanodrähte 12 kann eins oder mehrere betragen. Wenn der Durchmesser des Nanodrahtes 12 vergleichsweise groß ist (ungefähr 20 nm), so ist es wünschenswert, dass die untere Elektrode nur einen einzigen Nanodraht 12 enthält. Des Weiteren ist es, wenn der Durchmesser des Nanodrahtes 12 vergleichsweise klein ist (ungefähr 10 nm), wünschenswert, dass die untere Elektrode zwei oder mehr Nanodrähte 12 enthält.
  • 2A bis 2F sind Querschnittsansichten, die ein Verfahren zur Herstellung eines Widerstandsspeicherbauelements gemäß einer Ausführungsform beschreiben.
  • Wenden wir uns 2A zu, wo eine Katalysatorschicht 21 über einem Substrat 20 mit einer bestimmten unteren Struktur ausgebildet wird. Die Katalysatorschicht 21 dient als Katalysator für das Züchten mindestens eines Nanodrahtes. Die Katalysatorschicht 21 enthält in einigen Ausführungsformen ein Metall, das aus der Gruppe ausgewählt ist, die aus Au, Pt und Pd besteht, und eine Dicke der Katalysatorschicht 21 liegt im Bereich von ungefähr 10 Angström bis ungefähr 100 Angström.
  • Eine Photoresist-Struktur 22 wird über der Katalysatorschicht 21 ausgebildet, um eine Region zu definieren, wo mindestens ein Nanodraht ausgebildet werden soll.
  • Wenden wir uns 2B zu. Die Katalysatorschicht 21 wird geätzt, wobei die Photoresist-Struktur 22 als Ätzmaske verwendet wird. Darum wird eine Katalysatorstruktur 21A über einem Abschnitt des Substrats 20 ausgebildet, wo ein oder mehrere Nanodrähte ausgebildet werden sollen, woraufhin die verbliebene Photoresist-Struktur 22 entfernt wird.
  • Wenden wir uns 2C zu. Nanodrähte 23 werden auf der Basis der Katalysatorstruktur 21A über dem Substrat 20 gezüchtet (also gewachsen). Das Züchten der Nanodrähte 23 wird anschließend ausführlich beschrieben.
  • Zuerst wird die Katalysatorstruktur 21A, die eine Dünnschichtstruktur hat, bei einer zuvor festgelegten Temperatur wärmebehandelt, und somit hat die Katalysatorstruktur 21A Quantenpunkte mit einer nm-Größe entsprechend dem Oberflächenkohäsionseffekt. Die Nanodrähte 23 werden durch Injizieren eines Quellengases für ein benötigtes Material auf den Quantenpunkten gezüchtet. Wie oben beschrieben, kann es sich bei dem Nanodraht 23 um einen Metall-Nanodraht oder einen Halbleiter-Nanodraht handeln. Des Weiteren können Störatome wie Ge in-situ dotiert werden, während die Nanodrähte 23 gezüchtet werden.
  • Wenden wir uns 2D zu. Eine Isolationsschicht 24 wird über einer ersten entstandenen Struktur, die die Nanodrähte 23 enthält, ausgebildet. Bei einigen Ausführungsformen ist es wünschenswert, dass es sich bei der Isolationsschicht 24 um eine Oxidschicht handelt.
  • Wie in 2D veranschaulicht, wird die Isolationsschicht 24 allgemein entlang eines Profils der ersten entstandenen Struktur in verschiedenen Höhen ausgebildet, d. h. eine Höhe der auf den Nanodrähten 23 ausgebildeten Isolationsschicht 24 ist höher als andere Abschnitte der Isolationsschicht 24. Auf diese Weise wird ein Planarisierungsprozess ausgeführt.
  • Wenden wir uns 2E zu. Der Planarisierungsprozess wird an einer zweiten entstandenen Struktur ausgeführt, welche die Isolationsschicht 24 enthält, um die Isolationsschicht 24 und die Nanodrähte 23 auf derselben Höhe zu nivellieren. Bei dem Planarisierungsprozess kann es sich um einen chemisch-mechanischen Polier(CMP)-Prozess handeln. Die Bezugszahlen 23A und 24A stellen die planarisierten Nanodrähte bzw. die Isolationsschicht dar.
  • Wenden wir uns 2F zu. Eine Materialschicht für eine Widerstandsschicht und eine leitfähige Schicht für eine obere Elektrode werden der Reihe nach über der planarisierten entstandenen Struktur ausgebildet, und dann werden die Materialschicht und die leitfähige Schicht strukturiert. Auf diese Weise entsteht ein Widerstandsspeicherbauelement, das eine Stapelstruktur aus den planarisierten Nanodrähten 23A, einer Widerstandsstruktur 25 und einer oberen Elektrode 26 enthält. Die Materialschicht für die Widerstandsschicht kann ein binäres Oxid oder ein Oxid auf Perowskitbasis enthalten.
  • Die 3A bis 3E sind Querschnittsansichten, die ein Verfahren zur Herstellung eines Widerstandsspeicherbauelements gemäß einer weiteren Ausführungsform beschreiben.
  • Wenden wir uns 3A zu. Eine erste Isolationsschicht 31 wird über einem Substrat 30 ausgebildet, das eine bestimmte untere Struktur aufweist. Bei einigen Ausführungsformen ist es wünschenswert, dass es sich bei der ersten Isolationsschicht 31 um eine Oxidschicht handelt. Eine (nicht gezeigte) Photoresist-Struktur wird über der ersten Isolationsschicht 31 ausgebildet, um eine Region zu definieren, wo mindestens ein Nanodraht ausgebildet werden soll, woraufhin die erste Isolationsschicht 31 geätzt wird, indem die Photoresist-Struktur als Ätzsperre oder -maske verwendet wird, wodurch eine Öffnung 32 gebildet wird.
  • Dadurch wird ein Abschnitt des Substrats 30 in der Region frei gelegt, wo der oder die Nanodrähte ausgebildet werden sollen.
  • Eine Katalysatorschicht 33 wird über dem frei liegenden Abschnitt des Substrats 30 in der Öffnung 32 ausgebildet. Die Katalysatorschicht 33 enthält in einigen Ausführungsformen ein Metall, das aus der Gruppe ausgewählt ist, die aus Au, Pt und Pd besteht, und eine Dicke der Katalysatorschicht 33 liegt im Bereich von ungefähr 10 Angström bis ungefähr 100 Angström.
  • Wenden wir uns 3B zu. Nanodrähte 34 werden auf der Basis der Katalysatorschicht 33 über dem Substrat 30 in der Öffnung 32 gezüchtet. Das Züchten der Nanodrähte 34 wird anschließend ausführlich beschrieben.
  • Zuerst wird die Katalysatorstruktur 33 bei einer zuvor festgelegten Temperatur wärmebehandelt, und somit hat die Katalysatorstruktur 33 Quantenpunkte mit einer nm-Größe. Die Nanodrähte 34 werden durch Injizieren eines Quellengases für ein benötigtes Material auf den Quantenpunkten gezüchtet. Wie oben beschrieben, kann es sich bei dem Nanodraht 34 um einen Metall-Nanodraht oder einen Halbleiter-Nanodraht handeln. Des Weiteren können Störatome wie Ge in-situ dotiert werden, während die Nanodrähte 34 gezüchtet werden.
  • Wenden wir uns 3C zu. Eine zweite Isolationsschicht 35 wird über einer entstandenen Struktur, welche die Nanodrähte 34 enthält, ausgebildet. Bei einigen Ausführungsformen ist es wünschenswert, dass die zweite Isolationsschicht 35 aus einer Schicht des gleichen Materials besteht wie die erste Isolationsschicht 31, zum Beispiel einer Oxidschicht.
  • Wenden wir uns 3D zu. Ein Planarisierungsprozess wird an der entstandenen Struktur, welche die zweite Isolationsschicht 35 enthält, ausgeführt, um die erste Isolationsschicht 31, die zweite Isolationsschicht 35 und die Nanodrähte 34 auf dieselbe Höhe zu nivellieren. Bei dem Planarisierungsprozess kann es sich um einen CMP-Prozess handeln. Die Bezugszahlen 34A und 35A stellen die planarisierten Nanodrähte bzw. die zweite Isolationsschicht dar.
  • Wenden wir uns 3E zu. Eine Materialschicht für eine Widerstandsschicht und eine leitfähige Schicht für eine obere Elektrode werden der Reihe nach über der planarisierten entstandenen Struktur ausgebildet, und dann werden die Materialschicht und die leitfähige Schicht strukturiert. Auf diese Weise entsteht ein Widerstandsspeicherbauelement, das eine Stapelstruktur aus den planarisierten Nanodrähten 34A, einer Widerstandsstruktur 36 und einer oberen Elektrode 37 enthält. Die Materialschicht für die Widerstandsschicht kann ein binäres Oxid oder ein Oxid auf Perowskitbasis enthalten.
  • 4 ist ein Diagramm, das Eigenschaften des Widerstandsspeicherbauelements gemäß einigen Ausführungsformen und eines typischen Widerstandsspeicherbauelements vergleicht.
  • Im Gegensatz zu einer typischen unteren Elektrode vom Steckertyp, die aufgrund der oben besprochenen Verarbeitungsbeschränkungen einen Mindestdurchmesser von ungefähr 50 nm aufweist, kann ein Durchmesser des Nanodrahtes, der als eine untere Elektrode verwendet wird, kleiner als 50 nm sein, und er braucht sogar nur einige wenige nm groß zu sein. In 4 sind Simulationsergebnisse zu sehen, die den Rücksetzstrom zeigen, wenn die untere Elektrode vom Steckertyp mit einem Durchmesser von ungefähr 50 nm verwendet wird, und Rücksetzströme zeigen, wenn untere Nanodraht- Elektroden mit Durchmessern von kleiner als 50 nm, zum Beispiel 20 nm, 30 nm bzw. 40 nm, verwendet werden.
  • Wenden wir uns 4 zu. Der Rücksetzstrom hat, wenn die untere Elektrode vom Steckertyp verwendet wird, einen Bereich von ungefähr 0,3 mA bis ungefähr 1,5 mA. Die Verteilung des Rücksetzstroms ist groß, das heißt, der Wert des Rücksetzstroms ist nicht gleichförmig. Des Weiteren kann der Rücksetzstrom auch bis zu ungefähr 1,5 mA groß sein.
  • Wenn jedoch die unteren Nanodraht-Elektroden verwendet werden, kann, da die Durchmesser der Nanodrähte kleiner werden, die Verteilung der Rücksetzströme ebenfalls kleiner werden. Somit wird der Maximalwert der Rücksetzströme kleiner, und der Wert der Rücksetzströme ist gleichförmig.
  • Somit ist zu erkennen, dass, wenn mindestens ein Nanodraht als die untere Elektrode verwendet wird, die Gleichförmigkeit des Widerstandsspeicherbauelements verbessert und sein Rücksetzstrom verringert werden kann.
  • Obgleich beispielhafte Ausführungsformen beschrieben wurden, sind die Ausführungsformen veranschaulichend und nicht einschränkend. Für den Fachmann ist offensichtlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - KR 10-2008-0091526 [0001]
  • Zitierte Nicht-Patentliteratur
    • - I. G. Baek und Mitarbeitern mit dem Titel ”Multi-layer Cross-point Binary Oxide Resistive Memory (OxRRAM) for Post-NAND Storage Application”, IEEE, 2005 [0010]

Claims (20)

  1. Widerstandsspeicherbauelement, das Folgendes umfasst: ein Substrat; eine Isolationsschicht über dem Substrat; einen Nanodraht, der eine untere Elektrode definiert und die Isolationsschicht durchdringt; eine Widerstandsschicht, die über der Isolationsschicht ausgebildet ist und den Nanodraht kontaktiert; und eine obere Elektrode, die über der Widerstandsschicht ausgebildet ist.
  2. Bauelement nach Anspruch 1, wobei die Widerstandsschicht ein binäres Oxid oder ein Oxid auf Perowskitbasis enthält.
  3. Bauelement nach Anspruch 1, wobei der Nanodraht einen Metall-Nanodraht oder einen Halbleiter-Nanodraht aufweist.
  4. Bauelement nach Anspruch 1, wobei der Nanodraht einen Metall-Nanodraht aufweist, der mit Störatomen dotiert ist, oder einen Halbleiter-Nanodraht, der mit Störatomen dotiert ist.
  5. Bauelement nach Anspruch 1, wobei der Nanodraht einen einzelnen Nanodraht oder mehrere Nanodrähte aufweist.
  6. Bauelement nach Anspruch 5, wobei ein Durchmesser des Nanodrahtes im Bereich von ungefähr 1 nm bis ungefähr 30 nm liegt.
  7. Bauelement nach Anspruch 1, wobei die Widerstandsschicht zwei verschiedene Widerstandszustände aufweist, die dem Erzeugen bzw. dem Verschwinden eines filamentartigen Strompfades in einem Abschnitt der Widerstandsschicht, die den Nanodraht kontaktiert, bei Anlegen einer Spannung an den Nanodraht und die obere Elektrode entspricht.
  8. Bauelement nach Anspruch 1, wobei das Substrat einen wählbaren Transistor oder eine wählbare Diode enthält und der Nanodraht den wählbaren Transistor oder die wählbare Diode elektrisch kontaktiert.
  9. Verfahren zur Herstellung eines Widerstandsspeicherbauelement, wobei das Verfahren Folgendes umfasst: Ausbilden eines Nanodrahtes, der eine Isolationsschicht über einem Substrat durchdringt, um eine untere Elektrode zu definieren; Ausbilden einer Widerstandsschicht über der Isolationsschicht, um den Nanodraht zu kontaktieren; und Ausbilden einer oberen Elektrode über der Widerstandsschicht.
  10. Verfahren nach Anspruch 9, wobei die Widerstandsschicht ein binäres Oxid oder ein Oxid auf Perowskitbasis enthält.
  11. Verfahren nach Anspruch 9, wobei das Ausbilden des Nanodrahtes Folgendes umfasst: Ausbilden einer Katalysatorschicht über dem Substrat in einer Region, wo der Nanodraht ausgebildet werden soll; Wachsen des Nanodrahts von der Katalysatorschicht aus, um eine erste entstandene Struktur zu erhalten; Ausbilden der Isolationsschicht über der ersten entstandenen Struktur, die den gewachsenen Nanodraht enthält, um eine zweite entstandene Struktur zu erhalten; und teilweises Entfernen der Isolationsschicht von der zweiten entstandenen Struktur, um einen oberen Abschnitt des Nanodrahtes frei zu legen; wobei die Widerstandsschicht über der Isolationsschicht ausgebildet wird, um den Nanodraht an dem frei liegenden oberen Abschnitt zu kontaktieren.
  12. Verfahren nach Anspruch 11, wobei das teilweise Entfernen ein Planarisieren der zweiten entstandenen Struktur umfasst.
  13. Verfahren nach Anspruch 11, wobei das Ausbilden der Katalysatorschicht über dem Substrat Folgendes umfasst: Abscheiden eines Katalysatormaterials über dem Substrat; und Strukturieren des Katalysatormaterials dergestalt, dass es in der Region, wo der Nanodraht ausgebildet werden soll, zurück bleibt, wodurch die Katalysatorschicht erhalten wird.
  14. Verfahren nach Anspruch 11, wobei das Ausbilden der Katalysatorschicht über dem Substrat Folgendes umfasst: Ausbilden einer unteren Isolationsschicht über dem Substrat, während das Substrat in der Region frei gelegt wird, wo der Nanodraht ausgebildet werden soll; und Ausbilden der Katalysatorschicht über der frei liegenden Region des Substrats.
  15. Verfahren nach Anspruch 11, wobei die Katalysatorschicht eine Metallschicht aufweist.
  16. Verfahren nach Anspruch 11, wobei die Katalysatorschicht eine Dicke im Bereich von ungefähr 10 Angström bis ungefähr 100 Angström aufweist.
  17. Verfahren zum Ausbilden einer Elektrode für ein Widerstandsbauelement, das eine Widerstandsschicht umfasst, die zwischen der Elektrode und einer weiteren Elektrode angeordnet ist, wobei das Verfahren Folgendes umfasst: Ausbilden einer Katalysatorschicht über einem Substrat in einer Region, wo die Elektrode ausgebildet werden soll; Wachsen eines Nanodrahtes von der Katalysatorschicht aus, um die Elektrode zu bilden; und Vergraben des Nanodrahtes in einer Isolationsschicht.
  18. Verfahren nach Anspruch 17, wobei das Vergraben Folgendes umfasst: Ausbilden der Isolationsschicht über einer ersten entstandenen Struktur, die den gewachsenen Nanodraht enthält, umfasst, um eine zweite entstandene Struktur zu erhalten; und teilweises Entfernen der Isolationsschicht von der zweiten entstandenen Struktur, um einen oberen Abschnitt des Nanodrahtes frei zu legen, wo die Widerstandsschicht ausgebildet werden soll, um den Nanodraht zu kontaktieren.
  19. Verfahren nach Anspruch 18, wobei das teilweise Entfernen das Planarisieren der zweiten entstandenen Struktur umfasst.
  20. Verfahren nach Anspruch 17, wobei es sich bei der Katalysatorschicht um eine Metallschicht handelt, die eine Dicke im Bereich von ungefähr 10 Angström bis ungefähr 100 Angström aufweist.
DE102008063353A 2008-09-18 2008-12-30 Widerstandsspeicherbauelement und Verfahren zu seiner Herstellung Ceased DE102008063353A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080091526A KR20100032572A (ko) 2008-09-18 2008-09-18 저항성 메모리 소자 및 그 제조 방법
KR10-2008-0091526 2008-09-18

Publications (1)

Publication Number Publication Date
DE102008063353A1 true DE102008063353A1 (de) 2010-04-15

Family

ID=41821361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008063353A Ceased DE102008063353A1 (de) 2008-09-18 2008-12-30 Widerstandsspeicherbauelement und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US20100065836A1 (de)
JP (1) JP2010074145A (de)
KR (1) KR20100032572A (de)
CN (1) CN101677121A (de)
DE (1) DE102008063353A1 (de)
TW (1) TW201013920A (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US10070680B2 (en) 2008-06-13 2018-09-11 Nike, Inc. Footwear having sensor system
US9549585B2 (en) 2008-06-13 2017-01-24 Nike, Inc. Footwear having sensor system
US8676541B2 (en) 2008-06-13 2014-03-18 Nike, Inc. Footwear having sensor system
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
KR20100049824A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 저항 메모리 장치 및 그 제조 방법.
US8048755B2 (en) 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
EP2638491B1 (de) 2010-11-10 2022-10-05 NIKE Innovate C.V. Systeme und verfahren zur messung und anzeige zeitbasierter sportlicher betätigungen
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
KR101767794B1 (ko) 2011-02-17 2017-08-11 나이키 이노베이트 씨.브이. 위치 맵핑
EP2675355B1 (de) 2011-02-17 2020-01-01 NIKE Innovate C.V. Schuhwerk mit sensorsystem
CN112545101B (zh) 2011-02-17 2022-05-03 耐克创新有限合伙公司 带传感器***的鞋
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8933491B2 (en) * 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US11071344B2 (en) 2012-02-22 2021-07-27 Nike, Inc. Motorized shoe with gesture control
US20130213147A1 (en) 2012-02-22 2013-08-22 Nike, Inc. Footwear Having Sensor System
US11684111B2 (en) 2012-02-22 2023-06-27 Nike, Inc. Motorized shoe with gesture control
EP2820677B1 (de) 2012-02-29 2017-04-05 Hewlett Packard Enterprise Development LP Memristor mit einem kanalbereich im thermischen gleichgewicht mit eingrenzungsregion
US11006690B2 (en) 2013-02-01 2021-05-18 Nike, Inc. System and method for analyzing athletic activity
US10926133B2 (en) 2013-02-01 2021-02-23 Nike, Inc. System and method for analyzing athletic activity
US9743861B2 (en) 2013-02-01 2017-08-29 Nike, Inc. System and method for analyzing athletic activity
US10024740B2 (en) 2013-03-15 2018-07-17 Nike, Inc. System and method for analyzing athletic activity
EP2997597B1 (de) * 2013-05-15 2018-12-26 Hewlett-Packard Enterprise Development LP Nanokanalanordnung aus nanodrähten für widerstandspeichervorrichtungen
CN104347799A (zh) * 2013-07-30 2015-02-11 华邦电子股份有限公司 电阻式存储器及其制造方法
US9502649B2 (en) * 2015-03-12 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode structure for improved electric field uniformity
US10916772B2 (en) 2017-04-05 2021-02-09 Samsung Electronics Co., Ltd. High capacity sodium-ion battery positive electrode material
US10998321B1 (en) * 2019-10-28 2021-05-04 Nanya Technology Corporation Semiconductor device having a stacked nanowire structure disposed over a buried word line and method of manufacturing the same
KR102365765B1 (ko) * 2020-07-09 2022-02-22 울산과학기술원 나노 트렌치 스위치
US11508438B1 (en) * 2020-10-16 2022-11-22 International Business Machines Corporation RRAM filament location based on NIR emission
US11901002B2 (en) 2021-12-01 2024-02-13 International Business Machines Corporation RRAM filament spatial localization using a laser stimulation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1473767A2 (de) * 2003-05-01 2004-11-03 Samsung Electronics Co., Ltd. Verfahren zur Herstellung einer leitenden Bahn für eine Halbleitervorrichtung mit einer Kohlenstoffnanoröhre, und mit diesem Verfahren hergestellte Halbleitervorrichtung
WO2006003620A1 (en) * 2004-06-30 2006-01-12 Koninklijke Philips Electronics N.V. Method for manufacturing an electric device with a layer of conductive material contacted by nanowire
KR100645064B1 (ko) * 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
EP1744323A1 (de) * 2005-07-14 2007-01-17 Qimonda AG Phasenwechsel- Speicherzelle mit Nanodrahtelektrode
WO2007058909A2 (en) * 2005-11-10 2007-05-24 Hewlett-Packard Development Company, L. P. Method of controlling nanowire growth and device with controlled-growth nanowire
WO2007093190A1 (de) * 2006-02-16 2007-08-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische kontakte minimaler kontaktfläche für nicht-flüchtige speicherzellen
DE102006026949A1 (de) * 2006-06-09 2007-12-13 Infineon Technologies Ag Speicherbauelement, insbesondere Phasenwechselspeicherbauelement mit wahlfreiem Zugriff mit Transistor, und Verfahren zum Herstellen eines Speicherbauelements
US20070292985A1 (en) * 2006-06-16 2007-12-20 Yuegang Zhang Phase change memory with nanofiber heater
KR20080091526A (ko) 2004-02-20 2008-10-13 아리벡스, 인코포레이티드 휴대용 엑스선 기기 및 휴대형 엑스선 촬상 기기

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1473767A2 (de) * 2003-05-01 2004-11-03 Samsung Electronics Co., Ltd. Verfahren zur Herstellung einer leitenden Bahn für eine Halbleitervorrichtung mit einer Kohlenstoffnanoröhre, und mit diesem Verfahren hergestellte Halbleitervorrichtung
KR20080091526A (ko) 2004-02-20 2008-10-13 아리벡스, 인코포레이티드 휴대용 엑스선 기기 및 휴대형 엑스선 촬상 기기
WO2006003620A1 (en) * 2004-06-30 2006-01-12 Koninklijke Philips Electronics N.V. Method for manufacturing an electric device with a layer of conductive material contacted by nanowire
KR100645064B1 (ko) * 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
EP1744323A1 (de) * 2005-07-14 2007-01-17 Qimonda AG Phasenwechsel- Speicherzelle mit Nanodrahtelektrode
WO2007058909A2 (en) * 2005-11-10 2007-05-24 Hewlett-Packard Development Company, L. P. Method of controlling nanowire growth and device with controlled-growth nanowire
WO2007093190A1 (de) * 2006-02-16 2007-08-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische kontakte minimaler kontaktfläche für nicht-flüchtige speicherzellen
DE102006026949A1 (de) * 2006-06-09 2007-12-13 Infineon Technologies Ag Speicherbauelement, insbesondere Phasenwechselspeicherbauelement mit wahlfreiem Zugriff mit Transistor, und Verfahren zum Herstellen eines Speicherbauelements
US20070292985A1 (en) * 2006-06-16 2007-12-20 Yuegang Zhang Phase change memory with nanofiber heater

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
I. G. Baek und Mitarbeitern mit dem Titel "Multi-layer Cross-point Binary Oxide Resistive Memory (OxRRAM) for Post-NAND Storage Application", IEEE, 2005
KR 100 645 064 B1 (Abstract) *

Also Published As

Publication number Publication date
TW201013920A (en) 2010-04-01
JP2010074145A (ja) 2010-04-02
KR20100032572A (ko) 2010-03-26
CN101677121A (zh) 2010-03-24
US20100065836A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
DE102008063353A1 (de) Widerstandsspeicherbauelement und Verfahren zu seiner Herstellung
DE102009006402B4 (de) Resistiv arbeitende Speicherzelle, resistiv arbeitende Speichervorrichtung und Verfahren zur Herstellung derselben
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
EP1543569B1 (de) Nichtflüchtiges speicherelement sowie zugehörige herstellungsverfahren und speicherelementanordnungen
DE102008028802B4 (de) Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst
DE602005001924T2 (de) Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements aus elektrischem Widerstandsmaterial
DE1954966C3 (de) Elektrische Speichermatrix in Kompaktbauweise
DE102005035445B4 (de) Nichtflüchtige, resistive Speicherzelle auf der Basis von Metalloxid-Nanopartikeln sowie Verfahren zu deren Herstellung und entsprechende Speicherzellenanordnung
DE102008029319A1 (de) Integrierte Schaltung mit Mehrschichtelektrode
DE102008008679A1 (de) Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE112011101925T5 (de) Integration eines Phasenwechselspeicherprozesses mit einer Maske
DE112014002344T5 (de) Hochkonsistenter und energiesparender resistiver speicher und verfahren zu dessen herstellung
WO2005053047A1 (de) Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers
DE102019127131A1 (de) 3d-rram-zellenstruktur zur reduzierung von form- und einstellspannungen
DE102011118291A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102021108598A1 (de) Heterostruktur-oxidhalbleitertransistor mit vertikalem gate-all-around (vgaa) und verfahren zu dessen herstellung
DE102020104126A1 (de) Erzeugung selbstausgerichteter heizelemente für pcram
DE102019122405A1 (de) Hohe baumartige sub-30nm-durchkontaktierungen zur reduzierung der wiederabscheidung von leitfähigem material für sub-60nm-mram-vorrichtungen
DE112011101750T5 (de) Verfahren und Struktur zur Verbesserung der Leitfähigkeit enger kupfergefüllter Durchkontaktierungen
DE102020105102A1 (de) Datenspeicherstruktur zur verbesserung der zuverlässigkeit von speicherzellen
DE102005016244A1 (de) Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung
DE112010003917T5 (de) Einkristallines Phasenwechselmaterial
DE60220015T2 (de) Kontaktstruktur, Phasenwechsel-Speicherzelle und deren Herstellungsverfahren mit Elimination von Doppelkontakten
DE112020003521T5 (de) Verkapselungstopographie-unterstützter selbstausgerichteter oberer mram-kontakt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection