DE102008047104A1

DE102008047104A1 - Leuchtdiodenchip und Verfahren zu dessen Herstellung

Info

Publication number: DE102008047104A1
Application number: DE102008047104A
Authority: DE
Inventors: Chii-How Chang; Gwo-Jiun Sheu; Sheng-Han Tu; Kun-Yueh Lin
Original assignee: Delta Electronics Inc
Current assignee: Delta Electronics Inc
Priority date: 2007-10-05
Filing date: 2008-09-12
Publication date: 2009-04-16
Also published as: TWI367577B; US20090090929A1; JP2009094459A; TW200917519A; JP2011146750A

Abstract

Ein Leuchtdioden-Chip (LED) gemäß der Erfindung umfasst ein Substrat, eine erste Halbleiterschicht, eine aktive Schicht, eine zweite Halbleiterschicht und eine Nut. Die erste Halbleiterschicht, die aktive Schicht und die zweite Halbleiterschicht werden auf dem Substrat sequentiell ausgebildet. Die Nut ist in der ersten Halbleiterschicht, der aktiven Schicht und der zweiten Halbleiterschicht ausgebildet.

Description

Leuchtdiodenchip und Verfahren zu dessen Herstellung
Die vorliegende Anmeldung beansprucht die Priorität der Patentanmeldung Nr. 096137367, angemeldet in Taiwan, Republik von China, am 5. Oktober 2007, deren gesamter Inhalt hiermit im Wege der Bezugnahme ausdrücklich mit aufgenommen sei.
Hintergrund der Erfindung
Gebiet der Erfindung
Die Erfindung betrifft einen Leuchtdiodenchip (LED-Chip), sowie ein Verfahren zu dessen Herstellung.
Verwandter Stand der Technik
Eine Leuchtdiode (nachfolgend auch LED genannt) ist eine Beleuchtungseinrichtung aus Halbleitermaterialien. Eine LED-Einrichtung, die sich auf die Erzeugung von Kaltlicht bezieht, hat die Vorteile eines geringen Stromverbrauchs, einer langen Lebensdauer, einer hohen Antwortgeschwindigkeit und geringer Größe und kann in Gestalt einer extrem kleinen oder array-artigen Einrichtung hergestellt werden. Einhergehend mit dem weiteren Fortschritt der aktuellen Technologie decken Anwendungsbereiche davon so verschiedene Bereiche wie die Anzeige eines Computers oder eines Hausgeräts, eine Hintergrundbeleuchtungsquelle (Backlight) einer Flüssigkristallanzeigeeinrichtung (LCD-Display), eines Verkehrsschilds oder einer Fahrzeuganzeige ab.
In jüngster Zeit wurden auch Hochleistungs-LEDs in Entsprechung zu den Anforderungen der jeweiligen Anwendung weiterentwickelt. Im Allgemeinen wird eine Leistungs-LED mit einer niedrigen Spannung (2,5 V bis 6 V) und einem hohen Strom (etwa 0,35 A bis 20 A) angetrieben, um Licht zu emittieren. Das Design und die Steuerung einer Treiberschaltung mit niedriger Spannung und hohem Strom sind jedoch komplizierter als bei einer Treiberschaltung mit hoher Spannung und niedrigem Strom und eine Treiberschaltung mit niedriger Spannung und hohem Strom ist auch kostspieliger. Außerdem ist die Seitenlänge eines Hochspannungs-LED-Chips häufig größer als 1000 Micrometer (μm). Mit anderen Worten, dessen Fläche ist größer als 1 mm². Im Vergleich zu der Seitenlänge eines typischen Chips mit geringer Leistung, beispielsweise 610 μm oder 381 μm, weist die Hochleistungs-LED aufgrund der größeren Fläche des LED-Chips einen höheren. Nennstrom, eine höhere Wattleistung und eine größere Helligkeit auf. Die Abführung von Wärme ist jedoch nicht so einfach und der Wirkungsgrad der Lichtemission ist schlechter.
Die 1A zeigt die Abhängigkeit des Wirkungsgrads der Lichtemission von der Größe der LED-Chips, die ein Saphir-Substrat oder ein Siliziumkarbid-Substrat (SiC) aufweisen. Wie in der 1A gezeigt, hat man herausgefunden, dass der Wirkungsgrad der Lichtemission kleiner wird, wenn die Größe des LED-Chips größer wird. Wie in der 1B gezeigt, hat man außerdem herausgefunden, dass der Wirkungsgrad der Lichtemission der LED abnimmt, wenn die Eingangsleistung in Watt der LED größer wird.
Wie in der 2 gezeigt, weist eine herkömmliche LED 1 im Wesentlichen einen einzigen Chip auf, wobei eine n-leitende Halbleiterschicht 12, eine aktive Schicht 13, eine p-leitende Halbleiterschicht 14, in dieser Reihenfolge, auf dem Substrat 11 ausgebildet sind. Die aktive Schicht 13 ist zwischen der p-leitenden Halbleiterschicht 14 und der n-leitenden Halbleiterschicht 12 angeordnet. Die LED 1 weist außerdem eine n-leitende Elektrode (n-Elektrode) 15 und eine p-leitende Elektrode (p-Elektrode) 16 auf, die jeweils mit der n-leitenden Halbleiterschicht 12 bzw. der p-leitenden Halbleiterschicht 14 verbunden sind, sodass der Strom der LED 1 eingegeben wird, um einen Stromkreis auszubilden, damit die LED 1 Licht emittiert. Außerdem wird die aktive Schicht 13 auch als Bandlückenschicht bezeichnet und erzeugt die LED 1 verschiedene Lichtfarben in Entsprechung zur Änderung der Bandlücke der Bandlückenschicht.
Um zu bewirken, dass die LED 1 eine gleichförmige Stromdichte aufweist und Licht gleichmäßig emittiert, wird deren Elektrode mit einem vergleichsweise komplizierten Muster 161 (vgl. 3A–3C) hergestellt, sodass der Strom gleichmäßiger in die LED 1 fließen und auf diese bzw. in dieser gleichmäßiger verteilt werden kann. Das komplizierte Elektrodenmuster macht jedoch das Design und die Herstellung der LED schwieriger und führt auch zu höheren Kosten. Zusätzlich zu dem komplizierten Elektrodenmuster muss mehr als ein Golddraht mit einer Elektrode verbunden werden, um die Gleichmäßigkeit des Stroms zu verbessern, sodass die Kosten höher und die Schwierigkeiten bei der Herstellung größer sind.
Deshalb ist es eine wichtige Aufgabe, einen verbesserten LED-Chip und ein Verfahren zu dessen Herstellung bereitzustellen, um die vorgenannten Probleme zu beheben.
Zusammenfassung der Erfindung
Im Hinblick auf das Vorgenannte besteht eine Aufgabe dieser Erfindung darin, einen LED-Chip bereitzustellen, der mit einer hohen Spannung und mit einem niedrigen Strom betrieben werden kann, um Wärme effizient abzuführen, sowie auch ein Verfahren zu dessen Herstellung bereitzustellen.
Um das Vorgenannte zu erreichen, offenbart die Erfindung einen LED-Chip, der ein Substrat, eine erste Halbleiterschicht, eine aktive Schicht, eine zweite Halbleiterschicht und eine Nut bzw. Vertiefung aufweist. Die erste Halbleiterschicht, die aktive Schicht und die zweite Halbleiterschicht werden auf dem Substrat sequentiell bzw. der Reihe nach ausgebildet. Die Nut bzw. Vertiefung ist in der ersten Halbleiterschicht, der aktiven Schicht und der zweiten Halbleiterschicht ausgebildet.
Um das Vorstehende zu erreichen, offenbart die Erfindung auch ein Verfahren zur Herstellung eines LED-Chips. Das Verfahren umfasst die folgenden Schritte: sequentielles Ausbilden einer ersten Halbleiterschicht, einer aktiven Schicht und einer zweiten Halbleiterschicht; Entfernen eines Abschnittes der ersten Halbleiterschicht, eines Abschnittes der aktiven Schicht und eines Abschnittes der zweiten Halbleiterschicht, um zumindest eine Nut bzw. Vertiefung auszubilden, wobei die erste Halbleiterschicht in der Nut exponiert ist; Ausbilden von zumindest einer ersten Elektrode auf der exponierten ersten Halbleiterschicht; Ausbilden einer Isolier- bzw. End schicht in der Nut; und Ausbilden von zumindest einer zweiten Elektrode, um zumindest einen Abschnitt der zweiten Halbleiterschicht und zumindest einen Abschnitt der Isolierschicht zu bedecken.
Außerdem offenbart die Erfindung ein weiteres Verfahren zur Herstellung eines LED-Chips. Dieses Verfahren umfasst die folgenden Schritte: sequentielles Ausbilden einer ersten Halbleiterschicht, einer aktiven Schicht und einer zweiten Halbleiterschicht; Entfernen eines Abschnittes der ersten Halbleiterschicht, eines Anschnittes der aktiven Schicht und eines Abschnittes der zweiten Halbleiterschicht, um zumindest eine Nut bzw. Vertiefung auszubilden, um in eine Mehrzahl von LED-Einheiten aufzuteilen; Ausbilden einer Isolier- bzw. Trennschicht in der Nut; Entfernen eines Abschnittes der zweiten Halbleiterschicht und eines Abschnittes der aktiven Schicht von jeder der LED-Einheiten, um einen Abschnitt der ersten Halbleiterschicht freizulegen; Ausbilden einer zusätzlichen Isolierschicht auf der Isolierschicht, um einen Abschnitt der zweiten Halbleiterschicht und einen Abschnitt der ersten Halbleiterschicht zu bedecken; und Ausbilden einer leitenden Schicht, die elektrisch mit der zweiten Halbleiterschicht von jeder der LED-Einheiten sowie der ersten Halbleiterschicht der benachbarten LED-Einheit verbunden ist.
Wie vorstehend ausgeführt, weist ein LED-Chip, der gemäß dem vorstehenden erfindungsgemäßen Verfahren hergestellt ist, eine Mehrzahl von LED-Einheiten auf, die parallel oder in Reihe geschaltet sind. Die LED-Einheiten mit der kleineren Größe werden miteinander kombiniert, um einen LED-Chip mit der größeren Größe auszubilden, sodass der hohe Wirkungsgrad der Lichtemission eines kleinen Chips mit dem hohen Leistungsver mögen eines großen Chips gleichzeitig zur Verfügung gestellt werden kann.
Kurze Beschreibung der Zeichnungen
Die Erfindung kann man besser anhand der nachfolgenden ausführlichen Beschreibung der beigefügten Zeichnungen verstehen, die nur der beispielhaften Erläuterung dienen und die vorliegende Erfindung nicht beschränken sollen. Es zeigen:
1A eine Kurve, die die Abhängigkeit zwischen der Chipgröße und dem Wirkungsgrad der Lichtemission einer herkömmlichen LED-Einrichtung zeigt;
1B eine Kurve, die die Abhängigkeit zwischen der Eingangsleistung und dem Wirkungsgrad der Lichtemission der herkömmlichen LED-Einrichtung zeigt;
2 eine schematische Darstellung, die den Aufbau der herkömmlichen LED-Einrichtung zeigt;
3A–3C schematische Darstellungen, die Elektrodenmuster der LED-Einrichtung gemäß der 2 zeigen;
4 ein Flussdiagramm, das ein Verfahren zur Herstellung eines LED-Chips gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
5A–5G schematische Darstellungen, die den LED-Chip gemäß dem Herstellungsverfahren der 4 zeigen;
6A–6J schematische Draufsichten, die verschiedene Gesichtspunkte einer zweiten Halbleiterschicht des LED-Chips gemäß der ersten Ausführungsform der Erfindung zeigen;
7 ein Flussdiagramm, das einen LED-Chip gemäß einer zweiten Ausführungsform der Erfindung zeigt;
8A–8G schematische Darstellungen, die den LED-Chip gemäß dem Herstellungsverfahren gemäß der 7 zeigen;
9A–9C die anderen drei Gesichtspunkte einer Nut C₁ gemäß der 5C.
Ausführliche Beschreibung der Erfindung
Die vorliegende Erfindung wird man anhand der nachfolgenden ausführlichen Beschreibung, die Bezug nimmt auf die beigefügten Zeichnungen, besser verstehen, worin die selben Bezugszeichen sich auf die selben Elemente beziehen.
Erstes Ausführungsbeispiel
Gemäß der 4 umfasst ein Verfahren zur Herstellung eines LED-Chips gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung die Schritte S01–S06. Diese werden anhand der 5A–5G nachfolgend erläutert.
Wie in der 5A gezeigt, wird in dem Schritt S01 eine Pufferschicht (Buffer Layer) 22 auf einem Substrat 21 ausgebildet. Das Material des Substrats 21 ist beispielsweise, wenngleich nicht darauf beschränkt, Saphir, Silizium, Siliziumkarbid oder eine Legierung und weist vorzugsweise ein hohes Wärmeleitvermögen auf. Die Pufferschicht 22 ist beispielsweise, wenngleich nicht darauf beschränkt, eine Einzelschichtsubstanz oder eine Mehrschichtensubstanz.
Wie in der 5B gezeigt, werden in dem Schritt S02 eine erste Halbleiterschicht 23, eine aktive Schicht 24 und eine zweite Halbleiterschicht 25, in dieser Reihenfolge, ausgebildet. Die erste Halbleiterschicht 23 kann auf der Pufferschicht 22 ausgebildet werden. Natürlich können die erste Halbleiterschicht 23, die aktive Schicht 24 und die zweite Halbleiterschicht 25 auch auf einem epitaktischen Substrat bzw. Epitaxie-Substrat (nicht gezeigt), sequentiell bzw. der Reihe nach, ausgebildet werden und dann das Substrat 21 und die Pufferschicht 22 ersetzen. Der Gesichtspunkt der Herstellung des Halbleiters und die Reihenfolge unterliegen keinen besonderen Beschränkungen und das Substrat 21 und die Pufferschicht 22 können bei dem Endprodukt beibehalten oder von diesem Endprodukt entfernt werden.
Mit anderen Worten, der Schritt S01 kann selektiv je nach der tatsächlichen Anforderung umgesetzt werden. Bei diesem Ausführungsbeispiel handelt es sich bei der ersten Halbleiterschicht 23 beispielsweise um eine n-leitende Halbleiterschicht und bei der zweiten Halbleiterschicht 25 beispielsweise um eine p-leitende Halbleiterschicht.
Außerdem kann es sich bei der aktiven Schicht 24, bei diesem Ausführungsbeispiel beispielsweise, wenngleich nicht darauf beschränkt, um eine Bandlückenschicht oder einen Quantentopf handeln und ein Material aufweisen, das eine Verbindung umfasst, die aus Elementen der Gruppen III-V oder II-VI besteht, beispielsweise aus Indium-Gallium-Nitrid (InGaN), Gallium-Nitrid (GaN), Gallium-Arsenid (GaAs), Gallium-Indium-Nitrid (GaInN), Aluminium-Gallium-Nitrid (AlGaN), Zink-Selenid (ZnSe), mit Zink dotiertes Indium-Gallium-Nitrid (In-GaN:Zn), Aluminium-Gallium-Indium-Phosphid (AlInGaP) oder Gallium-Phosphid (GaP).
Wie in der 5C gezeigt, werden in dem Schritt S03 ein Abschnitt der ersten Halbleiterschicht 23, ein Abschnitt der aktiven Schicht 24 und ein Abschnitt der zweiten Halbleiterschicht 25 entfernt, um zumindest eine Nut bzw. Vertiefung C₁ auszubilden. Ein anderer Abschnitt der ersten Halbleiterschicht 23 wird von der Nut C₁ freigelegt. Mit anderen Worten, deren Ätztiefe erreicht die erste Halbleiterschicht 23. Bei diesem Ausführungsbeispiel wird die Nut C₁ mittels eines fotolithografischen Verfahrens oder eines Ätzverfahrens ausgebildet, beispielsweise eines isotropen oder anisotropen Ätzverfahrens. Die Querschnittsform der Nut C₁ kann einen rechten Winkel aufweisen, wie in der 5C gezeigt, oder auch einen spitzen Winkel aufweisen oder eine gekrümmte Form, wie in den 9A–9C gezeigt.
Wie in der 5D gezeigt, wird in dem Schritt S04 zumindest eine erste Elektrode 26 auf der freiliegenden ersten Halbleiterschicht 23 ausgebildet. Bei diesem Ausführungsbeispiel ist die erste Elektrode 26 eine n-leitende Elektrode, die auf der ersten Halbleiterschicht 23 in der Nut C₁ durch Verdampfen ausgebildet werden kann.
Wie in der 5E gezeigt, wird in dem Schritt S05 in der Nut C₁ eine Isolier- bzw. Trennschicht 27 ausgebildet. Bei diesem Ausführungsbeispiel kann nach Ausbilden der Isolierschicht 27, eine zusätzliche Isolierschicht 271 ausgebildet werden, um einen Abschnitt der zweiten Halbleiterschicht 25 um die Isolierschicht 27 herum zu bedecken, wie in der 5F gezeigt, um die Leitung von Loch-Ladungsträgern entlang einer freiliegenden Oberfläche zu verhindern, wenn die Loch-Ladungsträger eingegeben werden. Folglich kann der Wirkungsgrad der Lichtemission weiter verbessert werden.
Wie in der 5G gezeigt, wird in dem Schritt S06 eine leitende Schicht 28 ausgebildet, um einen Abschnitt der zweiten Halbleiterschicht 25, einen Abschnitt der Isolierschicht 27 und/oder einen Abschnitt der zusätzlichen Isolierschicht 271 zu bedecken. Die leitende Schicht 28 kann eine zweite Elektrode oder eine transparente leitende Schicht sein. Die leitende Schicht 28 ist leitend mit der zweiten Halbleiterschicht 25 verbunden, die über die Nut C₁ voneinander getrennt sind, und ein LED-Chip ist so ausgebildet. Bei diesem Ausführungsbeispiel ist die leitende Schicht 28 eine p-leitende Elektrode, die auf einem Abschnitt der zweiten Halbleiterschicht 25 und einem Abschnitt der Isolierschicht 27 und/oder einem Abschnitt der zusätzlichen Isolierschicht 271 durch Verdampfen ausgebildet werden kann.
Die 6A–6J sind Draufsichten, die einen LED-Chip 2 gemäß diesem Ausführungsbeispiel der Erfindung zeigen. Die Elektrodenstruktur des LED-Chips 2 ist eine dreidimensionale Zwischenschicht (interlayer), sodass die erste Elektrode (n-leitende Elektrode) 26 und die zweite Elektrode (p-leitende Elektrode) 28 sich in einer Vorsprungs- bzw. Projektionsrich tung teilweise überlappen. Es sei angemerkt, dass dies die Erfindung nicht beschränken soll, weil die erste Elektrode 26 und die leitende Schicht 28 auch nicht miteinander überlappen brauchen. Außerdem sind die zweite Halbleiterschicht 25 und die aktive Schicht 24 mit einer oder mehreren zweidimensionalen geschlossenen Formen ausgebildet, beispielsweise dreieckförmigen Formen (vgl. 6B), vielen tetragonalen Formen (vgl. 6A), vielen hexagonalen Formen (vgl. 6C), vielen achteckigen Formen (vgl. 6D), vielen kreisförmigen Formen (vgl. 6E), vielen elliptischen Formen (vgl. 6F) oder einer Kombination davon (vgl. 6G und 6H). Alternativ sind die zweite Halbleiterschicht 25 und die aktive Schicht 24 kammförmig (vgl. 6I), spiralförmig (vgl. 6J), x-förmig oder gitterförmig ausgebildet.
Wie vorstehend ausgeführt, weist ein LED-Chip 2, der nach dem vorgenannten Herstellungsverfahren ausgebildet ist, eine Mehrzahl von LED-Einheiten auf, die parallel geschaltet sind. Die LED-Einheiten mit den kleineren Größen werden miteinander verknüpft, um den LED-Chip mit der größeren Größe auszubilden, sodass der hohe Wirkungsgrad bei der Lichtemission des kleinen Chips mit dem hohen Leistungsvermögen des großen Chips gemeinsam bereitgestellt werden kann.
Zweites Ausführungsbeispiel
Gemäß der 7 weist ein Verfahren zur Herstellung eines LED-Chips gemäß einem zweiten Ausführungsbeispiel der Erfindung die Schritte S11–S17 auf. Dies wird anhand der 8A–8G erläutert.
Wie in der 8A gezeigt, wird in dem Schritt S11 auf einem Substrat 31 eine Puffer-Schicht 32 ausgebildet. Das Material des Substrats 31 ist beispielsweise, wenngleich nicht darauf beschränkt, Saphir, Silizium, Silizium-Karbid oder eine Legierung und weist vorzugsweise ein hohes Wärmeleitvermögen auf. Die Pufferschicht 32 ist beispielsweise, wenngleich nicht darauf beschränkt, eine einzelne Schicht oder eine Mehrfachschicht.
Wie in der 8B gezeigt, werden in dem Schritt S12 eine erste Halbleiterschicht 33, eine aktive Schicht 34 und eine zweite Halbleiterschicht 35 sequentiell auf der Pufferschicht 32, der Reihe nach, ausgebildet. Die erste Halbleiterschicht 33 kann auf der Pufferschicht 32 ausgebildet werden. Natürlich können die erste Halbleiterschicht 33, die aktive Schicht 34 und die zweite Halbleiterschicht 35 auch auf einem epitaktischen Substrat (nicht gezeigt) sequentiell ausgebildet werden und dann das Substrat 31 und die Pufferschicht 32 ersetzen. Kurz gesagt unterliegen der Gesichtspunkt der Halbleiterherstellung und die Reihenfolge keinen besonderen Beschränkungen und können das Substrat 31 und die Pufferschicht 32 auch in einem Endprodukt beibehalten bleiben oder von dem Endprodukt entfernt werden. Mit anderen Worten, der Schritt S11 kann selektiv je nach der aktuellen Anforderung umgesetzt werden. Bei diesem Ausführungsbeispiel ist die erste Halbleiterschicht beispielsweise eine n-leitende Schicht 33, und die zweite Halbleiterschicht 35, beispielsweise eine p-leitende Halbleiterschicht.
Außerdem ist bei diesem Ausführungsbeispiel die aktive Schicht 34 beispielsweise, wenngleich nicht darauf beschränkt, eine Bandlückenschicht oder ein Quantentopf und kann ein Material aufweisen, das eine Verbindung umfasst, die aus Elementen der Gruppen III-V oder der Gruppen II-VI besteht, beispielsweise Indium-Gallium-Nitrid (InGaN), Gallium-Nitrid (GaN), Gallium-Arsenid (GaAs), Gallium-Indium-Nitrid (GaInN), Aluminium-Gallium-Nitrid (AlGaN), Zink-Selenid ((ZnSe), zinkdotiertes Indium-Gallium-Nitrid (InGaN:Zn), Aluminium-Gallium-Indium-Phosphid (AlInGaP) oder Gallium-Phosphid (GaP).
Wie in der 8C gezeigt, werden ein Abschnitt der ersten Halbleiterschicht 33, ein Abschnitt der aktiven Schicht 34 und ein Abschnitt der zweiten Halbleiterschicht 35 in dem Schritt S13 entfernt, um zumindest eine Nut bzw. Vertiefung C₂ auszubilden. Die Nut trennt die erste Halbleiterschicht 33, die aktive Schicht 34 und die zweite Halbleiterschicht 35 in eine Mehrzahl von LED-Einheiten. Die LED-Einheiten sind mit einer Mehrzahl von zweidimensionalen geschlossenen Formen ausgebildet, beispielsweise dreieckförmigen Formen (vgl. 6B), vielen tetragonalen Formen (vgl. 6A), vielen hexagonalen Formen (vgl. 6C), vielen oktagonalen Formen (vgl. 6D), vielen kreisförmigen Formen (vgl. 6E), vielen elliptischen Formen (vgl. 6F) oder eine Kombination davon (vgl. 6G und 6H).
Bei diesem Ausführungsbeispiel wird die Nut C₂ mit Hilfe eines fotolithografischen Verfahrens und eines Atzverfahrens ausgebildet, beispielsweise eines isotropen oder anisotropen Ätzverfahrens. Die Querschnittsform der Nut C₂ kann einen rechten Winkel, einen spitzen Winkel oder eine gekrümmte Form aufweisen, wie in den 9A–9C gezeigt.
Wie in der 8D gezeigt, wird in dem Schritt S14 in der Nut C₂ eine Isolier- bzw. Trennschicht ausgebildet. Wie in der 8E gezeigt, werden ein Abschnitt der zweiten Halb leiterschicht 35 und ein Abschnitt der aktiven Schicht 34 von jeder LED-Einheit entfernt, um in dem Schritt S15 einen Abschnitt der ersten Halbleiterschicht 33 freizulegen.
Wie in der 8F gezeigt, kann außerdem eine zusätzliche Isolierschicht 371 ausgebildet werden, um einen Abschnitt der zweiten Halbleiterschicht 35 um die Isolierschicht herum und einen Abschnitt der ersten Halbleiterschicht 33 der angrenzenden LED-Einheit in dem Schritt S16 zu bedecken, um eine Leitung von Loch-Ladungsträgern entlang einer freiliegenden Oberfläche zu verhindern, wenn die Loch-Ladungsträger eingegeben werden. Folglich kann der Wirkungsgrad der Lichtemission weiter verbessert werden.
Wie in der 8G gezeigt, wird in dem Schritt S17 eine leitende Schicht 39 auf der zweiten Halbleiterschicht 35 von jeder LED-Einheit sowie auf der ersten Halbleiterschicht 33 der benachbarten LED-Einheit ausgebildet, sodass die leitende Schicht 39 elektrisch mit dieser verbunden ist. Außerdem sind die p-leitende Halbleiterschicht und die n-leitende Halbleiterschicht leitend miteinander in Reihe geschaltet. Bei diesem Ausführungsbeispiel kann das Material der leitenden Schicht 39 Gold, Silber, Kupfer, Nickel, Kobalt, Zinn, Zink, Aluminium, Silizium, Chrom oder Siliziumkarbid sein.
Schließlich können die erste Elektrode und die zweite Elektrode selektiv in Entsprechung zu den unterschiedlichen Designs aufgedampft werden. Hierbei ist die erste Elektrode eine n-leitende Elektrode und ist die zweite Elektrode eine p-leitende Elektrode. Folglich wird die erste Elektrode auf die erste Halbleiterschicht 33 aufgedampft und wird die zweite Elektrode auf die zweite Halbleiterschicht 35 aufgedampft, sodass ein LED-Chip 3 ausgebildet ist.
Wie vorstehend ausgeführt, weist der LED-Chip 3, der nach dem vorstehenden Verfahren gemäß der Erfindung hergestellt wurde, eine Mehrzahl von LED-Einheiten auf, die in Reihe geschaltet sind. Die LED-Einheiten mit der kleineren Größe sind miteinander kombiniert, um einen LED-Chip mit der größeren Größe auszubilden, sodass der hohe Wirkungsgrad der Lichtemission eines kleinen Chips mit dem hohen Leistungsvermögen eines großen Chips zur Verfügung gestellt werden kann.
Zusammenfassend sind die kleinen LED-Einheiten, die jeweils einen kleinen Lichtemissionsbereich aufweisen, in Reihe oder parallel geschaltet, um eine große LED-Einheit in dem LED-Chip auszubilden, wobei zugleich ein Verfahren zu dessen Herstellung gemäß der Erfindung bereitgestellt wird. Außerdem weist jede LED-Einheit eine kleine Größe auf (deren Seitenlänge beträgt 300 μm), sodass die Elektrodenform nicht das komplizierte Elektrodenmuster einer herkömmlichen Hochleistungs-LED-Einrichtung zu sein braucht. Somit ist das Verfahren zu deren Herstellung einfacher. Außerdem kann die LED-Chipstruktur gemäß der Erfindung in großem Umfang auf verschiedene Bandlückenbereiche angewendet werden, insbesondere auf eine Lichtemissionslänge im Bereich von 200 nm bis 800 nm, wobei zugleich der gute Wirkungsgrad beibehalten ist. Außerdem weist die kleine einzelne LED-Einheit einen hohen Wirkungsgrad der Lichtemission sowie ein besseres Wärmeableitungsvermögen auf, sodass der optoelektronische Umwandlungswirkungsgrad verbessert und die Lebensdauer erhöht werden kann.
Wenngleich die Erfindung anhand von speziellen Ausführungsbeispielen beschrieben worden ist, soll dies nicht bedeuten, dass diese Beschreibung beschränkend ausgelegt werden soll.
Zahlreiche Modifikationen zu den offenbarten Ausführungsbeispielen sowie alternative Ausführungsformen werden dem Fachmann auf diesem Gebiet ersichtlich sein. Deshalb sollen die beigefügten Ansprüche sämtliche Modifikationen mit umfassen, die in den wahren Schutzbereich gemäß der Erfindung fallen.

Claims

Leuchtdiodenchip (LED-Chip), umfassend: ein Substrat (21; 31); eine erste Halbleiterschicht (23; 33), eine aktive Schicht (24; 34) und eine zweite Halbleiterschicht (25; 35), die auf dem Substrat ausgebildet sind; und eine Nut (C₁; C₂), die in der ersten Halbleiterschicht, der aktiven Schicht und der zweiten Halbleiterschicht ausgebildet ist.
LED-Chip nach Anspruch 1, wobei die erste Halbleiterschicht (23; 33) eine n-leitende Halbleiterschicht und die zweite Halbleiterschicht (25; 35) eine p-leitende Halbleiterschicht ist.
LED-Chip nach Anspruch 1 oder 2, wobei ein Abschnitt der ersten Halbleiterschicht (23; 33) in der Nut (C₁; C₂) freigelegt ist und der LED-Chip außerdem eine erste Elektrode (26) umfasst, die auf der freiliegenden ersten Halbleiterschicht in der Nut ausgebildet ist.
LED-Chip nach einem der vorhergehenden Ansprüche, weiterhin umfassend eine Isolier- bzw. Trennschicht (27; 37), die in der Nut (C₁; C₂) ausgebildet ist.
LED-Chip nach Anspruch 4, weiterhin umfassend eine zusätzliche Isolierschicht (271; 371), die auf einem Abschnitt der Isolierschicht oder um die Isolierschicht herum ausgebildet ist.
LED-Chip nach Anspruch 5, weiterhin umfassend eine leitende Schicht, die auf der zweiten Halbleiterschicht (25), der Isolierschicht (27) und/oder einem Abschnitt der zusätzlichen Isolierschicht (271) ausgebildet ist.
LED-Chip nach Anspruch 6, wobei das Material der leitenden Schicht Gold, Silber, Kupfer, Nickel, Kobalt, Zinn, Zink, Aluminium, Silizium, Chrom oder Siliziumkarbid umfasst oder ist.
LED-Chip nach Anspruch 6 oder 7, wobei die leitende Schicht (28) eine zweite Elektrode oder eine transparente, leitende Schicht umfasst.
LED-Chip nach einem der vorhergehenden Ansprüche, wobei die Nut (C₁; C₂) die erste Halbleiterschicht, die aktive Schicht und die zweite Halbleiterschicht in eine Mehrzahl von Leuchtdioden-Einheiten bzw. LED-Einheiten trennt bzw. unterteilt.
LED-Chip nach Anspruch 9, weiterhin umfassend eine leitende Schicht, wobei die zweite Halbleiterschicht von jeder der LED-Einheiten elektrisch mit der ersten Halbleiterschicht von einer der benachbarten LED-Einheiten über die leitende Schicht verbunden ist.
LED-Chip nach Anspruch 9 oder 10, wobei die Mehrzahl von LED-Einheiten in Reihe oder parallel geschaltet sind.
LED-Chip nach einem der vorhergehenden Ansprüche, wobei die zweite leitende Schicht (28; 39) eine geschlossene, tetragonale, hexagonale, oktagonale, kreisförmige, el liptische, kammförmige, x-förmige, spiralförmige oder gitterförmige Form aufweist.
LED-Chip nach einem der vorhergehenden Ansprüche, wobei das Material des Substrats (21, 31) Saphir, Silizium, Siliziumkarbid, eine Legierung oder ein wärmeleitendes Material umfasst bzw. ist.
LED-Chip nach einem der vorhergehenden Ansprüche, weiterhin umfassend eine Pufferschicht (buffer layer) (22; 32), die zwischen dem Substrat (21; 31) und der ersten Halbleiterschicht (23; 33) vorgesehen ist.
LED-Chip nach Anspruch 14, wobei die erste Halbleiterschicht, die aktive Schicht und die zweite Halbleiterschicht auf einer epitaktischen Schicht sequentiell ausgebildet sind, die das Substrat und die Pufferschicht ersetzt.
LED-Chip nach einem der vorhergehenden Ansprüche, wobei die aktive Schicht (24; 34) jeweils eine Bandlückenschicht oder ein Quantentopf ist und wobei der LED-Chip eine Lichtemissionswellenlänge im Bereich zwischen 200 nm bis 800 nm aufweist.
LED-Chip nach einem der vorhergehenden Ansprüche, wobei das Material der aktiven Schicht (24; 34) eine Verbindung umfasst bzw. daraus ausgebildet ist, die aus Gruppe III-V-Elementen, Gruppe II-VI-Elementen, Indium-Gallium-Nitrid (InGaN), Gallium-Nitrid (GaN), Gallium Arsenid (GaAs), Gallium-Indium-Nitrid (GAInN), Aluminium-Gallium-Nitrid (AlGaN), Zink-Selenid (ZnSe), zinkdotiertes Indium-Gallium-Nitrid (InGaN:Zn), Aluminium- Gallium-Indium-Phosphid (AlInGaP) oder Gallium-Phosphid (GaP) besteht.
LED-Chip nach einem der vorhergehenden Ansprüche, wobei die Nut (C₁; C₂) einen rechten Winkel, einen spitzen Winkel oder eine gekrümmte Form aufweist.
Verfahren zur Herstellung eines Leuchtdioden-Chips, insbesondere eines Leuchtdioden-Chips nach einem der vorhergehenden Ansprüche, mit den folgenden Schritten: eine erste Halbleiterschicht (23; 33), eine aktive Schicht (24; 34) und eine zweite Halbleiterschicht (25; 35) werden sequentiell ausgebildet; ein Abschnitt der ersten Halbleiterschicht, ein Abschnitt der aktiven Schicht und ein Abschnitt der zweiten Halbleiterschicht werden entfernt, um zumindest eine Nut (C₁; C₂) auszubilden; zumindest eine erste Elektrode (26) wird auf der freigelegten ersten Halbleiterschicht ausgebildet; in der Nut (C₁; C₂) wird eine Isolierschicht (27; 37) ausgebildet; und auf zumindest einem Abschnitt der zweiten Halbleiterschicht wird zumindest eine zweite Elektrode ausgebildet.
Verfahren nach Anspruch 19, mit den weiteren Schritten: auf einem Substrat (21; 31) wird eine Pufferschicht (22; 32) (buffer layer) ausgebildet; und die erste Halbleiterschicht, die aktive Schicht und die zweite Halbleiterschicht werden auf der Pufferschicht ausgebildet.
Verfahren nach Anspruch 21, wobei nach dem Schritt des Ausbildens der Isolierschicht in der Nut das Verfahren den folgenden Schritt umfasst: auf der Isolierschicht oder um die Isolierschicht herum wird eine zusätzliche Isolierschicht ausgebildet.
Verfahren nach Anspruch 21, mit dem weiteren Schritt: auf der Isolierschicht und/oder der zusätzlichen Isolierschicht wird eine leitende Schicht ausgebildet.