DE102008033223A1 - Contact-structure producing method for solar cell, involves tempering semiconductor-substrate with germination layer for diffusion of dopant from germination layer into semiconductor-substrate - Google Patents

Contact-structure producing method for solar cell, involves tempering semiconductor-substrate with germination layer for diffusion of dopant from germination layer into semiconductor-substrate Download PDF

Info

Publication number
DE102008033223A1
DE102008033223A1 DE102008033223A DE102008033223A DE102008033223A1 DE 102008033223 A1 DE102008033223 A1 DE 102008033223A1 DE 102008033223 A DE102008033223 A DE 102008033223A DE 102008033223 A DE102008033223 A DE 102008033223A DE 102008033223 A1 DE102008033223 A1 DE 102008033223A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
semiconductor
substrate
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008033223A
Other languages
German (de)
Inventor
Andreas Dr. Krause
Bernd Dr. Bitnar
Holger Dr. Neuhaus
Martin Dr. Kutzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SolarWorld Industries Sachsen GmbH
Original Assignee
Deutsche Cell GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Cell GmbH filed Critical Deutsche Cell GmbH
Priority to DE102008033223A priority Critical patent/DE102008033223A1/en
Publication of DE102008033223A1 publication Critical patent/DE102008033223A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

The method involves providing a flat shaped semiconductor-substrate (2) i.e. silicon substrate, with two sides (3, 4), which rest opposite to each other. A germination layer (10) is coated on one of the sides of the semiconductor-substrate, and includes dopant e.g. phosphor and boron, for doping the semiconductor-substrate. The semiconductor-substrate is tempered with the germination layer for diffusion of the dopant from the germination layer into the semiconductor-substrate, where the germination layer is galvanically isolated. The germination layer is selected from one of phosphoric layer, nickel layer, cobalt layer and silver layer.

Description

Die Erfindung betrifft ein Verfahren zur Erzeugung einer Kontakt-Struktur mit selektivem Emitter. Die Erfindung betrifft außerdem ein Halbleiter-Bauelement.The The invention relates to a method for producing a contact structure with selective emitter. The invention also relates a semiconductor device.

Grundlage einer hocheffizienten Solarzelle ist ein niedrig dotierter, hochohmiger Emitter, in dem der Verlust durch Rekombination freier Ladungsträger sehr klein wird. Um jedoch den Strom der Solarzelle möglichst verlustfrei ableiten zu können, ist ein möglichst niedriger Kontaktwiderstand zwischen dem Emitter und der Kontakt-Struktur erforderlich. Dies wird durch eine hohe Dotierung des Emitters unterhalb der Kontaktstruktur erreicht. Ein Emitter, der unterhalb der Kontakt-Struktur eine sehr hohe und im Bereich zwischen den Kontakten eine niedrige Dotierung aufweist, wird als selektiver Emitter bezeichnet. Die Herstellung eines derartigen Emitters erfordert üblicherweise zusätzliche, aufwändige Verfahrensschritte. Hierdurch steigen die Kosten zur Herstellung der Solarzelle beträchtlich.basis a highly efficient solar cell is a low-doped, high-impedance Emitter in which the loss due to recombination of free charge carriers gets very small. However, the current of the solar cell as possible to be able to derive without loss is one possible low contact resistance between the emitter and the contact structure required. This is due to a high doping of the emitter below reached the contact structure. An emitter under the contact structure a very high and in the area between the contacts a low Doping is referred to as a selective emitter. The Production of such an emitter usually requires additional, complex process steps. hereby The costs for producing the solar cell increase considerably.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur einfacheren Herstellung einer Kontaktstruktur mit selektivem Emitter bereitzustellen. Der Erfindung liegt weiterhin die Aufgabe zugrunde, ein Halbleiter-Bauelement mit einem selektiven Emitter zu schaffen.Of the The invention is therefore based on the object, a method for simpler To provide a contact structure with selective emitter. The invention is further based on the object, a semiconductor device to create with a selective emitter.

Diese Aufgabe wird durch die Merkmale der Ansprüche 1 und 6 gelöst. Der Kern der Erfindung besteht darin, bei der Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement eine Keimschicht auf dem Halbleiter-Substrat abzuscheiden, welche einen Dotierstoff enthält, der bei einem nachfolgenden Tempern in das Halbleiter-Substrat diffundiert. Hierdurch wird auf einfache Weise sichergestellt, dass die Dotierung des Halbleiter- Substrats im Bereich direkt unterhalb der Kontakt-Struktur eine hohe Dotierung aufweist, während der Dotiergrad in den dazwischen liegenden Bereichen schwächer ist.These The object is solved by the features of claims 1 and 6. The essence of the invention is in the production of a Contact structure for a semiconductor device a seed layer to deposit on the semiconductor substrate, which is a dopant contains, which diffuses in a subsequent annealing in the semiconductor substrate. This ensures in a simple manner that the doping of the semiconductor substrate in the region directly below the contact structure has a high doping, while the doping in the intervening areas is weaker.

Weitere Vorteile ergeben sich aus den Unteransprüchen. Merkmale und Einzelheiten der Erfindung ergeben sich aus der Beschreibung mehrerer Ausführungsbeispiele anhand der Zeichnungen. Es zeigen:Further Advantages emerge from the subclaims. characteristics and details of the invention will be apparent from the description several embodiments with reference to the drawings. Show it:

1 ein Halbleiter-Bauelement gemäß einem ersten Ausführungsbeispiel der Erfindung und 1 a semiconductor device according to a first embodiment of the invention and

2 ein Halbleiter-Bauelement gemäß einem zweiten Ausführungsbeispiel der Erfindung. 2 a semiconductor device according to a second embodiment of the invention.

Ein Halbleiter-Bauelement 1, insbesondere eine Solarzelle, umfasst ein Halbleiter-Substrat 2. Als Halbleiter-Substrat 2 dient insbesondere ein Silizium-Substrat. Das Halbleiter-Substrat 2 kann jedoch ebenso aus einem anderen Halbleiter-Material sein. Das Halbleiter-Substrat 2 ist im Wesentlichen flächig ausgebildet mit einer Vorderseite 3 und einer dieser gegenüberliegenden Rückseite 4. Das Halbleiter-Substrat 2 umfasst eine p-dotierte Basis 5 und eine schwach n-dotierte Vorderseiten-Schicht 6.A semiconductor device 1 , in particular a solar cell, comprises a semiconductor substrate 2 , As a semiconductor substrate 2 in particular serves a silicon substrate. The semiconductor substrate 2 however, it can also be made of another semiconductor material. The semiconductor substrate 2 is essentially flat with a front side 3 and one of these opposite backs 4 , The semiconductor substrate 2 includes a p-doped base 5 and a weakly n-doped front side layer 6 ,

Auf der Vorderseite 3 des Halbleiter-Substrats 2 ist eine Passivierungsschicht 7 aufgebracht. Die Passivierungs-Schicht 7 ist aus einem dielektrischen Material, insbesondere aus Siliziumnitrid oder Siliziumdioxid. Die Passivierungs-Schicht 7 weist Öffnungen 8 auf, in welchen eine Kontakt-Struktur 9 angeordnet ist.On the front side 3 of the semiconductor substrate 2 is a passivation layer 7 applied. The passivation layer 7 is made of a dielectric material, in particular of silicon nitride or silicon dioxide. The passivation layer 7 has openings 8th in which a contact structure 9 is arranged.

Die Kontakt-Struktur 9 ist mehrschichtig ausgebildet. Sie umfasst eine typischerweise etwa 50 nm bis 1 μm dicke Keimschicht 10, eine Diffusionssperrschicht 11, eine Leiterschicht 12 und eine Deckschicht 13. Bezüglich der Ausbildung und der Herstellung der Kontakt-Struktur 9 sei beispielsweise auf die DE 10 2007 038 744.1 und die DE 10 2008 028 104.2 verwiesen.The contact structure 9 is multi-layered. It comprises a germ layer typically about 50 nm to 1 μm thick 10 , a diffusion barrier layer 11 , a conductor layer 12 and a cover layer 13 , Regarding the formation and the production of the contact structure 9 be for example on the DE 10 2007 038 744.1 and the DE 10 2008 028 104.2 directed.

Die Keimschicht 10 ist erfindungsgemäß aus einem Metall wie Nickel oder Kobalt. Eine Keimschicht mit einem Anteil an Palladium, Silber, Chrom oder einer Legierung der genannten Metalle ist ebenfalls möglich. Das Nickel der Keimschicht 10 dient insbesondere zur Ausbildung von Nickelsilizid unterhalb der Keimschicht 10. Im Falle einer Keimschicht 10 aus Kobalt dient dieses zur Ausbildung von Kobaltsilizid. Entscheidend ist, dass die Keimschicht 10 einen Dotierstoff zur Dotierung des Halbleiter-Substrats 2 aufweist. Die Keimschicht 10 weist insbesondere einen hohen Anteil Phosphor auf. Im Bereich um die Keimschicht 10 weist das Halbleiter-Substrat 2 Bereiche 14 auf mit einem stärkeren Dotierungsgrad als dem der Vorderseiten-Schicht 6 außerhalb dieser Bereiche 14. Die Bereiche 14 bilden einen hoch dotierten Emitter. Im Folgenden wird eine starke Dotierung mit einem hochgestellten „+” gekennzeichnet.The germ layer 10 is according to the invention of a metal such as nickel or cobalt. A seed layer with a content of palladium, silver, chromium or an alloy of said metals is also possible. The nickel of the germ layer 10 serves in particular for the formation of nickel silicide below the seed layer 10 , In the case of a germ layer 10 Cobalt is used to form cobalt silicide. It is crucial that the germ layer 10 a dopant for doping the semiconductor substrate 2 having. The germ layer 10 has in particular a high proportion of phosphorus. In the area around the germ layer 10 has the semiconductor substrate 2 areas 14 on with a higher doping level than that of the front side layer 6 outside of these areas 14 , The areas 14 form a highly doped emitter. In the following, a heavy doping is marked with a superscript "+".

Anstelle einer p-dotierten Basis 5 und einer schwach n-dotierten Vorderseitenschicht 6 sowie n+-dotierten Bereichen 14 unterhalb einer phosphorhaltigen Keimschicht 10 kann das Halbleiter-Bauelement 1 auch eine n-dotierte Basis 5, eine schwach p-dotierte Vorderseiten-Schicht 6, p+-dotierte Bereiche 14 unterhalb einer borhaltigen Keimschicht 10 aufweisen. Als Keimschicht 10 ist in diesem Fall eine borhaltige Nickel-, Kobalt-, Palladium-, Silber- oder Chromschicht vorgesehen.Instead of a p-doped base 5 and a weakly n-doped front side layer 6 as well as n + -doped areas 14 below a phosphorus-containing seed layer 10 can the semiconductor device 1 also an n-doped base 5 , a weakly p-doped front-side layer 6 , p + -doped areas 14 below a boron-containing seed layer 10 exhibit. As a germ layer 10 In this case, a boron-containing nickel, cobalt, palladium, silver or chromium layer is provided.

Im Folgenden wird ein Verfahren zur Herstellung des Halbleiter-Bauelements 1 beschrieben. Zunächst wird das Halbleiter-Substrat 2 auf der Vorderseite 3 mittels dem Fachmann geläufiger Verfahren mit einer schwachen Dotierung im Bereich der Vorderseiten-Schicht 6 versehen. Sodann wird in einem weiteren Vorprozess-Schritt die Passivierungs-Schicht 7 auf das Halbleiter-Substrat 2 aufgebracht und mit den Öffnungen 8 versehen. Das Eindringen der Öffnungen 8 in die Passivierungs-Schicht 7 kann mittels Laser-Ablation, siebgedruckter Ätzpaste oder mittels eines fotolithografischen Verfahrens geöffnet werden. Hierbei ist es möglich, zunächst eine Maske aus einem organischen Material, insbesondere aus Epoxidharz oder aus Wachs auf die Passivierungs-Schicht 7 aufzubringen. Für Details diesbezüglich sei auf die DE 10 2008 028 104.2 oder die DE 10 2007 038 744.1 verwiesen.The following is a method of manufacturing the semiconductor device 1 described. First, the semiconductor substrate 2 on the front side 3 by means of methods familiar to the person skilled in the art with a weak doping in the region of the front-side layer 6 Mistake. Then it is in one further pre-process step the passivation layer 7 on the semiconductor substrate 2 applied and with the openings 8th Mistake. The penetration of the openings 8th into the passivation layer 7 can be opened by means of laser ablation, screen-printed etching paste or by means of a photolithographic process. It is possible, first, a mask made of an organic material, in particular epoxy resin or wax on the passivation layer 7 applied. For details in this regard is on the DE 10 2008 028 104.2 or the DE 10 2007 038 744.1 directed.

Sodann wird in die Öffnungen 8 die Keimschicht 10 abgeschieden. Hierzu wird vorzugsweise Kobalt oder Nickel galvanisch auf das Halbleiter-Substrat 2 abgeschieden. Die galvanische Abscheidung der Keimschicht 10 kann durch Bestrahlung des Halbleiter-Substrats 2 mit Licht einer geeigneten Wellenlänge unterstützt werden. Für Details der Abscheidung der Keimschicht 10 sei auf die DE 10 2007 038 744.1 verwiesen. Entscheidend ist, dass für die galvanische Abscheidung der Keimschicht 10 ein Dotierstoff-haltiger Elektrolyt eingesetzt wird. Der Elektrolyt enthält neben den Metallionen für die Bildung der Keimschicht 10 insbesondere eine oder mehrere Phosphorverbindungen, beispielsweise hypophosphorige Säure und/oder Hypophosphit und/oder Pyrophospat oder andere Phosphate. Die Keimschicht 10 kann auch chemisch, das heißt stromlos, abgeschieden werden.Then it is in the openings 8th the germ layer 10 deposited. For this purpose, preferably cobalt or nickel is galvanically applied to the semiconductor substrate 2 deposited. The galvanic deposition of the seed layer 10 can by irradiation of the semiconductor substrate 2 be supported with light of a suitable wavelength. For details of the deposition of the germ layer 10 be on the DE 10 2007 038 744.1 directed. It is crucial that for the galvanic deposition of the seed layer 10 a dopant-containing electrolyte is used. The electrolyte contains, in addition to the metal ions for the formation of the seed layer 10 in particular one or more phosphorus compounds, for example hypophosphorous acid and / or hypophosphite and / or pyrophosphate or other phosphates. The germ layer 10 can also be deposited chemically, that is, without electricity.

Der Gehalt an Phosphorverbindungen im Elektrolyt ist insbesondere so hoch, dass die Metalle der Keimschicht 10 in amorphem Zustand als metallisches Glas abgeschieden werden.The content of phosphorus compounds in the electrolyte is in particular so high that the metals of the seed layer 10 deposited in amorphous state as metallic glass.

Nach dem Abscheiden der Keimschicht 10 ist ein Temperschritt vorgesehen. Temperatur und Temperzeit werden hierbei so gewählt, dass sich neben der Bildung von Siliziden aus den Metallen der Keimschicht 10 auch eine Anreicherung des in der Keimschicht 10 enthaltenen Dotierstoffes, insbesondere eine Anreicherung von Phosphor, in den in direktem Kontakt mit der Keimschicht 10 stehenden Bereichen 14 des Halbleiter-Substrats 2 einstellt. Hierdurch werden die Bereiche 14 in direktem Kontakt mit der Kontaktstruktur 9 hochdotiert, sodass ein niedriger Kontaktwiderstand zwischen dem Emitter und der Kontakt-Struktur 9 erreicht wird. Die Dotierung der Vorderseiten-Schicht 6 des Halbleiter-Substrats außerhalb der in direktem Kontakt mit der Kontaktstruktur 9 stehenden Bereiche 14 bleibt hierbei schwach. Somit werden die elektrischen Verluste bei der Kontaktierung des Emitters auf der Vorderseite 3 des Halbleiter-Substrats 2 minimiert bei gleichzeitiger Minimierung der Rekombinations-Verluste im Emitter.After the deposition of the germ layer 10 a tempering step is provided. Temperature and annealing time are chosen so that in addition to the formation of silicides from the metals of the seed layer 10 also an accumulation of the in the germ layer 10 contained dopant, in particular an accumulation of phosphorus, in the in direct contact with the seed layer 10 standing areas 14 of the semiconductor substrate 2 established. This will make the areas 14 in direct contact with the contact structure 9 highly doped, so that a low contact resistance between the emitter and the contact structure 9 is reached. The doping of the front side layer 6 the semiconductor substrate outside of in direct contact with the contact structure 9 standing areas 14 stay weak here. Thus, the electrical losses in contacting the emitter on the front 3 of the semiconductor substrate 2 minimized while minimizing recombination losses in the emitter.

Auf der getemperten Keimschicht 10 wird die Diffusionssperrschicht 11, die Leiterschicht 12, insbesondere aus Kupfer, und die Deckschicht 13 aus einem gut lötbaren und korrosionsbeständigen Metall, insbesondere aus Silber, Zinn oder Nickel, galvanisch und/oder chemisch, das heißt stromlos, abgeschieden. Für Details diesbezüglich sei wiederum auf die DE 10 2007 031 958.6 und die DE 10 2007 038 744.1 verwiesen.On the tempered germ layer 10 becomes the diffusion barrier layer 11 , the conductor layer 12 , in particular of copper, and the cover layer 13 Of a good solderable and corrosion-resistant metal, in particular of silver, tin or nickel, galvanic and / or chemical, that is, electroless, deposited. For details in this regard, turn to the DE 10 2007 031 958.6 and the DE 10 2007 038 744.1 directed.

Es ist ebenso möglich, den Temperschritt erst nach der Abscheidung der Leiterschicht 12 und der Deckschicht 13 durchzuführen. Eine Maske auf der Passivierungs-Schicht 7 muss gegebenenfalls vor dem Temperschritt entfernt werden.It is also possible, the annealing step after the deposition of the conductor layer 12 and the topcoat 13 perform. A mask on the passivation layer 7 may need to be removed before the annealing step.

Im Folgenden wird unter Bezugnahme auf die 2 ein weiteres Ausführungsbeispiel der Erfindung beschrieben. Identische Teile erhalten dieselben Bezugszeichen wie bei dem ersten Ausführungsbeispiel, auf dessen Beschreibung hiermit verwiesen wird. Der zentrale Unterschied zum ersten Ausführungsbeispiel besteht darin, dass die Kontakt-Struktur 9 zur Bildung eines Rückseitenkontakts auf der Rückseite 4 des Halbleiter-Substrats 2 angeordnet ist. Im Falle einer p-dotierten Basis 5 werden zur Abscheidung der Keimschicht 10 borverbindungshaltige Lösungen verwendet. Die Lösungen weisen insbesondere Borsäure und/oder Borste auf. Hierdurch werden die Bereiche 14 p+-dotiert. Die derart hergestellten Bereiche 14 auf der Rückseite 4 des Halbleiter-Substrats 2 bilden ein sogenanntes Back Surface Field. Beim nachfolgenden Temperschritt stellt sich neben der Bildung von Siliziden auch eine Anreicherung von Bor im Silizium-Gitter des Halbleiter-Substrats 2 in den zu der Keimschicht 10 direkt benachbarten Bereichen 14 ein.The following is with reference to the 2 a further embodiment of the invention described. Identical parts are given the same reference numerals as in the first embodiment, to the description of which reference is hereby made. The main difference from the first embodiment is that the contact structure 9 to form a backside contact on the back 4 of the semiconductor substrate 2 is arranged. In the case of a p-doped base 5 become for the deposition of the germ layer 10 boron-containing solutions used. The solutions have in particular boric acid and / or bristle. This will make the areas 14 p + doped. The areas thus produced 14 on the back side 4 of the semiconductor substrate 2 form a so-called back surface field. In the subsequent annealing step, in addition to the formation of silicides, there is also an accumulation of boron in the silicon lattice of the semiconductor substrate 2 in the to the germ layer 10 directly adjacent areas 14 one.

Selbstverständlich lassen sich die Merkmale der Ausführungsbeispiele gemäß 1 und 2 beliebig miteinander kombinieren. So sind insbesondere auch p+-dotierte Bereiche 14 auf der Vorderseite 3 des Halbleiter-Substrats 2 ebenso wie n+-dotierte Bereiche 14 auf der Rückseite 4 des Halbleiter-Substrats 2 möglich. Weiterhin ist es möglich, eine Solarzelle mit selektivem Emitter auf der Vorderseite 3 und lokalem Back Surface Field auf der Rückseite 4 herzustellen.Of course, the features of the embodiments according to 1 and 2 arbitrarily combine with each other. So are in particular p + -doped areas 14 on the front side 3 of the semiconductor substrate 2 as well as n + -doped areas 14 on the back side 4 of the semiconductor substrate 2 possible. Furthermore, it is possible to have a solar cell with selective emitter on the front side 3 and local back surface field on the back 4 manufacture.

Schließlich lässt sich das beschriebene Verfahren auch für die Herstellung von Rückseiten-Kontakt-Solarzellen einsetzen.After all can the described method also for use the production of back-side contact solar cells.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - DE 102007038744 [0010, 0013, 0014, 0017] - DE 102007038744 [0010, 0013, 0014, 0017]
  • - DE 102008028104 [0010, 0013] - DE 102008028104 [0010, 0013]
  • - DE 102007031958 [0017] - DE 102007031958 [0017]

Claims (11)

Verfahren zur Erzeugung einer Kontakt-Struktur mit selektivem Emitter umfassend die folgenden Schritte: – Bereitstellen eines flächig ausgebildeten Halbleiter-Substrats (2) mit – einer ersten Seite (3) und – einer dieser gegenüberliegenden zweiten Seite (4), – bereichsweises Abscheiden einer Keimschicht (10) auf mindestens einer der Seiten (3, 4) des Halbleiter-Substrats (3), – wobei die mindestens eine Keimschicht (10) mindestens einen Dotierstoff zur Dotierung des Halbleiter-Substrats (2) enthält, – Tempern des Halbleiter-Substrats (2) mit der Keimschicht (10) zur Diffusion des Dotierstoffes aus der Keimschicht (10) in das Halbleiter-Substrat (2).A method for producing a contact structure with a selective emitter, comprising the following steps: - providing a planarized semiconductor substrate ( 2 ) with - a first page ( 3 ) and - one of these opposite second side ( 4 ), - areawise deposition of a germ layer ( 10 ) on at least one of the pages ( 3 . 4 ) of the semiconductor substrate ( 3 ), - wherein the at least one seed layer ( 10 ) at least one dopant for doping the semiconductor substrate ( 2 ), - annealing the semiconductor substrate ( 2 ) with the germ layer ( 10 ) for the diffusion of the dopant from the seed layer ( 10 ) into the semiconductor substrate ( 2 ). Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die Keimschicht (10) galvanisch oder mittels eines stromlosen Verfahrens abgeschieden wird.Process according to claim 1, characterized in that the seed layer ( 10 ) is deposited galvanically or by means of an electroless method. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Dotierstoff Phosphor und/oder Bor oder eine Verbindung derselben vorgesehen ist.Method according to one of the preceding claims, characterized in that as dopant phosphorus and / or boron or a compound thereof is provided. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Keimschicht (10) einen so hohen Gehalt des Dotierstoffes aufweist, dass sie in amorphem Zustand abgeschieden wird.Method according to one of the preceding claims, characterized in that the seed layer ( 10 ) has such a high content of the dopant that it is deposited in an amorphous state. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf die Keimschicht (10) weitere Schichten einer mehrschichtigen Kontakt-Struktur (9) abgeschieden werden.Method according to one of the preceding claims, characterized in that on the seed layer ( 10 ) further layers of a multilayer contact structure ( 9 ) are deposited. Halbleiter-Bauelement (1), insbesondere Solarzelle, umfassend a. ein flächig ausgebildetes Halbleiter-Substrat (2) mit i. einer ersten Seite (3) und ii. einer dieser gegenüberliegenden zweiten Seite (4), b. mindestens eine Kontakt-Struktur (9), welche i. auf mindestens einer der Seiten (3, 4) angeordnet und ii. mit dem Halbleiter-Substrat elektrisch leitend verbunden ist, c. wobei das Halbleiter-Substrat (2) in einem an die Kontakt-Struktur (9) angrenzenden Bereich (14) einen stärkeren Dotierungsgrad aufweist als außerhalb dieses Bereichs.Semiconductor device ( 1 ), in particular solar cell, comprising a. a flat semiconductor substrate ( 2 ) with i. a first page ( 3 ) and ii. one of these opposite second side ( 4 b. at least one contact structure ( 9 ) which i. on at least one of the pages ( 3 . 4 ) and ii. electrically conductively connected to the semiconductor substrate, c. wherein the semiconductor substrate ( 2 ) in one to the contact structure ( 9 ) adjacent area ( 14 ) has a stronger doping level than outside this range. Halbleiter-Bauelement (1) gemäß Anspruch 6, dadurch gekennzeichnet, dass die mindestens eine Kontakt-Struktur (9) eine Keimschicht (10) umfasst, welche einen Dotierstoff zur Dotierung des Halbleiter-Substrats (2) enthält.Semiconductor device ( 1 ) according to claim 6, characterized in that the at least one contact structure ( 9 ) a germ layer ( 10 ), which contains a dopant for doping the semiconductor substrate ( 2 ) contains. Halbleiter-Bauelement (1) gemäß einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass als Keimschicht (10) eine phosphorhaltige Nickel-, Kobalt- oder Silberschicht vorgesehen ist.Semiconductor device ( 1 ) according to one of claims 6 or 7, characterized in that as seed layer ( 10 ) a phosphorus-containing nickel, cobalt or silver layer is provided. Halbleiter-Bauelement (1) gemäß einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass als Keimschicht (10) eine borhaltige Nickel-, Kobalt- oder Silberschicht vorgesehen ist.Semiconductor device ( 1 ) according to one of claims 6 or 7, characterized in that as seed layer ( 10 ) a boron-containing nickel, cobalt or silver layer is provided. Halbleiter-Bauelement (1) gemäß einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass mindestens zwei Kontakt-Strukturen (9) mit jeweils daran angrenzenden n+-dotierten und/oder p+-dotierten Bereichen (14) vorgesehen sind.Semiconductor device ( 1 ) according to any one of claims 6 to 9, characterized in that at least two contact structures ( 9 ) with respectively adjacent n + -doped and / or p + -doped regions ( 14 ) are provided. Halbleiter-Bauelement (1) gemäß Anspruch 10, dadurch gekennzeichnet, dass die Kontakt-Strukturen (9) auf einander gegenüberliegenden Seiten (3, 4) des Halbleiter-Substrats (2) angeordnet sind.Semiconductor device ( 1 ) according to claim 10, characterized in that the contact structures ( 9 ) on opposite sides ( 3 . 4 ) of the semiconductor substrate ( 2 ) are arranged.
DE102008033223A 2008-07-15 2008-07-15 Contact-structure producing method for solar cell, involves tempering semiconductor-substrate with germination layer for diffusion of dopant from germination layer into semiconductor-substrate Withdrawn DE102008033223A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008033223A DE102008033223A1 (en) 2008-07-15 2008-07-15 Contact-structure producing method for solar cell, involves tempering semiconductor-substrate with germination layer for diffusion of dopant from germination layer into semiconductor-substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008033223A DE102008033223A1 (en) 2008-07-15 2008-07-15 Contact-structure producing method for solar cell, involves tempering semiconductor-substrate with germination layer for diffusion of dopant from germination layer into semiconductor-substrate

Publications (1)

Publication Number Publication Date
DE102008033223A1 true DE102008033223A1 (en) 2010-01-21

Family

ID=41427128

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008033223A Withdrawn DE102008033223A1 (en) 2008-07-15 2008-07-15 Contact-structure producing method for solar cell, involves tempering semiconductor-substrate with germination layer for diffusion of dopant from germination layer into semiconductor-substrate

Country Status (1)

Country Link
DE (1) DE102008033223A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010037088A1 (en) 2010-08-20 2012-02-23 Roth & Rau Ag Method for producing an improved contact between a silver-containing interconnect and silicon
EP2789017A4 (en) * 2011-12-09 2015-09-02 Hanwha Chemical Corp Solar cell and method for preparing the same
DE112012002807B4 (en) 2011-09-14 2019-03-28 International Business Machines Corporation Photovoltaic device with a multi-metal semiconductor alloy and method of making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193337A (en) * 2002-12-11 2004-07-08 Sharp Corp Method for forming electrode for solar cell and solar cell manufactured thereby
DE102007031958A1 (en) 2007-07-10 2009-01-15 Deutsche Cell Gmbh Contact structure for a semiconductor device and method for producing the same
DE102007038744A1 (en) 2007-08-16 2009-02-19 Deutsche Cell Gmbh Method for producing a semiconductor device, semiconductor device and intermediate in the production thereof
DE102008028104A1 (en) 2008-06-13 2009-12-24 Deutsche Cell Gmbh Metallization process for solar cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193337A (en) * 2002-12-11 2004-07-08 Sharp Corp Method for forming electrode for solar cell and solar cell manufactured thereby
DE102007031958A1 (en) 2007-07-10 2009-01-15 Deutsche Cell Gmbh Contact structure for a semiconductor device and method for producing the same
DE102007038744A1 (en) 2007-08-16 2009-02-19 Deutsche Cell Gmbh Method for producing a semiconductor device, semiconductor device and intermediate in the production thereof
DE102008028104A1 (en) 2008-06-13 2009-12-24 Deutsche Cell Gmbh Metallization process for solar cells

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010037088A1 (en) 2010-08-20 2012-02-23 Roth & Rau Ag Method for producing an improved contact between a silver-containing interconnect and silicon
WO2012023103A2 (en) 2010-08-20 2012-02-23 Roth & Rau Ag Method for producing an improved contact between a silver-containing conductive track and silicon
DE112012002807B4 (en) 2011-09-14 2019-03-28 International Business Machines Corporation Photovoltaic device with a multi-metal semiconductor alloy and method of making the same
EP2789017A4 (en) * 2011-12-09 2015-09-02 Hanwha Chemical Corp Solar cell and method for preparing the same

Similar Documents

Publication Publication Date Title
DE102008062591A1 (en) Semiconductor device
DE112013001641T5 (en) Solar cell and method for producing a solar cell
DE102011112046A1 (en) A process for producing a conductive electrode structure and a process for producing a solar cell by such a process, and a solar cell produced according to the process
DE102008030725A1 (en) electroplating mask
DE112010000831T5 (en) Back contact and connection of two solar cells
DE102008033632A1 (en) Solar cell and process for producing a solar cell
DE102007031958A1 (en) Contact structure for a semiconductor device and method for producing the same
DE102011000753A1 (en) Solar cell, solar module and method for producing a solar cell
DE102011075352A1 (en) A method of back contacting a silicon solar cell and silicon solar cell with such backside contacting
DE102009010816A1 (en) Method for producing a semiconductor device
DE102013105631A1 (en) Support for an optoelectronic semiconductor chip and optoelectronic component
DE102011088899A1 (en) Back contact solar cell and method of making a back contact solar cell
DE102010024835A1 (en) Method for fabrication of a backside contact solar cell
DE102008033223A1 (en) Contact-structure producing method for solar cell, involves tempering semiconductor-substrate with germination layer for diffusion of dopant from germination layer into semiconductor-substrate
DE102008028104A1 (en) Metallization process for solar cells
EP2506309B1 (en) Schottky diode and corresponding production method
DE102008046480A1 (en) A method for producing a solderable LFC solar cell backside and solar module interconnected from such LFC solar cells
DE102012111245A1 (en) Method for producing a connection region of an optoelectronic semiconductor chip
DE102012200559A1 (en) Process for producing an emitter of a solar cell and solar cell
DE102015209668A1 (en) solar cell
DE102010020557A1 (en) Method for producing a single-contact solar cell from a silicon semiconductor substrate
DE102013203061A1 (en) Semiconductor component, in particular solar cell and method for producing a metallic contacting structure of a semiconductor device
DE102009022018A1 (en) Metallization method for manufacturing solar cells, involves applying doping material holding medium, particularly phosphoric acid medium on areas of solar cell substrate which is heated substrate in areas that are metalized
DE102008049220A1 (en) Semiconductor device with contacts of alloyed metal wires
DE102015114135A1 (en) Photovoltaic device and method for producing a photovoltaic device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: RAU, SCHNECK & HUEBNER PATENTANWAELTE RECHTSAN, DE

R081 Change of applicant/patentee

Owner name: SOLARWORLD INDUSTRIES SACHSEN GMBH, DE

Free format text: FORMER OWNER: DEUTSCHE CELL GMBH, 09599 FREIBERG, DE

Effective date: 20140918

R082 Change of representative

Representative=s name: RAU, SCHNECK & HUEBNER PATENTANWAELTE RECHTSAN, DE

Effective date: 20140918

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee