DE102008013900A1 - Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip - Google Patents

Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip Download PDF

Info

Publication number
DE102008013900A1
DE102008013900A1 DE102008013900A DE102008013900A DE102008013900A1 DE 102008013900 A1 DE102008013900 A1 DE 102008013900A1 DE 102008013900 A DE102008013900 A DE 102008013900A DE 102008013900 A DE102008013900 A DE 102008013900A DE 102008013900 A1 DE102008013900 A1 DE 102008013900A1
Authority
DE
Germany
Prior art keywords
layer
doped layer
wafer
doped
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008013900A
Other languages
German (de)
Inventor
Karl Dr. Engl
Martin Dr. Straßburg
Adrian Stefan Dr. Avramescu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102008013900A priority Critical patent/DE102008013900A1/en
Priority to PCT/DE2009/000332 priority patent/WO2009112020A2/en
Publication of DE102008013900A1 publication Critical patent/DE102008013900A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips mit vergrabener p-Seite, aufweisend die folgenden Verfahrensschritte, angegeben: a) Herstellen eines Wafers (1, 2, 3) mit einer Halbleiterschichtenfolge (100, 200, 300), die ein n-dotierte Schicht (12, 22, 32), eine aktive Schicht (13, 23, 33) und eine p-dotierte Schicht (14, 24, 34) umfasst, wobei die aktir p-dotierten Schicht angeordnet ist und die p-dotierte Schicht freigelegt ist, b) elektrisches Aktivieren der Akzeptoren in der freigelegten p-dotierten Schicht (14, 24, 34) durch ein thermisches Aktivierungsverfahren, c) Abdecken der p-dotierten Schicht (14, 24, 34) und d) Vereinzeln des Wafers (1, 2, 3) in eine Vielzahl von optoelektronischen Halbleiterchips.The invention relates to a method for producing a multiplicity of optoelectronic semiconductor chips with buried p-side, comprising the following method steps: a) producing a wafer (1, 2, 3) having a semiconductor layer sequence (100, 200, 300) which is an n doped layer (12, 22, 32), an active layer (13, 23, 33) and a p-doped layer (14, 24, 34), wherein the actir p-doped layer is arranged and the p-doped B) electrically activating the acceptors in the exposed p-doped layer (14, 24, 34) by a thermal activation method, c) covering the p-doped layer (14, 24, 34) and d) dicing the wafer (1, 2, 3) in a plurality of optoelectronic semiconductor chips.

Description

Es werden ein Verfahren zur Herstellung einer Vielzahl von optoelektronischer Halbleiterchips sowie ein optoelektronischer Halbleiterchip angegeben.It be a method of producing a variety of optoelectronic Semiconductor chips and an optoelectronic semiconductor chip indicated.

Die Druckschrift WO 2007/012327 beschreibt einen optoelektronischen Halbleiterchip.The publication WO 2007/012327 describes an optoelectronic semiconductor chip.

Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips anzugeben, die verbesserte elektrische Eigenschaften aufweisen.A The problem to be solved is to provide a method for the production indicate a multiplicity of optoelectronic semiconductor chips, which have improved electrical properties.

Gemäß zumindest einer Ausführungsform des Verfahrens betrifft das Verfahren die Herstellung einer Vielzahl von optoelektronischen Halbleiterchips mit vergrabener p-Seite.At least An embodiment of the method relates to the method the production of a plurality of optoelectronic semiconductor chips with buried p-side.

Bei den optoelektronischen Halbleiterchips handelt es sich beispielsweise um Lumineszenzdiodenchips wie Laserdiodenchips oder Leuchtdiodenchips. Es kann sich bei den optoelektronischen Halbleiterchips jedoch auch um Detektorchips wie beispielsweise Fotodiodenchips handeln. Das heißt, im Betrieb der optoelektronischen Halbleiterchips wird in deren aktiven Schicht elektromagnetische Strahlung erzeugt, verstärkt oder detektiert.at the optoelectronic semiconductor chips are, for example by LED chips such as laser diode chips or LED chips. However, it can also be in the optoelectronic semiconductor chips to act detector chips such as photodiode chips. The means, during operation of the optoelectronic semiconductor chips Electromagnetic radiation is generated in their active layer, amplified or detected.

”Vergrabene p-Seite” heißt dabei, dass die p-Seite der mittels des Verfahrens hergestellten optoelektronischen Halbleiterchips nicht freiliegt, sondern dass weitere Halbleiterschichten oder ein Träger des optoelektronischen Halbleiterchips der p-Seite des Halbleiterchips nachfolgen. Das bedeutet weiter, dass auf eine p-dotierte Schicht des optoelektronischen Halbleiterchips weitere Schichten aufgebracht sind, bei denen es beispielsweise sich nicht um eine bloße Passierungsschicht handelt. An der p-Seite des Halbleiterchips sind also weitere Halbleiterschichten oder ein Träger angeordnet, wobei eine stabile mechanische Verbindung der weiteren Elemente zur p-Seite wichtig ist."Buried p-side "means that the p-side of the of the method produced optoelectronic semiconductor chip not exposed, but that more semiconductor layers or a Carrier of the optoelectronic semiconductor chip of the p-side follow the semiconductor chip. This means further that on one p-doped layer of the optoelectronic semiconductor chip further Layers are applied, which are not for example is a mere pass layer. On the p side of the Semiconductor chips are thus further semiconductor layers or a carrier arranged, with a stable mechanical connection of the other Elements to the p-side is important.

Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen ersten Verfahrensschritt, bei dem ein Wafer mit einer Halbleiterschichtenfolge hergestellt wird, welche eine n-dotierte Schicht, eine aktive Schicht und eine p-dotierte Schicht umfasst. Bei den Schichten handelt es sich vorzugsweise um epitaktisch gewachsene Schichten, welche jeweils mehrere Monolagen eines epitaktisch abgeschiedenen Materials enthalten. Vorzugsweise sind die Schichten in einem III-Nitrid-Halbleitersystem gebildet. Das heißt, die Schichten enthalten Verbindungen von Stickstoff mit beispielsweise Aluminium, Gallium und/oder Indium, welche mit Donatoren oder Akzeptoren n- beziehungsweise p-dotiert sein können.At least An embodiment of the method comprises the method a first method step, in which a wafer with a semiconductor layer sequence which is an n-doped layer, an active layer and a p-doped layer. The layers are preferably epitaxially grown layers, each several monolayers of an epitaxially deposited material. Preferably, the layers are in a III-nitride semiconductor system educated. That is, the layers contain compounds nitrogen with, for example, aluminum, gallium and / or indium, which n- or p-doped with donors or acceptors could be.

Die aktive Schicht ist dabei zwischen der n-dotierten Schicht und der p-dotierten Schicht angeordnet. N- und p-dotierte Schichten bilden vorzugsweise eine Mantelschicht für die aktive Schicht und zeichnen sich dann durch eine gegenüber der aktiven Schicht vergrößerte Bandlücke aus. Die p-dotierte Schicht ist dabei freigelegt. ”Freigelegt” heißt, dass die p-dotierte Schicht eine Hauptfläche aufweist, an welcher der p-dotierten Schicht kein weiteres Material, das heißt keine weitere Halbleiterschicht, kein Träger und kein Aufwachssubstrat nachfolgt. Die Hauptfläche ist dabei beispielsweise durch eine Außenfläche der p-dotierten Schicht gebildet, die senkrecht zur Wachstumsrichtung der p-dotierten Schicht verläuft. Mit anderen Worten ist die p-dotierte Schicht frei zugänglich und beispielsweise einem Träger oder einem Aufwachssubstrat für die Halbleiterschichtenfolge gegenüberliegend angeordnet.The active layer is between the n-doped layer and the arranged p-doped layer. Form N- and p-doped layers preferably a cladding layer for the active layer and then stand out against the active layer increased band gap. The p-doped layer is exposed. "Uncovered" means that the p-doped layer has a main surface, at which of the p-doped layer no further material, that is no further semiconductor layer, no support and no growth substrate follows. The main surface is, for example, by formed an outer surface of the p-doped layer, which is perpendicular to the growth direction of the p-doped layer. In other words, the p-doped layer is freely accessible and, for example, a carrier or a growth substrate opposite to the semiconductor layer sequence arranged.

Gemäß zumindest einer weiteren Ausführungsform des hier beschriebenen Verfahrens folgt ein weiterer Verfahrensschritt, bei dem die Akzeptoren in der freigelegten p-dotierten Schicht durch ein thermisches Aktivierungsverfahren elektrisch aktiviert werden. Vorzugsweise handelt es sich dabei um ein ausschließlich thermisches Aktivierungsverfahren wie beispielsweise Annealing, Rapid Thermal Annealing (RTA), Erhitzen in einem Rohrofen. Die Aktivierungstemperatur beträgt dabei vorzugsweise zwischen 300°C und 950°C.At least a further embodiment of the method described here followed by a further process step in which the acceptors in the exposed p-doped layer by a thermal activation method be electrically activated. Preferably, this is an exclusively thermal activation process such as annealing, rapid thermal annealing (RTA), heating in a tube furnace. The activation temperature is thereby preferably between 300 ° C and 950 ° C.

Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips folgt ein weiterer Verfahrensschritt, in dem die p-dotierte Schicht abgedeckt wird. ”Abdecken” bedeutet dabei, dass die p-dotierte Schicht mit einer Haftvermittlungsschicht und/oder einer elektrisch leitfähigen Schicht und/oder einem Träger und/oder einer Halbleiterschichtenfolge bedeckt wird. Nach dem Abdecken der p-dotierten Schicht weist der Wafer eine Halbleiterschichtenfolge mit vergrabener p-Seite auf.At least an embodiment of the method for producing a Variety of optoelectronic semiconductor chips is followed by a further process step, in which the p-doped layer is covered. "Covering" means in that the p-doped layer is provided with an adhesion-promoting layer and / or an electrically conductive layer and / or a carrier and / or a semiconductor layer sequence is covered. After covering of the p-doped layer, the wafer has a semiconductor layer sequence with it buried p-side up.

Gemäß zumindest einer Ausführungsform des Verfahrens wird anschließend der derart hergestellte Wafer zu einer Vielzahl von optoelektronischen Halbleiterchips vereinzelt. Das Vereinzeln kann beispielsweise durch Sägen, Brechen oder Lasertrennen erfolgen.At least an embodiment of the method is subsequently the wafer thus produced into a plurality of optoelectronic Isolated semiconductor chips. The singulation can for example by Sawing, breaking or laser cutting done.

Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips mit vergrabener p-Seite weist das Verfahren die folgenden Verfahrensschritte auf:

  • a) Herstellen eines Wafers mit einer Halbleiterschichtenfolge, die eine n-dotierte Schicht, eine aktive Schicht und eine p-dotierte Schicht umfasst, wobei die aktive Schicht zwischen der n-dotierten Schicht und der p-dotierten Schicht angeordnet ist und die p-dotierte Schicht freigelegt ist,
  • b) elektrisches Aktivieren der Akzeptoren in der freigelegten p-dotierten Schicht durch ein thermisches Aktivierungsverfahren,
  • c) Abdecken der p-dotierten Schicht, und
  • d) Vereinzeln des Wafers in eine Vielzahl von optoelektronischen Halbleiterchips.
In accordance with at least one embodiment of the method described here for producing a plurality of p-side buried optoelectronic semiconductor chips, the method comprises the following method steps:
  • a) producing a wafer having a semiconductor layer sequence, which comprises an n-doped layer, an active layer and a p-doped layer, wherein the active layer between the n-doped layer and the p-doped layer ange is assigned and the p-doped layer is exposed,
  • b) electrically activating the acceptors in the exposed p-doped layer by a thermal activation method,
  • c) covering the p-doped layer, and
  • d) separating the wafer into a plurality of optoelectronic semiconductor chips.

Das elektrische Aktivieren beinhaltet vorzugsweise eine Wärmezufuhr über einen Zeitraum in der Größenordnung von mehreren Minuten. Der Dotierstoff – ein Akzeptor – für die p-dotierte Schicht, kann in der Regel nicht in einer reinen Form in den Halbleiter eingebracht werden. Stattdessen liegt der Dotierstoff in einem Komplex mit mindestens einem weiteren Stoff vor. Dieser weitere Stoff wirkt oftmals als ein Donator für das Halbleitermaterial, welcher den Akzeptor in seiner elektrischen Wirkung kompensiert. Der Aktivierungsschritt ist geeignet, die elektrische Wirkung zumindest eines Teils der Akzeptoren innerhalb des Halbleitermaterials dauerhaft herzustellen. Das bedeutet, durch die elektrische Aktivierung wird die p-Leitfähigkeit in der p-dotierten Schicht erhöht. Beispielsweise handelt es sich bei dem Dotierstoff für die p-dotierte Schicht um Magnesium. Das Magnesium wird zum Beispiel in einem Komplex mit Wasserstoff in das Halbleitermaterial der p-dotierten Schicht eingebaut. Durch den Aktivierungsschritt wird die elektrische Wirkung zumindest eines Teils des Magnesiums als p-Dotierstoff, hergestellt.The electrical activation preferably involves heat input via a period of the order of several Minutes. The dopant - an acceptor - for The p-doped layer, usually can not be in a pure Form are introduced into the semiconductor. Instead, the dopant is located in a complex with at least one other substance. This another substance often acts as a donor for the semiconductor material, which compensates the acceptor in its electrical effect. The activation step is suitable, the electrical effect at least to produce a portion of the acceptors within the semiconductor material permanently. This means that the electrical activation causes the p-conductivity increased in the p-doped layer. For example, it acts it is the dopant for the p-doped layer around magnesium. The magnesium is for example in a complex with Hydrogen incorporated into the semiconductor material of the p-doped layer. Through the activation step, the electrical effect of at least one Part of the magnesium as a p-type dopant produced.

Das hier beschriebene Verfahren beruht unter anderem auf der Erkenntnis, dass es durch ein Freilegen der p-dotierten Schicht möglich ist, den p-Dotierstoff in der p-dotierten Schicht bereits auf Wafer-Ebene, das heißt vor einem Vereinzeln des Wafers zu einzelnen optoelektronischen Halbleiterchips, zu aktivieren. Dies ermöglicht eine besonders einfache und damit kostengünstige Aktivierung des p-Dotierstoffs.The The method described here is based inter alia on the knowledge that that it is possible by exposing the p-doped layer is, the p-dopant in the p-doped layer already at the wafer level, that is, before separating the wafer into individual ones optoelectronic semiconductor chips, to activate. this makes possible a particularly simple and therefore inexpensive activation of the p-type dopant.

Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips mit vergrabener p-Seite werden zumindest zwei gemäß des Verfahrens hergestellte Wafer in einem weiteren Verfahrensschritt übereinander gestapelt, derart dass ein Waferstapel mit zumindest zwei aktiven Schichten entsteht.At least an embodiment of the method for producing a Variety of optoelectronic semiconductor chips with buried p-side at least two are produced according to the method Wafer in a further process step above the other stacked such that a wafer stack with at least two active Layers arise.

Beispielsweise wird ein erster und ein zweiter Wafer gemäß dem oben beschriebenen Verfahren hergestellt und beim Abdecken der p-dotierten Schicht des ersten Wafers zunächst eine strahlungsdurchlässige, elektrisch leitfähige Schicht auf die aktivierte, p-dotierte Schicht des ersten Wafers aufgebracht. Bei der strahlungsdurchlässigen, elektrisch leitfähigen Schicht handelt es sich beispielsweise um eine Schicht aus einem TCO(Transparent Conductive Oxide)- Material. Beispielsweise enthält oder besteht die strahlungsdurchlässige, elektrisch leitfähige Schicht aus zumindest einem der folgenden Materialien: ITO (Indium Tin Oxide), IZO (Indium Zink Oxide), ZnO.For example is a first and a second wafer according to the prepared above and covering the p-doped layer first of the first wafer, a radiation-transmissive, electrically conductive layer on the activated, p-doped Layer of the first wafer applied. In the radiation-transmissive, electrically conductive layer is, for example a layer of a TCO (Transparent Conductive Oxide) material. For example, contains or consists of radiation-transmissive, electrically conductive layer of at least one of the following Materials: ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ZnO.

Ferner wird auf die n-dotierte Schicht des zweiten Wafers eine weitere strahlungsdurchlässige, elektrisch leitfähige Schicht aufgebracht. Bei der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht handelt es sich beispielsweise um eine Schicht aus einem TCO(Transparent Conductive Oxide)-Material. Beispielsweise enthält oder besteht die weitere strahlungsdurchlässige, elektrisch leitfähige Schicht aus zumindest einem der folgenden Materialien: ITO (Indium Tin Oxide), IZO (Indium Zink Oxide), ZnO. Die weitere strahlungsdurchlässige, elektrisch leitfähige Schicht und die strahlungsdurchlässige, elektrisch leitfähige Schicht können identisch aufgebaut sein.Further is on the n-doped layer of the second wafer another radiation-transmissive, electrically conductive Layer applied. In the case of the further radiation-transmissive, electrically conductive layer is, for example around a layer of a TCO (Transparent Conductive Oxide) material. For example, contains or is the other radiation-transmissive, electrically conductive layer of at least one of the following Materials: ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ZnO. The other radiation-transmissive, electrically conductive Layer and the radiation-transmissive, electrically conductive Layer can be constructed identically.

Anschließend wird der zweite Wafer an seiner n-Seite mittels der beiden strahlungsdurchlässigen, elektrisch leitfähigen Schichten mit dem ersten Wafer verbunden. Das heißt, die strahlungsdurchlässigen, elektrisch leitfähigen Schichten dienen neben ihrer Eigenschaft als Kontaktschichten zum Herstellen eines elektrischen Kontakts zwischen erstem und zweitem Wafer auch als Haftvermittlungsschichten zwischen erstem und zweitem Wafer. Die strahlungsdurchlässigen, elektrisch leitfähigen Schichten vermitteln eine mechanische Haftung zwischen den Wafern.Subsequently is the second wafer on its n-side by means of the two radiation-transmissive, electrically conductive layers connected to the first wafer. That is, the radiation-transmissive, electric conductive layers are used in addition to their property as Contact layers for establishing an electrical contact between first and second wafers also as adhesion layers between first and second wafers. The radiation-transmissive, electrically conductive layers impart a mechanical Adhesion between the wafers.

Des Weiteren ist es möglich, neben einem zweiten Wafer auch noch dritte, vierte und auch weitere Wafer in der beschriebenen Weise übereinander zu stapeln, so dass ein Wafer-Verbund mit mehr als zwei aktiven Schichten entsteht. Die Wafer sind dabei alle durch das oben beschriebene Verfahren hergestellt.Of Further, it is possible besides a second wafer as well still third, fourth and also further wafers in the described Way stack on top of each other, making a wafer composite arises with more than two active layers. The wafers are there all prepared by the method described above.

Die aktiven Schichten der übereinander gestapelten Wafer können sich dabei hinsichtlich ihrer Zusammensetzung unterscheiden, so dass von unterschiedlichen aktiven Schichten elektromagnetische Strahlung unterschiedlicher Wellenlänge erzeugt oder detektiert wird.The active layers of the stacked wafers can differ in terms of their composition, so that of different active layers electromagnetic Generates or detects radiation of different wavelengths becomes.

Gemäß zumindest einer Ausführungsform des Verfahrens wird beim Abdecken der p-dotierten Schicht des zweiten Wafers zunächst ein Träger auf die p-dotierte Schicht aufgebracht und anschließend die n-dotierte Schicht des zweiten Wafers freigelegt. In diesem Fall ist die n-dotierte Schicht beispielsweise auf ein Wachstumssubstrat aufgebracht. Der n-dotierten Schicht folgt an ihrer dem Wachstumssubstrat abgewandten Seite die aktive Schicht nach, der aktiven Schicht des zweiten Wafers folgt die p-dotierte Schicht nach. Nach dem elektrischen Aktivieren der Akzeptoren in der freigelegten p-dotierten Schicht wird ein Träger auf diese aufgebracht und das Aufwachssubstrat wird von der n-dotierten Schicht gelöst, so dass die n-dotierte Schicht des zweiten Wafers freigelegt ist. Mit der derart freigelegten n-dotierten Schicht kann der zweite Wafer dann auf die strahlungsdurchlässige, elektrisch leitfähige Schicht aufgebracht werden und damit mit dem ersten Wafer elektrisch und mechanisch verbunden werden. Vorzugsweise befindet sich auf der n-dotierten Schicht des zweiten Wafers dabei eine weitere strahlungsdurchlässige, elektrisch leitfähige Schicht.In accordance with at least one embodiment of the method, when the p-doped layer of the second wafer is covered, a carrier is first applied to the p-doped layer, and then the n-doped layer of the second wafer is exposed. In this case, the n-doped layer is applied, for example, to a growth substrate. The n-doped layer follows the active layer on its side facing away from the growth substrate, and the active layer of the second wafer follows the p-doped layer. After electrical activation the acceptors in the exposed p-doped layer are supported on them and the growth substrate is released from the n-doped layer so that the n-doped layer of the second wafer is exposed. With the n-doped layer thus exposed, the second wafer can then be applied to the radiation-transmissive, electrically conductive layer and thus electrically and mechanically connected to the first wafer. In this case, a further radiation-transmissive, electrically conductive layer is preferably located on the n-doped layer of the second wafer.

Gemäß zumindest einer Ausführungsform des Verfahrens wird der zweite Wafer mit dem Träger mittels einer planarisierten Schicht aus Siliziumdioxid verbunden. Das heißt, auf die p-dotierte Schicht des zweiten Wafers wird eine Schicht aus Siliziumdioxid aufgebracht. Diese Schicht wird planarisiert, so dass sie eben ist und im Wesentlichen plan-parallel zu den Schichten der Halbleiterschichtenfolge des zweiten Wafers verläuft. ”Im Wesentlichen plan-parallel” heißt dabei, dass der Verlauf bis auf herstellungsbedingte Schwankungen plan-parallel ist. Die Schicht aus Siliziumdioxid dient als Bondschicht, welche den zweiten Wafer mit dem Träger mechanisch verbindet.At least An embodiment of the method becomes the second wafer with the carrier by means of a planarized layer Connected to silicon dioxide. That is, on the p-doped Layer of the second wafer, a layer of silicon dioxide is applied. This layer is planarized so that it is flat and essentially Plan-parallel to the layers of the semiconductor layer sequence of second wafer passes. "Essentially plan-parallel" means that the course up to production-related fluctuations plan-parallel is. The layer of silicon dioxide serves as a bonding layer, which mechanically connects the second wafer to the carrier.

Gemäß zumindest einer Ausführungsform des Verfahrens wird beim Herstellen des Wafers mit einer Halbleiterschichtenfolge, die eine n-dotierte Schicht, eine aktive Schicht und eine p-dotierte Schicht umfasst, die Halbleiterschichtenfolge mit invertierter Polarität hergestellt. Das heißt, zur Herstellung der Halbleiterschichtenfolge wird zunächst die p-dotierte Schicht auf ein Aufwachssubstrat epitaktisch abgeschieden, auf die p-dotierte Schicht wird die aktive Schicht epitaktisch abgeschieden und auf die aktive Schicht wird die n-dotierte Schicht epitaktisch abgeschieden, wobei das epitaktische Wachstum im so genannten Ga-Face-Wachstumsmodus stattfindet. Die Wachstumsrichtung ist dabei vorzugsweise parallel zur kristallografischen c-Achse. Beispielsweise für einen auf GaN basierenden Kristall bedeutet dies, dass bei den Ga-N-Doppelschichten, aus denen der Kristall gebildet ist, die Galliumatome in Richtung der vom Wachstumssubstrat abgewandten Oberfläche des Kristalls liegen. Die kristallografische c-Achse und das elektrische Feld zeigen bei in Ga-Face-Wachstumsmodus gewachsenen Kristallen, bei denen die Wachstumsrichtung parallel zur kristallografischen c-Achse verläuft, vom Wachstumssubstrat weg zur Kristalloberfläche. Die Polarisation der piezoelektrischen Felder aufgrund der Verspannungen in der aktiven Schicht hat die entgegengesetzte Richtung. Die durch die Polarisation induzierten Gitterladungen sind negativ an der der Kristalloberfläche zugewandten Seite der aktiven Schicht und positiv an der der Schnittstelle von Substrat und aufgewachsenem Kristall zugewandten Seite des aktiven Bereichs.At least An embodiment of the method is used in the manufacture of the wafer with a semiconductor layer sequence comprising an n-doped layer, an active layer and a p-doped layer comprises, the semiconductor layer sequence manufactured with inverted polarity. This means, for the production of the semiconductor layer sequence is first epitaxially depositing the p-doped layer onto a growth substrate, on the p-doped layer, the active layer is epitaxially deposited and on the active layer, the n-type doped layer becomes epitaxial deposited, wherein the epitaxial growth takes place in the so-called Ga-face growth mode. The growth direction is preferably parallel to the crystallographic c-axis. For example, for a GaN based crystal this, that at the Ga-N double layers that make up the crystal is formed, the gallium atoms in the direction of the growth substrate remote surface of the crystal lie. The crystallographic c-axis and electric field show in Ga-face growth mode grown crystals, where the growth direction parallel to the crystallographic c-axis, from the growth substrate away to the crystal surface. The polarization of the piezoelectric Fields due to the stresses in the active layer has the opposite direction. Those induced by polarization Lattice charges are negative at the crystal surface facing side of the active layer and positive at the interface substrate and grown crystal facing side of the active Range.

Es wurde festgestellt, dass die invertierte Polarität der Halbleiterschichtenfolgen zu einer signifikanten Verbesserung der internen Quanteneffizienz des Halbleiterchips führen kann. Bei herkömmlichen Halbleiterchips fällt die interne Quanteneffizienz mit zunehmender Dichte des in den Halbleiterchip eingeprägten Stroms stark ab. Dagegen kann bei einem Halbleiterchip mit invertierter Polarität erreicht werden, dass die interne Quanteneffizienz deutlich weniger von der Stärke des eingeprägten Stroms abhängt. Im Idealfall ist die interne Quanteneffizienz des Halbleiterchips nahezu unabhängig von der Stromdichte.It It was found that the inverted polarity of the Semiconductor layer sequences to a significant improvement of internal quantum efficiency of the semiconductor chip can result. In conventional semiconductor chips falls the internal Quantum efficiency with increasing density of the semiconductor chip impressed current strongly. In contrast, in a semiconductor chip With inverted polarity can be achieved that the internal Quantum efficiency significantly less impressed by the strength of the embossed Current depends. Ideally, the internal quantum efficiency of the Semiconductor chips almost independent of the current density.

Beispielsweise die Druckschrift WO 2007/012327 beschreibt einen optoelektronischen Halbleiterchip, bei dem eine Halbleiterschichtenfolge mit invertierter Polarität im Ga-Face-Wachstumsmodus gewachsen ist. Bezüglich dieses Halbleiterchips und seines Herstellungsverfahrens wird die Offenbarung dieser Druckschrift hiermit ausdrücklich durch Rückbezug aufgenommen.For example, the publication WO 2007/012327 describes an optoelectronic semiconductor chip in which a semiconductor layer sequence with inverted polarity has grown in the Ga-face growth mode. With respect to this semiconductor chip and its manufacturing method, the disclosure of this document is hereby expressly incorporated by reference.

Gemäß zumindest einer Ausführungsform des Verfahrens wird bei diesem Wafer, bei dem die Halbleiterschichtenfolge mit invertierter Polarität hergestellt ist, anschließend ein erster Träger auf die n-Seite des Wafers aufgebracht und schließlich die p-dotierte Seite freigelegt. Das heißt, beispielsweise wird das Aufwachssubstrat von der p-dotierten Seite entfernt.At least an embodiment of the method is used in this wafer, in which the semiconductor layer sequence with inverted polarity is prepared, then a first carrier Applied to the n-side of the wafer and finally the p-doped side exposed. That is, for example, will the growth substrate removed from the p-doped side.

Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Freilegen der p-dotierten Schicht und deren elektrischer Aktivierung diese wieder abgedeckt, indem ein zweiter Träger auf die p-dotierte Schicht des Wafers aufgebracht wird. Der zweite Träger kann dabei auch mittels einer planarisierten Schicht aus Siliziumdioxid mit der p-dotierten Schicht des Wafers verbunden sein.At least an embodiment of the method is after the exposure the p-doped layer and their electrical activation these again covered by a second carrier on the p-doped Layer of the wafer is applied. The second carrier can also by means of a planarized layer of silicon dioxide be connected to the p-doped layer of the wafer.

Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Bevorzugt ist der optoelektronische Halbleiterchip mit einem der hier beschriebenen Verfahren hergestellt oder herstellbar.About that In addition, an optoelectronic semiconductor chip is specified. Prefers is the optoelectronic semiconductor chip with one of the described here Process produced or produced.

Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip zumindest zwei aktive Zonen. Der optoelektronische Halbleiterchip ist beispielsweise durch das Aufeinanderstapeln von zwei Wafern, wie es weiter oben beschrieben ist, hergestellt.At least an embodiment of the optoelectronic semiconductor chip the optoelectronic semiconductor chip comprises at least two active ones Zones. The optoelectronic semiconductor chip is, for example, by the stacking of two wafers, as described above is manufactured.

Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip einen Träger und eine erste n-dotierte Schicht, die an einer Oberseite des Trägers angeordnet ist. Die Oberseite des Trägers ist beispielsweise durch eine Hauptfläche des Trägers gebildet. Ferner umfasst der optoelektronische Halbleiterchip eine erste aktive Schicht, die der ersten n-dotierten Schicht an ihrer dem Träger abgewandten Seite nachfolgt, eine erste p-dotierte Schicht, die der ersten aktiven Schicht an ihrer der ersten n-dotierten Schicht abgewandten Seite nachfolgt sowie eine strahlungsdurchlässige, elektrisch leitfähige Schicht, die der ersten p-dotierten Schicht an ihrer der ersten aktiven Schicht abgewandten Seite nachfolgt.In accordance with at least one embodiment of the optoelectronic semiconductor chip, the optoelectronic semiconductor chip comprises a carrier and a first n-doped layer, which is arranged on an upper side of the carrier. The top of the carrier is, for example, by a major surface of the Carrier formed. Furthermore, the optoelectronic semiconductor chip comprises a first active layer following the first n-doped layer on its side facing away from the carrier, a first p-doped layer following the first active layer on its side facing away from the first n-doped layer, and a second active layer radiation-transmissive, electrically conductive layer, which follows the first p-doped layer on its side facing away from the first active layer.

Der strahlungsdurchlässigen, elektrisch leitfähigen Schicht folgt an ihrer der ersten p-dotierten Schicht abgewandten Seite eine weitere strahlungsdurchlässige, elektrisch leitfähige Schicht nach. Der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht folgt eine zweite n-dotierte Schicht nach, eine zweite aktive Schicht folgt der zweiten n-dotierten Schicht an ihrer der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht abgewandten Seite nach. Ferner ist eine zweite p-dotierte Schicht, die der zweiten aktiven Schicht an ihrer der zweiten n-dotierten Schicht abgewandten Seite nachfolgt, vorhanden.Of the radiation-transmissive, electrically conductive Layer follows on its side facing away from the first p-doped layer Site another radiation-transmissive, electrically conductive Shift to. The other radiation-transmissive, electric conductive layer is followed by a second n-doped layer After, a second active layer follows the second n-doped layer at its the other radiation-transmissive, electrically conductive layer facing away from. Further is a second p-doped layer, that of the second active layer follows on its side facing away from the second n-doped layer, present.

Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips enthält oder besteht die strahlungsdurchlässige, elektrisch leitfähige Schicht aus einem elektrisch leitfähigen Oxid, vorzugsweise aus einem TCO-Material.At least an embodiment of the optoelectronic semiconductor chip contains or consists of the radiolucent, electrically conductive layer of an electrically conductive Oxide, preferably from a TCO material.

Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weisen die erste und die zweite p-dotierte Schicht jeweils eine Dotierstoffkonzentration von wenigstens 1019 cm–3, bevorzugt von wenigstens 1020 cm–3 auf.In accordance with at least one embodiment of the optoelectronic semiconductor chip, the first and the second p-doped layer each have a dopant concentration of at least 10 19 cm -3 , preferably of at least 10 20 cm -3 .

Die erste und die zweite p-dotierte Schicht weisen dabei vorzugsweise eine Ladungsträgerkonzentration von wenigstens 1018 cm–3, bevorzugt von wenigstens 1019 cm–3 auf. Eine solch hohe Konzentration von Ladungsträgern kann dadurch erreicht sein, dass die p-dotierten Schichten jeweils im Verlauf der Herstellung des optoelektronischen Halbleiterchips freigelegt und anschließend thermisch aktiviert wurden. Durch das Freilegen der p-dotierten Schichten können diese besonders effektiv thermisch aktiviert werden, was zu einer hohen Ladungsträgerkonzentration in den p-dotierten Schichten führt.The first and the second p-doped layer preferably have a charge carrier concentration of at least 10 18 cm -3 , preferably of at least 10 19 cm -3 . Such a high concentration of charge carriers can be achieved by exposing the p-doped layers in the course of the production of the optoelectronic semiconductor chip and subsequently thermally activating them. By exposing the p-doped layers, they can be thermally activated particularly effectively, which leads to a high charge carrier concentration in the p-doped layers.

Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips beträgt die Vorwärtsspannung pro aktiver Schicht höchstens 3,5 Volt. Dies ist beispielsweise durch die Aktivierung der freigelegten p-dotierten Schichten während der Herstellung des optoelektronischen Halbleiterchips erreicht.At least an embodiment of the optoelectronic semiconductor chip is the forward voltage per active layer at most 3.5 volts. This is for example through activation the exposed p-doped layers during fabrication of the optoelectronic semiconductor chip.

Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist der Halbleiterchip frei von einem Tunnelübergang. Dies ist beispielsweise dadurch erreicht, dass erste p-dotierte Schicht und die zweite n-dotierte Schicht mittels eines TCO-Materials elektrisch leitend miteinander verbunden sind.At least an embodiment of the optoelectronic semiconductor chip the semiconductor chip is free of a tunnel junction. This is achieved, for example, by the first p-doped layer and the second n-doped layer by means of a TCO material electrically are conductively connected to each other.

Im Folgenden werden das hier beschriebene Verfahren sowie das hier beschriebene Bauelement anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.in the Following are the method described here as well as this one described component based on embodiments and the associated figures explained in more detail.

In Verbindung mit den 1A bis 1E ist anhand schematischer Schnittdarstellungen ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens erläutert.In conjunction with the 1A to 1E is explained with reference to schematic sectional views of a first embodiment of a method described herein.

In Verbindung mit den 2A bis 2E ist anhand schematischer Schnittdarstellungen ein zweites Ausführungsbeispiel eines hier beschriebenen Verfahrens erläutert.In conjunction with the 2A to 2E is explained with reference to schematic sectional views of a second embodiment of a method described herein.

In Verbindung mit den 3A bis 3E ist anhand schematischer Schnittdarstellungen ein drittes Ausführungsbeispiel eines hier beschriebenen Verfahrens erläutert.In conjunction with the 3A to 3E is a schematic sectional views of a third embodiment of a method described here explained.

In den Ausführungsbeispielen und Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.In The embodiments and figures are the same or like-acting components each with the same reference numerals Mistake. The illustrated elements are not to scale On the contrary, individual elements can be better Understanding shown exaggeratedly large be.

In Verbindung mit den 1A bis 1E ist anhand schematischer Schnittdarstellungen ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens zur Herstellung optoelektronischer Halbleiterchips beschrieben.In conjunction with the 1A to 1E is a schematic sectional views of a first embodiment of a method described herein for producing optoelectronic semiconductor chips described.

Die 1A zeigt einen ersten Wafer 1 und einen zweiten Wafer 2. Der erste Wafer 1 umfasst ein erstes Aufwachssubstrat 11. Bei dem ersten Aufwachssubstrat 11 handelt es sich beispielsweise um ein Saphirsubstrat.The 1A shows a first wafer 1 and a second wafer 2 , The first wafer 1 comprises a first growth substrate 11 , In the first growth substrate 11 For example, it is a sapphire substrate.

Auf die Oberseite des ersten Aufwachssubstrats 11 ist eine erste n-dotierte Schicht 12 epitaktisch abgeschieden. Beispielsweise befindet sich die erste n-dotierte Schicht 12 in direktem Kontakt zum ersten Aufwachssubstrat 11. Auf der dem ersten Aufwachssubstrat 11 abgewandten Seite der ersten n-dotierten Schicht 12 folgt eine erste aktive Schicht 13 nach, welche beispielsweise einen pn-Übergang, eine Doppelheterostruktur, eine Einfachquantentopfstruktur oder eine Mehrfachquantentopfstruktur umfasst, welche zur Strahlungserzeugung geeignet ist. Auf der der ersten n-dotierten Schicht 12 abgewandten Seite der ersten aktiven Schicht 13 folgt eine erste p-dotierte Schicht 14 nach.On top of the first growth substrate 11 is a first n-doped layer 12 epitaxially deposited. For example, the first n-doped layer is located 12 in direct contact with the first growth substrate 11 , On the first growth substrate 11 opposite side of the first n-doped layer 12 follows a first active layer 13 which comprises, for example, a pn junction, a double heterostructure, a single quantum well structure or a multiple quantum well structure suitable for radiation generation. On the first n-doped layer 12 opposite side of the first active layer 13 follows a first p-doped layer 14 to.

Auf das erste Aufwachssubstrat 11 ist also eine erste Halbleiterschichtenfolge 100 aufgebracht, welche eine erste n-dotierte Schicht, eine erste aktive Schicht und eine erste p-dotierte Schicht umfasst. Die Halbleiterschichten der Halbleiterschichtenfolge 100 basieren dabei bevorzugt auf dem Materialsystem InyGa1-x-yAlxN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1, und x + y ≤ 1. Als n-Dotierstoff eignet sich beispielsweise Silizium. Als p-Dotierstoff wird beispielsweise Magnesium verwendet.On the first growth substrate 11 is thus a first semiconductor layer sequence 100 which comprises a first n-doped layer, a first active layer and a first p-doped layer. The semiconductor layers of the semiconductor layer sequence 100 are preferably based on the material system In y Ga 1-xy Al x N with 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and x + y ≦ 1. As an n-type dopant, for example, silicon is suitable. For example, magnesium is used as the p-type dopant.

Der zweite Wafer 2 umfasst ein zweites Aufwachssubstrat 21. Bei dem zweiten Aufwachssubstrat 21 handelt es sich beispielsweise um ein Saphirsubstrat.The second wafer 2 comprises a second growth substrate 21 , In the second growth substrate 21 For example, it is a sapphire substrate.

Auf die Oberseite des zweiten Aufwachssubstrats 21 ist eine zweite n-dotierte Schicht 22 epitaktisch abgeschieden. Beispielsweise befindet sich die zweite n-dotierte Schicht 22 in direktem Kontakt zum zweiten Aufwachssubstrat 21. Auf der dem zweiten Aufwachssubstrat 21 abgewandten Seite der zweiten n-dotierten Schicht 22 folgt eine zweite aktive Schicht 23 nach, welche beispielsweise einen pn-Übergang, eine Doppelheterostruktur, eine Einfachquantentopfstruktur oder eine Mehrfachquantentopfstruktur umfasst, welche zur Strahlungserzeugung geeignet ist. Auf der der zweiten n-dotierten Schicht 22 abgewandten Seite der zweiten aktiven Schicht folgt eine zweite p-dotierte Schicht 24 nach.On top of the second growth substrate 21 is a second n-doped layer 22 epitaxially deposited. For example, there is the second n-doped layer 22 in direct contact with the second growth substrate 21 , On the second growth substrate 21 opposite side of the second n-doped layer 22 follows a second active layer 23 which comprises, for example, a pn junction, a double heterostructure, a single quantum well structure or a multiple quantum well structure suitable for radiation generation. On the second n-doped layer 22 opposite side of the second active layer is followed by a second p-doped layer 24 to.

Auf das zweite Aufwachssubstrat 21 ist also eine zweite Halbleiterschichtenfolge 200 aufgebracht, welche eine zweite n-dotierte Schicht, eine zweite aktive Schicht und eine zweite p-dotierte Schicht umfasst. Die Halbleiterschichten der Halbleiterschichtenfolge 200 basieren dabei bevorzugt auf dem Materialsystem InyGa1-x-yAlxN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1, und x + y ≤ 1. Als n-Dotierstoff eignet sich beispielsweise Silizium. Als p-Dotierstoff wird beispielsweise Magnesium verwendet.On the second growth substrate 21 is therefore a second semiconductor layer sequence 200. which comprises a second n-doped layer, a second active layer and a second p-doped layer. The semiconductor layers of the semiconductor layer sequence 200. are preferably based on the material system In y Ga 1-xy Al x N with 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and x + y ≦ 1. As an n-type dopant, for example, silicon is suitable. For example, magnesium is used as the p-type dopant.

In einem nächsten Verfahrensschritt erfolgt eine elektrische Aktivierung der Akzeptoren in den freigelegten p-dotierten Schichten 14, 24 des ersten Wafers 1 und zweiten Wafers 2 durch ein thermisches Aktivierungsverfahren. Beispielsweise erfolgt das thermische Aktivierungsverfahren durch ein Rapid Thermal Annealing (RTA) oder in einem Rohrofen.In a next process step, an electrical activation of the acceptors takes place in the exposed p-doped layers 14 . 24 of the first wafer 1 and second wafers 2 by a thermal activation method. For example, the thermal activation process is carried out by rapid thermal annealing (RTA) or in a tube furnace.

In Verbindung mit der 1B ist ein nachfolgender Verfahrensschritt beschrieben. In diesem Verfahrensschritt wird der erste Wafer 1 an seiner freigelegten, thermisch aktivierten ersten p-dotierten Schicht 14 mit einer strahlungsdurchlässigen, elektrisch leitfähigen Schicht 15 beschichtet, welche beispielsweise aus einem TCO-Material besteht. Die der ersten p-dotierten Schicht 14 abgewandte Seite der strahlungsdurchlässigen, elektrisch leitfähigen Schicht 15 kann anschließend optional glatt poliert werden.In conjunction with the 1B a subsequent process step is described. In this process step, the first wafer 1 on its exposed thermally activated first p-doped layer 14 with a radiation-transmissive, electrically conductive layer 15 coated, which consists for example of a TCO material. The first p-doped layer 14 opposite side of the radiation-transmissive, electrically conductive layer 15 can then be optionally polished smooth.

Auf die zweite p-dotierte Schicht 24 des zweiten Wafers 2 wird an ihrer der zweiten aktiven Schicht 23 abgewandten Seite eine Haftvermittlungsschicht 25 aufgebracht, welche beispielsweise Siliziumdioxid enthalten kann oder vorzugsweise aus Siliziumdioxid besteht. Mittels der Haftvermittlungsschicht 25 wird ein Träger 26 mechanisch mit dem zweiten Wafer verbunden. Der Träger 26 kann beispielsweise aus Saphir gebildet sein. Bei der Haftvermittlungsschicht 25 handelt es sich vorzugsweise um eine planarisierte Haftvermittlungsschicht. Beispielsweise erfolgt das Planarisieren mittels eines chemisch-mechanischen Polierens.On the second p-doped layer 24 of the second wafer 2 becomes at its second active layer 23 side facing away from an adhesive layer 25 applied, which may for example contain silicon dioxide or preferably consists of silicon dioxide. By means of the adhesive layer 25 becomes a carrier 26 mechanically connected to the second wafer. The carrier 26 may be formed of sapphire, for example. At the adhesion mediation layer 25 it is preferably a planarized adhesion-promoting layer. For example, the planarization is carried out by means of a chemical-mechanical polishing.

In Verbindung mit der 1C ist ein weiterer Verfahrensschritt beschrieben. In diesem Verfahrensschritt wird vom zweiten Wafer 2 das zweite Aufwachssubstrat 21 beispielsweise mittels eines Lasertrennverfahrens entfernt. Die dadurch freigelegte zweite n-dotierte Schicht 22 wird glatt poliert. Die zweite n-dotierte Schicht 22 wird vorzugsweise mit einer weiteren elektrisch leitfähigen Schicht 115 beschichtet, welche beispielsweise aus einem TCO-Material besteht. Die der zweiten n-dotierten Schicht 22 abgewandte Seite der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht 115 kann anschließend optional glatt poliert werden. Zum Beispiel sind die elektrisch leitfähigen Schicht 15 und die weitere elektrisch leitfähigen Schicht 115 bezüglich ihrer Zusammensetzung identisch.In conjunction with the 1C a further method step is described. In this process step, the second wafer 2 the second growth substrate 21 for example, removed by means of a laser separation process. The thus exposed second n-doped layer 22 is polished smooth. The second n-doped layer 22 is preferably with a further electrically conductive layer 115 coated, which consists for example of a TCO material. The second n-doped layer 22 opposite side of the other radiation-transmissive, electrically conductive layer 115 can then be optionally polished smooth. For example, the electrically conductive layer 15 and the further electrically conductive layer 115 identical in composition.

In Verbindung mit der 1D ist ein weiterer Verfahrensschritt beschrieben. In diesem Verfahrensschritt wird der zweite Wafer mit seiner n-Seite, das heißt mit der auf die glatt polierte zweite n-dotierte Schicht 22 aufgebrachten weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht 115 auf die strahlungsdurchlässige, elektrisch leitfähige Schicht 15 aufgebracht und mittels der beiden strahlungsdurchlässigen, elektrisch leitfähigen Schichten mechanisch mit dem ersten Wafer verbunden. Das heißt, der zweite Wafer wird auf den ersten Wafer mittels Verbinden der strahlungsdurchlässigen, elektrisch leitfähigen Schicht 15 und der weiteren strahlungsdurchlässigen elektrisch leitfähigen Schicht 115 gebondet.In conjunction with the 1D a further method step is described. In this process step, the second wafer with its n-side, that is, with the smoothly polished second n-doped layer 22 applied further radiation-transparent, electrically conductive layer 115 on the radiation-transmissive, electrically conductive layer 15 applied and mechanically connected to the first wafer by means of the two radiation-transmissive, electrically conductive layers. That is, the second wafer is applied to the first wafer by bonding the radiation-transmissive, electrically conductive layer 15 and the other radiation-transmissive electrically conductive layer 115 bonded.

In Verbindung mit der 1E ist ein weiterer Verfahrensschritt des hier vorgestellten Verfahrens beschrieben. In diesem Verfahrensschritt wird die Haftvermittlungsschicht 25 sowie der Träger 26 entfernt. Wie durch die Trennlinien 5 angedeutet, kann der Waferverbund aus erstem Wafer 1 und zweitem Wafer 2 anschließend entlang der Trennlinien 5 in einzelne Halbleiterchips separiert werden. Als Ergebnis erhält man also gestapelte optoelektronische Halbleiterchips, jeweils ohne Tunnelübergang zwischen zwei Halbleiterschichtenfolgen, welche jeweils eine aktive Schicht umfassen. Bei einer Herstellung beispielsweise einer gestapelten LED-Struktur mit zwei aktiven Schichten in einem einzigen Epitaxieverfahren könnte die Verwendung von Tunnelübergängen nicht vermieden werden.In conjunction with the 1E a further method step of the method presented here is described. In this process step, the adhesion-promoting layer 25 as well as the carrier 26 away. Like through the dividing lines 5 indicated, the wafer composite from the first wafer 1 and second wafer 2 then along the dividing lines 5 separated into individual semiconductor chips. The result is thus stacked optoelectronic semiconductor chips, each without tunnel junction zwi two semiconductor layer sequences, each comprising an active layer. For example, when fabricating a stacked LED structure with two active layers in a single epitaxy process, the use of tunnel junctions could not be avoided.

Die mit dem hier beschrieben Verfahren hergestellten optoelektronischen Halbleiterchips zeichnen sich durch eine hohe Dotierstoffkonzentration von wenigstens 1018 pro cm3, vorzugsweise wenigstens 1019 pro cm3, besonders bevorzugt von wenigstens 1020 cm–3 in der oder den p-dotierten Schichten aus. Die p-dotierten Schichten weisen dabei vorzugsweise eine Ladungsträgerkonzentration von wenigstens 1018 cm–3, bevorzugt von wenigstens 1019 cm–3 auf. Eine solch hohe Konzentration von Ladungsträgern kann dadurch erreicht sein, dass die p-dotierten Schichten im Verlauf der Herstellung des optoelektronischen Halbleiterchips freigelegt und anschließend thermisch aktiviert wurden. Durch das Freilegen der p-dotierten Schichten können diese besonders effektiv thermisch aktiviert werden, was zu einer hohen Ladungsträgerkonzentration in den p-dotierten Schichten führt.The optoelectronic semiconductor chips produced by the method described here are distinguished by a high dopant concentration of at least 10 18 per cm 3 , preferably at least 10 19 per cm 3 , particularly preferably at least 10 20 cm -3 in the p-doped layers or layers. The p-doped layers preferably have a charge carrier concentration of at least 10 18 cm -3 , preferably of at least 10 19 cm -3 . Such a high concentration of charge carriers can be achieved by exposing the p-doped layers during the production of the optoelectronic semiconductor chip and subsequently thermally activating them. By exposing the p-doped layers, they can be thermally activated particularly effectively, which leads to a high charge carrier concentration in the p-doped layers.

Ferner weisen sie pro aktive Schicht eine besonders kleine Vorwärtsspannung von < 3,5 Volt auf. Eine solch geringe Vorwärtsspannung ist durch das thermische Aktivieren von freigelegten p-dotierten Schichten ermöglicht.Further For each active layer, apply a very small forward voltage of <3.5 volts on. Such a low forward voltage is due to the thermal Activating exposed p-doped layers allows.

Durch entsprechende Wiederholung und Kombination des in Verbindung mit den 1A bis 1E beschriebenen Herstellungsverfahrens ist mittels dieses Verfahrens auch die Herstellung von Vielfachstapelungen denkbar. Auch eine Kombination von aktiven Zonen mit unterschiedlichen Emissionswellenlängen ist möglich, was dadurch erreicht werden kann, dass erste, zweite und weitere aktive Zonen unterschiedliche Materialzusammensetzungen aufweisen. Auf diese Weise kann beispielsweise eine Leuchtdiode mit einer aktiven Zone, die rotes Licht emittiert, einer aktiven Zone, die grünes Licht emittiert sowie einer aktiven Zone, die blaues Licht emittiert, hergestellt werden.By appropriate repetition and combination of in conjunction with the 1A to 1E described manufacturing process by means of this method, the production of multiple staples is conceivable. A combination of active zones with different emission wavelengths is also possible, which can be achieved by first, second and further active zones having different material compositions. In this way, for example, a light emitting diode with an active zone that emits red light, an active zone that emits green light and an active zone that emits blue light can be produced.

In Verbindung mit den 2A bis 2E ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Im Unterschied zum in Verbindung mit den 1A bis 1E beschriebenen Verfahren wird in diesem Verfahren im in Verbindung mit der 2B beschriebenen Verfahrensschritt auf den zweiten Wafer keine Haftvermittlungsschicht 25 auf die freigelegte, thermisch aktivierte p-dotierte Schicht 24 aufgebracht, sondern ein Ersatzträger 26, der beispielsweise durch eine Folie oder durch ein Metall gebildet sein kann, wird mit dieser Schicht verbunden. Im in Verbindung mit der 2E beschriebenen Verfahrensschritt wird der Ersatzträger 26 wieder entfernt.In conjunction with the 2A to 2E is a further embodiment of a method described here explained in more detail. Unlike in conjunction with the 1A to 1E described in this method in conjunction with the 2 B described process step on the second wafer no bonding layer 25 on the exposed, thermally activated p-doped layer 24 applied, but a replacement carrier 26 , which may for example be formed by a foil or by a metal, is connected to this layer. Im in conjunction with the 2E described method step is the replacement carrier 26 removed again.

In Verbindung mit den 3A bis 3E ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. In diesem Ausführungsbeispiel wird zunächst ein Aufwachssubstrat 31 bereitgestellt. Bei dem Aufwachssubstrat 31 handelt es sich beispielsweise um ein Saphirsubstrat. Auf die Oberseite des Aufwachssubstrats 31 ist eine p-dotierte Schicht 34 epitaktisch abgeschieden. Der p-dotierten Schicht 34 folgt eine aktive Schicht 33 nach. Der aktiven Schicht 33 folgt eine n-dotierte Schicht 32 nach. Im Unterschied zum in Verbindung mit den 1A bis 1E beschriebenen Verfahren sind die Halbleiterschichten der Halbleiterschichtenfolge 300 in diesem Fall mit invertierter Polarität im Ga-Face-Wachstumsmodus auf das Aufwachssubstrat 31 epitaktisch abgeschieden.In conjunction with the 3A to 3E is a further embodiment of a method described here explained in more detail. In this embodiment, first, a growth substrate 31 provided. In the growth substrate 31 For example, it is a sapphire substrate. On the top of the growth substrate 31 is a p-doped layer 34 epitaxially deposited. The p-doped layer 34 follows an active layer 33 to. The active layer 33 follows an n-doped layer 32 to. Unlike in conjunction with the 1A to 1E The methods described are the semiconductor layers of the semiconductor layer sequence 300 in this case with inverted polarity in the Ga-face growth mode on the growth substrate 31 epitaxially deposited.

Im in Verbindung mit der 3B beschriebenen nachfolgenden Verfahrensschritt wird eine Haftvermittlungsschicht 25 auf die n-dotierte Schicht 32 aufgebracht, gegebenenfalls planarisiert und anschließend mit einem Träger 26, der beispielsweise aus Saphir bestehen kann, mittels Bonden verbunden. Die Haftvermittlungsschicht 25 besteht dabei vorzugsweise aus Siliziumdioxid.Im in conjunction with the 3B described subsequent process step is an adhesion promoting layer 25 on the n-doped layer 32 applied, optionally planarized and then with a support 26 , which may for example consist of sapphire, connected by means of bonding. The adhesive layer 25 consists preferably of silicon dioxide.

Im in Verbindung mit der 3C beschriebenen Verfahrensschritt wird das Aufwachssubstrat 31 beispielsweise mittels eines Lasertrennverfahrens von der p-dotierten Schicht 34 abgetrennt. Diese wird anschließend thermisch aktiviert. Die thermische Aktivierung findet vorzugsweise bei Temperaturen zwischen 300°C und 950°C statt. Aufgrund der Verbindung der Halbleiterschichtenfolge 300 mit dem Saphirträger 26 über die Haftvermittlungsschicht 25 ist die Verbindung zum Träger 26 stabil genug, um durch die Temperaturen beim thermischen Aktivierungsprozess nicht beschädigt zu werden.Im in conjunction with the 3C described method step is the growth substrate 31 for example, by means of a laser separation method of the p-doped layer 34 separated. This is then thermally activated. The thermal activation preferably takes place at temperatures between 300 ° C and 950 ° C. Due to the connection of the semiconductor layer sequence 300 with the sapphire carrier 26 about the adhesive layer 25 is the connection to the carrier 26 Stable enough not to be damaged by the temperatures during the thermal activation process.

Im in Verbindung mit der 3D beschriebenen Verfahrensschritt wird die der aktiven Schicht 33 abgewandte Oberfläche der p-dotierten Schicht 34 gegebenenfalls glatt poliert und mit einem zweiten Träger 27, der beispielsweise durch eine Folie oder ein Metall gebildet sein kann, verbunden. Beispielsweise wird der Träger 27 auf die p-dotierte Schicht 34 geklebt.Im in conjunction with the 3D described method step, that of the active layer 33 remote surface of the p-doped layer 34 optionally polished smooth and with a second carrier 27 , which may be formed by a foil or a metal, for example. For example, the carrier becomes 27 on the p-doped layer 34 glued.

Nachfolgend wird im in Verbindung mit der 3E beschriebenen Verfahrensschritt der Träger 26 sowie die Haftvermittlungsschicht 25 entfernt. Anschließend kann der Wafer entlang der Trennlinien 5 zu einzelnen Halbleiterchips separiert werden.The following is in conjunction with the 3E described method step of the carrier 26 as well as the adhesion mediation layer 25 away. Subsequently, the wafer along the dividing lines 5 separated into individual semiconductor chips.

Insgesamt ist auf diese Weise ein polarisationsinvertierter optoelektronischer Halbleiterchip hergestellt, bei dem auf einen Tunnelübergang verzichtet ist.All in all is in this way a polarization inverted optoelectronic Semiconductor chip produced, in which a tunnel junction is omitted.

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The The invention is not by the description based on the embodiments limited. Rather, the invention includes every new feature as well any combination of features, especially any combination includes features in the claims, also if this feature or combination itself is not explicit specified in the patent claims or exemplary embodiments is.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - WO 2007/012327 [0002, 0025] - WO 2007/012327 [0002, 0025]

Claims (9)

Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips mit vergrabener p-Seite, aufweisend die folgenden Verfahrensschritte: a) Herstellen zumindest eines Wafers (1, 2, 3) mit einer Halbleiterschichtenfolge (100, 200, 300), die eine n-dotierte Schicht (12, 22, 32), eine aktive Schicht (13, 23, 33) und eine p-dotierte Schicht (14, 24, 34) umfasst, wobei die aktive Schicht zwischen der n-dotierten Schicht und der p-dotierten Schicht angeordnet ist und die p-dotierte Schicht freigelegt ist, b) elektrisches Aktivieren der Akzeptoren in der freigelegten p-dotierten Schicht (14, 24, 34) durch ein thermisches Aktivierungsverfahren, c) Abdecken der p-dotierten Schicht (14, 24, 34), und d) Vereinzeln des zumindest einen Wafers (1, 2, 3) in eine Vielzahl von optoelektronischen Halbleiterchips.Method for producing a multiplicity of optoelectronic semiconductor chips with buried p-side, comprising the following method steps: a) producing at least one wafer ( 1 . 2 . 3 ) with a semiconductor layer sequence ( 100 . 200. . 300 ) containing an n-doped layer ( 12 . 22 . 32 ), an active layer ( 13 . 23 . 33 ) and a p-doped layer ( 14 . 24 . 34 ), wherein the active layer is disposed between the n-doped layer and the p-doped layer and the p-doped layer is exposed, b) electrically activating the acceptors in the exposed p-doped layer ( 14 . 24 . 34 ) by a thermal activation method, c) covering the p-doped layer ( 14 . 24 . 34 ), and d) separating the at least one wafer ( 1 . 2 . 3 ) into a plurality of optoelectronic semiconductor chips. Verfahren nach dem vorherigen Anspruch, wobei – ein erster (1) und ein zweiter Wafer (2) gemäß Anspruch 1 hergestellt werden, – in Verfahrensschritt c) zunächst eine strahlungsdurchlässige, elektrisch leitfähige Schicht (15) auf die aktivierte, p-dotierte Schicht (14) des ersten Wafers aufgebracht wird, – auf die n-dotierte Schicht des zweiten Wafers eine weitere strahlungsdurchlässige, elektrisch leitfähige Schicht (115) aufgebracht wird, – und anschließend der zweite Wafer (2) an der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht (115) mit der strahlungsdurchlässigen, elektrisch leitfähigen Schicht (15) mit dem ersten Wafer (1) verbunden wird.Method according to the preceding claim, wherein - a first ( 1 ) and a second wafer ( 2 ) are produced according to claim 1, - in process step c) first a radiation-transmissive, electrically conductive layer ( 15 ) on the activated, p-doped layer ( 14 ) of the first wafer is applied, - on the n-doped layer of the second wafer, a further radiation-transmissive, electrically conductive layer ( 115 ), and then the second wafer ( 2 ) on the further radiation-transmissive, electrically conductive layer ( 115 ) with the radiation-transmissive, electrically conductive layer ( 15 ) with the first wafer ( 1 ) is connected. Verfahren nach dem vorherigen Anspruch, wobei in Verfahrensschritt c) zunächst auf die p-dotierte Schicht (24) des zweiten Wafers (2) ein Träger (26) aufgebracht wird und anschließend die n-dotierte Schicht (22) des zweiten Wafers (2) freigelegt wird.Method according to the preceding claim, wherein in method step c), first of all, the p-doped layer ( 24 ) of the second wafer ( 2 ) A carrier ( 26 ) and then the n-doped layer ( 22 ) of the second wafer ( 2 ) is exposed. Verfahren nach dem vorherigen Anspruch, wobei der zweite Wafer (2) mit dem Träger (26) mittels einer planarisierten Haftvermittlungsschicht (25) aus Siliziumdioxid verbunden wird.Method according to the preceding claim, wherein the second wafer ( 2 ) with the carrier ( 26 ) by means of a planarized adhesion-promoting layer ( 25 ) is made of silicon dioxide. Verfahren nach Anspruch 1, wobei in Verfahrensschritt a) – zunächst ein Wafer (3) mit einer Halbleiterschichtenfolge (300) mit invertierter Polarität hergestellt wird, – anschließend ein Träger (26) auf die n-Seite des Wafers (3) aufgebracht wird und – schließlich die p-dotierte Schicht (34) freigelegt wird.The method of claim 1, wherein in step a) - first a wafer ( 3 ) with a semiconductor layer sequence ( 300 ) is produced with inverted polarity, - then a carrier ( 26 ) on the n-side of the wafer ( 3 ) and finally the p-doped layer ( 34 ) is exposed. Verfahren nach dem vorherigen Anspruch, wobei in Verfahrensschritt c) ein weiterer Träger (27) auf die p-dotierte Schicht (34) des Wafers (3) aufgebracht wird.Method according to the preceding claim, wherein in method step c) a further carrier ( 27 ) on the p-doped layer ( 34 ) of the wafer ( 3 ) is applied. Optoelektronischer Halbleiterchip mit – einem Träger (11), – einer ersten n-dotierten Schicht (12), die an einer Oberseite des Trägers angeordnet ist, – einer ersten aktiven Schicht (13), die der ersten n-dotierten Schicht an ihrer dem Träger abgewandten Seite nachfolgt, – einer ersten p-dotierten Schicht (14), die der ersten aktiven Schicht an ihrer der ersten n-dotierten Schicht abgewandten Seite nachfolgt, – einer strahlungsdurchlässigen, elektrisch leitfähigen Schicht (15), die der ersten p-dotierten Schicht an ihrer der ersten aktiven Schicht abgewandten Seite nachfolgt, – einer weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht (115), die der strahlungsdurchlässigen, elektrisch leitfähigen Schicht (15) an ihrer der ersten p-dotierten Schicht abgewandten Seite nachfolgt, – einer zweiten n-dotierten Schicht (22), die der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht, an ihrer der ersten p-dotierten Schicht abgewandten Seite nachfolgt, – einer zweiten aktiven Schicht (23), die der zweiten n-dotierten Schicht an ihrer der strahlungsdurchlässigen, elektrisch leitfähigen Schicht abgewandten Seite nachfolgt, – einer zweiten p-dotierten Schicht (24), die der zweiten aktiven Schicht an ihrer der zweiten n-dotierten Schicht abgewandten Seite nachfolgt, wobei die strahlungsdurchlässige, elektrisch leitfähige Schicht ein elektrisch leitfähiges Oxid enthält und die erste und zweite p-dotierte Schicht jeweils eine Dotierstoffkonzentration von mindestens 1019 cm–3 aufweisen.Optoelectronic semiconductor chip with - a carrier ( 11 ), - a first n-doped layer ( 12 ), which is arranged on an upper side of the carrier, - a first active layer ( 13 ), which follows the first n-doped layer on its side facing away from the carrier, - a first p-doped layer ( 14 ), which follows the first active layer on its side facing away from the first n-doped layer, - a radiation-transmissive, electrically conductive layer ( 15 ), which follows the first p-doped layer on its side facing away from the first active layer, - another radiation-transmissive, electrically conductive layer ( 115 ), the radiation-transmissive, electrically conductive layer ( 15 ) follows on its side facing away from the first p-doped layer, - a second n-doped layer ( 22 ), which follows the further radiation-transmissive, electrically conductive layer, on its side facing away from the first p-doped layer, - a second active layer ( 23 ), which follows the second n-doped layer on its side facing away from the radiation-transmissive, electrically conductive layer, - a second p-doped layer ( 24 ), which follows the second active layer on its side facing away from the second n-doped layer, the radiation-transmissive, electrically conductive layer containing an electrically conductive oxide and the first and second p-doped layer each having a dopant concentration of at least 10 19 cm -3 exhibit. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch, bei dem pro aktiver Schicht die Vorwärtsspannung höchstens 3,5 Volt beträgt.Optoelectronic semiconductor chip after the previous one Claim, wherein the per-active layer, the forward voltage at most 3.5 volts. Optoelektronischer Halbleiterchip nach einem der Ansprüche 7 oder 8, der frei von einem Tunnelübergang ist.Optoelectronic semiconductor chip according to one of Claims 7 or 8, free from a tunnel junction is.
DE102008013900A 2008-03-12 2008-03-12 Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip Withdrawn DE102008013900A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008013900A DE102008013900A1 (en) 2008-03-12 2008-03-12 Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip
PCT/DE2009/000332 WO2009112020A2 (en) 2008-03-12 2009-03-09 Method for producing a plurality of optoelectronic semi-conductor chips and optoelectronic semi-conductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008013900A DE102008013900A1 (en) 2008-03-12 2008-03-12 Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip

Publications (1)

Publication Number Publication Date
DE102008013900A1 true DE102008013900A1 (en) 2009-09-17

Family

ID=40801899

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008013900A Withdrawn DE102008013900A1 (en) 2008-03-12 2008-03-12 Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip

Country Status (2)

Country Link
DE (1) DE102008013900A1 (en)
WO (1) WO2009112020A2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2964498A1 (en) * 2011-03-21 2012-03-09 Soitec Silicon On Insulator Semiconductor light-emitting plate for use in e.g. computer screen, has first and second light-emitting layers that are connected together by molecular bonding without requiring any adhesive
DE102016104280A1 (en) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Component and method for manufacturing a device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985687A (en) * 1996-04-12 1999-11-16 The Regents Of The University Of California Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
EP1202355A2 (en) * 2000-10-31 2002-05-02 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method of manufacturing the same
US20030164503A1 (en) * 2002-03-04 2003-09-04 United Epitaxy Co., Ltd. High efficiency light emitting diode and method of making the same
DE10211531A1 (en) * 2002-01-30 2003-10-02 United Epitaxy Co Light emitting diode comprises light emitting structure, transparent conductive oxide layer, metal reflective layer, and conductive base substrate
DE69432426T2 (en) * 1993-03-19 2004-03-11 Lumileds Lighting U.S., LLC, San Jose Connecting layers of a light emitting diode
EP1471583A1 (en) * 2002-01-28 2004-10-27 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
US20070010035A1 (en) * 2005-07-11 2007-01-11 National Central University Light emitting diode and manufacturing method thereof
WO2007012327A1 (en) 2005-07-29 2007-02-01 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
JP2007194247A (en) * 2006-01-17 2007-08-02 Sony Corp Semiconductor light emitting device and its fabrication process
US20070252158A1 (en) * 2006-04-28 2007-11-01 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294490A (en) * 1997-04-17 1998-11-04 Toshiba Electron Eng Corp P-type gallium nitride compound semiconductor, manufacture thereof, and blue light-emitting element
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
US7041529B2 (en) * 2002-10-23 2006-05-09 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
US20050189551A1 (en) * 2004-02-26 2005-09-01 Hui Peng High power and high brightness white LED assemblies and method for mass production of the same
WO2007040295A1 (en) * 2005-10-04 2007-04-12 Seoul Opto Device Co., Ltd. (al, ga, in)n-based compound semiconductor and method of fabricating the same
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69432426T2 (en) * 1993-03-19 2004-03-11 Lumileds Lighting U.S., LLC, San Jose Connecting layers of a light emitting diode
US5985687A (en) * 1996-04-12 1999-11-16 The Regents Of The University Of California Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
EP1202355A2 (en) * 2000-10-31 2002-05-02 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method of manufacturing the same
EP1471583A1 (en) * 2002-01-28 2004-10-27 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
DE10211531A1 (en) * 2002-01-30 2003-10-02 United Epitaxy Co Light emitting diode comprises light emitting structure, transparent conductive oxide layer, metal reflective layer, and conductive base substrate
US20030164503A1 (en) * 2002-03-04 2003-09-04 United Epitaxy Co., Ltd. High efficiency light emitting diode and method of making the same
US20070010035A1 (en) * 2005-07-11 2007-01-11 National Central University Light emitting diode and manufacturing method thereof
WO2007012327A1 (en) 2005-07-29 2007-02-01 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
JP2007194247A (en) * 2006-01-17 2007-08-02 Sony Corp Semiconductor light emitting device and its fabrication process
US20070252158A1 (en) * 2006-04-28 2007-11-01 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
WO2009112020A3 (en) 2009-11-05
WO2009112020A2 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
EP1911103B1 (en) Optoelectronic semiconductor chip
EP2165374B1 (en) Radiation-emitting semiconductor body
DE102011114665B4 (en) Method for producing an optoelectronic nitride compound semiconductor component
DE102012109460A1 (en) Method for producing a light-emitting diode display and light-emitting diode display
DE102010012711A1 (en) A radiation-emitting semiconductor component and method for producing a radiation-emitting semiconductor component
DE102005052358A1 (en) Method for the lateral dicing of a semiconductor wafer and optoelectronic component
DE112016001618T5 (en) Light-emitting nitride semiconductor device
DE102008056371A1 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
DE112018006528T5 (en) LIGHT EMITTING SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING IT
DE102011112706A1 (en) Optoelectronic component
DE102016117477A1 (en) Semiconductor layer sequence
DE112014001423T5 (en) Semiconductor structures with InGaN comprehensive active areas, methods for forming such semiconductor structures and light emitting devices formed from such semiconductor structures
WO2018138081A1 (en) Optoelectronic semiconductor chip
DE102011114670A1 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
DE102009019281A1 (en) Group III Nitride Semiconductor, Group III Nitride Semiconductor Surface Treatment Process, Method of Making Same, and Group III Nitride Semiconductor Structure
DE19932201A1 (en) Photonic semiconductor device, e.g. an LED or laser diode, comprises an indium gallium aluminum nitride semiconductor layer on a zinc oxide buffer layer which is free of the semiconductor constituents
DE102007019079A1 (en) Optoelectronic semiconductor chip producing method, involves forming epitaxial covering layer that is downstream of semiconductor section, and electrically activating p-doped region of section before or during formation of covering layer
DE112014002691T5 (en) Excitation region comprising nanodots (also referred to as &#34;quantum dots&#34;) in a matrix crystal grown on Si substrate and made of AlyInxGa1-y-xN crystal (y ≧ 0, x&gt; 0) with zincblende structure (also called &#34;cubic&#34;). and light-emitting device (LED and LD) obtained by using the same
DE102008013900A1 (en) Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip
WO2012035135A1 (en) Semiconductor chip and method for producing the same
DE19954242B4 (en) Light emitting device of a group III nitride semiconductor
EP3345224B1 (en) Optoelectronic semiconductor chip and method for producing same
WO2019145216A1 (en) Method for producing a nitride compound semiconductor component
DE112005000529B4 (en) Compound semiconductor device, compound semiconductor device manufacturing method and diode
DE102019100799A1 (en) OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH A LAYER PACK WITH ANISOPROPER CONDUCTIVITY AND METHOD FOR PRODUCING THE OPTOELECTRONIC SEMICONDUCTOR COMPONENT

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R005 Application deemed withdrawn due to failure to request examination
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20150313