DE112014001423T5 - Semiconductor structures with InGaN comprehensive active areas, methods for forming such semiconductor structures and light emitting devices formed from such semiconductor structures - Google Patents

Semiconductor structures with InGaN comprehensive active areas, methods for forming such semiconductor structures and light emitting devices formed from such semiconductor structures Download PDF

Info

Publication number
DE112014001423T5
DE112014001423T5 DE112014001423.0T DE112014001423T DE112014001423T5 DE 112014001423 T5 DE112014001423 T5 DE 112014001423T5 DE 112014001423 T DE112014001423 T DE 112014001423T DE 112014001423 T5 DE112014001423 T5 DE 112014001423T5
Authority
DE
Germany
Prior art keywords
layer
layers
semiconductor structure
electron
ingan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112014001423.0T
Other languages
German (de)
Inventor
Jean-Philippe Debray
Chantal Arena
Richard Scott Kern
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1300823A external-priority patent/FR3003397B1/en
Priority claimed from FR1300923A external-priority patent/FR3004585B1/en
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE112014001423T5 publication Critical patent/DE112014001423T5/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Abstract

Halbleiterstrukturen beinhalten einen Aktivbereich zwischen einer Mehrzahl von Schichten aus InGaN. Der Aktivbereich kann wenigstens im Wesentlichen aus InGaN gebildet sein. Die Mehrzahl von Schichten aus InGaN beinhaltet wenigstens eine InwGa1-wN umfassende Quellschicht und wenigstens eine InbGa1-bN umfassende Barriereschicht nahe der wenigstens einen Quellschicht. Bei einigen Ausführungsformen kann der Wert von w in dem InwGa1-wN der Quellschicht größer oder gleich etwa 0,10 und kleiner oder gleich etwa 0,40 sein, und es kann bei einigen Ausführungsformen der Wert von b in dem InbGa1-bN der wenigstens einen Barriereschicht größer oder gleich etwa 0,01 und kleiner oder gleich etwa 0,10 sein. Verfahren zum Bilden von Halbleiterstrukturen beinhalten ein Aufwachsen derartiger Schichten aus InGaN zum Bilden eines Aktivbereiches einer Licht emittierenden Vorrichtung, so beispielsweise einer LED. Leuchtvorrichtungen beinhalten derartige LEDs.Semiconductor structures include an active region between a plurality of layers of InGaN. The active region can at least essentially be formed from InGaN. The plurality of layers of InGaN include at least one InwGa1-wN comprising source layer and at least one InbGa1-bN comprehensive barrier layer near the at least one source layer. In some embodiments, the value of w in the InwGa1-wN of the source layer may be greater than or equal to about 0.10 and less than or equal to about 0.40, and in some embodiments, the value of b in the InBGa1-bN of the at least one Barrier layer greater than or equal to about 0.01 and less than or equal to about 0.10. Methods for forming semiconductor structures include growing such layers of InGaN to form an active region of a light-emitting device, such as an LED. Lighting devices include such LEDs.

Description

Technisches GebietTechnical area

Die vorliegende Offenbarung betrifft Halbleiterstrukturen und aus derartigen Halbleiterstrukturen hergestellte Licht emittierende Vorrichtungen, die einen InGaN umfassenden Aktivbereich aufweisen, Verfahren zum Herstellen derartiger Licht emittierender Vorrichtungen sowie derartige Licht emittierende Vorrichtungen beinhaltende Vorrichtungen.The present disclosure relates to semiconductor structures and light-emitting devices made of such semiconductor structures, which have an active region comprising InGaN, methods of manufacturing such light-emitting devices, and devices including such light-emitting devices.

Hintergrundbackground

Licht emittierende Vorrichtungen, so beispielsweise Licht emittierende Dioden (LEDs), sind elektrische Vorrichtungen, die elektromagnetische Strahlung in Form von sichtbarem Licht emittieren, wenn eine Spannung an einem Aktivbereich der LED zwischen einer Anode und einer Katode angelegt ist. LEDs umfassen üblicherweise eine oder mehrere Schichten eines Halbleitermaterials, innerhalb derer Elektronen, die von der Anode zugeleitet werden, und Löcher, die von der Katode zugeleitet werden, rekombinieren. Wenn die Elektronen und Löcher innerhalb des Aktivbereiches der LED rekombinieren, wird Energie in Form von Photonen freigesetzt, die von dem Aktivbereich der LED emittiert werden.Light emitting devices, such as light emitting diodes (LEDs), are electrical devices that emit electromagnetic radiation in the form of visible light when a voltage is applied to an active region of the LED between an anode and a cathode. LEDs typically comprise one or more layers of semiconductor material within which electrons supplied by the anode and holes recombined by the cathode recombine. As the electrons and holes recombine within the active region of the LED, energy is released in the form of photons emitted from the active region of the LED.

LEDs können derart hergestellt werden, dass sie einen weiten Bereich von verschiedenen Typen von Halbleitermaterialien beinhalten, darunter beispielsweise III-V-Halbleitermaterialien und II-V-Halbleitermaterialien. Die Wellenlänge des von einer bestimmten LED emittierten Lichtes ist eine Funktion der Energiemenge, die freigesetzt wird, wenn ein Elektron und ein Loch rekombinieren. Daher ist die Wellenlänge des von der LED emittierten Lichtes eine Funktion der relativen Energiedifferenz zwischen dem Energieniveau des Elektrons und dem Energieniveau des Loches. Die Energieniveaus der Elektronen und die Energieniveaus der Löcher sind wenigstens teilweise eine Funktion der Zusammensetzung der Halbleitermaterialien, des Dotiertyps und der Konzentration, der Konfiguration (das heißt Kristallstruktur und Orientierung) der Halbleitermaterialien und der Qualität der Halbleitermaterialien, innerhalb derer eine Rekombination der Elektronen und Löcher auftritt. Damit kann die Wellenlänge des von einer LED emittierten Lichtes durch selektives Anpassen der Zusammensetzung und Konfiguration der Halbleitermaterialien innerhalb der LED selektiv angepasst werden.LEDs can be fabricated to include a wide range of different types of semiconductor materials, including, for example, III-V semiconductor materials and II-V semiconductor materials. The wavelength of the light emitted by a particular LED is a function of the amount of energy released when an electron and a hole recombine. Therefore, the wavelength of the light emitted by the LED is a function of the relative energy difference between the energy level of the electron and the energy level of the hole. The energy levels of the electrons and the energy levels of the holes are at least partially a function of the composition of the semiconductor materials, the doping type and concentration, the configuration (i.e., crystal structure and orientation) of the semiconductor materials, and the quality of the semiconductor materials, within which there is recombination of the electrons and holes occurs. Thus, the wavelength of the light emitted by an LED can be selectively adjusted by selectively adjusting the composition and configuration of the semiconductor materials within the LED.

Aus dem Stand der Technik ist die Herstellung von LEDs bekannt, die III-V-Halbleitermaterialien umfassen, so beispielsweise Gruppe-III-Nitrid-Materialien. Derartige Gruppe-III-Nitrid-LEDs sind dafür bekannt, Strahlung in den blauen und grünen sichtbaren Bereichen des elektromagnetischen Strahlungsspektrums emittieren zu können und bei vergleichsweise hoher Leistung und Leuchtstärke arbeiten zu können.From the prior art, the production of LEDs is known, which include III-V semiconductor materials, such as group III nitride materials. Such group III nitride LEDs are known to be able to emit radiation in the blue and green visible regions of the electromagnetic radiation spectrum and to operate at comparatively high power and luminous intensity.

KurzzusammenfassungQuick Facts

Die vorliegende Zusammenfassung wird angeführt, um eine Auswahl von Konzepten in vereinfachter Form einzuführen. Diese Konzepte werden nachstehend detaillierter in der Detailbeschreibung von beispielhaften Ausführungsformen der Offenbarung beschrieben. Die vorliegende Zusammenfassung soll keine Schlüsselmerkmale oder wesentlichen Merkmale des beanspruchten Gegenstandes identifizieren, noch soll sie dafür verwendet werden, den Umfang des beanspruchten Gegenstandes zu beschränken.The present summary is cited to introduce a selection of concepts in a simplified form. These concepts are described in more detail below in the detailed description of exemplary embodiments of the disclosure. The present summary is not intended to identify key features or essential features of the claimed subject matter, nor is it intended to be used to limit the scope of the claimed subject matter.

Bei einigen Ausführungsformen beinhaltet die vorliegende Offenbarung eine Halbleiterstruktur, die eine GaN-Basisschicht umfasst, die eine Polaraufwachsungssebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström aufweist. Ein Aktivbereich ist über der Basisschicht angeordnet, wobei der Aktivbereich eine Mehrzahl von Schichten aus InGaN umfasst. Die Mehrzahl von Schichten aus InGaN beinhaltet wenigstens eine InwGa1-wN-Quellschicht mit 0,10 ≤ w ≤ 0,40 und wenigstens eine InbGa1-bN-Barriereschicht mit 0,01 ≤ b ≤ 0,10. Eine Elektronensperrschicht ist an einer Seite des Aktivbereiches entgegengesetzt bzw. gegenüberliegend zu der GaN-Basisschicht angeordnet. Eine p-Typ-Bulkschicht ist an der Elektronensperrschicht angeordnet, wobei die p-Typ-Bulkschicht InpGa1-pN mit 0,00 ≤ p ≤ 0,08 umfasst. Eine p-Typ-Kontaktschicht ist an der p-Typ-Bulkschicht angeordnet, wobei die p-Typ-Kontaktschicht IncGa1-cN mit 0,00 ≤ c ≤ 0,10 umfasst.In some embodiments, the present disclosure includes a semiconductor structure that includes a GaN base layer having a polar growth plane with a growth plane lattice parameter greater than or equal to about 3.189 Angstroms. An active region is disposed over the base layer, wherein the active region comprises a plurality of layers of InGaN. The plurality of layers of InGaN include at least one In w Ga 1-w N source layer of 0.10 ≦ w ≦ 0.40 and at least one In b Ga 1-b N barrier layer of 0.01 ≦ b ≦ 0.10 , An electron blocking layer is disposed on a side of the active region opposite to the GaN base layer. A p-type bulk layer is disposed on the electron-blocking layer, and the p-type bulk layer comprises In p Ga 1 -p N with 0.00 ≦ p ≦ 0.08. A p-type contact layer is disposed on the p-type bulk layer with the p-type contact layer In c Ga 1-c N including 0.00 ≦ c ≦ 0.10.

Bei zusätzlichen Ausführungsformen beinhaltet die Offenbarung Licht emittierende Vorrichtungen, die aus derartigen Halbleiterstrukturen hergestellt sind. So beinhaltet beispielsweise bei zusätzlichen Ausführungsformen die vorliegende Offenbarung eine Licht emittierende Vorrichtung, die eine GaN-Basisschicht umfasst, die eine Polaraufwachsungsebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström aufweist. Ein Aktivbereich ist über der Basisschicht angeordnet. Der Aktivbereich umfasst eine Mehrzahl von Schichten aus InGaN, und die Mehrzahl von Schichten aus InGaN beinhaltet wenigstens eine Quellschicht und wenigstens eine Barriereschicht. Eine Elektronensperrschicht ist über dem Aktivbereich angeordnet. Eine p-Typ-InpGa1-pN-Bulkschicht ist über der Elektronensperrschicht angeordnet, und es ist eine p-Typ-IncGa1-cN-Kontaktschicht über der p-Typ-InpGa1-pN-Bulkschicht angeordnet. Darüber hinaus kann eine kritische Belastungsenergie der Licht emittierenden Vorrichtung gleich etwa 4500 oder weniger sein.In additional embodiments, the disclosure includes light emitting devices fabricated from such semiconductor structures. For example, in additional embodiments, the present disclosure includes a light emitting device that includes a GaN base layer having a polar growth plane with a growth plane lattice parameter greater than or equal to about 3.189 angstroms. An active area is arranged above the base layer. The active area includes a plurality of layers of InGaN, and the plurality of layers of InGaN include at least one source layer and at least one barrier layer. An electron barrier layer is disposed over the active region. A p-type In p Ga 1 -p N bulk layer is disposed over the electron-blocking layer, and there is a p-type In c Ga 1 -c N contact layer over the p-type In p Ga 1 -p N -Bulk layer arranged. In addition, a critical load energy of the light-emitting device may be equal to about 4500 or less.

Zusätzliche Ausführungsformen der Offenbarung beinhalten Verfahren zum Herstellen derartiger Strukturen und Vorrichtungen. Bei einigen Ausführungsformen beinhaltet die vorliegende Offenbarung beispielsweise ein Verfahren zum Bilden einer Halbleiterstruktur, in der eine GaN-Basisschicht vorgesehen ist, die eine Polaraufwachsungsebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångstrom aufweist. Eine Mehrzahl von Schichten aus InGaN wird aufgewachsen, um einen Aktivbereich über der Basisschicht zu bilden. Das Aufwachsen der Mehrzahl von Schichten aus InGaN beinhaltet ein Aufwachsen wenigstens einer Quellschicht, die InwGa1-wN mit 0,10 ≤ w ≤ 0,40 umfasst, und ein Aufwachsen wenigstens einer Barriereschicht über der wenigstens einen Quellschicht, wobei die wenigstens eine Barriereschicht InbGa1-bN mit 0,01 ≤ b ≤ 0,10 umfasst. Eine Elektronensperrschicht wird über dem Aktivbereich aufgewachsen. Eine p-Typ-InpGa1-pN-Bulkschicht wird über der Elektronensperrschicht mit 0,00 ≤ p ≤ 0,08 aufgewachsen, und es wird eine p-Typ-IncGa1-cN-Kontaktschicht über der p-Typ-InpGa1-pN-Bulkschicht mit 0,00 ≤ c ≤ 0,10 aufgewachsen.Additional embodiments of the disclosure include methods of making such structures and devices. For example, in some embodiments, the present disclosure includes a method of forming a semiconductor structure in which a GaN base layer is provided that has a polar growth plane having a growth plane lattice parameter greater than or equal to about 3.189 angstroms. A plurality of layers of InGaN are grown to form an active region over the base layer. Growing the plurality of layers of InGaN includes growing at least one source layer comprising In w Ga 1-w N of 0.10 ≦ w ≦ 0.40, and growing at least one barrier layer over the at least one source layer, wherein the at least one a barrier layer In b Ga 1-b N with 0.01 ≤ b ≤ 0.10. An electron-blocking layer is grown over the active area. A p-type In p Ga 1 -p N bulk layer is grown over the electron-blocking layer at 0.00 ≦ p ≦ 0.08, and a p-type In c Ga 1 -c N contact layer is grown over the p -Type In p Ga 1-p N bulk layer grown with 0.00 ≤ c ≤ 0.10.

Kurzbeschreibung der ZeichnungBrief description of the drawing

1A ist eine vereinfachte Seitenansicht einer Halbleiterstruktur, die eine oder mehrere InGaN-Quellschichten und eine oder mehrere InGaN-Barriereschichten in einem Aktivbereich der Halbleiterstruktur entsprechend Ausführungsformen der vorliegenden Offenbarung beinhaltet. 1A FIG. 4 is a simplified side view of a semiconductor structure including one or more InGaN source layers and one or more InGaN barrier layers in an active area of the semiconductor structure according to embodiments of the present disclosure.

1B ist ein vereinfachtes Diagramm zur Darstellung der Relativdifferenzen des Energieniveaus des Leitungsbandes in einem Energiebanddiagramm für die verschiedenen Materialien in den verschiedenen Schichten der Halbleiterstruktur von 1A. 1B FIG. 4 is a simplified diagram illustrating the relative differences in the energy level of the conduction band in an energy band diagram for the various materials in the various layers of the semiconductor structure of FIG 1A ,

2A ist eine vereinfachte Seitenansicht einer weiteren Halbleiterstruktur ähnlich zu der Halbleiterstruktur von 1A, die jedoch des Weiteren eine Elektronenaufhalteschicht zwischen einem Aktivbereich und einer Basisschicht der Halbleiterstruktur beinhaltet. 2A is a simplified side view of another semiconductor structure similar to the semiconductor structure of FIG 1A however, further including an electron trapping layer between an active region and a base layer of the semiconductor structure.

2B ist ein vereinfachtes Leitungsbanddiagramm für die Halbleiterstruktur von 2A. 2 B is a simplified conduction band diagram for the semiconductor structure of 2A ,

3A ist eine vereinfachte Seitenansicht einer weiteren Halbleiterstruktur ähnlich zu der Halbleiterstruktur von 1A, die jedoch des Weiteren eine Belastungsentspannungsschicht zwischen einem Aktivbereich und einer Basisschicht der Halbleiterstruktur beinhaltet. 3A is a simplified side view of another semiconductor structure similar to the semiconductor structure of FIG 1A however, further including a stress relaxation layer between an active region and a base layer of the semiconductor structure.

3B ist ein vereinfachtes Leitungsbanddiagramm für die Halbleiterstruktur von 3A. 3B is a simplified conduction band diagram for the semiconductor structure of 3A ,

4A ist eine vereinfachte Seitenansicht einer weiteren Halbleiterstruktur ähnlich zu der Halbleiterstruktur von 1A, die jedoch des Weiteren dünne GaN-Zusatzbarriereschichten innerhalb des Aktivbereiches der Halbleiterstruktur beinhaltet. 4A is a simplified side view of another semiconductor structure similar to the semiconductor structure of FIG 1A however, further includes thin GaN additive barrier layers within the active region of the semiconductor structure.

4B ist ein vereinfachtes Leitungsbanddiagramm für die Halbleiterstruktur von 4A. 4B is a simplified conduction band diagram for the semiconductor structure of 4A ,

5A ist eine vereinfachte Seitenansicht einer weiteren Halbleiterstruktur ähnlich zu der Halbleiterstruktur von 1A, die jedoch des Weiteren eine Quelloverflowstruktur innerhalb des Aktivbereiches der Halbleiterstruktur beinhaltet. 5A is a simplified side view of another semiconductor structure similar to the semiconductor structure of FIG 1A however, further includes a source flow structure within the active region of the semiconductor structure.

5B ist ein vereinfachtes Banddiagramm für die Halbleiterstruktur von 5A. 5B is a simplified band diagram for the semiconductor structure of 5A ,

6A ist eine vereinfachte obere Planansicht einer Zwischenhalbleiterstruktur, die zum Herstellen einer Aufwachsungsschablone eingesetzt werden kann, die zur Herstellung von Halbleiterstrukturen entsprechend Ausführungsformen von Verfahren der vorliegenden Offenbarung genutzt wird. 6A FIG. 4 is a simplified top plan view of an intermediate semiconductor structure that may be used to fabricate a growth template used to fabricate semiconductor structures in accordance with embodiments of methods of the present disclosure.

6B ist eine Teilquerschnittsseitenansicht der Zwischenhalbleiterstruktur von 6A. 6B FIG. 16 is a partial cross-sectional side view of the intermediate semiconductor structure of FIG 6A ,

6C ist eine Teilquerschnittsseitenansicht einer Aufwachsungsschablone, die zum Herstellen von Halbleiterstrukturen entsprechend Ausführungsformen von Verfahren der vorliegenden Offenbarung eingesetzt werden kann. 6C 13 is a partial cross-sectional side view of a growth template that may be used to fabricate semiconductor structures in accordance with embodiments of methods of the present disclosure.

6D zeigt Schichten eines Aufwachsungsstapels mit epitaxialer Aufbringung auf einer Aufwachsungsschablone wie derjenigen in 6C. 6D shows layers of a growth stack with epitaxial deposition on a growth template like that in FIG 6C ,

7 ist eine Teilquerschnittsseitenansicht einer Licht emittierenden Vorrichtung, die aus Halbleiterstrukturen entsprechend Ausführungsformen von Verfahren der vorliegenden Offenbarung hergestellt ist. 7 FIG. 10 is a partial cross-sectional side view of a light-emitting device fabricated from semiconductor structures in accordance with embodiments of methods of the present disclosure. FIG.

8 ist eine Teilquerschnittsseitenansicht einer zusätzlichen Licht emittierenden Vorrichtung, die aus Halbleiterstrukturen entsprechend Ausführungsformen von Verfahren der vorliegenden Offenbarung hergestellt ist. 8th 13 is a partial cross-sectional side view of an additional light-emitting device fabricated from semiconductor structures in accordance with embodiments of methods of the present disclosure.

9 ist ein Graph zur Darstellung der Beziehung zwischen einer internen Quanteneffizienz und der Gesamtbelastungsenergie von Halbleiterstrukturen, die entsprechend Ausführungsformen von Verfahren der vorliegenden Offenbarung gebildet sind. 9 FIG. 10 is a graph illustrating the relationship between internal quantum efficiency and the total load energy of semiconductor structures formed according to embodiments of methods of the present disclosure. FIG.

10A ist eine vereinfachte Seitenansicht einer bereits bekannten LED, die InGaN-Quellschichten und GaN-Barriereschichten in einem Aktivbereich der LED beinhaltet. 10A Figure 4 is a simplified side view of an already known LED incorporating InGaN source layers and GaN barrier layers in an active region of the LED.

10B ist ein vereinfachtes Leitungsbanddiagramm für die LED von 10A. 10B is a simplified line band diagram for the LED of 10A ,

11A ist ein Graph zur Darstellung von berechneten Bandkanten für das Leitungsband und das Valenzband mit einer verschwindenden angelegten Spannung an dem Aktivbereich der LED von 10A, wobei man die Berechnungen unter Verwendung eines Computermodells der LED erhält. 11A FIG. 14 is a graph illustrating calculated band edges for the conduction band and the valence band with a vanishing applied voltage at the active region of the LED of FIG 10A in which the calculations are obtained using a computer model of the LED.

11B ist ein Graph ähnlich zu demjenigen von 11A, der jedoch die berechneten Bandkanten für das Leitungsband und das Valenzband mit einer Stromdichte von 125 A/cm2 bei einem Fließen über den Aktivbereich der LED infolge einer angelegten Spannung an dem Aktivbereich darstellt. 11B is a graph similar to that of 11A which, however, represents the calculated band edges for the conduction band and the valence band at a current density of 125 A / cm 2 when flowing over the active region of the LED due to an applied voltage at the active region.

11C ist ein Graph zur Darstellung der berechneten Intensität einer emittierten Strahlung als Funktion einer Wellenlänge für jede InGaN-Quantenquellschicht in der LED von 11A. 11C FIG. 12 is a graph illustrating the calculated intensity of emitted radiation as a function of wavelength for each InGaN quantum well layer in the LED of FIG 11A ,

11D ist ein Graph zur Darstellung der berechneten Trägerinjektionseffizienz als Funktion einer angelegten Stromdichte an dem Aktivbereich der LED von 11A. 11D FIG. 12 is a graph illustrating the calculated carrier injection efficiency as a function of applied current density at the active region of the LED of FIG 11A ,

11E ist ein Graph zur Darstellung der berechneten internen Quanteneffizienz als Funktion einer angelegten Stromdichte an dem Aktivbereich der LED von 11A. 11E is a graph illustrating the calculated internal quantum efficiency as a function of applied current density at the active region of the LED of FIG 11A ,

12A ist eine vereinfachte Seitenansicht einer LED der vorliegenden Offenbarung, die ähnlich zu derjenigen von 1A ist, und InGaN-Quellschichten und InGaN-Barriereschichten in einem Aktivbereich der LED beinhaltet. 12A FIG. 3 is a simplified side view of an LED of the present disclosure similar to that of FIG 1A and includes InGaN source layers and InGaN barrier layers in an active area of the LED.

12B ist ein vereinfachtes Leitungsbanddiagramm für die LED von 12A. 12B is a simplified line band diagram for the LED of 12A ,

13A ist ein Graph zur Darstellung von berechneten Bandkanten für das Leitungsband und das Valenzband mit einer verschwindenden angelegten Spannung an dem Aktivbereich der LED von 12A, wobei man die Berechnungen unter Verwendung eines Computermodells der LED erhält. 13A FIG. 14 is a graph illustrating calculated band edges for the conduction band and the valence band with a vanishing applied voltage at the active region of the LED of FIG 12A in which the calculations are obtained using a computer model of the LED.

13B ist ein Graph ähnlich zu demjenigen von 13A, der jedoch die berechneten Bandkanten für das Leitungsband und das Valenzband mit einer Stromdichte von 125 A/cm2 bei einem Fließen über den Aktivbereich der LED infolge einer angelegten Spannung an dem Aktivbereich darstellt. 13B is a graph similar to that of 13A which, however, represents the calculated band edges for the conduction band and the valence band at a current density of 125 A / cm 2 when flowing over the active region of the LED due to an applied voltage at the active region.

13C ist ein Graph zur Darstellung der berechneten Intensität einer emittierten Strahlung als Funktion einer Wellenlänge für jede InGaN-Quantenquellschicht in der LED von 13A. 13C FIG. 12 is a graph illustrating the calculated intensity of emitted radiation as a function of wavelength for each InGaN quantum well layer in the LED of FIG 13A ,

13D ist ein Graph zur Darstellung der berechneten Trägerinjektionseffizienz als Funktion einer angelegten Stromdichte an dem Aktivbereich der LED von 13A. 13D FIG. 12 is a graph illustrating the calculated carrier injection efficiency as a function of applied current density at the active region of the LED of FIG 13A ,

13E ist ein Graph zur Darstellung der berechneten internen Quanteneffizienz als Funktion einer angelegten Stromdichte an dem Aktivbereich der LED von 13A. 13E is a graph illustrating the calculated internal quantum efficiency as a function of applied current density at the active region of the LED of FIG 13A ,

14 zeigt ein Beispiel einer Leuchtvorrichtung, die eine LED der vorliegenden Offenbarung beinhaltet. 14 FIG. 12 shows an example of a lighting device incorporating an LED of the present disclosure. FIG.

Detailbeschreibungdetailed description

Die hier gegebenen Darstellungen sollen keine wirklichkeitsnahen Ansichten eines beliebigen bestimmten Halbleitermaterials, einer solchen Struktur oder Vorrichtung, sondern vielmehr rein idealisierte Darstellungen sein, die zum Beschreiben von Ausführungsformen der Offenbarung verwendet werden.The illustrations provided herein are not intended to be realistic views of any particular semiconductor material, structure, or device, but rather purely idealized representations used to describe embodiments of the disclosure.

1A zeigt eine Ausführungsform einer Halbleiterstruktur 100. Die Halbleiterstruktur 100 umfasst eine Mehrzahl von Gruppe-III-Nitrid-Schichten (beispielsweise Indiumnitrid, Galliumnitrid, Aluminiumnitrid und deren Legierungen) und beinhaltet eine Basisschicht 102, eine p-Typ-Kontaktschicht 104 und einen Aktivbereich 106, der zwischen der Basisschicht 102 und der p-Typ-Kontaktschicht 104 angeordnet ist, wobei der Aktivbereich 106 eine Mehrzahl von Schichten aus InGaN umfasst. Darüber hinaus umfasst der Aktivbereich 106 wenigstens eine InGaN-Quellschicht und wenigstens eine InGaN-Barriereschicht. Bei einigen Ausführungsformen kann der Aktivbereich 106 wenigstens im Wesentlichen aus InGaN (bis auf das Vorhandensein von Dotiermitteln) gebildet sein. Die Halbleiterstruktur 100 umfasst des Weiteren eine Elektronensperrschicht 108, die über dem Aktivbereich 106 angeordnet ist, eine p-Typ-Bulkschicht 110, die über der Elektronensperrschicht 108 angeordnet ist, und eine p-Typ-Kontaktschicht 104, die über der p-Typ-Bulkschicht 110 angeordnet ist. 1A shows an embodiment of a semiconductor structure 100 , The semiconductor structure 100 includes a plurality of Group III nitride layers (e.g., indium nitride, gallium nitride, aluminum nitride and their alloys) and includes a base layer 102 , a p-type contact layer 104 and an active area 106 that's between the base layer 102 and the p-type contact layer 104 is arranged, wherein the active area 106 comprises a plurality of layers of InGaN. In addition, the activity area includes 106 at least one InGaN swelling layer and at least one InGaN barrier layer. In some embodiments, the active area 106 at least substantially formed of InGaN (except for the presence of dopants). The semiconductor structure 100 further comprises an electron barrier layer 108 that are above the active area 106 is arranged, a p-type bulk layer 110 that over the electron barrier 108 is arranged, and a p-type contact layer 104 that over the p-type bulk layer 110 is arranged.

Die Basisschicht 102 kann eine GaN-Basisschicht 112 umfassen, wobei eine Aufwachsungsebene der GaN-Basisschicht 112 eine Polarebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström ist. Eine Licht emittierende Vorrichtung, so beispielsweise eine Licht emittierende Diode, kann aus der Halbleiterstruktur 100, die nachstehend detailliert beschrieben wird, hergestellt werden. Kurz gesagt, es kann ein erster Elektrodenkontakt über einem Abschnitt der GaN-Basisschicht 112 gebildet werden, und es kann ein zweiter Elektrodenkontakt über einem Abschnitt der p-Typ-Kontaktschicht 104 gebildet werden, sodass eine elektrische Spannung zwischen den Elektrodenkontakten über den Aktivbereich 106 zugeleitet werden kann, wodurch bewirkt wird, dass elektromagnetische Strahlung (beispielsweise sichtbares Licht) von einer aus der Halbleiterstruktur 100 hergestellten Licht emittierenden Vorrichtung emittiert wird.The base layer 102 can be a GaN base layer 112 wherein a growth plane of the GaN base layer 112 is a polar plane having a growth plane lattice parameter greater than or equal to about 3.189 angstroms. A light-emitting device, such as a light-emitting diode, may be of the semiconductor structure 100 , which will be described in detail below. In short, there may be a first electrode contact over a portion of the GaN base layer 112 may be formed, and there may be a second electrode contact over a portion of the p-type contact layer 104 be formed, so that an electrical voltage between the electrode contacts over the active area 106 can be supplied, thereby causing electromagnetic radiation (for example, visible light) from one of the semiconductor structure 100 produced light emitting device is emitted.

Ausführungsformen für Halbleiterstrukturen der vorliegenden Offenbarung, die einen Aktivbereich beinhalten, der wenigstens eine InGaN-Quellschicht und wenigstens eine InGaN-Barriereschicht beinhaltet, können unter Verwendung von verschiedenen Typen von Verfahren zum Aufwachsen oder zum auf andere Weise erfolgenden Bilden von Gruppe-III-Nitrid-Schichten, so beispielsweise von InGaN, hergestellt werden. Aufgewachsen oder auf andere Weite gebildet werden können bei nichtbeschränkenden Beispielen die verschiedenen Gruppe-III-Nitrid-Schichten unter Verwendung eines oder mehrerer von einem CVD-Prozess (Chemical Vapor Deposition CVD, chemische Dampfaufbringung), einem MOCVD-Prozess (Metalorganic Chemical Vapor Deposition MOCVD, metallorganische chemische Dampfaufbringung), einem VPE-Prozess (Vapor Phase Epitaxy VPE, Dampfphasenepitaxie), einem ALD-Prozess (Atomic Layer Deposition ALD, Atomschichtaufbringung), einem HVPE-Prozess (Hydride Vapor Phase Epitaxy HVPE, Hydride Dampfphasenepitaxie), einem MBE-Prozess (Molecular Beam Epitaxy MBE, Molekularstrahlepitaxie), einem ALD-Prozess (Atomic Layer Deposition ALD, Atomschichtaufbringung), einem CBE-Prozess (Chemical Beam Epitaxy CBE, chemische Strahlepitaxie) und dergleichen mehr.Embodiments for semiconductor structures of the present disclosure that include an active region that includes at least one InGaN swelling layer and at least one InGaN barrier layer may be formed using various types of methods for growing or otherwise forming Group III nitride layers. Layers, such as InGaN produced. In non-limiting examples, the various Group III nitride layers may be grown or otherwise formed using one or more of a CVD process (Chemical Vapor Deposition CVD), a MOCVD process (Metalorganic Chemical Vapor Deposition MOCVD , organometallic chemical vapor deposition), a Vapor Phase Epitaxy (VPE) process, an Atomic Layer Deposition (ALD) process, an atomic layer deposition (HVPE) process, an MBE process (Hydride Vapor Phase Epitaxy HVPE). Process (Molecular Beam Epitaxy MBE, Molecular Beam Epitaxy), an Atomic Layer Deposition (ALD) process, a Chemical Beam Epitaxy CBE (CBE) process, and the like.

Zum Aufwachsen oder auf andere Weise erfolgenden Aufbringen der verschiedenen Schichten aus Gruppe-III-Nitrid können bei einigen Ausführungsformen Verfahren verwendet werden, die in einer oder allen der nachfolgenden Druckschriften offenbart sind, nämlich der am 15. Juli 2010 für Letertre et al. offengelegten Veröffentlichung der US-Patentanmeldung Nr. US 2010/0176490 A1, der am 6. Mai 2010 für Arena offengelegten Veröffentlichung der US-Patentanmeldung Nr. US 2010/0109126, der am 23. August 2012 für Figuet offengelegten Veröffentlichung der US-Patentanmeldung Nr. US 2012/0211870 und der am 6. September 2012 für Figuet offengelegten Veröffentlichung der US-Patentanmeldung Nr. US 2012/0225539. Derartige Verfahren können die Herstellung von Gruppe-III-Nitrid-Schichten, so beispielsweise von InGaN-Schichten (und von anderen optionalen Gruppe-III-Nitrid-Schichten) mit nachstehend beschriebenen Zusammensetzungen und Dicken ermöglichen. Derartige Verfahren können zum Bilden einer Aufwachsungsschablone 113 genutzt werden, auf der nachfolgende Gruppe-III-Nitrid-Schichten gebildet werden können.For growing or otherwise depositing the various layers of Group III nitride, in some embodiments, methods disclosed in any or all of the following references, namely, U.S. Patent No. 5,315,015 to Letertre et al. US Patent Application Publication No. US 2010/0176490 A1, published May 6, 2010, for Arena Publication of US Patent Application No. US 2010/0109126, published on August 23, 2012 for Figuet, US Patent Application Publication No. Hei US 2012/0211870 and US Patent Application Publication No. US 2012/0225539, issued to Figuet on Sep. 6, 2012. Such methods may enable the fabrication of Group III nitride layers, such as InGaN layers (and other optional Group III nitride layers) having compositions and thicknesses described below. Such methods may be used to form a growth template 113 can be used on the subsequent group III nitride layers can be formed.

Ein Beispiel für ein derartiges Verfahren, das zum Herstellen der Aufwachsungsschablone 113 entsprechend Ausführungsformen der Offenbarung verwendet werden kann, wird nachstehend anhand 6A bis 6C kurz beschrieben. An example of such a method used to make the growth template 113 according to embodiments of the disclosure can be used, will be described below 6A to 6C briefly described.

6A ist eine obere Planansicht einer Zwischenhalbleiterstruktur 650, die bei der Bildung der Aufwachsungsschablone 113 (von 1A) genutzt wird, auf der ein oder mehrere Halbleiterstrukturen und im Anschluss hieran Licht emittierende Vorrichtungen der vorliegenden Offenbarung hergestellt werden können, während 6B eine vereinfachte Querschnittsansicht eines Abschnittes der Zwischenhalbleiterstruktur 650 ist, die bei der Bildung der Aufwachsungsschablone 113 genutzt wird. Die Aufwachsungsschablone 113 kann so hergestellt werden, wie in der vorgenannten Veröffentlichung der US-Patentanmeldung Nr. US 2010/0176490 A1 und/oder der Veröffentlichung der US-Patentanmeldung Nr. US 2010/0109126 offenbart ist. Wie hier offenbart ist, kann die Zwischenhalbleiterstruktur 650 ein Opfersubstrat 652, eine Schicht aus einem zugehörigen Material 654 mit Anordnung an dem Opfersubstrat 652 und eine oder mehrere InsGa1-sN-Saatschichten 656 beinhalten, die jeweils eine Schicht aus einem Gruppe-III-Nitrid-Material umfassen, das über dem zugehörigen Material 654 angeordnet ist. Die eine oder die mehreren InsGa1-sN-Saatschichten 656 können als „Saat” verwendet werden, an der die verschiedenen nachfolgenden Schichten der Halbleiterstruktur 100, wie hier beschrieben ist, gebildet werden. 6A FIG. 10 is an upper plan view of an intermediate semiconductor structure. FIG 650 involved in the formation of the growth template 113 (from 1A ), on which one or more semiconductor structures and subsequently light-emitting devices of the present disclosure can be made, while 6B a simplified cross-sectional view of a portion of the intermediate semiconductor structure 650 That is, in the formation of the growth template 113 is being used. The growth template 113 can be prepared as disclosed in the aforementioned publication of US Patent Application No. US 2010/0176490 A1 and / or the publication of US Patent Application No. US 2010/0109126. As disclosed herein, the intermediate semiconductor structure 650 a victim substrate 652 , a layer of an associated material 654 with arrangement on the sacrificial substrate 652 and one or more In s Ga 1 -s N seed layers 656 each comprising a layer of a Group III nitride material overlying the associated material 654 is arranged. The one or more In s Ga 1 -s N seed layers 656 may be used as a "seed" to which the various subsequent layers of the semiconductor structure 100 as described herein.

Die Anfangs-InsGa1-sN-Saatschicht kann an einem Anfangsaufwachsungssubstrat gebildet und anschließend auf ein Opfersubstrat 652 übertragen werden, und zwar unter Nutzung von Verfahren wie der Ionenimplantation, dem Bonding und der anschließenden Abtrennung eines Abschnittes der Anfangs-InsGa1-sN-Saatschicht (nicht gezeigt). Das Anfangsaufwachsungssubstrat kann ein Aufwachsungssubstrat beinhalten, das sich dadurch auszeichnet, dass es eine Aufwachsungsebenengitterfehlabstimmung mit der Anfangs-InsGa1-sN-Saatschicht aufweist, sodass die InsGa1-sN-Saatschicht auf fleckartige Weise (stained) gebildet wird. Das Anfangsaufwachsungssubstrat kann beispielsweise ein Saphirsubstrat umfassen, das eine Gallium-Polar-GaN-Saatschicht beinhaltet, sodass die gebildete InsGa1-sN-Saatschicht eine Gallium-Polar-InsGa1-sN-Saatschicht umfasst, die einer Zugbelastung ausgesetzt ist.The initial In s Ga 1 -s N seed layer may be formed on an initial growth substrate and then on a sacrificial substrate 652 using methods such as ion implantation, bonding, and then separating a portion of the initial In s Ga 1 -s N seed layer (not shown). The initial growth substrate may include a growth substrate characterized by having a growth level lattice mismatch with the initial In s Ga 1 -s N seed layer such that the In s Ga 1 -s N seed layer is stained , For example, the initial growth substrate may include a sapphire substrate that includes a gallium-polar GaN seed layer such that the formed In s Ga 1 -s N seed layer includes a gallium-Polar-In s Ga 1 -s N seed layer that exhibits tensile strain is exposed.

Die Anfangs-InsGa1-sN-Saatschicht kann derart gebildet oder aufgewachsen werden, dass die InsGa1-sN-Saatschicht eine Aufwachsungsebene umfasst, die eine Polarebene der Gruppe-III-Nitride umfasst. Die Aufwachsungsebene kann beispielsweise derart gebildet werden, dass die InsGa1-sN-Saatschicht eine Gallium-Polarebene umfasst. Darüber hinaus kann die Anfangs-InsGa1-sN-Saatschicht derart aufgewachsen oder auf andere Weise gebildet werden, dass die Zusammensetzung der InsGa1-sN-Saatschicht derart ist, dass 0,02 ≤ s ≤ 0,05 gilt. Bei einem besonderen nichtbeschränkenden Beispiel kann der Wert von n in der InsGa1-sN-Saatschicht gleich etwa 0,03 sein. Die InsGa1-sN-Saatschicht kann ebenfalls bis zu einer Dicke von mehr als etwa 200 nm aufgewachsen oder auf andere Weise gebildet werden. Die InsGa1-sN-Saatschicht ist jedoch derart ausgebildet, dass die InsGa1-sN-Saatschicht die der InsGa1-sN-Saatschicht zu eigene kritische Dicke nicht übersteigt, die diejenige Dicke ist, bei der die Belastung in der InsGa1-sN-Saatschicht durch die Bildung von zusätzlichem Defekten relaxiert. Dieses Phänomen wird im Stand der Technik üblicherweise als Phasentrennung (phase separation) bezeichnet. Daher kann die InsGa1-sN-Saatschicht ein belastetes qualitativ hochwertiges Saatmaterial beinhalten.The initial In s Ga 1 -s N seed layer may be formed or grown such that the In s Ga 1 -s N seed layer comprises a growth plane comprising a polar plane of the Group III nitrides. The growth plane can be formed, for example, such that the In s Ga 1 -s N seed layer comprises a gallium polar plane. Moreover, the initial In s Ga 1 -s N seed layer may be grown or otherwise formed such that the composition of the In s Ga 1 -s N seed layer is such that 0.02 ≦ s ≦ 0.05 applies. In a particular non-limiting example, the value of n in the In s Ga 1 -s N seed layer may be equal to about 0.03. The In s Ga 1 -s N seed layer may also be grown or otherwise formed to a thickness of greater than about 200 nm. However, the In s Ga 1-s N-seed layer is formed such that the In s Ga 1-s N-seed layer which does not exceed the In s Ga 1-s N-seed layer to own critical thickness is that thickness at which relaxes the stress in the In s Ga 1 -s N seed layer by forming additional defects. This phenomenon is commonly referred to in the art as phase separation. Therefore, the In s Ga 1 -s N seed layer may contain a contaminated high quality seed material.

Es kann beispielshalber und nicht beschränkungshalber ein Prozess verwendet werden, der in der Industrie als SMART-CUT-Prozess bekannt ist, um die InsGa1-sN-Saatschicht 656 auf das Opfersubstrat 652 unter Nutzung der Schicht aus dem zugehörigen Material 654 als Bondingschicht zu übertragen. Derartige Prozesse werden detailliert beispielsweise in dem US-Patent Nr. RE39,484 von Bruel, in dem US-Patent Nr. 6,303,468 von Aspar et al., in dem US-Patent Nr. 6,335,258 von Aspar et al., in der Druckschrift 6,756,286 von Moriceau et al., in der Druckschrift 6,809,044 von Aspar et al. und in der Druckschrift 6,946,365 von Aspar et al. beschrieben.By way of example, and not by way of limitation, a process known in the industry as the SMART-CUT process may be used to form the In s Ga 1 -s N seed layer 656 on the victim substrate 652 using the layer of the associated material 654 as a bonding layer to transfer. Such processes are described in detail, for example in the U.S. Patent No. RE39,484 from Bruel, in the U.S. Patent No. 6,303,468 by Aspar et al., in which U.S. Patent No. 6,335,258 by Aspar et al., in the publication 6,756,286 by Moriceau et al., in the publication 6,809,044 by Aspar et al. and in the publication 6,946,365 by Aspar et al. described.

Das Opfersubstrat 652 kann ein homogenes Material oder ein heterogenes (das heißt zusammengesetztes bzw. verbundartiges) Material umfassen. Bei nichtbeschränkenden Beispielen kann das Stützsubstrat 652 Saphir, Silizium, Gruppe-III-Arsenide, Quarz (SiO2), fixiertes bzw. geschmolzenes Siliziumoxidglas (SiO2), ein glaskeramisches Verbundmaterial (so beispielsweise dasjenige, das von Schott North America, Inc. aus Duryea, PA unter der Handelsbezeichnung ZERODUR® vertrieben wird), ein fixiertes bzw. geschmolzenes Siliziumoxidglasverbundmaterial (so beispielsweise SiO2-TiO2 oder Cu2-Al2O3-SiO2), Aluminiumnitrid (AlN) oder Siliziumkarbin (silicon carbine) (SiC) beinhalten.The sacrificial substrate 652 may comprise a homogeneous material or a heterogeneous (that is composite or composite) material. In non-limiting examples, the support substrate 652 Sapphire, silicon, Group III arsenide, quartz (SiO 2 ), fused silica glass (SiO 2 ), a glass-ceramic composite (such as that available from Schott North America, Inc. of Duryea, PA under the tradename ZERODUR ® ), a fused silica glass composite material (such as SiO 2 -TiO 2 or Cu 2 -Al 2 O 3 -SiO 2 ), aluminum nitride (AlN) or silicon carbine (SiC).

Die Schicht aus dem zugehörigen Material 654 kann beispielsweise ein Material umfassen, das eine Glasübergangstemperatur (Tg) von kleiner oder gleich etwa 800°C aufweist. Die Schicht aus dem zugehörigen Material 654 kann eine Dicke in einem Bereich aufweisen, der sich von etwa 0,1 μm bis etwa 10 μm und insbesondere von etwa 1 μm bis etwa 5 μm erstreckt. Bei einem nichtbeschränkenden Beispiel kann die Schicht aus dem zugehörigen Material 100 wenigstens eines von einem Oxid, einem Phosphosilikatglas (PSG), einem Borosilikat bzw. Borosilikatglas (BSG), einem Borophosphosilikatglas (BPSG) einem Polyimid, einem dotierten oder undotierten quasianorganischen Siloxan-Spin-on-Glas (SOG), einem anorganischen Spin-on-Glas (das heißt Methyl-, Ethyl-, Phenyl- oder Butyl-) oder einem dotierten oder undotierten Silikat umfassen.The layer of the associated material 654 For example, it may comprise a material having a glass transition temperature (T g ) less than or equal to about 800 ° C. The layer from the associated material 654 may have a thickness in a range extending from about 0.1 μm to about 10 μm and in particular from about 1 μm to about 5 μm. In one non-limiting example, the layer of the associated material 100 at least one of an oxide, a phosphosilicate glass (PSG), a borosilicate glass (BSG), a borophosphosilicate glass (BPSG) a polyimide, a doped or undoped quasi-siloxane spin-on glass (SOG), an inorganic spin-on Glass (ie methyl, ethyl, phenyl or butyl) or a doped or undoped silicate.

Die Schicht aus dem zugehörigen Material 654 kann beispielsweise unter Nutzung eines Ofens (oven), eines Heizgeräts (furnace) oder eines Aufbringungsreaktors auf eine Temperatur zum Absenken der Viskosität der Schicht aus dem zugehörigen Material 654 für einen Reflow der Schicht aus dem zugehörigen Material 654 erwärmt werden, wodurch bewirkt wird, dass die eine oder die mehreren InsGa1-sN-Saatschichten 656 zum wenigstens teilweise erfolgenden Relaxieren der Kristallgitterbelastung gebracht werden. Durch Absenken der Viskosität der Schicht aus dem zugehörigen Material 654 kann die Zugbelastung in der InsGa1-sN-Saatschicht 656 wenigstens teilweise relaxiert oder sogar beseitigt werden, wodurch eine InsGa1-sN-Saatschicht 656 gebildet wird, die einen Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström umfasst.The layer of the associated material 654 For example, by using an oven, a furnace, or an application reactor, it may be brought to a temperature to lower the viscosity of the layer of the associated material 654 for a reflow of the layer of the associated material 654 are heated, thereby causing the one or more In s Ga 1 -s N seed layers 656 for at least partially relaxing the crystal lattice loading. By lowering the viscosity of the layer of the associated material 654 can reduce the tensile load in the In s Ga 1-s N seed layer 656 at least partially relaxed or even eliminated, whereby an In s Ga 1 -s N seed layer 656 having a growth plane lattice parameter greater than or equal to about 3.189 angstroms.

Daher kann durch Relaxieren wenigstens eines Abschnittes der Gitterbelastung innerhalb des InsGa1-sN ein Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström in dem InsGa1-sN erreicht werden. Ein Aufwachsungsebenengitterparameter von größer oder gleich 3,189 Ångström kann der Gleichgewichtsaufwachsungsebenengitterkonstante für Wurtzit-GaN entsprechen. Daher können entsprechend einigen Ausführungsformen der Offenbarung eine oder mehrere GaN-Schichten, die an oder über den InsGa – 1sN-Schichten der vorliegenden Offenbarung ausgebildet sind, in einem belastungslosen Zustand, das heißt im Wesentlichen frei von Gitterbelastung, gebildet werden.Therefore, by relaxing at least a portion of the lattice strain within the In s Ga 1 -s N, a growth plane lattice parameter greater than or equal to about 3.189 angstroms can be achieved in the In s Ga 1 -s N. A growth plane lattice parameter greater than or equal to 3.189 angstroms may correspond to the equilibrium growth plane lattice constant for wurtzite GaN. Therefore, in accordance with some embodiments of the disclosure, one or more GaN layers formed on or over the In s Ga - 1 s N layers of the present disclosure may be formed in a no load, that is, substantially free of lattice loading.

Bei einer wenigstens teilweise erfolgenden Relaxation der einen oder mehreren InsGa1-sN-Saatschichten 656 können die InsGa1-sN-Saatschichten 656 auf ein Stützsubstrat übertragen werden, wobei im Wesentlichen das zugehörige Material 654 und das Opfersubstrat 652 entfernt werden können, um die Aufwachsungsschablone 113 zu bilden, wie in 1A und 6C gezeigt ist. Detaillierter und unter Verweis auf 6B und 6C dargestellt, kann die wenigstens teilweise relaxierte InsGa1-sN-Saatschicht 656 an einem Stützsubstrat 658 angebracht werden, und es können das Opfersubstrat 652 und das zugehörige Material 654 unter Verwendung von Verfahren wie beispielsweise einem oder mehreren von einem Laserabtragen (laser lift off), einem Nassätzen, einem Trockenätzen und einem chemisch-mechanisch Polieren, entfernt werden.With at least partial relaxation of the one or more In s Ga 1 -s N seed layers 656 may be the In s Ga 1-s N seed layers 656 be transferred to a support substrate, wherein substantially the associated material 654 and the sacrificial substrate 652 can be removed to the growth template 113 to form, as in 1A and 6C is shown. More detailed and with reference to 6B and 6C shown, the at least partially relaxed In s Ga 1 -s N seed layer 656 on a support substrate 658 can be attached, and it can be the victim substrate 652 and the associated material 654 using methods such as one or more of laser lift off, wet etching, dry etching, and chemical mechanical polishing.

Das Stützsubstrat 658 kann ein homogenes Material oder ein heterogenes (zusammengesetztes bzw. verbundartiges) Material umfassen. Bei nichtbeschränkenden Beispielen kann das Stützsubstrat 658 Saphir, Silizium, Gruppe-III-Arsenide, Quarz (SiO2), fixiertes bzw. geschmolzenes Siliziumoxidglas (SiO2), ein glaskeramisches Verbundmaterial (so beispielsweise dasjenige, das von Schott North America, Inc. aus Duryea, PA unter der Handelsbezeichnung ZERODUR® vertrieben wird), ein fixiertes bzw. geschmolzenes Siliziumoxidglasverbundmaterial (so beispielsweise SiO2-TiO2 oder Cu2-Al2O3-SiO2), Aluminiumnitrid (AlN) oder Siliziumkarbin (silicon carbine) (SiC) beinhalten.The support substrate 658 may comprise a homogeneous material or a heterogeneous (composite) material. In non-limiting examples, the support substrate 658 Sapphire, silicon, Group III arsenide, quartz (SiO 2 ), fused silica glass (SiO 2 ), a glass-ceramic composite (such as that available from Schott North America, Inc. of Duryea, PA under the tradename ZERODUR ® ), a fused silica glass composite material (such as SiO 2 -TiO 2 or Cu 2 -Al 2 O 3 -SiO 2 ), aluminum nitride (AlN) or silicon carbine (SiC).

Wie in 6C gezeigt ist, kann bei einigen Ausführungsformen die Aufwachsungsschablone 113 optional eine Schicht aus einem dielektrischen Material 660 beinhalten, die über dem Stützsubstrat 100 liegt. Die Schicht aus dem dielektrischen Material 660 kann optional über einer Hauptoberfläche des Stützsubstrates 658 oder der einen oder den mehreren InsGa1-sN-Saatschichten 656 gebildet werden, wobei das dielektrische Material 660 als Bondingschicht genutzt werden kann, um das Bonding der InsGa1-sN-Saatschicht 656 an dem Stützsubstrat 658 zu erleichtern. Die Schicht aus dem dielektrischen Material 660 kann beispielsweise Siliziumoxynitrid (SiON), Siliziumnitrid (Si3N4) oder Siliziumdioxid (SiO2) beinhalten und kann beispielsweise unter Verwendung einer chemischen Dampfaufbringung (CVD), einer physikalischen Dampfaufbringung (PVD) oder einer Atomschichtaufbringung (ALD) gebildet werden. Daher umfasst die Aufwachsungsschablone 113, wie in 1A und 6C gezeigt ist, ein Stützsubstrat 658 und eine InsGa1-sN-Saatschicht 656, die an dem Stützsubstrat 658 angeordnet ist.As in 6C In some embodiments, the growth template may be shown 113 optionally a layer of a dielectric material 660 which are above the support substrate 100 lies. The layer of the dielectric material 660 can optionally over a main surface of the support substrate 658 or the one or more In s Ga 1 -s N seed layers 656 are formed, wherein the dielectric material 660 can be used as the bonding layer to bond the In s Ga 1 -s N seed layer 656 to the support substrate 658 to facilitate. The layer of the dielectric material 660 For example, it may include silicon oxynitride (SiON), silicon nitride (Si 3 N 4 ), or silicon dioxide (SiO 2 ), and may be formed using, for example, chemical vapor deposition (CVD), physical vapor deposition (PVD), or atomic layer deposition (ALD). Therefore, the growth template includes 113 , as in 1A and 6C is shown, a support substrate 658 and an In s Ga 1 -s N seed layer 656 attached to the support substrate 658 is arranged.

Zusätzlich kann die InsGa1-sN-Saatschicht 656 über dem Stützsubstrat 658 derart gebildet werden, dass die Zusammensetzung der InsGa1-sN-Saatschicht 656 in einem Bereich 0,02 ≤ s ≤ 0,05 liegen kann. Bei einem nichtbeschränkenden Beispiel kann der Wert von s in der InsGa1-sN-Saatschicht 656 gleich etwa 0,03 sein. Darüber hinaus kann die InsGa1-sN-Saatschicht 656 eine Polaraufwachsungsebene 662 aufweisen, die einen Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström aufweist. Die InsGa1-sN-Saatschicht kann auch bis zu einer Gesamtschichtdicke Ts von größer als etwa 100 nm gebildet werden.In addition, the In s Ga 1 -s N seed layer 656 over the support substrate 658 be formed such that the composition of the In s Ga 1 -s N seed layer 656 in a range 0.02 ≤ s ≤ 0.05. In a non-limiting example, the value of s in the In s Ga 1 -s N seed layer 656 equal to about 0.03. In addition, the In s Ga 1-s N seed layer 656 a polar growth plane 662 having a growth plane lattice parameter greater than or equal to about 3.189 angstroms. The In s Ga 1 -s N seed layer may also be formed to a total layer thickness T s greater than about 100 nm.

Die Aufwachsungsschablone 113 bildet einen Abschnitt der Basisschicht 102 von 1A. Die Basisschicht kann bei einigen Ausführungsformen zudem eine GaN-Basisschicht 112 beinhalten, wobei die GaN-Basisschicht die Kristalleigenschaften der benachbarten InsGa1-sN-Saatschicht 656 erbt. Daher kann die GaN-Basisschicht 112 zudem eine Polaraufwachsungsebene, so beispielsweise eine Gallium-Polaraufwachsungsebene, mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström umfassen. The growth template 113 forms a section of the base layer 102 from 1A , The base layer may also include a GaN base layer in some embodiments 112 wherein the GaN base layer has the crystal properties of the adjacent In s Ga 1 -s N seed layer 656 inherits. Therefore, the GaN base layer 112 also comprise a polar growth plane, such as a gallium polar growth plane, having a growth plane lattice parameter greater than or equal to about 3.189 angstroms.

Die GaN-Basisschicht 112 kann wenigstens im Wesentlichen aus GaN (bis auf das Vorhandensein von Dotiermitteln) gebildet sein. Die GaN-Basisschicht 112 kann eine durchschnittliche Schichtdicke Tn von zwischen etwa 10 nm und etwa 3000 nm aufweisen oder bei einigen Ausführungsformen von zwischen etwa 10 nm und etwa 1000 nm aufweisen. Optional kann die GaN-Basisschicht 112 dotiert sein. Die GaN-Basisschicht 112 kann n-Typ-artig dotiert werden, indem eine Dotierung mit Elementen erfolgt, die Elektronendonatoren sind, so beispielsweise Silizium oder Germanium. Die Konzentration von Dotiermitteln in der GaN-Basisschicht 112 kann von etwa 3e17 cm–3 bis etwa 1e20 cm–3 oder bei einigen Ausführungsformen von etwa 5e17 cm–3 bis etwa 1e19 cm–3 reichen.The GaN base layer 112 may be formed at least substantially of GaN (except for the presence of dopants). The GaN base layer 112 may have an average layer thickness T n of between about 10 nm and about 3000 nm or, in some embodiments, of between about 10 nm and about 1000 nm. Optionally, the GaN base layer 112 be doped. The GaN base layer 112 can be n-type doped by doping with elements that are electron donors, such as silicon or germanium. The concentration of dopants in the GaN base layer 112 may range from about 3e 17 cm -3 to about 1e 20 cm -3, or in some embodiments from about 5e 17 cm -3 to about 1e 19 cm -3 .

Ein erster Elektrodenkontakt kann an einem Abschnitt der GaN-Basisschicht 112 nach dem Bilden einer oder mehrerer der anderen verschiedenen Schichten der InGaN umfassenden Halbleiterstruktur 100 gebildet werden, um eine Licht emittierende Vorrichtung aus der Halbleiterstruktur 100 herzustellen.A first electrode contact may be at a portion of the GaN base layer 112 after forming one or more of the other different layers of the InGaN-comprising semiconductor structure 100 are formed to a light-emitting device of the semiconductor structure 100 manufacture.

Die fertiggestellte Basisschicht 102 umfasst, wie in 1A dargestellt ist, die Aufwachsungsschablone 113, wie sie vorstehend beschrieben wurde, und die GaN-Basisschicht 112. Die verschiedenen Gruppe-III-Nitrid-Schichten der Halbleiterstruktur 100 können in einem Schicht-für-Schicht-Prozess, der nachstehend noch detaillierter beschrieben wird, aufgewachsen oder auf andere Weise gebildet werden. Bei einigen Ausführungsformen kann die Basisschicht 102 eine Basis umfassen, an der die anderen Schichten der Halbleiterstruktur 100 aufgewachsen oder auf andere Weise gebildet werden können. Damit können die verschiedenen Gruppe-III-Nitrid-Schichten der Halbleiterstruktur 100 nacheinander mit Beginn bei der Basisschicht 102 und mit Bewegung in einer Richtung von links nach rechts bezüglich der Perspektive von 1A aufgewachsen oder auf andere Weise aufeinanderfolgend gebildet werden. Die Struktur kann indes tatsächlich auch derart orientiert sein, dass die Basisschicht 102 während der Herstellung am Boden bzw. der Unterseite angeordnet ist. Mit anderen Worten, die Struktur kann um 90° im Gegenuhrzeigersinn bezüglich der Orientierung von 1A während der Herstellung orientiert sein.The finished base layer 102 includes, as in 1A is shown, the growth template 113 as described above and the GaN base layer 112 , The different group III nitride layers of the semiconductor structure 100 may be grown or otherwise formed in a layer-by-layer process, which will be described in more detail below. In some embodiments, the base layer 102 a base on which the other layers of the semiconductor structure 100 grown up or otherwise formed. Thus, the various group III nitride layers of the semiconductor structure 100 one after the other at the beginning of the base layer 102 and with movement in a direction from left to right with respect to the perspective of 1A grown or otherwise formed in succession. The structure, however, may actually be oriented such that the base layer 102 is arranged on the bottom or the underside during production. In other words, the structure can be rotated 90 ° counterclockwise with respect to the orientation of 1A be oriented during production.

Wie nachstehend detailliert erläutert wird, ist der Aktivbereich 106 zwischen der Basisschicht 102 und der p-Typ-Kontaktschicht 104 angeordnet. Der Aktivbereich 106 umfasst wenigstens eine InGaN-Quellschicht 114 und wenigstens eine InGaN-Barriereschicht 116. Bei einigen Ausführungsformen kann der Aktivbereich 106 wenigstens im Wesentlichen aus InGaN (bis auf das Vorhandensein von Dotiermitteln) gebildet sein, wobei der Indiumgehalt der InGaN-Quellschicht 114 durchweg bzw. streng größer als der Indiumgehalt der InGaN-Barriereschicht 116 ist. Insbesondere kann der Aktivbereich 106 wenigstens eine Quellschicht 114 umfassen, die InwGa1-wN mit 0,10 ≤ w ≤ 0,40 oder bei einigen Ausführungsformen mit 0,12 ≤ w ≤ 0,25 oder bei anderen Ausführungsformen mit w gleich etwa 0,14 umfasst. Der Aktivbereich 106 umfasst zudem wenigstens eine Barriereschicht 116, die InbGa1-bN mit b < w und mit 0,01 ≤ b ≤ 0,10 oder bei einigen Ausführungsformen mit 0,03 ≤ b ≤ 0,08 oder bei weiteren Ausführungsformen mit b gleich etwa 0,05 umfasst. Bei einigen Ausführungsformen kann die InGaN-Barriereschicht 116 nahe an (beispielsweise direkt benachbart zu) der wenigstens einen InGaN-Quellschicht 114 befindlich sein.As will be explained in detail below, the active area is 106 between the base layer 102 and the p-type contact layer 104 arranged. The active area 106 comprises at least one InGaN source layer 114 and at least one InGaN barrier layer 116 , In some embodiments, the active area 106 at least essentially InGaN (except for the presence of dopants), the indium content of the InGaN swelling layer 114 consistently or strictly greater than the indium content of the InGaN barrier layer 116 is. In particular, the active area 106 at least one source layer 114 which includes In w Ga 1-w N with 0.10 ≤ w ≤ 0.40 or in some embodiments with 0.12 ≤ w ≤ 0.25 or in other embodiments with w equals approximately 0.14. The active area 106 also includes at least one barrier layer 116 which comprises In b Ga 1 -b N with b <w and with 0.01 ≤ b ≤ 0.10 or in some embodiments with 0.03 ≤ b ≤ 0.08 or in other embodiments with b equal to approximately 0.05 , In some embodiments, the InGaN barrier layer 116 close to (for example, directly adjacent to) the at least one InGaN source layer 114 be located.

Der Aktivbereich 106 der Halbleiterstruktur ist bei der Herstellung als Licht emittierende Vorrichtung, so beispielsweise als Licht emittierende Diode (LED), derjenige Bereich der Halbleiterstruktur, in dem Elektronen und Löcher miteinander zur Erzeugung von Photonen rekombinieren, die von der LED emittiert werden. Bei einigen Ausführungsformen werden die Photonen in Form von sichtbarem Licht emittiert. Wenigstens ein Teil des sichtbaren Lichtes kann eine Wellenlänge oder Wellenlängen innerhalb eines Bereiches des elektromagnetischen Strahlungsspektrums aufweisen, der sich von etwa 380 nm bis etwa 560 nm erstreckt.The active area 106 For example, when fabricated as a light emitting device, such as a light emitting diode (LED), the semiconductor structure is that portion of the semiconductor structure in which electrons and holes recombine with each other to produce photons emitted from the LED. In some embodiments, the photons are emitted in the form of visible light. At least a portion of the visible light may have a wavelength or wavelengths within a range of the electromagnetic radiation spectrum extending from about 380 nm to about 560 nm.

Wie vorstehend erwähnt worden ist, umfasst der Aktivbereich 106 der Halbleiterstruktur 100 eine oder mehrere InGaN-Quellschichten 114 und eine oder mehrere InGaN-Barriereschichten 116 und kann wenigstens im Wesentlichen aus InGaN (bis auf das Vorhandensein von Dotiermitteln) bei einigen Ausführungsformen gebildet sein. Damit kann der Aktivbereich 106 im Wesentlichen aus InGaN bei einigen Ausführungsformen bestehen. Der Aktivbereich 106 umfasst ein oder mehrere Paare von benachbarten Schichten, die eine Quellschicht 114 und eine Barriereschicht 116 beinhalten, wobei jede Quellschicht 114 InwGa1-wN mit 0,10 ≤ w ≤ 0,40 umfasst und wobei jede Barriereschicht 116 InbGa1-bN mit 0,01 ≤ b ≤ 0,10 und b < w umfasst.As mentioned above, the active area comprises 106 the semiconductor structure 100 one or more InGaN source layers 114 and one or more InGaN barrier layers 116 and may be at least substantially formed of InGaN (except for the presence of dopants) in some embodiments. This can be the active area 106 consist essentially of InGaN in some embodiments. The active area 106 includes one or more pairs of adjacent layers that form a source layer 114 and a barrier layer 116 include, with each source layer 114 In w Ga 1-w N with 0.10 ≤ w ≤ 0.40 and where each barrier layer 116 In b Ga 1-b N with 0.01 ≤ b ≤ 0.10 and b <w.

Bei der in 1A und 1B dargestellten Ausführungsform beinhaltet der Aktivbereich 106 der Halbleiterstruktur 100 ein Paar von Aktivschichten (Quellschicht 114 und Barriereschicht 116), obwohl bei zusätzlichen Ausführungsformen der Aktivbereich 106 der Halbleiterstruktur 100 auch mehr als ein Paar von Aktivschichten beinhalten kann. Der Aktivbereich 106 der Halbleiterstruktur 100 kann beispielsweise 1 bis 25 benachbarte Paare von Aktivschichten beinhalten, wobei jedes Paar eine Quellschicht 114 und eine Barriereschicht 116 beinhaltet, sodass der Aktivbereich 106 einen Stapel von abwechselnden Quellschichten 114 und Barriereschichten 116 (bei Ausführungsformen, die mehr als ein Paar beinhalten) beinhaltet. Es sollte jedoch einsichtig sein, dass die Anzahl von Barriereschichten 116 gegebenenfalls auch nicht gleich der Anzahl der Quellschichten 114 ist. Die Quellschichten 114 können voneinander durch die Barriereschichten 116 getrennt sein. Damit kann bei einigen Ausführungsformen die Anzahl von Barriereschichten 116 größer als die Anzahl von Quellschichten 114, jedoch auch gleich dieser oder kleiner als diese sein. At the in 1A and 1B illustrated embodiment includes the active area 106 the semiconductor structure 100 a pair of active layers (swelling layer 114 and barrier layer 116 ), although in additional embodiments the active area 106 the semiconductor structure 100 may also involve more than one pair of active layers. The active area 106 the semiconductor structure 100 For example, it may include 1 to 25 adjacent pairs of active layers, each pair being a source layer 114 and a barrier layer 116 includes, so the active area 106 a stack of alternating swelling layers 114 and barrier layers 116 (in embodiments involving more than one pair). It should be understood, however, that the number of barrier layers 116 if necessary, not equal to the number of source layers 114 is. The source layers 114 can from each other through the barrier layers 116 be separated. Thus, in some embodiments, the number of barrier layers 116 greater than the number of source layers 114 , but also equal to this or less than this.

Wie weiterhin in 1A dargestellt ist, kann jede Quellschicht 114 eine durchschnittliche Schichtdicke Tw von zwischen etwa 1 nm und etwa 1000 nm, zwischen etwa 1 nm und etwa 100 nm oder auch zwischen etwa 1 nm und etwa 10 nm aufweisen. Die Quellschichten 114 können bei einigen Ausführungsformen Quantenquellen umfassen. Bei derartigen Ausführungsformen kann jede Quellschicht 114 eine durchschnittliche Schichtdicke Tw von etwa 10 nm oder weniger aufweisen. Bei anderen Ausführungsformen können die Quellschichten 114 auch keine Quantenquellen umfassen, wobei jede Quellschicht 114 eine durchschnittliche Schichtdicke Tw von größer als etwa 10 nm aufweist. Bei derartigen Ausführungsformen kann der Aktivbereich 106 etwas umfassen, das im Stand der Technik als „doppelte Heterostrukturen” (double heterostructures) bezeichnet wird. Jede Barriereschicht 116 kann eine durchschnittliche Schichtdicke TB von zwischen etwa 1 nm und etwa 50 nm oder auch zwischen etwa 1 nm und etwa 10 nm aufweisen, obwohl die Barriereschichten 116 bei anderen Ausführungsformen auch dicker sein können.As continues in 1A can represent any source layer 114 have an average layer thickness T w of between about 1 nm and about 1000 nm, between about 1 nm and about 100 nm, or between about 1 nm and about 10 nm. The source layers 114 may include quantum wells in some embodiments. In such embodiments, each source layer 114 have an average layer thickness T w of about 10 nm or less. In other embodiments, the swelling layers 114 also do not include quantum sources, with each source layer 114 has an average layer thickness T w greater than about 10 nm. In such embodiments, the active area 106 include what is known in the art as "double heterostructures". Every barrier layer 116 may have an average layer thickness T B of between about 1 nm and about 50 nm, or between about 1 nm and about 10 nm, although the barrier layers 116 in other embodiments may also be thicker.

Eine oder beide von den Quellschichten 114 und den Barriereschichten 116 können dotiert sein. So können beispielsweise eine oder beide von den Quellschichten 114 und den Barriereschichten 116 n-Typ-artig dotiert werden, indem eine Dotierung mit Elementen erfolgt, die Elektronendonatoren sind, so beispielsweise Silizium oder Germanium. Die Konzentration von Dotiermitteln in den Quellschichten 114 kann von etwa 3e17 cm–3 bis etwa 1e19 cm–3 oder von etwa 3e17 cm–3 bis etwa 5e17 cm–3 bei einigen Ausführungsformen reichen. Auf ähnliche Weise kann die Konzentration von Dotiermitteln in den Barriereschichten 116 von etwa 3e17 cm–3 bis etwa 1e19 cm–3 oder von etwa 1e18 cm–3 bis etwa 3e18 cm–3 bei einigen Ausführungsformen reichen.One or both from the source layers 114 and the barrier stories 116 can be doped. For example, one or both of the source layers 114 and the barrier stories 116 n-type doped by doping with elements that are electron donors, such as silicon or germanium. The concentration of dopants in the swelling layers 114 may range from about 3e 17 cm -3 to about 1e 19 cm -3 or from about 3e 17 cm -3 to about 5e 17 cm -3 in some embodiments. Similarly, the concentration of dopants in the barrier layers 116 from about 3e 17 cm -3 to about 1e 19 cm -3 or from about 1e 18 cm -3 to about 3e 18 cm -3 in some embodiments.

Eine oder beide von den Quellschichten 114 und den Barriereschichten 116 können eine Wurtzit-Kristallstruktur aufweisen. Zusätzlich können bei einigen Ausführungsformen eine oder beide von den Quellschichten 114 und den Barriereschichten 116 eine Polaraufwachsungsoberfläche, so beispielsweise eine Gallium-Polaraufwachsungsoberfläche, aufweisen, die eine durchschnittliche Gitterkonstante in der Aufwachsungsebene parallel zur Grenzfläche oder den Grenzflächen zwischen den Quellschichten 114 und den Barriereschichten 116 aufweist, die größer oder gleich etwa 3,189 Ångström ist. Insbesondere kann bei einigen Ausführungsformen die durchschnittliche Aufwachsungsebenengitterkonstante c zwischen etwa 3,189 Ångström und etwa 3,2 Ångström liegen.One or both from the source layers 114 and the barrier stories 116 may have a wurtzite crystal structure. In addition, in some embodiments, one or both of the swelling layers 114 and the barrier stories 116 a polar growth surface, such as a gallium polar growth surface, having an average lattice constant in the growth plane parallel to the interface or interfaces between the source layers 114 and the barrier stories 116 which is greater than or equal to about 3.189 angstroms. In particular, in some embodiments, the average growth level lattice constant c may be between about 3.189 angstroms and about 3.2 angstroms.

Der Aktivbereich 106, der wenigstens eine Quellschicht und wenigstens eine Barriereschicht umfasst, kann eine durchschnittliche Gesamtdicke in einem Bereich zwischen etwa 40 nm und etwa 1000 nm, in einem Bereich zwischen etwa 40 nm und etwa 750 nm oder auch in einem Bereich zwischen etwa 40 nm und etwa 200 nm aufweisen.The active area 106 having at least one swelling layer and at least one barrier layer, may have an average total thickness in a range between about 40 nm and about 1000 nm, in a range between about 40 nm and about 750 nm, or even in a range between about 40 nm and about 200 nm.

Wie weiterhin in 1A dargestellt ist, kann die Halbleiterstruktur 100 optional zusätzliche Schichten zwischen dem Aktivbereich 106 und der p-Typ-Kontaktschicht 104 und/oder zwischen dem Aktivbereich 106 und der Basisschicht 102 beinhalten. Die Halbleiterstruktur 100 kann bei einigen Ausführungsformen beispielsweise eine Abstandshalterschicht 118 zwischen dem Aktivbereich 106 und der Basisschicht 102 beinhalten.As continues in 1A is shown, the semiconductor structure 100 optional additional layers between the active area 106 and the p-type contact layer 104 and / or between the active area 106 and the base layer 102 include. The semiconductor structure 100 For example, in some embodiments, a spacer layer may be used 118 between the active area 106 and the base layer 102 include.

Die optionale Abstandshalterschicht 118 kann eine Schicht aus InspGa1-spN mit 0,01 ≤ sp ≤ 0,10 oder mit 0,03 ≤ sp ≤ 0,06 oder mit sp gleich etwa 0,05 umfassen. Die Abstandshalterschicht 118 kann dafür verwendet werden, einen allmählicheren Übergang zwischen der Basisschicht 102 und den Schichten des Aktivbereiches 106, der eine andere Zusammensetzung (also einen anderen Gitterparameter) relativ zu der GaN-Basisschicht 112 aufweist, bereitzustellen. Damit kann die InspGa1-spN-Abstandshalterschicht 118 direkt zwischen der Basisschicht 102 und dem Aktivbereich 106 bei einigen Ausführungsformen angeordnet sein. Durch Bereitstellen eines allmählicheren Übergangs zwischen der Basisschicht 102 und dem Aktivbereich 106 können Belastungen innerhalb des Kristallgitters der verschiedenen Schichten aus InGaN und damit Defekte infolge derartiger Belastungen verringert werden. Die InspGa1-spN-Abstandshalterschicht 118 kann eine durchschnittliche Schichtdicke Tsp von zwischen etwa 1 nm und etwa 100 nm oder zwischen etwa 1 nm und etwa 25 nm aufweisen. Bei einem bestimmten nichtbeschränkenden Beispiel kann die durchschnittliche Schichtdicke Tsp gleich etwa 10 nm sein.The optional spacer layer 118 may comprise a layer of In sp Ga 1 -sp N with 0.01 ≦ sp ≦ 0.10 or with 0.03 ≦ sp ≦ 0.06 or with sp equal to about 0.05. The spacer layer 118 can be used for a more gradual transition between the base layer 102 and the layers of the active area 106 which has a different composition (that is, a different lattice parameter) relative to the GaN base layer 112 has to provide. Thus, the In sp Ga 1-sp N spacer layer 118 directly between the base layer 102 and the active area 106 arranged in some embodiments. By providing a more gradual transition between the base layer 102 and the active area 106 For example, stresses within the crystal lattice of the various layers of InGaN and thus defects due to such stresses can be reduced. The In sp Ga 1-sp N spacer layer 118 can a average layer thickness T sp of between about 1 nm and about 100 nm or between about 1 nm and about 25 nm. In a particular non-limiting example, the average layer thickness T sp may be equal to about 10 nm.

Optional kann die InspGa1-spN-Abstandshalterschicht 118 dotiert sein. Die InspGa1-spN-Abstandshalterschicht 118 kann beispielsweise n-Typ-artig dotiert werden, indem eine Dotierung mit Elementen erfolgt, die Elektronendonatoren sind, so beispielsweise Silizium oder Germanium. Die Konzentration von Dotiermitteln in der Abstandshalterschicht 118 kann von etwa 3e17 cm–3 bis etwa 1e19 cm–3 reichen. Bei einem besonderen nichtbeschränkenden Beispiel kann die Konzentration der Dotiermittel in der Abstandshalterschicht 118 gleich etwa 2e18 cm–3 sein.Optionally, the In sp Ga 1 -sp N spacer layer 118 be doped. The In sp Ga 1-sp N spacer layer 118 For example, it can be n-type doped by doping with elements that are electron donors, such as silicon or germanium. The concentration of dopants in the spacer layer 118 may range from about 3e 17 cm -3 to about 1e 19 cm -3 . In a particular non-limiting example, the concentration of dopants in the spacer layer 118 be equal to about 2e 18 cm -3 .

Wie weiterhin in 1A dargestellt ist, kann die Halbleiterstruktur 100 des Weiteren eine optionale IncpGa1-cpN-Kappenschicht 120 beinhalten, die zwischen dem Aktivbereich 106 und der p-Typ-Kontaktschicht 104 angeordnet ist. Die optionale IncpGa1-cpN-Kappenschicht 120 kann eine Schicht aus IncpGa1-cpN mit 0,01 ≤ cp ≤ 0,10 oder mit 0,03 ≤ cp ≤ 0,07 umfassen. Bei einem besonderen nichtbeschränkenden Beispiel kann der Wert von cp gleich etwa 0,05 sein. Die IncpGa1-cpN-Kappenschicht 120 kann dafür verwendet werden, die Lösung und/oder Verdampfung von Indium in den darunter liegenden Schichten des Aktivbereiches 106 beim nachfolgenden Bearbeiten bei erhöhten Temperaturen zu vermeiden, und/oder kann dieselbe Funktion wie eine Abstandshalterschicht wahrnehmen.As continues in 1A is shown, the semiconductor structure 100 furthermore, an optional In cp Ga 1-cp N capping layer 120 involve between the active area 106 and the p-type contact layer 104 is arranged. The optional In cp Ga 1-cp N cap layer 120 may comprise a layer of In cp Ga 1-cp N at 0.01 ≤ cp ≤ 0.10 or at 0.03 ≤ cp ≤ 0.07. In a particular non-limiting example, the value of cp may be equal to about 0.05. The In cp Ga 1-cp N cap layer 120 may be used to prevent the dissolution and / or evaporation of indium in the underlying layers of the active region 106 during subsequent processing at elevated temperatures, and / or may perform the same function as a spacer layer.

Die IncpGa1-cpN-Kappenschicht 120 kann eine durchschnittliche Schichtdicke Tcp von zwischen etwa 1 nm und etwa 100 nm oder zwischen etwa 1 nm und etwa 25 nm aufweisen. Bei einem nichtbeschränkenden Beispiel kann Tcp gleich etwa 10 nm sein. Optional kann die Kappenschicht 120 dotiert sein. So kann die Kappenschicht 120 beispielsweise p-Typ-artig dotiert werden, indem eine Dotierung mit Elementen erfolgt, die Elektronenakzeptoren sind, so beispielsweise Magnesium, Zink und Kohlenstoff. Bei anderen Ausführungsformen kann die Kappenschicht 120 n-Typ-artig dotiert sein. Die Konzentration von Dotiermitteln in der Kappenschicht 120 kann von etwa 3e17 cm–3 bis etwa 1e19 cm–3 oder von etwa 1e18 cm–3 bis etwa 5e18 cm–3 reichen. Bei einem besonderen nichtbeschränkenden Beispiel kann die Konzentration von Dotiermitteln in der Kappenschicht 120 bei einigen Ausführungsformen gleich etwa 2e18 cm–3 sein.The In cp Ga 1-cp N cap layer 120 may have an average layer thickness T cp of between about 1 nm and about 100 nm or between about 1 nm and about 25 nm. In a non-limiting example, T cp may be equal to about 10 nm. Optionally, the cap layer 120 be doped. So can the cap layer 120 For example, p-type doping may be done by doping with elements that are electron acceptors, such as magnesium, zinc and carbon. In other embodiments, the cap layer 120 be doped n-type-like. The concentration of dopants in the cap layer 120 may range from about 3e 17 cm -3 to about 1e 19 cm -3 or from about 1e 18 cm -3 to about 5e 18 cm -3 . In a particular non-limiting example, the concentration of dopants in the cap layer 120 equal to about 2e 18 cm -3 in some embodiments.

Die Halbleiterstruktur 100 der vorliegenden Offenbarung kann des Weiteren eine oder mehrere Elektronensperrschichten (Electron Blocking Layers EBLs) beinhalten, die zwischen dem Aktivbereich 106 und der p-Typ-Kontaktschicht 104 angeordnet sind. Derartige Elektronensperrschichten können ein Material umfassen, in dem das Energieniveau der Bandkante des Leitungsbandes im Vergleich zur Bandkante des Leitungsbandes in dem Aktivbereich 106 vergleichsweise hoch ist, was dazu dienen kann, Elektronen auf das Innere des Aktivbereiches 106 einzugrenzen und einen Overflow der Träger aus dem Aktivbereich 106 zu verhindern.The semiconductor structure 100 The present disclosure may further include one or more electron blocking layers (EBLs) disposed between the active region 106 and the p-type contact layer 104 are arranged. Such electron blocking layers may comprise a material in which the energy level of the band edge of the conduction band compared to the band edge of the conduction band in the active region 106 is comparatively high, which can serve to electrons to the interior of the active area 106 narrow down and overflow the wearer from the asset area 106 to prevent.

Bei einem nichtbeschränkenden Beispiel stellt 1A eine Elektronensperrschicht 108 dar, die an einer Seite der Kappenschicht 120 entgegengesetzt bzw. gegenüberliegend zu dem Aktivbereich 106 angeordnet ist. Bei Ausführungsformen, die eine p-Typ-Bulkschicht 110, wie in 1A gezeigt ist, beinhalten, kann die Elektronensperrschicht 108 direkt zwischen der Kappenschicht 120 und der p-Typ-Bulkschicht 110 angeordnet sein.In a non-limiting example 1A an electron barrier layer 108 which is on one side of the cap layer 120 opposite or opposite to the active area 106 is arranged. In embodiments, a p-type bulk layer 110 , as in 1A can be shown, the electron barrier layer 108 directly between the cap layer 120 and the p-type bulk layer 110 be arranged.

Die Elektronensperrschicht 108 umfasst ein Gruppe-III-Nitrid. Bei einem nichtbeschränkenden Beispiel kann die Elektronensperrschicht 108 wenigstens im Wesentlichen aus IneGa1-eN (bis auf das Vorhandensein von Dotiermitteln) mit 0,00 ≤ e ≤ 0,02 und kann bei einigen Ausführungsformen wenigstens im Wesentlichen aus GaN (bis auf das Vorhandensein von Dotiermitteln) gebildet sein. Bei weiteren Ausführungsformen kann die Elektronensperrschicht 108 wenigstens im Wesentlichen aus AleGa1-eeN mit 0,00 ≤ e ≤ 0,20 gebildet sein. Bei einigen Ausführungsformen kann die Elektronensperrschicht 108 wenigstens im Wesentlichen aus AleGa1-eeN (bis auf das Vorhandensein von Dotiermitteln) gebildet sein.The electron barrier layer 108 includes a Group III nitride. In one non-limiting example, the electron barrier layer 108 at least substantially In e Ga 1 -e N (except for the presence of dopants) of 0.00 ≦ e ≦ 0.02, and in some embodiments may be at least substantially GaN (except for the presence of dopants). In further embodiments, the electron barrier layer 108 at least substantially Al e Ga 1 e eN be formed with 0.00 ≤ e ≤ 0.20. In some embodiments, the electron-blocking layer 108 at least substantially Al e Ga 1-e eN be formed (except for the presence of dopants).

Die Elektronensperrschicht 108 kann p-Typ-artig mit einem oder mehreren Dotiermitteln dotiert sein, die aus einer Gruppe ausgewählt sind, die aus Magnesium, Zink und Kohlenstoff besteht. Die Konzentration der einen oder mehreren Dotiermittel innerhalb der Elektronensperrschicht 108 kann in einem Bereich liegen, der sich von etwa 1e17 cm–3 bis etwa 1e21 cm–3 erstreckt, oder kann bei einigen Ausführungsformen gleich etwa 3e19 cm–3 sein. Bei einigen Ausführungsformen kann die Elektronensperrschicht 108 eine durchschnittliche Schichtdicke Te in einem Bereich aufweisen, der sich von etwa 5 nm bis etwa 50 nm erstreckt, oder kann bei einigen Ausführungsformen eine durchschnittliche Schichtdicke Te gleich etwa 20 nm aufweisen.The electron barrier layer 108 may be p-type doped with one or more dopants selected from a group consisting of magnesium, zinc and carbon. The concentration of the one or more dopants within the electron barrier layer 108 may be in a range extending from about 1e 17 cm -3 to about 1e 21 cm -3 , or may be equal to about 3e 19 cm -3 in some embodiments. In some embodiments, the electron-blocking layer 108 an average film thickness T e comprise in a range extending from about 5 nm to about 50 nm, or may in some embodiments comprise about 20 nm, an average film thickness T e equal.

Bei weiteren Ausführungsformen der Halbleiterstruktur 100 der vorliegenden Offenbarung kann die Halbleiterstruktur 100 eine Elektronensperrschicht ähnlich zu der Elektronensperrschicht 108 aufweisen, wobei jedoch die Elektronensperrschicht eine Supergitterstruktur aufweist, die abwechselnde Schichten aus verschiedenen Materialien, wie in dem Ausschnitt 122 von 1A dargestellt ist, umfasst. So kann die Elektronensperrschicht 108 beispielsweise eine Supergitterstruktur aufweisen, die abwechselnde Schichten aus GaN 124 und IneGa1-eN 124 mit 0,01 ≤ e ≤ 0,02 umfasst. Bei weiteren Ausführungsformen kann die Elektronensperrschicht eine Supergitterstruktur aufweisen, die abwechselnde Schichten aus GaN 124 und AleGa1-eeN 126 mit 0,01 ≤ e ≤ 0,20 umfasst. Jede der Schichten in derartigen Supergitterstrukturen kann eine durchschnittliche Schichtdicke von etwa 1 nm bis etwa 20 nm aufweisen. In further embodiments of the semiconductor structure 100 According to the present disclosure, the semiconductor structure 100 an electron-blocking layer similar to the electron-blocking layer 108 however, the electron barrier layer has a superlattice structure comprising alternating layers of different materials as in the cutout 122 from 1A is shown. So can the electron barrier layer 108 For example, have a superlattice structure, the alternating layers of GaN 124 and In e Ga 1-e N 124 with 0.01 ≤ e ≤ 0.02. In further embodiments, the electron-blocking layer may comprise a superlattice structure comprising alternating layers of GaN 124 and Al e Ga 1-e eN 126 with 0.01 ≤ e ≤ 0.20. Each of the layers in such superlattice structures may have an average layer thickness of from about 1 nm to about 20 nm.

Wie vorstehend erwähnt worden ist, kann die Halbleiterstruktur 100 der vorliegenden Offenbarung des Weiteren eine p-Typ-Bulkschicht 110 beinhalten, die zwischen der Elektronensperrschicht 108 und der p-Typ-Kontaktschicht 104 angeordnet ist. Derartige p-Typ-Bulkschichten können p-dotiertes Gruppe-III-Nitrid-Material, so beispielsweise p-dotiertes InpGa1-pN, umfassen. Derartige p-Typ-Bulkschichten können beispielsweise als Quelle von Lochträgern sowie zur Förderung der elektrischen Leitung und der Lichtextraktion zu dem aktiven Bereich 106 hin und von diesem weg verwendet werden. Die Einbeziehung von Indium in die p-Typ-Bulkschicht 110 ist aus Gründen des Trägerflusses sowie zur Eingrenzung der Träger auf das Innere des Aktivbereiches hilfreich.As mentioned above, the semiconductor structure 100 Further, according to the present disclosure, a p-type bulk layer 110 involve, between the electron barrier layer 108 and the p-type contact layer 104 is arranged. Such p-type bulk layers may comprise p-doped group III nitride material, such as p-doped In p Ga 1 -p N. Such p-type bulk layers can be used, for example, as a source of hole carriers as well as for promoting electrical conduction and light extraction to the active region 106 be used towards and away from this. The inclusion of indium in the p-type bulk layer 110 is helpful for reasons of carrier flow as well as to confine the wearer to the interior of the active area.

Die p-Typ-Bulkschicht 110 kann wenigstens im Wesentlichen aus InpGa1-pN (bis auf das Vorhandensein von Dotiermitteln) mit 0,00 ≤ p ≤ 0,08 und vorzugsweise mit 0,01 ≤ p ≤ 0,08 gebildet sein. Bei einem bestimmten nichtbeschränkenden Beispiel kann die p-Typ-Bulkschicht 110 wenigstens im Wesentlichen aus InpGa1-pN mit p gleich etwa 0,02 gebildet sein. Die p-Typ-Bulkschicht 110 kann p-Typ-artig mit einem oder mehreren Dotiermitteln dotiert sein, die aus einer Gruppe ausgewählt sind, die aus Magnesium, Zink und Kohlenstoff besteht. Die Konzentration der einen oder mehreren Dotiermittel innerhalb der p-Typ-Bulkschicht 110 kann in einem Bereich sein, der sich von etwa 1e17 cm–3 bis etwa 1e21 cm–3 erstreckt. Bei einem bestimmten nichtbeschränkenden Beispiel kann die Konzentration von Dotiermitteln in der p-Typ-Bulkschicht 110 gleich etwa 3e19 cm–3 sein. Bei einigen Ausführungsformen kann die p-Typ-Bulkschicht 110 eine durchschnittliche Schichtdicke Tp in einem Bereich sein, der sich von etwa 50 nm bis etwa 600 nm erstreckt. Bei einem bestimmten nichtbeschränkenden Beispiel kann die p-Typ-Bulkschicht 110 eine durchschnittliche Schichtdicke Tp gleich etwa 175 nm aufweisen.The p-type bulk layer 110 may be at least substantially formed of In p Ga 1 -p N (except for the presence of dopants) of 0.00 ≦ p ≦ 0.08 and preferably 0.01 ≦ p ≦ 0.08. In a particular non-limiting example, the p-type bulk layer 110 at least substantially formed of In p Ga 1 -p N with p equal to about 0.02. The p-type bulk layer 110 may be p-type doped with one or more dopants selected from a group consisting of magnesium, zinc and carbon. The concentration of the one or more dopants within the p-type bulk layer 110 may be in a range extending from about 1e 17 cm -3 to about 1e 21 cm -3 . In a particular non-limiting example, the concentration of dopants in the p-type bulk layer 110 be equal to about 3e 19 cm -3 . In some embodiments, the p-type bulk layer 110 an average layer thickness T p in a range extending from about 50 nm to about 600 nm. In a particular non-limiting example, the p-type bulk layer 110 have an average layer thickness T p equal to about 175 nm.

Die Halbleiterstruktur 100 kann des Weiteren eine p-Typ-Kontaktschicht 104 beinhalten, die an einer Seite der p-Typ-Bulkschicht 110 entgegengesetzt bzw. gegenüberliegend zu der Elektronensperrschicht 108 angeordnet ist. Die p-Typ-Kontaktschicht 104 kann ein Gruppe-III-Nitrid umfassen. Derartige p-Typ-Kontaktschichten können beispielsweise zur Verbesserung der Leitung von Löchern in den Aktivbereich 106 hinein verwendet werden. Die p-Typ-Kontaktschicht 104 kann eine höhere Konzentration eines oder mehrerer Dotiermittel, so beispielsweise von p-Typ-Dotiermitteln aufweisen, um so den elektrischen Widerstand eines Elektrodenkontaktes zu begrenzen, der sich über einem Abschnitt der p-Typ-Kontaktschicht während der Herstellung einer Licht emittierenden Vorrichtung aus der Halbleiterstruktur 100 bildet.The semiconductor structure 100 Further, a p-type contact layer 104 include, on one side of the p-type bulk layer 110 opposite or opposite to the electron barrier layer 108 is arranged. The p-type contact layer 104 may include a Group III nitride. Such p-type contact layers can be used, for example, to improve the conduction of holes in the active region 106 be used in it. The p-type contact layer 104 may comprise a higher concentration of one or more dopants, such as p-type dopants, so as to limit the electrical resistance of an electrode contact extending over a portion of the p-type contact layer during the fabrication of a light emitting device from the semiconductor structure 100 forms.

Bei einem nichtbeschränkenden Beispiel kann die p-Typ-Kontaktschicht 104 IncGa1-cN umfassen, das p-Typ-artig dotiert ist. So kann die p-Typ-Kontaktschicht 104 beispielsweise wenigstens im Wesentlichen aus IncGa1-cN mit 0,01 ≤ c ≤ 0,10 (bis auf das Vorhandensein von Dotiermitteln) gebildet sein, und es kann bei einigen Ausführungsformen die p-Typ-Kontaktschicht 104 wenigstens im Wesentlichen aus GaN (bis auf das Vorhandensein von Dotiermitteln) gebildet sein. Das Einbeziehen von Indium in die p-Typ-Kontaktschicht 104 ist dahingehend von Vorteil, dass es die zu der Metallelektrode vorhandene Energiebarriere verringern kann, die an der Vorrichtung infolge einer niedrigeren Betriebsspannung für die Vorrichtung entsteht. Die p-Typ-Kontaktschicht 104 kann p-Typ-artig mit einem oder mehreren Dotiermitteln dotiert sein, die aus einer Gruppe ausgewählt sind, die aus Magnesium, Zink und Kohlenstoff besteht. Die Konzentration der einen oder mehreren Dotiermittel innerhalb der p-Typ-Kontaktschicht 104 kann in einem Bereich sein, der sich von etwa 1e17 cm–3 bis etwa 1e21 cm–3 erstreckt. Bei einem besonderen nichtbeschränkenden Beispiel kann die Konzentration des einen oder der mehreren Dotiermittel innerhalb der p-Typ-Kontaktschicht 104 gleich etwa 1e20 cm–3 sein. Die p-Typ-Kontaktschicht 104 kann eine durchschnittliche Schichtdicke Tc in einem Bereich aufweisen, der sich von etwa 2 nm bis etwa 50 nm erstreckt. Bei einem besonderen nichtbeschränkenden Beispiel kann die p-Typ-Kontaktschicht 104 eine durchschnittliche Schichtdicke Tc gleich etwa 15 nm aufweisen. Wie in 1A gezeigt ist, kann die p-Typ-Kontaktschicht 104 direkt an der p-Typ-Kontaktschicht 110 gebildet sein.In a non-limiting example, the p-type contact layer 104 In c Ga 1-c N, which is p-type doped. So can the p-type contact layer 104 For example, at least substantially In c Ga 1 -c N may be formed with 0.01 ≦ c ≦ 0.10 (except for the presence of dopants), and in some embodiments may be the p-type contact layer 104 at least substantially GaN (except for the presence of dopants) may be formed. The inclusion of indium in the p-type contact layer 104 is advantageous in that it can reduce the energy barrier to the metal electrode that results from the device due to a lower operating voltage for the device. The p-type contact layer 104 may be p-type doped with one or more dopants selected from a group consisting of magnesium, zinc and carbon. The concentration of the one or more dopants within the p-type contact layer 104 may be in a range extending from about 1e 17 cm -3 to about 1e 21 cm -3 . In a particular non-limiting example, the concentration of the one or more dopants within the p-type contact layer 104 equal to about 1e 20 cm -3 . The p-type contact layer 104 may have an average layer thickness T c in a range extending from about 2 nm to about 50 nm. In a particular non-limiting example, the p-type contact layer 104 have an average layer thickness T c equal to about 15 nm. As in 1A can be shown, the p-type contact layer 104 directly on the p-type contact layer 110 be formed.

Wie nachstehend detailliert beschrieben wird, kann die fertiggestellte Halbleiterstruktur 100 bei der Herstellung einer oder mehrerer Licht emittierender Halbleitervorrichtungen, so beispielsweise einer LED, genutzt werden. Kurzum, es kann ein Elektrodenkontakt über einem Abschnitt der Halbleiterschichten der Basisschicht 102, so beispielsweise über einem Abschnitt der GaN-Basisschicht 112, gebildet werden, und es kann des Weiteren ein Elektrodenkontakt über einem Abschnitt der p-Typ-Kontaktschicht 104 gebildet werden, wodurch ermöglicht wird, dass Ladungsträger in den Aktivbereich 106 injiziert werden, woraus sich eine Emission elektromagnetischer Strahlung, die in Form von sichtbarem Licht erfolgen kann, ergibt.As will be described in detail below, the completed semiconductor structure 100 in the manufacture of one or more semiconductor light-emitting devices, such as an LED, be used. In short, electrode contact may occur over a portion of the semiconductor layers of the base layer 102 , such as over a portion of the GaN base layer 112 , and further may be an electrode contact over a portion of the p-type contact layer 104 be formed, thereby allowing charge carriers in the active area 106 be injected, resulting in an emission of electromagnetic radiation, which can be in the form of visible light results.

1B ist ein vereinfachtes Diagramm zur Darstellung der Relativdifferenzen der Energieniveaus des Leitungsbandes 128 (in einem Energiebanddiagramm) für verschiedene Halbleitermaterialien in den verschiedenen Schichten der Halbleiterstruktur 100 von 1A (Man beachte, dass das Stützsubstrat 658 und die Bondingschicht 660 weggelassen sind). 1B ist vertikal mit der Halbleiterstruktur 100 von 1A ausgerichtet. Die vertikalen gestrichelten Linien in 1B sind mit den Grenzflächen zwischen den verschiedenen Schichten in der Halbleiterstruktur 100 von 1A ausgerichtet. Die vertikale Achse in 1B ist die Energie, wobei höhere Energieniveaus vertikal über niedrigeren Energieniveaus befindlich sind. Man beachte, dass 1B ein nichtbeschränkendes Beispiel der Leitungsbandenergieniveaus für eine beispielhafte Halbleiterstruktur 100 zeigt. Im Ergebnis können die relativen horizontalen Leitungsbandenergieniveaus hinsichtlich ihrer Relativposition als Funktion wenigstens der Zusammensetzung und Dotierung der einzelnen Halbleiterschichten abweichen, wobei die Zusammensetzungsbereiche der verschiedenen Halbleiterschichten in einem Bereich gemäß vorstehender Beschreibung liegen. Damit kann 1B dafür verwendet werden, die Relativdifferenzen hinsichtlich der Energieniveaus des Leitungsbandes 128 in den verschiedenen Schichten der Halbleiterstruktur 100 zu betrachten. Wie in 1B gezeigt ist, kann das Energieniveau des Leitungsbandes 128 in der Quellschicht 114 niedriger als das Energieniveau des Leitungsbandes 128 in anderen Schichten der Halbleiterstruktur 100 sein. 1B is a simplified diagram illustrating the relative differences in the energy levels of the conduction band 128 (in an energy band diagram) for different semiconductor materials in the different layers of the semiconductor structure 100 from 1A (Note that the support substrate 658 and the bonding layer 660 are omitted). 1B is vertical to the semiconductor structure 100 from 1A aligned. The vertical dashed lines in 1B are with the interfaces between the different layers in the semiconductor structure 100 from 1A aligned. The vertical axis in 1B is the energy, with higher energy levels being vertically above lower energy levels. Note that 1B a non-limiting example of the conduction band energy levels for an exemplary semiconductor structure 100 shows. As a result, the relative horizontal conduction band energy levels may differ in their relative position as a function of at least the composition and doping of the individual semiconductor layers, with the compositional ranges of the various semiconductor layers within a range as described above. So that can 1B be used for the relative differences in the energy levels of the conduction band 128 in the different layers of the semiconductor structure 100 consider. As in 1B can be shown, the energy level of the conduction band 128 in the source layer 114 lower than the energy level of the conduction band 128 in other layers of the semiconductor structure 100 be.

Wie aus dem Stand der Technik bekannt ist, ist bei Gruppe-III-Nitrid-Schichten, so beispielsweise bei InGaN, das Energieniveau des Leitungsbandes 128 eine Funktion von mehreren Variablen, darunter unter anderem vom Indiumgehalt und den Dotiermittelniveaus. Die Quellschichten 114 und die Barriereschichten 116 können derart ausgebildet sein, dass sie eine Zusammensetzung und anderweitige Konfiguration derart aufweisen, dass das Energieniveau des Leitungsbandes 128 in den Quellschichten 114 niedriger als das Energieniveau des Leitungsbandes 128 in den Barriereschichten 116 ist. Im Ergebnis können sich die Ladungsträger (beispielsweise Elektronen) in den Quellschichten 114 während des Betriebes einer aus der Halbleiterstruktur 100 hergestellten Licht emittierenden Vorrichtung ansammeln, und es können die Barriereschichten 116 dafür dienen, eine Migration von Ladungsträgern (beispielsweise Elektronen) über den Aktivbereich 106 zu verhindern. Daher kann bei einigen Ausführungsformen der Indiumgehalt in jeder Quellschicht 114 höher als der Indiumgehalt in jeder Barriereschicht 116 sein. Die Differenz zwischen dem Indiumgehalt in jeder Quellschicht 114 und dem Indiumgehalt in jeder Barriereschicht 116 kann beispielsweise größer oder gleich etwa 0,05 (das heißt w – b ≥ 0,05) sein oder kann bei einigen Ausführungsformen größer oder gleich etwa 0,20 (das heißt w – b ≥ 0,20) sein. Bei einigen Ausführungsformen kann die Dotiermittelkonzentration in den Barriereschichten 116 verschieden von der Dotiermittelkonzentration in den Quellschichten 114 sein. Hohe Dotiermittelkonzentrationen können zu Defekten in der Kristallstruktur von InGaN führen, wobei derartige Defekte zu nichtstrahlungsfähigen Kombinationen von Elektronen-Loch-Paaren führen können. Bei einigen Ausführungsformen kann die Dotiermittelkonzentration in den Quellschichten 114 niedriger als die Dotiermittelkonzentration in den Barriereschichten 116 zur Verringerung der Rate der nichtstrahlungsfähigen Kombinationen von Elektronen-Loch-Paaren in den Quellschichten 114 relativ zur Rate der nichtstrahlungsfähigen Kombinationen von Elektronen-Loch-Paaren in den Barriereschichten 116 sein. Bei anderen Ausführungsformen kann die Dotiermittelkonzentration in den Barriereschichten 116 höher als die Dotiermittelkonzentration in den Quellschichten 114 sein.As is known in the art, in group III nitride layers, such as InGaN, the energy level of the conduction band is 128 a function of several variables, including but not limited to indium content and dopant levels. The source layers 114 and the barrier stories 116 may be formed to have a composition and other configuration such that the energy level of the conduction band 128 in the source layers 114 lower than the energy level of the conduction band 128 in the barrier stories 116 is. As a result, the charge carriers (for example, electrons) in the source layers 114 during operation, one of the semiconductor structure 100 accumulated light-emitting device, and there may be the barrier layers 116 serve for a migration of charge carriers (for example electrons) over the active area 106 to prevent. Thus, in some embodiments, the indium content in each source layer 114 higher than the indium content in each barrier layer 116 be. The difference between the indium content in each source layer 114 and the indium content in each barrier layer 116 For example, it may be greater than or equal to about 0.05 (ie, w-b ≥ 0.05), or may be greater than or equal to about 0.20 (that is, w-b ≥ 0.20) in some embodiments. In some embodiments, the dopant concentration in the barrier layers 116 different from the dopant concentration in the swelling layers 114 be. High dopant concentrations can lead to defects in the crystal structure of InGaN, and such defects can lead to nonradiative combinations of electron-hole pairs. In some embodiments, the dopant concentration in the swelling layers 114 lower than the dopant concentration in the barrier layers 116 for reducing the rate of non-radiative combinations of electron-hole pairs in the swelling layers 114 relative to the rate of non-radiatable combinations of electron-hole pairs in the barrier layers 116 be. In other embodiments, the dopant concentration in the barrier layers 116 higher than the dopant concentration in the swelling layers 114 be.

Wie in 1B gezeigt ist, kann sich die Energiebarriere, die von der Elektronensperrschicht 108 bereitgestellt wird, aus der Differenz hinsichtlich des Energieniveaus des Leitungsbandes 128 in der Elektronensperrschicht 108 und der Kappenschicht 120 (oder einer anderen Schicht unmittelbar benachbart zu der Elektronensperrschicht 108 an derjenigen Seite hiervon, die am nächsten an dem Aktivbereich 106 ist) ergeben. Die Höhe der Energiebarriere kann dadurch geändert werden, dass die Zusammensetzung der Elektronensperrschicht 108 geändert wird. So kann beispielsweise, wie in 1B gezeigt ist, das Leitungsenergieniveau 130 (als durchgezogene Linie gezeigt) das Leitungsbandenergieniveau für eine Elektronensperrschicht darstellen, die wenigstens im Wesentlichen aus GaN (bis auf das Vorhandensein von Dotiermitteln) gebildet ist. Das Leitungsbandenergieniveau innerhalb der Elektronensperrschicht kann relativ zu einer GaN-Elektronensperrschicht verringert werden, wie durch das Leitungsbandenergieniveau 132 (durch eine gestrichelte Linie gezeigt) dargestellt ist, indem eine Elektronensperrschicht gebildet wird, die wenigstens im Wesentlichen von IneGa1-eN mit 0,01 ≤ e ≤ 0,02 gebildet ist. Bei weiteren Ausführungsformen kann das Leitungsbandenergieniveau relativ zu einer GaN-Elektronensperrschicht vergrößert werden, wie durch das Leitungsbandenergieniveau 134 (als gestrichelte Linie gezeigt) dargestellt ist, indem eine Elektronensperrschicht gebildet ist, die wenigstens im Wesentlichen aus AleGa1-eN mit 0,01 ≤ e ≤ 0,20 gebildet ist. Daher kann das Energieniveau des Leitungsbandes innerhalb der Elektronensperrschicht derart geändert werden, dass ein gewünschter Leitungsbandversatz (Offset) zwischen der Elektronensperrschicht 108 und den anderen Gruppe-III-Nitrid-Schichten der Halbleiterstruktur 100 bereitgestellt wird.As in 1B Shown is the energy barrier coming from the electron barrier layer 108 is provided from the difference in the energy level of the conduction band 128 in the electron barrier layer 108 and the cap layer 120 (or another layer immediately adjacent to the electron barrier layer 108 on the side thereof closest to the active area 106 is). The height of the energy barrier can be changed by changing the composition of the electron barrier layer 108 will be changed. For example, as in 1B shown is the line power level 130 (shown as a solid line) represent the conduction band energy level for an electron-blocking layer formed at least substantially of GaN (except for the presence of dopants). The conduction band energy level within the electron-blocking layer may be reduced relative to a GaN electron-blocking layer, such as through the conduction band energy level 132 (shown by a dashed line) is formed by forming an electron barrier layer formed at least substantially of In e Ga 1 -e N where 0.01≤e≤0.02. In further embodiments, the conduction band energy level may be increased relative to a GaN electron barrier layer, such as by the conduction band energy level 134 (shown as a dashed line) is represented by an electron barrier layer is formed is formed at least substantially of Al e Ga 1 -e N where 0.01≤e≤0.20. Therefore, the energy level of the conduction band within the electron-blocking layer can be changed such that a desired conduction band offset between the electron-blocking layer 108 and the other group III nitride layers of the semiconductor structure 100 provided.

Bei Ausführungsformen der Halbleiterstruktur 100, bei denen die Elektronensperrschicht 108 eine Supergitterstruktur aufweist, die abwechselnde Schichten aus verschiedenen Materialien umfasst, kann das Leitungsbandenergieniveau auf periodische Art zunehmen und abnehmen, wie in dem Ausschnitt 136 von 1B gezeigt ist. So kann beispielsweise die Elektronensperrschicht 108 eine Supergitterstruktur aufweisen, die abwechselnde Schichten aus GaN 138 und AleGa1-eN 140 mit 0,01 ≤ e ≤ 0,20 aufweist. Alternativ kann die Supergitterstruktur abwechselnde Schichten aus GaN und IneGa1-eN mit 0,01 ≤ e ≤ 0,02 umfassen. Die Größe des Leitungsbandenergieversatzes (Offset) zwischen den abwechselnden Schichten aus verschiedenen Materialien kann durch den Zusammensetzungsunterschied zwischen den GaN-Schichten und den AleGa1-eN- oder IneGa1-eN-Schichten gewählt werden.In embodiments of the semiconductor structure 100 in which the electron barrier layer 108 has a superlattice structure comprising alternating layers of different materials, the conduction band energy level may increase and decrease in a periodic manner as in the cutout 136 from 1B is shown. For example, the electron barrier layer 108 have a superlattice structure comprising alternating layers of GaN 138 and Al e Ga 1-e N 140 with 0.01 ≤ e ≤ 0.20. Alternatively, the superlattice structure may include alternating layers of GaN and In e Ga 1 -e N where 0.01≤e≤0.02. The size of the conduction band energy offset between the alternating layers of different materials can be selected by the composition difference between the GaN layers and the Al e Ga 1 -e N or In e Ga 1-e N layers.

Halbleiterstrukturen der vorliegenden Offenbarung können des Weiteren Elektronenaufhalteschichten beinhalten, die zwischen dem Aktivbereich der Halbleiterstruktur und der GaN-Basisschicht der Halbleiterstruktur angeordnet sind. Derartige Elektronenaufhalteschichten können ein n-dotiertes Gruppe-III-Nitrid-Material umfassen, in dem das Energieniveau der Bandkante des Leitungsbandes im Vergleich zur Bandkante in dem Leitungsband in der GaN-Basisschicht und/oder der InspGa1-spN-Basisschicht vergleichsweise höher ist, was einer weiteren Eingrenzung der Elektronen auf das Innere des Aktivbereiches dient und einen Overflow von Trägern aus dem Aktivbereich heraus verhindert, wodurch eine verbesserte Gleichförmigkeit von Trägern innerhalb des Aktivbereiches bereitgestellt wird.Semiconductor structures of the present disclosure may further include electron retention layers disposed between the active region of the semiconductor structure and the GaN base layer of the semiconductor structure. Such electron retention layers may comprise an n-doped Group III nitride material in which the energy level of the band edge of the conduction band comparatively to the band edge in the conduction band in the GaN base layer and / or the In sp Ga 1-sp N base layer higher, which serves to further confine the electrons to the interior of the active region and prevent overflow of carriers from the active region, thereby providing improved uniformity of carriers within the active region.

Bei einem nichtbeschränkenden Beispiel stellen 2A und 2B eine Ausführungsform einer Halbleiterstruktur 200 dar, die eine derartige Elektronenaufhalteschicht 202 beinhaltet. Die Halbleiterstruktur 200 ist ähnlich zu der Halbleiterstruktur 100 und beinhaltet einen Aktivbereich 106, der ein oder mehrere InGaN-Quellschichten 114 und ein oder mehrere InGaN-Barriereschichten 116 beinhaltet, wie vorstehend im Zusammenhang mit der Halbleiterstruktur 100 beschrieben worden ist. Die Halbleiterstruktur 200 beinhaltet zudem eine Basisschicht 102, eine Abstandshalterschicht 118, eine Kappenschicht 120, eine Elektronensperrschicht 108, eine p-Typ-Bulkschicht 110 und eine p-Typ-Kontaktschicht 104, wie vorstehend im Zusammenhang mit der Halbleiterstruktur 100 beschrieben worden ist. Die Elektronenaufhalteschicht 202 der Halbleiterstruktur 200 ist zwischen der GaN-Basisschicht 102 und der Abstandshalterschicht 118 angeordnet.In a non-limiting example 2A and 2 B an embodiment of a semiconductor structure 200 which is such an electron-retaining layer 202 includes. The semiconductor structure 200 is similar to the semiconductor structure 100 and includes an active area 106 containing one or more InGaN source layers 114 and one or more InGaN barrier layers 116 includes, as above in connection with the semiconductor structure 100 has been described. The semiconductor structure 200 also includes a base layer 102 a spacer layer 118 , a cap layer 120 , an electron-blocking layer 108 , a p-type bulk layer 110 and a p-type contact layer 104 as above in connection with the semiconductor structure 100 has been described. The electron retention layer 202 the semiconductor structure 200 is between the GaN base layer 102 and the spacer layer 118 arranged.

Die Elektronenaufhalteschicht 202 umfasst ein Gruppe-III-Nitrid. Bei einem nichtbeschränkenden Beispiel kann die Elektronenaufhalteschicht 202 AlGaN umfassen, das n-Typ-artig dotiert ist. So kann bei einigen Ausführungsformen die Elektronenaufhalteschicht 202 beispielsweise wenigstens im Wesentlichen aus AlstGa1-stN (bis auf das Vorhandensein von Dotiermitteln) mit 0,01 ≤ st ≤ 0,20 gebildet sein. Bei anderen Ausführungsformen kann die Elektronenaufhalteschicht 202 eine Supergitterstruktur, wie in dem Ausschnitt 204 dargestellt ist, aufweisen, die abwechselnde Schichten aus AlstGa1-stN 206 mit 0,01 ≤ st ≤ 0,20 und Schichten aus GaN 208 umfasst. Die Halbleiterstruktur 200 kann eine beliebige Anzahl (beispielsweise von etwa 1 bis etwa 20) von abwechselnden Schichten aus AlstGa1-stN 206 und Schichten aus GaN 208 beinhalten. Die Schichten 206 und 208 in einer derartigen Supergitterstruktur können eine durchschnittliche Schichtdicke von etwa 1 nm bis etwa 100 nm aufweisen.The electron retention layer 202 includes a Group III nitride. In one non-limiting example, the electron capture layer may be 202 AlGaN, which is n-type doped. Thus, in some embodiments, the electron trapping layer 202 For example, at least substantially Al st Ga 1-st N be formed (except for the presence of dopants) with 0.01 ≤ st ≤ 0.20. In other embodiments, the electron capture layer may 202 a superlattice structure, as in the clipping 204 having alternating layers of Al st Ga 1-st N 206 with 0.01 ≤ st ≤ 0.20 and layers of GaN 208 includes. The semiconductor structure 200 may be any number (for example, from about 1 to about 20) of alternating layers of Al st Ga 1-st N 206 and layers of GaN 208 include. The layers 206 and 208 in such a superlattice structure may have an average layer thickness of about 1 nm to about 100 nm.

Die Elektronenaufhalteschicht 202 kann n-Typ-artig mit einem oder mehreren Dotiermitteln dotiert sein, die aus einer Gruppe ausgewählt sind, die aus Silizium und Germanium besteht. Die Konzentration des einen oder der mehreren Dotiermittel innerhalb der Elektronenaufhalteschicht 202 kann in einem Bereich sein, der sich von etwa 0,1e18 cm–3 bis 20e18 cm–3 erstreckt. Bei einigen Ausführungsformen kann die Elektronenaufhalteschicht 202 eine durchschnittliche Schichtdicke Tst in einem Bereich aufweisen, der sich von etwa 1 nm bis etwa 50 nm erstreckt.The electron retention layer 202 may be n-type doped with one or more dopants selected from a group consisting of silicon and germanium. The concentration of the one or more dopants within the electron capture layer 202 may be in a range which extends from about 0.1E 18 cm -3 to 20e 18 cm -3. In some embodiments, the electron capture layer may 202 have an average layer thickness T st in a range extending from about 1 nm to about 50 nm.

2B ist ein vereinfachtes Leitungsbanddiagramm und stellt die Relativenergieniveaus des Leitungsbandes 228 für die verschiedenen Materialien in der Halbleiterstruktur 200 dar. Wie in 2B gezeigt ist, ist bei der Ausführungsform der Halbleiterstruktur 200 von 2A das Energieniveau des Leitungsbandes 228 innerhalb wenigstens eines Abschnittes der Elektronenaufhalteschicht 202 der Halbleiterstruktur 200 (2B) vergleichsweise höher als das Energieniveau des Leitungsbandes 200 innerhalb der GaN-Basisschicht 112 und/oder das Energieniveau des Leitungsbandes 228 innerhalb der Abstandshalterschicht 118. Bei Ausführungsformen, bei denen die Elektronenaufhalteschicht 202 eine Supergitterstruktur, wie in dem Ausschnitt 210 von 2B dargestellt ist, umfasst, die wiederum abwechselnde Schichten aus AlstGa1-stN 206 mit 0,01 ≤ st ≤ 0,20 und Schichten aus GaN 208 umfasst, kann das Leitungsbandenergieniveau auf periodische Weise variieren. 2 B is a simplified conduction band diagram illustrating the relative energy levels of the conduction band 228 for the different materials in the semiconductor structure 200 as in 2 B is shown in the embodiment of the semiconductor structure 200 from 2A the energy level of the conduction band 228 within at least a portion of the electrodeposition layer 202 the semiconductor structure 200 ( 2 B ) comparatively higher than the energy level of the conduction band 200 within the GaN base layer 112 and / or the energy level of the conduction band 228 within the spacer layer 118 , In embodiments in which the electron capture layer 202 a superlattice structure, as in the clipping 210 from 2 B which in turn comprises alternating layers of Al st Ga 1-st N 206 with 0.01 ≤ st ≤ 0.20 and layers of GaN 208 includes, the conduction band energy level may vary periodically.

Bei zusätzlichen Ausführungsformen können Halbleiterstrukturen der vorliegenden Offenbarung eine oder mehrere Materialschichten zwischen dem Aktivbereich und der GaN-Basisschicht beinhalten, die zum Vereinfachen der Herstellung der Halbleiterstruktur eingesetzt werden. Bei einigen Ausführungsformen können beispielsweise die Halbleiterstruktur und die eine oder die mehreren aus derartigen Strukturen hergestellten Licht emittierenden Vorrichtungen der vorliegenden Offenbarung eine oder mehrere Belastungsentspannungsschichten beinhalten, die zwischen dem Aktivbereich und der GaN-Basisschicht angeordnet sind, wobei die Belastungsentspannungsschichten derart zusammengesetzt und konfiguriert sind, dass sie die Belastung in dem Kristallgitter der Kristallstrukturen der verschiedenen Schichten der Halbleiterstruktur zwischen der GaN-Basisschicht und der p-Typ-Kontaktschicht aufnehmen, wobei die Schichten epitaxial übereinander in einem Schicht-für-Schicht-Prozess aufgewachsen werden können.In additional embodiments, semiconductor structures of the present disclosure may include one or more layers of material between the active region and the GaN base layer that are used to facilitate fabrication of the semiconductor structure. For example, in some embodiments, the semiconductor structure and the one or more light-emitting devices fabricated from such structures of the present disclosure may include one or more stress relaxation layers disposed between the active region and the GaN base layer, wherein the stress relaxation layers are composed and configured such that that they receive the stress in the crystal lattice of the crystal structures of the different layers of the semiconductor structure between the GaN base layer and the p-type contact layer, wherein the layers can be epitaxially grown on top of each other in a layer-by-layer process.

Als ein nichtbeschränkendes Beispiel zeigen 3A und 3B eine Ausführungsform einer Halbleiterstruktur 300, die eine Belastungsentspannungsschicht 302 beinhaltet. Die Halbleiterstruktur 300 ist zu der Halbleiterstruktur 100 ähnlich und beinhaltet einen Aktivbereich 106, der eine oder mehrere InGaN-Quellschichten 114 und eine oder mehrere InGaN-Barriereschichten 116 umfasst, wie vorstehend im Zusammenhang mit der Halbleiterstruktur 100 beschrieben worden ist. Die Halbleiterstruktur 300 beinhaltet zudem eine Basisschicht 102, eine Abstandshalterschicht 118, eine Kappenschicht 120, eine Elektronensperrschicht 108, eine p-Typ-Bulkschicht 110 und eine p-Typ-Kontaktschicht 104, wie vorstehend im Zusammenhang mit der Halbleiterstruktur 100 beschrieben worden ist. Die Belastungsentspannungsschicht 302 des Halbleitersubstrates 300 ist zwischen der GaN-Basisschicht 112 und der Abstandshalterschicht 118 angeordnet. Bei der Ausführungsform von 3A und 3B ist die Belastungsentspannungsschicht 302 direkt zwischen der GaN-Basisschicht 112 und der InspGa1-spN-Abstandshalterschicht 118 angeordnet.As a non-limiting example 3A and 3B an embodiment of a semiconductor structure 300 that is a stress relaxation layer 302 includes. The semiconductor structure 300 is to the semiconductor structure 100 similar and includes an active area 106 containing one or more InGaN source layers 114 and one or more InGaN barrier layers 116 includes as above in connection with the semiconductor structure 100 has been described. The semiconductor structure 300 also includes a base layer 102 a spacer layer 118 , a cap layer 120 , an electron-blocking layer 108 , a p-type bulk layer 110 and a p-type contact layer 104 as above in connection with the semiconductor structure 100 has been described. The stress relaxation layer 302 of the semiconductor substrate 300 is between the GaN base layer 112 and the spacer layer 118 arranged. In the embodiment of 3A and 3B is the stress relaxation layer 302 directly between the GaN base layer 112 and the In sp Ga 1 -sp N spacer layer 118 arranged.

Die Belastungsentspannungsschicht 302 kann ein Gruppe-III-Nitrid umfassen. Bei einem nichtbeschränkenden Beispiel kann die Belastungsentspannungsschicht 302 eine Supergitterstruktur, wie in dem Ausschnitt 304 dargestellt ist, aufweisen, die abwechselnde Schichten aus InsraGa1-sraN 306 mit 0,01 ≤ sra ≤ 0,10 und Schichten aus InsrbGa1-srbN 308 mit 0,01 ≤ srb ≤ 0,10 umfasst. Des Weiteren kann sra größer als srb sein. Die Halbleiterstruktur 300 kann eine beliebige Anzahl (beispielsweise von etwa 1 bis etwa 20) von abwechselnden Schichten aus InsraGa1-sraN-Schichten 306 und InsrbGa1-srbN 308 beinhalten. Die Schichten 306 und 308 in einer derartigen Supergitterstruktur können eine durchschnittliche Schichtdicke von etwa 1 nm bis etwa 20 nm aufweisen.The stress relaxation layer 302 may include a Group III nitride. In a non-limiting example, the stress relief layer 302 a superlattice structure, as in the clipping 304 is shown having the alternating layers of In sra Ga 1 -sra N 306 with 0.01 ≤ sra ≤ 0.10 and layers of In srb Ga 1 -srb N 308 with 0.01 ≤ srb ≤ 0.10. Furthermore, sra can be larger than srb. The semiconductor structure 300 may be any number (for example, from about 1 to about 20) of alternating layers of In sra Ga 1 -sra N layers 306 and In srb Ga 1 -srb N 308 include. The layers 306 and 308 in such a superlattice structure may have an average layer thickness of about 1 nm to about 20 nm.

Die Belastungsentspannungsschicht 302 kann n-Typ-artig mit einem oder mehreren Dotiermitteln dotiert sein, die aus einer Gruppe ausgewählt sind, die aus Silizium und Germanium besteht. Die Konzentration des einen oder der mehreren Dotiermittel innerhalb der Belastungsentspannungsschicht 302 kann in einem Bereich liegen, der sich von etwa 0,1e18 cm–3 bis etwa 20e18 cm–3 erstreckt. Bei einigen Ausführungsformen kann die Belastungsentspannungsschicht 302 eine durchschnittliche Schichtdicke in einem Bereich aufweisen, der sich von etwa 1 nm bis etwa 50 nm erstreckt.The stress relaxation layer 302 may be n-type doped with one or more dopants selected from a group consisting of silicon and germanium. The concentration of the one or more dopants within the stress relaxation layer 302 may be in a range which extends from about 0.1E to about 18 cm -3 20e 18 cm -3. In some embodiments, the stress relaxation layer 302 have an average layer thickness in a range extending from about 1 nm to about 50 nm.

3B ist ein vereinfachtes Leitungsbanddiagramm und zeigt die Relativenergieniveaus des Leitungsbandes 328 für die verschiedenen Materialien in der Halbleiterstruktur 300. Wie in 3B gezeigt ist, kann bei der Ausführungsform der Halbleiterstruktur 300 von 3A das Energieniveau des Leitungsbandes 328 innerhalb wenigstens eines Abschnittes der Belastungsentspannungsschicht 302 der Halbleiterstruktur 300 (3A) vergleichsweise niedriger als das Energieniveau des Leitungsbandes 328 innerhalb der GaN-Basisschicht 112 und/oder das Energieniveau des Leitungsbandes 328 innerhalb der Abstandshalterschicht 118 sein. Bei anderen Ausführungsformen kann das Energieniveau des Leitungsbandes 328 innerhalb wenigstens eines Abschnittes der Belastungsentspannungsschicht 302 der Halbleiterstruktur 300 (3A) vergleichsweise höher als das Energieniveau des Leitungsbandes 328 innerhalb der InGaN-Basisschicht 112 und/oder das Energieniveau des Leitungsbandes 328 innerhalb der Abstandshalterschicht 118 sein. Bei Ausführungsformen, bei denen die Belastungsentspannungsschicht 302 eine Supergitterstruktur, wie in dem Ausschnitt 310 von 3B dargestellt ist, umfasst, die abwechselnde Schichten aus InsraGa1-sraN 306 und InsrbGa1-srbN 308 umfasst, kann das Leitungsbandenergieniveau auf periodische Weise variieren. 3B is a simplified conduction band diagram showing the relative energy levels of the conduction band 328 for the different materials in the semiconductor structure 300 , As in 3B can be shown in the embodiment of the semiconductor structure 300 from 3A the energy level of the conduction band 328 within at least a portion of the stress relief layer 302 the semiconductor structure 300 ( 3A ) is comparatively lower than the energy level of the conduction band 328 within the GaN base layer 112 and / or the energy level of the conduction band 328 within the spacer layer 118 be. In other embodiments, the energy level of the conduction band 328 within at least a portion of the stress relief layer 302 the semiconductor structure 300 ( 3A ) comparatively higher than the energy level of the conduction band 328 within the InGaN base layer 112 and / or the energy level of the conduction band 328 within the spacer layer 118 be. In embodiments where the stress relaxation layer 302 a superlattice structure, as in the clipping 310 from 3B is shown comprising the alternating layers of In sra Ga 1 -sra N 306 and In srb Ga 1 -srb N 308 includes, the conduction band energy level may vary periodically.

4A und 4B zeigen wieder eine andere Ausführungsform einer Halbleiterstruktur 400 der vorliegenden Offenbarung. Die Halbleiterstruktur 400 ist ähnlich zu der Halbleiterstruktur 100 und beinhaltet einen Aktivbereich 406, der eine oder mehrere InGaN-Quellschichten 114 und eine oder mehrere InGaN-Barriereschichten 116 umfasst, wie vorstehend im Zusammenhang mit der Halbleiterstruktur 100 beschrieben worden ist. Die Halbleiterstruktur 400 beinhaltet zudem eine Basisschicht 102, eine Abstandshalterschicht 118, eine Kappenschicht 120, eine Elektronensperrschicht 108, eine p-Typ-Bulkschicht 110 und eine p-Typ-Kontaktschicht 104, wie vorstehend im Zusammenhang mit der Halbleiterstruktur 100 beschrieben worden ist. Der Aktivbereich 406 der Halbleiterstruktur 400 beinhaltet des Weiteren GaN-Zusatzbarriereschichten 402. Jede der GaN-Zusatzbarriereschichten 402 kann zwischen einer InGaN-Quellschicht 114 und einer InGaN-Barriereschicht 116 angeordnet sein. Die GaN-Zusatzbarriereschichten 402 können dazu dienen, die Elektronen im Inneren der Quellschichten 114 weiter einzugrenzen, wo es wahrscheinlicher ist, dass diese mit Löchern rekombinieren, was zu einer vergrößerten Wahrscheinlichkeit einer Strahlungsemission führt. 4A and 4B show again another embodiment of a semiconductor structure 400 of the present disclosure. The semiconductor structure 400 is similar to the semiconductor structure 100 and includes an active area 406 containing one or more InGaN source layers 114 and one or more InGaN barrier layers 116 includes as above in connection with the semiconductor structure 100 described has been. The semiconductor structure 400 also includes a base layer 102 a spacer layer 118 , a cap layer 120 , an electron-blocking layer 108 , a p-type bulk layer 110 and a p-type contact layer 104 as above in connection with the semiconductor structure 100 has been described. The active area 406 the semiconductor structure 400 further includes GaN additional barrier layers 402 , Each of the GaN additional barrier layers 402 can be between an InGaN source layer 114 and an InGaN barrier layer 116 be arranged. The GaN additional barrier layers 402 can serve the electrons inside the source layers 114 further narrow down, where they are more likely to recombine with holes, resulting in an increased likelihood of radiation emission.

Bei einigen Ausführungsformen kann jede GaN-Barriereschicht 402 n-Typ-artig mit einem oder mehreren Dotiermitteln dotiert sein, die aus einer Gruppe ausgewählt sind, die aus Silizium und Germanium besteht. Die Konzentration des einen oder der mehreren Dotiermittel innerhalb der GaN-Barriereschichten 402 kann beispielsweise in einem Bereich liegen, der sich von etwa 1,0e17 cm–3 bis etwa 50e17 cm–3 erstreckt. Bei einigen Ausführungsformen kann jede GaN-Barriereschicht 402 eine durchschnittliche Schichtdicke Tb2 in einem Bereich aufweisen, der sich von etwa 0,5 nm bis etwa 20 nm erstreckt.In some embodiments, each GaN barrier layer 402 n-type doped with one or more dopants selected from a group consisting of silicon and germanium. The concentration of the one or more dopants within the GaN barrier layers 402 For example, it may be in a range extending from about 1.0 e 17 cm -3 to about 50 e 17 cm -3 . In some embodiments, each GaN barrier layer 402 have an average layer thickness T b2 in a range extending from about 0.5 nm to about 20 nm.

4B ist ein vereinfachtes Leitungsbanddiagramm und stellt die Relativenergieniveaus des Leitungsbandes 428 für die verschiedenen Materialien in der Halbleiterstruktur 400 dar. Wie in 4B gezeigt ist, kann bei der Ausführungsform der Halbleiterstruktur 400 von 4A das Energieniveau des Leitungsbandes 428 innerhalb der GaN-Barriereschichten 402 (4A) vergleichsweise höher als das Energieniveau des Leitungsbandes 428 innerhalb der InGaN-Barriereschichten 116 und höher als das Energieniveau des Leitungsbandes 428 innerhalb der InGaN-Quellschichten 114 sein. 4B is a simplified conduction band diagram illustrating the relative energy levels of the conduction band 428 for the different materials in the semiconductor structure 400 as in 4B can be shown in the embodiment of the semiconductor structure 400 from 4A the energy level of the conduction band 428 within the GaN barrier layers 402 ( 4A ) comparatively higher than the energy level of the conduction band 428 within the InGaN barrier layers 116 and higher than the energy level of the conduction band 428 within the InGaN source layers 114 be.

5A und 5B zeigen wieder andere Ausführungsformen der vorliegenden Offenbarung, die eine Halbleiterstruktur 500 umfassen. Bei diesen Ausführungsformen können Verfahren aus der Offenbarung in der am 31. Januar 2012 für Arena et al. eingereichten US-Patentanmeldung mit der Seriennummer 13/362,866 zum Bilden eines Aktivbereiches 506 eingesetzt werden. Die Halbleiterstruktur 500 ist ähnlich zu der Halbleiterstruktur 100 und beinhaltet einen Aktivbereich 506, der eine oder mehrere InGaN-Quellschichten 514 und eine oder mehrere InGaN-Barriereschichten 516 umfasst, wie vorstehend im Zusammenhang mit der Halbleiterstruktur 100 beschrieben worden ist. Die Halbleiterstruktur 500 beinhaltet zudem eine Basisschicht, eine Abstandshalterschicht, eine Kappenschicht, eine Elektronensperrschicht, eine p-Typ-Bulkschicht und eine p-Typ-Kontaktschicht, wie vorstehend im Zusammenhang mit der Halbleiterstruktur 100 beschrieben worden ist. Aus Gründen der Klarheit sind nur diejenigen Schichten, die den Aktivbereich 506 umgeben, dargestellt, wobei diese Schichten die optionale Abstandshalterschicht 118 und die Kappenschicht 120 wie auch die GaN-Basisschicht 112 und die Elektronensperrschicht 108 umfassen können. Sind die optionalen Schichten aus der Halbleiterstruktur 500 weggelassen, so kann der Aktivbereich 506 direkt zwischen der GaN-Basisschicht 112 und der Elektronensperrschicht 108 angeordnet sein. 5A and 5B Again, other embodiments of the present disclosure that illustrate a semiconductor structure 500 include. In these embodiments, methods disclosed in the disclosure in the January 31, 2012, for Arena et al. US Patent Application Serial No. 13 / 362,866 for forming an active area 506 be used. The semiconductor structure 500 is similar to the semiconductor structure 100 and includes an active area 506 containing one or more InGaN source layers 514 and one or more InGaN barrier layers 516 includes as above in connection with the semiconductor structure 100 has been described. The semiconductor structure 500 Also includes a base layer, a spacer layer, a capping layer, an electron-blocking layer, a p-type bulk layer, and a p-type contact layer as described above in connection with the semiconductor structure 100 has been described. For clarity, only those layers are the active area 506 surrounded, wherein these layers are the optional spacer layer 118 and the cap layer 120 as well as the GaN base layer 112 and the electron barrier layer 108 may include. Are the optional layers of the semiconductor structure 500 omitted, so the active area 506 directly between the GaN base layer 112 and the electron barrier layer 108 be arranged.

Der Aktivbereich 506 der Halbleiterstruktur 500 ist ähnlich zum Aktivbereich der Halbleiterstruktur 100, beinhaltet jedoch zudem zwei oder mehr InGaN-Barriereschichten, wobei die Bandlückenenergie zwischen aufeinanderfolgenden Barriereschichten stufenartig von rechts nach links bei einer Betrachtung in 5A und 5B, das heißt in einer Richtung, die sich von der Kappenschicht 120 zu der Abstandshalterschicht 118 erstreckt, zunimmt. Eine derartige Konfiguration des Aktivbereiches 506 in der Halbleiterstruktur 500 kann bei der Eingrenzung von Ladungsträgern im Inneren des Aktivbereiches 500 durch Verhindern eines Overflows von Trägern aus dem Aktivbereich 506 heraus förderlich sein, wodurch die Effizienz von aus der Halbleiterstruktur 500 hergestellten Licht emittierenden Vorrichtungen vergrößert wird.The active area 506 the semiconductor structure 500 is similar to the active region of the semiconductor structure 100 but also includes two or more InGaN barrier layers, where the bandgap energy between successive barrier layers is stepped from right to left as viewed in FIG 5A and 5B that is, in a direction different from the cap layer 120 to the spacer layer 118 extends, increases. Such a configuration of the active area 506 in the semiconductor structure 500 can be used when confining charge carriers inside the active area 500 by preventing overflow of carriers from the active area 506 be conducive, thereby increasing the efficiency of out of the semiconductor structure 500 produced light emitting devices is increased.

Die Barrierebereiche 516 A-C können eine Materialzusammensetzung und Strukturkonfiguration aufweisen, die derart gewählt ist, dass jeder der Barrierebereiche 516 A-C mit jeweiligen Bandlückenenergien 550 A-C versehen ist, wobei die Bandlückenenergie durch die Energiedifferenz zwischen der Leitungsbandenergie 528 und der Valenzbandenergie 552 eines jeden der Halbleitermaterialien, die die Halbleiterstruktur 500 beinhalten, gegeben ist. Die Bandlückenenergie 550 A in dem ersten Barrierebereich 516 A kann kleiner als die Bandlückenenergie 550 B in dem zweiten Barrierebereich 516 B sein, und die Bandlückenenergie 550 B in dem zweiten Barrierebereich 516 B kann kleiner als die Bandlückenenergie 550 C in dem dritten Barrierebereich 516 C sein, wie in dem Energiebanddiagramm von 5B gezeigt ist. Des Weiteren kann jede der Bandlückenenergien der Quantenquellbereiche 552 A-C im Wesentlichen gleich sein und kann kleiner als jede der Bandlückenenergien 516 A-C der Barrierebereiche 550 A-C sein.The barrier areas 516 ACs may have a material composition and structure configuration chosen such that each of the barrier regions 516 AC with respective bandgap energies 550 AC , where the bandgap energy is due to the energy difference between the conduction band energy 528 and the valence band energy 552 of each of the semiconductor materials comprising the semiconductor structure 500 include, is given. The bandgap energy 550 A in the first barrier area 516 A can be smaller than the bandgap energy 550 B in the second barrier area 516 B , and the bandgap energy 550 B in the second barrier area 516 B can be smaller than the bandgap energy 550 C in the third barrier area 516 C , as in the energy band diagram of 5B is shown. Furthermore, each of the bandgap energies of the quantum well regions 552 AC may be substantially the same and may be less than each of the bandgap energies 516 AC of the barrier areas 550 Be AC .

Bei dieser Konfiguration kann eine Lochenergiebarriere 554 A zwischen der ersten Quantenquelle 514 A und der zweiten Quantenquelle 514 B kleiner als eine Lochenergiebarriere 554 A zwischen der zweiten Quantenquelle 516 B und der dritten Quantenquelle 516c sein. Mit anderen Worten, die Lochenergiebarrieren 554 A-C über die Barrierebereiche 516 A-C können stufenweise über den Aktivbereich 506 in einer Richtung, die sich von der Kappenschicht 120 zu der Abstandshalterschicht 118 erstreckt, zunehmen. Die Elektronenlochenergiebarrieren 554 A-C sind die Differenzen der Energien des Valenzbandes 552 über die Grenzflächen zwischen den Quantenquellbereichen 514 A-C und den benachbarten Barrierebereichen 516 A-C. Als Ergebnis der zunehmenden Elektronenlochenergiebarrieren 554 A-C über die Barrierebereiche 516 A-C bei einer Bewegung von der Kappenschicht 120 hin zu der Abstandshalterschicht 108 kann eine Zunahme der Verteilungsgleichmäßigkeit der Löcher innerhalb des Aktivbereiches 506 erreicht werden, was zu einer verbesserten Effizienz während des Betriebes einer aus dem Halbleiter 500 hergestellten Licht emittierenden Vorrichtung führt.In this configuration, a hole energy barrier 554 A between the first quantum source 514 A and the second quantum source 514 B smaller than a hole energy barrier 554 A between the second quantum well 516 B and the third quantum source 516c be. In other words, the hole energy barriers 554 AC over the barrier areas 516 AC can be phased over the active area 506 in a direction different from the cap layer 120 to the spacer layer 118 extends, increase. The electron hole energy barriers 554 AC are the differences of the energies of the valence band 552 across the interfaces between the quantum well regions 514 AC and the adjacent barrier areas 516 AC . As a result of increasing electron hole energy barriers 554 AC over the barrier areas 516 AC upon movement from the cap layer 120 towards the spacer layer 108 may increase the distribution uniformity of holes within the active area 506 be achieved, resulting in improved efficiency during the operation of a semiconductor 500 produced light-emitting device leads.

Wie vorstehend erwähnt worden ist, können die Barrierebereiche 516 A-C eine Materialzusammensetzung und Strukturkonfiguration aufweisen, die derart gewählt sind, dass jeder der Barrierebereiche 516 A-C mit einer jeweiligen anderen Bandlückenenergie 550 A-C versehen ist. Beispielshalber und nicht beschränkungshalber kann jeder Barrierebereich 516 A-C ein Ternär-III-Nitrid-Material, so beispielsweise Inb3Ga1-b3N, beinhalten, wobei b3 wenigstens gleich etwa 0,01 ist. Eine Abnahme des Indiumgehaltes (das heißt eine Abnahme des Wertes von b3) in dem Inb3Ga1-b3N der Barrierebereiche 516 A-C kann die Bandlückenenergie der Barrierebereiche 516 A-C vergrößern. Damit kann der zweite Barrierebereich 516 B einen niedrigeren Indiumgehalt relativ zu dem ersten Barrierebereich 516 A aufweisen, und es kann der dritte Barrierebereich 516 C einen niedrigeren Indiumgehalt relativ zu dem zweiten Barrierebereich 516 B aufweisen. Darüber hinaus können die Barrierebereiche 516 A-C und die Quellbereiche 514 A-C dotiert sein und können eine durchschnittliche Schichtdicke aufweisen, wie sie vorstehend im Zusammenhang mit der Halbleiterstruktur 100 beschrieben worden ist.As mentioned above, the barrier areas 516 AC have a material composition and structure configuration chosen such that each of the barrier regions 516 AC with a different bandgap energy 550 AC is provided. By way of example and not by way of limitation, any barrier may be used 516 AC include a ternary III nitride material, such as In b 3 Ga 1-b 3 N, wherein b 3 is at least about 0.01. A decrease in indium content (that is, a decrease in the value of b3) in the In b3 Ga1 -b3 N of the barrier regions 516 AC can be the bandgap energy of the barrier areas 516 Increase AC . This can be the second barrier area 516 B is a lower indium content relative to the first barrier region 516 A , and it may be the third barrier area 516 C has a lower indium content relative to the second barrier region 516 B have. In addition, the barrier areas 516 AC and the source areas 514 AC doped and may have an average layer thickness, as described above in connection with the semiconductor structure 100 has been described.

Wie vorstehend erwähnt worden ist, kann entsprechend Ausführungsformen der vorliegenden Offenbarung der Aktivbereich 106 (von 1A) wenigstens eine InGaN-Quellschicht und wenigstens eine InGaN-Barriereschicht umfassen und kann bei einigen Ausführungsformen wenigstens im Wesentlichen aus InGaN gebildet sein (kann beispielsweise im Wesentlichen aus InGaN bis auf das Vorhandensein von Dotiermitteln bestehen). Eine Mehrzahl von den bislang bekannten Licht emittierenden Vorrichtungsstrukturen, die die InGaN-Quellschichten umfassen, beinhaltet (wenigstens im Wesentlichen von Indium freie) GaN-Barriereschichten. Die Differenz des Energieniveaus des Leitungsbandes zwischen InGaN-Quellschichten und GaN-Barriereschichten ist vergleichsweise hoch, was entsprechend der Lehre aus dem Stand der Technik eine verbesserte Eingrenzung der Ladungsträger im Inneren der Quellschichten ermöglicht und zu einer verbesserten Effizienz der LED-Strukturen führen kann. Gleichwohl können die Strukturen und Verfahren aus dem Stand der Technik zu einer Abnahme der Vorrichtungseffizienz infolge eines Trägeroverflows und einer piezoelektrischen Polarisierung führen.As mentioned above, according to embodiments of the present disclosure, the active area 106 (from 1A ) comprise at least one InGaN swelling layer and at least one InGaN barrier layer, and in some embodiments may be at least substantially InGaN (eg, may consist essentially of InGaN except for the presence of dopants). A plurality of the heretofore known light-emitting device structures comprising the InGaN source layers include (at least substantially indium-free) GaN barrier layers. The difference in the energy level of the conduction band between InGaN source layers and GaN barrier layers is comparatively high, which according to the teaching of the prior art enables an improved confinement of the charge carriers in the interior of the source layers and can lead to an improved efficiency of the LED structures. However, the prior art structures and methods may result in a decrease in device efficiency due to carrier overflow and piezoelectric polarization.

Bei der Trägeroverflowtheorie können die eine oder die mehreren Quantenquellschichten analog zu einem Wassereimer betrachtet werden, wobei dessen Fähigkeit, injizierte Träger einzufangen und vorzuhalten, bei stärkerer Injektion von Trägern abnimmt. Werden injizierte Träger nicht eingefangen oder vorgehalten, so erfolgt durch sie ein Overflow des Aktivbereiches, und sie werden ungenutzt abgegeben bzw. vergeudet, was zu einem Abfall der Vorrichtungseffizienz beiträgt. Bei Strukturen aus dem Stand der Technik, die InGaN-Quantenquellen und GaN-Barriereschichten umfassen, ist der Bandversatz (Offset), das heißt die Differenz der Leitungsbandenergieniveaus zwischen den Quantenquellen und den Barrieren beträchtlich größer als der Bandversatz für einen Aktivbereich, der im Wesentlichen aus InGaN besteht, wie bei den Ausführungsformen beschrieben worden ist. Die Verringerung des Bandversatzes bei den hier beschriebenen Strukturen ermöglicht den injizierten Trägern, sich effizienter über die Quantenquellbereiche des Aktivbereiches zu verteilen, wodurch die Effizienz der aus den hier beschriebenen Halbleiterstrukturen hergestellten Licht emittierenden Vorrichtungen vergrößert wird.In the carrier overflow theory, the one or more quantum well layers may be considered analogous to a water bucket, with its ability to trap and maintain injected carriers decreasing with greater carrier injection. If injected carriers are not captured or held, they will overflow the active area, and they will be wasted or wasted, contributing to a drop in device efficiency. In prior art structures comprising InGaN quantum wells and GaN barrier layers, the band offset, that is, the difference in conduction band energy levels between the quantum wells and the barriers, is significantly greater than the band offset for an active region that is substantially absent InGaN is as described in the embodiments. The reduction in the band offset in the structures described herein enables the injected carriers to distribute more efficiently across the quantum well regions of the active region, thereby increasing the efficiency of the light emitting devices fabricated from the semiconductor structures described herein.

Darüber hinaus tritt infolge einer Gitterfehlanpassung (lattice mismatch) zwischen den InGaN-Quellschichten und den GaN-Barriereschichten eine vergleichsweise starke piezoelektrische Polarisierung innerhalb des Aktivbereiches in derartigen Licht emittierenden Vorrichtungsstrukturen auf. Die piezoelektrische Polarisierung kann die Überlappung zwischen den Wellenfunktionen für die Elektronen und den Wellenfunktionen für die Löcher innerhalb der Aktivbereiche der Licht emittierenden Vorrichtungsstrukturen senken. Wie beispielsweise in „Numerical Analysis of Efficiency Droop Induced by Piezoelectric Polarization in InGaN/GaN Light Emitting Diodes” von J. H. Son and J. L. Lee, veröffentlicht bei Appl. Phys. Lett. 97, 032109 (2010) offenbart ist, kann die piezoelektrische Polarisation zu etwas, das als „Effizienzabfall” (efficiency droop) bezeichnet wird, in derartigen Licht emittierenden Vorrichtungsstrukturen (beispielsweise LEDs) führen. Das Phänomen des Effizienzabfalls ist ein Abfall (Abnahme) des Graphen der internen Quanteneffizienz (IQE) der LED-Struktur bei zunehmender Stromdichte.Moreover, due to a lattice mismatch between the InGaN source layers and the GaN barrier layers, a comparatively strong piezoelectric polarization occurs within the active region in such light emitting device structures. The piezoelectric polarization can reduce the overlap between the wave functions for the electrons and the wave functions for the holes within the active regions of the light emitting device structures. For example, as described in "Numerical Analysis of Efficiency Droop Induced by Piezoelectric Polarization in InGaN / GaN Light Emitting Diodes" by J.H. Son and J.L. Lee, published by Appl. Phys. Lett. 97, 032109 (2010), piezoelectric polarization can lead to what is termed efficiency droop in such light emitting device structures (eg, LEDs). The efficiency drop phenomenon is a decrease (decrease) of the internal quantum efficiency (IQE) graph of the LED structure with increasing current density.

Ausführungsformen einer Licht emittierenden Struktur, so beispielsweise von LED-Strukturen der vorliegenden Offenbarung, können Probleme bei bislang bekannten LED-Strukturen, die InGaN-Quellschichten und GaN-Barriereschichten aufweisen, im Zusammenhang mit einer Gitterfehlanpassung, einem Trägeroverflow, dem Phänomen der piezoelektrischen Polarisation und dem Effizienzabfall (efficiency droop) mindern oder beseitigen. Ausführungsformen von LEDs der vorliegenden Offenbarung, so beispielsweise die aus der Halbleiterstruktur 100 von 1A und 1B hergestellte LED-Struktur, können derart konfiguriert sein, und es kann die Energiebandstruktur hiervon derart konzipiert sein, dass der Aktivbereich 106 einen verringerten piezoelektrischen Polarisierungseffekt und eine vergrößerte Überlappung der Wellenfunktion der Elektronen und der Wellenfunktion der Löcher aufweist. Im Ergebnis kann die Licht emittierende Vorrichtung, so beispielsweise LEDs, eine verbesserte Gleichmäßigkeit der Ladungsträger über den Aktivbereich 106 und einen verringerten Effizienzabfall bei zunehmender Stromdichte aufweisen. Embodiments of a light-emitting structure, such as LED structures of the present disclosure, may present problems with previously known LED structures including InGaN source layers and GaN barrier layers in the context of lattice mismatch, carrier overflow, piezoelectric polarization phenomenon, and the like reduce or eliminate efficiency droop. Embodiments of LEDs of the present disclosure, such as those of the semiconductor structure 100 from 1A and 1B fabricated LED structure may be configured such and the energy band structure thereof may be designed such that the active area 106 has a reduced piezoelectric polarization effect and an increased overlap of the wave function of the electrons and the wave function of the holes. As a result, the light-emitting device, such as LEDs, can have improved carrier uniformity over the active region 106 and have a reduced efficiency decrease with increasing current density.

Die Vorteile, die durch die Ausführungsformen der vorliegenden Offenbarung erreicht werden können, werden nachstehend weiter anhand 10A und 10B, 11A bis 11E, 12A und 12B sowie 13A bis 13E erläutert. 10A und 10B zeigen eine Ausführungsform einer LED 556 ähnlich zu bislang bekannten LEDs. Die LED 556 beinhaltet einen Aktivbereich 558, der fünf InGaN-Quellschichten 562 umfasst, wobei GaN-Barriereschichten 564 zwischen den InGaN-Quellschichten 562 angeordnet sind. Die LED 556 beinhaltet zudem eine Basisschicht 560, eine erste Abstandshalterschicht 566, eine zweite Abstandshalterschicht 568, eine Elektronensperrschicht 570 und eine Elektrodenschicht 572. In der LED 556 umfassen die InGaN-Quellschichten 562 Schichten aus In0,18Ga0,82N, die jeweils eine durchschnittliche Schichtdicke von etwa 2,5 nm aufweisen. Die Barriereschichten 564 umfassen Schichten aus GaN, die eine durchschnittliche Schichtdicke von etwa 10 nm aufweisen können. Die Basisschicht 560 umfasst eine Schicht aus dotiertem GaN, die eine durchschnittliche Schichtdicke von etwa 325 nm aufweist und die n-Typ-artig mit Silizium bei einer Konzentration von etwa 5e18 cm–3 dotiert ist. Die erste Abstandshalterschicht 566 kann undotiertes GaN umfassen, das eine durchschnittliche Schichtdicke von etwa 25 nm aufweist. Die zweite Abstandshalterschicht 568 kann zudem undotiertes GaN umfassen, das eine durchschnittliche Schichtdicke von etwa 25 nm aufweist. Die Elektronensperrschicht 570 kann p-dotiertes AlGaN umfassen. Die Elektrodenschicht 572 kann eine Schicht aus dotiertem GaN umfassen, wobei eine derartige Elektrodenschicht eine durchschnittliche Schichtdicke von etwa 125 nm aufweisen kann und p-Typ-artig mit Magnesium bei einer Konzentration von etwa 5e17 cm–3 dotiert ist. 10B ist ein vereinfachtes Leitungsbanddiagramm ähnlich zu demjenigen von 1B und zeigt die Relativdifferenzen des Energieniveaus des Leitungsbandes 574 (in einem Energiebanddiagramm) für die verschiedenen Materialien in den verschiedenen Schichten der LED 556 von 10A. Die vertikalen gestrichelten Linien in 10B sind mit den Grenzflächen zwischen den verschiedenen Schichten in der LED 556 von 10A ausgerichtet.The advantages that can be achieved by the embodiments of the present disclosure will be further discussed below 10A and 10B . 11A to 11E . 12A and 12B such as 13A to 13E explained. 10A and 10B show an embodiment of an LED 556 similar to previously known LEDs. The LED 556 includes an active area 558 , the five InGaN source layers 562 wherein GaN barrier layers 564 between the InGaN source layers 562 are arranged. The LED 556 also includes a base layer 560 , a first spacer layer 566 , a second spacer layer 568 , an electron-blocking layer 570 and an electrode layer 572 , In the LED 556 include the InGaN source layers 562 Layers of In 0.18 Ga 0.82 N, each having an average layer thickness of about 2.5 nm. The barrier stories 564 include layers of GaN which may have an average layer thickness of about 10 nm. The base layer 560 comprises a layer of doped GaN which has an average layer thickness of about 325 nm and which is n-type doped with silicon at a concentration of about 5e 18 cm -3 . The first spacer layer 566 may comprise undoped GaN having an average layer thickness of about 25 nm. The second spacer layer 568 may also comprise undoped GaN having an average layer thickness of about 25 nm. The electron barrier layer 570 may include p-doped AlGaN. The electrode layer 572 may comprise a layer of doped GaN, such an electrode layer may have an average layer thickness of about 125 nm and is p-type doped with magnesium at a concentration of about 5e 17 cm -3 . 10B is a simplified conduction band diagram similar to that of FIG 1B and shows the relative differences of the energy level of the conduction band 574 (in an energy band diagram) for the different materials in the different layers of the LED 556 from 10A , The vertical dashed lines in 10B are with the interfaces between the different layers in the LED 556 from 10A aligned.

Wie aus dem Stand der Technik bekannt ist, kann das 8x8-Kane-Modell, das beispielsweise in „k·p Method for Strained Wurtzite Semiconductors” von S. L. Chuang and C. S. Chang, veröffentlicht bei Phys. Rev. B 54, 2491 (1996), offenbart ist, zum Charakterisieren der Struktur des Valenzbandes für Gruppe-III-Nitrid-Materialien, so beispielsweise für GaN und InGaN, verwendet werden. Man geht hier davon aus, dass das Unterteilen (splitting) in schwere, leichte und Spin-off-Zweige der Valenzbänder im Zentrum der Brilluoin-Zone unabhängig vom eingebauten elektrischen Feld ist. Daher können die Valenzsubbänder aus der Lösung der gekoppelten Poisson- und Transportgleichungen ermittelt werden. Die Wellenfunktionen von Elektronen und Löchern können in folgender Form angenommen werden. un·Ψv·exp(kn·r) up,s·Ψv,s·exp(kp·r) As is known in the art, the 8x8 Kane model described, for example, in "kp Method for Strained Wurtzite Semiconductors" by SL Chuang and CS Chang, published by Phys. Rev. B 54, 2491 (1996), may be used to characterize the valence band structure for Group III nitride materials, such as GaN and InGaN. It is assumed here that the splitting into heavy, light and spin-off branches of the valence bands in the center of the Brilluoin zone is independent of the built-in electric field. Therefore, the valence subbands can be determined from the solution of the coupled Poisson and transport equations. The wave functions of electrons and holes can be assumed in the following form. u n · Ψ v · exp (k n · r) u p, s · v, s · exp (k p · r)

Hierbei sind un und up,s jeweils die Bloch-Amplituden von Elektronen und Löchern entsprechend dem Zentrum der Brillouin-Zone, kn und kp sind die ebeneninternen (in-plane) Quasimomentvektoren, Ψv und Ψv,s sind die Hüllenfunktionen, wobei der untere Index „s” schwere (heavy hh), leichte (light lh) oder spin-off-artige (spin off so) Löcher bezeichnen kann. Die eindimensionalen Schrödinger-Gleichungen für Elektronen- und Lochhüllenfunktionen sind:

Figure DE112014001423T5_0002
Here, u n and u p, s are respectively the Bloch amplitudes of electrons and holes corresponding to the center of the Brillouin zone, k n and k p are the in-plane quasimoment vectors, Ψ v and Ψ v, s are the Envelope functions, where the lower index "s" may denote heavy (heavy), light (light) or spin-off (so-called) holes. The one-dimensional Schrödinger equations for electron and hole envelope functions are:
Figure DE112014001423T5_0002

Hierbei sind UC eff und UV,s eff das effektive Potenzial für Elektronen und Löcher in der Quantenquelle, Ev und Ev,s sind Elektronen- und Lochenergieniveaus, und mn'' und mp'' sind Elektronen- und Locheffektivmassen in der Epitaxialaufwachsungsrichtung. Durch Lösen der vorstehend aufgeführten Schrödinger-Gleichungen bei entsprechenden Randbedingungen wird das Überlappungsintegral zwischen den Elektronen- und Lochwellenfunktionen sodann aus Folgendem ermittelt.Here, U C eff and U V, s eff are the effective potential for electrons and holes in the quantum well, E v and E v, s are electron and hole energy levels, and m n "and m p " are electron and hole effective masses in the epitaxial growth direction. By solving the Schrödinger equations listed above under appropriate constraints, the overlap integral between the electron and hole wave functions is then determined from the following.

Figure DE112014001423T5_0003
Figure DE112014001423T5_0003

Wie in der zweiten Auflage von „Physics of Phonic Devices” von S. L. Chuang, veröffentlicht bei Wiley, New Jersey 2009, offenbart ist, kann die Rate der strahlungsfähigen Rekombination von Elektronen und Löchern gegeben sein durch:

Figure DE112014001423T5_0004
As disclosed in the second edition of "Physics of Phonic Devices" by SL Chuang, published by Wiley, New Jersey, in 2009, the rate of radiative recombination of electrons and holes can be given by:
Figure DE112014001423T5_0004

Hier ist B der Koeffizient der strahlungsfähigen Rekombination, n ist die Elektronenkonzentration, p ist die Lochkonzentration, und Fn – Fp ist die Quasi-Fermi-Niveautrennung. Die Elektronen- und Lochkonzentration und die Quasi-Fermi-Niveautrennung variiert mit der Position über den Aktivbereich einer LED. Die maximale Rate der strahlungsfähigen Rekombination kann in einer beliebigen Quantenquelle identifiziert und als extremale Rate der strahlungsfähigen Rekombination für die jeweilige Quantenquelle betrachtet werden.Here, B is the coefficient of radiative recombination, n is the electron concentration, p is the hole concentration, and F n - F p is the quasi-Fermi native separation. The electron and hole concentration and the quasi-Fermi level separation vary with position over the active area of an LED. The maximum rate of radiative recombination can be identified in any quantum well and considered to be the extreme rate of radiative recombination for the particular quantum well.

11A ist ein Graph zur Darstellung der berechneten Energie der Bandkante des Leitungsbandes 574 und des Valenzbandes 576 für die LED 550 von 10A und 10B mit einem verschwindenden angelegten Strom an der LED 556 als Funktion der Position (in nm) an der LED 556 mit Beginn an der Oberfläche der Basisschicht 560 entgegengesetzt bzw. gegenüberliegend zu dem Aktivbereich 558. 11B ist ein Graph ähnlich zu demjenigen von 11A, jedoch mit Darstellung der berechneten Energie der Bandkante des Leitungsbandes 574 und des Valenzbandes 576 für die LED 556 von 10A und 10B bei einer angelegten Stromdichte an der LED 556 von 125 A/cm2. 11C ist ein Graph zur Darstellung der berechneten Intensität als Funktion der Wellenlänge für jede der fünf Quantenquellschichten 562 der LED 556 bei einer angelegten Stromdichte an der LED 550 von 125 A/cm2. QW1 ist die am weitesten links befindliche Quantenquellschicht 562, während QW5 die am weitesten rechts befindliche Quantenquellschicht 562 aus der Perspektive von 11A is a graph showing the calculated energy of the band edge of the conduction band 574 and the valence band 576 for the LED 550 from 10A and 10B with a disappearing applied current to the LED 556 as a function of the position (in nm) on the LED 556 starting at the surface of the base layer 560 opposite or opposite to the active area 558 , 11B is a graph similar to that of 11A , but with representation of the calculated energy of the band edge of the conduction band 574 and the valence band 576 for the LED 556 from 10A and 10B at an applied current density at the LED 556 of 125 A / cm 2 . 11C Fig. 12 is a graph showing the calculated intensity as a function of wavelength for each of the five quantum well layers 562 the LED 556 at an applied current density at the LED 550 of 125 A / cm 2 . QW1 is the leftmost quantum well layer 562 while QW5 is the rightmost quantum well layer 562 from the perspective of

10A und 10B ist. 11D zeigt die berechnete Injektionseffizienz der LED 556 als Funktion der angelegten Stromdichte. Wie in 11D gezeigt ist, kann die LED 550 eine Injektionseffizienz von etwa 75,6% bei einer angelegten Stromdichte von 125 A/cm2 aufweisen. 11E zeigt die berechnete interne Quanteneffizienz (IQE) der LED 556 als Funktion der angelegten Stromdichte. Wie in 11E gezeigt ist, kann die LED 556 eine interne Quanteneffizienz von etwa 45,2% bei einer angelegten Stromdichte von 125 A/cm2 aufweisen. Wie ebenfalls in 11E gezeigt ist, kann die interne Quanteneffizienz der LED 556 von über 50% bei einer angelegten Stromdichte von etwa 20 A/cm2 auf unter 40% bei einer angelegten Stromdichte von 250 A/cm2 abfallen. Wie vorstehend erläutert worden ist, wird ein derartiger Abfall der IQE im Stand der Technik als Effizienzabfall (efficiency droop) bezeichnet. 10A and 10B is. 11D shows the calculated injection efficiency of the LED 556 as a function of the applied current density. As in 11D Shown is the LED 550 have an injection efficiency of about 75.6% at an applied current density of 125 A / cm 2 . 11E shows the calculated internal quantum efficiency (IQE) of the LED 556 as a function of the applied current density. As in 11E Shown is the LED 556 have an internal quantum efficiency of about 45.2% at an applied current density of 125 A / cm 2 . Like also in 11E can be shown, the internal quantum efficiency of the LED 556 from over 50% at an applied current density of about 20 A / cm 2 to less than 40% at an applied current density of 250 A / cm 2 drop. As discussed above, such a drop in IQE is referred to in the art as efficiency droop.

Tabelle 1 zeigt die berechnete Wellenfunktionsüberlappung und die extremale Rate der strahlungsfähigen Rekombination für jede der fünf Quantenquellschichten 562 in der LED 550 von 10A und 10B. Tabelle 1 QW1 QW2 QW3 QW4 QW5 Wellenfunktionsüberlappung 0,328 0,326 0,325 0,341 0,362 extremale Rate der strahlungsfähigen Rekombination 6,5e26 3,3e26 3 , 3e26 6,8e26 2,4e27 Table 1 shows the calculated wavefunction overlap and the extreme rate of radiative recombination for each of the five quantum well layers 562 in the LED 550 from 10A and 10B , Table 1 QW 1 QW2 QW3 QW4 QW5 Wavefunction overlap 0.328 0.326 0,325 0.341 0.362 extreme rate of radiative recombination 6,5e 26 3,3e 26 3 , 3e 26 6.8e 26 2,4e 27

Wie aus 11C und vorstehender Tabelle 1 ersichtlich ist, kommen die strahlungsfähigen Rekombinationen hauptsächlich aus der letzten Quantenschicht 562 (am nächsten an der p-dotierten Seite oder Anode), die die Quantenquelle Nr. 5 (das heißt QW5) in der LED 556 ist.How out 11C and Table 1 above, the radiative recombinations are mainly from the last quantum layer 562 (closest to the p-doped side or anode), which is the quantum well # 5 (ie, QW5) in the LED 556 is.

Des Weiteren zeigt, wie in 11E gezeigt ist, die LED 556 einen Effizienzabfall, der sich wenigstens teilweise aus der piezoelektrischen Polarisation infolge der Verwendung von InGaN-Quellschichten 562 und GaN-Barriereschichten 564 gemäß vorstehender Erläuterung ergibt.Furthermore, shows how in 11E shown is the LED 556 an efficiency drop resulting, at least in part, from the piezoelectric polarization due to the use of InGaN source layers 562 and GaN barrier layers 564 as explained above.

Ausführungsformen der LEDs der vorliegenden Offenbarung, die einen Aktivbereich beinhalten, der wenigstens eine InGaN-Quellschicht und wenigstens eine InGaN-Barriereschicht, so beispielsweise den Aktivbereich 106 der LED 100, beinhaltet, können eine verbesserte Gleichmäßigkeit der strahlungsfähigen Rekombinationen, die in den Quellschichten auftreten, und einen verringerten Effizienzabfall aufweisen. Ein Vergleich einer Ausführungsform einer LED der vorliegenden Offenbarung mit der LED 550 wird anhand 12A und 12B sowie 13A bis 13E nachstehend präsentiert.Embodiments of the LEDs of the present disclosure which include an active region comprising at least one InGaN source layer and at least one InGaN barrier layer, such as the active region 106 the LED 100 , may include improved uniformity of the radiative recombinations that occur in the swelling layers and reduced efficiency degradation. A comparison of an embodiment of an LED of the present disclosure with the LED 550 is based 12A and 12B such as 13A to 13E presented below.

12A und 12B zeigen ein weiteres Beispiel einer Ausführungsform einer LED 600 der vorliegenden Offenbarung. Die LED 600 beinhaltet einen Aktivbereich 106, der fünf InGaN-Quellschichten 114 umfasst, wobei InGaN-Barriereschichten 116 zwischen den InGaN-Quellschichten 114 angeordnet sind. Die InGaN-Quellschichten 114 und die InGaN-Barriereschichten 116 können so sein, wie vorstehend im Zusammenhang mit der Halbleiterstruktur 100 anhand 1A und 1B beschrieben worden ist. Die LED 600 beinhaltet zudem eine Basisschicht 112, eine erste Abstandshalterschicht 118, eine Kappenschicht 120 und eine InGaN-Elektrodenschicht 104. In der LED 600 umfassen die InGaN-Quellschichten 114 Schichten aus In0,18Ga0,82N, die jeweils eine durchschnittliche Schichtdicke von etwa 2,5 nm aufweisen. Die Barriereschichten 116 umfassen Schichten aus In0,08Ga0,92N, die jeweils eine durchschnittliche Schichtdicke von etwa 10 nm aufweisen. Die Basisschicht 112 umfasst eine Schicht aus dotiertem In0,05Ga0,95N, die jeweils eine durchschnittliche Schichtdicke von etwa 300 nm aufweist und die n-Typ-artig mit Silizium bei einer Konzentration von etwa 5e18 cm–3 dotiert ist. Die erste Abstandshalterschicht 118 kann undotiertes In0,08Ga0,92N umfassen, das eine durchschnittliche Schichtdicke von etwa 25 nm aufweist. Die Kappenschicht 120 kann zudem undotiertes In0,08Ga0,92N umfassen, das eine durchschnittliche Schichtdicke von etwa 25 nm aufweist. Die Elektrodenschicht 104 kann eine Schicht aus dotiertem In0,05Ga0,95N umfassen, die eine durchschnittliche Schichtdicke von etwa 150 nm aufweist und die p-Typ-artig mit Magnesium bei einer Konzentration von etwa 5e17 cm–3 dotiert ist. 12B ist ein vereinfachtes Leitungsbanddiagramm zur Darstellung der Relativdifferenzen des Energieniveaus des Leitungsbandes 602 (in einem Energiebanddiagramm) für die verschiedenen Materialien in den verschiedenen Schichten der LED 600 von 12A. 12A and 12B show another example of an embodiment of an LED 600 of the present disclosure. The LED 600 includes an active area 106 , the five InGaN source layers 1 14, wherein InGaN barrier layers 1 16 between the InGaN source layers 114 are arranged. The InGaN source layers 114 and the InGaN barrier layers 1 16 may be as above in connection with the semiconductor structure 100 based 1A and 1B has been described. The LED 600 also includes a base layer 112 , a first spacer layer 118 , a cap layer 120 and an InGaN electrode layer 104 , In the LED 600 include the InGaN source layers 114 Layers of In 0.18 Ga 0.82 N, each having an average layer thickness of about 2.5 nm. The barrier stories 116 comprise layers of In 0.08 Ga 0.92 N, each having an average layer thickness of about 10 nm. The base layer 112 comprises a layer of doped In 0.05 Ga 0.95 N, each having an average layer thickness of about 300 nm and n-type doped with silicon at a concentration of about 5e 18 cm -3 . The first spacer layer 118 may include undoped In 0.08 Ga 0.92 N which has an average layer thickness of about 25 nm. The cap layer 120 may also comprise undoped In 0.08 Ga 0.92 N which has an average layer thickness of about 25 nm. The electrode layer 104 may comprise a layer of doped In 0.05 Ga 0.95 N which has an average layer thickness of about 150 nm and which is p-type doped with magnesium at a concentration of about 5e 17 cm -3 . 12B is a simplified conduction band diagram illustrating the relative differences in the energy level of the conduction band 602 (in an energy band diagram) for the different materials in the different layers of the LED 600 from 12A ,

13A ist ein Graph zur Darstellung der berechneten Energie der Bandkante des Leitungsbandes 602 und des Valenzbandes 604 für die LED 600 von 12A und 12B mit einem verschwindenden angelegten Strom an der LED 600 als Funktion der Position (in nm) an der LED 600 mit Beginn an der Oberfläche der Basisschicht 112 entgegengesetzt bzw. gegenüberliegend zu dem Aktivbereich 106. 13B ist ein Graph ähnlich zu demjenigen von 13A, jedoch mit Darstellung der berechneten Energie der Bandkante des Leitungsbandes 602 und des Valenzbandes 604 für die LED 600 von 12A und 12B bei einer angelegten Stromdichte an der LED 600 von 125 A/cm2. 13C ist ein Graph zur Darstellung der berechneten Intensität als Funktion der Wellenlänge für jede der fünf Quantenquellschichten 108 der LED 600 mit der angelegten Stromdichte an der LED 600 von 125 A/cm2. QW1 ist die am weitesten links befindliche Quantenquellschicht 108, während QW5 die am weitesten rechts befindliche Quantenquellschicht 108 aus der Perspektive von 12A und 12B ist. 13D zeigt die berechnete Injektionseffizienz der LED 600 als Funktion der angelegten Stromdichte. Wie in 13D gezeigt ist, kann die LED 600 eine Injektionseffizienz von etwa 87,8% bei einer angelegten Stromdichte von 125 A/cm2 aufweisen und kann eine Trägerinjektionseffizienz von wenigstens etwa 80% über einen Bereich von Stromdichten aufweisen, der sich von etwa 20 A/cm2 bis etwa 250 A/cm2 erstreckt. 13E zeigt die berechnete interne Quanteneffizienz (IQE) der LED 600 als Funktion der angelegten Stromdichte. Wie in 13E gezeigt ist, kann die LED 600 eine interne Quanteneffizienz von etwa 58,6% bei einer angelegten Stromdichte von 125 A/cm2 aufweisen. Wie ebenfalls in 13E gezeigt ist, kann die interne Quanteneffizienz der LED 600 zwischen etwa 55% und etwa 60% bei einer angelegten Stromdichte in einem Bereich verbleiben, der sich von etwa 20 A/cm2 bis 250 A/cm2 erstreckt. Damit zeigt die LED 600 einen sehr geringen Effizienzabfall und einen beträchtlich geringeren Effizienzabfall als der Effizienzabfall, den die LED 500 zeigt (wobei die LED 500 nicht den Ausführungsformen der vorliegenden Offenbarung entspricht). 13A is a graph showing the calculated energy of the band edge of the conduction band 602 and the valence band 604 for the LED 600 from 12A and 12B with a disappearing applied current to the LED 600 as a function of the position (in nm) on the LED 600 starting at the surface of the base layer 112 opposite or opposite to the active area 106 , 13B is a graph similar to that of 13A , but with representation of the calculated energy of the band edge of the conduction band 602 and the valence band 604 for the LED 600 from 12A and 12B at an applied current density at the LED 600 of 125 A / cm 2 . 13C Fig. 12 is a graph showing the calculated intensity as a function of wavelength for each of the five quantum well layers 108 the LED 600 with the applied current density at the LED 600 of 125 A / cm 2 . QW1 is the leftmost quantum well layer 108 while QW5 is the rightmost quantum well layer 108 from the perspective of 12A and 12B is. 13D shows the calculated injection efficiency of the LED 600 as a function of the applied current density. As in 13D Shown is the LED 600 have an injection efficiency of about 87.8% at an applied current density of 125 A / cm 2 and may have a carrier injection efficiency of at least about 80% over a range of current densities extending from about 20 A / cm 2 to about 250 A / cm 2 . 13E shows the calculated internal quantum efficiency (IQE) of the LED 600 as a function of the applied current density. As in 13E Shown is the LED 600 have an internal quantum efficiency of about 58.6% at an applied current density of 125 A / cm 2 . Like also in 13E can be shown, the internal quantum efficiency of the LED 600 between about 55% and about 60% at an applied current density in a range extending from about 20 A / cm 2 to 250 A / cm 2 . This shows the LED 600 a very low efficiency drop and a considerably lower efficiency drop than the efficiency drop that the LED 500 shows (where the LED 500 does not correspond to the embodiments of the present disclosure).

Tabelle 2 zeigt die berechnete Wellenfunktionsüberlappung und die extremale Rate der strahlungsfähigen Rekombination für jede der fünf Quantenquellschichten 108 in der LED 600 von 12A und 12B. Tabelle 2 QW1 QW2 QW3 QW4 QW5 Wellenfunktionsüberlappung 0,478 0,493 0,494 0,494 0,471 extremale Rate der strahlungsfähigen Rekombination 7,8e26 7,7e26 7,9e26 8,1e26 8,3e26 Table 2 shows the calculated wavefunction overlap and the extreme rate of radiative recombination for each of the five quantum well layers 108 in the LED 600 from 12A and 12B , Table 2 QW 1 QW2 QW3 QW4 QW5 Wavefunction overlap 0,478 0.493 0.494 0.494 0.471 extreme rate of radiative recombination 7.8e 26 7.7e 26 7,9e 26 8,1e 26 8,3e 26

Wie aus 13C und vorstehender Tabelle 2 ersichtlich ist, sind die strahlungsfähigen Rekombinationen über die Quantenschichten 508 in der LED 600 im Vergleich zu den Quellschichten 108 in der LED 500 gleichmäßiger.How out 13C and Table 2 above, the radiative recombinations are over the quantum layers 508 in the LED 600 compared to the source layers 108 in the LED 500 even.

Die LED 550 von 10A und 10B und die LED 600 von 12A und 12B wurden unter Verwendung der Software SiLENSe modelliert, die im Handel bei der STR Group, Inc.The LED 550 from 10A and 10B and the LED 600 from 12A and 12B were modeled using the SiLENSe software commercially available from STR Group, Inc.

erhältlich ist. Die Software SiLENSe wurde ebenfalls zur Erzeugung der Graphen von 11A bis 11E sowie 13A bis 13E sowie zur Ermittlung der in Tabellen 1 und 2 aufgeführten Daten verwendet.is available. The software SiLENSe was also used to generate the graphs of 11A to 11E such as 13A to 13E and for the determination of the in tables 1 and 2 used data.

Aufweisen können die LEDS entsprechend einigen Ausführungsformen der vorliegenden Offenbarung eine interne Quanteneffizienz von wenigstens etwa 45% über einen Bereich der Stromdichte, der sich von etwa 20 A/cm2 bis etwa 250 A/cm2 erstreckt, von wenigstens etwa 50% über einen Bereich der Stromdichte, der sich von etwa 20 A/cm2 bis etwa 250 A/cm2 erstreckt, oder sogar von wenigstens etwa 55% über einen Bereich der Stromdichte, der sich von etwa 20 A/cm2 bis etwa 250 A/cm2 erstreckt. Des Weiteren können die LEDs eine wenigstens im Wesentlichen konstante Trägerinjektionseffizienz über einen Bereich der Stromdichte aufweisen, der sich von etwa 20 A/cm2 bis etwa 250 A/cm2 erstreckt. Bei einigen Ausführungsformen können LEDs der vorliegenden Offenbarung eine Trägerinjektionseffizienz von wenigstens etwa 80% über einen Bereich von Stromdichten aufweisen, der sich von etwa 20 A/cm2 bis etwa 250 A/cm2 erstreckt.The LEDs, according to some embodiments of the present disclosure, may have an internal quantum efficiency of at least about 45% over a range of current density ranging from about 20 A / cm 2 to about 250 A / cm 2 , of at least about 50% over a range the current density extending from about 20 A / cm 2 to about 250 A / cm 2 , or even at least about 55% over a range of current density ranging from about 20 A / cm 2 to about 250 A / cm 2 extends. Furthermore, the LEDs may have at least substantially constant carrier injection efficiency over a range of current density ranging from about 20 A / cm 2 to about 250 A / cm 2 . In some embodiments, LEDs of the present disclosure may have a carrier injection efficiency of at least about 80% over a range of current densities ranging from about 20 A / cm 2 to about 250 A / cm 2 .

Nichtbeschränkende Beispiele von Verfahren, die zum Herstellen von Halbleiterstrukturen und Licht emittierenden Vorrichtungen, so beispielsweise von LEDs, bei den Ausführungsformen der Offenbarung verwendet werden, werden nachstehend kurz anhand 6C bis 6D beschrieben, während Beispiele für durch derartige Verfahren hergestellte Licht emittierende Vorrichtungen anhand 7 und 8 beschrieben werden.Non-limiting examples of methods used to fabricate semiconductor structures and light-emitting devices, such as LEDs, in the embodiments of the disclosure will be briefly described below 6C to 6D while examples of light emitting devices made by such methods are described 7 and 8th to be discribed.

Wie 6C gezeigt ist, kann die Aufwachsungsschablone 113 (mit Herstellung gemäß vorstehender Beschreibung) innerhalb einer Aufbringungskammer angeordnet sein, und es können Schichten, die Gruppe-III-Nitrid-Materialien umfassen, die üblicherweise als Aufwachsungsstapel 682 (siehe 6D) bezeichnet werden, epitaxial und aufeinanderfolgend an einer oder mehreren Saatschichten 656 der Aufwachsungsschablone 113 aufgewachsen werden. Man beachte, dass ungeachtet dessen, dass die Saatschicht als eine oder mehrere Inseln von Gruppe-III-Nitrid-Materialien dargestellt ist, die Saatschicht bei einigen Ausführungsformen einen kontinuierlichen Film über dem Stützsubstrat 658 umfassen kann.As 6C The growth template may be shown 113 (as fabricated as described above) within an application chamber, and layers comprising group III nitride materials, commonly referred to as growth stacks 682 (please refer 6D ), epitaxially and sequentially on one or more seed layers 656 the growth template 113 to be raised. Note that notwithstanding that the seed layer is depicted as one or more islands of Group III nitride materials, in some embodiments, the seed layer has a continuous film over the backing substrate 658 may include.

6D zeigt eine Halbleiterstruktur 680, die eine Aufwachsungsschablone 113 umfasst, die wiederum zwei Saatschichten 656 umfasst, die jeweils verschiedene darauf aufgebrachte Schichten der Halbleiterstruktur 100 von 1A und 1B aufweisen. Insbesondere ist eine GaN-Basisschicht 112 einer Halbleiterstruktur 100 epitaxial direkt an jeder der Saatschichtstrukturen 656 aufgewachsen, wobei eine InGaN-Abstandshalterschicht 118, eine InGaN-Quellschicht 114, eine InGaN-Barriereschicht 116, eine InGaN-Kappenchicht 120, eine Elektronensperrschicht 108, eine p-Typ-Bulkschicht 110 und eine p-Typ-Kontaktschicht 104 aufeinanderfolgend epitaxial über der Aufwachsungsschablone 112 aufgebracht werden. 6D shows a semiconductor structure 680 holding a growth template 113 includes, in turn, two seed layers 656 each comprising different layers of the semiconductor structure deposited thereon 100 from 1A and 1B exhibit. In particular, a GaN base layer 112 a semiconductor structure 100 epitaxially directly on each of the seed layer structures 656 grown, with an InGaN spacer layer 118 , an InGaN source layer 114 , an InGaN barrier layer 116 , an InGaN cap layer 120 , an electron-blocking layer 108 , a p-type bulk layer 110 and a p-type contact layer 104 successively epitaxially over the growth template 112 be applied.

Die verschiedenen Schichten der Halbleiterstruktur 680, die den Aufwachsungsstapel 682 umfasst, können beispielsweise unter Verwendung eines MOCVD-Prozesses (metallorganische chemische Dampfaufbringung) und eines MOCVD-Systems innerhalb einer einzelnen Aufbringungskammer aufgebracht werden, das heißt ohne die Notwendigkeit einer Einführung oder Entnahme des Aufwachsungsstapels während des Aufbringungsprozesses. Der Druck im Inneren der Aufbringungskammer kann auf zwischen etwa 50 mTorr und etwa 500 mTorr verringert werden. Der Druck innerhalb der Reaktionskammer kann während des Aufbringungsprozesses während der Aufbringung des Aufwachsungsstapels 682 vergrößert und/oder verkleinert und daher für die in Aufbringung befindliche spezifische Schicht angepasst werden. Bei einem nichtbeschränkenden Beispiel kann der Druck innerhalb der Reaktionskammer während der Aufbringung der GaN-Basisschicht 112, der Abstandshalterschicht 118, der einen oder mehreren Quellschichten 114/Barriereschichten 116, der Kappenschichten 120 und der Elektronensperrschicht 108 in einem Bereich zwischen etwa 50 mTorr und etwa 500 mTorr liegen und kann bei einigen Ausführungsformen gleich etwa 440 mTorr sein. Der Druck im Inneren der Reaktionskammer für die Aufbringung der p-Typ-Bulkschicht 110 und der p-Typ-Kontaktschicht 104 kann zwischen etwa 50 mTorr und etwa 250 mTorr liegen und kann bei einigen Ausführungsformen gleich etwa 100 mTorr sein.The different layers of the semiconductor structure 680 that the growth pile 682 For example, using an MOCVD (Metal Organic Chemical Vapor Deposition) process and a MOCVD system may be applied within a single application chamber, that is, without the need for introduction or removal of the growth batch during the deposition process. The pressure inside the application chamber can be reduced to between about 50 mTorr and about 500 mTorr. The pressure within the reaction chamber may be during the application process during the application of the growth stack 682 enlarged and / or reduced and therefore adapted for the applied in layer specific layer. In a non-limiting example, the pressure within the reaction chamber during the application of the GaN base layer 112 , the spacer layer 118 , one or more source layers 114 / Barrier layers 116 , the cap layers 120 and the electron barrier layer 108 in a range between about 50 mTorr and about 500 mTorr, and may be equal to about 440 mTorr in some embodiments. The pressure inside the reaction chamber for the application of the p-type bulk layer 110 and the p-type contact layer 104 may be between about 50 mTorr and about 250 mTorr, and may be equal to about 100 mTorr in some embodiments.

Die Aufwachsungsschablone 113 kann auf eine Temperatur zwischen etwa 600°C und etwa 1000°C im Inneren der Aufbringungskammer erwärmt werden. Metallorganische Vorläufergase und andere Vorläufergase (und optional Träger- und/oder Reinigungsgase) können sodann zum Fließen durch die Aufbringungskammer und über die eine oder die mehreren Saatschichten 656 der Aufwachsungsschablone 113 gebracht werden. Die metallorganischen Vorläufergase können auf eine Weise reagieren, sich zersetzen oder sowohl reagieren als auch sich zersetzen, dass dies zu einer epitaxialen Aufbringung von Gruppe-II-Nitrid-Schichten bzw. Gruppe-III-Nitrid-Schichten, so beispielsweise von InGaN-Schichten, an der Aufwachsungsschablone 113 führt.The growth template 113 can be heated to a temperature between about 600 ° C and about 1000 ° C inside the application chamber. Organometallic precursor gases and other precursor gases (and optionally carrier and / or cleaning gases) may then flow through the deposition chamber and over the one or more seed layers 656 the growth template 113 to be brought. The organometallic precursor gases may react, decompose, or both react and decompose in a manner that results in epitaxial deposition of Group II nitride or Group III nitride layers, such as InGaN layers, for example. at the growth template 113 leads.

Bei nichtbeschränkenden Beispielen kann Trimethylindium (TMI) als metallorganischer Vorläufer für das Indium des InGaN verwendet werden, es kann Triethylgallium (TMG) als metallorganischer Vorläufer für das Gallium des InGaN verwendet werden, es kann Triethylaluminium (TMA) als metallorganischer Vorläufer für das AlGaN verwendet werden, und es kann Ammoniak als Vorläufer für den Stickstoff der Gruppe-III-Nitrid-Schichten verwendet werden. SiH4 kann als Vorläufer zum Einleiten von Silizium in das InGaN verwendet werden, wenn eine n-Typ-artige Dotierung des Gruppe-III-Nitrides erwünscht ist, und es kann Cp2Mg (Bis(Cyclopentadienl)Magnesium) als Vorläufer zum Einleiten von Magnesium in das Gruppe-III-Nitrid verwendet werden, wenn eine p-Typ-artige Dotierung der Gruppe III erwünscht ist. Es kann von Vorteil sein, das Verhältnis des Indiumvorläufers (beispielsweise Trimethylindium) zu dem Galliumvorläufer (beispielsweise Triethylgallium), was zu dem Indium führt, das in dem InGaN beinhaltet ist, bei einer Konzentration anzupassen, die nahe an einem Sättigungspunkt für Indium in dem InGaN bei der Aufbringungstemperatur ist. Der prozentuale Anteil von Indium, das in dem InGaN aufgenommen wird, kann gesteuert werden, wenn das InGaN epitaxial aufgewachsen wird, indem die Aufwachsungstemperatur gesteuert wird. Vergleichsweise höhere Mengen von Indium werden bei vergleichsweise niedrigeren Temperaturen aufgenommen, während vergleichsweise niedrigere Mengen von Indium bei vergleichsweise höheren Temperaturen aufgenommen werden. Bei nichtbeschränkenden Beispielen können die InGaN-Quellschichten 108 bei Temperaturen in einem Bereich aufgebracht werden, der sich von etwa 600°C bis etwa 950°C erstreckt.By way of non-limiting examples, trimethylindium (TMI) may be used as the organometallic precursor to the indium of InGaN, triethylgallium (TMG) may be used as the organometallic precursor to the gallium of InGaN, triethylaluminum (TMA) may be used as the organometallic precursor for the AlGaN and ammonia may be used as a precursor to the nitrogen of the group III nitride layers. SiH 4 may be used as a precursor for introducing silicon into the InGaN when n-type doping of the group III nitride is desired, and may use Cp 2 Mg (bis (cyclopentadiene) magnesium) as a precursor for introducing magnesium into the InGaN the Group III nitride may be used when p-type type Group III doping is desired. It may be advantageous to adjust the ratio of the indium precursor (e.g., trimethylindium) to the gallium precursor (e.g., triethylgallium) resulting in the indium contained in the InGaN at a concentration close to a saturation point for indium in the InGaN at the application temperature. The percentage of indium incorporated in the InGaN can be controlled when the InGaN is epitaxially grown by controlling the growth temperature. Comparatively higher levels of indium are consumed at comparatively lower temperatures, while relatively lower levels of indium are consumed at relatively higher temperatures. In non-limiting examples, the InGaN source layers 108 be applied at temperatures in a range extending from about 600 ° C to about 950 ° C.

Die Aufbringungstemperatur der verschiedenen Schichten des Aufwachsungsstapels 100 kann während des Aufbringungsprozesses vergrößert und/oder verkleinert werden und daher für die in Aufbringung befindliche spezifische Schicht angepasst werden. Bei einem nichtbeschränkenden Beispiel kann die Aufbringungstemperatur während der Aufbringung der GaN-Basisschicht 112, der p-Typ-Bulkschicht 110 und der p-Typ-Kontaktschicht 104 in einem Bereich zwischen etwa 600° bis etwa 950°C liegen und kann bei einigen Ausführungsformen gleich etwa 900°C sein. Die Aufwachsungsrate der GaN-Basisschicht 112, der p-Typ-Bulkschicht 110 und der p-Typ-Kontaktschicht 104 kann in einem Bereich zwischen etwa 1 nm/min bis etwa 50 nm/min liegen, während bei einigen Ausführungsformen die Aufwachsungsrate der GaN-Basisschicht 112, der p-Typ-Bulkschicht 110 und der p-Typ-Kontaktschicht 104 gleich etwa 6 nm/min sein kann.The deposition temperature of the various layers of the growth stack 100 can be increased and / or reduced during the application process and therefore adapted for the applied specific layer. In one non-limiting example, the deposition temperature may be during application of the GaN base layer 112 , the p-type bulk layer 110 and the p-type contact layer 104 in a range between about 600 ° to about 950 ° C and may be equal to about 900 ° C in some embodiments. The growth rate of the GaN base layer 112 , the p-type bulk layer 110 and the p-type contact layer 104 may range from about 1 nm / min to about 50 nm / min, while in some embodiments, the growth rate of the GaN base layer 112 , the p-type bulk layer 110 and the p-type contact layer 104 may be about 6 nm / min.

Bei zusätzlichem nichtbeschränkenden beispielhaften Ausführungsformen kann die Aufbringungstemperatur während der Aufbringung der Abstandshalterschicht 118, der einen oder mehreren Quellschichten 114, der einen oder mehreren Barriereschichten 116, der Kappenschicht 120 und der Elektronensperrschicht 108 in einem Bereich zwischen etwa 600° bis etwa 950°C liegen und kann bei einigen Ausführungsformen gleich etwa 750°C sein. Die Aufwachsungsrate der Abstandshalterschicht 118, der einen oder mehrere Quellschichten 114, der einen oder mehreren Barriereschichten 116, der Kappenschicht 120 und der Elektronensperrschicht 118 kann in einem Bereich zwischen etwa 1 nm/min bis etwa 30 nm/min liegen, und es kann bei einigen Ausführungsformen die Aufwachsungsrate der Abstandshalterschicht 118, der einen oder mehreren Quellschichten 114/Barriereschichten 116, der Kappenschicht 120 und der Elektronensperrschicht 108 gleich etwa 1 nm/min sein. In additional non-limiting example embodiments, the deposition temperature may be during the deposition of the spacer layer 118 , one or more source layers 114 containing one or more barrier layers 116 , the cap layer 120 and the electron barrier layer 108 in a range between about 600 ° to about 950 ° C, and may be equal to about 750 ° C in some embodiments. The growth rate of the spacer layer 118 containing one or more source layers 114 containing one or more barrier layers 116 , the cap layer 120 and the electron barrier layer 118 may range from about 1 nm / min to about 30 nm / min, and in some embodiments may increase the growth rate of the spacer layer 118 , one or more source layers 114 / Barrier layers 116 , the cap layer 120 and the electron barrier layer 108 equal to about 1 nm / min.

Bei Ausführungsformen, die eine Aufbringung von InGaN-Schichten umfassen, kann das Fließratenverhältnis der Vorläufergase derart gewählt werden, dass InGaN-Schichten hoher Qualität hergestellt werden. Die Verfahren zum Bilden der InGaN-Schichten der Halbleiterstruktur 100 können beispielsweise das Auswählen des Gasverhältnisses dafür umfassen, eine oder mehrere InGaN-Schichten mit niedriger Defektdichte herzustellen, die im Wesentlichen frei von Fleckentspannung bzw. Belastungsentspannung (stain relaxation) und im Wesentlichen frei von Oberflächendellen (surface pits) sind.In embodiments involving application of InGaN layers, the flow rate ratio of the precursor gases can be selected to produce high quality InGaN layers. The methods of forming the InGaN layers of the semiconductor structure 100 For example, gas selection may include selecting the gas ratio to produce one or more low defect density InGaN layers that are substantially free of stain relaxation and substantially free of surface pits.

Bei nichtbeschränkenden Beispielen kann das Fließverhältnis (%) von Trimethylindium (TMI) zu Triethylgallium (TMG) folgendermaßen definiert sein: Fließverhältnis (%) = Fließrate (TMI) / Fließrate (TMI + TEG) × 100 By way of non-limiting examples, the flow ratio (%) of trimethylindium (TMI) to triethylgallium (TMG) may be defined as follows: Flow ratio (%) = flow rate (TMI) / flow rate (TMI + TEG) × 100

Ein derartiges Fließverhältnis kann während des Aufbringungsprozesses vergrößert und/oder verkleinert und daher für die in Aufbringung befindliche spezifische InGaN-Schicht angepasst werden. Bei einem nichtbeschränkenden Beispiel kann das Fließverhältnis während der Aufbringung der p-Typ-Bulkschicht 110 von zwischen etwa 50% bis etwa 95°C bzw. 95% reichen und kann bei einigen Ausführungsformen gleich etwa 85% sein. Bei weiteren Ausführungsformen kann das Fließverhältnis während der Aufbringung der Abstandshalterschicht 118, der einen oder mehreren Barriereschichten 116 und der Kappenschicht 120 zwischen etwa 1% bis etwa 50% reichen und kann bei einigen Ausführungsformen gleich etwa 2% sein. Bei wieder anderen Ausführungsformen kann das Fließverhältnis während der Aufbringung der einen oder mehreren Quantenquellschichten 114 in einem Bereich zwischen etwa 1% bis etwa 50% liegen und kann bei einigen Ausführungsformen gleich etwa 30% sein.Such flow ratio can be increased and / or decreased during the deposition process and therefore adapted for the applied InGaN layer. In one non-limiting example, the flow ratio during the deposition of the p-type bulk layer 110 between about 50% to about 95 ° C and 95%, respectively, and may be about 85% in some embodiments. In further embodiments, the flow ratio during the deposition of the spacer layer 118 containing one or more barrier layers 116 and the cap layer 120 between about 1% to about 50%, and may be about 2% in some embodiments. In still other embodiments, the flow ratio may be during the deposition of the one or more quantum well layers 114 may range between about 1% to about 50%, and may be about 30% in some embodiments.

Die Aufwachsungsschablone 113 kann optional innerhalb der Aufbringungskammer während des Aufbringungsprozesses gedreht werden. Bei einem nichtbeschränkenden Beispiel kann die Aufwachsungsschablone 113 innerhalb der Aufbringungskammer während der Aufbringungsprozesse mit einer Drehgeschwindigkeit von zwischen etwa 50 UpM bis etwa 1500 UpM gedreht werden und kann bei einigen Ausführungsformen mit einer Drehgeschwindigkeit von etwa 450 UpM gedreht werden. Die Drehgeschwindigkeit kann während des Aufbringungsprozesses vergrößert und/oder verkleinert und daher für die in Aufbringung befindliche spezifische Schicht angepasst werden. Bei einem nichtbeschränkenden Beispiel kann die Drehgeschwindigkeit der Aufwachsungsschablone während der Aufbringung der GaN-Basisschicht 112, der Abstandshalterschicht 118, der einen oder mehreren Quellschichten 114, der einen oder mehreren Barriereschichten 116, der Kappenschichten 120 und der Elektronensperrschicht 108 in einem Bereich zwischen etwa 50 UpM und etwa 1500 UpM liegen und kann bei einigen Ausführungsformen bei einer Drehgeschwindigkeit von etwa 440 UpM liegen. Die Drehgeschwindigkeit der Aufwachsungsschablone 113 während der Aufbringung der p-Typ-Bulkschicht 110 und der p-Typ-Kontaktschicht 104 kann in einem Bereich zwischen etwa 50 UpM und etwa 1500 UpM liegen und kann bei einigen Ausführungsformen mit einer Drehgeschwindigkeit von etwa 1000 UpM liegen.The growth template 113 can optionally be rotated within the application chamber during the application process. In a non-limiting example, the growth template may 113 are rotated within the application chamber during the deposition processes at a rotational speed of between about 50 rpm to about 1500 rpm and, in some embodiments, can be rotated at a rotational speed of about 450 rpm. The rotational speed may be increased and / or decreased during the deposition process and therefore adapted for the applied specific layer. In one non-limiting example, the rotational speed of the growth stencil may be during the application of the GaN base layer 112 , the spacer layer 118 , one or more source layers 114 containing one or more barrier layers 116 , the cap layers 120 and the electron barrier layer 108 in a range between about 50 rpm and about 1500 rpm, and in some embodiments may be at a rotational speed of about 440 rpm. The rotational speed of the growth template 113 during the application of the p-type bulk layer 110 and the p-type contact layer 104 may be in a range between about 50 rpm and about 1500 rpm, and in some embodiments may be at a rotational speed of about 1000 rpm.

Bei Ausführungsformen der Halbleiterstrukturen der vorliegenden Offenbarung, die ein Aufbringen eines Gruppe-III-Nitrides und insbesondere von InGaN-Schichten umfassen, kann die Belastungsenergie der einen oder mehreren InGaN-Schichten, die den Aufwachsungsstapel 682 enthalten, der epitaxial über der Aufwachsungsschablone 113 aufgebracht ist, die Effizienz der aus derartigen Halbleiterstrukturen hergestellten Licht emittierenden Vorrichtungen beeinträchtigen. Bei einigen Ausführungsformen kann die Gesamtbelastungsenergie, die sich innerhalb des Aufwachsungsstapels 682 entwickelt, im Zusammenhang mit der Effizienz gemäß Definition durch die interne Quanteneffizienz (IQE) der Halbleiterstrukturen der vorliegenden Offenbarung stehen.In embodiments of the semiconductor structures of the present disclosure that include application of a Group III nitride, and particularly InGaN layers, the stress energy of the one or more InGaN layers that make up the growth stack 682 containing epitaxially over the growth template 113 which affect the efficiency of the light emitting devices fabricated from such semiconductor structures. In some embodiments, the total load energy that is within the growth stack 682 developed in connection with the efficiency as defined by the internal quantum efficiency (IQE) of the semiconductor structures of the present disclosure.

Dies bedeutet im Detail, dass die Belastungsenergie, die innerhalb einer n-ten Schicht aus InGaN gespeichert ist, proportional zur durchschnittlichen Gesamtdicke Tn der n-ten Schicht aus InGaN und zur Konzentration von Indium %Inn in der n-ten Schicht aus InGaN ist. Darüber hinaus ist die Gesamtbelastungsenergie, die in der Mehrzahl von InGaN-Schichten gespeichert ist, die den Aufwachsungsstapel 682 umfassen, proportional zur Summe der durchschnittlichen Gesamtdicke Tn einer jeden der InGaN-Schichten und zur Konzentration von Indium %Inn in jeder der InGaN-Schichten, weshalb die Gesamtbelastungsenergie innerhalb der InGaN-Schichten, die den Aufwachsungsstapel 702 umfassen, unter Verwendung der nachfolgenden Beziehung abgeschätzt werden kann. Gesamtbelastungsenergie (a. E.) ∝ Σ(%Inn × Tn) This means in detail that the strain energy stored within an n-th layer of InGaN is proportional to the average total thickness T n of the n-th layer of InGaN and to Concentration of indium% In n in the n-th layer of InGaN. Moreover, the total stress energy stored in the plurality of InGaN layers is the growth stack 682 proportional to the sum of the average total thickness T n of each of the InGaN layers and to the concentration of indium% In n in each of the InGaN layers, therefore, the total stress energy within the InGaN layers surrounding the growth stack 702 can be estimated using the following relationship. Total load energy (a.e) α Σ (% In n × T n )

Hierbei wird die durchschnittliche Gesamtdicke Tn der n-ten Schicht in nm ausgedrückt, und die Konzentration von Indium %Inn in der n-ten InGaAN-Schicht wird in Atomprozent ausgedrückt. Wenn beispielsweise eine n-te Schicht aus InGaN eine durchschnittliche Gesamtdicke Tn von 150 nm und eine Indiumkonzentration %Inn von 2,0 At.-% aufweist, kann die Belastungsenergie innerhalb der n-ten Schicht aus InGaN gleich 300 a. E. (300 = 150(2)) sein.Here, the average total thickness T n of the n-th layer is expressed in nm, and the concentration of indium% In n in the n-th InGaAN layer is expressed in atomic percent. For example, when an n-th layer of InGaN has an average total thickness T n of 150 nm and an indium concentration% In n of 2.0 at%, the strain energy within the n-th layer of InGaN can be equal to 300 a. E. (300 = 150 (2)).

9 zeigt einen Graph 900 zur Darstellung der Beziehung zwischen IQE (a. E.) und der Gesamtbelastungsenergie (a. E.) für die Halbleiterstrukturen der vorliegenden Offenbarung. Die IQE der Halbleiterstrukturen der vorliegenden Offenbarung kann auf einen Wert der Gesamtbelastungsenergie abnehmen, der als „kritische Belastungsenergie” der Halbleiterstruktur bezeichnet wird, wie durch die Linie 902 des Graphen 900 dargestellt ist. Die IQE der Halbleiterstrukturen unter der kritischen Belastungsenergie (gemäß Darstellung durch Linie 904) kann im Wesentlichen größer als die IQE der Halbleiterstrukturen über der kritischen Belastungsenergie (gemäß Darstellung durch Linie 906) sein. Der Graph 900 zeigt beispielsweise IQE-Werte (durch rechteckige Markierungen angedeutet) für mehrere Halbleiterstrukturen der vorliegenden Offenbarung. Bei einigen Ausführungsformen kann die IQE unter der kritischen Belastungsenergie etwa 500% größer als die IQE über der kritischen Belastungsenergie sein. Bei weiteren Ausführungsformen kann die IQE unter der kritischen Belastungsenergie etwa 250% größer als die IQE über der kritischen Belastungsenergie sein. Bei wieder anderen Ausführungsformen kann die IQE unter der kritischen Belastungsenergie etwa 100% größer als die IQE über der kritischen Belastungsenergie sein. 9 shows a graph 900 to illustrate the relationship between IQE (a.e.) and the total load energy (a.E.) for the semiconductor structures of the present disclosure. The IQE of the semiconductor structures of the present disclosure may decrease to a value of the total load energy, referred to as the "critical load energy" of the semiconductor structure, as through the line 902 of the graph 900 is shown. The IQE of the semiconductor structures under the critical load energy (as shown by line 904 ) may be substantially larger than the IQE of the semiconductor structures above the critical load energy (as shown by line 906 ) be. The graph 900 For example, Figure 12 shows IQE values (indicated by rectangular marks) for a plurality of semiconductor structures of the present disclosure. In some embodiments, the IQE under the critical load energy may be about 500% greater than the IQE over the critical load energy. In further embodiments, the IQE may be about 250% greater than the IQE above the critical load energy under the critical load energy. In still other embodiments, the IQE may be about 100% greater than the IQE above the critical load energy under the critical load energy.

Für die Halbleiterstrukturen der vorliegenden Offenbarung kann die kritische Belastungsenergie 902, die durch die Summe des Produktes einer jeden Schichtdicke (in nm) und eines jeden Schichtindiumgehalts (in %) definiert ist, einen Wert von etwa 1800 oder weniger, etwa 2800 oder weniger oder sogar von etwa 4500 oder weniger aufweisen.For the semiconductor structures of the present disclosure, the critical load energy 902 which is defined by the sum of the product of each layer thickness (in nm) and each layer indium content (in%), has a value of about 1800 or less, about 2800 or less, or even about 4500 or less.

In der vorliegenden Offenbarung kann die Mehrzahl von Gruppe-III-Nitrid-Schichten, die den Aufwachsungsstapel 682 von 6D umfasst, derart aufgebracht werden, dass der Aufwachsungsstapel 682 im Wesentlichen vollständig belastet ist, um auf das Kristallgitter der InsGa1-sN-Saatschicht 656 der Aufwachsungsschablone 113 abgestimmt zu sein. Bei derartigen Ausführungsformen kann, wenn der Aufwachsungsstapel 682 im Wesentlichen vollständig belastet ist, das heißt im Wesentlichen frei von einer Belastungsrelaxation ist, der Aufwachsungsstapel den Gitterparameter der InsGa1-sN-Saatschicht erben. Bei bestimmten Ausführungsformen der vorliegenden Offenbarung kann die InsGa1-sN-Saatschicht einen Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström aufweisen, und es kann der Aufwachsungsstapel einen Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström aufweisen. Daher können bei nichtbeschränkenden Beispielen die Halbleiterstrukturen 100, 200, 300, 400 und 500 derart gebildet werden, dass sie aus vollständig belasteten Materialien zusammengesetzt sind, und können einen derartigen Aufwachsungsebenengitterparameter aufweisen. Bei einigen Ausführungsformen wird die GaN-Basisschicht 112, die über der InsGa1-sN-Saatschicht 656 ausgebildet ist, relaxiert aufgewachsen, wenn die GaN-Basisschicht 112 auf die InsGa1-sN-Saatschicht 656 gitterabgestimmt aufgewachsen wird.In the present disclosure, the plurality of Group III nitride layers that comprise the growth stack 682 from 6D comprises, are applied so that the growth stack 682 is substantially fully loaded to the crystal lattice of the In s Ga 1 -s N seed layer 656 the growth template 113 to be coordinated. In such embodiments, when the growth stack 682 is substantially fully loaded, that is, substantially free of strain relaxation, the growth stacks inherit the lattice parameter of the In s Ga 1 -s N seed layer. In certain embodiments of the present disclosure, the In s Ga 1 -s N seed layer may have a growth plane lattice parameter greater than or equal to about 3.189 angstroms, and the growth stack may have a growth plane lattice parameter greater than or equal to about 3.189 angstroms. Therefore, in non-limiting examples, the semiconductor structures 100 . 200 . 300 . 400 and 500 may be formed to be composed of fully loaded materials and may have such a growth level grid parameter. In some embodiments, the GaN base layer becomes 112 above the In s Ga 1-s N seed layer 656 is formed, grown relaxed when the GaN base layer 112 on the In s Ga 1-s N seed layer 656 grown up lattice-matched.

Bei weiteren Ausführungsformen kann die Mehrzahl von Gruppe-III-Nitrid-Schichten, die den Aufwachsungsstapel 682 von 6D umfasst, derart aufgebracht werden, dass der Aufwachsungsstapel 682 teilweise relaxiert, das heißt, der Gitterparameter des Aufwachsungsstapels 682 unterscheidet sich von der darunter liegenden InsGa1-sN-Saatschicht. Bei derartigen Ausführungsformen kann die prozentuale Belastungsrelaxation (R) folgendermaßen definiert werden.In further embodiments, the plurality of group III nitride layers may comprise the growth stack 682 from 6D comprises, are applied so that the growth stack 682 partially relaxed, that is, the lattice parameter of the growth stack 682 differs from the underlying In s Ga 1-s N seed layer. In such embodiments, the percent stress relaxation (R) may be defined as follows.

Figure DE112014001423T5_0005
Figure DE112014001423T5_0005

Hierbei ist a der durchschnittliche Aufwachsungsebenengitterparameter für den Aufwachsungsstapel 682, as ist der durchschnittliche Aufwachsungsebenengitterparameter der InsGa1-sN-Saat und al ist der gleichgewichtsbasierte (oder dem natürlichen Zustand entsprechende) durchschnittliche Aufwachsungsebenengitterparameter für den Aufwachsungsstapel. Bei einigen Ausführungsformen kann der Aufwachsungsstapel 682 beispielsweise eine prozentuale Belastungsrelaxation (R) von weniger als etwa 0,5% aufweisen, bei weiteren Ausführungsformen kann der Aufwachsungsstapel 682 eine prozentuale Belastungsrelaxation (R) von weniger als etwa 10% aufweisen, und bei wieder anderen Ausführungsformen kann der Aufwachsungsstapel 682 eine prozentuale Belastungsrelaxation (R) von weniger als etwa 50% aufweisen. Here, a is the average growth level lattice parameter for the growth stack 682 , a s is the average growth level lattice parameter of the In s Ga 1 -s N seed, and a l is the equilibrium-based (or natural state) average growth level lattice parameter for the growth stack. In some embodiments, the growth stack may 682 For example, having a percent stress relaxation (R) of less than about 0.5%, in other embodiments, the growth stack 682 have a percent load relaxation (R) of less than about 10%, and in still other embodiments, the growth stack 682 have a percent stress relaxation (R) of less than about 50%.

Nach dem epitaxialen Aufbringen der verschiedenen Schichten der Halbleiterstrukturen, die Gruppe-I-Nitrid-Materialien umfassen, kann eine weitere Bearbeitung erfolgen, um die Herstellung der Licht emittierenden Vorrichtungen, so beispielsweise der LEDs, aus den Halbleiterstrukturen fertigzustellen. So können beispielsweise Elektrodenkontakte an den Schichten von Gruppe-III-Nitrid-Materialien unter Verwendung von Prozessen gebildet werden, die aus dem Stand der Technik bekannt sind und nachstehend kurz anhand 7 und 8 beschrieben werden.After epitaxially depositing the various layers of semiconductor structures comprising Group I nitride materials, further processing may be performed to complete fabrication of the light emitting devices, such as the LEDs, from the semiconductor structures. For example, electrode contacts may be formed on the layers of Group III nitride materials using processes known in the art, and briefly discussed below 7 and 8th to be discribed.

Ein Beispiel für eine Licht emittierende Vorrichtung 700, so beispielsweise eine LED, die aus der Halbleiterstruktur 100 hergestellt ist, ist in 7 dargestellt. Obwohl die vorliegende Beschreibung Ausführungsformen zum Herstellen von Licht emittierenden Vorrichtungen aus der Halbleiterstruktur 100 beschreibt, sollte einsichtig sein, dass derartige Herstellungsprozesse auch bei den Halbleiterstrukturen 200, 300, 400 und 500 Anwendung finden können.An example of a light-emitting device 700 , such as an LED, made of the semiconductor structure 100 is manufactured in is 7 shown. Although the present description describes embodiments for fabricating light-emitting devices from the semiconductor structure 100 It should be appreciated that such fabrication processes also apply to semiconductor structures 200 . 300 . 400 and 500 Application can be found.

Im Detail bedeutet dies, dass ein Abschnitt der Halbleiterstruktur 100 durch Freilegen eines Abschnittes der GaN-Basisschicht 112 entfernt werden kann. Das Entfernen eines ausgewählten Abschnittes der Halbleiterstruktur 100 kann durch Auftragen einer fotoempfindlichen Chemikalie auf die freigelegte Oberfläche der p-Kontaktschicht 100 der Halbleiterstruktur 100 (nicht gezeigt) bewerkstelligt werden. Beim Freilegen für elektromagnetische Strahlung durch eine gemusterte transparente Platte und nachfolgenden Entwickeln kann die fotoempfindliche Schicht als „Maskenschicht” genutzt werden, um ein ausgewähltes Entfernen der Gruppe-III-Nitrid-Schichten über der GaN-Basisschicht 112 zu ermöglichen. Das Entfernen von ausgewählten Abschnitten der Gruppe-III-Nitrid-Schichten über der GaN-Basisschicht 112 kann einen Ätzprozess umfassen, so beispielsweise ein chemisches Nassätzen und/oder plasmabasiertes Trockenätzen (beispielsweise reaktives Ionenätzen, induktiv gekoppeltes Plasmaätzen).In detail, this means that a section of the semiconductor structure 100 by exposing a portion of the GaN base layer 112 can be removed. The removal of a selected portion of the semiconductor structure 100 can be applied to the exposed surface of the p-contact layer by applying a photosensitive chemical 100 the semiconductor structure 100 (not shown). Upon exposure to electromagnetic radiation through a patterned transparent plate and subsequent development, the photosensitive layer may be utilized as a "masking layer" to selectively remove the group III nitride layers over the GaN base layer 112 to enable. The removal of selected portions of the Group III nitride layers over the GaN base layer 112 may include an etching process, such as wet chemical etching and / or plasma-based dry etching (eg, reactive ion etching, inductively coupled plasma etching).

Ein erster Elektrodenkontakt 702 kann über einem Abschnitt der freigelegten GaN-Basisschicht 112 gebildet werden. Der erste Elektrodenkontakt 702 kann ein oder mehrere Metalle umfassen, die Titan, Aluminium, Nickel, Gold und eine oder mehrere Legierungen hiervon beinhalten können. Ein zweiter Elektrodenkontakt 704 kann über einem Abschnitt der p-Kontaktschicht 104 gebildet werden, die zweite Elektrodenkontaktschicht 704 kann ein oder mehrere Metallschichten umfassen, die Nickel, Gold, Platin, Silber und eine oder mehrere Legierungen hiervon beinhalten können. Bei der Bildung des ersten Elektrodenkontaktes 702 und des zweiten Elektrodenkontaktes 704 kann ein Strom durch die Licht emittierende Vorrichtung 700 fließen, um elektromagnetische Strahlung beispielsweise in Form von sichtbarem Licht zu erzeugen. Man beachte, dass die Licht emittierende Vorrichtung 700 im Stand der Technik üblicherweise als „seitliche Vorrichtung” (lateral device) bezeichnet wird, da wenigstens ein Abschnitt des Stromweges zwischen dem ersten Elektrodenkontakt 702 und dem zweiten Elektrodenkontakt 704 einen seitlichen Weg umfasst.A first electrode contact 702 may be over a portion of the exposed GaN base layer 112 be formed. The first electrode contact 702 may include one or more metals, which may include titanium, aluminum, nickel, gold and one or more alloys thereof. A second electrode contact 704 can over a section of the p-contact layer 104 are formed, the second electrode contact layer 704 may include one or more metal layers, which may include nickel, gold, platinum, silver, and one or more alloys thereof. In the formation of the first electrode contact 702 and the second electrode contact 704 may be a current through the light-emitting device 700 flow to generate electromagnetic radiation, for example in the form of visible light. Note that the light-emitting device 700 commonly referred to in the art as a "lateral device" because at least a portion of the current path between the first electrode contact 702 and the second electrode contact 704 includes a lateral path.

Ein weiteres Beispiel einer Licht emittierenden Vorrichtung 800, so beispielsweise einer LED, die aus der Halbleiterstruktur 100 hergestellt ist, ist in 8 dargestellt. Obwohl die nachfolgende Beschreibung Ausführungsformen zum Herstellen von Licht emittierenden Vorrichtungen aus der Halbleiterstruktur 100 beschreibt, sollte einsichtig sein, dass derartige Herstellungsprozesse auch bei der Halbleiterstruktur 200, 300, 400 und 500 Anwendung finden können.Another example of a light emitting device 800 , such as an LED, made of the semiconductor structure 100 is manufactured in is 8th shown. Although the following description describes embodiments for fabricating light-emitting devices from the semiconductor structure 100 It should be appreciated that such fabrication processes also apply to the semiconductor structure 200 . 300 . 400 and 500 Application can be found.

Im Detail bedeutet dies, dass ein Abschnitt oder die Gesamtheit der Aufwachsungsschablone 113 von der Halbleiterstruktur 100 entfernt werden kann, um ein Freilegen entweder der InsGa1-sN-Schicht 656 zu ermöglichen oder bei einer Ausführungsform ein Freilegen der GaN-Basisschicht 112 zu ermöglichen. Das Entfernen eines Abschnittes oder der Gesamtheit der Aufwachsungsschablone 113 kann ein oder mehrere Entfernungsverfahren umfassen, darunter Nassätzen, Trockenätzen, chemisch-mechanisches Polieren, Schleifen und Laserabtragen (laser lift off). Beim Entfernen eines Abschnittes oder der Gesamtheit der Aufwachsungsschablone 113 kann ein erster Elektrodenkontakt 802 für die GaN-Basisschicht 112, wie vorstehend beschrieben worden ist, angelegt werden. Nachfolgend kann ein zweiter Elektrodenkontakt 804 an einem Abschnitt der p-Kontaktschicht 104 angelegt werden, wodurch die Licht emittierende Vorrichtung 800 gebildet wird. Bei der Bildung des ersten Elektrodenkontaktes 802 und des zweiten Elektrodenkontaktes 804 kann Strom durch die Licht emittierende Vorrichtung 800 fließen, um elektromagnetische Strahlung beispielsweise in Form von sichtbarem Licht zu erzeugen. Man beachte, dass die Licht emittierende Vorrichtung 800 im Stand der Technik üblicherweise als „vertikale Vorrichtung” (vertical device) bezeichnet wird, da der Stromweg zwischen der ersten Elektrodenschicht 802 und der zweiten Elektrodenschicht 804 einen im Wesentlichen vertikalen Weg umfasst.In detail, this means that a section or the entirety of the growth template 113 from the semiconductor structure 100 can be removed to expose either the In s Ga 1 -s N layer 656 or, in one embodiment, exposing the GaN base layer 112 to enable. Removing a section or the entirety of the growth template 113 may include one or more removal processes, including wet etching, dry etching, chemical mechanical polishing, laser ablation and laser ablation. When removing a section or the whole of the growth template 113 may be a first electrode contact 802 for the GaN base layer 112 as described above. Subsequently, a second electrode contact 804 at a portion of the p-contact layer 104 are applied, whereby the light-emitting device 800 is formed. In the Formation of the first electrode contact 802 and the second electrode contact 804 can conduct electricity through the light-emitting device 800 flow to generate electromagnetic radiation, for example in the form of visible light. Note that the light-emitting device 800 is commonly referred to in the art as a "vertical device" because the current path between the first electrode layer 802 and the second electrode layer 804 comprises a substantially vertical path.

Zusätzlich zu den Herstellungsverfahren und Prozessen gemäß vorstehender Beschreibung für die Herstellung der nichtbeschränkenden beispielhaften Licht emittierenden Vorrichtungen 700 und 800 sei angemerkt, dass zusätzliche Verfahren und Prozesse, die im Stand der Technik bekannt sind, ebenfalls zum Einsatz kommen können, so beispielsweise eine Oberflächenaufrauung zum Verbessern der Lichtextraktion, ein Bonding an metallischen Trägern zum Verbessern der Wärmeableitung, ein Prozess, der im Stand der Technik als „Flip Chip Bonding” bekannt ist, sowie weitere bekannte Herstellungsverfahren.In addition to the manufacturing methods and processes described above for the manufacture of non-limiting exemplary light emitting devices 700 and 800 It should be appreciated that additional methods and processes known in the art may also be used, such as surface roughening to enhance light extraction, bonding to metal substrates to improve heat dissipation, a process known in the art as "flip chip bonding" is known, as well as other known manufacturing methods.

Licht emittierende Vorrichtungen, so beispielsweise LEDs, entsprechend Ausführungsformen der vorliegenden Offenbarung können in einem beliebigen Typ von Licht emittierender Vorrichtung, in die eine oder mehrere LEDs integriert sind, hergestellt und verwendet werden. Ausführungsformen von LEDs der vorliegenden Offenbarung können insbesondere zur Verwendung bei Anwendungen geeignet sein, die LEDs nutzen, die bei vergleichsweise hoher Leistung arbeiten und die eine vergleichsweise hohe Leuchtstärke erfordern. LEDs der vorliegenden Offenbarung können beispielsweise zur Verwendung in LED-Lampen und LED-basierten Glühbirnen geeignet sein, die zur Beleuchtung von Gebäuden, zur Beleuchtung von Straßen, zur Beleuchtung von Kraftfahrzeugen und dergleichen mehr verwendet werden können.Light-emitting devices, such as LEDs, according to embodiments of the present disclosure may be fabricated and used in any type of light-emitting device incorporating one or more LEDs. In particular, embodiments of LEDs of the present disclosure may be suitable for use in applications that utilize LEDs that operate at comparatively high power and that require comparatively high luminance. For example, LEDs of the present disclosure may be suitable for use in LED lamps and LED based light bulbs that may be used to illuminate buildings, illuminate roads, illuminate motor vehicles, and the like.

Zusätzliche Ausführungsformen der vorliegenden Offenbarung beinhalten Leuchtvorrichtungen zum Emittieren von Licht, die eine oder mehrere der hier beschriebenen LEDs beinhalten, so beispielsweise die Licht emittierende Vorrichtung 700 von 7 und die Licht emittierende Vorrichtung 800 von 8. Bei nichtbeschränkenden Beispielen können die Leuchtvorrichtungen so sein, wie beispielsweise in dem am 29. Juli 2003 an Baretz et al. erteilten US-Patent Nr. 6,600,175 offenbart ist, dessen Offenbarung hiermit in Gänze durch Verweisung mit aufgenommen ist, wobei jedoch auch ein oder mehrere LEDs, wie hier beschrieben ist, beinhaltet sein können.Additional embodiments of the present disclosure include light emitting devices that include one or more of the LEDs described herein, such as the light emitting device 700 from 7 and the light-emitting device 800 from 8th , By way of non-limiting examples, the light emitting devices may be as described, for example, in U.S. Pat. other members U.S. Patent No. 6,600,175 is disclosed, the disclosure of which is hereby incorporated by reference in its entirety, but may also include one or more LEDs as described herein.

14 zeigt eine exemplarische Ausführungsform einer Leuchtvorrichtung 900 der vorliegenden Offenbarung, die eine Licht emittierende Vorrichtung, so beispielsweise die Vorrichtung 700, 800, die anhand 7 und 8 beschrieben worden ist, beinhaltet. Wie in 14 gezeigt ist, kann die Leuchtvorrichtung 900 einen Behälter 902 beinhalten, von dem wenigstens ein Abschnitt wenigstens im Wesentlichen gegenüber elektromagnetischer Strahlung im sichtbaren Bereich des elektromagnetischen Strahlungsspektrums transparent ist. Der Behälter 902 kann beispielsweise ein amorphes oder kristallines keramisches Metall (beispielsweise ein Glas) oder ein polymeres Material umfassen. Die LED 800 ist innerhalb des Behälters 902 angeordnet und kann an einer Stützstruktur 904 (beispielsweise einer Leiterplatte oder einem anderen Substrat) im Inneren des Behälters 902 montiert sein. Die Leuchtvorrichtung 900 beinhaltet des Weiteren eine erste elektrische Kontaktstruktur 906 und eine zweite elektrische Kontaktstruktur 908. Die erste elektrische Kontaktstruktur 906 kann in elektrischer Verbindung mit einem der Elektrodenkontakte der LED sein, so beispielsweise dem ersten Elektrodenkontakt 802 (8), und es kann die zweite elektrische Kontaktstruktur 908 in elektrischer Verbindung mit dem anderen Elektrodenkontakt der LED sein, so beispielsweise dem zweiten Elektrodenkontakt 804 (8). Bei einem nichtbeschränkenden Beispiel kann die erste elektrische Kontaktstruktur 906 in elektrischer Verbindung mit dem ersten Elektrodenkontakt 804 durch die Stützstruktur 904 sein, und es kann ein Draht 910 zum elektrischen Koppeln der zweiten elektrischen Kontaktstruktur 904 mit dem zweiten Elektrodenkontakt 804 verwendet werden. Damit kann eine Spannung zwischen der ersten elektrischen Kontaktstruktur 906 und der zweiten elektrischen Kontaktstruktur 908 der Leuchtvorrichtung 900 zur Bereitstellung einer Spannung und eines entsprechenden Stromes zwischen den ersten und zweiten Elektrodenkontakten 802, 804 der LED angelegt werden, wodurch bewirkt wird, dass die LED Strahlung emittiert. 14 shows an exemplary embodiment of a lighting device 900 of the present disclosure, which includes a light-emitting device, such as the device 700 . 800 based on 7 and 8th has been described. As in 14 is shown, the lighting device 900 a container 902 at least a portion of which is at least substantially transparent to electromagnetic radiation in the visible region of the electromagnetic radiation spectrum. The container 902 For example, it may comprise an amorphous or crystalline ceramic metal (eg, a glass) or a polymeric material. The LED 800 is inside the container 902 arranged and can be attached to a support structure 904 (For example, a printed circuit board or other substrate) inside the container 902 be mounted. The lighting device 900 further includes a first electrical contact structure 906 and a second electrical contact structure 908 , The first electrical contact structure 906 may be in electrical connection with one of the electrode contacts of the LED, such as the first electrode contact 802 ( 8th ), and it may be the second electrical contact structure 908 be in electrical connection with the other electrode contact of the LED, such as the second electrode contact 804 ( 8th ). In a non-limiting example, the first electrical contact structure 906 in electrical connection with the first electrode contact 804 through the support structure 904 be, and it can be a wire 910 for electrically coupling the second electrical contact structure 904 with the second electrode contact 804 be used. This allows a voltage between the first electrical contact structure 906 and the second electrical contact structure 908 the lighting device 900 for providing a voltage and a corresponding current between the first and second electrode contacts 802 . 804 be applied to the LED causing the LED to emit radiation.

Die Leuchtvorrichtung 900 kann optional des Weiteren ein fluoreszierendes oder phosphoreszierendes Material beinhalten, das elektromagnetische Strahlung (beispielsweise sichtbares Licht) bei Stimulation oder Anregung durch Absorption von elektromagnetischer Strahlung, die von der einen oder den mehreren LEDs 800 im Inneren des Behälters 902 emittiert wird, selbst emittiert. Eine innere Oberfläche 912 des Behälters 902 kann beispielsweise wenigstens teilweise mit einem derartigen fluoreszierenden oder phosphoreszierenden Material beschichtet sein. Die eine oder die mehreren LEDs 800 können elektromagnetische Strahlung bei einer oder mehreren spezifischen Wellenlängen emittieren, und es kann das fluoreszierende oder phosphoreszierende Material eine Mischung aus verschiedenen Materialien beinhalten, die eine Strahlung aus verschiedenen sichtbaren Wellenlängen beinhalten, sodass die Leuchtvorrichtung 900 weißes Licht nach außerhalb des Behälters 902 emittiert. Verschiedene Typen von fluoreszierenden und phosphoreszierenden Materialien sind im Stand der Technik bekannt und können bei Ausführungsformen von Leuchtvorrichtungen der vorliegenden Offenbarung eingesetzt werden. Einige dieser Materialien sind beispielsweise in dem vorgenanntem US-Patent Nr. 6,600,175 offenbart.The lighting device 900 Optionally, it may further include a fluorescent or phosphorescent material containing electromagnetic radiation (eg, visible light) upon stimulation or excitation by absorbing electromagnetic radiation from the one or more LEDs 800 inside the container 902 is emitted, self-emitted. An inner surface 912 of the container 902 For example, it may be at least partially coated with such a fluorescent or phosphorescent material. The one or more LEDs 800 may emit electromagnetic radiation at one or more specific wavelengths, and the fluorescent or phosphorescent material may include a mixture of different materials including radiation of different visible wavelengths, such that the lighting device 900 white light to the outside of the container 902 emitted. Various types of fluorescent and phosphorescent materials are known in the art and may be employed in embodiments of light emitting devices of the present disclosure. Some of these materials are, for example, in the aforementioned U.S. Patent No. 6,600,175 disclosed.

Zusätzliche nichtbeschränkende Beispiele von Ausführungsformen der Offenbarung sind nachstehend aufgeführt.Additional non-limiting examples of embodiments of the disclosure are listed below.

Ausführungsform 1: Halbleiterstruktur, umfassend: eine GaN-Basisschicht, die eine Polaraufwachsungsebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström aufweist; einen Aktivbereich, der über der Basisschicht angeordnet ist, wobei der Aktivbereich eine Mehrzahl von Schichten aus InGaN umfasst, wobei die Mehrzahl von Schichten aus InGaN wenigstens eine InwGa1-wN-Quellschicht mit 0,10 ≤ w ≤ 0,40 und wenigstens eine InbGa1-bN-Barriereschicht mit 0,01 ≤ b ≤ 0,10 beinhaltet; eine Elektronensperrschicht, die an einer Seite des Aktivbereiches entgegengesetzt bzw. gegenüberliegend zu der GaN-Basisschicht angeordnet ist; eine p-Typ-Bulkschicht, die an der Elektronensperrschicht angeordnet ist, wobei die p-Typ-Bulkschicht InpGa1-pN mit 0,00 ≤ p ≤ 0,08 umfasst; und eine p-Typ-Kontaktschicht, die an der p-Typ-Bulkschicht angeordnet ist, wobei die p-Typ-Kontaktschicht IncGa1-cN mit 0,00 ≤ c ≤ 0,10 umfasst.Embodiment 1: A semiconductor structure comprising: a GaN base layer having a polar growth plane with a growth plane lattice parameter greater than or equal to about 3.189 Angstroms; an active region disposed over the base layer, the active region comprising a plurality of layers of InGaN, the plurality of layers of InGaN having at least one In w Ga 1-w N source layer of 0.10 ≤ w ≤ 0.40 and includes at least one In b Ga 1-b N barrier layer with 0.01 ≤ b ≤ 0.10; an electron barrier layer disposed on a side of the active region opposite to the GaN base layer; a p-type bulk layer disposed on the electron-blocking layer, wherein the p-type bulk layer comprises In p Ga 1 -p N at 0.00≤p≤0.08; and a p-type contact layer disposed on the p-type bulk layer, wherein the p-type contact layer comprises In c Ga 1 -c N at 0.00 ≦ c ≦ 0.10.

Ausführungsform 2: Halbleiterstruktur nach Ausführungsform 1, wobei die Basisschicht des Weiteren eine Aufwachsungsschablone umfasst, wobei die Aufwachsungsschablone umfasst: ein Stützsubstrat; und eine InsGa1-sN-Saatschicht, die an dem Stützsubstrat angeordnet ist, wobei eine Aufwachsungsebene der InsGa1-sN-Saatschicht eine Polarebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström mit 0,02 ≤ s ≤ 0,05 ist und wobei die GaN-Basisschicht auf die Aufwachsungsebene der InsGa1-sN-Saatschicht im Wesentlichen gitterabgestimmt ist.Embodiment 2: The semiconductor structure of Embodiment 1, wherein the base layer further comprises a growth template, wherein the growth template comprises: a support substrate; and an In s Ga 1 -s N seed layer disposed on the support substrate, wherein a growth plane of the In s Ga 1 -s N seed layer is a polar plane having a growth plane lattice parameter of greater than or equal to about 3.189 angstroms with 0.02 ≤ s ≤ 0.05, and wherein the GaN base layer is substantially lattice-matched to the growth plane of the In s Ga 1 -s N seed layer.

Ausführungsform 3: Halbleiterstruktur nach Ausführungsform 3, des Weiteren umfassend eine InspGa1-spN-Abstandshalterschicht, die an der InsGa1-sN-Saatschicht an einer Seite hiervon entgegengesetzt bzw. gegenüberliegend zu der GaN-Basisschicht mit 0,01 ≤ sp ≤ 0,10 angeordnet ist.Embodiment 3: A semiconductor structure according to Embodiment 3, further comprising an In sp Ga 1 -sp N spacer layer disposed on the In s Ga 1 -s N seed layer on a side thereof opposite to the GaN base layer with 0, 01 ≤ sp ≤ 0.10 is arranged.

Ausführungsform 4: Halbleiterstruktur nach einer der Ausführungsformen 1 bis 3, des Weiteren umfassend eine IncpGa1-cpN-Kappenschicht mit 0,01 ≤ cp ≤ 0,10, die zwischen dem Aktivbereich und der Elektronensperrschicht angeordnet ist.Embodiment 4: The semiconductor structure according to any one of Embodiments 1 to 3, further comprising an In cp Ga 1-cp N cap layer of 0.01 ≦ cp ≦ 0.10 disposed between the active region and the electron-blocking layer.

Ausführungsform 5: Halbleiterstruktur nach einer der Ausführungsformen 1 bis 4, wobei die Elektronensperrschicht IneGa1-eN mit 0,01 ≤ e ≤ 0,02 umfasst.Embodiment 5: A semiconductor structure according to any one of Embodiments 1 to 4, wherein the electron - blocking layer comprises In e Ga 1 -e N where 0.01≤e≤0.02.

Ausführungsform 6: Halbleiterstruktur nach einer der Ausführungsformen 1 bis 5, wobei die Elektronensperrschicht wenigstens im Wesentlichen aus GaN gebildet ist.Embodiment 6: A semiconductor structure according to any one of Embodiments 1 to 5, wherein the electron-blocking layer is formed at least substantially of GaN.

Ausführungsform 7: Halbleiterstruktur nach einer der Ausführungsformen 1 bis 6, wobei die Elektronensperrschicht wenigstens im Wesentlichen aus AleGa1-eN mit 0,1 ≤ e ≤ 0,2 gebildet ist.Embodiment 7: A semiconductor structure according to any one of Embodiments 1 to 6, wherein the electron - blocking layer is formed at least substantially of Al e Ga 1 -e N where 0.1≤e≤0.2.

Ausführungsform 8: Halbleiterstruktur nach Ausführungsform 7, wobei die Elektronensperrschicht eine Supergitterstruktur aufweist, die abwechselnde Schichten aus GaN und AleGa1-eN mit 0,1 ≤ e ≤ 0,2 umfasst.Embodiment 8: A semiconductor structure according to Embodiment 7, wherein the electron-blocking layer has a superlattice structure comprising alternating layers of GaN and Al e Ga 1 -e N of 0.1≤e≤0.2.

Ausführungsform 9: Halbleiter bzw. Halbleiterstruktur nach einer der Ausführungsformen 1 bis 9, des Weiteren umfassend eine Elektronenaufhalteschicht, die zwischen der GaN-Basisschicht und dem Aktivbereich angeordnet ist, wobei die Elektronenaufhalteschicht AlstGa1-stN mit 0,01 ≤ st ≤ 0,20 umfasst.Embodiment 9: A semiconductor structure according to any one of Embodiments 1 to 9, further comprising an electron trapping layer disposed between the GaN base layer and the active region, wherein the electron trapping layer is Al st Ga 1-st N where 0.01 ≦ st ≦ 0.20 includes.

Ausführungsform 10: Halbleiterstruktur nach Ausführungsform 9, wobei die Elektronenaufhalteschicht eine Supergitterstruktur aufweist, die abwechselnde Schichten aus GaN und AlstGa1-stN mit 0,01 ≤ st ≤ 0,2 umfasst.Embodiment 10: A semiconductor structure according to Embodiment 9, wherein the electron trapping layer has a superlattice structure comprising alternating layers of GaN and Al st Ga 1-st N of 0.01≤st≤0.2.

Ausführungsform 11: Halbleiterstruktur nach einer der Ausführungsformen 1 bis 10, des Weiteren umfassend eine Belastungsentspannungsschicht, die zwischen der GaN-Basisschicht und dem Aktivbereich angeordnet ist, wobei die Belastungsentspannungsschicht eine Supergitterstruktur aufweist, die abwechselnde Schichten aus InsraGasraN mit 0,01 ≤ sra ≤ 0,10 und InsrbGa – 1srbN mit 0,01 ≤ srb ≤ 0,10 umfasst, und wobei sra größer als srb ist.Embodiment 11: The semiconductor structure according to any one of Embodiments 1 to 10, further comprising a stress relaxation layer disposed between the GaN base layer and the active region, the stress relaxation layer having a superlattice structure comprising alternating layers of In sra Ga sra N of 0.01 ≤ sra ≤ 0.10 and In srb Ga - 1 srb N with 0.01 ≤ srb ≤ 0.10, and wherein sra is larger than srb.

Ausführungsform 12: Halbleiterstruktur nach einer der Ausführungsformen 1 bis 11, wobei der Aktivbereich des Weiteren eine GaN umfassende Zusatzbarriereschicht umfasst, die zwischen der wenigstens einen Quellschicht und der wenigstens einen Barriereschicht angeordnet ist. Embodiment 12: The semiconductor structure according to any one of Embodiments 1 to 11, wherein the active region further comprises an additional barrier layer comprising GaN interposed between the at least one source layer and the at least one barrier layer.

Ausführungsform 13: Halbleiterstruktur nach einer der Ausführungsformen 1 bis 12, wobei eine kritische Belastungsenergie der Halbleiterstruktur gleich etwa 4500 oder weniger ist.Embodiment 13: The semiconductor structure according to any one of Embodiments 1 to 12, wherein a critical load energy of the semiconductor structure is about 4500 or less.

Ausführungsform 14: Halbleiterstruktur nach einer der Ausführungsformen 1 bis 13, wobei die GaN-Basisschicht, der Aktivbereich, die Elektronensperrschicht, die p-Typ-Bulkschicht und die p-Typ-Kontaktschicht einen Aufwachsungsstapel definieren, der eine prozentuale Belastungsrelaxation von weniger als 1% aufweist.Embodiment 14: The semiconductor structure according to any one of Embodiments 1 to 13, wherein the GaN base layer, the active region, the electron blocking layer, the p-type bulk layer, and the p-type contact layer define a growth stack having a percent stress relaxation of less than 1%. having.

Ausführungsform 15: Halbleiterstruktur nach einer der Ausführungsformen 1 bis 14, wobei die p-Typ-Kontaktschicht wenigstens im Wesentlichen aus GaN gebildet ist.Embodiment 15: A semiconductor structure according to any one of Embodiments 1 to 14, wherein the p-type contact layer is formed at least substantially of GaN.

Ausführungsform 16: Halbleiterstruktur nach einer der Ausführungsformen 1 bis 15, des Weiteren umfassend einen ersten Elektrodenkontakt über wenigstens einem Abschnitt der GaN-Basisschicht und einen zweiten Elektrodenkontakt über wenigstens einem Abschnitt der p-Typ-Kontaktschicht.Embodiment 16: The semiconductor structure according to any one of Embodiments 1 to 15, further comprising a first electrode contact over at least a portion of the GaN base layer and a second electrode contact over at least a portion of the p-type contact layer.

Ausführungsform 17: Licht emittierende Vorrichtung, umfassend: eine GaN-Basisschicht, die eine Polaraufwachsungsebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström aufweist; einen Aktivbereich, der über der Basisschicht angeordnet ist, wobei der Aktivbereich eine Mehrzahl von Schichten aus InGaN umfasst, wobei die Mehrzahl von Schichten aus InGaN wenigstens eine Quellschicht und wenigstens eine Barriereschicht beinhaltet; eine Elektronensperrschicht, die über dem Aktivbereich angeordnet ist; eine p-Typ-InpGa1-pN-Bulkschicht, die über der Elektronensperrschicht angeordnet ist; und eine p-Typ-IncGa1-cN-Kontaktschicht, die über der p-Typ-InpGa1-pN-Bulkschicht angeordnet ist, wobei eine kritische Belastungsenergie der Licht emittierenden Vorrichtung gleich etwa 4500 oder weniger ist.Embodiment 17: A light emitting device comprising: a GaN base layer having a polar growth plane with a growth plane lattice parameter greater than or equal to about 3.189 angstroms; an active region disposed over the base layer, the active region comprising a plurality of layers of InGaN, the plurality of layers of InGaN including at least one swelling layer and at least one barrier layer; an electron barrier layer disposed over the active region; a p-type In p Ga 1 -p N bulk layer disposed over the electron-blocking layer; and a p-type In c Ga 1 -c N contact layer disposed over the p-type In p Ga 1 -p N bulk layer, wherein a critical load energy of the light-emitting device is about 4500 or less.

Ausführungsform 18: Licht emittierende Vorrichtung nach Ausführungsform 17, wobei die wenigstens eine Quellschicht InwGa1-wN mit 0,10 ≤ w ≤ 0,40 umfasst.Wherein the at least one well layer In w Ga 1-w N 0.10 ≤ w ≤ comprises light emitting device according to Embodiment 17, 0.40: Embodiment eighteenth

Ausführungsform 19: Licht emittierende Vorrichtung nach Ausführungsform 17 oder 18, wobei die wenigstens eine Barriere bzw. Barriereschicht InbGa1-bN mit 0,01 ≤ b ≤ 0,10 umfasst.Embodiment 19: A light-emitting device according to embodiment 17 or 18, wherein the at least one barrier layer comprises In b Ga 1-b N with 0.01 ≤ b ≤ 0.10.

Ausführungsform 20: Licht emittierende Vorrichtung nach einer der Ausführungsformen 17 bis 19, wobei die Elektronensperrschicht wenigstens im Wesentlichen aus GaN gebildet ist.Embodiment 20: A light-emitting device according to any one of Embodiments 17 to 19, wherein the electron-blocking layer is formed at least substantially of GaN.

Ausführungsform 21: Licht emittierende Vorrichtung nach einer der Ausführungsformen 17 bis 20, wobei 0,00 ≤ p ≤ 0,08 in der p-Typ-InpGa1-pN-Bulkschicht gilt.Embodiment 21: The light emitting device according to any one of Embodiments 17 to 20, wherein 0.00≤p≤0.08 in the p-type In p Ga 1 -p N bulk layer.

Ausführungsform 22: Licht emittierende Vorrichtung nach einer der Ausführungsformen 17 bis 21, wobei 0,01 ≤ c ≤ 0,10 in der p-Typ-IncGa1-cN-Kontaktschicht gilt.Embodiment 22: A light-emitting device according to any one of Embodiments 17 to 21, wherein 0.01≤c≤0.10 in the p-type In c Ga 1-c N contact layer.

Ausführungsform 23: Halbleiterstruktur nach einer der Ausführungsformen 17 bis 22, wobei die p-Typ-IncGa1-cN-Kontaktschicht im Wesentlichen aus GaN gebildet ist.Embodiment 23: A semiconductor structure according to any one of Embodiments 17 to 22, wherein the p-type In c Ga 1 -c N contact layer is formed substantially of GaN.

Ausführungsform 24: Licht emittierende Vorrichtung nach einer der Ausführungsformen 17 bis 23, des Weiteren umfassend einen ersten Elektrodenkontakt über wenigstens einem Abschnitt der GaN-Basisschicht und einen zweiten Elektrodenkontakt über wenigstens einem Abschnitt der p-Typ-IncGa1-cN-Kontaktschicht.Embodiment 24: A light-emitting device according to any one of Embodiments 17 to 23, further comprising a first electrode contact over at least a portion of the GaN base layer and a second electrode contact over at least a portion of the p-type In c Ga 1 -c N contact layer ,

Ausführungsform 25: Halbleiterstruktur nach einer der Ausführungsformen 17 bis 24, wobei die GaN-Basisschicht, der Aktivbereich, die Elektronensperrschicht, die p-Typ-Bulkschicht und die p-Typ-Kontaktschicht einen Aufwachsungsstapel definieren, der eine prozentuale Belastungsrelaxation von weniger als 1% aufweist.Embodiment 25: A semiconductor structure according to any of embodiments 17 to 24, wherein the GaN base layer, the active region, the electron blocking layer, the p-type bulk layer, and the p-type contact layer define a growth stack having a percent stress relaxation of less than 1%. having.

Ausführungsform 26: Verfahren zum Bilden einer Halbleiterstruktur, umfassend: Bereitstellen einer GaN-Basisschicht, die eine Polaraufwachsungsebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström aufweist, Aufwachsen einer Mehrzahl von Schichten aus InGaN zum Bilden eines Aktivbereiches über der Basisschicht, Aufwachsen der Mehrzahl von Schichten aus InGaN, umfassend: Aufwachsen wenigstens einer Quellschicht, die InwGa1-wN mit 0,10 ≤ w ≤ 0,40 umfasst, und Aufwachsen wenigstens einer Barriereschicht über der wenigstens einen Quellschicht, wobei die wenigstens eine Barriereschicht InbGa1-bN mit 0,01 ≤ b ≤ 0,10 umfasst; Aufwachsen einer Elektronensperrschicht über dem Aktivbereich; Aufwachsen einer p-Typ-InpGa1-pN-Bulkschicht über der Elektronensperrschicht mit 0,00 ≤ p ≤ 0,08; und Aufwachsen einer p-Typ-IncGa1-cN-Kontaktschicht über der p-Typ-InpGa1-pN-Bulkschicht mit 0,00 ≤ c ≤ 0,10.Embodiment 26: A method of forming a semiconductor structure, comprising: providing a GaN base layer having a polar growth plane with a growth plane lattice parameter greater than or equal to about 3.189 Angstroms, growing a plurality of layers of InGaN to form an active region over the base layer, growing the plurality of layers of InGaN, comprising: growing at least one source layer comprising In w Ga 1-w N at 0.10 ≤ w ≤ 0.40, and growing at least one barrier layer over the at least one source layer, the at least one barrier layer being in b Ga 1-b N is 0.01 ≤ b ≤ 0.10; Growing an electron barrier over the Active area; Growing a p-type In p Ga 1 -p N bulk layer over the electron-blocking layer with 0.00 ≦ p ≦ 0.08; and growing a p-type In c Ga 1 -c N contact layer over the p-type In p Ga 1 -p N bulk layer with 0.00 ≤ c ≤ 0.10.

Ausführungsform 27: Verfahren nach Ausführungsform 26, wobei das Bilden der Basisschicht des Weiteren ein Bilden einer Aufwachsungsschablone umfasst, wobei das Bilden der Aufwachsungsschablone umfasst: Bereitstellen eines Stützsubstrates; und Bonden einer InsGa1-sN-Saatschicht an das Stützsubstrat, wobei eine Aufwachsungsebene der InsGa1-sN-Saatschicht eine Polarebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström ist und wobei 0,02 ≤ s ≤ 0,05 in der InsGa1-sN-Saatschicht gilt.Embodiment 27: The method of embodiment 26, wherein forming the base layer further comprises forming a growth template, wherein forming the growth template comprises: providing a backing substrate; and bonding an In s Ga 1 -s N seed layer to the support substrate, wherein a growth plane of the In s Ga 1 -s N seed layer is a polar plane having a growth plane lattice parameter of greater than or equal to about 3.189 angstroms and where 0.02 ≤ s ≤ 0.05 in the In s Ga 1 -s N seed layer applies.

Ausführungsform 28: Verfahren nach Ausführungsform 27, des Weiteren umfassend ein Aufwachsen einer InspGa1-spN-Abstandshalterschicht über der InsGa1-sN-Saatschicht an einer Seite hiervon entgegengesetzt bzw. gegenüberliegend zu der GaN-Basisschicht, und wobei 0,01 ≤ sp ≤ 0,10 in der InspGa1-spN-Abstandshalterschicht gilt.Embodiment 28: The method of Embodiment 27, further comprising growing an In sp Ga 1 -sp N spacer layer over the In s Ga 1 -s N seed layer on a side thereof opposite to the GaN base layer, respectively 0.01 ≦ sp ≦ 0.10 in the In sp Ga 1-sp N spacer layer.

Ausführungsform 29: Verfahren nach einer der Ausführungsformen 26 bis 28, des Weiteren umfassend ein Aufwachsen einer IncpGa1-cpN-Kappenschicht, die zwischen dem Aktivbereich und der Elektronensperrschicht angeordnet ist, wobei 0,01 ≤ cp ≤ 0,10 in der IncpGa1-cpN-Kappenschicht gilt.Embodiment 29: The method of any one of Embodiments 26 to 28, further comprising growing an In cp Ga 1 -cp N cap layer interposed between the active region and the electron barrier layer, wherein 0.01 ≤ cp ≤ 0.10 in FIG In cp Ga 1-cp N capping layer applies.

Ausführungsform 30: Verfahren nach einer der Ausführungsformen 26 bis 29, wobei das Aufwachsen der Elektronensperrschicht ein Aufwachsen der Elektronensperrschicht derart umfasst, dass diese wenigstens im Wesentlichen aus IneGa1-eN mit 0,00 ≤ e ≤ 0,02 gebildet ist.Embodiment 30: The method of any one of Embodiments 26 to 29, wherein the growing of the electron - blocking layer comprises growing the electron - blocking layer to be at least substantially formed of In e Ga 1 -e N where 0.00 ≤ e ≤ 0.02.

Ausführungsform 31: Verfahren nach einer der Ausführungsformen 26 bis 30, wobei das Aufwachsen der Elektronensperrschicht ein Aufwachsen der Elektronensperrschicht derart umfasst, dass diese wenigstens im Wesentlichen aus GaN gebildet ist.Embodiment 31: The method of any one of Embodiments 26 to 30, wherein growing the electron barrier layer includes growing the electron barrier layer to be at least substantially GaN.

Ausführungsform 32: Verfahren nach einer der Ausführungsformen 26 bis 31, wobei das Aufwachsen der Elektronensperrschicht ein Aufwachsen der Elektronensperrschicht derart umfasst, dass diese wenigstens im Wesentlichen aus AleGa1-eN mit 0,1 ≤ e ≤ 0,2 gebildet ist.Embodiment 32: A method according to any one of Embodiments 26 to 31, wherein growing the electron barrier layer comprises growing the electron barrier layer to be at least substantially formed of Al e Ga 1 -e N where 0.1≤e≤0.2.

Ausführungsform 33: Verfahren nach einer der Ausführungsformen 26 bis 29, wobei das Aufwachsen der Elektronensperrschicht ein Aufwachsen der Elektronensperrschicht derart umfasst, dass diese eine Supergitterstruktur aufweist, die abwechselnde Schichten aus GaN und AleGa1-eN mit 0,1 ≤ e ≤ 0,2 umfasst.Embodiment 33: The method of any one of Embodiments 26 to 29, wherein growing the electron barrier layer includes growing the electron barrier layer to have a superlattice structure comprising alternating layers of GaN and Al e Ga 1 -e N where 0.1≤e≤ 0.2 includes.

Ausführungsform 34: Verfahren nach einer der Ausführungsformen 26 bis 33, des Weiteren umfassend ein Aufwachsen einer Elektronenaufhalteschicht, die zwischen der GaN-Basisschicht und dem Aktivbereich angeordnet ist, wobei die Elektronenaufhalteschicht wenigstens im Wesentlichen aus AlstGa1-stN mit 0,01 ≤ st ≤ 0,20 gebildet ist.Embodiment 34: The method of any one of embodiments 26 to 33, further comprising growing an electron-trapping layer disposed between the GaN base layer and the active region, wherein the electron-trapping layer is at least substantially Al st Ga 1-st N 0.01 ≦ st ≦ 0.20 is formed.

Ausführungsform 35: Verfahren nach einer der Ausführungsformen 26 bis 34, des Weiteren umfassend ein Aufwachsen einer Belastungsentspannungsschicht, die zwischen der GaN-Basisschicht und dem Aktivbereich angeordnet ist, wobei die Belastungsentspannungsschicht eine Supergitterstruktur aufweist, die abwechselnde Schichten aus InsraGa1-sraN mit 0,01 ≤ sra ≤ 0,10 und InsrbGa1-srbN mit 0,01 ≤ srb ≤ 0,10 umfasst, und wobei sra größer als srb ist.Embodiment 35: The method of any one of embodiments 26 to 34, further comprising growing a stress relaxation layer disposed between the GaN base layer and the active region, wherein the stress relaxation layer comprises a superlattice structure comprising alternating layers of In sra Ga 1 -sra N with 0.01 ≤ sra ≤ 0.10 and In srb includes Ga 1-srb N with 0.01 ≤ srb ≤ 0.10, and wherein sra is greater than srb.

Ausführungsform 36: Verfahren nach einer der Ausführungsformen 26 bis 35, wobei das Bilden des Aktivbereiches des Weiteren ein Aufwachsen einer oder mehrerer GaN umfassender Zusatzbarriereschichten umfasst, die zwischen der wenigstens einen Quellschicht und der wenigstens einen Barriereschicht angeordnet sind.Embodiment 36: The method of any one of embodiments 26 to 35, wherein forming the active region further comprises growing one or more GaN-comprising additive barrier layers disposed between the at least one source layer and the at least one barrier layer.

Ausführungsform 37: Verfahren nach einer der Ausführungsformen 26 bis 36, wobei die GaN-Basisschicht, der Aktivbereich, die Elektronensperrschicht, die p-Typ-Bulkschicht und die p-Typ-Kontaktschicht zusammen einen Aufwachsungsstapel definieren, der eine prozentuale Belastungsrelaxation von weniger als 1% aufweist.Embodiment 37: The method of any of embodiments 26 to 36, wherein the GaN base layer, the active region, the electron barrier layer, the p-type bulk layer, and the p-type contact layer together define a growth stack having a percent stress relaxation of less than one % having.

Ausführungsform 38: Verfahren nach Ausführungsform 37, des Weiteren umfassend ein Bilden des Aufwachsungsstapels derart, dass dieser eine kritische Belastungsenergie von etwa 2800 oder weniger aufweist.Embodiment 38: The method of embodiment 37, further comprising forming the growth stack to have a critical load energy of about 2800 or less.

Ausführungsform 39: Verfahren nach einer der Ausführungsformen 26 bis 38, wobei das Aufwachsen der p-Typ-Kontaktschicht ein Aufwachsen der p-Typ-Kontaktschicht derart umfasst, dass diese wenigstens im Wesentlichen aus GaN gebildet ist.Embodiment 39: The method according to one of the embodiments 26 to 38, wherein the growth of the p-type contact layer comprises growing the p-type contact layer such that it is at least substantially formed of GaN.

Ausführungsform 40: Verfahren nach Ausführungsform 37 oder 38, des Weiteren umfassend ein Aufwachsen des Aufwachsungsstapels in einem einzigen chemischen Dampfaufbringungssystem bei Drücken von zwischen etwa 50 und etwa 500 mTorr.Embodiment 40: The method of embodiment 37 or 38, further comprising growing the growth pad in a single chemical vapor deposition system at pressures of between about 50 and about 500 mTorr.

Ausführungsform 41: Verfahren nach einer der Ausführungsformen 26 bis 40, des Weiteren umfassend ein Aufwachsen der p-Typ-InpGa1-pN-Bulkschicht in einer Kammer während des Fließens von Trimethylindium (TMI) und Triethylgallium (TMG) durch die Kammer, wobei ein Fließverhältnis (%) der Fließrate des Trimethylindiums (TMI) zur Fließrate des Triethylgalliums (TMG) zwischen etwa 50% und etwa 95% ist.Embodiment 41: The method of any one of embodiments 26 to 40, further comprising growing the p-type In p Ga 1 -p N bulk layer in a chamber during the flow of trimethylindium (TMI) and triethylgallium (TMG) through the chamber wherein a flow ratio (%) of the flow rate of trimethylindium (TMI) to the flow rate of triethylgallium (TMG) is between about 50% and about 95%.

Die beispielhaften Ausführungsformen der vorbeschriebenen Offenbarung beschränken den Umfang der Erfindung nicht, da diese Ausführungsformen reine Beispiele von Ausführungsformen der Erfindung sind, die durch den Umfang der beigefügten Ansprüche und die gesetzesgemäßen Äquivalente hiervon definiert ist. Beliebige äquivalente Ausführungsformen sollen innerhalb des Umfanges der vorliegenden Erfindung sein. Verschiedene Abwandlungen der Offenbarung zusätzlich zu den hier gezeigten und beschriebenen, so beispielsweise alternative nützliche Kombinationen der beschriebenen Elemente, erschließen sich einem Fachmann auf dem einschlägigen Gebiet aus der Beschreibung. Derartige Abwandlungen und Ausführungsformen sollen ebenfalls in den Umfang der beigefügten Ansprüche fallen.The exemplary embodiments of the above disclosure do not limit the scope of the invention, as these embodiments are mere examples of embodiments of the invention, which is defined by the scope of the appended claims and the equivalent legal equivalents thereof. Any equivalent embodiments are intended to be within the scope of the present invention. Various modifications of the disclosure in addition to those shown and described herein, such as alternative useful combinations of the elements described, will be apparent to those skilled in the art from the description. Such modifications and embodiments are also intended to fall within the scope of the appended claims.

Claims (15)

Halbleiterstruktur, umfassend: eine GaN-Basisschicht, die eine Polaraufwachsungsebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström aufweist; einen Aktivbereich, der über der Basisschicht angeordnet ist, wobei der Aktivbereich eine Mehrzahl von Schichten aus InGaN umfasst, wobei die Mehrzahl von Schichten aus InGaN wenigstens eine InwGa1-wN-Quellschicht mit 0,10 ≤ w ≤ 0,40 und wenigstens eine InbGa1-bN-Barriereschicht mit 0,01 ≤ b ≤ 0,10 beinhaltet; eine Elektronensperrschicht, die an einer Seite des Aktivbereiches entgegengesetzt bzw. gegenüberliegend zu der GaN-Basisschicht angeordnet ist; eine p-Typ-Bulkschicht, die an der Elektronensperrschicht angeordnet ist, wobei die p-Typ-Bulkschicht InpGa1-pN mit 0,00 ≤ p ≤ 0,08 umfasst; und eine p-Typ-Kontaktschicht, die an der p-Typ-Bulkschicht angeordnet ist, wobei die p-Typ-Kontaktschicht IncGa1-cN mit 0,00 ≤ c ≤ 0,10 umfasst.A semiconductor structure comprising: a GaN base layer having a polar growth plane with a growth plane lattice parameter greater than or equal to about 3.189 Angstroms; an active region disposed over the base layer, the active region comprising a plurality of layers of InGaN, the plurality of layers of InGaN having at least one In w Ga 1-w N source layer of 0.10 ≤ w ≤ 0.40 and includes at least one In b Ga 1-b N barrier layer with 0.01 ≤ b ≤ 0.10; an electron barrier layer disposed on a side of the active region opposite to the GaN base layer; a p-type bulk layer disposed on the electron-blocking layer, wherein the p-type bulk layer comprises In p Ga 1 -p N at 0.00≤p≤0.08; and a p-type contact layer disposed on the p-type bulk layer, wherein the p-type contact layer comprises In c Ga 1 -c N at 0.00 ≦ c ≦ 0.10. Halbleiterstruktur nach Anspruch 1, wobei die Basisschicht des Weiteren eine Aufwachsungsschablone umfasst, wobei die Aufwachsungsschablone umfasst: ein Stützsubstrat; und eine InsGa1-sN-Saatschicht, die an dem Stützsubstrat angeordnet ist, wobei eine Aufwachsungsebene der InsGa1-sN-Saatschicht eine Polarebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström mit 0,02 ≤ s ≤ 0,05 ist und wobei die GaN-Basisschicht auf die Aufwachsungsebene der InsGa1-sN-Saatschicht im Wesentlichen gitterabgestimmt ist.The semiconductor structure of claim 1, wherein the base layer further comprises a growth template, the growth template comprising: a support substrate; and an In s Ga 1 -s N seed layer disposed on the support substrate, wherein a growth plane of the In s Ga 1 -s N seed layer is a polar plane having a growth plane lattice parameter of greater than or equal to about 3.189 angstroms with 0.02 ≤ s ≤ 0.05, and wherein the GaN base layer is substantially lattice-matched to the growth plane of the In s Ga 1 -s N seed layer. Halbleiterstruktur nach Anspruch 1, wobei die Elektronensperrschicht wenigstens im Wesentlichen aus GaN gebildet ist.The semiconductor structure of claim 1, wherein the electron-blocking layer is formed at least substantially of GaN. Halbleiterstruktur nach Anspruch 1, des Weiteren umfassend eine Elektronenaufhalteschicht, die zwischen der GaN-Basisschicht und dem Aktivbereich angeordnet ist, wobei die Elektronenaufhalteschicht AleGa1-eN mit 0,01 ≤ St ≤ 0,20 umfasst.The semiconductor structure according to claim 1, further comprising an electron trapping layer disposed between the GaN base layer and the active region, wherein the electron trapping layer comprises Al e Ga 1 -e N where 0.01 ≦ St ≦ 0.20. Halbleiterstruktur nach Anspruch 1, des Weiteren umfassend eine Belastungsentspannungsschicht, die zwischen der GaN-Basisschicht und dem Aktivbereich angeordnet ist, wobei die Belastungsentspannungsschicht eine Supergitterstruktur aufweist, die abwechselnde Schichten aus InsraGa1-sraN mit 0,01 ≤ sra ≤ 0,10 und InsrbGa1-srbN mit 0,01 ≤ srb ≤ 0,10 umfasst, und wobei sra größer als srb ist.The semiconductor structure of claim 1, further comprising a stress relaxation layer disposed between the GaN base layer and the active region, the stress relaxation layer having a superlattice structure comprising alternating layers of In sra Ga 1 -sra N where 0.01 ≤ sra ≤ 0, 10 and In srb includes Ga 1-srb N with 0.01 ≤ srb ≤ 0.10, and wherein sra is larger than srb. Halbleiterstruktur nach Anspruch 1, wobei der Aktivbereich des Weiteren eine GaN umfassende Zusatzbarriereschicht umfasst, die zwischen der wenigstens einen Quellschicht und der wenigstens einen Barriereschicht angeordnet ist.The semiconductor structure of claim 1, wherein the active region further comprises an additional barrier layer comprising GaN disposed between the at least one source layer and the at least one barrier layer. Halbleiterstruktur nach Anspruch 1, wobei eine kritische Belastungsenergie der Halbleiterstruktur durch die Summe des Produktes einer jeden Schichtdicke (in nm) und eines jeden Schichtindiumgehaltes (in %) definiert und gleich oder kleiner als 4500 ist. The semiconductor structure of claim 1, wherein a critical load energy of the semiconductor structure is defined by the sum of the product of each layer thickness (in nm) and each layer indium content (in%) and equal to or less than 4500. Halbleiterstruktur nach Anspruch 1, wobei die p-Typ-Kontaktschicht wenigstens im Wesentlichen aus GaN gebildet ist.The semiconductor structure of claim 1, wherein the p-type contact layer is formed at least substantially of GaN. Verfahren zum Bilden einer Halbleiterstruktur, umfassend: Bereitstellen einer GaN-Basisschicht, die eine Polaraufwachsungsebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångström aufweist, Aufwachsen einer Mehrzahl von Schichten aus InGaN zum Bilden eines Aktivbereiches über der Basisschicht, Aufwachsen der Mehrzahl von Schichten aus InGaN, umfassend: Aufwachsen wenigstens einer Quellschicht, die InwGa1-wN mit 0,10 ≤ w ≤ 0,40 umfasst, und Aufwachsen wenigstens einer Barriereschicht über der wenigstens einen Quellschicht, wobei die wenigstens eine Barriereschicht InbGa1-bN mit 0,01 ≤ b ≤ 0,10 umfasst; Aufwachsen einer Elektronensperrschicht über dem Aktivbereich; Aufwachsen einer p-Typ-InpGa1-pN-Bulkschicht über der Elektronensperrschicht mit 0,00 ≤ p ≤ 0,08; und Aufwachsen einer p-Typ-IncGa1-cN-Kontaktschicht über der p-Typ-InpGa1-pN-Bulkschicht mit 0,00 ≤ c ≤ 0,10.A method of forming a semiconductor structure, comprising: providing a GaN base layer having a polar growth plane with a growth plane lattice parameter greater than or equal to about 3.189 Angstroms, growing a plurality of layers of InGaN to form an active region over the base layer, growing the plurality of layers InGaN, comprising: growing at least one source layer comprising In w Ga 1-w N by 0.10 ≤ w ≤ 0.40, and growing at least one barrier layer over the at least one source layer, wherein the at least one barrier layer is In b Ga 1- b includes N with 0.01 ≤ b ≤ 0.10; Growing an electron-blocking layer over the active region; Growing a p-type In p Ga 1 -p N bulk layer over the electron-blocking layer with 0.00 ≦ p ≦ 0.08; and growing a p-type In c Ga 1 -c N contact layer over the p-type In p Ga 1 -p N bulk layer with 0.00 ≤ c ≤ 0.10. Verfahren nach Anspruch 9, wobei das Bilden der Basisschicht des Weiteren ein Bilden einer Aufwachsungsschablone umfasst, wobei das Bilden der Aufwachsungsschablone umfasst: Bereitstellen eines Stützsubstrates; und Bonden einer InsGa1-sN-Saatschicht an das Stützsubstrat, wobei eine Aufwachsungsebene der InsGa1-sN-Saatschicht eine Polarebene mit einem Aufwachsungsebenengitterparameter von größer oder gleich etwa 3,189 Ångstrom und mit 0,02 ≤ s ≤ 0,05 in der InsGa1-sN-Saatschicht ist.The method of claim 9, wherein forming the base layer further comprises forming a growth template, wherein forming the growth template comprises: providing a support substrate; and bonding an In s Ga 1 -s N seed layer to the support substrate, wherein a growth plane of the In s Ga 1 -s N seed layer comprises a polar plane having a growth plane lattice parameter greater than or equal to about 3.189 Angstroms and having 0.02 ≤ s ≤ 0 , 05 is in the In s Ga 1-s N seed layer. Verfahren nach Anspruch 9, wobei das Aufwachsen der Elektronensperrschicht ein Aufwachsen der Elektronensperrschicht derart umfasst, dass diese wenigstens im Wesentlichen aus GaN gebildet ist.The method of claim 9, wherein growing the electron-blocking layer comprises growing the electron-blocking layer such that it is at least substantially formed of GaN. Verfahren nach Anspruch 9, des Weiteren umfassend ein Aufwachsen einer Elektronenaufhalteschicht, die zwischen der GaN-Basisschicht und dem Aktivbereich angeordnet ist, wobei die Elektronenaufhalteschicht wenigstens im Wesentlichen aus AlstGa1-stN mit 0,01 ≤ st ≤ 0,20 gebildet ist.The method of claim 9, further comprising growing an electron-trapping layer disposed between the GaN base layer and the active region, wherein the electron-trapping layer is formed at least substantially of Al st Ga 1-st N where 0.01 ≤ st ≤ 0.20 is. Verfahren nach Anspruch 9, des Weiteren umfassend ein Aufwachsen einer Belastungsentspannungsschicht, die zwischen der GaN-Basisschicht und dem Aktivbereich angeordnet ist, wobei die Belastungsentspannungsschicht eine Supergitterstruktur aufweist, die abwechselnde Schichten aus InsraGasraN mit 0,01 ≤ sra ≤ 0,10 und InsrbGa – 1srbN mit 0,01 ≤ srb ≤ 0,10 umfasst, und wobei sra größer als srb ist.The method of claim 9, further comprising growing a stress relaxation layer disposed between the GaN base layer and the active region, the stress relaxation layer having a superlattice structure comprising alternating layers of In sra Ga sra N where 0.01 ≤ sra ≤ 0, 10 and In srb Ga - 1 srb N with 0.01 ≤ srb ≤ 0.10, and where sra is greater than srb. Verfahren nach Anspruch 9, des Weiteren umfassend ein Bilden der Halbleiterstruktur derart, dass diese eine kritische Belastungsenergie aufweist, die durch die Summe des Produktes einer jeden Schichtdicke (in nm) und eines jeden Schichtindiumgehaltes (in %) definiert und gleich oder kleiner 2800 ist.The method of claim 9, further comprising forming the semiconductor structure to have a critical strain energy defined by the sum of the product of each layer thickness (in nm) and each layer indium content (in%) and equal to or less than 2800. Verfahren nach Anspruch 9, wobei das Aufwachsen der p-Typ-Kontaktschicht ein Aufwachsen der p-Typ-Kontaktschicht derart umfasst, dass diese wenigstens im Wesentlichen aus GaN gebildet ist.The method of claim 9, wherein growing the p-type contact layer comprises growing the p-type contact layer such that it is at least substantially formed of GaN.
DE112014001423.0T 2013-03-15 2014-03-17 Semiconductor structures with InGaN comprehensive active areas, methods for forming such semiconductor structures and light emitting devices formed from such semiconductor structures Pending DE112014001423T5 (en)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US201361789792P 2013-03-15 2013-03-15
US201361790085P 2013-03-15 2013-03-15
US201361788441P 2013-03-15 2013-03-15
US61/790,085 2013-03-15
US61/788,441 2013-03-15
US61/789,792 2013-03-15
FR1300823 2013-04-08
FR1300823A FR3003397B1 (en) 2013-03-15 2013-04-08 Semiconductor structures with active regions including INGAN
FR1300860 2013-04-11
FR1300860A FR3003396B1 (en) 2013-03-15 2013-04-11 SEMICONDUCTOR STRUCTURES WITH ACTIVE REGIONS COMPRISING INGAN
FR1300923 2013-04-12
FR1300923A FR3004585B1 (en) 2013-04-12 2013-04-12 SEMICONDUCTOR STRUCTURES WITH ACTIVE REGIONS COMPRISING INGAN
PCT/EP2014/055316 WO2014140371A1 (en) 2013-03-15 2014-03-17 Semiconductor structures having active regions comprising ingan, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures

Publications (1)

Publication Number Publication Date
DE112014001423T5 true DE112014001423T5 (en) 2015-12-24

Family

ID=51535897

Family Applications (3)

Application Number Title Priority Date Filing Date
DE112014001352.8T Pending DE112014001352T5 (en) 2013-03-15 2014-03-17 Light emitter diode semiconductor structures having active regions containing InGaN
DE112014001385.4T Pending DE112014001385T5 (en) 2013-03-15 2014-03-17 Semiconductor light emitting structure having an active region containing InGaN and methods for its production
DE112014001423.0T Pending DE112014001423T5 (en) 2013-03-15 2014-03-17 Semiconductor structures with InGaN comprehensive active areas, methods for forming such semiconductor structures and light emitting devices formed from such semiconductor structures

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE112014001352.8T Pending DE112014001352T5 (en) 2013-03-15 2014-03-17 Light emitter diode semiconductor structures having active regions containing InGaN
DE112014001385.4T Pending DE112014001385T5 (en) 2013-03-15 2014-03-17 Semiconductor light emitting structure having an active region containing InGaN and methods for its production

Country Status (4)

Country Link
JP (3) JP2016513879A (en)
CN (3) CN105051920A (en)
DE (3) DE112014001352T5 (en)
WO (3) WO2014140371A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648872B (en) 2013-03-15 2019-01-21 法商梭意泰科公司 Semiconductor structures having active regions comprising ingan, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
EP4033531B1 (en) * 2017-03-17 2023-08-02 Soitec Method for manufacturing a plurality of crystalline semiconductor islands
US10211297B2 (en) * 2017-05-03 2019-02-19 Globalwafers Co., Ltd. Semiconductor heterostructures and methods for forming same
US11093667B2 (en) * 2017-05-22 2021-08-17 Purdue Research Foundation Method and system for realistic and efficient simulation of light emitting diodes having multi-quantum-wells
US10693038B2 (en) 2017-11-22 2020-06-23 Epistar Corporation Semiconductor device
CN110600436A (en) * 2019-09-05 2019-12-20 方天琦 Multilayer composite substrate structure and preparation method thereof
CN116111015B (en) * 2023-04-11 2023-07-18 江西兆驰半导体有限公司 Multiple quantum well light-emitting layer, light-emitting diode epitaxial wafer and preparation method of light-emitting diode epitaxial wafer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679914B2 (en) * 1997-02-12 2005-08-03 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
JP3864735B2 (en) * 2000-12-28 2007-01-10 ソニー株式会社 Semiconductor light emitting device and manufacturing method thereof
JP4441563B2 (en) * 2000-12-28 2010-03-31 日亜化学工業株式会社 Nitride semiconductor laser device
US7058105B2 (en) * 2002-10-17 2006-06-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor optoelectronic device
KR100525545B1 (en) * 2003-06-25 2005-10-31 엘지이노텍 주식회사 Nitride semiconductor LED and fabrication method for thereof
KR100670531B1 (en) * 2004-08-26 2007-01-16 엘지이노텍 주식회사 Nitride semiconductor LED and fabrication method thereof
KR100765004B1 (en) * 2004-12-23 2007-10-09 엘지이노텍 주식회사 Nitride semiconductor LED and fabrication method thereof
WO2006101452A1 (en) * 2005-03-24 2006-09-28 Agency For Science, Technology And Research Group iii nitride white light emitting diode
CA2599881C (en) * 2005-07-06 2014-03-11 Lg Innotek Co., Ltd. Nitride semiconductor led and fabrication method thereof
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
EP2034525A1 (en) * 2006-05-26 2009-03-11 Rohm Co., Ltd. Nitride semiconductor light emitting element
CN101449395A (en) * 2006-05-26 2009-06-03 罗姆股份有限公司 A nitride semiconductor luminous element
JP2009021361A (en) * 2007-07-11 2009-01-29 Sumitomo Electric Ind Ltd Nitride-based semiconductor light emitting element, and method of fabricating nitride-based semiconductor light emitting element
CN102138227A (en) * 2008-08-29 2011-07-27 株式会社东芝 Semiconductor device
JP5077303B2 (en) * 2008-10-07 2012-11-21 住友電気工業株式会社 Gallium nitride based semiconductor light emitting device, method for fabricating gallium nitride based semiconductor light emitting device, gallium nitride based light emitting diode, epitaxial wafer, and method for fabricating gallium nitride based light emitting diode
JP5907730B2 (en) * 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ Semiconductor material with reduced lattice strain, as well as containing semiconductor structures, devices, and methods of manufacturing processed substrates
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US8227791B2 (en) * 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices
CN102484047A (en) * 2009-08-21 2012-05-30 加利福尼亚大学董事会 Semipolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface

Also Published As

Publication number Publication date
DE112014001352T5 (en) 2015-11-26
WO2014140370A1 (en) 2014-09-18
JP2016517627A (en) 2016-06-16
JP2016513880A (en) 2016-05-16
WO2014140371A1 (en) 2014-09-18
JP2016513879A (en) 2016-05-16
DE112014001385T5 (en) 2015-12-17
CN105051920A (en) 2015-11-11
CN105051918A (en) 2015-11-11
CN105051921A (en) 2015-11-11
WO2014140372A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
DE112006001084B4 (en) Light-emitting devices with active layers that extend into open dimples
DE102012109460B4 (en) Method for producing a light-emitting diode display and light-emitting diode display
DE112014001423T5 (en) Semiconductor structures with InGaN comprehensive active areas, methods for forming such semiconductor structures and light emitting devices formed from such semiconductor structures
DE112005000296B4 (en) Gallium nitride compound semiconductor multilayer structure, lamp with it and manufacturing method for it
DE112005002133T5 (en) Layer stack structure with N-type Group III nitride semiconductors
DE102005052357A1 (en) Method for the lateral dicing of a semiconductor wafer and optoelectronic component
DE112014000592T5 (en) A method of fabricating light emitting nanostructure semiconductor devices
DE102005052358A1 (en) Method for the lateral dicing of a semiconductor wafer and optoelectronic component
DE19830838B4 (en) Semiconductor light emitting device
US9397258B2 (en) Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
DE102011112706B4 (en) Optoelectronic component
DE102015113670A1 (en) Lighting device and method for its production
DE112015004543T5 (en) Light-emitting element and method for producing a light-emitting element
DE102013105707A1 (en) Semiconductor device, superlattice layer used in the same, and methods of manufacturing the semiconductor device
WO2013045190A1 (en) Method for producing an opto-electronic semiconductor chip and corresponding opto-electronic semiconductor chip
DE112018001450B4 (en) Optoelectronic semiconductor chip and method for its manufacture
DE112014002691B4 (en) Excitation region comprising nanodots (also referred to as &#34;quantum dots&#34;) in a matrix crystal grown on Si substrate and made of AlyInxGa1-y-xN crystal (y ≧ 0, x&gt; 0) with zincblende structure (also called &#34;cubic&#34;). and light-emitting device (LED and LD) obtained by using the same
WO2020127435A1 (en) Optoelectronic semiconductor component and method for producing the same
DE102019100799A1 (en) OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH A LAYER PACK WITH ANISOPROPER CONDUCTIVITY AND METHOD FOR PRODUCING THE OPTOELECTRONIC SEMICONDUCTOR COMPONENT
WO2019145216A1 (en) Method for producing a nitride compound semiconductor component
WO2017125505A1 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
EP2380215A1 (en) Optoelectronic semiconductor component
WO2017021301A1 (en) Method for producing a nitride semiconductor component, and nitride semiconductor component
DE102018133526A1 (en) OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH AN INTERLAYER AND METHOD FOR PRODUCING THE OPTOELECTRONIC SEMICONDUCTOR COMPONENT
DE102018120490A1 (en) OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH A SEMICONDUCTOR CONTACT LAYER AND METHOD FOR PRODUCING THE OPTOELECTRONIC SEMICONDUCTOR COMPONENT

Legal Events

Date Code Title Description
R012 Request for examination validly filed