DE102007059927A1 - Verfahren zum Übertragen von Daten in einem Speichersystem und Speichersystem - Google Patents
Verfahren zum Übertragen von Daten in einem Speichersystem und Speichersystem Download PDFInfo
- Publication number
- DE102007059927A1 DE102007059927A1 DE102007059927A DE102007059927A DE102007059927A1 DE 102007059927 A1 DE102007059927 A1 DE 102007059927A1 DE 102007059927 A DE102007059927 A DE 102007059927A DE 102007059927 A DE102007059927 A DE 102007059927A DE 102007059927 A1 DE102007059927 A1 DE 102007059927A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data
- storage system
- control unit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 18
- 230000015654 memory Effects 0.000 claims abstract description 184
- 230000003213 activating effect Effects 0.000 claims description 10
- 230000004913 activation Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 230000001143 conditioned effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
Ein Speichersystem (200) umfasst einen ersten Speicher (240); einen zweiten Speicher (260); und eine Steuereinheit (220), welche den ersten Speicher und den zweiten Speicher (240, 260) steuert, wobei die Steuereinheit (220) den ersten Speicher (240) für eine Leseoperation steuert und den ersten Speicher (240) sowie den zweiten Speicher (260) steuert, um Daten, welche durch die Leseoperation erhalten werden, direkt von dem ersten Speicher (240) zu dem zweiten Speicher (260) zu übertragen.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Übertragen von Daten in einem Speichersystem und ein Speichersystem.
-
1 ist ein Blockschaltbild eines Speichersystems100 . Bezugnehmend auf1 umfasst das Speichersystem100 eine Steuereinheit120 und Speicher140 ,160 . Die Speicher140 ,160 sind NAND-Flash-Speicher. Die Speicher140 ,160 sind mit der Steuereinheit120 über einen gemeinsamen Bus verbunden. Chip-Aktivierungspins CEb und Ready/Busy-Pins RBb der Speicher140 ,160 sind unabhängig voneinander mit der Steuereinheit120 verbunden. -
2 ist eine schematische Darstellung eines Musters einer Datenübertragung zwischen Speichern140 und160 in dem Speichersystem100 . In dem Speichersystem100 gestaltet sich eine Prozedur zum Übertragen von Daten von einer Quellenseite144 des ersten Speichers140 zu einer Zielseite164 des zweiten Speichers160 folgendermaßen. Bezugnehmend auf2 werden zunächst Daten der Quellenseite144 des ersten Speichers140 zu einem Seitenpuffer146 über tragen (➀). Anschließend werden die zu dem Seitenpuffer146 übertragenen Daten zu einem Puffer122 der Steuereinheit120 übertragen (➁). Dann werden die zu dem Puffer122 der Steuereinheit110 übertragenen Daten zu einem Seitenpuffer166 des zweiten Speichers160 übertragen (➂). Anschließend werden die zu dem Seitenpuffer166 übertragenen Daten zu der Zielseite164 des zweiten Speichers160 übertragen (➃). -
3 ist ein Zeitablaufdiagramm entsprechend dem Datenübertragungsmuster, das in2 gezeigt ist. Bezugnehmend auf3 ist das Speichersystem100 für eine Datenübertragung einsetzbar, indem Seitendaten von dem ersten Speicher140 gelesen und die gelesenen Seitendaten in den zweiten Speicher160 geschrieben werden. Die Steuereinheit120 selektiert die Speicher140 und160 und überträgt einen Lese- oder Schreibbefehl für einen unter den Speichern ausgewählten Speicher. Jeder der Speicher140 und160 erzeugt das Ready/Busy-Signal RBb0 oder RBb1 zum Unterbrechen eines Zugriffs durch die Steuereinheit120 , während die Lese- oder Schreiboperation durchgeführt wird. - Solange eine Seitengröße des NAND-Flash-Speichers groß ist, muss das Speichersystem
100 eine Schreiboperation nach einer Leseoperation durchführen, um eine Datenübertragung zwischen NAND-Flash-Speichern durchzuführen. Daher wird eine Datenübertragungszeit mit der Seitengröße länger. - Der Erfindung liegt das technische Problem zugrunde, ein Verfahren zum Übertragen von Daten in einem Speichersystem und ein Speichersystem anzugeben, welche eine Zeit zum Übertragen von Daten zwischen Speichern verkürzen.
- Die Erfindung löst das Problem mittels eines Verfahrens zum Übertragen von Daten in einem Speichersystem mit den Merkma len des Patentanspruchs 1 und mittels eines Speichersystems mit den Merkmalen des Patentanspruchs 13.
- Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme in die Beschreibung aufgenommen wird, um unnötige Textwiederholungen zu vermeiden.
- Vorteilhafte Ausgestaltungen der Erfindung, die weiter unten detailliert beschrieben sind, sowie zur Erleichterung des Verständnisses der Erfindung erläuterte Ausgestaltungen des Standes der Technik sind in den Zeichnungen dargestellt. Es zeigt/zeigen:
-
1 ein Blockschaltbild eines Speichersystems; -
2 eine schematische Darstellung eines Musters einer Datenübertragung zwischen Speichern in dem Speichersystem; -
3 ein Zeitablaufdiagramm entsprechend dem Datenübertragungsmuster in2 ; -
4 ein Blockschaltbild eines Speichersystems gemäß einer Ausgestaltung der vorliegenden Erfindung; -
5 eine schematische Darstellung eines Musters einer Datenübertragung zwischen Speichern in dem Speichersystem gemäß einer Ausgestaltung der vorliegenden Erfindung; -
6 ein Zeitablaufdiagramm entsprechend dem Datenübertragungsmuster in5 ; und -
7 Datenübertragungszeiten der Speichersysteme gemäß der vorliegenden Erfindung und dem Stand der Technik im Vergleich. -
4 ist ein Blockschaltbild eines Speichersystems200 gemäß einer Ausgestaltung der vorliegenden Erfindung. Bezugnehmend auf4 umfasst das Speichersystem200 eine Steuereinheit220 sowie Speicher240 und260 . Das Speichersystem200 gemäß einer Ausgestaltung der vorliegenden Erfindung speichert Daten direkt in dem zweiten Speicher260 aus dem ersten Speicher240 ohne Durchleiten durch die Steuereinheit220 , was die Effizienz einer Datenübertragung zwischen den Speichern240 und260 erhöht. - In
4 sind die Speicher240 und260 zur Erleichterung der Beschreibung als NAND-Flash-Speicher ausgebildet. Wie in4 dargestellt, umfasst jeder der NAND-Flash-Speicher Eingabe-/Ausgabe-Pins I/O[7:0], einen Befehlslatch-Aktivierungspin CLE, einen Adresslatch-Aktivierungspin ALE, einen Chip-Aktivierungspin CEb, einen Leseaktivierungspin REb, einen Schreibaktivierungspin WEb, einen Schreibschutzpin WPb und einen Ready/Busy-Pin RBb. - Die Eingabe-/Ausgabe-Pins I/O[7:0] werden zum Empfangen eines Befehls, zum Empfangen von Adresssignalen und zum Empfangen von Daten von der Steuereinheit
220 sowie zum Ausgeben von Daten während einer Leseoperation verwendet. Die Eingabe-/Ausgabe-Pins I/O[7:0] sind in einem Floating-Zustand konditioniert, wenn der Speicher nicht ausgewählt ist oder wenn von diesem keine Ausgabe erfolgt. - Der Befehlslatch-Aktivierungspin CLE empfängt ein Befehlssignal von der Steuereinheit
220 . Wenn beispielsweise ein Signal, welches bei einer steigenden Flanke des Schreibaktivierungssignals WEb an dem Befehlslatch-Aktivierungspin CLE eingegeben wird, einen logisch hohen Pegel aufweist, identifiziert der NAND-Flash-Speicher ein Signal, welches durch einen Eingabe-/Ausgabebus eingegeben wird, als einen Befehl und latchspeichert den entsprechenden Befehl in einem Register (nicht gezeigt). - Der Adresslatch-Aktivierungspin ALE empfängt ein Adresssignal von der Steuereinheit
220 . Beispielsweise latchspeichert der NAND-Flash-Speicher ein Adresssignal bei einer steigenden Flanke des Schreibaktivierungssignals WEb, wenn das Adresslatch-Aktivierungssignal ALE einen logisch hohen Pegel aufweist. - Der Chip-Aktivierungspin CEb empfängt ein Signal, welches den NAND-Flash-Speicher aktiviert, von der Steuereinheit
220 . - Der Leseaktivierungspin REb empfängt ein Signal, welches serielle Daten des NAND-Flash-Speichers ausgibt, von der Steuereinheit
220 . - Der Schreibaktivierungspin WEb empfängt ein Signal, welches eine Schreiboperation des NAND-Flash-Speichers steuert, von der Steuereinheit
220 . Beispielsweise latchspeichert der NAND-Flash-Speicher einen Befehl, ein Adresssignal und Daten bei einer steigenden Flanke des Schreibaktivierungssignals WEb. - Der Schreibschutzpin WPb empfängt ein Signal, welches verhindert, dass der NAND-Flash-Speicher unbeabsichtigterweise gelesen oder beschrieben wird, wenn eine Veränderung der Leistungsversorgung auftritt, von der Steuereinheit
220 . Wenn beispielsweise das Schreibschutzsignal WPb einen logisch niedrigen Pegel aufweist, wird ein interner Hochspannungserzeuger (nicht gezeigt) des NAND-Flash-Speichers zurückgesetzt. - Der Ready/Busy-Pin RBb gibt ein Signal aus, welches die Steuereinheit
220 über einen gegenwärtigen Zustand des NAND-Flash-Speichers informiert. Während beispielsweise der NAND-Flash-Speicher in einer Schreib-, Lösch- oder Leseoperation konditioniert ist, wird das Ready/Busy-Signal RBb mit einem logisch niedrigen Pegel zu der Steuereinheit220 ausgegeben. - Die Speicher
240 und260 sind NAND-Flash-Speicher, wie bereits ausgeführt wurde. Pinverbindungen zwischen der Steuereinheit220 und den Speichern240 und260 speichern Daten von dem ersten Speicher240 direkt in den zweiten Speicher260 ohne Durchleiten durch die Steuereinheit220 . Die Chip-Aktivierungspins CEb, die Leseaktivierungspins REb, die Schreibaktivierungspins WEb und die Ready/Busy-Pins RBb der Speicher240 bzw.260 sind einzeln mittels der Steuereinheit220 verbunden, mit Ausnahme der Schreibschutzpins WPb. -
5 ist eine schematische Darstellung eines Musters einer Datenübertragung zwischen den Speichern in dem Speichersystem200 gemäß einer beispielhaften Ausgestaltung der vorliegenden Erfindung. Bezugnehmend auf5 umfasst das Speichersystem200 die Steuereinheit220 , den ersten Speicher240 und dem zweiten Speicher260 . Der erste Speicher240 umfasst ein Speicherzellenfeld242 und einen Seitenpuffer246 . Das Speicherzellenfeld242 des ersten Speichers240 umfasst eine Quellenseite244 , die zu übertragende Daten speichert. Der zweite Speicher260 umfasst einen Seitenpuffer266 und ein Speicherzellenfeld262 mit einer Zielseite264 , die Daten speichert, welche von dem ersten Speicher240 übertragen werden. - Ein NAND-Flash-Speicher ist im Rahmen einer Lese- oder Schreiboperation mit einer Seite als Einheit betreibbar.
- Das Speichersystem
200 gemäß einer Ausgestaltung der vorliegenden Erfindung überträgt Daten von der Quellenseite244 des ersten Speichers240 zu der Zielseite264 des zweiten Speichers250 und nicht zu der Steuereinheit220 . Daten der Quellenseite244 des ersten Speichers240 werden in folgender Weise zu der Zielseite264 des zweiten Speichers260 übertragen. - Bezugnehmend auf
5 überträgt die Steuereinheit220 zur gleichen Zeit einen Lesebefehl READ zu dem ersten Speicher240 und einen Schreibbefehl WRITE zu dem zweiten Speicher260 . Der erste Speicher240 lädt Daten von der Quellenseite244 in den Seitenpuffer246 in Abhängigkeit von dem Lesebefehl READ, der von der Steuereinheit220 bereitgestellt wird. Der zweite Speicher260 ist bereit, eine Schreiboperation in Abhängigkeit von dem Schreibbefehl WRITE durchzuführen, der von der Steuereinheit220 bereitgestellt wird. Die in den Seitenpuffer246 geladenen Daten verschieben sich zu dem Seitenpuffer266 des zweiten Speichers260 und die in den Seitenpuffer266 übertragenen Daten werden in der Zielseite264 gespeichert. - Während der Übertragung von Daten zwischen den Speichern in dem Speichersystem
200 werden die Daten nicht durch die Steuereinheit220 geleitet. Somit lässt sich das Speichersystem200 mit einer höheren Datenübertragungsgeschwindigkeit betreiben. -
6 ist ein Zeitablaufdiagramm entsprechend dem Datenübertragungsmuster in5 . Bezugnehmend auf6 werden Daten direkt aus dem ersten Speicher240 in den zweiten Speicher260 gespeichert, ohne durch die Steuereinheit200 geleitet zu werden, wie nachfolgend detailliert beschrieben wird. - Um eine Leseoperation des ersten Speichers
240 in dem Speichersystem200 durchzuführen, überträgt die Steuereinheit220 ein erstes Chipaktivierungssignal CEb0 zu dem ersten Speicher240 . Der erste Speicher240 wird in Abhängigkeit von einem logisch niedrigen Pegel des ersten Chipaktivierungssignals CEb0 aktiviert. Der aktivierte erste Speicher240 empfängt einen Lesebefehl 00h durch einen Datenbus in Abhängigkeit von dem Befehlslatch-Aktivierungssignal CLE und empfängt eine Adresse durch den Datenbus in Abhängigkeit von dem Adresslatch-Aktivierungssignal ALE. Der erste Speicher240 lädt Daten von der Quellenseite244 in den Seitenpuffer246 . Gleichzeitig erzeugt der erste Speicher240 ein Ready/Busy-Signal RBb0, um einen Zugriff auf sich selbst während des Ladens der Daten zu verhindern. - Während der Leseoperation des ersten Speichers
240 gibt die Steuereinheit220 ein zweites Chipaktivierungssignal CEb1 aus, um den zweiten Speicher260 zu aktivieren, und gibt das erste Chipaktivierungssignal CEb0 aus, um den ersten Speicher240 zu deaktivieren. Der zweite Speicher260 wird in Abhängigkeit von dem zweiten Chipaktivierungssignal CEb1 aktiviert, welches einen logisch niedrigen Pegel aufweist. Der zweite Speicher260 empfängt einen Schreibbefehl 80h durch den Datenbus in Abhängigkeit von dem Befehlslatch-Aktivierungssignal CLE und empfängt eine entsprechende Adresse durch den Datenbus in Abhängigkeit von dem Adresslatch-Aktivierungssignal ALE. Nach dem Übertragen der Adresse zu dem zweiten Speicher260 gibt die Speichersteuereinheit220 das erste Chipaktivierungssignal CEb0 aus, um den ersten Speicher240 erneut zu aktivieren, während der zweite Speicher260 aktiv ist. - Die Steuereinheit
220 legt ein Leseaktivierungssignal REb0 an den ersten Speicher240 an, welcher aktiv ist. Der erste Speicher240 gibt Daten von dem Seitenpuffer246 zu dem Datenbus in Abhängigkeit von dem Leseaktivierungssignal REb0 aus. Zur selben Zeit legt die Steuereinheit220 ein Schreibaktivierungssignal WEb1 an den zweiten Speicher260 an, welcher aktiv ist. Der zweite Speicher260 lädt die Da ten, die von dem Seitenpuffer246 des ersten Speichers240 ausgegeben werden, in den Seitenpuffer266 des zweiten Speichers260 in Abhängigkeit von dem Schreibaktivierungssignal WEb1. Nach Beendigung der Datenübertragung von dem Seitenpuffer246 des ersten Speichers240 in den Seitenpuffer266 des zweiten Speichers260 legt die Steuereinheit220 einen Schreibbefehl 10h an den zweiten Speicher260 an. Wenn der Schreibbefehl 10h eingegeben wird, beginnt der zweite Speicher260 damit, die Zielseite264 mit den zu dem Seitenpuffer266 übertragenen Daten zu programmieren. Gleichzeitig gibt der zweite Speicher260 das Ready/Busy-Signal RBb1 aus, welches einen logisch niedrigen Pegel aufweist, um einen Zugriff auf den zweiten Speicher260 zu verhindern. Die Steuereinheit220 gibt die Chipaktivierungssignale CEb0 und CEb1 aus, um den ersten Speicher240 und den zweiten Speicher260 zu deaktivieren. - Auf diese Weise führt das Speichersystem
200 gemäß einer Ausgestaltung der vorliegenden Erfindung eine direkte Datenübertragung zwischen Speichern240 und260 durch, ohne die Daten durch die Steuereinheit220 zu leiten, was die Datenübertragungszeit verkürzt. -
7 zeigt vergleichend Datenübertragungszeiten des Speichersystems200 gemäß einer Ausgestaltung der vorliegenden Erfindung und des Speichersystems100 , das in1 dargestellt ist. - Das Speichersystem
100 führt eine Schreiboperation nach einer Leseoperation durch. Bezugnehmend auf die1 und7 beträgt die gesamte Zeit für eine Datenübertragung zwischen den Speichern140 und160 386 μs, wenn eine Zeit zum Übertragen eines Lesebefehls von der Steuereinheit120 zu dem ersten Speicher140 (500 ns), eine Zeit zum Laden von Daten von der Quellenseite144 in den Seitenpuffer146 (25 μs), eine Zeit zum Übertragen der Daten von dem Seitenpuffer146 zu dem Puffer122 der Steuereinheit120 (80 μs), eine Zeit zum Übertragen eines Schreibbefehls von der Steuereinheit120 zu dem zweiten Speicher160 (500 ns), eine Zeit zum Übertragen der Daten von dem Puffer122 der Steuereinheit120 zu dem Seitenpuffer166 des zweiten Speichers160 und eine Zeit zum Schreiben der Daten von dem Seitenpuffer166 in die Zielseite164 aufsummiert wird. - Das Speichersystem
200 gemäß einer Ausgestaltung der vorliegenden Erfindung speichert Daten direkt von dem ersten Speicher240 in den zweiten Speicher260 ohne Durchleiten durch die Steuereinheit220 . Bezugnehmend auf die4 und7 ergibt sich die Gesamtzeit für die Datenübertragung allein durch Aufsummieren einer Zeit zum Lesen von Daten aus der Quellenseite244 des ersten Speichers240 und einer Zeit zum Schreiben der Daten in die Zielseite264 des zweiten Speichers260 . Auf diese Weise beträgt die gesamte Datenübertragungszeit des Speichersystems200 gemäß der vorliegenden Erfindung 305,5 μs. - Als ein Ergebnis hiervon ist die Datenübertragung in dem Speichersystem
200 verglichen mit dem Speichersystem100 um bis zu 21% verbessert. - Das Speichersystem
200 gemäß einer Ausgestaltung der vorliegenden Erfindung ist hilfreich, um eine Datenübertragungszeit weiter zu reduzieren, wenn die Seitengröße zunimmt. - Das Speichersystem
200 kann eine Speicherkarte sein, beispielsweise eine Subscriber-Identity-Module(SIM)-Karte. - Wie oben beschrieben, ist das Speichersystem gemäß einer Ausgestaltung der vorliegenden Erfindung wirksam, eine Zeit zum Übertragen von Daten zwischen den Speichern zu verkürzen, indem Daten von dem ersten Speicher ohne Durchleiten durch die Steuereinheit in den zweiten Speicher gespeichert werden.
Claims (21)
- Verfahren zum Übertragen von Daten in einem Speichersystem (
200 ), welches wenigstens einen ersten und einen zweiten Speicher (240 ,260 ) umfasst, mit den Schritten: – Aktivieren des ersten Speichers (240 ) zum Durchführen einer Leseoperation; – Aktivieren des zweiten Speichers (260 ) während der Leseoperation des ersten Speichers (240 ); und – Übertragen von Daten, welche durch die Leseoperation erhalten werden, direkt aus dem ersten Speicher (240 ) in den zweiten Speicher (260 ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Speichersystem eine Steuereinheit (
220 ) aufweist, die dazu ausgebildet ist, den ersten Speicher und den zweiten Speicher zu steuern, wobei die durch die Leseoperation gelesenen Daten direkt zu dem zweiten Speicher übertragen werden, ohne durch die Steuereinheit hindurch geleitet zu werden. - Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass sich der erste und der zweite Speicher einen Datenbus zum Empfangen eines Befehls, einer Adresse und der Daten von der Steuereinheit teilen.
- Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der erste Speicher und der zweite Speicher NAND-Flash-Speicher sind.
- Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass das Aktivieren des ersten Speichers zum Durchführen der Leseoperation beinhaltet: – Laden der Daten einer Quellenseite in einen ersten Seitenpuffer des ersten Speichers in Abhängigkeit von einem Lesebefehl; und – Ausgeben der Daten, die in den ersten Seitenpuffer geladen wurden, zu dem Datenbus.
- Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Aktivieren des zweiten Speichers während der Leseoperation des ersten Speichers beinhaltet: – Übertragen der Daten, die durch das Aktivieren des ersten Speichers zum Durchführen der Leseoperation zu dem Datenbus ausgegeben werden, zu einem zweiten Seitenpuffer des zweiten Speichers; und – Speichern der Daten in eine Zielseite des zweiten Seitenpuffers.
- Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der erste Speicher und der zweite Speicher Chip-Aktivierungssignale (CEb), Leseaktivierungssignale (REb), Schreibaktivierungssignale (WEb) und Ready/Busy-Signale (RBb) jeweils durch entsprechende Leitungen von der Steuereinheit empfangen.
- Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass beim Aktivieren des ersten Speichers zum Durchführen der Leseoperation der zweite Speicher inaktiv ist, während der Lesebefehl und eine Adresse der Quellenseite zu dem ersten Speicher übertragen werden.
- Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass beim Aktivieren des zweiten Speichers während der Leseoperation des ersten Speichers der erste Speicher inaktiv ist, während der Schreibbefehl und eine Adresse der Zielseite zu dem zweiten Speicher übertragen werden.
- Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass nach dem Übertragen der Adresse des zweiten Speichers der erste Speicher aktiviert wird.
- Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass nach dem Übertragen der Daten von dem ersten Seitenpuffer des ersten Speichers zu dem zweiten Seitenpuffer des zweiten Speichers der erste Speicher einen inaktiven Zustand aufrecht erhält.
- Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass beim Übertragen der Daten von dem ersten Speicher zu dem zweiten Speicher das Leseaktivierungssignal (REb) und das Schreibaktivierungssignal (WEb) gleichzeitig zu dem ersten Speicher bzw. zu dem zweiten Speicher übertragen werden.
- Speichersystem (
200 ), aufweisend: – einen ersten Speicher (240 ); – einen zweiten Speicher (260 ); und – eine Steuereinheit (220 ), welche dazu ausgebildet ist, den ersten Speicher und den zweiten Speicher (240 ,260 ) zu steuern, und die insbesondere dazu ausgebildet ist, den ersten Speicher (240 ) und den zweiten Speicher (260 ) derart zu steuern, dass ein Verfahren gemäß einem der Ansprüche 1 bis 12 ausgeführt wird, – wobei die Steuereinheit (220 ) den ersten Speicher (240 ) für eine Leseoperation steuert und den ersten Speicher (240 ) sowie den zweiten Speicher (260 ) steuert, um Daten, welche durch die Leseoperation erhalten werden, direkt von dem ersten Speicher (240 ) zu dem zweiten Speicher (260 ) zu übertragen. - Speichersystem nach Anspruch 13, dadurch gekennzeichnet, dass der erste Speicher und der zweite Speicher NAND-Flash-Speicher sind.
- Speichersystem nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass der erste Speicher und der zweite Speicher Chip-Aktivierungssignale (CEb), Leseaktivierungssignale (REb), Schreibaktivierungssignale (WEb) und Ready/Busy-Signale (RBb) jeweils durch entsprechende Leitungen von der Steuereinheit empfangen, um die Daten direkt von dem ersten Speicher in den zweiten Speicher zu übertragen, ohne sie durch die Steuereinheit hindurch zu leiten.
- Speichersystem nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass der zweite Speicher einen inaktiven Zustand aufrecht erhält, während die Daten aus dem ersten Speicher in den zweiten Speicher übertragen werden und während ein Lesebefehl und eine Adresse einer Quellenseite zu dem ersten Speicher übertragen werden.
- Speichersystem nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass der erste Speicher einen inaktiven Zustand aufrecht erhält, während die Daten aus dem ersten Speicher in den zweiten Speicher übertragen werden und während ein Schreibbefehl und eine Adresse einer Zielseite zu dem zweiten Speicher übertragen werden.
- Speichersystem nach Anspruch 17, dadurch gekennzeichnet, dass nach Übertragen der Adresse des zweiten Speichers der erste Speicher aktiviert wird.
- Speichersystem nach Anspruch 18, dadurch gekennzeichnet, dass der erste Speicher und der zweite Speicher einen ersten Seitenpuffer bzw. einen zweiten Seitenpuffer aufweisen und dass nach dem Übertragen der Daten von dem ersten Seitenpuffer des ersten Speichers zu dem zweiten Seitenpuffer des zweiten Speichers der erste Speicher einen inaktiven Zustand aufrecht erhält.
- Speichersystem nach Anspruch 19, dadurch gekennzeichnet, dass beim Übertragen der Daten von dem ersten Speicher zu dem zweiten Speicher das Leseaktivierungssignal (REb) und das Schreibaktivierungssignal (WEb) gleichzeitig zu dem ersten Speicher bzw. zu dem zweiten Speicher übertragen werden.
- Speichersystem nach einem der Ansprüche 13 bis 20, dadurch gekennzeichnet, dass das Speichersystem eine Speicherkarte ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060123966A KR100843280B1 (ko) | 2006-12-07 | 2006-12-07 | 메모리 시스템 및 그것의 데이터 전송 방법 |
KR10-2006-0123966 | 2006-12-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102007059927A1 true DE102007059927A1 (de) | 2008-07-10 |
Family
ID=39477850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007059927A Withdrawn DE102007059927A1 (de) | 2006-12-07 | 2007-12-04 | Verfahren zum Übertragen von Daten in einem Speichersystem und Speichersystem |
Country Status (3)
Country | Link |
---|---|
US (1) | US8612665B2 (de) |
KR (1) | KR100843280B1 (de) |
DE (1) | DE102007059927A1 (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090307415A1 (en) * | 2008-06-05 | 2009-12-10 | Yong-Hoon Kang | Memory device having multi-layer structure and driving method thereof |
CN101882119B (zh) | 2009-05-08 | 2014-05-14 | 上海炬力集成电路设计有限公司 | 与非型闪存控制器及其数据传输方法 |
JP4643729B2 (ja) * | 2009-07-09 | 2011-03-02 | 株式会社東芝 | インタリーブ制御装置、インタリーブ制御方法及びメモリシステム |
US8243529B2 (en) * | 2009-11-04 | 2012-08-14 | Micron Technology, Inc. | Memory device page buffer configuration and methods |
KR101671334B1 (ko) * | 2010-07-27 | 2016-11-02 | 삼성전자주식회사 | 메모리 장치와 이의 데이터 제어방법 |
TWI467574B (zh) * | 2011-11-01 | 2015-01-01 | Phison Electronics Corp | 記憶體儲存裝置、記憶體控制器與其資料傳輸方法 |
US9001577B2 (en) | 2012-06-01 | 2015-04-07 | Micron Technology, Inc. | Memory cell sensing |
KR20140030962A (ko) * | 2012-09-04 | 2014-03-12 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
JP2015056105A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR20160003530A (ko) * | 2014-07-01 | 2016-01-11 | 삼성전자주식회사 | 내장 저장 장치, 이와 통신 가능한 외장 저장 장치, 및 이를 포함하는 데이터 처리 시스템 |
US9652415B2 (en) * | 2014-07-09 | 2017-05-16 | Sandisk Technologies Llc | Atomic non-volatile memory data transfer |
US9904621B2 (en) | 2014-07-15 | 2018-02-27 | Sandisk Technologies Llc | Methods and systems for flash buffer sizing |
US9645744B2 (en) | 2014-07-22 | 2017-05-09 | Sandisk Technologies Llc | Suspending and resuming non-volatile memory operations |
US9436397B2 (en) | 2014-09-23 | 2016-09-06 | Sandisk Technologies Llc. | Validating the status of memory operations |
US9753649B2 (en) | 2014-10-27 | 2017-09-05 | Sandisk Technologies Llc | Tracking intermix of writes and un-map commands across power cycles |
US9952978B2 (en) | 2014-10-27 | 2018-04-24 | Sandisk Technologies, Llc | Method for improving mixed random performance in low queue depth workloads |
US9558125B2 (en) | 2014-10-27 | 2017-01-31 | Sandisk Technologies Llc | Processing of un-map commands to enhance performance and endurance of a storage device |
US9817752B2 (en) | 2014-11-21 | 2017-11-14 | Sandisk Technologies Llc | Data integrity enhancement to protect against returning old versions of data |
US9824007B2 (en) | 2014-11-21 | 2017-11-21 | Sandisk Technologies Llc | Data integrity enhancement to protect against returning old versions of data |
US9647697B2 (en) | 2015-03-16 | 2017-05-09 | Sandisk Technologies Llc | Method and system for determining soft information offsets |
US9645765B2 (en) | 2015-04-09 | 2017-05-09 | Sandisk Technologies Llc | Reading and writing data at multiple, individual non-volatile memory portions in response to data transfer sent to single relative memory address |
US9753653B2 (en) | 2015-04-14 | 2017-09-05 | Sandisk Technologies Llc | High-priority NAND operations management |
US9864545B2 (en) | 2015-04-14 | 2018-01-09 | Sandisk Technologies Llc | Open erase block read automation |
US10372529B2 (en) | 2015-04-20 | 2019-08-06 | Sandisk Technologies Llc | Iterative soft information correction and decoding |
US9778878B2 (en) | 2015-04-22 | 2017-10-03 | Sandisk Technologies Llc | Method and system for limiting write command execution |
US9870149B2 (en) | 2015-07-08 | 2018-01-16 | Sandisk Technologies Llc | Scheduling operations in non-volatile memory devices using preference values |
US9715939B2 (en) | 2015-08-10 | 2017-07-25 | Sandisk Technologies Llc | Low read data storage management |
US10162558B2 (en) * | 2015-10-30 | 2018-12-25 | Micron Technology, Inc. | Data transfer techniques for multiple devices on a shared bus |
US10228990B2 (en) | 2015-11-12 | 2019-03-12 | Sandisk Technologies Llc | Variable-term error metrics adjustment |
US10126970B2 (en) | 2015-12-11 | 2018-11-13 | Sandisk Technologies Llc | Paired metablocks in non-volatile storage device |
US9837146B2 (en) | 2016-01-08 | 2017-12-05 | Sandisk Technologies Llc | Memory system temperature management |
US10732856B2 (en) | 2016-03-03 | 2020-08-04 | Sandisk Technologies Llc | Erase health metric to rank memory portions |
US10481830B2 (en) | 2016-07-25 | 2019-11-19 | Sandisk Technologies Llc | Selectively throttling host reads for read disturbs in non-volatile memory system |
US10339050B2 (en) * | 2016-09-23 | 2019-07-02 | Arm Limited | Apparatus including a memory controller for controlling direct data transfer between first and second memory modules using direct transfer commands |
US10613772B2 (en) * | 2017-03-16 | 2020-04-07 | Qualcomm Incorporated | Methods and apparatuses for copying a data page in an unmanaged flash memory device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06332664A (ja) * | 1993-03-23 | 1994-12-02 | Toshiba Corp | 表示制御システム |
US6883063B2 (en) * | 1998-06-30 | 2005-04-19 | Emc Corporation | Method and apparatus for initializing logical objects in a data storage system |
US6570809B1 (en) * | 2002-04-17 | 2003-05-27 | Ememory Technology Inc. | Real-time multitasking flash memory with quick data duplication |
CN1292356C (zh) * | 2002-04-17 | 2006-12-27 | 松下电器产业株式会社 | 非易失性半导体存储装置及其机密保护方法 |
US20040064612A1 (en) * | 2002-09-26 | 2004-04-01 | Sandisk Corporation | Method and system for using a memory card protocol inside a bus protocol |
US7287115B2 (en) * | 2003-10-30 | 2007-10-23 | Kabushiki Kaisha Toshiba | Multi-chip package type memory system |
US20060069896A1 (en) | 2004-09-27 | 2006-03-30 | Sigmatel, Inc. | System and method for storing data |
KR100695890B1 (ko) * | 2004-10-29 | 2007-03-19 | 삼성전자주식회사 | 멀티 칩 시스템 및 그것의 데이터 전송 방법 |
US7409473B2 (en) * | 2004-12-21 | 2008-08-05 | Sandisk Corporation | Off-chip data relocation |
KR100609623B1 (ko) * | 2005-02-16 | 2006-08-08 | 삼성전자주식회사 | 내부 메모리 디바이스간의 직접적 데이터 이동이 가능한 복합 메모리 칩 및 데이터 이동방법 |
US7685376B2 (en) * | 2006-05-03 | 2010-03-23 | Intel Corporation | Method to support heterogeneous memories |
-
2006
- 2006-12-07 KR KR1020060123966A patent/KR100843280B1/ko active IP Right Grant
-
2007
- 2007-03-30 US US11/694,301 patent/US8612665B2/en not_active Expired - Fee Related
- 2007-12-04 DE DE102007059927A patent/DE102007059927A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US8612665B2 (en) | 2013-12-17 |
KR100843280B1 (ko) | 2008-07-04 |
KR20080052019A (ko) | 2008-06-11 |
US20080140914A1 (en) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007059927A1 (de) | Verfahren zum Übertragen von Daten in einem Speichersystem und Speichersystem | |
DE69906156T2 (de) | Mikroprozessorvorrichtung mit programmierbaren wartezuständen | |
DE19882486B4 (de) | Synchroner, nicht-flüchtiger Seitenmodus-Speicher | |
DE69621201T2 (de) | Eeprom-matrix mit einem, dem "flash"-speicher ähnlichen, kern | |
DE102004036888B4 (de) | Flashspeichersystem und zugehöriges Datenschreibverfahren | |
DE69226606T2 (de) | Speicherschaltung mit zwei Betriebsarten | |
DE102006014558B4 (de) | Flashspeicherbauelement | |
DE102005040226B4 (de) | Nichtflüchtiges Speicherbauelement und Testverfahren | |
DE10255872B4 (de) | Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem | |
DE69221045T2 (de) | Verfahren und Gerät zur programmierbaren Speicherssteuerung mit Fehlerregelung und Prüffunktionen | |
DE69615568T2 (de) | Verfahren und vorrichtung zur verifikation einer speicherzelle von einer nichtflüssigen speicherschaltung | |
DE102009040241A1 (de) | Verfahren und System für den Speicherzugriff | |
DE102006050233A1 (de) | Speichermodul, Speichersteuereinheit, Speichersystem und Verfahren zum Steuern eines Speichersystems | |
DE3909896A1 (de) | Vorrichtung und verfahren fuer den zugriff zu in einem seitenspeicher gespeicherten daten | |
DE10059596A1 (de) | Verfahren zur Zeiteinstellung eines Systemspeichers | |
DE68923433T2 (de) | Einrichtung und Methode um Festwertspeicher in einem Rechnerspeicherbereich anzuordnen. | |
DE19737838B4 (de) | Halbleiterspeichereinrichtung | |
DE69129926T2 (de) | Speichervorrichtung mit Standby-Funktion | |
DE10236011A1 (de) | Mikrocomputer | |
DE102006035870A1 (de) | Halbleiterspeicher mit gemeinsam genutzter Schnittstelle | |
DE69601030T2 (de) | Gefiltertes, serielles ereignisgesteuertes befehlstor für "flash" speicher | |
DE102008009846A1 (de) | Speichersystem, NAND-Flashspeicher und Verfahren zum Lesen von Daten in einem NAND-Flashspeichersystem mit wahlfreiem Zugriff | |
DE102004039178A1 (de) | Speichersteuerschaltung, Smartcard und Lesesteuerverfahren | |
DE102018123978A1 (de) | Verfahren und vorrichtung zur speichercontrollererkennung von anbieterspezifischen nichtflüchtigen speichergeräten | |
DE112015003569T5 (de) | Verfahren und System zum Verwenden von NAND-Seitenpuffern, um die Übertragungspuffernutzung eines Festkörperlaufwerks zu verbessern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R005 | Application deemed withdrawn due to failure to request examination | ||
R005 | Application deemed withdrawn due to failure to request examination |
Effective date: 20141205 |