-
Die
vorliegende Erfindung betrifft allgemein einen LDO zur Verwendung
in einer elektronischen Vorrichtung. Insbesondere betrifft die vorliegende
Erfindung einen LDO-Regler mit einem großen Dynamikbereich für unterschiedliche
Lasten.
-
Ein
Schlüsselparameter
für Mikrocontroller basierte
Anwendungen sowie für
fast alle gegenwärtigen
und zukünftigen
Anwendungen, einschließlich tragbarer
bzw. mobiler elektronischer Vorrichtungen, ist der Stromverbrauch
in einer Niedrigleistungsbetriebsart (LPM, engl. „low power
mode"). Während sich
das entsprechende elektronische System in einer derartigen Niedrigleistungsbetriebsart
befindet, ist die CPU typischerweise im Leerlauf, d. h. sie führt kein
Programm aus, und das System verbraucht lediglich einen absoluten
Minimalstrom, der lediglich so hoch ist, wie es für die Aufrechterhaltung
der Betriebsbereitschaft des Systems erforderlich ist. Einige Anwendungen
benötigen
Spannungsregler mit geringem Spannungsabfall (LDOs, engl. „low drop
out voltage regulators")
zur Bereitstellung von geregelten Versorgungsspannungen. Die von
dem LDO bereitgestellte, geregelte Versorgungsspannung muss selbst
während
einer LPM-Phase aufrechterhalten bleiben. Da der Versorgungsstrom
begrenzt und die wertvollste Ressource des Systems ist, muss der
von dem LDO während
LPM-Phasen verbrauchte Versorgungsstrom extrem niedrig sein. Während LPM-Phasen
wird erwartet, dass der LDO Ströme
verbraucht und bereitstellt, die lediglich eine Stärke im nA-Bereich aufweisen.
Es kann jedoch spezielle Situationen geben, in denen der LDO selbst
in der LPM Ströme
bereitstellen muss, die in höheren
Größenordnungen
liegen können,
zum Beispiel einige Dutzend von μA
während
einer LPM-Phase.
-
Es
ist ein Ziel der vorliegenden Erfindung, eine elektronische Vorrichtung
mit einem LDO bereitzustellen, der einen großen Dynamikbereich des Laststroms
bereitstellt, während
er selbst einen äußerst geringen
Stromverbrauch hat.
-
Entsprechend
stellt die vorliegende Erfindung eine elektronische Vorrichtung
mit einem LDO Regler für
unterschiedliche Lasten bereit. Der LDO-Regler umfasst einen Hauptversorgungsspannungsknoten,
der so eingerichtet ist, dass er mit einer Hauptversorgungsspannung
gekoppelt werden kann, und einen Ausgangsknoten zur Bereitstellung
einer Sekundärversorgungsspannung
und eines Laststroms. Eine Arbeitsstromquelle erzeugt einen Arbeitsstrom,
und eine Verstärkungsstufe
ist mit der Arbeitsstromquelle gekoppelt und so konfiguriert, dass sie
den maximal verfügbaren
Laststrom erhöht.
Die Verstärkungsstufe
umfasst einen ersten MOS-Transistor, der in schwacher Inversion
(„weak
inversion”) vorgespannt
und mit einem Stromspiegel gekoppelt ist, um durch den ersten MOS-Transistor
einen Drain-Strom in den Ausgangsknoten zu spiegeln. Des Weiteren
kann die Gate-Source-Spannung des ersten MOS-Transistors als Reaktion
auf einen abnehmenden Sekundärversorgungsspannungspegel an
dem Ausgangsknoten erhöht
werden, um die Stärke
des verfügbaren
Laststroms zu erhöhen.
Der von der Arbeitsstromquelle erzeugte Arbeitsstrom wird zur Ansteuerung
des ersten MOS-Transistors verwendet, und der Drain-Strom des ersten
MOS-Transistors wird dann unter Verwendung des Stromspiegels gespiegelt,
so dass der an dem Ausgangsknoten empfangene Strom proportional
zu dem Arbeitsstrom ist. Die Spannung an dem Ausgangsknoten (die
Sekundärversorgungsspannung)
nimmt dann ab, was zu einem Anstieg der Gate-Source-Spannung des ersten
MOS-Transistors führt,
da der erste MOS-Transistor
in schwacher Inversion vorgespannt ist (d. h. die an dem ersten
MOS-Transistor angelegte Gate-Spannung
ist niedriger als dessen Schwellspannung). Dies wiederum bedeutet,
dass der von dem ersten MOS-Transistor in den Ausgangsknoten gespiegelte
Strom zunimmt, wodurch die Stärke
des Laststroms an dem Ausgangsknoten zunimmt. Auf diese Weise benötigt der
LDO-Regler für
seinen Eigenbetrieb lediglich äußerst wenig
Strom (z. B. circa 100 nA bis 300 nA) und kann trotzdem einen Strom von
einigen Dutzend μA
(zum Beispiel 30 μA)
als Laststrom steuern, wenn er sich in Niedrigleistungsbetriebsart
(LPM) befindet. Anders ausgedrückt,
die vorliegende Erfindung gestattet die Verwendung des niedrigsten
Versorgungsstroms, kann aber ebenfalls Lastströme bereitstellen, die Größenordnungen
höher sind
als im unbelasteten Fall.
-
Vorzugsweise
hat der erste MOS-Transistor ein mit einem Konstantreferenzspannungspegel
gekoppeltes Gate und eine mit einem ersten Knoten gekoppelte Source.
Der Spannungspegel des ersten Knotens kann als Reaktion auf den
abnehmenden Sekundärversorgungsspannungspegel
an dem Ausgangsknoten abfallen. Somit kann der Sekundärversorgungsspannungspegel
an dem Ausgangsknoten an die Verstärkungsstufe rückgekoppelt
werden, was zu einer Abnahme der Spannung an dem ersten Knoten führt, wenn
der Spannungspegel an dem Ausgangsknoten abnimmt. Dies führt zu einer
weiteren Zunahme der Gate-Source-Spannung des ersten MOS-Transistors.
-
Die
Verstärkungsstufe
kann ferner einen zweiten MOS-Transistor und einen dritten MOS-Transistor
umfassen. Der zweite MOS-Transistor kann so angeordnet sein, dass
er ein mit dem Ausgangsknoten gekoppeltes Gate hat, wobei eine Source
des zweiten MOS-Transistors und ein Drain des dritten MOS-Transistors mit dem
ersten Knoten gekoppelt sind. Ein Drain des zweiten MOS-Transistors kann
mit der Arbeitsstromquelle gekoppelt sein, und ein Gate des dritten
MOS-Transistors kann mit dem Drain des zweiten MOS-Transistors gekoppelt sein.
Die Sekundärversorgungsspannung
an dem Ausgangsknoten ist dann die an das Gate des zweiten MOS-Transistors
angelegte Spannung. Somit nimmt die Gate-Spannung des zweiten MOS-Transistors
ab, wenn die Sekundärversorgungsspannung abnimmt,
und die Stärke
des Stroms von der Arbeitsstromquelle durch den zweiten MOS-Transistor nimmt
ab, was zu einer Spannungsabnahme an dem ersten Knoten führt.
-
Der
Stromspiegel umfasst vorzugsweise einen als Diode geschalteten vierten
MOS-Transistor und einen fünften
MOS-Transistor mit einem Gate, das mit einem Gate des vierten MOS-Transistors
gekoppelt und in schwacher Inversion vorgespannt ist. Ein Drain
des vierten MOS-Transistors kann dann mit einem Drain des ersten
MOS-Transistors und eine Source des vierten MOS-Transistors mit
einem Widerstandselement gekoppelt sein, so dass die Gate-Source-Spannung des fünften MOS-Transistors
den kombinierten Spannungen aus Gate-Source-Spannung des vierten
MOS-Transistors und einem Spannungsabfall über das Widerstandselement entspricht.
Der vierte und der fünfte
MOS-Transistor bilden dann den Stromspiegel und spiegeln den Strom
von dem ersten MOS-Transistor in den Ausgangsknoten.
-
In
einem Aspekt der vorliegenden Erfindung wird ein sechster MOS-Transistor bereitgestellt.
Das Gate des dritten MOS-Transistors kann dann durch den sechsten
MOS-Transistor mit dem Drain des dritten MOS-Transistors gekoppelt
sein. Ein Drain des sechsten MOS-Transistors ist mit dem Gate des
dritten MOS-Transistors gekoppelt, und eine Source des sechsten
MOS-Transistors
ist mit dem Drain des zweiten MOS-Transistors gekoppelt. Die Source
des sechsten MOS-Transistors kann ferner mit einer zweiten Arbeitsstromquelle
gekoppelt sein, und ein Gate des sechsten MOS-Transistors kann so
konfiguriert sein, dass es einen konstanten Spannungspegel empfängt. Der
sechste MOS-Transistor schließt den
Rückkopplungsregelkreis
mit dem dritten MOS-Transistor ohne Einschränkung des Eingangsspannungsbereichs
und ist in einer Konfiguration mit gemeinsamem Gate angeordnet,
so dass der dominierende Pol des Rückkopplungsregelkreises an dem
Gate des dritten MOS-Transistors
liegt. Die Stabilität
des LDO-Schaltkreises wird dann immer sichergestellt, da alle Schaltungsregelkreise
lediglich einen Pol aufweisen. Das Hinzufügen des sechsten MOS-Transistors
zu dem Rückkopplungsregelkreis erhöht den Eingangsspannungsbereich
der Spannung für
die Verstärkungsstufe,
die von dem Ausgangsknoten rückgekoppelt
wird.
-
Weitere
Vorteile und Merkmale der Erfindung ergeben sich aus der untenstehenden
Beschreibung der bevorzugten Ausführungsformen und aus den beigefügten Zeichnungen.
Es zeigen:
-
1 ein
vereinfachtes schematisches Schaltbild eines LDO-Reglers gemäß einer
ersten Ausführungsform
der Erfindung;
-
2 einen
vereinfachten Schaltplan eines LDO-Reglers gemäß einer zweiten Ausführungsform der
Erfindung;
-
3 einen
logarithmischen Graphen des Versorgungsstroms als Funktion eines
Laststroms für einen
LDO-Regler gemäß der Erfindung;
und
-
4 einen
logarithmischen Graphen der LDO-Ausgangsspannung als Funktion eines
Laststroms für
einen LDO-Regler gemäß der vorliegenden
Erfindung.
-
1 zeigt
einen vereinfachten Schaltplan eines LDO-Reglers gemäß einer
ersten Ausführungsform
der Erfindung. Der gezeigte LDO-Regler soll in einer elektronischen
Vorrichtung, insbesondere in einem Mikrocontroller, verwendet werden.
-
Ein
Hauptversorgungsspannungsknoten AVDD ist mit einer Hauptversorgungsspannung
zum Beispiel der Gleichspannungsversorgung der Vorrichtung, in der
der LDO-Regler verwendet wird, verbunden. Der Versorgungsspannungsknoten
AVDD ist ebenfalls mit einem Arbeitsstromgenerator Ib1, der so betrieben
werden kann, dass er einen Arbeitsstrom Ibias erzeugt, sowie mit
einem Widerstand R0 und dem Source-Anschluss eines PMOS-Transistors MP5
verbunden. Der Widerstand R0 ist mit dem Source-Anschluss eines
weiteren PMOS-Transistors MP4 verbunden, und die Gate-Anschlüsse der
Transistoren MP4 und MP5 sind miteinander verbunden, so dass die
Transistoren MP4 und MP5 eine Stromspiegelstufe bilden. Der Transistor
MP4 ist als Diode geschaltet, d. h. sein Gate- und sein Drain-Anschluss sind
miteinander verbunden. Sowohl der Arbeitsstromgenerator Ib1 als
auch die Stromspiegelstufe sind mit einer Verstärkungsstufe GS verbunden. Die Verstärkungsstufe
GS wird durch den ersten, zweiten und dritten NMOS-Transistor MN1,
MN2 und MN3 gebildet. Der erste NMOS-Transistor MN1 hat einen Drain-Anschluss
mit dem Gate und dem Drain des Transistors MP4 in der Stromspiegelstufe
verbunden und einen Gate-Anschluss mit einer Referenzspannungsquelle
Vref verbunden. Der Source-Anschluss des Transistors MN1 ist mit
dem Source-Anschluss des zweiten NMOS-Transistors MN2 und dem Drain-Anschluss
des dritten NMOS-Transistors MN3 verbunden, wobei die Zusammenschaltungen
der Transistoren MN1, MN2 und MN3 einen Knoten k1 bilden. Der Source-Anschluss
des Transistors MN3 ist mit Masse verbunden, und sein Gate-Anschluss ist
mit einem den Arbeitsstromgenerator Ib1 und den Drain-Anschluss
des Transistors MN2 miteinander verbindenden Knoten verbunden. Der
Drain-Anschluss des Transistors MP5 an dem Ausgang der Stromspiegelstufe
ist mit einem Ausgangsknoten Vout verbunden, der eine Sekundärversorgungsspannung
und einen Laststrom (Iload) bereitstellt. Die durch die Transistoren
MP4 und MP5 gebildete Stromspiegelstufe kann dann so betrieben werden, dass
sie Strom von dem Transistor MN1 in der Verstärkungsstufe GS in den Ausgangsknoten
Vout spiegelt. Der Ausgangsknoten Vout ist ebenfalls mit dem Gate-Anschluss
des Transistors MN2 verbunden, um einen Rückkopplungsregelkreis zu der
Verstärkungsstufe
GS zu bilden. Ein Lastkondensator Cload ist zwischen den Ausgangsknoten
Vout und Masse geschaltet.
-
Anfangs
ist der an dem Ausgangsknoten Vout bereitgestellte Strom niedrig
und weist die Stärke
des von der Arbeitsstromquelle Ib1 erzeugten Stroms Ibias auf. Der
Transistor MN2 wird durch den Arbeitsstrom Ibias angesteuert, und
da die Gate-Spannungen der Transistoren MN1 und MN2 ungefähr gleich
sind (die Gate-Spannung des Transistors MN1 ist die Referenzspannung
Vref), kann ebenso ein Strom Ibias durch den Transistor MN1 fließen, wenn
eine Symmetrie der Vorrichtungen hergestellt ist. Der Strom durch
den Transistor MN1 wird durch die Stromspiegelstufe MP4, MP5, R0
in den Ausgangsknoten Vout gespiegelt, und die von dem Ausgangsknoten
Vout bereitgestellte Ausgangsspannung wird an dem Gate des Transistors
MN2 zu der Verstärkungsstufe
GS rückgekoppelt.
Der Drain-Strom durch den Transistor MN3 wird durch den Regelkreis
geregelt, die dadurch bereitgestellt wird, dass das Gate des Transistors
MN3 mit der Arbeitsstromquelle Ib1 verbunden ist, und kann so gewählt werden,
dass sie doppelt so hoch wie der Arbeitsstrom Ibias ist. Da der
Ausgang anfangs lediglich einen äußerst niedrigen
Laststrom bereitstellt, der ungefähr gleich dem Arbeitsstrom
Ibias ist, ist die Gate-Source-Spannung des Transistors MP5 in der Stromspiegelstufe
ungefähr
gleich der Gate-Source-Spannung des anderen Transistors MP4 in dem Stromspiegel,
da der Spannungsabfall über
den Widerstand R0 für
niedrige Ströme
vernachlässigt
werden kann; d. h. VgsMP5 = VgsMP4.
-
Mit
zunehmendem Laststrom Iload an dem Ausgangsknoten Vout nimmt die
Ausgangsspannung bzw. die Sekundärversorgunsspannung
an dem Ausgangsknoten Vout letztendlich ab. Die Abnahme der an das
Gate des Transistors MN2 rückgekoppelten Ausgangsspannung
führt folglich
dazu, dass der Knoten k1 auf niedrigere Spannungen gedrückt wird, wodurch
die Gate-Source-Spannung
des Transistors MN1 durchgeschaltet wird. Somit nehmen die Gate-Source-Spannung
des Transistors MN1 und folglich der Strom durch MN1 zu. Dies bedeutet,
dass die Gate-Source-Spannung des Transistors MP5 in dem Stromspiegel
gleich der Gate-Source-Spannung des Transistors MP4 plus der Spannung über den
Widerstand R0 wird, wodurch der Strom durch den Transistor MP5 verstärkt wird;
d. h. VgsMP5 = VgsMP4 + VR0.
-
Die
Summe der durch die Transistoren MN1 und MN2 fließenden Ströme wird
dann an dem Transistor MN3, der durch seinen Regelkreis geregelt wird,
empfangen. Anders ausgedrückt,
die Abnahme der Ausgangsspannung an dem Ausgangsknoten Vout erhöht die Gate-Source-Spannung
an dem Transistor MN1 und somit an dem Transistor MN5 in dem Stromspiegel.
Diese Transistoren MN1 und MN5 liegen im tiefen Subthreshold-Bereich,
da sie in schwacher Inversion vorgespannt sind. Wenn ihre Gate-Source-Spannungen
geändert
werden, gibt es eine exponentielle Zunahme der Drain-Ströme in beiden
Transistoren MN1 und MN5. Deshalb bietet dieser Schaltkreis einen
großen
Dynamikbereich von Ausgangsströmen
an dem Drain des Transistors MP5 (und somit an dem Ausgangsknoten
Vout) bei lediglich einer kleinen Änderung (Abfall) der Ausgangsspannung
an dem Ausgangsknoten (Vout).
-
Ohne
einen externen Laststrom kann der LDO-Schaltkreis mit einem äußerst niedrigen
Arbeitsstrom Ibias mit einer Stärke
von 10 nA betrieben werden, und insgesamt verbraucht der LDO einen Versorgungsstrom
Isupply zwischen 200 nA und 300 nA. Bezüglich externer Strombelastung
kann der LDO einen Laststrom Iload bereitstellen, der Größenordnungen
höher ist
als der Arbeitsstrom Ibias. Folglich erreicht der LDO sowohl einen
niedrigen Stromverbrauch (d. h. einen niedrigen Isupply) als auch eine
Laststromsteuerung mit hohem Potential durch Kombination.
-
Mit
dem in 1 gezeigten Schaltkreis ist der andere Rückkopplungsregelkreis,
der die Gate-Spannung des Transistors MN3 regelt, jedoch direkt
mit dem Drain des Transistors MN2 verbunden. Dies bedeutet, dass
der Eingangsspannungsbereich an dem Gate des Transistors MN2 auf
Grund der Rückkopplungsverbindung
des Transistors MN3 begrenzt ist. 2 zeigt
eine zweite Ausführungsform der
Erfindung, die diesen Nachteil des Schaltkreises in 1 überwindet.
Der in 2 gezeigte LDO-Schaltkreis gleicht fast dem in 1 gezeigten, außer, dass
die Arbeitsstromquelle Ib1 von der in 1 gezeigten
Position zwischen dem Versorgungsspannungsknoten AVDD und dem Drain
des Transistors MN2 entfernt wurde und stattdessen zwischen das
Gate des Transistors MN3 und Masse geschaltet ist. Eine zweite Stromquelle
I2 ist dann an Stelle der Arbeitsstromquelle Ib1 zwischen den Versorgungsspannungsknoten
AVDD und den Drain des Transistors MN3 geschaltet. Ein das Gate
des Transistors MN3 und den Arbeitsstromgenerator Ib1 miteinander
verbindender Knoten ist mit dem Drain eines zusätzlichen PMOS-Transistors MP6
verbunden. Die Source des Transistors MP6 ist mit einem die Stromquelle
I2 und den Drain des Transistors MN2 miteinander verbindenden Knoten
verbunden, wobei das Gate des Transistors MP6 mit einer Konstantspannungsquelle
V1 verbunden ist.
-
Der
zusätzliche
Transistor MP6 schließt
den Rückkopplungsregelkreis
mit dem Transistor MN3 ohne die von dem LDO-Schaltkreis gemäß der ersten Ausführungsform
gezeigten Beschränkungen
des Eingangsbereichs der Spannung. Da der Transistor MP6 eine Konfiguration
mit gemeinsamem Gate hat, liegt der dominierende Pol des Regelkreises
an dem Gate des Transistors MN3. Es gibt immer eine ausreichende
Phasenreserve, und die Stabilität
dieses Schaltkreises wird immer sichergestellt, da beide Rückkopplungsregelkreise Vout-MN2-MN1-MP4-MP5
und MN3-MN2-MP6 lediglich einpolig sind. Der äußere Rückkopplungsregelkreis von dem
Ausgangsspannungsknoten Vout (Vout-MN2-MN1-MP4-MP5) wird durch den
Lastkondensator Cload dominiert, der in diesem Beispiel eine Kapazität von 470
nF haben kann, und der innere Regelkreis (MN3-MN2-MP6) hat einen
Pol an dem Gate des Transistors MN3.
-
3 und 4 zeigen
das Gleichstromverhalten des LDO-Schaltkreises für den in 2 gezeigten
Schaltkreis. Der in 1 gezeigte Schaltkreis hat im
Grunde dasselbe Verhalten als Funktion des Laststroms Iload bezüglich des
Versorgungsstroms bzw. der Ausgangsspannung an dem Ausgangsspannungsknoten
Vout auf einer logarithmischen Skala. In diesem Beispiel beträgt die an
den Gate-Anschluss des Transistors MN1 angelegte Referenzspannung
Vref 1,8 V. Wenn der Laststrom Iload an dem Ausgangsspannungsknoten
Vout nahe oder gleich Null ist, beträgt der Versorgungsstrom circa
300 nA. Mit zunehmendem Laststrom Iload nimmt die LDO-Ausgangsspannung
Vout ab, und es ist ersichtlich, dass der Schaltkreis einen Laststrom
von bis zu circa 100 μA
bereitstellen kann.
-
Obwohl
die vorliegende Erfindung unter Bezugnahme auf bestimmte Ausführungsformen
beschrieben wurde, ist diese nicht auf diese Ausführungsformen
beschränkt,
und dem Fachmann fallen zweifellos weitere Alternativen ein, die
innerhalb des beanspruchten Schutzumfangs der Erfindung liegen.