-
HINTERGRUND DER ERFINDUNG
-
GEBIET DER ERFINDUNG
-
Die
Erfindung bezieht sich auf ein TEG-Muster (Testelementgruppemuster,
Test Element Group) und ein Verfahren zum Testen eines Halbleiterbauteils
mit Hilfe desselben.
-
BESCHREIBUNG DER VERWANDTEN
TECHNIK
-
Um
zu prüfen,
ob die fortschreitenden Ergebnisse der entsprechenden Prozesse bei
der Herstellung von Halbleitern akzeptabel oder wünschenswert sind,
sollte die Dicke, der Widerstand, die Konzentration, der Verunreinigungsgrad,
die kritischen Abmessungen und die elektrischen Eigenschaften der
Bauteile oder der darin enthaltenen Strukturen gemessen werden.
Während
einer solchen Messung kann der Wafer des Halbleiterbauteils beschädigt werden.
In der Folge kann die Überwachung
der Eigenschaften eines Wafers im Prozess (z. B. im Herstellungsprozess
oder zwischen den Prozessschritten, während sich der Wafer noch in
der Scheibenfertigung. befindet) nicht mehr möglich sein.
-
In
solch einem Fall werden die entsprechenden Prozesse oder Bauteileigenschaften
ausgewertet, indem man das TEG-Muster misst, nachdem ein als TEG
(Testelementgruppe) bezeichnetes Muster auf einem bestimmten Wafer-Bereich
oder auf einem separaten blanken Wafer ausgebildet wurde und die Prozesse
unter denselben Bedingungen wie die auf dem tatsächlichen Bauteil-Wafer ausgeführten Prozesse
durchgeführt
wurden. Solch ein Wafer wird als Prüf-Wafer oder Test-Wafer bezeichnet.
-
Bei
der Entwicklung eines Halbleiterbauteils gibt es verschiedene wichtige
TEG-Muster. Das wichtigste darunter ist aber ein TEG-Muster, das
unter denselben Bedingungen wie eine tatsächliche Speicherzelle hergestellt
wird, die als defektes Zellenfeld bezeichnet wird. Solch ein TEG-Muster
hat in etwa dieselbe Struktur wie die Speicherzelle des tatsächlichen
Bauteil-Wafers. Falls eine Designregel oder die in der Speicherzelle
verwendeten Materialien geändert
werden, um Kurzschlüsse
oder Unterbrechungen zu bestätigen,
die intern durch die Verbindung der entsprechenden leitenden Schichten
mit der Außenseite
verursacht wurden, werden die Zuverlässigkeit, Stabilität und die
Prozessreserve und Ähnliches
ausgewertet, indem der Widerstand oder die Kapazität usw. des
TEG-Musters gemessen werden.
-
Wenn
jedoch eine Kontaktfläche
auf einem Source (Quelle)-/Drain
(Senke)-Gebiet (z. B. einem aktiven Gebiet) in einem Knoten der
90nm-Technologie oder einer kleineren Technologie anschließt, ist eine
sehr enge Steuerung der photolitographischen Fehljustierung hier
wichtiger als in Knoten größerer Technologien.
-
Die
verwandte Technik kann aber die Reserve für die photolithographische
Fehljustierung in einem Knoten der 90nm-Technologie oder einer kleineren
Technologie nicht ausreichend steuern, was zu einer möglichen
Erhöhung
des Leckstroms führt.
-
Auch
kann ein Diodenleckstrom auf Grund eines Ionenimplantationsprozesses
in einem PN-Sperrschichtdiodengebiet
zwischen dem Source-/Drain-Gebiet und einem Wannengebiet erhebliche
Auswirkungen auf die Eigenschaften des Halbleiterbauteils haben.
In der Folge sollte dies in einem Prozess mit einer Mindestdesignregel
von 90 nm oder kleiner sehr sorgfältig berücksichtigt werden.
-
Bei
der Herstellung des Halbleiterbauteils auf einem Knoten der 90nm-Technologie
oder einer kleineren Technologie gemäß der verwandten Technik kann
ein elektrisches Testmodul, das den Grad der photolithographischen
Fehljustierung des Metall 1-Kontakts (M1C) in einem aktiven Gebiet
effektiv überwachen
kann, und ein Testmodul, das die Leckstromeigenschaften des PN-Sperrschichtdiodengebiets
exakt überwachen
kann, unter Umständen
nicht systematisch entwickelt worden sein.
-
Im
Besonderen ist eine aktive Erstreckung für die Intermetallverbindung
mit dem Metall 1-Kontakt (M1C)-Muster die Designregel, die zweckmäßigerweise
angesichts solcher Leckstromdaten sorgfältig aufgestellt wird. In der
Praxis sollten die konkreten nummerischen Werte davon durch Daten
des Substratmaterials aus Silizium (Si) bestimmt werden, die von
einem geeigneten und/oder wirksamen TEG rückgemeldet werden.
-
ÜBERSICHT ÜBER DIE ERFINDUNG
-
Ausführungsformen
der vorliegenden Erfindung sehen ein TEG-Muster und ein Verfahren zum Testen
eines Halbleiterbauteils vor, das einen Grad an Leckstrom bestätigen kann,
der durch Fehljustierung in einem aktiven Gebiet eines Metall 1-Kontakts (M1C) durch
die Daten des Silicon (Si)- Substratmaterials
(z. B. aus Sicht einer aktiven Erstreckungs-Designregel für M1C) bei
der Herstellung eines Halbleiterbauteils mit einer Mindestdesignregel
von 90 nm oder kleiner verursacht wurde.
-
Ausführungsformen
der vorliegenden Erfindung sehen auch ein TEG-Muster und ein Verfahren zum
Testen eines Halbleiterbauteils vor, mit dem die Eigenschaften von
Leckstrom in einem PN-Sperrschichtdiodengebiet, das eng mit den
Bedingungen des Ionenimplantationsprozesses verknüpft ist,
in höheren
Auflösungen überwacht
werden können.
-
Auch
sehen die Ausführungsformen
der vorliegenden Erfindung ein TEG-Muster und ein Verfahren zum
Testen eines Halbleiterbauteils vor, mit denen die Ausbeute von
Halbleiterbauteilen verbessert und die Effizienz in der Entwicklung
durch ein neu erfundenes TEG mit zwei Anschlüssen gefördert werden kann.
-
Ein
TEG-Muster gemäß den Ausführungsformen
der vorliegenden Erfindung umfasst ein Bauteilisolationsschichtmuster
mit einer bestimmten Aussparung zwischen benachbarten aktiven Gebieten; ein
Muster des aktiven Gebiets im Bauteilisolationsschichtmuster; und
ein Kontaktmuster (z. B. ein Metall 1-Kontakt [M1C]-Muster) im Muster
des aktiven Bereichs.
-
Auch
kann ein TEG-Muster gemäß den Ausführungsformen
der vorliegenden Erfindung ein Wannen-Aufnahmegebiet mit einer Vielzahl
von TEGS mit Dioden des Inseltyps; ein Metallstreifengebiet, das elektrisch
mit der Vielzahl von TEGs mit Dioden des Inseltyps verbunden ist;
ein erstes Metallkontaktgebiet, das eine Spannung an ein Metallstreifengebiet anlegt;
und ein zweites Metallkontaktgebiet, das Leckstrom aus einem Wannen-Aufnahmegebiet als Folge
der an das erste Metallkontaktgebiet angelegten Spannung erfasst,
aufweisen.
-
Ein
Verfahren zum Testen eines Halbleiterbauteils gemäß den Ausführungsformen
der vorliegenden Erfindung umfasst auch die Überwachung des Leckstroms als
Funktion der Abmessungsdifferenz zwischen einem Muster des aktiven
Gebiets und einem Kontaktmuster dazu mit einem TEG-Muster, einschließlich eines
Bauteilisolationsschichtmusters mit einer bestimmten Aussparung
zwischen den benachbarten aktiven Gebieten, ein Muster des aktiven Gebiets
im Bauteilisolationsschichtmuster sowie ein Kontaktmuster für das Muster
des aktiven Bereichs.
-
Ein
Verfahren zum Testen eines Halbleiterbauteils kann auch die Schritte
umfassen: Anlegen einer Spannung an ein Metallstreifengebiet einschließlich einer
Vielzahl an TEGs mit Dioden des Inseltyps aus einem unteren Metallkontaktgebiet;
und Erfassen des Leckstroms aus einem Wannen-Aufnahmegebiet zu einem
oberen Metallkontaktgebiet als Folge der durch das untere Metallkontaktgebiet angelegten
Spannung.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
1 ist
eine Gestaltung eines TEG-Musters gemäß einer Ausführungsform
der vorliegenden Erfindung;
-
2 bis 4 sind
vergrößerte Gestaltungen
des TEG-Musters gemäß weiterer
Ausführungsformen
der vorliegenden Erfindung; und
-
6 ist
eine Querschnittsansicht des TEG-Musters gemäß einer Ausführungsform
der vorliegenden Erfindung.
-
DETAILLIERTE BESCHREIBUNG
DER AUSFÜHRUNGSFORMEN
-
Im
Folgenden wird eine Ausführungsform
eines TEG (Testelementgruppen)-Musters und ein Verfahren zum Testen
eines Halbleiterbauteils mit Hilfe desselben unter Bezugnahme auf
die begleitenden Zeichnungen beschrieben.
-
In
der Beschreibung der Ausführungsformen versteht
es sich, dass wenn eine Schicht (oder Film) als 'auf' einer
anderen Schicht oder einem anderen Substrat befindlich beschrieben
wird, diese sich direkt auf der anderen Schicht oder dem anderen
Substrat befinden kann oder auch Zwischenschichten vorhanden sein
können.
Weiterhin versteht es sich, dass wenn eine Schicht als 'unter' der anderen Schicht
befindlich beschrieben wird, diese sich direkt unter einer anderen
Schicht befinden kann oder auch eine Zwischenschicht oder mehrere
Zwischenschichten vorhanden sein können. Darüber hinaus versteht es sich,
dass wenn eine Schicht als 'zwischen' zwei Schichten befindlich
beschrieben wird, dies die einzige Schicht zwischen den beiden Schichten
sein kann oder auch eine Zwischenschicht oder mehrere Zwischenschichten
vorhanden sein können.
-
(Erste Ausführungsform)
-
1 ist
eine Gestaltung eines TEG-Musters gemäß einer Ausführungsform
der vorliegenden Erfindung. 2 ist eine
vergrößerte Gestaltung
des TEG-Musters und 3 und 4 stellen
jeweils eine vergrößerte Anordnung
mit jeweils einem Wannen-Aufnahmegebiet 120 und einem Metallstreifengebiet 110 dar. 5 ist
eine vergrößerte Gestaltung des
TEG-Musters (C) in dem Wannen-Aufnahmegebiet 120, das in 3 dargestellt
ist, und 6 ist eine Querschnittansicht
entlang der Linie PQ der in 5 dargestellten
Gestaltung.
-
Wie
in 1 und 2 dargestellt, umfasst das TEG-Muster 100 gemäß einer
ersten Ausführungsform
ein Wannen-Aufnahmegebiet 120 mit einer Vielzahl von TEGs
mit Dioden des Inseltyps; ein Metallstreifengebiet 110 mit
einer Vielzahl von TEGs mit Dioden des Inseltyps; ein erstes oder
unteres Metallkontaktgebiet 10, das eine Spannung an das
Metallstreifengebiet 110 anlegt; und ein zweites oder oberes
Metallkontaktgebiet 20, das Leckstrom aus einem Wannen-Aufnahmegebiet 120 als
Folge der an das erste Metallkontaktgebiet 10 angelegten Spannung
erfasst.
-
Im
Besonderen kann das vorliegende TEG-Muster bei der Herstellung des
Halbleiterbauteils einen Grad eines Leckstroms prüfen, der
durch ein fehljustiertes Metal 1-Kontakt
(M1C)-Muster auf einem aktiven Gebiet in einem Silicon (Si)-Substratmaterial
verursacht wurde, und Leckstromdaten aus der Sicht einer aktiven
Erstreckungs-Designregel
für das
Metall 1-Kontakt (M1C)-Muster liefern.
-
Hierzu
umfassen die TEGs mit Dioden des Inseltyps 120 und 130,
wie in 5 und 6 gezeigt, ein Muster 123 der
Bauteilisolationsschicht; eine Vielzahl von aktiven Gebieten 125 (z.
B. ein Muster eines aktiven Gebiets) im Bauteilisolationsschichtmuster 123 und
eine Vielzahl von Metall 1-Kontakten 127 (z. B. ein Kontaktmuster)
in den aktiven Bereichen 125.
-
Eine „TEG mit
Dioden des Inseltyps" kann sich
auf eine von vielzähligen
TEGs mit Dioden beziehen, wobei die einzelnen der vielzähligen Dioden des
TEGs voneinander wie eine Inselkette mehrfach getrennt sind. Das
TEG-Muster kann, wie in 6 dargestellt, auf dem Wannen-Muster 121 ausgebildet sein,
und das Metall 1-Kontaktmuster (das eine Vielzahl an Kontakten 127 umfassen
kann) kann in einer dielektrischen Schicht 128 (z. B. in
einer intermetallischen Struktur des Dielektrikums)ausgebildet sein. Auch
kann zwischen den aktiven Gebieten in Muster 125 und den
Kontakten im Metall 1-Kontaktmuster 127 weiterhin
ein Silizidmuster oder eine Silizidschicht 124 ausgebildet
sein.
-
Hier
können,
wie in 5 gezeigt, das Bauteilisolationsschichtmuster 123 und
das Metall 1-Kontaktmuster 127 ein oder mehrere Abmessungen
aufweisen, die an oder über
den nummerischen Werten der Mindestdesignregel in der verwandten Technik
liegen (z. B. um 90 nm in einer 90nm-Fertigungstechnologie). In
einem Fall können
beispielsweise das Bauteilisolationsschichtmuster 123 und das
Metall 1-Kontaktmuster 127 eine
oder mehrere Abmessungen oder Abstände aufweisen, die gleich dem
Wert der Mindestdesignregel der Fertigungstechnologie sind (z. B.
90 nm in einer 90nm-Fertigungstechnologie).
Andererseits können
die Größe oder
die Abmessung (b) Bauteilisolationsschichtmuster 123 (d.
h. der Raum zwischen benachbarten aktiven Gebieten 125)
und die Größe oder
Abmessung (a) des Metall 1-Kontaktmusters 127 größer sein
als der Wert der Mindestdesignregel, so dass dies Probleme bei der
Musterbildung minimiert oder keine verursacht. Wenn jedoch die Größe oder
Abmessung (b) des Bauteilisolationsschichtmuster 123 und
die Größe oder
Abmessung (a) des Metall 1-Kontaktmusters 127 gleich dem
Wert der Mindestdesignregel sind, kann der Leckstrom am exaktesten überwacht werden.
Anders ausgedrückt,
das TEG-Muster 100 gemäß den Ausführungsformen
der Erfindung kann den Leckstrom gemäß dem Abstand (c) (z. B. der
Differenz zwischen einer Breite und/oder Länge) des Musters 125 des
aktiven Gebiets und des Metall 1-Kontaktmusters 127 überwachen.
Somit kann das TEG-Muster 100 ein oder mehrere erste Bauteilisolationsschichtmuster 123 und
ein oder mehrere erste Kontaktmuster 127 umfassen, die
größere Abmessungen
als die Mindestdesignregel aufweisen, sowie ein zweites Bauteilisolationsschichtmuster 123 und ein
erstes Kontaktmuster 127 mit einer Abmessung oder mehreren
Abmessungen gleich der Mindestdesignregel. Darüber hinaus kann sich jedes
TEG-Muster 100 gemäß der Erfindung
in einem Test-Chip auf dem Wafer, in einem Testgebiet des Chips
oder in einem Sägerahmen
des Wafers befinden. Zu diesem Zeitpunkt kann der Abstand (c) des
Musters 125 des aktiven Gebiets, das nicht vom Metall 1-Kontaktmuster 127 bedeckt
ist, 200 nm oder weniger betragen.
-
Zum
Beispiel kann der Leckstrom überwacht werden,
indem der Abstand (c) zwischen dem Muster 125 des aktiven
Gebiets und dem Metall 1-Kontaktmuster 127 von einem Maximalwert
(z. B. 200 nm oder weniger) in ein Minimum aufgeteilt oder verändert wird,
wobei die Abstandsdifferenz in bestimmten inkrementellen Einheiten
(z. B. 10nm-Aussparungen) verringert wird, wodurch es möglich wird,
eine optimale Designregel durch die Verwendung der überwachten
Feedbackdaten (Leckstromdaten) zu erhalten. Anders ausgedrückt, kann
die Abstandsdifferenz (c) zwischen dem Muster 125 des aktives
Gebiets und dem Metall 1-Kontaktmuster 127 in Schritten
von 0 nm bis zu 200 nm (z. B. 0 nm, 10 nm, 20 nm, 30 nm, usw. bis
zu 200 nm) verändert
werden, und der Leckstrom wird basierend auf dem Abstand oder der
Ausmessung (c) des entsprechenden Musters 125 des aktiven
Gebiets vom Metall 1-Kontaktmuster 127 überwacht, wodurch es möglich wird,
eine optimale Designregel mit Hilfe der überwachten Leckstromdaten zu
erhalten.
-
Zu
diesem Zeitpunkt kann der Leckstrom überwacht werden, indem der
Abstand (c) (d. h. die Differenz von Länge und/oder Breite) des Musters 125 des
aktiven Gebiets zum Metall 1-Kontaktmuster 127 (der
so hoch wie 200 nm oder kleiner, so hoch wie 150 nm oder kleiner
oder so hoch wie 100 nm oder kleiner sein kann) durch Abstandsschritte
(z. B. von 2,5 nm, 5 nm, 10 nm, 12 nm, 15 nm, 20 nm usw.) aufgeteilt
oder verändert
wird; jedoch ist dies nicht darauf beschränkt. Dementsprechend kann der
maximale Abstand auf die Größe des Musters 125 des aktiven
Gebiets festgelegt werden und die Veränderungsschritte können dementsprechend
gemäß verschiedener
Abstandsdifferenzen festgelegt werden.
-
Auch
kann das TEG-Muster 100 etwa Hundert oder mehr TEGs mit
Dioden des Inseltyps enthalten, die vorzugsweise einen konstanten
Abstand (c) des Musters 125 des aktiven Gebiets und des
Metall 1-Kontaktmusters 127 aufweisen.
-
Obwohl
das vorliegende TEG-Muster 100 Hundert der Dioden vom Inseltyp
enthalten kann, können
dies 100 oder auch mehr oder weniger sein. Mit steigender Anzahl
der Dioden vom Inseltyp kann Leckstrom mit einem höheren Auflösungsgrad
erfasst werden (d. h., der Leckstrom kann mit höherer Empfindlichkeit und/oder
Granularität
bestimmt werden).
-
Das
vorliegende Design eines TEG-Moduls mit Dioden vom Inseltyp kann
auch die Eigenschaften des Leckstroms in einem PN-Sperrschichtdiodengebiet überwachen,
das eng mit den Bedingungen des Ionenimplantationsprozesses verknüpft ist. Eine
solche Überwachung
kann bis zu einem höherem
Auflösungsgrad
durchgeführt
werden, wie im oberen Abschnitt erörtert.
-
Im
Folgenden wird ein Verfahren zum Testen eines Halbleiterfertigungsprozesses
und/oder eines Halbleiterbauteils mit Hilfe des vorliegenden TEG-Musters
beschrieben.
-
Als
Erstes wird unter Bezugnahme auf 1–2 ein
Potential von einem ersten (oder unteren) Metallkontaktgebiet 10 auf
das Metallstreifengebiet 110 angelegt, das elektrisch mit
der Vielzahl der TEGs mit Dioden vom Inseltyp über die Kontakte im Kontaktmuster 127 (siehe 5–6)
verbunden ist.
-
Danach
wird der Leckstrom aus dem Wannen-Aufnahmegebiet 120 zum
zweiten (oder oberen) Metallkontaktgebiet 20 durch Elektroden
in elektrischem Austausch mit dem zweiten Metallkontaktgebiet 20 erfasst
(d. h., als Folge der Spannung, die durch das untere Metallkontaktgebiet 10 an
die Vielzahl der TEGs mit Dioden vom Inseltyp angelegt wurde).
-
Zu
diesem Zeitpunkt umfasst das TEG-Muster 100 das Bauteilisolationsschichtmuster 123 mit
einer vorbestimmten Aussparung zwischen den benachbarten aktiven
Gebieten, den aktiven Gebieten 125 im Bauteilisolationsschichtmuster 123 und
den Metall 1-Kontaktmustern 127, die in den Mustern 125 des
aktiven Gebiets ausgebildet sind. Die aktiven Gebiete 125 in
der Wanne 121 bilden im TEG-Muster 100 die Dioden
des Inseltyps.
-
Das
Verfahren zum Testen des Halbleiterfertigungsprozesses und/oder
des Halbleiterbauteils gemäß den Ausführungsformen
der Erfindung überwacht
den Leckstrom gemäß der Veränderung
bzw. den Veränderungen
des Abstands (c) des Musters 125 des aktiven Gebiets (d.
h., der Differenz der Breite und/oder Länge des aktiven Gebiets 125 und
der dazu ausgebildeten Kontaktfläche 127).
Hier weisen das Bauteilisolationsschichtmuster 123 und
das Metall 1-Kontaktmuster 127 Abmessungen über dem Wert
der Mindestdesignregel für
die Fertigungstechnologie auf.
-
Das
Verfahren zum Testen des Halbleiterbauteils gemäß Ausführungsformen der Erfindung kann
den Grad des Leckstroms sehr genau erfassen, indem ein Erstreckungsabstand
vom Metall 1-Kontakt (M1C) zur Kante des aktiven Gebiets 125 verändert wird.
Wenn die Anzahl der Dioden vom Inseltyp, die sich im Metallstreifenbereich 110 (und
vorzugsweise an anderen Stellen im TEG-Muster 100) befinden,
wie in 1 und 2 gezeigt, durchgängig beibehalten
wird, können
für den
Prozess zuverlässige
Leckstromergebnisse erhalten werden.
-
In
einem Beispiel verwendet eine Ausführungsform der Erfindung 100 oder
mehr Dioden des Inseltyps. Wenn jedoch die Anzahl der Dioden vom Inseltyp
erhöht
wird, kann ein höher
Auflösungsgrad des
Leckstroms erfasst werden. Zum Beispiel kann das Verfahren den Leckstrom überwachen,
indem die Differenz des Abstands oder der Abmessung (c) des Musters 125 des
aktiven Gebiets und des Metall 1-Kontaktmusters 127 von
maximal 200 nm oder weniger auf ein Minimum (z. B. auf etwa 0 nm
oder 10 nm) durch Aussparungen von z. B. 10 nm geändert wird;
es ist aber nicht darauf begrenzt. Dementsprechend kann der maximale
Abstand (c) auf die Größe des aktiven
Gebiets 125 abzüglich
der Mindestgröße des Kontakts 127 festgelegt werden
und die Veränderungsschritte
können
dementsprechend auf verschiedene Abstandsdifferenzen festgelegt
werden. Auch kann bei der Erfindung eine exakte aktive Erstreckungs-Designregel für den Metall
1-Kontakt (M1C) 127 aus dem Siliziumdaten (Si-Daten) bestimmt
werden, die aus dem TEG-Muster 100 erhalten
werden.
-
Wie
oben beschrieben, kann das vorliegende TEG-Muster und ein Verfahren
zum Testen eines Halbleiterfertigungsschritts und/oder Halbleiterbauteils,
das dasselbe verwendet, einen Grad an Leckstrom prüfen, der
durch fehljustierte Metall 1-Kontakte
(M1C) durch die Daten des Substratmaterials aus Silizium (Si) aus
der Perspektive einer aktiven Erstreckungs-Designregel für M1C verursacht wird, zum Beispiel
bei der Herstellung von Halbleiterbauteilen mit einer Mindestdesignregel
von 90 nm oder kleiner.
-
Das
vorliegende Design eines TEG-Moduls mit Dioden vom Inseltyp kann
auch die Eigenschaften des Stromlecks in einem PN-Sperrschichtdiodengebiet
(das wiederum eng mit den Bedingungen des Ionenimplantationsprozesses
verknüpft
ist) effektiv bis zu einer höheren
Auflösung überwachen.
-
Auch
kann die Qualität
(z. B. jede Verschlechterung in den Eigenschaften oder Merkmalen)
des Halbleiterbauteils auf Grund des Auftretens von Leckstrom in
der Herstellung des Halbleiterbauteils durch ein neu erfundenes
TEG mit zwei Anschlüssen überwacht
werden, und die aktive Erstreckungs-Designregel für den M1C kann exakt aus den Siliziumdaten
(Si-Daten) bestimmt
werden, die vom TEG erhalten werden, so dass die Ausbeute bei der Fertigung
des Halbleiterbauteils verbessert und die Fertigungskosten dadurch
insgesamt gesenkt werden können.
-
Jede
Bezugnahme in dieser Beschreibung auf „die eine Ausführungsform", „eine Ausführungsform", „eine beispielhafte
Ausführungsform" usw. bedeutet, dass
ein bestimmtes Merkmal, eine Struktur oder eine Eigenschaft, die
in Verbindung mit der Ausführungsform
beschrieben wird, in mindestens einer Ausführungsform der Erfindung enthalten
ist. Das Vorkommen solcher Ausdrücke
an verschiedenen Stellen in der Beschreibung bezieht sich nicht
notwendigerweise auf dieselbe Ausführungsform. Weiterhin, wenn
ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte
Eigenschaft in Verbindung mit einer beliebigen Ausführungsform
beschrieben wird, liegt es im Bereich eines Kenners der Technik,
das Merkmal, die Struktur oder die Eigenschaft in Verbindung mit
anderen Ausführungsformen
zu verwirklichen.
-
Obwohl
die Ausführungsformen
mit Bezugnahme auf mehrere veranschaulichende Ausführungsformen
davon beschrieben wurden, versteht es sich, dass viele andere Modifikationen
und Ausführungsformen
von Kennern der Technik erdacht werden können, die unter den Geist und
in den Gültigkeitsbereich
der Grundsätze
dieser Offenlegung fallen. Im Besonderen sind verschiedene Variationen und
Modifikationen in den Komponententeilen und/oder Anordnungen der
Kombination des Gegenstands im Gültigkeitsbereich
der Offenlegung, der Zeichnungen und der angehängten Ansprüche möglich. Zusätzlich zu den Variationen und
Modifikationen in den Komponententeilen und/oder Anordnungen sind
für Kenner
der Technik auch alternative Verwendungen ersichtlich.