DE68922381T2 - Überwachungsstruktur für Dünnschichtverdrahtungen. - Google Patents
Überwachungsstruktur für Dünnschichtverdrahtungen.Info
- Publication number
- DE68922381T2 DE68922381T2 DE68922381T DE68922381T DE68922381T2 DE 68922381 T2 DE68922381 T2 DE 68922381T2 DE 68922381 T DE68922381 T DE 68922381T DE 68922381 T DE68922381 T DE 68922381T DE 68922381 T2 DE68922381 T2 DE 68922381T2
- Authority
- DE
- Germany
- Prior art keywords
- thin film
- chip carrier
- electrical
- carrier according
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 65
- 238000012544 monitoring process Methods 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims description 32
- 238000012806 monitoring device Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 238000012360 testing method Methods 0.000 claims description 14
- 230000008439 repair process Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 6
- 239000000615 nonconductor Substances 0.000 claims description 5
- 238000011179 visual inspection Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 51
- 230000008569 process Effects 0.000 description 40
- 235000012431 wafers Nutrition 0.000 description 11
- 238000005259 measurement Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000969 carrier Substances 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000013100 final test Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01037—Rubidium [Rb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
- Diese Erfindung bezieht sich allgemein auf Mehrfachchipträger mit wenigstens einer integral damit gefertigten Prozeß- oder Hilfsmittel-Überwachungseinrichtung.
- In einem Dünnschichtbauelement, wie einem Mehrfachchipträger mit einem Substrat, über dem eine Mehrzahl von Dünnfilm-Verdrahtungsschichten seguentiell gebildet wird, ist eine Untersuchung jeder Dünnfilmschicht während ihrer Herstellung häufig wirtschaftlich nicht durchführbar, und zwar wenigstens aufgrund der großen Anzahl von Verdrahtungspfaden mit feiner Geometrie, die über das vergleichsweise viel größere Oberflächengebiet jeder der Dünnfilmschichten verteilt sind. So besteht die herkömmliche Praxis darin, die vollständige Schicht folge einer Dünnfilmverdrahtung bezüglich Funktionalität lediglich von einer Oberseite aus zu prüfen. Wenn ein Defekt detektiert wird, kann die Reparatur durch Verwenden entweder von gebondeten, diskreten Verdrahtungen oder laserunterstützten Techniken ausgeführt werden, wobei die Reparatur typischerweise auf die Oberflächengebiete begrenzt ist, die zwischen den integrierten Schaltkreischips zugänglich sind, die auf die Oberseite gebondet sind. Ein wesentlicher Nachteil beider dieser Reparaturverfahren besteht darin, daß sie die Zuweisung signifikanter Gebiete der Oberfläche erfordern. Außerdem kann es sein, daß signifikante Teile der internen Verdrahtung von der Oberseite aus nicht zugänglich sind, wobei diese Teile dann im wesentlichen irreparabel sind. Dadurch, daß die mit der Herstellung des Trägers verknüpften Kosten bereits wesentlich zu dem Zeitpunkt, an dem der letzte Prüfzyklus gestartet wird, angefallen sind, ist erkennbar, daß ein Aussortieren eines irreparablen komplexen Trägers wirtschaftlich nicht vorteilhaft ist.
- Prozeß-Überwachungseinrichtungen sind bei der Fertigung von Wafern mit integrierten Schaltkreisen bekannt; diese Überwachungseinrichtungen sind jedoch im allgemeinen aus einer Anzahl von Gründen nicht zur Verwendung mit Herstellungsmethoden für Mehrfachchipträger geeignet.
- Im Fall der Herstellung von Halbleiterwafern messen die Prozeß Überwachungseinrichtungen zum Beispiel aktive Bauelementcharakteristika, wie VBE, β, rb etc., während sich in einem Dünnfilmschichtbereich die kritischen Parameter auf die Unversehrtheit der Verbindung zwischen Schichten beziehen. Außerdem beeinflussen bestimmte elektrische Dünnfilmcharakteristika, wie Dielektrizitätskonstante, spezifischer Widerstand eines Metalles und Durchkontaktierungswiderstand, die Leistungsfähigkeit des Dünnfilmbereiches. Die Dielektrizitätskonstante beeinflußt zum Beispiel die Übertragungsleitungsimpedanz, die Ausbreitungsverzögerung und das gekoppelte Rauschen. Die Dielektrizitätskonstante liefert auch Informationen bezüglich Einlagern von Feuchtigkeit oder Lösungsmitteln, ungeeigneten Härtezyklen etc..
- Ein weiterer Unterschied zwischen Überwachungseinrichtungen für die Fertigung von Halbleiterwafern und jenen, die für die Fertigung von Dünnfilmverdrahtungen erforderlich sind, besteht darin, daß für den Wafer für jeden Fertigungsschritt die aktive Bauelement- und sogar die Personalisierungsverdrahtung besondere und im wesentlichen nicht miteinander verwandte Prozeßtechniken erfordern. Im Fall eines Mehrfachchipträgers, auf den diese Erfindung anwendbar ist, wird die Dünnfilmverdrahtung durch Wiederholen im wesentlichen der gleichen Prozeßschritte für jede Schicht in dem seguentiell aufgebauten Dünnfilmbereich mit dem gleichen Metallmaterial und den gleichen Grundregeln hergestellt. Außerdem können im Fall der Fertigung einer Dünnfilmverdrahtung, wenn in einer der anfänglichen Schichten durch eine Prozeß-Überwachungseinrichtung ein Problem, wie ein zu hoher spezifischer Widerstand für eine untere Spannungsversorgungsebene, erkannt wurde, die Bedingungen oder die Hilfsmittel für nachfolgende Prozeßschritte zur Kompensation dieses Problems abgeändert werden, um die nachfolgenden Schichten geeignet aufzubauen.
- Im Fall von Dünnfilmbauelementen ist es wünschenswert, katastrophenartige Prozeßtotalausfälle zu erkennen, so daß der Aufbau des vollständigen Stapels aus Dünnfilmschichten angehalten werden kann. Im nicht analogen Fall der Fertigung von Halbleiterwafern zeigt eine Überwachungseinrichtung, die einen katastrophenartigen Prozeßtotalausfall anzeigt, im allgemeinen auch an, daß der Wafer nicht verwendbar ist. Bei einem hybriden Modul mit Dünnfilmschichten können jedoch die defekten Dünnfilmschichten von der Oberseite des darunterliegenden Substrates abgeschliffen werden, und die Dünnfilmfertigung kann auf der polierten Substratoberfläche erneut gestartet werden.
- Ein weiterer Unterschied besteht darin, daß Überwachungseinrichtungen, die Hilfsmittel festlegen, bei der herkömmlichen Chipfertigung nicht verwendet werden, da eine In-situ-Reparatur oder technische Anderungen ("engineering changes"; EC) bei Wafern nicht praktiziert werden. Fehlerhafte Chips werden üblicherweise ausgeschieden. Teure Mehrfachchipträger, deren Fertigstellung Monate erfordern kann, können jedoch nicht genauso einfach ausgeschieden werden. So ist die Erleichterung von Reparatur-/EC- Techniken wesentlich. Somit wäre es wünschenswert, daß Hilfsmittel-Überwachungseinrichtungen das Einstellen von Parametern für eine Lasereinrichtung erlauben, um eine Beschädigung der aktiven Fläche des Moduls zu verhindern und die besten Bedingungen für eine optimale elektrische Leistungsfähigkeit zu erzielen. Eine vorteilhafte Position für eine derartige Hilfsmittel-Festlegungseinrichtung ist an Stellen, die in keinerlei Weise den dicht verdrahteten, aktiven Dünnfilm-Verdrahtungsbereich stören, wie Stellen, die peripher zu den aktiven Dünnfilm-Verdrahtungsgebieten angeordnet sind. Diese Stellen dienen bevorzugt auch als Stellen zum Drahtbonden und für Ultraschallbond-EC-Aktivitäten bei Abziehbildern.
- Wenngleich sequentielle Dünnfilmfertigung gegenwärtig zur Herstellung von Personalisierungsschichten für Logik- oder Array- Chips auf Siliciumwafern praktiziert wird, ist diese Anwendung dahingehend nicht analog zu jener von Dünnfilm-Mehrfachchipträgern, daß zugewiesene Chipstellen für die Anordnung von Prozeß und/oder Hilfsmittel-Überwachungseinrichtungen verfügbar sind, wobei diese zugewiesenen Chipstellen für eine Prozeß-/AusbeuteÜberwachung vorgesehen sind. Außerdem reduziert jede derartige zugewiesene Chipstelle auf dem Wafer entsprechend die Anzahl von verwendbaren Bauelementen, die auf dem Wafer hergestellt werden können, mit einer sich daraus ergebenden Reduktion der gesamten Waferausbeute. Im Fall des Mehrfachchipträgers ist die gesamte aktive Dünnfilm-Verdrahtungsfläche durch eine dichte Zwischenchip-Verdrahtung belegt und enthält keine Chipstellen, die zugewiesen werden können, um derartige Prozeß-/Hilfsmittel-Überwachungseinrichtungsstellen vorsehen zu können.
- EP-A-0 073 721 zeigt ein hochintegriertes Halbleiterbauelement, das wenigstens eine Schicht aus einem Dünnfilmmaterial beinhaltet, die ein aktives Verdrahtungsgebiet bestehend aus elektrischen Leitern und einem elektrischen Isolator besitzt, wobei die Schicht des weiteren wenigstens eine Überwachungseinrichtung für den Prozeß zur Dünnfilmherstellung beinhaltet, die integral mit derselben an einer Position oder Positionen erzeugt wurde, welche die Fläche des aktiven Verdrahtungsgebietes nicht reduzieren oder auf andere Weise dasselbe signifikant stören. Dieses Bauelement wird jedoch nicht in Verbindung mit Mehrfachchipträgern verwendet.
- Auf der Basis des Vorhergehenden ist erkennbar, daß, um Mehrfachchipträger mit Dünnfilmschichten mit signifikanter Verdrahtungsdichte in einer zuverlässigen und kosteneffektiven Weise herzustellen, jene geeigneten Überwachungseinrichtungen für den Herstellungsprozeß ein wesentliches Erfordernis sind. Dieser Bedarf blieb jedoch bis zu der Erfindung der Dünnfilmprozeß- Überwachungseinrichtungen, die untenstehend im Detail beschrieben sind, unerfüllt.
- Das vorhergehende und weitere Probleme werden gemäß der Erfindung durch einen Mehrfachchipträger gelöst, der eine Mehrzahl elektrisch leitender Anschlüsse aufweist, die auf der Oberseite des Trägers angeordnet und leitend mit bestimmten der Leiterbahnen gekoppelt sind, wobei die Anschlüsse für eine Verbindung mit elektrischen Anschlüssen wenigstens einer integrierten Schaltkreis-Chipeinrichtung eingerichtet sind, um die Chipeinrichtungen in einer vorgegebenen Weise miteinander zu verbinden.
- Die Erfindung sorgt für die Hinzufügung von Stellen für Inline- Prozeß-und Hilfsmittel-Überwachungseinrichtungen außerhalb des aktiven Dünnfilm-Verdrahtungsgebietes eines Mehrfachchipträgers, was es erlaubt, die Prozeßintegrität auf jeder Ebene einer seguentiell aufgebauten Dünnfilmstruktur ohne die Notwendigkeit einer kostenintensiven großen Fläche und optischen Kontrollhilfsmitteln mit hoher Auflösung zu überwachen.
- Die Erfindung sorgt des weiteren für eine Inline-Prozeßprüfung eines aktiven Dünnfilmbereiches durch peripher ausgeführte Messungen, die den aktiven Bereich nicht beschädigen oder kontaminieren. Eine frühe Fehlfunktion im Fertigungsprozeß wird ohne weiteres erkannt, was es erlaubt, daß der langwierige Herstellungszyklus unterbrochen wird. Daraus resultiert ein Endprodukt mit hoher Qualität und hoher Ausbeute, wobei das Endprodukt ein signifikant geringeres Oberflächengebiet aufweist, das Reparaturfunktionen, wie vergrabenen EC-Leitungen oder -Kontaktstellen, zugeteilt ist. Außerdem wird bewirkt, daß die Abschlußprüfung des Modules von der Oberseite her weniger eytensiv und kostenträchtig ist. Die Prozeß-Überwachungseinrichtungen sind in einem relativ sehr kleinen Oberflächengebiet realisierbar, was ihre Anordnung um die Peripherie der aktiven Fläche herum und sogar innerhalb der aktiven Fläche an Stellen mit geringerer Verdrahtungsdichte erleichtert.
- Die Erfindung stellt außerdem Überwachungseinrichtungen für laserunterstützte Prozesse zu Verfügung, so daß Laserprozesse mit einem hohen Maß an Zuverlässigkeit verwendet werden können, wodurch Zuverlässigkeitstests nach dem Fertigungsprozeß reduziert oder eliminert werden. Des weiteren sind die Laserprozesse durch die Verwendung von In-situ-Meßproben zu Beginn auf die physikalischen Charakteristika eines bestimmten Dünnfilmbereiches feinfühlig abgestimmt, wodurch die elektrischen Charakteristika der resultierenden Leiter optimiert werden.
- Die oben dargestellten und weitere Merkmale der Erfindung werden in der nachfolgenden detaillierten Beschreibung der Erfindung deutlichen gemacht werden, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen wird, in denen:
- Fig. 1 eine teilweise, nicht maßstabsgetreue Querschnittsansicht eines Mehrfachchipträgers 10 ist, die einen auf einem Substrat 12 angeordneten Dünnfilmbereich 14 zeigt;
- Fig. 2 eine Draufsicht auf eine Dünnfilmschicht ist, die einen aktiven Verdrahtungsbereich 30 und eine Mehrzahl von Prozeß-Überwachungseinrichtungsstellen 32 zeigt, die peripher um den aktiven Bereich herum angeordnet sind;
- Fig. 3 eine Durchkontaktierungs-/Leitungs-Prozeß- Überwachungseinrichtung 40 zeigt, die drei Durchkontaktierungsketten 42 sowie sieben Leitungen 44 beinhaltet, die mit Vier-Punkt-Widerstandmessungen über vier Kantenkontaktstellen 46 geprüft werden;
- Fig. 3a eine Seitenansicht einer der Durchkontaktierungsketten 42 ist;
- Fig. 4a eine Draufsicht und Fig. 4b eine Querschnittsansicht einer Überwachungseinrichtungsstelle 50 für eine dielektrische Messung zeigt, die zwei kreisförmige metallische Platten 52 und 54 beinhaltet;
- Fig. 5a und 5b eine Überwachungseinrichtung 60 für laserunterstützte Prozesse darstellen, die für technische Änderungen bei Schreibanwendungen geeignet ist;
- Fig. 6 eine weitere Überwachungseinrichtung für laserunterstützte Prozesse darstellt, die besonders für Laserreparaturanwendungen eingerichtet ist.
- Fig. 1 zeigt in einem nicht maßstabsgetreuen, teilweisen Querschnitt einen Mehrfachchipträger 10. Der Träger beinhaltet ein Trägersubstrat 12, das des weiteren zur Spannungsverteilung und/oder zur Bereitstellung weiterer Verbindungen verwendet werden kann.
- Gegenwärtige typische zwischenverbindende Träger werden durch Laminieren von Schichten hergestellt, die parallel verarbeitet und einzeln untersucht werden. Die minimale Abmessung von Strukturen, die auf derartigen Schichten optisch untersucht werden können, beträgt ungefähr 100 Mikrometer, während der entsprechende Verdrahtungsumfang jeder der Schichten ungefähr 10 Meter beträgt.
- In der Ausführungsform von Fig. 1 liegt über dem Substrat 12 ein Dünnfilm-Verdrahtungsbereich 14, der für moderne und projektierte Bauelemente bis zu einem Dutzend sequentiell aufgebauter, einzelner Dünnfilmschichten beinhalten kann. Die Schichten sind typischerweise derart organisiert, daß eine erste Schicht elektrische Leiter beinhaltet, die in einer gegebenen Richtung verlaufen, während eine zweite Schicht Verdrahtungen enthält, die in einer zu den Leitern der ersten Schicht senkrechten Richtung verlaufen. Die Leiter der zwei Schichten sind durch eine dazwischenliegende Durchkontaktierungsschicht verbunden, die sich vertikal durch die Schicht erstreckende Leiter aufweist. Auf einer oder auf beiden Seiten des x-y-Ebenenpaares ist eine Referenzebene oder -schicht angeordnet, die zum Beispiel ein auf derselben angeordnetes Gitter aus Leitern aufweist. Die Schichtfolge aus x-y-Verdrahtungsschichten mit ihren jeweiligen Referenzebenen wird als ein x-y-Ebenenpaar bezeichnet. Der Bereich 14 kann ein oder mehrere derartige x-y-Ebenenpaare enthalten, die durch weitere Durchkontaktierungsschichten untereinander verbunden sind. Die Leiter innerhalb der verschiedenen Schichten können durch eine Anzahl geeigneter Dünnfilm-Herstellungstechniken, wie zum Beispiel eine photolithographische Technik, erzeugt werden.
- Eine dieser Schichten ist in Fig. 1 mit 14a bezeichnet. Diese Schichten werden sequentiell durch bekannte Dünnfilm-Herstellungstechniken auf dem Substrat 12 hergestellt und beinhalten typischerweise ein Isolatormaterial und Metallverdrahtungsleiter. Die minimalen Abmessungen von Strukturen innerhalb des Dünnfilmbereiches 14 betragen zum Beispiel ungefähr 10 Mikrometer bis 30 Mikrometer, während die gesamte lineare Oberflächenabmessung einer der Dünnfilmschichten über 100 mm betragen kann. Aufgrund der kleinen Abmessungen der einzelnen Verdrahtungsleiter kann der Verdrahtungsumfang einer der Schichten hunderte von Metern betragen und bis zu 10 Verdrahtungspositionen beinhalten.
- Die Oberseite 15 des Trägers 10 ist mit Bond-Kontaktstellen 16 zum Bonden an entsprechende Kontaktstellen auf einer Oberfläche eines Halbleiterchips 18 versehen. Lötmitteltröpfchen 20, Drahtbonden oder TAB (automatisches Folienbonden) können verwendet werden, um den Chip 18 elektrisch und physisch an die Kontaktstellen 16 zu koppeln. Typischerweise beinhaltet der Träger 10 eine große Anzahl von Chips 18, die durch Verdrahtungspfade 21 und Durchkontaktierungen 22, die innerhalb des Dünnfilmbereiches 14 ausgebildet sind, miteinander verbunden sind. Bestimmte der intern angeordneten Verdrahtungspfade werden typischerweise bis zur Oberseite 15 geführt, um Zugriffskontaktstellen 23 bereitzustellen, die dazu verwendet werden können, die Ausführung von technischen Anderungen und/oder das Prüfen des fertiggestellen Trägers 10 zu erleichtern. Die Verbindung der Chips 18 mit den Schaltungs- und Versorgungsbussen außerhalb des Trägers 10 wird mittels Durchkontaktierungen 24 hergestellt, die sich durch den Dünnfilmbereich 14 hindurch erstrecken. Verbindungen am Boden oder an den Kanten koppeln den Träger an andere Schaltungsaufbauten. Typischerweise ist eine große Anzahl derartiger Träger 10, die jeweils eine Anzahl von Chips 18 aufweisen, durch einen darunterliegenden größeren Träger miteinander verbunden, um einen Teil zum Beispiel eines digitalen Hochgeschwindigkeitsrechners zu bilden.
- Gemäß der Erfindung ist der Dünnfilmbereich 14 des Trägers 10 mit wenigstens einer Überwachungseinrichtung für den Herstellungsprozeß versehen, um die Qualität des Herstellungsprozesses während der Bildung des Bereiches 14 zu überwachen. Die Prozeß- Überwachungseinrichtung ist integral mit einer Dünnfilmschicht, wie z.B. durch den zuvor erwähnten photolithographischen Prozeß, gebildet. Fig. 2 stellt die Dünnfilmschicht 14a dar, die einen zentral angeordneten, dicht verdrahteten aktiven Verdrahtungsbereich 30 aufweist, der von peripher angeordneten Fertigungs- Überwachungseinrichtungsstellen 32 umgeben ist. Die Plazierung und Anzahl der Stellen 32, wie in Fig. 2 gezeigt, ist exemplarisch, wobei erkennbar ist, daß eine bestimmte Schicht von einer bis zu einer beliebig großen Anzahl von Stellen enthalten kann. Gemäß einem Aspekt der Erfindung sind die Stellen 32 so angeordnet, daß sie das für den Verdrahtungsbereich 30 erforderliche Oberflächengebiet nicht belegen oder es signifikant stören, während sie weiterhin nahe genug bei dem Verdrahtungsbereich angeordnet sind, so daß die elektrischen und physikalischen Eigenschaften des Dünnfilms im wesentlichen die gleichen sind. Wie später beschrieben werden wird, können eine Überwachungseinrichtungsstelle oder Überwachungseinrichtungsstellen auch innerhalb des aktiven Verdrahtungsbereiches in Bereichen mit einer geringeren Verdrahtungsdichte vorgesehen sein. Weiter gemäß der Erfindung werden nun vier verschiedene, gegenwärtig bevorzugte Typen von Überwachungseinrichtungen für Dünnfilm-Herstellungsprozesse im Detail beschrieben.
- Fig. 3 zeigt eine vergrößerte, zusammengesetzte Draufsicht einer Durchkontaktierungs-/Leitungs-Prozeß-Überwachungseinrichtung 40. Die Überwachungseinrichtung 40 beinhaltet drei Durchkontaktierungsketten 42 und sieben Leitungen 44, die jeweils über vier zugehörige Kantenkontaktstellen 46 mit Vier-Punkt-Widerstandsmessungen geprüft werden. Die in Fig. 3 gezeigte spezielle Ausführungsform ist zum Prüfen eines Dünnfilmbereiches mit sieben Metallschichten geeignet. Jede der Leitungen 44 ist auf einer separaten von den Dünnfilmschichten angeordnet. Eine Vier-Punkt- Messung des Widerstandes R und der Leitungsbreite W durch eine optische Untersuchungsprozedur von oben ergibt einen Hinweis auf den spezifischen Widerstand p des Metalles, da R = p l/wt, wobei l die Länge der Leitung (zum Beispiel 2775 Mikrometer) und t die Dicke der Leitung ist. Der Wert der Dicke t kann durch eine andere der Prozeß-Überwachungseinrichtungen, speziell durch die unten beschriebene und in den Figuren 4a und 4b gezeigte dielektrische Überwachungseinrichtung bestimmt werden. Die Durchkontaktierungs-Leitungs-Prozeß-Überwachungseinrichtung 40 belegt eine der peripheren Stellen 32.
- In Fig. 3 gibt es 74 diskrete Durchkontaktierungen in jeder Durchkontaktierungskette 42, wobei jede der Durchkontaktierungsketten 42 beim sequentiellen Aufbau der Schichten eine Verbindung zwischen einer Gruppe aus drei Schichten herstellt. Für die obere Kette 42 ist das zum Beispiel zwischen den Schichten 1-2-3, für die zweite Kette zwischen den Schichten 3-4-5 und für die dritte Kette zwischen den Schichten 5-6-7. Fig. 3a zeigt die obere der drei Durchkontaktierungsketten 42 im Querschnitt. Eine Widerstandsmessung verifiziert in diesem Fall die Unversehrtheit der Durchkontaktierung, die besonders dahingehend von Bedeutung ist, daß einige der Durchkontaktierungen durch die gesamten sieben Schichten der Dünnfilmschichtfolge hindurch kontaktieren müssen, um eine Ankopplung an das Substrat, wie in Fig. 1 gezeigt, bereitzustellen. Es können auch redundante Ketten zwischen die Ebenen 1-2-3-4-5-6-7 oder eine beliebige andere Kombination von Schichten des vollständigen Stapels hinzugefügt werden, um die Mehrebenen-Durchkontaktierungen in dem aktiven Verdrahtungsgebiet 32 präzise zu simulieren.
- Fig. 4a zeigt eine Draufsicht und Fig. 4b eine Querschnittsansicht einer Überwachungseinrichtungsstelle 50 für eine dielektrische Messung, die zwei kreisförmige metallische Platten 52 und 54 beinhaltet. Die untere Platte 54 weist zwei seitliche Vorsprünge 56 auf, die mittels seitlicher Durchkontaktierungen 58 zu Prüfkontaktstellen geführt sind. Dieser spezielle Typ einer Prozeß-Überwachungseinrichtungsstelle erfordert zur Herstellung eine aneinandergrenzende Gruppe von drei Schichten; eine für die obere Platte 52, eine für die untere Platte 54 sowie eine dazwischenliegende Schicht. Es können auch verschachtelte Stapel hergestellt werden, um Schichten, wie 1-2-3, 2-3-4, 3-4-5 etc., zu versorgen. Durch Messen der Kapazität (C) dieser Dünnfilmstruktur, wobei C = ε A/h (A = Fläche der Scheibe), können die Dielektrizitätskonstante ε des Isolators oder die Höhe h entweder des Isolators oder der Metallschicht ohne weiteres bestimmt werden. Im Fall einer sechs Mikrometer dicken Schicht belegt zum Beispiel eine Scheibe mit einem Durchmesser von 600 Mikrometer einen relativ kleinen Teil des Oberflächengebietes einer Schicht, während der Effekt irgendeiner Streukapazität im wesentlichen eliminiert wird. Die Struktur besitzt ein meßbares C von ungefähr 1,46 pF, was gemäß der Erfindung dazu verwendet wird, die Schichtdicken oder die Dielektrizitätskonstante des Isolators zu überwachen. Eine größere Scheibe mit einem Durchmesser von ungefähr 1500 Mikrometer und mit einer entsprechend größeren meßbaren Kapazität kann an einer anderen der Überwachungseinrichtungsstellen 32 hergestellt werden, um die endgültige Dicke der Schichtfolge und die Dielektrizitätskonstante des Dünnfilm-Ebenenpaares zu messen.
- Zwei andere Typen von Prozeß-Überwachungsseinrichtungen der Erfindung, speziell sich auf Hilfsmittel beziehende Überwachungseinrichtungen, sind in den Figuren 5 und 6 gezeigt. Diese zwei Typen von Überwachungseinrichtungen sind speziell für laserunterstützte Prozesse, wie mit Laser geschriebene technische Anderungsaktivitäten und die Reparatur von Verdrahtungsschichten, relevant. Allgemein ist ein gegebener Laserdepositionsprozeß eine komplexe Funktion, die von Parametern wie dem Laser (Leistungsdichte, Wellenlänge, Größe des Strahlfleckes, Fokus etc.), dem Substrat (optische und thermische Eigenschaften) sowie der organometallischen Quelle (Dampfdruck, Zersetzungstemperatur, Kinetik etc.) abhängig ist. Es ist nicht unüblich, daß sich die Laserschreibparameter, wie die Laserleistung, von einer Probe zu einer anderen oder sogar bei der gleichen Probe von Tag zu Tag wesentlich ändern. Im Fall des Dünnfilm-Verdrahtungsträgers, bei dem die optischen und thermischen Eigenschaften des Isolators und der Metalleiter sehr verschieden sind, vermögen derartige Prozeßinstabilitäten eine schwere physische Beschädigung des Trägers zu verursachen.
- Gemäß diesem Aspekt der Erfindung werden diese Probleme durch anfängliches Einstellen der Laserparameter auf ein gegebenes Substrat in Prozeß-Überwachungseinrichtungen eliminiert, welche die Peripherie oder die inaktive Fläche einer Dünnfilmschicht belegen. Wenn die Laserparameter als Funktion der physikalischen Eigenschaften der speziellen Dünnfilmschicht oder der speziellen Dünnfilmschichten, die behandelt werden sollen, bestimmt sind, kann das Laserschreiben in den aktiven Bereichen ablaufen. Die Verwendbarkeit derartiger Laser-Prozeßüberwachungseinrichtungen wird durch die Hinzufügung von elektrischen In-situ-Meßproben (4-Punkt oder 2-Punkt) problemlos gesteigert. Auf diese Weise können die Parameter der Laserdeposition feinfühlig abgestimmt werden, um die qualitativ höchstwertigsten elektrischen Verbindungen zu erzeugen, wie an den Überwachungseinrichtungsstellen 32 gemessen wird, bevor irgendein Laserschreibvorgang in irgendwelchen aktiven Bereichen versucht wird. Die In-situ-Meßfühler können zum Beispiel entweder standardmäßige Nadel-Meßfühler oder Prüfkarten sein, die für einen gegebenen Satz von Prozeß-Überwachungseinrichtungen kundenspezifisch ausgelegt sind. Außerdem kann die Qualität des Laserprozesses auch durch visuelle Untersuchung überwacht werden.
- Die Figuren 5a und 5b stellen zwei Ansichten einer mit 60 bezeichneten Überwachungseinrichtung für laserunterstützte Prozesse dar, die für Schreibanwendungen für technische Anderungen geeignet ist, während die Überwachungseinrichtung 80 von Fig. 6 besonders für Laserreparaturanwendungen geeignet ist. In beiden Fällen wird ein Laserschreibvorgang zwischen einer zentralen Leitung (64, 84) und lateral angeordneten kreisförmigen Kontaktstellen 66 oder Leitungen 86, die einen Bereich von Größen und Abständen besitzen, ausgeführt. Beispielsweise besitzt die kreisförmige Kontaktstelle 66 einen Durchmesser von 50 Mikrometer und ist 25 Mikrometer von der zentralen Leitung 64 beabstandet, während die Kontaktstelle 66a einen Durchmesser von 25 Mikrometer besitzt und 50 Mikrometer von der zentralen Leitung beabstandet ist. Unterhalb dieser Strukturen, die im Kall der Reparaturüberwachungseinrichtung 80 von Fig. 6 auf einer beliebigen der Verdrahtungsschichten plaziert sein können, angeordnet ist eine Metallplatte ausgebildet. Zu dieser Metallplatte, die auf der Ebene M2 liegend gezeigt ist, wird an den Seiten durch Streifen (68a, 88a) ein Kontakt hergestellt. Durch Kontaktstellen (62, 68) beziehungsweise (82, 88) wird eine Vier-Punkt-Spitzen-Widerstandsmessung der lasergeschriebenen Gebiete durchgeführt. Ein Kurzschluß durch die dielektrische Schicht hindurch wird leicht durch Messen der Kontinuität zwischen den Kontaktstellen 68a und 62 oder zwischen 88a und 82 erkannt. Auch eine optische Untersuchung hinsichtlich irgendeiner durch den Hochenergielaser verursachten Beschädigung und der strukturellen Charakteristika eines aufgebrachten Leiters wird ohne weiteres bereitgestellt. Außerdem stellen im Fall der Laser-EC-Überwachungseinrichtung 60 einige der kreisförmigen Eangkontaktstellen durch Verdrahtungsleitungen auf einer M1-Ebene unterhalb und auch durch Durchkontaktierungen hindurch, wie in Fig. 5b gezeigt, eine Verbindung zu Prüfkontaktstellen her, womit die in den aktiven Gebieten verwendeten, tatsächlichen Querschnittskonfigurationen reproduziert werden. Einige der kreisförmigen Kontaktstellen, wie 66, und Leitungen, wie 86a, sind ohne Prüfkontaktstellen gezeigt. Diese können zum Überwachen der Unversehrtheit der Verbindung zu der zentralen Leitung durch visuelles Untersuchen der Qualität der Deposition verwendet werden. In diesem Fall kann eine Kontaktstelle oder Leitung allein durch Einsetzen des Lasers, um einen Prüfleiter zu schreiben, der mit einer der Kontaktstellen oder Leitungen verbunden ist oder angrenzend an diese liegt, und anschließendes visuelles Untersuchen des Prüfleiters zum Beispiel hinsichtlich der Qualität der Verbindung des Prüfleiters mit der Kontaktstelle oder der Leitung verwendet werden. So kann eine Hilfsmittel-Überwachungseinrichtung stark vereinfacht werden. Die in den Fig. 5a und 5b gezeigte EC-Überwachungseinrichtung weist eine Fläche von ungefähr 1,6 mm x 0,675 mm auf, während die Reparatur-Überwachungseinrichtung von Fig. 6 eine Fläche von ungefähr 1,12 mm x 1,46 mm aufweist, und sogar noch kleinere Abmessungen sind ohne weiteres erzielbar. Die Überwachungseinrichtungen sind bevorzugt so ausgelegt, daß sie den repräsentativen Abmessungen von Leitern, die in dem aktiven Verdrahtungsgebiet verwendet werden, in hohem Maße gleichen.
- In Anbetracht des relativ kleinen Oberflächengebietes, das durch diese Prozeß-Überwachungseinrichtungen der Erfindung belegt wird, können eine oder mehrere innerhalb der Peripherie des aktiven Gebietes eingebaut werden, um wertvolle Informationen bezüglich Prozeßgleichmäßigkeit bereitzustellen. Es ist bekannt, daß die Prozeßgleichmäßigkeit mit wachsender Substratfläche problematisch wird. Derartige intern angeordnete Prozeßüberwachungseinrichtungsstellen werden bevorzugt in Bereichen eingebaut, in denen die Verdrahtungsdichte am niedrigsten ist, um die elektrischen Charakteristika der X- und Y-Übertragungsleitungen oder der Referenzebenen nicht signifikant zu beeinflussen.
- Auf der Basis der vorstehenden Offenbarung bevorzugter Ausführungsformen der Erfindung kann der Fachmann Modifikationen zu dieser Lehre bezüglich Überwachungseinrichtungen für einen Herstellungsprozeß und/oder andere HIlfsmittel-Überwachungseinrichtungen außer Lasergeräte-Überwachungseinrichtungen, wie Drahtbondvorrichtungen und Abziehbild-Ultraschallbondvorrichtungen, ableiten. Daher ist die Erfindung nicht lediglich auf die speziellen, hierin offenbarten Ausführungsformen und Abmessungen beschränkt anzusehen.
Claims (13)
1. Mehrfachchipträger, der auf einem Substrat (12) wenigstens
eine Schicht aus Dünnfilmmaterial (14) beinhaltet, die ein
aktives Verdrahtungsgebiet (30) aufweist, das aus einer
Mehrzahl elektrisch leitender Bahnen (21, 22) besteht, die
durch einen elektrischen Isoiator voneinander isoliert
sind, wobei die Schicht des weiteren wenigstens eine
Überwachungseinrichtung (40, 50, 60, 80) für
Dünnfilm-Herstellungsprozesse beinhaltet, die integral damit an einer
Position oder Positionen (32) ausgebildet ist, welche die
Fläche des aktiven Verdrahtungsgebietes (30) nicht reduzieren
oder auf andere Weise dasselbe signifikant stören, wobei
eine Mehrzahl elektrisch leitender Anschlüsse (16, 23) auf
der Oberseite (15) des Trägers (10) angeordnet und leitend
mit bestimmten der Leiterbahnen (21, 22) gekoppelt ist,
wobei die Anschlüsse zur Verbindung mit elektrischen
Anschlüssen von wenigstens einer integrierten Schaltkreis-
Chipeinrichtung (18) eingerichtet sind, um die
Chipeinrichtungen in einer vorgegebenen Weise miteinander zu
verbinden.
2. Mehrfachchipträger nach Anspruch 1, wobei wenigstens eine
Überwachungseinrichtung (40, 50, 60, 80) für
Dünnfilm-Herstellungsprozesse innerhalb des aktiven
Verdrahtungsgebietes (30) angeordnet ist.
3. Mehrfachchipträger nach Anspruch 1, wobei wenigstens eine
Überwachungseinrichtung (40, 50, 60, 80) für
Dünnfilm-Herstellungsprozesse an der Peripherie des aktiven
Verdrahtungsgebietes (30) angeordnet ist.
4. Mehrfachchipträger nach einem der Ansprüche 1 bis 3, wobei
die Überwachungseinrichtung (40) für
Dünnfilm-Herstellungsprozesse für eine Überwachung der Qualität der Herstellung
der elektrischen Leiter (21, 22) innerhalb des aktiven
Verdrahtungsgebietes (30) eingerichtet ist und eine
Längsausdehnung eines elektrischen Leiters (42, 44) mit wenigstens
einer an jedes Ende angekoppelten Prüfkontaktstelle (46)
aufweist.
5. Mehrfachchipträger nach Anspruch 4, wobei die
Längsausdehnung des elektrischen Leiters (42, 44) eine Breite
aufweist, die im wesentlichen gleich einer Breite der
elektrischen Leiter (21, 22) innerhalb des aktiven
Verdrahtungsbereiches (30) ist.
6. Mehrfachchipträger nach einem der Ansprüche 1 bis 5, der
eine Mehrzahl von Schichten aus Dünnfilmmaterial aufweist,
wobei die Längsausdehnung des elektrischen Leiters (42)
derart angeordnet ist, daß sie wiederholt durch eine
Mehrzahl von Schichten aus Dünnfilmmaterial (14) hindurchführt.
7. Mehrfachchipträger nach Anspruch 6, wobei die Breite des
elektrischen Leiters (42) ungefähr zehn Mikrometer bis
dreißig Mikrometer beträgt.
8. Mehrfachchipträger nach einem der Ansprüche 1 bis 3, der
eine Mehrzahl von Schichten aus Dünnfilmmaterial
beinhaltet, wobei die Überwachungseinrichtung (50) für Dünnfilm-
Herstellungsprozesse für eine Überwachung der Qualität
einer mit dem elektrischen Isolator verknüpften
Dielektrizitätskonstante eingerichtet ist sowie eine erste und eine
zweite elektrisch leitende Platteneinrichtung (54, 52) mit
wenigstens einer dazwischenliegenden Schicht beinhaltet,
die aus dem dazwischengefügten elektrischen Isolator
besteht.
9. Mehrfachchipträger nach Anspruch 8, wobei die erste
Platteneinrichtung (54) unterhalb der zweiten
Platteneinrichtung (52) angeordnet ist, wobei die erste
Platteneinrichtung (54) wenigstens eine elektrisch leitende
Durchkontaktierung
(58) aufweist, die an eine Kante derselben
angekoppelt ist und sich nach oben durch die wenigstens eine
dazwischenliegende Schicht aus dem elektrischen Isolator
erstreckt.
10. Mehrfachchipträger nach Anspruch 8 oder 9, wobei jede der
Platteneinrichtungen (54, 52) eine im wesentlichen
kreisförmige Gestalt mit einem vorgegebenen Durchmesser
aufweist.
11. Mehrfachchipträger nach Anspruch 10, wobei der vorgegebene
Durchmesser ungefähr 600 Mikrometer beträgt.
12. Mehrfachchipträger nach einem der Ansprüche 1 bis 3, wobei
die Überwachungseinrichtung (60, 80) für
Dünnfilm-Herstellungsprozesse für eine Überwachung der Qualität einer
lasereinrichtungsunterstützten Fertigung oder Reparatur der
elektrischen Leiter (21, 22) innerhalb des aktiven
Verdrahtungsbereiches (30) eingerichtet ist und wenigstens zwei
elektrische Leiter beinhaltet, die derart voneinander
beabstandet sind, daß eine Lasereinrichtung die zwei
voneinander beabstandeten Leiter durch Erzeugen eines elektrisch
leitenden Bereiches zwischen den zwei Leitern leitend
verbindet.
13. Mehrfachchipträger nach einem der Ansprüche 1 bis 3, wobei
die Überwachungseinrichtung (60, 80) für
Dünnfilm-Herstellungsprozesse für eine Überwachung der Qualität einer
lasereinrichtungsunterstützten Fertigung oder Reparatur der
elektrischen Leiter innerhalb des aktiven
Verdrahtungsbereiches (30) eingerichtet ist und wenigstens einen derart
angeordneten elektrischen Leiter beinhaltet, daß ein durch
eine Lasereinrichtung erzeugter Prüfleiter mit dem
elektrischen Leiter durch visuelle Untersuchung einfach verglichen
werden kann.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/288,390 US4933635A (en) | 1988-12-22 | 1988-12-22 | In-line process monitors for thin film wiring |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68922381D1 DE68922381D1 (de) | 1995-06-01 |
DE68922381T2 true DE68922381T2 (de) | 1995-11-23 |
Family
ID=23106901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68922381T Expired - Fee Related DE68922381T2 (de) | 1988-12-22 | 1989-11-11 | Überwachungsstruktur für Dünnschichtverdrahtungen. |
Country Status (4)
Country | Link |
---|---|
US (1) | US4933635A (de) |
EP (1) | EP0374466B1 (de) |
JP (1) | JPH02220454A (de) |
DE (1) | DE68922381T2 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3017871B2 (ja) * | 1991-01-02 | 2000-03-13 | テキサス インスツルメンツ インコーポレイテツド | Icデバイスに対するチップ上のバラツキ検知回路 |
DE69233256T2 (de) * | 1991-05-29 | 2004-05-27 | Pacific Microsonics, Inc., Berkeley | Verbesserungen in Codierung-/Decodierungssystemen |
US5262719A (en) * | 1991-09-19 | 1993-11-16 | International Business Machines Corporation | Test structure for multi-layer, thin-film modules |
JPH07273294A (ja) * | 1994-03-31 | 1995-10-20 | Fujitsu Ltd | 半導体装置 |
US5672981A (en) * | 1994-09-16 | 1997-09-30 | At&T Global Information Solutions Company | Universal power interface adapter for burn-in board |
US5872449A (en) * | 1996-01-26 | 1999-02-16 | Lsi Logic Corporation | Semiconductor package qualification chip |
US5952674A (en) * | 1998-03-18 | 1999-09-14 | International Business Machines Corporation | Topography monitor |
US6822472B1 (en) | 2003-06-27 | 2004-11-23 | International Business Machines Corporation | Detection of hard mask remaining on a surface of an insulating layer |
US6917194B2 (en) * | 2003-08-27 | 2005-07-12 | International Business Machines Corporation | External verification of package processed linewidths and spacings in semiconductor packages |
US6989682B1 (en) * | 2005-03-16 | 2006-01-24 | United Microelectronics Corp. | Test key on a wafer |
US8476918B2 (en) * | 2010-04-28 | 2013-07-02 | Tsmc Solid State Lighting Ltd. | Apparatus and method for wafer level classification of light emitting device |
TWI453433B (zh) * | 2012-05-28 | 2014-09-21 | Rayoptics Consulting Co Ltd | 晶圓級led量測裝置及其量測方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3388457A (en) * | 1966-05-31 | 1968-06-18 | Ibm | Interface resistance monitor |
US3668523A (en) * | 1969-05-07 | 1972-06-06 | Bell Telephone Labor Inc | Electrical testing of dielectric layers, exhibiting voltage dependent capacitance, with linear ramp voltages |
JPS519144A (ja) * | 1974-07-15 | 1976-01-24 | Matsushita Electric Works Ltd | Moyotsukehoho |
JPS5715455A (en) * | 1980-07-01 | 1982-01-26 | Fujitsu Ltd | Semiconductor device |
JPS602775B2 (ja) * | 1981-08-28 | 1985-01-23 | 富士通株式会社 | モニタ機能付大規模集積回路及びその製造方法 |
JPS6134951A (ja) * | 1984-07-26 | 1986-02-19 | Toshiba Corp | 半導体装置の容量評価用モニタ部 |
JPS6161439A (ja) * | 1984-09-03 | 1986-03-29 | Toshiba Corp | マスタ−スライス型半導体集積回路装置 |
JPS61267337A (ja) * | 1985-05-22 | 1986-11-26 | Nec Corp | 半導体装置 |
JPS61276211A (ja) * | 1985-05-30 | 1986-12-06 | Fujitsu Ltd | 半導体素子の温度検出方法 |
US4725773A (en) * | 1986-06-27 | 1988-02-16 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Cross-contact chain |
JPS63308349A (ja) * | 1987-06-10 | 1988-12-15 | Nec Corp | 半導体装置 |
-
1988
- 1988-12-22 US US07/288,390 patent/US4933635A/en not_active Expired - Fee Related
-
1989
- 1989-11-11 EP EP89120961A patent/EP0374466B1/de not_active Expired - Lifetime
- 1989-11-11 DE DE68922381T patent/DE68922381T2/de not_active Expired - Fee Related
- 1989-12-21 JP JP1329822A patent/JPH02220454A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE68922381D1 (de) | 1995-06-01 |
JPH02220454A (ja) | 1990-09-03 |
EP0374466B1 (de) | 1995-04-26 |
US4933635A (en) | 1990-06-12 |
EP0374466A1 (de) | 1990-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69219165T2 (de) | Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung | |
DE2625383C2 (de) | Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers | |
DE69834561T2 (de) | Halbleiteranordnung und herstellungsverfahren dafür | |
DE2319011C2 (de) | Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens | |
DE112005003667B4 (de) | Elektrische Prüfsonde | |
DE2728052C2 (de) | Prüfstruktur für monolithisch integrierte Halbleiterschaltungen | |
DE19648475B4 (de) | Kontaktstruktur, Prüfkarten und Herstellungsverfahren | |
DE69734158T2 (de) | Prüfkopfstruktur mit mehreren getrennten isolierten prüfspitzen | |
DE69326976T2 (de) | Provisorische Verbindungen zum schnellen Zugang zu elektronischen Anordnungen | |
DE2359152C2 (de) | ||
DE68922381T2 (de) | Überwachungsstruktur für Dünnschichtverdrahtungen. | |
DE69022529T2 (de) | Anordnung zum Testen von fertig bestückten Printplatten, Verfahren zur Herstellung und Testen derselben. | |
DE602004010116T2 (de) | Verfahren und vorrichtung zum testen elektrischer eigenschaften eines zu prüfenden objekts | |
DE69129619T2 (de) | Halbleitervorrichtung mit einer vielzahl von anschlussstiften | |
DE112018003756B4 (de) | Prüfung und initialisierung von klein-chips auf wafer-niveau | |
DE10016996C1 (de) | Testanordnung zur Funktionsprüfung eines Halbleiterchips | |
DE102008053956A1 (de) | Halbleiterbauelement mit einer aufgeteilten intern verbundenen Sensorstruktur für chipinterne Überwachungszwecke | |
DE19835840A1 (de) | Struktur eines Halbleiter-Wafers und Herstellungsverfahren für einen Halbleiterchip | |
DE2744299A1 (de) | Verfahren zum ausrichten einer reihe von sonden auf eine reihe von kontakten | |
DE69019436T2 (de) | Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen. | |
DE102012108116B4 (de) | Messvorrichtung und Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung | |
DE68914005T2 (de) | Leitende Muster für den elektrischen Test von Halbleiterbausteinen. | |
DE10255378A1 (de) | Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen | |
DE69731713T2 (de) | Prüfadaptermodul, das den Zugang zu einer Vorrichtung mit gitterförmig angeordneten Kügelchen (BGA) ermöglicht, ein derartiges Prüfadaptermodul enthaltendes System und Verwendung des Prüfadaptermoduls | |
DE19718637A1 (de) | Vorrichtung und Verfahren zum Prüfen von Leiterplatten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |