DE102007031131A1 - Clock monitoring circuit, particularly clock watch dog circuit for use with an integrated circuit, has reference clock generator, which comprises ring oscillator formed for producing reference clock signal of reference clock frequency - Google Patents

Abstract

The clock monitoring circuit (100) has a reference clock generator, which comprises a ring oscillator (102) formed for producing a reference clock signal of a reference clock frequency. The clock signal is monitored on increase of the reference clock frequency than a nominal clock frequency. A reset-table counting unit (104) is formed, which is connected with the reference clock generator.

Description

Die Erfindung betrifft eine Taktüberwachungsschaltung (engl. clock watch dog circuit) sowie eine integrierte Schaltung mit einer Taktüberwachungsschaltung.The The invention relates to a clock monitoring circuit. Clock watch dog circuit) and an integrated circuit with a Clock monitoring circuit.

Die meisten integrierten Schaltkreise benötigen als Eingangssignal ein externes Taktsignal, das als Referenzpunkt zur Ausführung interner Operationen benötigt wird.The Most integrated circuits require input an external clock signal that serves as the reference point for execution internal operations is needed.

Dies gilt auch für anwendungsspezifische integrierte Schaltkreise (engl. Application Specific Integrated Circuits, ASICs) im Bereich der Kryptographie. Chips mit ASICs für kryptographische Anwendungen können mit Hilfe einer Manipulation der Frequenz eines von extern zugeführten Taktsignals angegriffen werden. Beispielsweise erleichtert eine verlangsamte Taktfrequenz das Auslesen des vom Chip im Betrieb verwendeten kryptographischen Schlüssels. Ausleseverfahren wie die differentielle Leistungsanalyse (engl. Differential Power Analysis, DPA) sind bekannt.This also applies to application-specific integrated circuits (Application Specific Integrated Circuits, ASICs) in the area cryptography. Chips with ASICs for cryptographic Applications can use a manipulation of frequency an externally supplied clock signal are attacked. For example, a slowed clock frequency facilitates reading the cryptographic key used by the chip during operation. Readout methods such as the differential power analysis (engl. Differential Power Analysis, DPA) are known.

Es sind zur Abwehr solcher Angriffe Taktüberwachungsschaltungen bekannt, die eine Verlangsamung eines externen Taktsignals mit Hilfe einer Phasenregelschleife (engl. Phase Locked Loop, PLL) erkennen. Nachteil solcher Taktüberwachungsschaltungen ist, dass eine PLL viele analogen Komponenten enthält und aufwändig im Entwurf und in der Herstellung ist.It are clock monitoring circuits to ward off such attacks known to slow down an external clock signal using detect a phase locked loop (PLL). Disadvantage of such clock monitoring circuits is that a PLL contains many analog components and consuming in design and manufacturing is.

Aus der US 4,308,472 ist eine Taktprüfschaltung (engl. Clock Check Circuit) bekannt, die das kontinuierliche Eintreffen eines Taktimpulszuges von extern prüft. In dieser Taktprüfschaltung werden aus einem von extern eingehenden Taktsignal zwei Taktimpulszüge abgeleitet, die um die Hälfte beziehungsweise dreiviertel der Taktperiode des externen Taktimpulszuges verzögert sind. Wenn in einem Abtastschritt festgestellt wird, dass das ursprüngliche von extern eingehende Taktsignal und das um eine halbe Taktperiode verzögerte, erste abgeleitete Taktsignal identisch sind, wird ein Fehler angenommen und ein entsprechendes Fehlersignal ausgegeben. Das zweite, um drei Viertel der Taktperiode verzögerte Taktsignal wird verwendet, um den Abtastschritt jeweils auszulösen.From the US 4,308,472 is a clock check circuit (English Clock Check Circuit) is known, which checks the continuous arrival of a clock pulse train from the outside. In this clock check circuit, two clock pulse trains are derived from an externally incoming clock signal, which are delayed by half or three quarters of the clock cycle of the external clock pulse train. If it is determined in a sampling step that the original externally incoming clock signal and the half clock period delayed first derived clock signal are identical, an error is assumed and a corresponding error signal is output. The second clock signal, delayed by three quarter of the clock period, is used to trigger the sampling step, respectively.

Diese Taktprüfschaltung hat den Nachteil, dass sie lediglich geeignet ist, das Vorliegen eines externen Taktsignals zu überprüfen. Es wäre jedoch beispielsweise für die oben beschriebene Anwendung wünschenswert, eine potenziell schädliche Verzögerung eines externen Taktsignals gegenüber seiner nominellen Taktperiodendauer detektieren zu können, ohne den hohen Aufwand in Entwurf und Schaltung eingehen zu müssen, der durch die Verwendung einer PLL entsteht.These Taktprüfschaltung has the disadvantage that they only is suitable to check the presence of an external clock signal. However, it would be, for example, for the one described above Application desirable, a potentially harmful Delay of an external clock signal to be able to detect its nominal clock period without having to go into the design and circuit which results from the use of a PLL.

Das der vorliegenden Erfindung zu Grunde liegende technische Problem ist es daher, eine kostengünstig herstellbare Taktüberwachungsschaltung bereitzustellen, die in der Lage ist, eine Verlangsamung eines von extern eingehenden Taktsignals gegenüber einer bekannten nominellen Taktperiodendauer zu detektieren.The underlying technical problem of the present invention it is therefore to provide a clocking circuit which can be produced at low cost, which is capable of slowing down an incoming from external Clock signal over a known nominal clock period to detect.

Das beschriebene technische Problem wird gelöst durch eine Taktüberwachungsschaltung mit

• – einem Referenztaktgenerator, der einen zum Erzeugen eines Referenztaktsignals einer Referenztaktfrequenz ausgebildeten Ringoszillator enthält, wobei die Referenztaktfrequenz größer als eine nominelle Taktfrequenz eines zu überwachenden Taktsignals ist,
• – einer mit dem Referenztaktgenerator verbundenen rücksetzbaren Zähleinheit, die ausgebildet ist, einen Zählerstand bei Vorliegen einer aktiven Taktflanke einer vorbestimmten Phase des Referenztaktsignals zu inkrementieren und bei Empfang eines Rückstellsignals an einem Rückstelleingang den erreichten Zählerstand als Prüf-Zählerstand auszugeben und den Zählerstand auf einen Anfangszählerstand zurückzusetzen,
• – einer Rücksetzeinheit, der das zu überwachende Taktsignal zugeführt ist und die ausgangsseitig mit der Zähleinheit verbunden ist, und die ausgebildet ist, bei Vorliegen einer Taktflanke einer vorbestimmten Phase des zu überwachenden Taktsignals das Rückstellsignal zu erzeugen und an die Zähleinheit auszugeben; und mit
• – einer Prüfeinheit, die mit der Zähleinheit verbunden ist und die ausgebildet ist zu ermitteln, ob der Prüf-Zählerstand in einem vorbestimmbaren zulässigen Zählerstandsintervall liegt, und ein Ergebnis dieser Prüfung durch ein Prüfsignal an ihrem Ausgang anzuzeigen.

The described technical problem is solved by a clock monitoring circuit

• A reference clock generator including a ring oscillator configured to generate a reference clock signal of a reference clock frequency, the reference clock frequency being greater than a nominal clock frequency of a clock signal to be monitored,
• - A resettable to the reference clock generator counter unit, which is configured to increment a count in the presence of an active clock edge of a predetermined phase of the reference clock signal and output upon receipt of a reset signal to a reset input the count achieved as a test count and reset the count to an initial count .
• A reset unit to which the clock signal to be monitored is supplied and which is connected on the output side to the counting unit and which is designed to generate the reset signal in the presence of a clock edge of a predetermined phase of the clock signal to be monitored and to output it to the counting unit; and with
• - A test unit which is connected to the counter and which is designed to determine whether the test count is within a predeterminable allowable meter reading interval, and to display a result of this test by a test signal at its output.

Die erfindungsgemäße Taktüberwachungsschaltung beruht auf dem Funktionsprinzip, dass bei Vorliegen der nominellen Taktfrequenz des zu überwachenden Taktsignals ein erreichter Zählerstand der rücksetzbaren Zähleinheit zwischen aufeinanderfolgenden Taktflanken vorbestimmter Phase im zu überwachenden Taktsignal stets im zulässigen Zählerstandsintervall liegen muss. Stellt die Prüfeinheit jedoch fest, dass der von der Zähleinheit erhaltene Prüf-Zählerstand außerhalb des zulässigen Zählerstandsintervalls liegt, ist dies ein Anzeichen für eine unzulässig große Abweichung von der nominellen Taktfrequenz, was am Ausgang der Prüfeinheit entsprechend angezeigt wird.The Clock monitoring circuit according to the invention is based on the principle of operation, that in case of nominal Clock frequency of the clock signal to be monitored an achieved Counter reading of the resettable counting unit between successive clock edges of predetermined phase in to be monitored clock signal always in the permitted Meter reading interval must be. However, put the test unit determines that the check count received from the counter outside the permissible meter reading interval is, this is an indication of inadmissible large deviation from the nominal clock frequency, what on Output of the test unit is displayed accordingly.

Mit der erfindungsgemäßen Taktüberwachungsschaltung gelingt es daher, Manipulationen am zu überwachenden Taktsignal schnell zu detektieren. Die erfindungsgemäße Taktüberwachungsschaltung ist vollständig mit digitalen Schaltungselementen realisierbar und lässt sich daher kostengünstig herstellen.The clock monitoring circuit according to the invention therefore makes it possible to quickly detect manipulations of the clock signal to be monitored. The clock monitoring according to the invention circuit is completely feasible with digital circuit elements and can therefore be produced inexpensively.

In die erfindungsgemäße Taktüberwachungsschaltung ist ein Referenztaktgenerator mit einem Ringoszillator integriert. Dadurch gelingt es in schaltungs- und entwurfstechnisch einfacher Weise, eine nicht manipulierbare Referenztaktquelle für einen Vergleich der Taktfrequenz des zu überwachenden Taktsignals mit einem vorgegebenen zulässigen Frequenzintervall zu realisieren. Die erfindungsgemäße Taktüberwachungsschaltung der vorliegenden Erfindung erlaubt dabei zu berücksichtigen, dass digitale Schaltungselemente in integrierten Schaltungen Verzögerungszeiten haben, die in einem gewissen Rahmen variieren können. Solche Variationen in der Verzögerungszeit eines digitalen Schaltungselementes sind beispielsweise durch Veränderungen der Temperatur oder der Betriebsspannung verursacht und können ohne großen Schaltungsaufwand nicht verhindert werden. Daher ist die Prüfeinheit der Taktüberwachungsschaltung ausgebildet, ein vorbestimmbares Zählerstandsintervall entsprechend einem zulässigen Taktfrequenzintervall des zu überwachenden Taktsignals zu akzeptieren.In the clock monitoring circuit according to the invention a reference clock generator is integrated with a ring oscillator. This makes it easier to design and design technically Way, a non-manipulatable reference clock source for a comparison of the clock frequency of the clock signal to be monitored with a given allowable frequency interval too realize. The clock monitoring circuit according to the invention the present invention allows to take into account that digital circuit elements in integrated circuits have delay times that can vary to a certain extent. Such Variations in the delay time of a digital circuit element are for example due to changes in temperature or the operating voltage causes and can without large Circuit complexity can not be prevented. Therefore, the test unit the clock monitoring circuit formed, a predeterminable Meter reading interval corresponding to a permissible Clock frequency interval of the clock signal to be monitored to accept.

Nachfolgend werden Ausführungsbeispiele der erfindungsgemäßen Taktüberwachungsschaltung beschrieben. Die zusätzlichen Merkmale der Ausführungsbeispiele können miteinander kombiniert werden, soweit in der Beschreibung nicht ausdrücklich erwähnt ist, dass es sich hierbei um alternative zusätzliche Merkmale handelt.following Be exemplary embodiments of the invention Clock monitoring circuit described. The additional Features of the embodiments may be related be combined, unless explicitly stated in the description it is mentioned that this is an alternative additional Features acts.

Die Zähleinheit kann wahlweise auf jeder aktive Taktflanke, also auf steigenden wie fallenden Taktflanken, oder nur auf Taktflanken einer bestimmten Phase, entweder fallend oder steigend, seinen Zählerstand inkrementieren. Die Prüfeinheit muss dementsprechend angepasste Zählerstands-Intervallgrenzen beim Vergleich mit dem zulässige Zählerstandsintervall anwenden.The Counting unit can optionally be active on every active clock edge, So on rising or falling clock edges, or only on clock edges a certain phase, either falling or rising, its count increment. The test unit must be adapted accordingly Meter reading interval limits when compared with the permissible Apply meter reading interval.

Die Zähleinheit enthält in einem Ausführungsbeispiel einen Zähler, dem das Referenztaktsignal zugeführt ist, ein dem Zähler nachgeschaltetes Summenregister einer vorbestimmten Breite von n Bit sowie ein 1-Bit-Register, dass im Falle eines Überlaufs des Zählregisters auf 1 gesetzt wird. Die Rücksetzeinheit umfasst bei diesem Ausführungsbeispiel vorzugsweise eine Verzögerungseinheit, der das Taktsignal zugeführt ist, und nachgeschaltete geeignete Logikgatter, um ein Rücksetzsignal ausreichender Zeitdauer zu erzeugen. In einer 0,25-μm CMOS-Technologie ist beispielsweise eine Zeitdauer des Rücksetzsignals von 0,13 ns erforderlich, um Flipflops zurückzusetzen. Ein detailliertes Beispiel einer geeigneten Rücksetzeinheit wird unten mit Bezug auf 1 beschrieben. Auch die Rücksetzeinheit kann wahlweise auf beiden Taktflanken einer Taktperiode des zu überwachenden Taktsignals oder nur auf einer Taktflanke das Rücksetzsignal ausgeben. Im ersten Fall wird im Ergebnis die doppelte Taktfrequenz geprüft, was bei der Wahl der Intervallgrenzen des zulässigen Zählerstandsintervalls zu berücksichtigen ist.In one embodiment, the counter includes a counter to which the reference clock signal is applied, a sum register of a predetermined width of n bits, which is connected downstream of the counter, and a 1-bit register, which is set to 1 in the event of an overflow of the count register. The reset unit in this embodiment preferably comprises a delay unit to which the clock signal is applied and downstream suitable logic gates to generate a reset signal of sufficient duration. For example, in a 0.25-μm CMOS technology, a 0.13 ns reset signal time is required to reset flip-flops. A detailed example of a suitable reset unit will be described below with reference to FIG 1 described. The reset unit can also output the reset signal either on both clock edges of a clock period of the clock signal to be monitored or only on one clock edge. In the first case, twice the clock frequency is checked as a result, which must be taken into account when selecting the interval limits of the permissible meter reading interval.

Bei einem Ausführungsbeispiel der Taktüberwachungsschaltung ist die Prüfeinheit ausgebildet, je nach Wert Prüf-Zählerstand relativ zum zulässigen Zählerstandsintervall ein Prüfsignal auszugeben, das anzeigt, ob der Prüf-Zählerstand in dem vorbestimmbaren zulässigen Zählerstandsintervall liegt oder nicht. Dies ermöglicht eine besonders einfache Weiterverarbeitung des Prüfsignals.at an embodiment of the clock monitoring circuit the test unit is designed, depending on the value test meter reading relative to the permissible meter reading interval Output test signal indicating whether the test count in the predeterminable permissible meter reading interval is or not. This allows a particularly simple Further processing of the test signal.

In einem alternativen Ausführungsbeispiel ist die Prüfeinheit ausgebildet, je nach Wert Prüf-Zählerstand relativ zum zulässigen Zählerstandsintervall ein erstes Prüfsignal auszugeben, das ein Unterschreiten des zulässigen Zählerstandsintervalls anzeigt, oder ein zweites Prüfsignal auszugeben, dass ein Überschreiten des zulässigen Zählerstandsintervalls anzeigt. Bei diesem Ausführungsbeispiel wird einer integrierten Schaltung, die die Taktüberwachungsschaltung enthält, detailliertere Information über die Art der Überschreitung des zulässigen Zählerstandsintervalls mitgeteilt. Dies erlaubt eine differenzierte Reaktion, je nach dem, ob vom der nominellen Taktfrequenz nach oben oder unten abgewichen wird.In an alternative embodiment, the test unit designed, depending on the value test meter reading relative to the permissible meter reading interval a first Output test signal that falls below the permissible Meter reading interval, or a second test signal to spend that exceeding the allowable Meter reading interval. In this embodiment is an integrated circuit, which is the clock monitoring circuit contains, more detailed information about the species exceeding the permissible meter reading interval communicated. This allows a differentiated response, depending on the whether to deviate up or down from the nominal clock frequency.

Bei einem weiteren Ausführungsbeispiel ist der Referenztaktgenerator ausgebildet, das Referenztaktsignal mit einer Referenztaktfrequenz zu erzeugen, die durch einen in einem Konfigurationsregister gespeicherten Steuersignalwert vorbestimmbar ist, wobei das Konfigurationsregister nur einmal programmierbar ist. Bei diesem Ausführungsbeispiel kann das Referenztaktsignal in einem Kalibrierungsprozess nach der Herstellung der integrierten Schaltung, deren Taktsignal zu überwachen ist, einmalig auf einen geeigneten Wert angepasst werden. Dadurch, dass das Konfigurationsregister nur einmal programmierbar ist, wird verhindert, dass im späteren Betrieb der Taktüberwachungsschaltung die Referenztaktfrequenz manipuliert werden kann, um so die Taktüberwachungsschaltung zu „überlisten".at Another embodiment is the reference clock generator formed, the reference clock signal with a reference clock frequency generated by a stored in a configuration register Control signal value can be predetermined, wherein the configuration register only programmable once. In this embodiment can the reference clock signal in a post-production calibration process the integrated circuit to monitor their clock signal is to be adjusted once to an appropriate value. Thereby, that the configuration register is only programmable once prevents in the later operation of the clock monitoring circuit the reference clock frequency can be manipulated, so the clock monitoring circuit to "outsmart".

Besonders geeignet für die Realisierung des Referenztaktgenerators ist eine abstimmbarer Ringoszillator. Zur Erzielung der Abstimmbarkeit hat der Ringoszillator in einer Ausführungsform eine Mehrzahl in Reihe geschalteter Verzögerungsketten mit einer jeweiligen Anzahl von Verzögerungselementen. Als Verzögerungselemente können beispielsweise Inverter oder Inverterpaare dienen. Eine Reihenschaltung von Invertern wird hier dementsprechend als Verzögerungskette bezeichnet. Zusätzlich ist bei diesem Ausführungsbeispiel der Taktüberwachungsschaltung eine Selektionsschaltung enthalten, die mindestens zwei Eingänge aufweist und die ausgebildet ist, in Abhängigkeit von einem an einem Steuereingang anliegenden Steuersignal nur eines der an ihren Eingängen anliegenden Signale an ihrem Ausgang auszugeben, wobei den Eingängen der Selektionsschaltung jeweils ein abgezweigtes Ausgangssignal jeweils einer der Verzögerungsketten zugeführt ist. Schließlich ist der Steuereingang der Selektionsschaltung in diesem Ausführungsbeispiel mit dem einmalig beschreibbaren Konfigurationsregister verbunden.Particularly suitable for the realization of the reference clock generator is a tunable ring oscillator. For tunability, in one embodiment, the ring oscillator has a plurality of series connected delay chains with a respective number of delay elements. For example, inverters or inverter pairs can serve as delay elements. A series connection of inverters is referred to here accordingly as a delay chain. Additionally is at This embodiment of the clock monitoring circuit includes a selection circuit having at least two inputs and which is designed to output depending on a voltage applied to a control input control signal only one of the signals present at their inputs at its output, wherein the inputs of the selection circuit each have a branched output signal respectively one of the delay chains is supplied. Finally, the control input of the selection circuit is connected in this embodiment with the write-once configuration register.

Wie sich auch aus der unten stehenden detaillierten Beschreibung eines Ausführungsbeispiels anhand der 1 und 2 ergibt, bildet diese Form eines abstimmbaren Ringoszillators eine besonders einfache und effektive Möglichkeit, die Abstimmbarkeit eines Ringoszillators mit der Einmal-Programmierbarkeit zu kombinieren. Auf diese Weise wird trotz der Abstimmbarkeit des Ringoszillators verhindert, dass nach der einmal erfolgten Einjustierung eine Manipulation am Referenztaktgenerator vorgenommen werden kann.As can be seen from the detailed description below of an embodiment with reference to 1 and 2 gives this form of tunable ring oscillator a particularly simple and effective way to combine the tunability of a ring oscillator with the one-time programmability. In this way, despite the tunability of the ring oscillator prevented that after the Einjustierung once done a manipulation of the reference clock generator can be made.

Die Selektionsschaltung kann insbesondere als Multiplexer ausgebildet sein. Das beschriebene Prinzip, einem Multiplexer unterschiedliche Abzweigpunkte in Serie geschalteter Verzögerungsketten zuzuführen kann in einem Ringoszillator mehrfach wiederholt werden. Dabei ist selbstverständlich auch die Möglichkeit gegeben, einer ersten Selektionsschaltung nachgeschaltete Verzögerungsketten vollständig zu umgehen, um die Möglichkeit zu haben, keine zusätzliche Verzögerung einzufügen – abgesehen von der Verzögerung des Multiplexers. Bei einer Ausführungsform mit mehreren derartigen „Abstimmblöcken" zur Anpassung der Frequenz des Ringoszillators ist jede der Selektionsschaltungen separat konfigurierbar.The Selection circuit can be designed in particular as a multiplexer be. The principle described, a multiplexer different Branch points in series connected delay chains to feed can be repeated several times in a ring oscillator become. Of course, this is also the possibility given, a first selection circuit downstream delay chains completely bypass the opportunity have to insert no extra delay - apart from the delay of the multiplexer. In one embodiment with several such "tuning blocks" for customization the frequency of the ring oscillator is each of the selection circuits separately configurable.

Die Einmal-Programmierbarkeit des Konfigurationsregisters wird in einem Ausführungsbeispiel über eine irreversible trennbare elektrische Verbindung zwischen dem Konfigurationsregister und der Selektionsschaltung realisiert. Hierbei ist zusätzlich eine Steuerschaltung vorgesehen, die ausgebildet ist, eine irreversible Trennung der elektrischen Verbindung zwischen dem Konfigurationsregister und der Selektionsschaltung zu veranlassen. Um eine nachträgliche Manipulation der Referenztaktfrequenz in Richtung niedrigerer Frequenzwerte zu verhindern, ist die Selektionsschaltung vorzugsweise derart verschaltet, dass eine irreversible Trennung der elektrischen Verbindung die Multiplexerschaltung veranlasst, als Ausgangssignal des Ringoszillators ein minimal verzögertes Signal rückzukoppeln und auszugeben. Das rückgekoppelte Signal ist in diesem Fall schon nach Durchlaufen nur der im oszillator-internen Signalfluss ersten der in Reihe geschalteten Gruppen von Verzögerungselementen abgezweigt. Damit wird bei irreversibler Trennung der elektrischen Verbindung also eine höhere Referenztaktfrequenz eingestellt, die es im Regelfall schwieriger macht, den Betrieb der integrierten Schaltung, zu der die Taktüberwachungsschaltung gehört, auszuspionieren.The One-time programmability of the configuration register is in one Embodiment over an irreversible separable electrical connection between the configuration register and the selection circuit realized. This is additionally a control circuit provided, which is designed to irreversible separation of electrical connection between the configuration register and the Initiate selection circuit. To be an afterthought Manipulation of the reference clock frequency towards lower frequency values to prevent, the selection circuit is preferably interconnected such that an irreversible separation of the electrical connection the Multiplexer circuit causes, as an output signal of the ring oscillator to feed back a minimally delayed signal and issue. The feedback signal is already in this case after passing through only the oscillator-internal signal flow first the series-connected groups of delay elements diverted. This is irreversible separation of the electrical Connection thus set a higher reference clock frequency, which, as a rule, makes it more difficult to operate the integrated Circuit to which the clock monitoring circuit belongs spy.

Bei einem weiteren Ausführungsbeispiel sind das Referenztaktsignal und das Konfigurationsregister jeweils einer von extern kontaktierbaren Signalschnittstelle zugeführt, um die einmalige Programmierung in einem Kalibrierschritt vor Inbetriebnahme der Taktüberwachungsschaltung zu gewährleisen. Hierbei dient die Abgreifbarkeit des Referenztaktsignals zur Messung der Referenztaktfrequenz während des Kalibrierverfahrens. Das Referenztaktsignal ist an der Signalschnittstelle nur lesbar. Es kann also kein, insbesondere kein manipuliertes Referenztaktsignal von extern aufgeprägt werden. Das Konfigurationsregister ist an der betreffenden Signalschnittstelle lesbar und in den oben erläuterten Grenzen beschreibbar.at In another embodiment, the reference clock signal and the configuration register each one of externally contacted Signal interface supplied to the one-time programming in a calibration step before commissioning the clock monitoring circuit to guarantee. This is the Abgreifbarkeit the reference clock signal for measuring the reference clock frequency during the calibration process. The reference clock signal is only readable at the signal interface. It can therefore no, in particular no manipulated reference clock signal be impressed externally. The configuration register is readable at the relevant signal interface and in the above explained boundaries.

Die Prüfschaltung der Taktüberwachungsschaltung wird in einem Ausführungsbeispiel mit zwei Komparatoren gebildet, deren einer ausgebildet ist, den Prüf-Zählerstand mit einem unteren Zählerstands-Grenzwert des zulässigen Zählerstandsintervalls zu vergleichen und deren anderer ausgebildet ist, den Prüf-Zählerstand mit einem oberen Zählerstands-Grenzwert des zulässigen Zählerstandsintervalls zu vergleichen. Dabei sind vorzugsweise untere und obere Zählerstands-Grenzwerte des zulässigen Zählerstandsintervalls im Konfigurationsregister gespeichert. Weiterhin weist die Prüfschaltung mit dem Konfigurationsregister verbundene Grenzwertregister auf und ist ausgebildet, die im Konfigurationsregister abgelegten Zählerstands-Grenzwerte in die Grenzwertregister zu übernehmen.The Test circuit of the clock monitoring circuit is formed in an embodiment with two comparators, one of which is formed, the test count with a lower meter reading limit of the allowed Counting interval to compare and their other is formed, the test counter reading with a upper meter reading limit value of the permissible meter reading interval to compare. In this case, lower and upper meter reading limit values are preferably the permissible meter reading interval in the configuration register saved. Furthermore, the test circuit with the configuration register connected limit register and is formed in the configuration register stored meter reading limits in the limit registers to take over.

Ein zweiter Aspekt der Erfindung betrifft eine integrierte Schaltung auf einem Chip, deren zu taktenden Schaltungsteilen ein Taktsignal von einem extern angeordneten Taktgenerator zuführbar ist. Die integrierte Schaltung enthält eine Taktüberwachungsschaltung gemäß dem ersten Aspekt der Erfindung oder einem ihrer Ausführungsbeispiele auf dem selben Chip, wobei das externe Taktsignal zusätzlich zur Rücksetzeinheit der Taktüberwachungsschaltung geleitet ist.One Second aspect of the invention relates to an integrated circuit on a chip whose clocking circuit parts to a clock signal from an externally arranged clock generator can be fed. The integrated circuit includes a clock monitoring circuit according to the first aspect of the invention or a their embodiments on the same chip, the external clock signal in addition to the reset unit the clock monitoring circuit is passed.

Die integrierte Schaltung weist in einem Ausführungsbeispiel eine kryptographische Schaltungseinheit auf, die ausgebildet ist, eine Operation unter Verwendung eines in einen Speicher der kryptographischen Schaltungseinheit abgelegten kryptographischen Schlüssels durchzuführen. Vorzugsweise ist hierbei eine Kryptosteuereinheit vorgesehen, der das Ausgangssignal der Prüf-Schaltung zugeführt ist und die ausgangsseitig mit der kryptographischen Schaltungseinheit verbunden und ausgebildet ist, entweder einen Zugriff der kryptographischen Schaltungseinheit auf den kryptographischen Schlüssel zu verhindern, den kryptographischen Schlüssel aus dem Speicher zu löschen, oder den Betrieb der kryptographischen Schaltungseinheit anzuhalten.The integrated circuit in one embodiment comprises a cryptographic circuit unit configured to perform an operation using a cryptographic key stored in a memory of the cryptographic circuit unit. Preferably, in this case, a crypto control unit is provided which the output of the test circuit is supplied and the output side connected to the cryptographic circuit unit and is adapted either to prevent access of the cryptographic circuit unit to the cryptographic key to delete the cryptographic key from the memory, or to stop the operation of the cryptographic circuit unit.

Unter einer Behinderung des Zugriffs auf den kryptographischen Schlüssel ist die Ausführung einer Operation zu verstehen, die einen Zugriff auf den Schlüssel von der Erfüllung bestimmter Bedingungen oder Kriterien abhängig macht, was vor Gewährung des Zugriffs durch die Kryptosteuereinheit geprüft wird. Durch eine Verhinderung des Zugriffs wird im Unterschied dazu der Zugriff auf den kryptographischen Schlüssel bedingungslos blockiert, ohne dass also eine Bedingung oder Kriterium bereit gestellt wird, dessen Erfüllung zur Aufhebung dieser Blockierung führt.Under an obstruction of access to the cryptographic key is the execution of an operation to understand a Access to the key from the fulfillment of certain Conditions or criteria depending on what is being provided Access is checked by the crypto control unit. By In contrast, access prevention becomes access unconditionally blocked on the cryptographic key, without a condition or criterion being provided, whose fulfillment leads to the lifting of this blockage.

Ausführungsbeispiele der Taktüberwachungsschaltung und der integrierten Schaltung sind auch in den Ansprüchen angegeben.embodiments the clock monitoring circuit and the integrated circuit are also indicated in the claims.

Nachfolgend werden Ausführungsbeispiele der erfindungsgemäßen Taktüberwachungsschaltung anhand der Figuren beschrieben. Es zeigen:following Be exemplary embodiments of the invention Clock monitoring circuit described with reference to the figures. Show it:

1 ein schematisches Doktordiagramm eines Ausführungsbeispiels einer Taktüberwachungsschaltung, 1 a schematic doctor diagram of an embodiment of a clock monitoring circuit,

2 eine schematische Darstellung eines abstimmbaren Ringoszillators zur Verwendung in der Taktüberwachungsschaltung der 1 und 2 a schematic representation of a tunable ring oscillator for use in the clock monitoring circuit of 1 and

3 ein vereinfachtes Blockdiagramm einer integrierten Schaltung mit einer Taktüberwachungsschaltung. 3 a simplified block diagram of an integrated circuit with a clock monitoring circuit.

1 zeigt ein schematisches Blockdiagramm einer Taktüberwachungsschaltung 100. Die Taktüberwachungsschaltung 100 enthält eine Referenztaktquelle in Form eines Ringoszillators 102, dessen Ausgangssignal einem Zähler 104 zugeführt ist. Der Ringoszillator 102 ist über einen Steuereingang mit einem Konfigurationsregister 106 verbunden. Das Konfigurationsregister 106 ist als einmal programmierbares Register ausgebildet. Der Ringoszillator 102 und das Konfigurationsregister zusammen bilden einen konfigurierbaren Referenztaktgenerator. 1 shows a schematic block diagram of a clock monitoring circuit 100 , The clock monitoring circuit 100 contains a reference clock source in the form of a ring oscillator 102 whose output signal is a counter 104 is supplied. The ring oscillator 102 is via a control input with a configuration register 106 connected. The configuration register 106 is designed as a once programmable register. The ring oscillator 102 and the configuration register together form a configurable reference clock generator.

Die Zähleinheit 104 enthält einen Zähler, ein Summenregister einer vorbestimmten Breite von n Bit sowie ein weiteres 1-Bit-Register, das im Falle eines Überlaufs des Zählregisters auf 1 gesetzt wird (diese Schaltungselemente sind hier nicht einzeln dargestellt). Die Zähleinheit 104 hat weiterhin einen Rücksetz-Eingang 104.1. Diesem Rücksetzeingang 104.1 wird ein Rücksetzsignal zugeführt. Dieses wird aus dem zu überwachenden und parallel über eine Verzögerungseinheit geleiteten sowie unverzögerten Taktsignal CLK 110 mit Hilfe eines XNOR-Gatters 112 und eines nachgeschalteten UND-Gatters 114 erzeugt. Das XNOR-Gatter 112 empfängt an seinem zweiten Eingang also direkt das unverzögerte Taktsignal CLK. Das UND-Gatter 114 empfängt neben dem Ausgangssignal des XNOR-Gatters 112 an seinem zweiten Eingang 114 ein von extern ein externes Rücksetz- oder Anschalt-Signal über eine Signalzuführung 116. Die Verzögerungseinheit 110, das XNOR-Gatter 112 und das UND-Gatter 114 bilden also gemeinsam eine Rücksetzeinheit im Sinne des Anspruchswortlauts. Mit dieser Form der Rücksetzeinheit wird ein Rücksetzsignal erzeugt, das low-aktiv ist. Es ist selbstverständlich ohne weiteres möglich, in einer Alternative ein high-aktives Rücksetzsignal zu erzeugen. Hierzu erforderliche Anpassungen der Schaltung kann der Fachmann anhand der vorstehenden Beschreibung und seines allgemeinen Fachwissens leicht vornehmen.The counting unit 104 contains a counter, a sum register of a predetermined width of n bits and another 1-bit register, which is set to 1 in the event of an overflow of the count register (these circuit elements are not shown separately here). The counting unit 104 also has a reset input 104.1 , This reset input 104.1 a reset signal is supplied. This is made up of the clock signal CLK to be monitored and conducted in parallel via a delay unit as well as instantaneous 110 using an XNOR gate 112 and a downstream AND gate 114 generated. The XNOR gate 112 thus receives at its second input directly the instantaneous clock signal CLK. The AND gate 114 receives next to the output of the XNOR gate 112 at its second entrance 114 externally, an external reset or turn-on signal via a signal feed 116 , The delay unit 110 , the XNOR gate 112 and the AND gate 114 So together form a reset unit in the sense of the claim wording. This form of reset unit generates a reset signal that is low-active. Of course, it is readily possible to generate a high active reset signal in one alternative. For this purpose required adjustments of the circuit, the skilled person can easily make with reference to the above description and his general expertise.

Die in der Verzögerungseinheit 110 erzeugte Verzögerung des Taktsignals CLK trägt dem Rücksetzen der Register in der Zähleinheit Rechnung und ist daher gerade solang, wie der Rücksetzimpuls zum Rücksetzen der Register im Zähler sein muss. Für eine 0,25 Mikrometer-Technologie ist eine sinnvolle Verzögerungsdauer etwa 0,13 Nanosekunden. Dies entspricht der erforderlichen Länge eines Resetimpulses für ein Flipflop in einem der in der Zähleinheit 104 enthaltenen Register Das Konfigurationsregister 106 ist zusätzlich mit einer dem Zähler 104 nachgeschalteten Prüfschaltung 108 verbunden. Die Prüfschaltung 108 empfängt zusätzlich das Referenztaktsignal vom Ringoszillator 102 sowie das zu überwachendes Taktsignal CLK. Die Zuführung des Taktsignals dient der Prüfung des Zählers mit dem Komparator für den Fall, dass der Takt zu schnell ist, während das Referenztaktsignal für Fall zugeführt ist, dass der Takt verlangsamt wurde.The in the delay unit 110 generated delay of the clock signal CLK takes into account the resetting of the registers in the counting unit and therefore is just as long as the reset pulse must be to reset the registers in the counter. For a 0.25 micron technology, a reasonable delay time is about 0.13 nanoseconds. This corresponds to the required length of a reset pulse for a flip-flop in one of the counting unit 104 contained register The configuration register 106 is in addition to a counter 104 downstream test circuit 108 connected. The test circuit 108 additionally receives the reference clock signal from the ring oscillator 102 as well as the clock signal CLK to be monitored. The supply of the clock signal is used to test the counter with the comparator in the event that the clock is too fast, while the reference clock signal is supplied in case that the clock has been slowed down.

Im Betrieb erzeugt das verzögerte Taktsignal am Ausgang des XNOR-Gatters 112 ein Rücksetzsignal in Form eines Rücksetz-Signalimpulses an jeder Taktflanke des Taktsignals CLK. Die Dauer des Rücksetz-Signalimpulses entspricht der durch die Verzögerungseinheit 110 erzeugten Signalverzögerung. Solange die Taktüberwachungsschaltung über die Signalzuführung 116 aktiviert ist, ist der mit der Signalzuführung 116 verbundene Eingang des UND-Gatters 114 auf einem hohen Signalpegel. Die Erzeugung von Rücksetz-Signalimpulsen erfolgt mit der gegenüber dem zu überwachenden Taktsignal CLK doppelten Frequenz am Eingang der Zähleinheit 104.In operation, the delayed clock signal generates at the output of the XNOR gate 112 a reset signal in the form of a reset signal pulse on each clock edge of the clock signal CLK. The duration of the reset signal pulse corresponds to that of the delay unit 110 generated signal delay. As long as the clock monitoring circuit via the signal supply 116 is activated, the one with the signal feed 116 connected input of the AND gate 114 at a high signal level. The generation of reset signal pulses takes place with the double frequency compared to the clock signal CLK to be monitored at the input of the counting unit 104 ,

Die Signalzuführung 116 dient auch für die Zuführung eines Power-on-Reset. Bei Vorliegen dieses Signals wird jede Komponente der integrierten Schaltung in ihren Ausgangszustand gesetzt und kann so lange nicht arbeiten bis das Power-on-Reset wieder inaktiv ist. In der Praxis ist an Geräten ein RESET-Knopf vorhanden, der von einem Nutzer in bekannter Manier gedrückt und wieder losgelassen wird. Da während eines aktiven Power-on-Reset auch keine andere Komponente der integrierten Schaltung arbeiten kann, ist über diese Signalzufuhr keine Umgehung der Taktüberwachungsschaltung möglich.The signal feed 116 also serves for the Supply of a power-on reset. When this signal is present, each component of the integrated circuit is set to its initial state and can not work until the power-on reset is inactive again. In practice, there is a RESET button on devices which is pressed and released by a user in a known manner. Since no other component of the integrated circuit can work during an active power-on reset, no bypassing of the clock monitoring circuit is possible via this signal supply.

Das Zählregister des Zählers 104 wird beim Eintreffen einer steigenden Taktflanke des intern erzeugten Referenztaktsignals inkrementiert. Die Frequenz des Referenztaktsignals ist größer als die nominelle Taktfrequenz des zu überwachenden Taktsignals CLK. Auf diese Weise erhält man für eine bestimmte Fre quenz des zu überwachenden Taktsignals CLK zwischen zwei eingehenden Rücksetz-Signalimpulsen einen bestimmten, reproduzierbaren Zählerstand.The counting register of the counter 104 is incremented upon the arrival of a rising clock edge of the internally generated reference clock signal. The frequency of the reference clock signal is greater than the nominal clock frequency of the clock signal CLK to be monitored. In this way one obtains a specific, reproducible counter reading for a specific frequency of the clock signal CLK to be monitored between two incoming reset signal pulses.

Die Auflösung und damit die Referenztaktfrequenz sollte entsprechend der gewünschten Frequenzauflösung gewählt werden. Hierbei ist es sinnvoll, das Referenztaktsignal mit einer deutlich höheren Taktfrequenz zu erzeugen als die nominelle Taktfrequenz des zu überwachenden Taktsignals CLK. Je größer das Verhältnis von Referenztaktfrequenz zur nominellen Taktfrequenz des zu überwachenden Taktsignals gewählt wird, mit desto höherer Auflösung können Frequenzabweichungen festgestellt werden. Je höher also die Referenztaktfrequenz, desto genauer kann die Einhaltung des Intervalls zulässiger Zählerstände überprüft werden. Dieses Intervall zulässiger Zählerstände entspricht einem Intervall zulässiger Abweichungen des zu überwachenden Taktsignals von der nominellen Taktfrequenz. Geeignet sind Referenztaktfrequenzen, die um mindestens das fünffache über der nominellen Taktfrequenz liegen.The Resolution and thus the reference clock frequency should be adjusted accordingly the desired frequency resolution selected become. In this case, it makes sense to use the reference clock signal with a significantly higher clock frequency than the nominal Clock frequency of the monitored clock signal CLK. The bigger the ratio of reference clock frequency to nominal Clock frequency of the monitored clock signal selected will, with the higher resolution Frequency deviations are detected. The higher, then the reference clock frequency, the more accurate the compliance of the Intervals of permissible counter readings checked become. This interval of allowed meter readings corresponds to an interval of permissible deviations of the to be monitored clock signal from the nominal clock frequency. Suitable are reference clock frequencies that are at least fivefold above the nominal clock frequency lie.

Im vorliegenden Ausführungsbeispiel wird der Inhalt des Zählerregisters kontinuierlich an die Vergleichseinheit ausgegeben. In einem anderen, alternativen Ausführungsbeispiel gibt die Zähleinheit 104 den erreichten Zählerstand als Prüf-Zählerstand nach Eingang eines Rücksetzsignals am Eingang 104.1 gibt an die Prüfschaltung 108 aus.In the present embodiment, the content of the counter register is continuously output to the comparison unit. In another alternative embodiment, the counting unit outputs 104 the achieved counter reading as test counter reading after receipt of a reset signal at the input 104.1 gives to the test circuit 108 out.

Im Falle des Überlaufens des Zählers, also des Überschreitens eines vorbestimmten maximalen Zählerstandes, wird über einen separaten Überlaufausgang 104.2 ein entsprechendes Überlauf-Signal an die Prüfeinheit 108 ausgegeben. Die Prüfeinheit 108 vergleicht den von der Zähleinheit 104 erhaltenen Prüf-Zählerstand mit Grenzwerten eines durch das Konfigurationsregister 106 vorgegebenen zulässigen Zählerstandsintervalls. Ist der Prüfzählerstand kleiner als der untere Grenzwert des zulässigen Zählerstandsintervalls oder größer als der obere Grenzwert des zulässigen Zustandsintervalls, oder ist ein Überlauf-Signal eingegangen, so wird ein entsprechendes Ausgangssignal am Ausgang der Prüfschaltung ausgegeben, dass anzeigt, dass eine über das zulässige Maß hinausgehende Veränderung der Taktfrequenz des zu überwachenden Taktsig nals CLK stattgefunden hat. Es ist auch möglich, nur eine Überlaufprüfung vorzunehmen.In the case of overflow of the counter, so exceeding a predetermined maximum count, is via a separate overflow output 104.2 a corresponding overflow signal to the test unit 108 output. The test unit 108 compares that from the counting unit 104 received test count with limits of one through the configuration register 106 predetermined permissible meter reading interval. If the test counter reading is less than the lower limit of the allowable meter reading interval or greater than the upper limit of the allowable status interval, or if an overflow signal has been received, a corresponding output signal is output at the output of the test circuit indicating that the meter exceeds a permissible level Change in the clock frequency of the monitored Taktsig nals CLK has taken place. It is also possible to perform only an overflow test.

2 zeigt eine vereinfachte Schaltungsskizze eines für die Verwendung als Referenztaktquelle 102 geeigneten Ringoszillators. Der Ringoszillator enthält drei Verzögerungsketten 120, 122 und 124. Jede Verzögerungskette enthält eine jeweilige Anzahl in Reihe geschalteter Inverter, von denen je zwei hintereinander geschaltete Inverter ein sog. Pufferelement bilden. Die erste Verzögerungskette 120 enthält im vorliegenden Beispiel eine Anzahl von m Invertern. Die zweite Verzögerungskette 122 enthält zwei Inverter 122.1 und 122.2. Die mit zwei Invertern erreichte Verzögerung hängt von der verwendeten Bauelementbibliothek ab. Als Beispiel soll sie für die Zwecke der vorliegenden Beschreibung 1 ns entsprechen. Die dritte Verzögerungskette 124 enthält im vorliegenden Beispiel vier Inverter 124.1 bis 124.4, entsprechend einer Verzögerung von 2 ns. 2 shows a simplified circuit diagram of one for use as a reference clock source 102 suitable ring oscillator. The ring oscillator contains three delay chains 120 . 122 and 124 , Each delay chain contains a respective number of inverters connected in series, of which two in each case connected inverters form a so-called buffer element. The first delay chain 120 contains in the present example a number of m inverters. The second delay chain 122 contains two inverters 122.1 and 122.2 , The delay achieved with two inverters depends on the component library used. As an example, it should correspond to 1 ns for the purposes of the present description. The third delay chain 124 contains in this example four inverters 124.1 to 124.4 , corresponding to a delay of 2 ns.

Zwischen die zweiten und dritten Verzögerungsketten 122 und 124 ist ein erster Multiplexer 126 geschaltet, dessen Signaleingängen S1 und S2 die Ausgänge der Verzögerungsketten 120 und 122 zugeführt sind. Ein Steuereingang C des Multiplexers 126 ist mit dem Konfigurationsregister 106 verbunden. Die dritte Verzögerungskette 124 ist dem Ausgang des Multiplexers 126 nachgeschaltet. Ihr Ausgang ist dem ersten Signaleingang S1 eines zweiten Multiplexers 128 zugeführt. Der zweite Signaleingang S2 des zweiten Multiplexers 128 empfängt direkt das Ausgangssignal des ersten Multiplexers 126. Auch der zweite Multiplexer 128 enthält einen Steuereingang C, der mit dem Konfigurationsregister 106 verbunden ist. Der Ausgang D des zweiten Multiplexers 128 bildet in für Ringoszillatoren bekannter Weise zugleich den Eingang der ersten Verzögerungskette 120. An dem Ausgang D des zweiten Multiplexers 128 wird zugleich das erzeugte Referenztaktsignal abgezweigt.Between the second and third delay chains 122 and 124 is a first multiplexer 126 whose signal inputs S1 and S2 are the outputs of the delay chains 120 and 122 are fed. A control input C of the multiplexer 126 is with the configuration register 106 connected. The third delay chain 124 is the output of the multiplexer 126 downstream. Its output is the first signal input S1 of a second multiplexer 128 fed. The second signal input S2 of the second multiplexer 128 receives directly the output signal of the first multiplexer 126 , Also the second multiplexer 128 contains a control input C, which is connected to the configuration register 106 connected is. The output D of the second multiplexer 128 forms in known manner for ring oscillators at the same time the input of the first delay chain 120 , At the output D of the second multiplexer 128 at the same time the generated reference clock signal is diverted.

In der Standardkonfiguration, d. h. nach der Fertigung sind alle Pufferelemente des Ringoszillators aktiv, so dass das generierte Signal so langsam wie möglich ist. Ein Kalibrierungsprozess erlaubt die Einstellung der gewünschten Oszillati onsfrequenz des Ringoszillators. Dazu wird der Ringoszillator aktiviert und das erzeugte Referenztaktsignal über ein I/O-Pad nach außen geführt.In the default configuration, d. H. after production all buffer elements are the ring oscillator active, so that the generated signal as slow as is possible. A calibration process allows adjustment the desired Oszillati onsfrequenz the ring oscillator. For this purpose, the ring oscillator is activated and the generated reference clock signal via an I / O pad led to the outside.

Wird durch eine Messung festgestellt, dass das Referenztaktsignal zu langsam ist, kann der Ringoszillator durch das „Durchbrennen" von Fusebits (analog einer Schmelzsicherung) verkürzt werden. Fusebits im Konfigurationsregister können durch dünne Metall- oder Polysiliziumstege ausgeführt werden. Sie können auch getrennt vom Konfigurationsregister realisiert werden. Durch Anlegen eines hohen Stroms wird die Verbindung durchtrennt. Die Einstellung geschieht über die Multiplexer 126 und 128, die je nach Wert des Select-Eingangs den zeitlich kürzeren Weg freigeben oder das Oszillatorsignal über weitere Verzögerungselemente laufen lassen. Dieser Vorgang bedarf keiner weiteren Schutzmaßnahmen, da durchgebrannte Fusebits nicht mehr aktiviert werden können. Das Design ist so entworfen, dass ein Durchbrennen noch nicht gesetzter Fusebits durch einen Angreifer zur Folge hat, dass die Taktfrequenz, die die Taktüberwachungsschaltung 100 als „gültig" erkennt, erhöht wird. Das erhöht die Sicherheit, da das Ziel üblicher Manipulationsversuche an der Taktfrequenz ist, sie zu senken, um die Auslesbarkeit von Informationen zu erleichtern.If a measurement determines that the reference clock signal is too slow, the ring oscillator can be shortened by "blowing through" fusebits (analogous to a fuse) .Fusebits in the configuration register can be carried out through thin metal or polysilicon bars or separated from the configuration register By applying a high current, the connection is severed and the adjustment is made via the multiplexer 126 and 128 , depending on the value of the select input enable the shorter time path or run the oscillator signal via other delay elements. This process requires no further protective measures, as blown fusebits can no longer be activated. The design is designed so that blowing through unused fusebits by an attacker will cause the clock frequency of the clock monitoring circuit 100 This increases security since the goal of conventional tampering manipulation attempts is to lower them to facilitate the readability of information.

Durch Abweichungen während des Fertigungsprozesses eines Chips variieren die Verzögerungszeiten für ein Gatter. Daher ist es angebracht, den Ringoszillator in einem begrenzten Umfang variabel zu gestalten. Beispielsweise erscheint ein Bereich von ±20% sinnvoll zu sein, um auch größere Abweichungen in den Gatterlaufzeiten ausgleichen zu können. Je nach bekannten Abweichungen im Fertigungsprozess, kann in der Designphase entschieden werden, wie viele Verzögerungsketten mit welcher Länge notwendig sind. Ebenso kann auch die Anzahl der verwendeten Multiplexer nach den Bedürfnissen des jeweiligen Anwendungsfalls gewählt werden. Die Anzahl kann beliebig angepasst werden, wobei für jeden Multiplexer ein Fusebit vorzusehen ist.By Deviations during the manufacturing process of a chip the delay times for a gate vary. Therefore, it is appropriate to use the ring oscillator in a limited Scope variable. For example, an area appears of ± 20% makes sense, even larger deviations to be able to compensate in the gate transit times. Depending on known deviations in the manufacturing process, may be in the design phase decide how many delay chains with which Length are necessary. Similarly, the number of used Multiplexer according to the needs of the particular application to get voted. The number can be adjusted as desired, with for each multiplexer a Fusebit is provided.

Analog zum Ringoszillator kann der Komparator abgestimmt werden. Durch seine Art der Ausführung kann jede beliebige Zahl zwischen 0 und 2ⁿ (n = Anzahl der Bits) ausgewählt werden. Er enthält zwei vergleichende Elemente, eines für den unteren und eines für den oberen Zahlenwert (nicht dargestellt). Auf diese Weise ist eine feingranulare Einstellung der Mittenfrequenz sowie der erlaubten Abweichung nach oben und unten möglich.Analogous to the ring oscillator, the comparator can be tuned. By its type of execution, any number between 0 and 2 ⁿ (n = number of bits) can be selected. It contains two comparative elements, one for the lower and one for the upper value (not shown). In this way, a fine granular adjustment of the center frequency and the allowed deviation up and down is possible.

3 zeigt ein Beispiel einer integrierten Schaltung 500. Die integrierte Schaltung 500 bildet beispielsweise einen AES-Schaltungsblock, der nach dem Verschlüsselungsstandard AES (Advanced Encryption Standard) arbeitet. Die integrierte Schaltung 500 wird auch als Kryptoschaltung bezeichnet. Sie enthält einen Algorithmus-Schaltungsblock 502 zur Durchführung des AES-Algorithmus. Mit diesem ist ein Schlüssel-Generator 504 verbunden. Eine Steuereinheit 506 ist sowohl mit dem Algorithmusblock 102 als auch mit dem Schlüsselgenerator 504 verbunden. Die Signalzuführungen der integrierten Schaltung 500 sind im vorliegenden Ausführungsbeispiel stark reduziert und nur schematisch angedeutet. Der integrierten Schaltung 500 werden Adressdaten ADR und Nutzdaten DAT zugeführt. 3 shows an example of an integrated circuit 500 , The integrated circuit 500 forms, for example, an AES circuit block that operates according to the encryption standard AES (Advanced Encryption Standard). The integrated circuit 500 is also called a crypto circuit. It contains an algorithm circuit block 502 to carry out the AES algorithm. With this is a key generator 504 connected. A control unit 506 is both with the algorithm block 102 as well as with the key generator 504 connected. The signal leads of the integrated circuit 500 are greatly reduced in the present embodiment and only indicated schematically. The integrated circuit 500 Address data ADR and user data DAT are supplied.

Weiterhin wird der integrierten Schaltung 500 ein externes Taktsignal CLK zugeführt. Dieses wird grundsätzlich allen erwähnten Schaltungsblöcken 502 bis 506 zugeführt, sowie der in die Schaltung 500 integrierten Taktüberwachungsschaltung 100, die hier der Einfachheit halber wie die anderen Schaltungsteile als einfacher Block dargestellt ist. Das Ausgangssignal der Taktüberwachungsschaltung 100 wird der Steuereinheit 506 zugeführt. Diese enthält als integralen Bestandteil eine Kryptosteuereinheit 506.1, der das Ausgangssignal, also das Taktwarnsignal, der Taktüberwachungseinheit 100 zugeführt ist. Die Kryptosteuereinheit kann in einer Variante auch als von der Steuereinheit 506 getrennter Schaltungsblock realisiert werden.Furthermore, the integrated circuit 500 an external clock signal CLK supplied. This is basically all mentioned circuit blocks 502 to 506 fed, as well as in the circuit 500 integrated clock monitoring circuit 100 , which is shown here as a simple block as the other circuit parts for the sake of simplicity. The output of the clock monitoring circuit 100 becomes the control unit 506 fed. This contains as integral part of a crypto control unit 506.1 , the output signal, ie the clock warning signal, the clock monitoring unit 100 is supplied. The crypto control unit may in one variant also be considered by the control unit 506 separate circuit block can be realized.

Solange das externe Taktsignal CLK nicht von seiner nominellen Taktfrequenz abweicht, arbeitet die integrierte Schaltung 500 in ihrem normalen Betriebsmodus. Sobald jedoch das Ausgangssignal der Taktüberwachungsschaltung 100 anzeigt, dass eine als unzulässig definierte Abweichung der Taktfrequenz vorliegt, erzeugt die Kryptosteuereinheit 506.1 Steuersignale, die den Betrieb der kryptographischen Schaltungseinheiten 502 und 504 modifizieren. Dies kann beispielsweise so geschehen, dass ein kryptographischer Schlüssel aus einem Speicher gelöscht wird. Alternativ kann der Zugriff auf einen entsprechenden Speicher gesperrt werden. Schließlich kann in einer weiteren Alternative auch der Betrieb der kryptographischen Schaltungseinheiten 502 und/oder 504 angehalten werden. Auf diese Weise gelingt es, das Auslesen geschützter Daten wie etwa eines kryptographischen Schlüssels aus der integrierten Schaltung 500 zu verhindern.As long as the external clock signal CLK does not deviate from its nominal clock frequency, the integrated circuit operates 500 in their normal operating mode. However, as soon as the output of the clock monitoring circuit 100 indicates that there is a deviation of the clock frequency defined as inadmissible generates the crypto control unit 506.1 Control signals indicating the operation of the cryptographic circuit units 502 and 504 modify. This can for example be done so that a cryptographic key is deleted from a memory. Alternatively, access to a corresponding memory can be blocked. Finally, in a further alternative, the operation of the cryptographic circuit units 502 and or 504 be stopped. In this way it is possible to read out protected data, such as a cryptographic key from the integrated circuit 500 to prevent.

In der vorangehenden Beschreibung wurde zumeist der Fall angenommen, dass als Abweichung von der nominellen Taktperiodendauer eine Verlangsamung des externen Taktsignals erfolgt. Dies ist jedoch nur eine beispielhafte Annahme und ist nicht als Einschränkung der Anwendbarkeit der Erfindung zu verstehen. Die Taktüberwachungsschaltung der vorliegenden Erfindung zeigt ihre Vorteile auch dann, wenn die Taktfrequenz über eine vorgegebene Schwelle hinaus vergrößert wird.In the previous description, the case has mostly been that as a deviation from the nominal clock period a slowdown the external clock signal takes place. However, this is just an example Adoption and is not intended as a limitation of applicability to understand the invention. The clock monitoring circuit The present invention also shows its advantages when the Clock frequency increased beyond a predetermined threshold addition becomes.

Es ist auch in unterschiedlichen Ausführungsformen möglich, auf die steigende Flanke, auf die fallende Flanke oder auf beide Flanken hin zu prüfen, obwohl es derzeit vorteilhafter erscheint, auf beide Flanken hin zu prüfen, um jegliche Manipulation am Taktsignal zu erkennen.It is also possible in different embodiments to check for the rising edge, the falling edge or both flanks, although it currently appears more advantageous to check for both flanks to avoid any manipulation on to recognize the clock signal.

Es versteht sich im übrigen, dass die Taktüberwachungsschaltung auch in anderen Anwendungszusammenhängen als der Kryptographie anwendbar ist.It is understood, moreover, that the clock monitoring circuit also in other application contexts than cryptography is applicable.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

• - US 4308472 [0005] - US 4308472 [0005]

Claims (12)

Taktüberwachungsschaltung mit – einem Referenztaktgenerator, der einen zum Erzeugen eines Referenztaktsignals einer Referenztaktfrequenz ausgebildeten Ringoszillator enthält, wobei die Referenztaktfrequenz größer als eine nominelle Taktfrequenz eines zu überwachenden Taktsignals ist, – einer mit dem Referenztaktgenerator verbundenen rücksetzbaren Zähleinheit, die ausgebildet ist, einen Zählerstand bei Vorliegen einer aktiven Taktflanke einer vorbestimmten Phase des Referenztaktsignals zu inkrementieren, den erreichten Zählerstand als Prüf-Zählerstand auszugeben und bei Empfang eines Rückstellsignals an einem Rückstelleingang den Zählerstand auf einen Anfangszählerstand zurückzusetzen; – einer Rücksetzeinheit, der das zu überwachende Taktsignal zugeführt ist und die ausgangsseitig mit der Zähleinheit verbunden ist, und die ausgebildet ist, bei Vorliegen einer Taktflanke einer vorbestimmten Phase des zu überwachenden Taktsignals das Rückstellsignal zu erzeugen und an die Zähleinheit auszugeben; und mit – einer Prüfeinheit, die mit der Zähleinheit verbunden ist und die ausgebildet ist zu ermitteln, ob der Prüf-Zählerstand in einem vorbestimmbaren zulässigen Zählerstandsintervall liegt, und ein Ergebnis dieser Prüfung durch ein Prüfsignal an ihrem Ausgang anzuzeigen.Clock monitoring circuit with - one Reference clock generator, the one for generating a reference clock signal a reference clock frequency formed ring oscillator, wherein the reference clock frequency greater than a nominal Clock frequency of a clock signal to be monitored, - one resettable connected to the reference clock generator Counting unit, which is formed, a count in the presence of an active clock edge of a predetermined phase of the reference clock signal to increment the count reached to output as test counter reading and on receipt a reset signal at a reset input reset the count to an initial count; - one Reset unit, which is the clock signal to be monitored is supplied and the output side with the counting unit is connected, and which is formed, in the presence of a clock edge a predetermined phase of the clock signal to be monitored to generate the reset signal and to the counting unit to spend; and with A test unit, which is connected to the counting unit and trained It must be determined whether the test meter reading is in one predeterminable permissible meter reading interval is, and a result of this test by a test signal to indicate at their exit. Taktüberwachungsschaltung nach Anspruch 1, bei der die Prüfeinheit ausgebildet ist, ein Prüfsignal auszugeben, das anzeigt, ob der Prüf-Zählerstand in dem vorbestimmbaren zulässigen Zählerstandsintervall liegt oder nicht.Clock monitoring circuit according to claim 1, in which the test unit is formed, a test signal which indicates whether the check count is in the predeterminable permissible meter reading interval is or not. Taktüberwachungsschaltung nach Anspruch 1, bei der der Referenztaktgenerator ausgebildet ist, das Referenztaktsignal mit einer Referenztaktfrequenz zu erzeugen, die durch einen in einem Konfigurationsregister gespeicherten Steuersignalwert vorbestimmbar ist, wobei das Konfigurationsregister nur einmal programmierbar ist.Clock monitoring circuit according to claim 1, wherein the reference clock generator is formed, the reference clock signal with a reference clock frequency generated by a in a Configuration register stored control signal value predeterminable is, with the configuration register only once programmable is. Taktüberwachungsschaltung nach einem der vorstehenden Ansprüche, bei der der Referenztaktgenerator einen abstimmbaren Ringsoszillator enthält, welcher ausgebildet ist, das Referenztaktsignal zu erzeugen.Clock monitoring circuit according to one of the preceding Claims in which the reference clock generator is a tunable one Ring oscillator, which is formed, the reference clock signal to produce. Taktüberwachungsschaltung nach Anspruch 3 und 4, bei der – der Ringoszillator eine Mehrzahl in Reihe geschalteter Verzögerungsketten mit einer jeweiligen Anzahl von Verzögerungselementen sowie – mindestens eine Selektionsschaltung enthält, die mindestens zwei Eingänge aufweist und die ausgebildet ist, in Abhängigkeit von einem an einem Steuereingang anliegenden Steuersignal nur eines der an ihren Eingängen anliegenden Signale an ihrem Ausgang auszugeben, – den Eingängen der Selektionsschaltung jeweils ein abgezweigtes Ausgangssignal jeweils einer der Verzögerungsketten zugeführt ist, und – der Steuereingang der Selektionsschaltung mit dem Konfigurationsregister verbunden ist.Clock monitoring circuit according to claim 3 and 4, at the - The ring oscillator a plurality series connected delay chains with a respective one Number of delay elements as well - at least contains a selection circuit that has at least two inputs and which is formed, depending on a control signal applied to a control input only one of the at their Output signals to output signals at their output, - the Inputs of the selection circuit each a branched Output signal each supplied to one of the delay chains is and - The control input of the selection circuit connected to the configuration register. Taktüberwachungsschaltung nach Anspruch 5, bei der – die Selektionsschaltung von einer Multiplexerschaltung gebildet wird, – das Konfigurationsregister mit der Multiplexerschaltung über eine irreversibel trennbare elektrische Verbindung verbunden ist, und bei der – eine Steuerschaltung vorgesehen ist, die ausgebildet ist, eine irreversible Trennung der elektrischen Verbindung zu veranlassen, – wobei die Multiplexerschaltung derart verschaltet ist, dass eine irreversible Trennung der elektrischen Verbindung die Multiplexerschaltung veranlasst, das Ausgangssignal der im internen Signalfluss des Ringoszillators vordersten der in Reihe geschalteten Gruppen von Verzögerungselementen auszugeben.Clock monitoring circuit according to claim 5, in the - The selection circuit of a multiplexer circuit is formed, - the configuration register with the Multiplexer circuit via an irreversibly separable electrical Connection is connected, and at the A control circuit is provided, which is formed, an irreversible separation to cause the electrical connection - in which the multiplexer circuit is connected such that an irreversible Separation of the electrical connection causes the multiplexer circuit, the output signal in the internal signal flow of the ring oscillator foremost of the series-connected groups of delay elements issue. Taktüberwachungsschaltung nach einem der vorstehenden Ansprüche, bei der das Referenztaktsignal und das Konfigurationsregister jeweils einer von extern kontaktierbaren Signalschnittstelle zugeführt sind, wobei das Referenztaktsignal nur lesend abgreifbar ist, während das Konfigurationsregister für lesenden und schreibenden Zugriff kontaktierbar ist.Clock monitoring circuit according to one of the preceding Claims in which the reference clock signal and the configuration register each supplied to a externally contactable signal interface are, wherein the reference clock signal is read only read while the configuration register for read and write Access is contactable. Taktüberwachungsschaltung nach einem der vorstehenden Ansprüche, bei der die Prüfschaltung zwei Komparatoren enthält, deren einer ausgebildet ist, den Prüf-Zählerstand mit einem unteren Zählerstands-Grenzwert des zulässigen Zählerstandsintervalls zu vergleichen und deren anderer ausgebildet ist, den Prüf-Zählerstand mit einem oberen Zählerstands-Grenzwert des zulässigen Zählerstandsintervalls zu vergleichen.Clock monitoring circuit according to one of the preceding Claims in which the test circuit has two comparators contains, one of which is formed, the test count with a lower meter reading limit of the allowed Counting interval to compare and their other is formed, the test counter reading with a upper meter reading limit value of the permissible meter reading interval to compare. Taktüberwachungsschaltung nach einem der vorstehenden Ansprüche, bei dem untere und obere Zählerstands-Grenzwerte des zulässigen Zählerstandsintervalls im Konfigurationsregister gespeichert sind, und bei der die Prüfschaltung mit dem Konfigurationsregister verbundene Grenzwertregister aufweist und ausgebildet ist, die im Konfigurationsregister abgelegten Zählerstands-Grenzwerte in die Grenzwertregister zu übernehmen.Clock monitoring circuit according to one of the preceding Claims in which lower and upper count limits the permissible meter reading interval in the configuration register are stored, and in which the test circuit with the configuration register connected limit register has and is formed in the Configuration register stored meter reading limits to take over the limit registers. Integrierte Schaltung auf einem Chip, deren zu taktenden Schaltungsteilen ein Taktsignal von extern angeordneten Taktgenerator zuführbar ist, und mit einer auf dem Chip angeordneten Taktüberwachungsschaltung nach einem der Ansprüche 1 bis 6, deren Rücksetzeinheit das Taktsignal zugeführt ist.Integrated circuit on a chip whose clocking Circuit parts a clock signal from externally arranged clock generator can be fed, and arranged with one on the chip Clock monitoring circuit according to one of the claims 1 to 6, whose reset unit supplied the clock signal is. Integrierte Schaltung nach Anspruch 10, deren zu taktende Schaltungsteile eine kryptographische Schaltungseinheit enthalten, die ausgebildet ist, eine Operation unter Verwendung eines in einem Speicher der kryptographischen Schaltungseinheit abgelegten kryptographischen Schlüssels durchzuführen.Integrated circuit according to claim 10, to which clocking circuit parts a cryptographic circuit unit which is trained to use an operation one stored in a memory of the cryptographic circuit unit cryptographic key. Integrierte Schaltung nach Anspruch 11, bei der – eine Kryptosteuereinheit vorgesehen ist, der das Ausgangssignal der Prüfschaltung zugeführt ist, und die ausgangsseitig mit der kryptographischen Schaltungseinheit verbunden und ausgebildet ist, entweder – einen Zugriff der kryptographischen Schaltungseinheit auf den kryptographischen Schlüssel zu verhindern, – den kryptographischen Schlüssel aus dem Speicher zu löschen, oder – den Betrieb der kryptographischen Schaltungseinheit anzuhalten.An integrated circuit according to claim 11, wherein - one Crypto control unit is provided, which is the output signal of the test circuit is supplied, and the output side with the cryptographic Circuit unit is connected and formed, either - one Access of the cryptographic circuit unit to the cryptographic To prevent keys - the cryptographic Delete keys from memory, or - the Operation of the cryptographic circuit unit to stop.