DE102016200850A1 - Method for operating a safety-relevant device and device - Google Patents

Abstract

Ein Verfahren zum Betreiben einer Vorrichtung (1), welche insbesondere geeignet ist, ein sicherheitsrelevantes Verfahren, eine Sicherheitsanwendung und/oder eine kryptografische Berechnung durchzuführen oder eine kryptografische Anwendung festverdrahtet bereitstellt, hat die Schritte: Bereitstellen mehrerer Zwischenspeicherelemente (3), wobei ein jeweiliges Zwischenspeicherelement (3) eingerichtet ist, einen Zwischenspeicherinhalt abrufbar bereitzustellen und in Abhängigkeit von einem Umschaltsignal (C) seinen Zwischenspeicherinhalt von einem ersten in einen zweiten Zwischenspeicherzustand (L, H) zu wechseln oder von dem zweiten in den ersten Zwischenspeicherzustand (H, L) zu wechseln; Anordnen der Zwischenspeicherelemente (3) in die oder an der Vorrichtung; Erfassen eines jeweiligen Startzwischenspeicherzustands (H, L) für jedes Zwischenspeicherelement (3); Über einen vorgebbaren Prüfzeitraum (PZ), wiederholtes Einkoppeln des Umschaltsignals (C) an die Zwischenspeicherelemente (3) derart, dass die Zwischenspeicherinhalte ihren jeweiligen aktuellen Zwischenspeicherzustand (H, L) mehrfach ändern; Bestimmen von erwarteten Prüfzwischenspeicherzuständen als Funktion der Startzwischenspeicherzustände und der Signalformen der eingekoppelten Umschaltsignale (C); Erfassen der Zwischenspeicherinhalte nach dem Prüfzeitraum (PZ) als Prüfzwischenspeicherzustände; und Erkennen eines Manipulationsversuchs an der Vorrichtung (1), falls die erfassten Prüfzwischenspeicherzustände von den erwarteten Prüfzwischenspeicherzuständen abweichen.A method for operating a device (1), which in particular is suitable for carrying out a security-relevant method, a security application and / or a cryptographic calculation or providing a cryptographic application in hardwired form, comprises the steps of: providing a plurality of buffer elements (3), wherein a respective buffer element (3) is arranged to provide a buffer content retrievable and in response to a switching signal (C) to change its latch contents from a first to a second buffer state (L, H) or to change from the second to the first buffer state (H, L) ; Arranging the buffer elements (3) in or on the device; Detecting a respective start buffer state (H, L) for each latch element (3); Over a predetermined test period (PZ), repeated coupling of the switching signal (C) to the latch elements (3) such that the latch contents change their respective current latch state (H, L) several times; Determining expected test latch states as a function of the start latch states and the waveforms of the coupled switch signals (C); Detecting the buffer contents after the check period (PZ) as check buffer states; and detecting a tamper attempt on the device (1) if the detected test latch states deviate from the expected test latch states.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Betreiben einer sicherheitsrelevanten Vorrichtung und eine sicherheitsrelevante Vorrichtung, die sich zur Durchführung des Verfahrens eignet. Es werden insbesondere Verfahren und Vorrichtungen zum Erkennen von Manipulationsversuchen während des Betriebs von sicherheitsrelevanten Vorrichtungen vorgeschlagen. The present invention relates to a method for operating a safety-relevant device and a safety-relevant device which is suitable for carrying out the method. In particular, methods and devices for detecting manipulation attempts during the operation of safety-relevant devices are proposed.

Die Durchführung von kryptografischen Verfahren, beispielsweise die Verschlüsselung von Daten mit Hilfe von Schlüsseln oder geheim zu haltenden Daten, soll möglichst manipulationssicher erfolgen. Das bedeutet, ein Angreifer, der beispielsweise die zu verschlüsselnden Daten nicht kennt oder bei der Verschlüsselung eingesetzte Algorithmen oder Schlüssel erfahren möchte, soll möglichst keine derartigen Informationen erhalten. The implementation of cryptographic methods, for example the encryption of data with the aid of keys or data to be kept secret, should be as tamper-proof as possible. This means that an attacker who, for example, does not know the data to be encrypted or would like to learn about algorithms or keys used in the encryption, should preferably not receive such information.

In der Vergangenheit wurden so genannte Seitenkanalangriffe auf entsprechende sicherheitsrelevante Vorrichtungen bekannt. Dabei wird z.B. die elektromagnetische Abstrahlung von elektronischen Vorrichtungen, wie Mikroprozessoren oder dergleichen, bei der Durchführung von kryptografischen Verfahren ermittelt und ausgewertet. Unter Seitenkanalangriffen versteht man auch so genannte Fehlerangriffe. Dabei wird mit verschiedenen Maßnahmen versucht, den korrekten Ablauf eines kryptografischen Verfahrens zu stören und aus fehlerhaften Ergebnissen Rückschlüsse auf die verwendeten Schlüssel oder andere sicherheitsrelevante Daten zu ziehen. In the past, so-called side channel attacks on corresponding security-relevant devices were known. In doing so, e.g. the electromagnetic radiation of electronic devices, such as microprocessors or the like, in the implementation of cryptographic methods determined and evaluated. Side channel attacks are also called so-called fault attacks. Various measures are used to disrupt the correct operation of a cryptographic process and to draw conclusions about the keys used or other security-related data from incorrect results.

Da meist elektronische Digitaltechnik eingesetzt wird, sind auch Angriffsverfahren bekannt, bei denen elektromagnetische Pulse (EMP) auf den jeweiligen Schaltkreis einwirken und Fehler erzeugen. Fehler sind dabei typischerweise die Veränderung von Speicherinhalten in den eingesetzten elektronischen Bauelementen. Unter EMPs versteht man in der Regel energiereiche, kurzzeitige und breitbandige elektromagnetische Strahlung. Since most electronic digital technology is used, attack methods are also known in which electromagnetic pulses (EMP) act on the respective circuit and generate errors. Errors are typically the change of memory contents in the electronic components used. EMPs are generally understood to mean high-energy, short-term and broadband electromagnetic radiation.

Experimentell zeigt sich, dass Digitalschaltungen besonders empfindlich auf Störimpulse mit geringem zeitlichem Abstand reagieren. It has been shown experimentally that digital circuits are particularly sensitive to interference pulses with a short time interval.

In der Vergangenheit wurden entsprechende elektronische Bauelemente, die sicherheitsrelevante Anwendungen vollziehen, möglichst gut abgeschirmt. Die gewünschte Miniaturisierung und Massenproduktion von Sicherheitschips erlaubt eine aufwändige hardwaretechnische Abschirmung kaum. Es ist insofern wünschenswert, wenigstens entsprechende Manipulationsversuche, beispielsweise durch Einstrahlung von EMPs, zu erkennen und entsprechende Abwehr- oder weitere Sicherheitsmaßnahmen zu vollziehen. In the past, suitable electronic components that perform safety-relevant applications have been shielded as well as possible. The desired miniaturization and mass production of security chips hardly allows extensive hardware-technical shielding. It is therefore desirable to detect at least appropriate manipulation attempts, for example by irradiation of EMPs, and to carry out appropriate defensive or further security measures.

Fehlerangriffe oder Manipulationsversuche durch Veränderung von elektronischen Eigenschaften einer kryptografischen Hardwarevorrichtung lassen sich häufig nicht reproduzieren. Das heißt, ein Angreifer, der nacheinander mehrere Seitenkanalangriffe durchführt, wird auf Seiten der sicherheitsrelevanten Vorrichtung nicht dieselben Fehler erzeugen. Es sind fehlererkennende Algorithmen in sicherheitsrelevanten Anwendungen bekannt, bei denen beispielsweise Prüfsummen ermittelt werden, die einen vorliegenden Fehlerangriff nahelegen. Error attacks or manipulation attempts by changing the electronic properties of a cryptographic hardware device are often not reproducible. That is, an attacker who consecutively performs multiple side channel attacks will not create the same errors on the security-relevant device side. There are known error-detecting algorithms in security-relevant applications in which, for example, checksums are determined that suggest a present error attack.

Aus dem Stand der Technik sind zudem das Dokument US 8531247 B2 , das Dokument US 8892616 B2 , das Dokument US 8300811 B2 , das Dokument US 9147088 B2 , das Dokument EP 2605445 B1 , das Dokument EP 2870565 A1 , das Dokument EP 2891102 A1 und das Dokument US 8843761 B2 bekannt. The document is also known from the prior art US 8531247 B2 , the document US 8892616 B2 , the document US 8300811 B2 , the document US 9147088 B2 , the document EP 2605445 B1 , the document EP 2870565 A1 , the document EP 2891102 A1 and the document US 8843761 B2 known.

Es ist ferner denkbar, detektierende Einrichtungen für EMP-Einstrahlung in entsprechende sicherheitsrelevante elektronische Vorrichtungen zu implementieren. Nachteilig ist dabei jedoch eine erhöhte Komplexität der Vorrichtungen. It is also conceivable to implement detecting devices for EMP irradiation in corresponding safety-relevant electronic devices. The disadvantage, however, is an increased complexity of the devices.

Vor diesem Hintergrund besteht eine Aufgabe der vorliegenden Erfindung darin, ein verbessertes Verfahren zum Erkennen von Manipulationsversuchen insbesondere an kryptografischen Vorrichtungen zu schaffen. Against this background, an object of the present invention is to provide an improved method for detecting tampering attempts, in particular on cryptographic devices.

Demgemäß wird ein Verfahren zum Betreiben einer Vorrichtung, welche insbesondere geeignet ist, ein kryptografisches Verfahren, eine Sicherheitsanwendung und/oder eine kryptografische Berechnung durchzuführen, vorgeschlagen. Das Verfahren umfasst die Schritte:
Bereitstellen mehrerer Zwischenspeicherelemente, wobei ein jeweiliges Zwischenspeicherelement eingerichtet ist, einen Zwischenspeicherinhalt abrufbar bereitzustellen und in Abhängigkeit von einem Umschaltsignal seinen Zwischenspeicherinhalt von einem ersten in einen zweiten Zwischenspeicherzustand zu wechseln oder von dem zweiten in den ersten Zwischenspeicherzustand zu wechseln;
Anordnen der Zwischenspeicherelemente in die oder an der Vorrichtung;
Festlegen oder Erfassen eines jeweiligen Startzwischenspeicherzustands für jedes Zwischenspeicherelement;
über ein vorgebbaren Prüfzeitraum, wiederholtes Einkoppeln des Umschaltsignals an die Zwischenspeicherelemente derart, dass die Zwischenspeicherinhalte ihren aktuellen Zwischenspeicherzustand mehrfach ändern;
Bestimmen von erwarteten Prüfzwischenspeicherzuständen als Funktion der Startzwischenspeicherzustände und der Signalformen der eingekoppelten Umschaltsignale;
Erfassen der Zwischenspeicherinhalte nach dem Prüfzeitraum als Prüfzwischenspeicherzustände; und
Erkennen eines Manipulationsversuchs an der Vorrichtung, falls die erfassten Prüfzwischenspeicherzustände von den erwarteten Prüfzwischenspeicherzuständen abweichen. Accordingly, a method for operating a device which is particularly suitable for carrying out a cryptographic method, a security application and / or a cryptographic calculation is proposed. The method comprises the steps:
Providing a plurality of buffer elements, wherein a respective buffer element is arranged to provide a buffer content retrievably and to change its latch contents from a first to a second buffer state or to change from the second to the first buffer state in response to a switch signal;
Arranging the buffer elements in or on the device;
Setting or detecting a respective start buffer state for each cache element;
over a predefinable test period, repeated coupling of the switching signal to the buffer elements such that the buffer contents change their current buffer state several times;
Determining expected test latch states as a function of the start latch states and the waveforms of the coupled switch signals;
Detecting the buffer contents after the check period as check buffer states; and
Detecting a tampering attempt on the device if the detected probe buffer states differ from the expected probe cache states.

Die vorgenannten Verfahrensschritte müssen nicht unbedingt in der angegebenen Reihenfolge durchgeführt werden. Zu Beispiel kann das Bestimmen der erwarteten Zwischenspeicherinhalte auch nach dem Erfassen der Prüfzwischenspeicherelemente erfolgen. The aforementioned process steps do not necessarily have to be carried out in the order given. For example, determining the expected cache contents may be done even after the capture of the cache elements.

Das Verfahren ermöglicht bei einer bekannten Vorrichtung, einfach viele Zwischenspeicherelemente, beispielsweise in der Art von Flip-Flop-Einrichtungen, zu verteilen. Bei Fehlerangriffen mit Hilfe von EMPs ist es denkbar, dass die Zwischenspeicherelemente unabhängig von den gewünschten Zwischenspeicherzustandswechseln ihren Zwischenspeicherinhalt verändern. Mit Hilfe einer Auswertung während eines Erkennungszeitraums kann nun aufwandsgünstig erkannt werden, ob die Zwischenspeicherzustände den erwarteten entsprechen. In a known device, the method makes it possible to simply distribute many buffer elements, for example in the form of flip-flop devices. In the case of error attacks using EMPs, it is conceivable that the buffer elements change their buffer contents independently of the desired buffer state changes. With the aid of an evaluation during a recognition period, it can now be recognized with reasonable outlay whether the buffer states correspond to the expected ones.

Wechseln die Zwischenspeicherinhalte beispielsweise zwischen zwei Zwischenspeicherzuständen (zum Beispiel H oder L bzw. 1 oder 0) und starten alle von demselben Startzwischenspeicherzustand, d.h. alle Zwischenspeicherelemente speichern denselben logischen Pegel H oder L, so müssen auch nach dem mehrfachen Togglen der Zwischenspeicherinhalte nach dem Prüfzeitraum alle Zwischenspeicherelemente denselben Inhalt haben. Ist dies nicht der Fall, sind Fehler aufgetaucht, welche als Manipulationsversuch klassifiziert werden können. For example, if the buffer contents change between two buffer states (eg, H or L, or 1 or 0) and start all from the same seed buffer state, i. all latch elements store the same logic level H or L, so even after multiple latching of the latch contents after the check period, all latch elements must have the same content. If this is not the case, errors have appeared which can be classified as a manipulation attempt.

Es wird ferner eine Vorrichtung, die sich zur Durchführung des Verfahrens eignet, vorgeschlagen. Eine entsprechende Vorrichtung umfasst:
eine Hardwareeinrichtung, welche beispielsweise geeignet ist, ein sicherheitsrelevantes Verfahren, eine Sicherheitsanwendung und/oder eine kryptographische Berechnung computerimplementiert durchzuführen oder eine kryptografische Anwendung festverdrahtet bereitstellt;
mehrere Zwischenspeicherelemente, wobei ein jeweiliges Zwischenspeicherelement eingerichtet ist, einen Zwischenspeicherinhalt abrufbar bereitzustellen und in Abhängigkeit von einem Umschaltsignal seinen Zwischenspeicherinhalt von einem ersten in einen zweiten Zwischenspeicherzustand zu wechseln oder von dem zweiten in den ersten Zwischenspeicherzustand zu wechseln, und
eine Steuereinrichtung, welche insbesondere die Durchführung eines zuvor oder im Folgenden beschriebenen Verfahrens veranlasst. There is also proposed an apparatus suitable for carrying out the method. A corresponding device comprises:
a hardware device which is suitable, for example, for performing a security-relevant method, a security application and / or a cryptographic calculation in a computer-implemented manner or providing a cryptographic application in hardwired form;
a plurality of buffer elements, wherein a respective buffer element is arranged to provide a buffer content retrievable and to change its latch contents from a first to a second buffer state or to change from the second to the first buffer state depending on a switching signal, and
a control device, which in particular causes the implementation of a previously or subsequently described method.

Die Vorrichtung ist z.B. als FPGA oder ASIC oder als Teil eines FPGAs oder ASICs implementiert und Zwischenspeicherelemente können in der Art von Flip-Flops, wie beispielsweise T- oder JK-Flip-Flops aufwandsgünstig realisiert werden. The device is e.g. implemented as an FPGA or ASIC or as part of an FPGA or ASIC and buffer elements can be realized in the manner of flip-flops, such as T or JK flip-flops low cost.

Bei dem Betrieb der Vorrichtung kann insbesondere der Schritt erfolgen: Vergleichen der erfassten Prüfzwischenspeicherzustände mit den erwarteten Prüfzwischenspeicherzuständen. In particular, during the operation of the device, it is possible to carry out the step of comparing the detected test buffer states with the expected test buffer states.

Das Vergleichen kann dabei gleichzeitig erfolgen oder auch seriell. In der entsprechenden Auswerte- oder Erkennungsphase können die Zwischenspeicherelemente anders verschaltet werden als während des Prüfzeitraums. Wird ein Manipulationsversuch erkannt, wird vorzugsweise eine Warnung ausgegeben oder angezeigt. Weiterhin werden vorzugsweise die Resultate von kryptographischen Berechnungen, die während des Prüfzeitraums stattgefunden haben, nicht ausgegeben. Dadurch wird verhindert, dass ein Angreifer aus den fehlerhaften Ergebnissen Schlüsse auf den verwendeten kryptographischen Schlüssel ziehen kann. The comparison can be done simultaneously or serially. In the corresponding evaluation or detection phase, the buffer elements can be interconnected differently than during the test period. If a manipulation attempt is detected, a warning is preferably issued or displayed. Furthermore, preferably, the results of cryptographic calculations that have taken place during the test period are not output. This prevents an attacker from drawing conclusions from the erroneous results on the cryptographic key used.

Die Verfahrensschritte werden vorzugsweise wiederholt nacheinander durchgeführt. The method steps are preferably carried out repeatedly in succession.

In Ausführungsformen des Verfahrens oder der Vorrichtung sind mindestens 20 Zwischenspeicherelemente räumlich verteilt in oder an der Vorrichtung angeordnet. Bevorzugter sind 50 oder noch bevorzugter mindestens 100 Zwischenspeicherelemente in oder an der Vorrichtung vorgesehen. In Ausführungsformen werden zwischen 500 und 1500 Zwischenspeicherelemente vorgesehen. In embodiments of the method or device, at least 20 buffer elements are spatially distributed in or on the device. More preferably, 50 or more preferably at least 100 temporary storage elements are provided in or on the device. In embodiments, between 500 and 1500 staging elements are provided.

Das Umschaltsignal zum gezielten Verändern der Zwischenspeicherzustände aller Zwischenspeicherelemente hat vorzugsweise steigende und fallende Signalflanken. Bei einer steigenden Signalflanke erfolgt beispielsweise ein Umschalten des jeweiligen Zwischenspeicherinhaltes und damit ein Speicherzustandswechsel. The switching signal for selectively changing the buffer states of all the buffer elements preferably has rising and falling signal edges. In the case of a rising signal edge, for example, a switching over of the respective intermediate memory content and thus a memory state change take place.

In Ausführungsformen ist ein jeweiliges Zwischenspeicherelement derart eingerichtet, dass in Abhängigkeit von dem eingekoppelten Umschaltsignal, beispielsweise bei steigenden Signalflanken, mehrere Zwischenspeicherzustände zyklisch durchlaufen werden. Es ist z.B. möglich, dass ein Speicherzustand 1, 2, 3 bis P durchlaufen wird, welcher nach Ablauf des Prüfzeitraums in einer Erkennungsphase erfasst wird. Bei ordnungsgemäßem Betrieb ohne Fehler oder Manipulationsversuch sollten die Zwischenspeicherelemente denselben erwarteten Speicherzustand aufweisen, sofern sie von demselben Startzwischenspeicherzustand gestartet sind. In embodiments, a respective buffer element is set up such that, as a function of the coupled switching signal, for example when the signal edges are rising, a plurality of buffer states are cycled through. It is possible, for example, for a memory state 1, 2, 3 through P to be passed through which is detected in a detection phase after the test period has ended. In proper operation Without error or tampering, the cache elements should have the same expected memory state, assuming they are started from the same start buffer state.

In Ausführungsformen hat jedes Zwischenspeicherelement genau zwei logische Zwischenspeicherzustände zwischen denen mit Hilfe des eingekoppelten Umschaltsignals gewechselt werden kann. Dies sind z.B. logische H- oder L- bzw. 1- oder 0-Pegel. In embodiments, each latch element has exactly two logical latch states between which can be changed by means of the coupled switching signal. These are e.g. logical H or L or 1 or 0 level.

Während des Prüfzeitraums sind die Zwischenspeicherelemente vorzugsweise als Toggle-Flip-Flops betrieben. During the test period, the latch elements are preferably operated as toggle flip-flops.

In Ausführungsformen des Verfahrens bzw. der Vorrichtung werden die Zwischenspeicherelemente zum Erkennen einer Abweichung der Prüfzwischenspeicherzustände von den erwarteten Prüfzwischenspeicherzuständen als eine Schieberegisteranordnung betrieben. In embodiments of the method and apparatus, the latch elements for detecting a deviation of the test latch states from the expected test latch states are operated as a shift register arrangement.

In einem auf den Prüfzeitraum folgenden Erkennungszeitraum, der auch als Erkennungsphase bezeichnet werden kann, können beispielsweise die vielen Prüfzwischenspeicherzustände der Zwischenspeicherelemente als Speicherinhalte aus einer Schieberegisterkette getaktet ausgelesen werden. Beispielsweise kann über eine Zähleranordnung erfasst werden, ob die erwarteten Prüfzwischenspeicherzustände vorliegen. Beispielsweise kann dadurch, dass abgezählt wird, in wie vielen Fällen der erwartete Prüfzwischenzeichenzustand vorlag, festgestellt werden, ob es abweichende Prüfzwischenzeichenzustände gab. Es ist ferner denkbar, dass die Zwischenspeicherelemente in Gruppen angeordnet und verschaltet werden. Dabei ist vorzugsweise eine jeweilige Gruppe von Zwischenspeicherelementen als Schieberegisteranordnung betreibbar. Durch einen Vergleich der in den Schieberegisteranordnungen vorliegenden Speicherzustände kann erkannt werden, ob die erwarteten Prüfzwischenspeicherzustände vorliegen oder eine Abweichung davon. In a detection period following the test period, which can also be referred to as a recognition phase, the many test buffer memory states of the buffer elements, for example, can be read out in clocked form as memory contents from a shift register chain. For example, it can be detected via a counter arrangement whether the expected test buffer states exist. For example, by counting in how many cases the expected check intermediate state was present, it can be determined if there were any different check intermediate states. It is also conceivable that the buffer elements are arranged and interconnected in groups. In this case, preferably a respective group of buffer elements can be operated as a shift register arrangement. By comparing the memory states present in the shift register arrangements, it can be determined whether the expected test buffer states exist or a deviation thereof.

Beispielsweise kann in einer Ausführungsform ein jeweiliges Prüfbitmuster aus den Prüfzwischenspeicherzuständen einer Gruppe gebildet werden. Zum Erkennen einer Abweichung der Prüfzwischenspeicherzustände von den erwarteten Prüfzwischenspeicherzuständen wird dann ein Unterschiedsmaß zwischen den Prüfbitmustern ermittelt. Dabei kann z.B. ein Hamming-Abstand oder ein Hamming-Gewicht berechnet werden. Es kann ein Schwellwert für dieses Unterschiedsmaß festgelegt werden, ab dem ein Abweichen der Prüfzwischenspeicherzustände von den erwarteten Prüfzwischenspeicherzuständen als Manipulationsversuch erkannt wird. Das Umschaltsignal wird z.B. als Taktsignal für die jeweilige Schieberegisteranordnung verwendet. Es ist auch denkbar, dass das Taktsignal für die verwendete Hardwareeinrichtung zur Durchführung von kryptografischen Berechnungen als Umschaltsignal verwendet wird. For example, in one embodiment, a respective check bit pattern may be formed from the test latch states of a group. To detect a deviation of the test latch states from the expected test latch states, a difference measure between the check bit patterns is then determined. In this case, e.g. Hamming distance or Hamming weight. A threshold can be set for this difference measure, from which a deviation of the test buffer states from the expected test buffer states is detected as a manipulation attempt. The switching signal is e.g. used as a clock signal for the respective shift register arrangement. It is also conceivable that the clock signal for the hardware device used to perform cryptographic calculations is used as a switching signal.

In Ausführungsformen erfolgen ein Auslesen der Prüfzwischenspeicherzustände aus der jeweiligen Schieberegisteranordnung und ein Einschreiben der Startzwischenspeicherzustände in die Zwischenspeicherelemente der jeweiligen Schieberegisteranordnung gleichzeitig. Es ist insofern möglich, die Startzwischenspeicherzustände während einer Initialisierungsphase gleichzeitig mit einer Erkennungsphase zu kombinieren. Eine entsprechende Schieberegisteranordnung umfasst dabei ein erstes und ein letztes Schieberegister oder Zwischenspeicherelement, wobei die Inhalte getaktet durch die verketteten Zwischenspeicher geführt wird. Das heißt, es kann jedenfalls bitweise gleichzeitig ein- und ausgelesen werden. In embodiments, a read out of the test latch states from the respective shift register arrangement and a writing of the start latch states into the latch elements of the respective shift register arrangement occur simultaneously. It is thus possible to combine the start buffer states simultaneously with a detection phase during an initialization phase. A corresponding shift register arrangement in this case comprises a first and a last shift register or temporary storage element, wherein the contents are clocked through the chained latches. This means that it can be read in and out bit by bit at the same time.

In Ausführungsformen ist der Prüfzeitraum ein Zeitraum, in dem mit Hilfe der Vorrichtung und insbesondere der Hardwareeinrichtung eine kryptografische Berechnung durchgeführt wird. In embodiments, the check period is a period in which cryptographic computation is performed using the apparatus, and in particular the hardware device.

In Ausführungsformen wird mit Hilfe der Vorrichtung, insbesondere ausschließlich, während des Prüfzeitraums eine kryptografische Berechnung zum Erzeugen eines kryptografischen Ergebnisses durchgeführt. Vorzugsweise wird das kryptografische Ergebnis nur dann ausgegeben, falls kein Manipulationsversuch während des Prüfzeitraums erkannt wird. In embodiments, a cryptographic calculation for generating a cryptographic result is performed with the aid of the device, in particular exclusively, during the test period. Preferably, the cryptographic result is output only if no manipulation attempt is detected during the test period.

Das vorgeschlagene Verfahren und die vorgeschlagene Vorrichtung haben insbesondere den Vorteil, dass während der Berechnung durch das vielfache Umschalten zwischen Zwischenspeicherzuständen keine aufwändige Detektion von einzelnen EMP-Angriffen während der Berechnung des kryptografischen Ergebnisses erfolgen muss. In particular, the proposed method and the proposed device have the advantage that, during the calculation due to the multiple switching between buffer states, no complex detection of individual EMP attacks must take place during the calculation of the cryptographic result.

In einer Ausführungsform des Verfahrens werden erste und zweite Zwischenspeicherelemente bereitgestellt und angeordnet. In einem ersten Prüfzeitraum werden den ersten Zwischenspeicherelementen und in einem zweiten Prüfzeitraum, der dem ersten Prüfzeitraum folgt, den zweiten Zwischenspeicherelementen das Umschaltsignal zum Ändern der jeweiligen Zwischenspeicherzustände wiederholt eingekoppelt. Es erfolgt dann jeweils während des zweiten Prüfzeitraums das Erfassen der Zwischenspeicherinhalte der ersten Zwischenspeicherelemente als erste Prüfzwischenspeicherzustände und jeweils während eines weiteren ersten Prüfzeitraums, der dem zweiten Prüfzeitraum folgt, das Erfassen der Zwischenspeicherinhalte der zweiten Zwischenspeicherelemente als zweite Prüfzwischenspeicherzustände. Ein Manipulationsversuch während des ersten Prüfzeitraums wird mit Hilfe der erfassten ersten Prüfzwischenspeicherzustände, und ein Manipulationsversuch während des zweiten Prüfzeitraums wird mit Hilfe der erfassten zweiten Prüfzwischenspeicherzustände erkannt. In one embodiment of the method, first and second buffer elements are provided and arranged. In a first test period, the first buffer elements and the second buffer elements in a second test period following the first test period are repeatedly coupled to the second buffer elements for switching the respective buffer states. In each case during the second test period, the buffer contents of the first buffer elements are detected as first test buffer memory states, and during a further first test period following the second test period, the buffer contents of the second buffer elements are detected as second test buffer memory states. A manipulation attempt during the first test period will be recorded using the first test latch states, and a tamper attempt during the second test period is detected using the detected second test latch states.

Es ist insofern möglich, abwechselnd eine Manipulationsversuchserkennung mit Hilfe der ersten und der zweiten Zwischenspeicherelemente zu vollziehen. Es ist auch möglich, zwei wie vorgeschlagene Vorrichtungen mit Hardwareeinrichtungen und Zwischenspeicherelementen zeitversetzt so zu betreiben, dass jeweils eine der Vorrichtungen in einem Prüfzeitraum betrieben wird und die zweite parallel dazu mit einem Erkennungszeitraum. It is possible to carry out alternately a manipulation test detection with the aid of the first and the second buffer elements. It is also possible to operate two such proposed devices with hardware devices and buffer elements with a time delay so that one of the devices is operated in a test period and the second in parallel with a detection period.

Vorzugsweise werden Ergebnisse kryptografischer Berechnungen oder Algorithmen nur ausgegeben, wenn kein Manipulationsversuch erkannt wird. Preferably, results of cryptographic calculations or algorithms are output only if no manipulation attempt is detected.

Die vorgeschlagenen Verfahren und Vorrichtungen haben den Vorteil, dass nur eine geringe logische Gattertiefe benötigt wird und die beispielsweise als Toggle-Flip-Flops betriebenen Zwischenspeicherelemente äußerst schnell getaktet werden können. Durch die schnelle Taktung wird der Erwartungswert für den zeitlichen Abstand zwischen Störimpuls und Taktflanke verkleinert. Das heißt, Seitenkanalangriffe durch elektromagnetische Impulse können verbessert erkannt werden. The proposed methods and devices have the advantage that only a small logical gate depth is needed and the example, operated as a toggle flip-flop buffer elements can be clocked extremely fast. Due to the fast timing of the expected value for the time interval between glitch and clock edge is reduced. That is, side channel attacks by electromagnetic pulses can be better detected.

Durch eine mögliche Umkonfiguration der Verschaltung der Zwischenspeicherelemente in der Auswerte- oder Erkennungsphase gegenüber der Prüfphase werden weitere schaltungstechnische Maßnahmen unnötig. Das heißt, die in den Zwischenspeicherelementen verwendeten logischen Gatter werden mehrfach verwendet, so dass der Hardwareaufwand besonders begrenzt ist. Gegenüber bekannten Verfahren werden mehrere bzw. viele Umschaltungen der Zwischenspeicherzustände nacheinander gezielt vollzogen. By a possible reconfiguration of the interconnection of the buffer elements in the evaluation or detection phase compared to the test phase further circuitry measures are unnecessary. That is, the logic gates used in the latch elements are used multiple times, so that the hardware overhead is particularly limited. Compared to known methods, several or many switches of the buffer states are carried out selectively in succession.

Eine jeweilige vorgenannte Einheit, zum Beispiel eine Recheneinheit, Steuerungseinheit oder die Vorrichtung selbst, kann hardwaretechnisch und/oder auch softwaretechnisch implementiert sein. Bei einer hardwaretechnischen Implementierung kann die jeweilige Einheit als Vorrichtung oder als Teil einer Vorrichtung, zum Beispiel als Computer oder als Mikroprozessor oder als Steuerrechner eines Fahrzeuges ausgebildet sein. Bei einer softwaretechnischen Implementierung kann die jeweilige Einheit als Computerprogrammprodukt, als eine Funktion, als eine Routine, als Teil eines Programmcodes oder als ausführbares Objekt ausgebildet sein. A respective aforementioned unit, for example a computing unit, control unit or the device itself, can be implemented in terms of hardware and / or software. In a hardware implementation, the respective unit may be designed as a device or as part of a device, for example as a computer or as a microprocessor or as a control computer of a vehicle. In a software implementation, the respective unit may be designed as a computer program product, as a function, as a routine, as part of a program code or as an executable object.

Weiterhin wird ein Computerprogrammprodukt vorgeschlagen, welches auf einer programmgesteuerten Einrichtung die Durchführung des wie oben erläuterten Verfahrens veranlasst. Als programmgesteuerte Einrichtung kommen insbesondere die sicherheitsrelevante Vorrichtung und/oder die Steuereinrichtung in Frage. Furthermore, a computer program product is proposed, which causes the execution of the method as explained above on a program-controlled device. In particular, the safety-relevant device and / or the control device come into question as a program-controlled device.

Ein Computerprogrammprodukt, wie z.B. ein Computerprogramm-Mittel, kann beispielsweise als Speichermedium, wie z.B. Speicherkarte, USB-Stick, CD-ROM, DVD, oder auch in Form einer herunterladbaren Datei von einem Server in einem Netzwerk bereitgestellt oder geliefert werden. Dies kann zum Beispiel in einem drahtlosen Kommunikationsnetzwerk durch die Übertragung einer entsprechenden Datei mit dem Computerprogrammprodukt oder dem Computerprogramm-Mittel erfolgen. A computer program product, such as a computer program means may, for example, be used as a storage medium, e.g. Memory card, USB stick, CD-ROM, DVD, or even in the form of a downloadable file provided by a server in a network or delivered. This can be done, for example, in a wireless communication network by the transmission of a corresponding file with the computer program product or the computer program means.

Die für die vorgeschlagene Vorrichtung beschriebenen Ausführungsformen und Merkmale gelten für das vorgeschlagene Verfahren entsprechend und umgekehrt. The embodiments and features described for the proposed device apply to the proposed method and vice versa.

Weitere mögliche Implementierungen der Erfindung umfassen auch nicht explizit genannte Kombinationen von zuvor oder im Folgenden bezüglich der Ausführungsbeispiele beschriebenen Merkmale oder Ausführungsformen. Dabei wird der Fachmann auch Einzelaspekte als Verbesserungen oder Ergänzungen zu der jeweiligen Grundform der Erfindung hinzufügen. Further possible implementations of the invention also include not explicitly mentioned combinations of features or embodiments described above or below with regard to the exemplary embodiments. The skilled person will also add individual aspects as improvements or additions to the respective basic form of the invention.

Weitere vorteilhafte Ausgestaltungen und Aspekte der Erfindung sind Gegenstand der Unteransprüche sowie der im Folgenden beschriebenen Ausführungsbeispiele der Erfindung. Im Weiteren wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die beigelegten Figuren näher erläutert. Further advantageous embodiments and aspects of the invention are the subject of the dependent claims and the embodiments of the invention described below. Furthermore, the invention will be explained in more detail by means of preferred embodiments with reference to the attached figures.

1 zeigt ein Ablaufdiagramm für ein Verfahren zum Betreiben einer sicherheitsrelevanten Vorrichtung; 1 shows a flowchart for a method for operating a safety-relevant device;

2 zeigt ein erstes Ausführungsbeispiel für eine sicherheitsrelevante Vorrichtung, welche gemäß dem Verfahren nach 1 betreibbar ist; 2 shows a first embodiment of a safety-relevant device, which according to the method according to 1 is operable;

3 zeigt ein erstes Ausführungsbeispiel für ein Zwischenspeicherelement zum Einsatz in der Vorrichtung gemäß 2; 3 shows a first embodiment of a buffer element for use in the device according to 2 ;

4 zeigt mögliche Signal- und Zwischenspeicherzustandsverläufe beim Betrieb der Vorrichtung gemäß 2; 4 shows possible signal and latches state histories in the operation of the device according to 2 ;

5 zeigt mögliche Signal- und Zwischenspeicherzustandsverläufe bei einem Manipulationsversuch während des Betriebs der Vorrichtung gemäß 2; 5 shows possible signal and buffer state histories in a tamper attempt during operation of the device according to 2 ;

6 zeigt ein Zustandsdiagramm für Zwischenspeicherzustände des Zwischenspeicherelements gemäß 3; 6 shows a state diagram for latch states of the latch element according to 3 ;

7 zeigt ein Zustandsdiagramm für Zwischenspeicherzustände eines weiteren Ausführungsbeispiels für ein Zwischenspeicherelement; 7 shows a state diagram for latch states of a further embodiment for a buffer element;

8 zeigt ein zweites Ausführungsbeispiel für eine sicherheitsrelevante Vorrichtung zur Durchführung einer Variante eines Verfahrens zum Betreiben einer sicherheitsrelevanten Vorrichtung; 8th shows a second embodiment of a safety-relevant device for carrying out a variant of a method for operating a safety-relevant device;

9 und 10 zeigen ein zweites Ausführungsbeispiel für ein Zwischenspeicherelement zum Einsatz in einer sicherheitsrelevanten Vorrichtung; 9 and 10 show a second embodiment of a buffer element for use in a safety-relevant device;

11 zeigt ein drittes Ausführungsbeispiel für eine sicherheitsrelevante Vorrichtung zur Durchführung einer weiteren Variante eines Verfahrens zum Betreiben einer sicherheitsrelevanten Vorrichtung; 11 shows a third embodiment of a safety-relevant device for carrying out a further variant of a method for operating a safety-relevant device;

12 zeigt ein Ablaufdiagramm für ein Verfahrensvariante zum Betreiben einer sicherheitsrelevanten Vorrichtung; 12 shows a flowchart for a method variant for operating a safety-relevant device;

13 zeigt ein viertes Ausführungsbeispiel für eine sicherheitsrelevante Vorrichtung zur Durchführung einer weiteren Variante eines Verfahrens zum Betreiben einer sicherheitsrelevanten Vorrichtung; und 13 shows a fourth embodiment of a safety-relevant device for carrying out a further variant of a method for operating a safety-relevant device; and

14 zeigt einen beispielhaften zeitlichen Ablauf von Verfahrensschritten beim Betrieb der Vorrichtung gemäß 13. 14 shows an exemplary time sequence of method steps in the operation of the device according to 13 ,

In den Figuren sind gleiche oder funktionsgleiche Elemente mit denselben Bezugszeichen versehen worden, sofern nichts anderes angegeben ist. In the figures, the same or functionally identical elements have been given the same reference numerals, unless stated otherwise.

Die 1 zeigt ein schematisches Ablaufdiagramm für ein Verfahren zum Betreiben einer sicherheitsrelevanten Vorrichtung. Das Verfahren wird beispielsweise mit Hilfe der in der 2 als Ausführungsbeispiel für eine sicherheitsrelevante Vorrichtung schematisch dargestellte Schaltungsanordnung betrieben. The 1 shows a schematic flow diagram of a method for operating a safety-related device. The process is for example using the in the 2 operated as an exemplary embodiment of a safety device schematically illustrated circuit arrangement.

In einem vorbereitenden Verfahrensschritt S0 wird eine Hardwareeinrichtung, welche zur Durchführung von kryptografischen Algorithmen geeignet ist, bereitgestellt. In a preparatory method step S0, a hardware device which is suitable for carrying out cryptographic algorithms is provided.

Eine entsprechende Hardwareeinrichtung kann z.B. als FPGA- oder ASIC-Einrichtung vorliegen. Eine entsprechende elektronische Schaltung ist in der 2 in der Vorrichtung 1 mit 2 bezeichnet. Es können dabei eine oder mehrere Recheneinrichtungen, wie Mikroprozessoren, realisiert sein, die mit Speichereinrichtungen 5, welche beispielsweise Anweisungen für den Betrieb abspeichern, vorliegen. A corresponding hardware device can be present, for example, as an FPGA or ASIC device. A corresponding electronic circuit is in the 2 in the device 1 With 2 designated. In this case, one or more computing devices, such as microprocessors, can be implemented which are equipped with memory devices 5 , which, for example, store instructions for operation, are present.

Es ist nun wünschenswert, entsprechende sicherheitsrelevante Verfahren, wie kryptografische Schlüsselberechnungen oder Verschlüsselungsalgorithmen, die mit Hilfe der Hardwareeinrichtung 2 durchgeführt werden, vor Fehlerangriffen zu schützen. Dazu soll zunächst zuverlässig ein Manipulationsversuch an der Vorrichtung 1 erkannt werden. Es werden daher neben der Hardwareeinrichtung 2 viele Zwischenspeicherelemente 3 vorgesehen. Die Zwischenspeicherelemente 3 sind z.B. als Toggle-Flip-Flops betreibbar und werden in oder an der elektronischen Hardwareeinrichtung 2 vorgesehen. Dies ist in der 2 durch die verteilten Kästchen 3 angedeutet. Vorzugsweise werden 20, 50 oder auch mehr als 100 Zwischenspeicherelemente hardwaremäßig implementiert und in dem entsprechenden Chip verteilt. Bei einer FPGA-Einrichtung kann dies durch eine geeignete Beschreibungssprache, wie Verilog oder VHDL, realisiert werden. Denkbar ist auch eine dezidierte Hardwareeinrichtung 2 mit vielen Zwischenspeicherelementen bzw. Flip-Flop-Einrichtungen als integrierte Schaltung vorzusehen. It is now desirable to have corresponding security-related methods, such as cryptographic key calculations or encryption algorithms, with the aid of the hardware device 2 be carried out to protect against error attacks. For this purpose, first a reliable manipulation attempt on the device 1 be recognized. It will therefore be in addition to the hardware device 2 many cache elements 3 intended. The cache elements 3 For example, they are operable as toggle flip-flops and are in or on the electronic hardware device 2 intended. This is in the 2 through the distributed boxes 3 indicated. Preferably, 20, 50 or even more than 100 buffer elements are implemented in hardware and distributed in the corresponding chip. In an FPGA device this can be realized by a suitable description language, such as Verilog or VHDL. Also conceivable is a dedicated hardware device 2 to provide with many buffer elements or flip-flop devices as an integrated circuit.

In der 3 ist ein Ausführungsbeispiel für ein entsprechendes Zwischenspeicherelement 30 angedeutet. Das Zwischenspeicherelement 30 ist als Toggle-Flip-Flop implementiert und hat einen Datenausgang Q, einen Toggle-Eingang T und einen Setzeingang S. Die eingesetzten Zwischenspeicherelemente 3 (vgl. 2) können in wenigstens einem Betriebsmodus bei Einkoppeln einer Umschaltsignalflanke am Eingang T zwischen zwei Zwischenspeicherzuständen wechseln. Das Zwischenspeicherelement 30 bzw. das Flip-Flop 30 stellt einen Zwischenspeicherinhalt, der vereinfacht ebenfalls mit Q bezeichnet ist, an seinem Ausgang abrufbar bereit. Mit Hilfe eines Initialisierungs- oder Setzsignals I am Eingang S kann der Zwischenspeicherzustand, beispielsweise als logisch H oder L, gesetzt werden. In the 3 is an embodiment of a corresponding buffer element 30 indicated. The cache element 30 is implemented as a toggle flip-flop and has a data output Q, a toggle input T and a set input S. The buffer elements used 3 (see. 2 ) can switch between two buffer states in at least one operating mode when coupling a Umschaltsignalflanke at the input T. The cache element 30 or the flip-flop 30 provides a latch content, also simply designated Q, available at its output. With the aid of an initialization or set signal I at the input S, the intermediate memory state, for example as logical H or L, can be set.

Der Toggle-Eingang T empfängt ein Toggle- oder Umschaltsignal C. Beispielsweise erfolgt beim Einkoppeln einer steigenden Signalflanke des Umschaltsignals C ein Togglen oder Umschalten von dem ersten zum zweiten Zwischenspeicherzustand. Das heißt, das Toggle-Flip-Flop 30 ändert bei steigenden Umschaltsignalflanken seinen Zwischenspeicherzustand. Dies ist in der 6 schematisch durch die Zustände H und L angedeutet. The toggle input T receives a toggle or switching signal C. For example, when coupling in a rising signal edge of the switching signal C, a toggling or switching from the first to the second buffer state takes place. That is, the toggle flip-flop 30 changes its buffer state with rising Umschaltsignalflanken. This is in the 6 schematically indicated by the states H and L.

In der 4 ist zur Erläuterung des Betriebs des Toggle-Flip-Flops 30 ein beispielhafter Zwischenspeicherzustandsverlauf angedeutet. In der unteren Darstellung der 4 ist ein Umschaltsignal C als Rechtecksignal mit steigenden und fallenden Signalflanken angedeutet. In dem oberen Zeitdiagramm ist der jeweilige Zwischenspeicherzustand Q, der zwischen L- und H-Pegel schwankt, dargestellt. Man erkennt, dass bei dem Toggle-Flip-Flop 30 der 3 ein Zustandswechsel zwischen H und L jeweils bei den steigenden Signalflanken des Umschaltsignals erfolgt. Dies kann insbesondere asynchron realisiert werden. Denkbar sind jedoch auch getaktete synchrone Toggle-Flip-Flops. Derartige Zwischenspeicherelemente 30 sind nun vielfach in der Vorrichtung 1 verteilt. In the 4 is for explaining the operation of the toggle flip-flop 30 an exemplary cache state history indicated. In the lower illustration of the 4 a switching signal C is indicated as a rectangular signal with rising and falling signal edges. In the upper timing diagram, the respective buffer state is Q, which varies between L and H levels. It can be seen that the toggle flip-flop 30 of the 3 a state change between H and L takes place in each case at the rising signal edges of the switching signal. This can be realized in particular asynchronously. However, synonymous clocked synchronous toggle flip-flops are conceivable. Such buffer elements 30 are now many times in the device 1 distributed.

Zurückkommend zu 1 wird in einer Initialisierungsphase oder während eines Startzeitraums allen Zwischenspeicherelementen ein definierter Zwischenspeicherinhalt als Startzwischenspeicherzustand festgelegt, z.B. werden alle Zwischenspeicherinhalte auf logisch L-Pegel gesetzt. Anstelle einer Festlegung können auch alle Startzwischenspeicherzustände ausgelesen bzw. erfasst werden. Zumindest sollten die Startzwischenspeicherzustände bekannt sein. Coming back to 1 In a initialization phase or during a start period, all buffer elements are assigned a defined buffer content as start buffer state, eg, all buffer contents are set to logic low. Instead of a determination, all start buffer states can also be read out or recorded. At least the start buffer states should be known.

Anschließend erfolgt in einem Prüfzeitraum oder einer Prüfphase PZ, welche im Schritt S2 durchgeführt wird, ein vielfaches Togglen der Zwischenspeicherelemente bzw. Flip-Flops 30. Ansonsten erfolgt an den Zwischenspeicherelementen 3 keine zusätzliche Aktion, wie ein Auslesen oder Erfassen der Zustände. Während dieses Prüfzeitraums PZ führt beispielsweise die Hardwareeinrichtung 2 kryptografische Algorithmen durch. Die Hardwareeinrichtung 2 nimmt beispielsweise Rohdaten RD entgegen und liefert verschlüsselte Daten VD. Dabei werden kryptografische Schlüssel eingesetzt, die geheim zu halten sind. Subsequently, in a test period or a test phase PZ, which is carried out in step S2, a multiple Togglen the buffer elements or flip-flops 30 , Otherwise takes place at the buffer elements 3 no additional action, such as reading out or detecting the states. For example, during this test period PZ, the hardware device will result 2 cryptographic algorithms. The hardware device 2 takes, for example, raw data RD and provides encrypted data VD. This cryptographic keys are used, which are kept secret.

Während dieser sicherheitsrelevanten Berechnungen oder Verfahrensdurchführung ist sicherzustellen, dass kein Manipulationsversuch erfolgt. Ein Manipulationsversuch, beispielsweise mit EMP-Einwirkung, führt in der Regel zu einer Änderung von Speicherinhalten, wie insbesondere den Zwischenspeicherinhalten. Erfolgt nun während des Prüfzeitraums PZ im Schritt S2 ein elektromagnetischer Seitenkanalangriff, hat eines oder mehrere der Zwischenspeicherelemente nicht mehr den zu erwartenden Zwischenspeicherzustand. During these safety-relevant calculations or process execution, it must be ensured that no manipulation attempt is made. A manipulation attempt, for example with EMP action, usually leads to a change of memory contents, in particular the buffer contents. If, during the test period PZ, an electromagnetic side channel attack occurs in step S2, one or more of the intermediate memory elements no longer has the expected buffer state.

In der 5 ist ein entsprechender Seitenkanalangriff beispielhaft erläutert. In der unteren Darstellung der 5 ist eine Signalform des Umschaltsignals beispielsweise als Taktsignal C angedeutet. In der darüber dargestellten Darstellung ist der jeweilige Zwischenspeicherzustand eines Zwischenspeicherelementes mit H- und L-Pegel bezeichnet, wobei die strichgepunktete Kurve einem erwarteten Zwischenspeicherzustand Q' gemäß dem darunter dargestellten Umschaltsignal C entspricht. In the 5 a corresponding side channel attack is exemplified. In the lower illustration of the 5 is a signal form of the switching signal, for example, as a clock signal C indicated. In the representation shown above, the respective buffer state of a latch element is designated with H and L level, wherein the dot-dashed curve corresponds to an expected buffer state Q 'according to the switching signal C shown below.

Zum Zeitpunkt T_A wird ein EMP-Angriff A angenommen. Das heißt, durch den Angriff A erfolgt eine Veränderung des Zwischenspeicherzustands. Das bedeutet, dass zu einem späteren Zeitpunkt, beispielsweise nach vielfachem weiteren Togglen während des Prüfzeitraums (vgl. Schritt S2) zum Zeitpunkt T_P nicht der erwartete Prüfzwischenspeicherzeit Q' vorliegt, sondern ein L-Pegel. At time T _A , an EMP attack A is assumed. That is, by the attack A is a change in the buffer state. This means that at a later point in time, for example after multiple further toggles during the test period (see step S2), the expected test buffering time Q 'does not exist at the time T _P , but rather an L level.

Insofern erfolgt in einem Schritt S3 während einer Erkennungsphase oder eines Erkennungszeitraums EZ beim Betrieb der Vorrichtung 1 (vgl. 2) ein Vergleich der erfassten Prüfzwischenspeicherzustände mit erwarteten Prüfzwischenspeicherzuständen. Beispielsweise werden zum Initialisieren oder Starten alle Zwischenspeicherelemente 3 in denselben Zustand L gebracht. Die erwarteten Prüfzwischenspeicherzustände nach dem Prüfzeitraum PZ sind dann in Abhängigkeit von der in der Prüfphase eingekoppelten Anzahl von steigenden Umschaltsignalflanken alle H oder L. Jedenfalls wird erwartet, dass alle erfassten Prüfzwischenspeicherzustände denselben logischen Pegel H oder L haben. Wird eine Abweichung davon erkannt, ist ein Manipulationsversuch erfolgt. Insbesondere durch die räumlich verteilte Anordnung der Zwischenspeicherelemente ist es unwahrscheinlich, dass ein Angreifer mit Hilfe eines EMPs alle Zwischenspeicherelemente gleichzeitig zu einem Zustandswechsel bringt, so dass der Manipulationsversuch unerkannt bleibt. Es ist grundsätzlich nicht notwendig, in der Erkennungsphase alle einzelnen Prüfzwischenspeicherzustände jeweils mit einem erwarteten zu vergleichen. Es genügt, integral festzustellen, ob die erwarteten Prüfzwischenspeicherzustände reproduzierbar sind. Dies ist aufwandsgünstig möglich. In this respect, in a step S3 during a recognition phase or a recognition period EZ takes place in the operation of the device 1 (see. 2 ) a comparison of the captured test cache states with expected test cache states. For example, to initialize or start all the cache elements 3 brought into the same state L. The expected test buffer states after the test period PZ are then all H or L, depending on the number of rising switching signal edges coupled in the test phase. In any case, all detected test buffer states are expected to have the same logical level H or L. If a deviation is detected, a manipulation attempt has been made. In particular, due to the spatially distributed arrangement of the buffer elements, it is unlikely that an attacker using an EMP brings all the buffer elements simultaneously to a state change, so that the manipulation attempt remains undetected. In principle, it is not necessary to compare all individual test buffer memory states with an expected one during the detection phase. It is sufficient to determine integrally whether the expected test buffer states are reproducible. This is possible at low cost.

Um permanent eine Manipulationserkennung während des Betriebs der Hardwareeinrichtung 2 zu erzielen, können die Schritte S1–S3 periodisch durchgeführt werden, was mit Hilfe des gestrichelten Pfeils in 1 angedeutet ist. To permanently detect tampering during operation of the hardware device 2 Steps S1-S3 may be performed periodically, as indicated by the dashed arrow in FIG 1 is indicated.

In dem in den 1–6 erläuterten Ausführungsbeispiel sind die Zwischenspeicherelemente zwischen zwei Pegeln H und L wechselbar. Es ist auch möglich, mehrere Zustandswechsel, die zyklisch vollzogen werden, vorzusehen. Dazu ist in der 7 beispielhaft erläutert, wie ein Zwischenspeicherelement zwischen P Zuständen, die zyklisch angeordnet sind, gewechselt werden kann. Beispielsweise kann von einem ersten Speicherzustand 1 zum zweiten und jeweils durch Einkoppeln einer vorgegebenen Umschaltsignalflanke bis hin zum P-ten gewechselt werden. Im Folgenden wird jedoch von der vereinfachten Annahme ausgegangen, dass zwischen zwei logischen Pegeln H und L gewechselt werden kann. In the in the 1 - 6 explained embodiment, the buffer elements between two levels H and L are interchangeable. It is also possible to provide several state changes that are performed cyclically. This is in the 7 exemplifies how a buffer element between P states, which are arranged cyclically, can be changed. For example, from a first memory state 1 to the second and in each case by coupling a predetermined Umschaltsignalflanke up to the P-th be changed. In the following, however, the simplified assumption is assumed that it is possible to switch between two logic levels H and L.

In der 8 ist ein weiteres Ausführungsbeispiel für eine sicherheitsrelevante Vorrichtung zur Durchführung einer Variante des Verfahrens zum Betreiben angedeutet. Die 8 zeigt eine Vorrichtung 10, bei der N Zwischenspeicherelemente 3 ₁–3 _N vorgesehen werden. Es ist eine Steuereinrichtung 6 vorgesehen, die Steuersignale CT1–CT3 und das Umschaltsignal C erzeugt sowie die Durchführung eines Betriebsverfahrens veranlasst. Es ist ferner schematisch eine Hardwareeinrichtung 2 zur Durchführung von sicherheitsrelevanten Verfahren oder Berechnungen 2 angedeutet. Obgleich dies in der 8 nicht explizit dargestellt ist, können die Zwischenspeicherelemente 3 ₁–3 _N auch räumlich in oder an der Hardwareeinrichtung 2 vorgesehen sein. In the 8th is a further embodiment of a safety-relevant device for carrying out a variant of the method for Operation indicated. The 8th shows a device 10 , at the N buffer elements 3 ₁ - 3 _{N be} provided. It is a control device 6 provided, the control signals CT1 CT3 and the switching signal C generates and causes the implementation of an operating method. It is also schematically a hardware device 2 for carrying out safety-relevant procedures or calculations 2 indicated. Although this in the 8th is not shown explicitly, the cache elements 3 ₁ - 3 _N also spatially in or at the hardware device 2 be provided.

Die 9 und 10 zeigen zwei Betriebsmodi der in der 8 eingesetzten Zwischenspeicherelemente 3 ₁–3 _N. In einem ersten Betriebsmodus, wie er in der 9 angedeutet ist, sind die Zwischenspeicherelemente 3 _i als Toggle-Flip-Flops ausgeführt. D.h., wie bereits zur 3 erläutert wurde, hat das Zwischenspeicherelement 3 _i einen Toggle-Eingang T und einen Datenausgang Q, an dem der jeweilige Zwischenspeicherzustand Q_i abgreifbar ist. Durch Einkoppeln eines Signalwechsels, beispielsweise einer steigenden Umschaltsignalflanke C, schaltet der Zwischenspeicherzustand zwischen H und L. The 9 and 10 show two modes of operation in the 8th used intermediate storage elements 3 ₁ - 3 _N. In a first mode of operation, as in the 9 is indicated, the buffer elements 3 _i executed as toggle flip-flops. Ie, as already for 3 has been explained has the cache element 3 _i a toggle input T and a data output Q, at which the respective buffer state Q _{i can be} tapped. By coupling in a signal change, for example a rising switching signal edge C, the intermediate memory state switches between H and L.

In einem zweiten Betriebsmodus, wie er in der 10 angedeutet ist, arbeitet das Zwischenspeicherelement 3 _i' beispielsweise als JK-Flip-Flop. Dazu sind ein Dateneingang D, ein Takteingang CLK und ein Datenausgang Q vorgesehen. In a second operating mode, as in the 10 is indicated, the buffer element operates 3 _i 'for example as a JK flip-flop. For this purpose, a data input D, a clock input CLK and a data output Q are provided.

In dem in der 10 angedeuteten Betriebsmodus erfolgt in einem ersten Halbtakt das Einlesen eines logischen Pegels Q_i-1 am Dateneingang D. In einem zweiten darauffolgenden Halbtakt wird der am Dateneingang D eingelesene logische Pegel Q_i-1 als Zwischenspeicherzustand abgreifbar am Ausgang Q bereitgestellt. D.h., in diesem Betriebsmodus, beispielsweise JK-Flip-Flop, wie er in der 10 angedeutet ist, kann eine Schieberegisterkette aus den Zwischenspeicherelementen 3 ₁–3 _N ausgebildet werden. Dazu ist in der 8 jeweils ein steuerbarer Schalter 17 zwischen Zwischenspeicherelementen 3 ₁ und 3 ₂ und den weiteren hier nicht explizit dargestellten Zwischenspeicherelementen 3 ₃–3 _N vorgesehen. Der jeweilige steuerbare Schalter 17 wird durch ein Steuersignal CT1, welches von der Steuereinrichtung 6 geliefert wird, angesteuert. In the in the 10 indicated operating mode is carried out in a first half-clock reading a logic level Q _i-1 at the data input D. In a second subsequent half-clock the read at the data input D logic level Q _{i-1 is provided} as a latch state tapped at the output Q. That is, in this mode of operation, for example, JK flip-flop, as in the 10 is indicated, a shift register chain from the buffer elements 3 ₁ - 3 _{N be} formed. This is in the 8th one controllable switch each 17 between cache elements 3 ₁ and 3 ₂ and the other buffer elements not explicitly shown here 3 ₃ - 3 _N provided. The respective controllable switch 17 is controlled by a control signal CT1, which is provided by the control device 6 is delivered, driven.

Im Wesentlichen erfolgt der Betrieb der Vorrichtung 10, wie er in der 1 beispielhaft in dem Verfahrensablaufdiagramm angedeutet ist, nämlich mit einer Start- oder Initialisierugsphase, einer Prüfphase bzw. einem Prüfzeitraum und einer Erkennungs- oder Auswertephase. Essentially, the operation of the device takes place 10 as he is in the 1 is indicated by way of example in the process flow diagram, namely with a start or Initialisierugsphase, a test phase or a test period and a recognition or evaluation phase.

Während des Prüfzeitraums sind die steuerbaren Schalter 17 geöffnet und die Flip-Flops 3 ₁–3 _N arbeiten gemäß der 9 als Toggle-Flip-Flops (vgl. Schritt S2). During the test period, the controllable switches are 17 opened and the flip-flops 3 ₁ - 3 _N work according to the 9 as toggle flip-flops (see step S2).

In dem darauffolgenden Erkennungszeitraum im Schritt S3 werden die Flip-Flops 3 ₁–3 _N zu einer Schieberegisteranordnung 11 verschaltet. Dazu werden die Schalter 17 mit Hilfe der Steuereinrichtung 6 und dem Steuersignal CT1 geschlossen, und die Flip-Flop-Einrichtungen 3 ₁–3 ₃ in den Betriebszustand gemäß der 10 versetzt. Das Umschaltsignal C wird als Taktsignal für die Schieberegisteranordnung 10 verwendet, so dass nach N-fachem Takten am Ausgang des letzten Zwischenspeicherelementes 3 _N ein Bildmuster Q₁–Q_N, welches mit 9 bezeichnet ist, ausgelesen wurde. Gleichzeitig kann mit Hilfe des Steuersignals CT2 ein jeweiliger Startzwischenspeicherzustand durch die Schieberegisterkette geführt werden. D.h., mit Hilfe der Schieberegisteranordnung können die Verfahrensschritte S1 und S3 gleichzeitig erfolgen. In the subsequent detection period in step S3, the flip-flops 3 ₁ - 3 _N to a shift register arrangement 11 connected. These are the switches 17 with the help of the control device 6 and the control signal CT1 closed, and the flip-flop devices 3 ₁ - 3 ₃ in the operating state according to 10 added. The switching signal C is used as a clock signal for the shift register arrangement 10 used, so that after N-times clocking at the output of the last latch element 3 _N an image pattern Q ₁ -Q _N , which with 9 is called, was read out. At the same time, with the aid of the control signal CT2, a respective start buffer state can be passed through the shift register chain. That is, with the aid of the shift register arrangement, the method steps S1 and S3 can take place simultaneously.

Das als Prüfbitmuster 9 bezeichnete Bitmuster wird beispielsweise einer Zählereinrichtung 12 eingeführt, die die Anzahl von H- oder L-Zuständen zählt. Sofern kein Manipulationsversuch vorliegt, müssten alle Zwischenspeicherelemente 3 ₁–3 _n denselben logischen Zustand haben. Ist dies nicht der Fall, wird ein von N abweichender Wert durch den Zähler 12 ermittelt. Der Zähler 12 ist dabei durch ein Steuersignal CT4 mit der Steuereinrichtung 6 gekoppelt, so dass eine Auswertung des Zählerstandes erfolgen kann. Ferner ist die Steuereinrichtung 6 über ein Steuersignal CT3 mit der sicherheitsrelevanten Hardwareeinrichtung 2 gekoppelt. This as a check bit pattern 9 designated bit pattern, for example, a counter device 12 introduced, which counts the number of H or L states. If there is no manipulation attempt, all cache elements would have to 3 ₁ - 3 _{n have the} same logical state. If this is not the case, a value other than N will be entered through the counter 12 determined. The counter 12 is in this case by a control signal CT4 with the control device 6 coupled, so that an evaluation of the count can be done. Furthermore, the control device 6 via a control signal CT3 with the safety-related hardware device 2 coupled.

Die 11 zeigt ein drittes Ausführungsbeispiel für eine sicherheitsrelevante Vorrichtung zur Durchführung einer weiteren Variante eines Verfahrens zum Betreiben derselben. The 11 shows a third embodiment of a safety-relevant device for carrying out a further variant of a method for operating the same.

Die Vorrichtung 100 gemäß der 11 hat nun mehrere in Gruppen zusammengefasste Zwischenspeicherelemente. Dabei kann jede Gruppe als Schieberegisteranordnung zusammengefasst werden. In der 11 ist eine Schieberegisteranordnung, wie sie in der 8 benutzt wurde, mit 11 ₁ bezeichnet dargestellt. Die Gruppe von Zwischenspeicherelementen 3 ₁–3 _N kann jeweils als einzelne Toggle-Flip-Flops betrieben werden oder als JK-Flip-Flops zum Ausbilden der Schieberegisterkette 11 ₁. Es ist lediglich das erste Zwischenspeicherelement 3 ₁ mit den Eingängen D, CLK, T und dem Ausgang Q bezeichnet. Die übrigen Zwischenspeicherelemente können ähnlich ausgebildet sein. The device 100 according to the 11 now has several caching elements grouped together in groups. Each group can be summarized as a shift register arrangement. In the 11 is a shift register arrangement as used in the 8th was used with 11 ₁ indicated. The set of cache elements 3 ₁ - 3 _N can each be operated as individual toggle flip-flops or as JK flip-flops for forming the shift register chain 11 ₁ . It is only the first cache element 3 ₁ labeled with the inputs D, CLK, T and the output Q. The remaining buffer elements can be designed similarly.

Eine Steuereinrichtung 6 liefert Steuersignale CT, und insbesondere ein Initialisierungssignalbandtakt oder Umschaltsignal T an die Schieberegister 11 ₁–11 _p. Die p Gruppen von Zwischenspeicherelementen, welche als Schieberegister 11 ₁ und 11 _p schaltbar sind, können gleich, aber auch unterschiedlich aufgebaut werden. Es muss nicht zwingend dieselbe Anzahl von Zwischenspeicherelementen in allen Gruppen vorliegen, vorzugsweise ist die jedoch der Fall. A control device 6 provides control signals CT, and in particular an initialization signal band clock or switching signal T to the shift registers 11 ₁ - 11 _p . The p groups of latches used as shift registers 11 ₁ and 11 _p are switchable, can be the same, but also built differently. It is not absolutely necessary to have the same number of buffer elements in all groups, but this is preferably the case.

Die Steuereinrichtung 6 veranlasst in einer Initialisierungs- oder Startphase, dass die Zwischenspeicherelemente der jeweiligen Schieberegisterketten 11 ₁–11 _p in denselben Startzwischenspeicherelementzustand verbracht werden. Dazu wird beispielsweise über den Takteingang CLK getaktet bei geschlossenen Schaltern 17 in die erste Schieberegisterkette 11 ₁ in H-Pegel eingeführt. Das Taktsignal ist ist T₁ bezeichnet. The control device 6 causes in an initialization or start-up phase, that the latch elements of the respective shift register chains 11 ₁ - 11 _{p are brought} into the same start buffer element state. For this purpose, for example, via the clock input CLK clocked at closed switches 17 into the first shift register chain 11 _{1 introduced} in H level. The clock signal is designated T ₁ .

Anschließend werden die Zwischenspeicherelemente in den Betriebsmodus als Toggle-Flip-Flop umgeschaltet, so dass an den jeweiligen Toggle- oder Umschalteingang T das Toggle-Signal T als T₁’ geführt ist. Während des Prüfzeitraums bzw. der Prüfphase werden die Zwischenspeicherelement 3 ₁–3 _n vielfach getogglet. Subsequently, the buffer elements are switched to the operating mode as a toggle flip-flop, so that the toggle signal T as T ₁ 'is performed on the respective toggle or switching input. During the test period or the test phase, the buffer element 3 ₁ - 3 _n frequently toggled.

Ob nun ein Manipulationsversuch vorliegt, d.h. ob die nach dem Prüfzeitraum getoggleten Zwischenspeicherelemente 3 ₁–3 _n den jeweiligen erwarteten Prüfzwischenspeicherzustand haben oder einen manipulierten Prüfzwischenspeicherzustand, lässt sich ermitteln, indem untersucht wird, ob die als Prüfbitmuster 9 ₁–9 _p betrachteten Prüfzwischenspeicherzustände zwischen den Schieberegisteranordnungen 11 ₁–11 _p voneinander abweichen. Zum Beispiel sind p Gruppen von Zwischenspeicherelementen 3 ₁–3 _n vorgesehen, und es werden in einem Erkennungszeitraum die Hamming-Distanzen der erfassten Prüfbitmuster 9 ₁–9 _p voneinander ermittelt. Wurde während des Prüfzeitraums ein ordnungsgemäßer Betrieb der Vorrichtung 100 vollzogen, darf kein von Null verschiedener Hamming-Abstand vorliegen. Das heißt, es ist kein Manipulationsversuch zu erkennen. Unterscheiden sich die Prüfbitmuster 9 ₁–9 _p voneinander, kann in Abhängigkeit von einem ermittelten Hamming-Abstand der Prüfbitmuster zueinander ab einem gewissen Schwellwert ein Manipulationsversuch erkannt werden. Whether there is a manipulation attempt, ie whether the temporary storage elements toggled after the test period 3 ₁ - 3 _{n have} the respective expected test buffer state or a tampered test latch state, can be determined by examining whether as test bit patterns 9 ₁ - 9 _p considered test latch states between the shift register arrangements 11 ₁ - 11 _p differ from each other. For example, p are groups of cache elements 3 ₁ - 3 _n , and in a recognition period, the Hamming distances of the acquired check bit patterns become 9 ₁ - 9 _p determined from each other. Has been a proper operation of the device during the test period 100 completed, there must be no non-zero Hamming distance. That means, there is no attempt to manipulate it. The check bit patterns are different 9 ₁ - 9 _p from one another, a manipulation attempt can be detected as a function of a determined Hamming distance of the check bit patterns from one another above a certain threshold value.

Für den Fall, dass ein Manipulationsversuchs erkannt wurde, wird dann eine Warnung ausgegeben. In the event that a tampering attempt has been detected, then a warning is issued.

In der 12 ist ein Ablaufdiagramm für eine Verfahrensvariante zum Betreiben einer sicherheitsrelevanten Vorrichtung angegeben. Es kommen alle in der vorliegenden Anmeldung beschriebenen Vorrichtungen für eine solchen Betreib in Frage. In the 12 is a flowchart for a method variant for operating a safety-relevant device specified. All devices described in the present application are suitable for such an operation.

In der 12 erfolgt in einem ersten Schritt S1 eine Initialisierung von Zwischenspeicherinhalten. Beispielsweise wird, wie bereits zu den 1–11 erläutert wurde, jedes Zwischenspeicherelement in denselben Speicherzustand versetzt. Dabei können die zuvor oder auch im Folgenden erläuterten Vorrichtungen zum Einsatz kommen. In the 12 In a first step S1, an initialization of buffer contents takes place. For example, as already to the 1 - 11 has been explained, each latch element is placed in the same memory state. In this case, the previously or also explained below devices can be used.

In Schritt S21 wird der jeweilige Prüfzeitraum PZ gestartet und gleichzeitig eine kryptografische Berechnung durch eine Hardwareeinrichtung gestartet. Die kryptografische Berechnung wird im Schritt T1 vollzogen, beispielsweise durch die in den Figuren angedeutete sicherheitsrelevante Hardwareeinrichtung 2. In step S21, the respective test period PZ is started and, at the same time, a cryptographic calculation is started by a hardware device. The cryptographic calculation is performed in step T1, for example by the security-relevant hardware device indicated in the figures 2 ,

Während der kryptografischen Berechnung erfolgt im Schritt S22 das Togglen bzw. vielfache Umschalten der Zwischenspeicherzustände. Vorzugsweise erfolgt der Prüfzeitraum gleichzeitig mit dem Berechnungszeitraum für das kryptografische Ergebnis. Das kryptografische Ergebnis wird im Schritt T2 ermittelt, darf aber zu diesem Zeitpunkt noch nicht ausgegeben werden. During the cryptographic calculation, in step S22 the toggling or multiple switching of the buffer states takes place. The test period preferably takes place simultaneously with the calculation period for the cryptographic result. The cryptographic result is determined in step T2, but must not yet be output at this time.

Im Schritt S31 erfolgt die Auswertung in der Erkennungsphase, ob ein Manipulationsversuch während des Prüfzeitraums (Schritt S22) vorgelegen hat. Dies kann durch die zuvor beschriebenen Maßnahmen ermittelt werden. In step S31, the evaluation in the recognition phase is carried out as to whether there has been a manipulation attempt during the test period (step S22). This can be determined by the measures described above.

Wird im Schritt S32 ein Manipulationsversuch erkannt, d.h. die erfassten Prüfzwischenspeicherzustände haben nicht oder nur unzureichend die erwarteten Prüfzwischenspeicherzustände, wird im Schritt T3 das kryptografische Ergebnis gelöscht bzw. nicht freigegeben. Nur wenn im Schritt S32 ein Manipulationsversuch verneint wird, erfolgt im Schritt S4 die Freigabe des kryptografischen Ergebnisses aus dem Schritt T2. D.h., im Schritt T4 wird das kryptografische Ergebnis ausgegeben. Es wird insofern verhindert, dass ein Angreifer, der EMP-Angriffe durchführt, zu einem fehlerhaften kryptografischen Ergebnis gelangt, welches Rückschlüsse auf den eingesetzten kryptographischen Schlüssel zulassen könnte. If a tampering attempt is detected in step S32, i. If the detected test buffer states have not or only insufficiently the expected test buffer states, the cryptographic result is deleted or not released in step T3. Only if a manipulation attempt is denied in step S32, the release of the cryptographic result from step T2 takes place in step S4. That is, in step T4, the cryptographic result is output. It is prevented in this way that an attacker who performs EMP attacks, comes to a faulty cryptographic result, which could allow conclusions about the cryptographic key used.

In der 13 ist nun ein viertes Ausführungsbeispiel für eine sicherheitsrelevante Vorrichtung zur Durchführung einer weiteren Variante eines Betriebsverfahrens angedeutet. Die Vorrichtung 101 hat dabei zwei Hardwareeinrichtungen 2, 2', die jeweils mit vielen Zwischenspeicherelementen 3 bzw. 3' versehen sind. Eine Steuereinrichtung 6 koordiniert den Betrieb der Einrichtungen 2, 2'. Dabei kann ein Betriebsverfahren, wie es zuvor beispielsweise in der 1 oder 12 erläutert wurde, durchgeführt werden. In the 13 Now, a fourth embodiment of a safety-relevant device for carrying out a further variant of an operating method is indicated. The device 101 has two hardware devices 2 . 2 ' , each with many cache elements 3 respectively. 3 ' are provided. A control device 6 coordinates the operation of the facilities 2 . 2 ' , In this case, a method of operation, as previously, for example, in the 1 or 12 was explained.

Es ist nun so vorgesehen, dass die beiden Vorrichtungen 2, 2' abwechselnd arbeiten bzw. betrieben werden. Das bedeutet, dass bei einem sequenziellen Durchführen von einer Initialisierungsphase, Prüfphase und Erkennungsphase (vgl. Schritte S1–S3, 1) die beiden Einrichtungen 2, 2' so betrieben werden, dass während des Prüfzeitraums für die Einrichtung 2 ein Erkennungszeitraum für die Einrichtung 2' vorliegt. Dies ist in der 14 anhand eines Zeitstrahls angedeutet. It is now provided that the two devices 2 . 2 ' work alternately. This means that in the case of a sequential execution of an initialization phase, test phase and recognition phase (cf. Steps S1-S3, 1 ) the two facilities 2 . 2 ' be operated so that during the test period for the institution 2 a detection period for the device 2 ' is present. This is in the 14 indicated by a timeline.

Für die erste Hardwareeinrichtung 2 wird ein Prüfzeitraum PZ₁ vollzogen, danach ein Erkennungszeitraum EZ₁ und ein weiterer Prüfzeitraum PZ₂. Es folgen abwechselnd immer Prüfzeiträume und Erkennungszeiträume. Zeitversetzt sind darüber die Erkennungs- und Prüfzeiträume EZ₁', PZ₂' und EZ₂' für die zweite Hardwareeinrichtung 2' angedeutet. Während also im Erkennungszeitraum EZ₁' die erfassten Prüfzwischenspeicherinhalte für die Zwischenspeicherelemente 3 der ersten Hardwareeinrichtung 2 ausgewertet werden, erfolgt parallel ein Prüfzeitraum PZ₂' für die zweite Hardwareeinrichtung Z'. D.h., während der Auswertung im Zeitraum EZ₁' für die erste Hardwareeinrichtung 2 erfolgt das vielfache Togglen der Zwischenspeicherelemente 3' in der zweiten Hardwareeinrichtung 2'. For the first hardware device 2 If a test period PZ _{1 is} completed, then a detection period EZ ₁ and a further test period PZ ₂ . There are alternating test periods and detection periods. In addition, the detection and test periods EZ ₁ ', PZ ₂ ' and EZ ₂ 'for the second hardware device are time offset 2 ' indicated. Thus, while in the detection period EZ ₁ ', the detected test buffer contents for the buffer elements 3 the first hardware device 2 are evaluated in parallel, a test period PZ ₂ 'for the second hardware device Z' takes place. That is, during the evaluation in period EZ ₁ 'for the first hardware device 2 the multiple toggling of the buffer elements takes place 3 ' in the second hardware device 2 ' ,

Die Anmelderin hat nun Untersuchungen an einer Hardwareeinrichtung in der Art eines Spartan-3 FPGA-Boards von Xilinx durchgeführt. Dabei wurde beispielsweise eine wie in der 2 dargestellte Anordnung realisiert, wobei 1.000 T-Flip-Flops als Zwischenspeicherelemente 3 realisiert wurden. In einem Initialisierungsschritt S1 (vgl. 1) wurden die 1.000 T-Flip-Flops in denselben Speicherzustand verbracht. Anschließend erfolgte bei einer Takt- oder Umschaltfrequenz von 270 MHz über 30 min ein Togglen. In einem anschließenden Erkennungszeitraum (vgl. Schritt S3) wurden die 1.000 T-Flip-Flops als Schieberegister geschaltet und die vorliegenden Bitwerte ausgelesen. Bei mehreren Versuchen ergaben sich keine unterschiedlichen Bits im Schieberegister, so dass kein Manipulationsversuch erkannt wurde. Im Vergleich zu Ansätzen, bei denen nach jedem Togglen eine Erfassung von Zwischenspeicherelementinhalten erfolgt, ergibt sich eine deutlich höhere Umschaltfrequenz und damit bessere Erkennung von Manipulationsversuchen. The Applicant has now carried out investigations on a hardware device such as a Spartan-3 FPGA board from Xilinx. Here, for example, as in the 2 realized arrangement, wherein 1,000 T-flip-flops as temporary storage elements 3 were realized. In an initialization step S1 (cf. 1 ), the 1,000 T flip-flops were placed in the same memory state. Subsequently, at a cycle or switching frequency of 270 MHz, a Toggle was carried out for 30 minutes. In a subsequent detection period (see step S3), the 1,000 T flip-flops were switched as a shift register and the present bit values were read out. In several experiments, there were no different bits in the shift register, so that no manipulation attempt was detected. In comparison to approaches in which after each Togglen a detection of cache element contents is carried out, there is a much higher switching frequency and thus better detection of tampering attempts.

Obwohl die vorliegende Erfindung anhand von Ausführungsbeispielen beschrieben wurde, ist sie vielfältig modifizierbar. Die Verfahrensschritte können insbesondere mehrfach zyklisch durchgeführt werden. Abweichenden Implementierungen von Zwischenspeicherelementen sind ebenso denkbar. Although the present invention has been described with reference to embodiments, it is variously modifiable. The method steps can in particular be carried out several times cyclically. Deviating implementations of cache elements are also conceivable.

Abweichend von dem in der 13 dargestellten Ausführungsbeispiels ist es auch denkbar, lediglich zwei Anordnungen von Zwischenspeicherelementen für eine einzige Hardwareeinrichtung vorzusehen. Die beiden Anordnungen von Zwischenspeicherelementen werden dann abwechselnd in der jeweiligen Erkennungs- und Prüfphase betrieben (vgl. 14) sodass Manipulationsversuche während des Betriebs der einzelnen Hardwareeinrichtung erkannt werden können.Notwithstanding that in the 13 It is also conceivable to provide only two arrangements of buffer elements for a single hardware device. The two arrangements of buffer elements are then operated alternately in the respective detection and test phase (see. 14 ) so that manipulation attempts during operation of the individual hardware device can be detected.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

• US 8531247 B2 [0008] US 8531247 B2 [0008]
• US 8892616 B2 [0008] US 8892616 B2 [0008]
• US 8300811 B2 [0008] US 8300811 B2 [0008]
• US 9147088 B2 [0008] US 9147088 B2 [0008]
• EP 2605445 B1 [0008] EP 2605445 B1 [0008]
• EP 2870565 A1 [0008] EP 2870565 A1 [0008]
• EP 2891102 A1 [0008] EP 2891102 A1 [0008]
• US 8843761 B2 [0008] US 8843761 B2 [0008]

Claims (16)

Verfahren zum Betreiben einer Vorrichtung (1), welche insbesondere geeignet ist, ein sicherheitsrelevantes Verfahren, eine Sicherheitsanwendung und/oder eine kryptografische Berechnung durchzuführen, mit den Schritten: Bereitstellen mehrerer Zwischenspeicherelemente (3), wobei ein jeweiliges Zwischenspeicherelement (3) eingerichtet ist, einen Zwischenspeicherinhalt abrufbar bereitzustellen und in Abhängigkeit von einem Umschaltsignal (C) seinen Zwischenspeicherinhalt von einem ersten in einen zweiten Zwischenspeicherzustand (L, H) zu wechseln oder von dem zweiten in den ersten Zwischenspeicherzustand (H, L) zu wechseln; Anordnen der Zwischenspeicherelemente (3) in die oder an der Vorrichtung; Erfassen eines jeweiligen Startzwischenspeicherzustands (H, L) für jedes Zwischenspeicherelement (3); Über einen vorgebbaren Prüfzeitraum (PZ), wiederholtes Einkoppeln des Umschaltsignals (C) an die Zwischenspeicherelemente (3) derart, dass die Zwischenspeicherinhalte ihren jeweiligen aktuellen Zwischenspeicherzustand (H, L) mehrfach ändern; Bestimmen von erwarteten Prüfzwischenspeicherzuständen als Funktion der Startzwischenspeicherzustände und der Signalformen der eingekoppelten Umschaltsignale (C); Erfassen der Zwischenspeicherinhalte nach dem Prüfzeitraum (PZ) als Prüfzwischenspeicherzustände; und Erkennen eines Manipulationsversuchs an der Vorrichtung (1), falls die erfassten Prüfzwischenspeicherzustände von den erwarteten Prüfzwischenspeicherzuständen abweichen. Method for operating a device ( 1 ), which is in particular suitable for carrying out a security-relevant method, a security application and / or a cryptographic calculation, comprising the steps of providing a plurality of buffer elements ( 3 ), wherein a respective buffer element ( 3 ) is arranged to provide a buffer content retrievable and in response to a switching signal (C) to change its latch contents from a first to a second buffer state (L, H) or to change from the second to the first buffer state (H, L); Arrange the cache elements ( 3 ) in or on the device; Detecting a respective start buffer state (H, L) for each buffer element ( 3 ); Over a predefinable test period (PZ), repeated coupling of the switching signal (C) to the buffer elements ( 3 ) such that the latch contents change their respective current latch state (H, L) several times; Determining expected test latch states as a function of the start latch states and the waveforms of the coupled switch signals (C); Detecting the buffer contents after the check period (PZ) as check buffer states; and detecting a manipulation attempt on the device ( 1 ) if the detected test latch states deviate from the expected test latch states. Verfahren nach Anspruch 1, ferner umfassend den Schritt: Vergleichen der erfassten Prüfzwischenspeicherzustände mit den erwarteten Prüfzwischenspeicherzuständen. The method of claim 1, further comprising the step of: Compare the captured test cache states with the expected test cache states. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein jeweiliges Zwischenspeicherelement (3) derart eingerichtet ist, dass in Abhängigkeit von dem eingekoppelten Umschaltsignal (C) mehrere Zwischenspeicherzustände zyklisch durchlaufen werden. Method according to claim 1 or 2, characterized in that a respective buffer element ( 3 ) is set up such that, as a function of the coupled-in switching signal (C), a plurality of intermediate memory states are cycled through. Verfahren nach einem der Ansprüche 1–3, dadurch gekennzeichnet, dass jedes Zwischenspeicherelement (3) genau zwei logische Zwischenspeicherzustände (L, H) hat, zwischen denen mit Hilfe des eingekoppelten Umschaltsignals (C) gewechselt werden kann. Method according to one of claims 1-3, characterized in that each buffer element ( 3 ) has exactly two logical buffer states (L, H), between which can be changed with the aid of the coupled switching signal (C). Verfahren nach einem der Ansprüche 1–4, dadurch gekennzeichnet, dass die Zwischenspeicherelemente (3) während des Prüfzeitraums (PZ) als Flip-Flops, insbesondere als Toggle-Flip-Flops betrieben werden. Method according to one of claims 1-4, characterized in that the buffer elements ( 3 ) are operated during the test period (PZ) as flip-flops, in particular as toggle flip-flops. Verfahren nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass die Zwischenspeicherelemente (3) zum Erkennen einer Abweichung der Prüfzwischenspeicherzustände von den erwarteten Prüfzwischenspeicherzuständen als eine Schieberegisteranordnung (11) betrieben werden. Method according to one of claims 1-5, characterized in that the buffer elements ( 3 ) for detecting a deviation of the test latch states from the expected test latch states as a shift register arrangement ( 11 ) operate. Verfahren nach einem der Ansprüche 1–6, dadurch gekennzeichnet, dass die Zwischenspeicherelemente (3) in Gruppen angeordnet und verschaltet werden, wobei eine jeweilige Gruppe von Zwischenspeicherelementen als Schieberegisteranordnung (11 ₁–11 _P) betreibbar ist. Method according to one of claims 1-6, characterized in that the buffer elements ( 3 ) are arranged and interconnected in groups, a respective group of buffer elements being used as a shift register arrangement ( 11 ₁ - 11 _P ) is operable. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Prüfzwischenspeicherzustände einer Gruppe ein jeweiliges Prüfbitmuster (9 ₁–9 _N) bilden und zum Erkennen einer Abweichung der Prüfzwischenspeicherzustände von den erwarteten Prüfzwischenspeicherzuständen ein Unterschiedsmaß, insbesondere ein Hamming-Abstand, zwischen den Prüfbitmustern (9 ₁–9 _P) ermittelt wird. Method according to Claim 7, characterized in that the test buffer states of a group contain a respective check bit pattern ( 9 ₁ - 9 _N ) and for detecting a deviation of the test buffer states from the expected test buffer states a difference measure, in particular a Hamming distance, between the test bit patterns ( 9 ₁ - 9 _P ) is determined. Verfahren nach einem der Ansprüche 6–8, dadurch gekennzeichnet, dass das Umschaltsignal (C) als Taktsignal für die jeweilige Schieberegisteranordnung (11 ₁–11 _P) verwendet wird. Method according to one of claims 6-8, characterized in that the switching signal (C) as a clock signal for the respective shift register arrangement ( 11 ₁ - 11 _P ) is used. Verfahren nach einem der Ansprüche 6–9, dadurch gekennzeichnet, dass ein Auslesen der Prüfzwischenspeicherzustände aus der jeweiligen Schieberegisteranordnung (11 ₁–11 _P) und ein Einschreiben der Startzwischenspeicherzustände in die Zwischenspeicherelemente gleichzeitig der jeweiligen Schieberegisteranordnung (11 ₁–11 _P) erfolgen. Method according to one of claims 6-9, characterized in that a readout of the test latch states from the respective shift register arrangement ( 11 ₁ - 11 _P ) and writing the start buffer states into the latch elements simultaneously of the respective shift register arrangement ( 11 ₁ - 11 _P ). Verfahren nach einem der Ansprüche 1–10, dadurch gekennzeichnet, dass für jedes Zwischenspeicherelement derselbe logische Zustand als Startzwischenspeicherzustand festgelegt wird. Method according to one of claims 1-10, characterized in that the same logical state is set as the start buffer state for each latch element. Verfahren nach einem der Ansprüche 1–11, dadurch gekennzeichnet, dass die Zwischenspeicherelemente (3) räumlich in oder an der Vorrichtung verteilt werden. Method according to one of claims 1-11, characterized in that the buffer elements ( 3 ) are spatially distributed in or on the device. Verfahren nach einem der Ansprüche 1–12, dadurch gekennzeichnet, dass der Prüfzeitraum (PZ) einem Zeitraum entspricht, in dem mit Hilfe der Vorrichtung (1) eine kryptografische Berechnung durchgeführt wird. Method according to one of claims 1-12, characterized in that the test period (PZ) corresponds to a period in which by means of the device ( 1 ) a cryptographic calculation is performed. Verfahren nach einem der Ansprüche 1–13, dadurch gekennzeichnet, dass mit Hilfe der Vorrichtung (1) während des Prüfzeitraums (PZ) eine kryptografische Berechnung zum Erzeugen eines kryptografischen Ergebnisses durchgeführt wird und das kryptografische Ergebnis nur dann ausgegeben wird, falls kein Manipulationsversuch (A) während des Prüfzeitraums (PZ) erkannt wird. Method according to one of claims 1-13, characterized in that by means of the device ( 1 ) during the test period (PZ) a cryptographic calculation is performed to generate a cryptographic result and the Cryptographic result is only output if no manipulation attempt (A) during the test period (PZ) is detected. Verfahren nach einem der Ansprüche 1–14, dadurch gekennzeichnet, dass erste und zweite Zwischenspeicherelemente (3, 3’) bereitgestellt und angeordnet werden; wobei in einem ersten Prüfzeitraum (PZ₁) den ersten Zwischenspeicherelementen (3) und in einem zweiten Prüfzeitraum (PZ₂’), der dem ersten Prüfzeitraums (PZ₁) folgt, den zweiten Zwischenspeicherelementen (3’) das Umschaltsignal zum Ändern der jeweiligen Zwischenspeicherzustände wiederholt eingekoppelt werden; wobei jeweils während des zweiten Prüfzeitraums (PZ₂’) das Erfassen der Zwischenspeicherinhalte der ersten Zwischenspeicherelemente (3) als erste Prüfzwischenspeicherzustände erfolgt; wobei jeweils während eines weiteren ersten Prüfzeitraums (PZ₂) der dem zweiten Prüfzeitraums (PZ₂’) folgt, das Erfassen der Zwischenspeicherinhalte der zweiten Zwischenspeicherelemente (3’) als zweite Prüfzwischenspeicherzustände erfolgt; und wobei ein Manipulationsversuch während des ersten Prüfzeitraums (PZ₁) mit Hilfe der erfassten ersten Prüfzwischenspeicherzustände und ein Manipulationsversuch während des zweiten Prüfzeitraums (PZ₂’) mit Hilfe der erfassten zweiten Prüfzwischenspeicherzustände erkannt wird. Method according to one of claims 1-14, characterized in that first and second buffer elements ( 3 . 3 ' ) and arranged; wherein in a first test period (PZ ₁ ) the first buffer elements ( 3 ) and in a second test period (PZ ₂ '), which follows the first test period (PZ ₁ ), the second buffer elements ( 3 ' ) the switching signal for changing the respective buffer states are repeatedly coupled; wherein in each case during the second test period (PZ ₂ ') the detection of the buffer contents of the first buffer elements ( 3 ) as the first test latch states; wherein in each case during a further first test period (PZ ₂ ) that follows the second test period (PZ ₂ '), the detection of the buffer contents of the second buffer elements ( 3 ' ) takes place as second test buffer states; and wherein a manipulation attempt during the first check period (PZ ₁ ) is detected with the aid of the detected first check buffer states and a manipulation attempt during the second check period (PZ ₂ ') with the aid of the detected second check buffer states. Vorrichtung (1) mit: einer Hardwareeinrichtung (2), welche insbesondere geeignet ist, ein sicherheitsrelevantes Verfahren, eine Sicherheitsanwendung und/oder eine kryptografische Berechnung computerimplementiert durchzuführen oder eine kryptografische Anwendung festverdrahtet bereitstellt; mehreren Zwischenspeicherelementen (3), wobei ein jeweiliges Zwischenspeicherelement (3) eingerichtet ist, einen Zwischenspeicherinhalt abrufbar bereitzustellen und in Abhängigkeit von einem Umschaltsignal (C) seinen Zwischenspeicherinhalt von einem ersten in einen zweiten Zwischenspeicherzustand (L, H) zu wechseln oder von dem zweiten in den ersten Zwischenspeicherzustand (H, L) zu wechseln; und mit einer Steuereinrichtung (6), welche die Durchführung eines Verfahrens nach einem der Ansprüche 1–15 veranlasst.Contraption ( 1 ) with: a hardware device ( 2 ), which is in particular suitable for carrying out a security-relevant method, a security application and / or a cryptographic calculation in a computer-implemented manner or providing a cryptographic application in hardwired form; several buffer elements ( 3 ), wherein a respective buffer element ( 3 ) is arranged to provide a buffer content retrievable and in response to a switching signal (C) to change its latch contents from a first to a second buffer state (L, H) or to change from the second to the first buffer state (H, L); and with a control device ( 6 ), which causes the implementation of a method according to any one of claims 1-15.

Images