DE102007004301A1 - Semiconductor component i.e. film semiconductor component, or element group manufacturing method, involves forming semiconductor material with layer sequence, and arranging electrical connection area on side facing carrier layer - Google Patents

Semiconductor component i.e. film semiconductor component, or element group manufacturing method, involves forming semiconductor material with layer sequence, and arranging electrical connection area on side facing carrier layer Download PDF

Info

Publication number
DE102007004301A1
DE102007004301A1 DE102007004301A DE102007004301A DE102007004301A1 DE 102007004301 A1 DE102007004301 A1 DE 102007004301A1 DE 102007004301 A DE102007004301 A DE 102007004301A DE 102007004301 A DE102007004301 A DE 102007004301A DE 102007004301 A1 DE102007004301 A1 DE 102007004301A1
Authority
DE
Germany
Prior art keywords
layer
electrical connection
layer sequence
carrier
connection area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007004301A
Other languages
German (de)
Inventor
Siegfried Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102007004301A priority Critical patent/DE102007004301A1/en
Publication of DE102007004301A1 publication Critical patent/DE102007004301A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

The method involves forming a semiconductor material containing a layer sequence (5) on a growth substrate (1). The layer sequence is applied on a carrier layer (2), and an electrical connection area (4) is arranged on a side facing the carrier layer. Another electrical connection area is arranged on a radiation decoupling surface of the layer sequence facing the carrier layer. The connection area is electrically connected with a decouple-sided conductive strip. Independent claims are also included for the following: (1) a thin film semiconductor component (2) an element group.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements oder eines Bauelement-Verbunds, ein Dünnfilm-Halbleiterbauelement und einen Bauelement-Verbund.The The invention relates to a method for producing a semiconductor device or a device composite, a thin film semiconductor device and a component composite.

In der Offenlegungsschrift DE 100 40 448 A1 ist ein Halbleiterchip und ein Verfahren zur Herstellung von Halbleiterchips in Dünnschichttechnik beschrieben. Auf einem Substrat wird ein Schichtenverbund aus einer aktiven Schichtenfolge und einer Grundschicht angeordnet. Ferner werden dem Schichtenverbund eine Verstärkungsschicht und eine Hilfsträgerschicht hinzugefügt, die auf galvanischem Wege auf die Grundschicht aufgebracht werden, bevor das Substrat abgelöst wird. Auf der Seite des abgelösten Substrats wird zur Handhabung der aus dem Schichtenverbund gebildeten Halbleiterchips eine Folie auflaminiert.In the published patent application DE 100 40 448 A1 a semiconductor chip and a method for the production of semiconductor chips in thin-film technology is described. On a substrate, a layer composite of an active layer sequence and a base layer is arranged. Furthermore, a reinforcing layer and a subcarrier layer are added to the layer composite, which are applied by electroplating to the base layer before the substrate is peeled off. On the side of the detached substrate, a film is laminated to handle the semiconductor chips formed from the layer composite.

Ferner ist aus der Offenlegungsschrift DE 102 34 978 A1 ein obeflächenmontierbares Halbleiterbauelement mit einem Halbleiterchip und zwei externen Anschlüssen bekannt, wobei die externen Anschlüsse an einer Folie angebracht sind.Furthermore, from the published patent application DE 102 34 978 A1 a surface mount semiconductor device having a semiconductor chip and two external terminals, the external terminals being attached to a foil.

Es ist eine Aufgabe der vorliegenden Erfindung, ein vereinfachtes Verfahren zur Herstellung eines Halbleiterbauelements oder Bauelement-Verbunds anzugeben. Ferner ist es Aufgabe der vorliegenden Erfindung, ein Dünnfilm-Halbleiterbauelement und einen Bauelement-Verbund anzugeben, das beziehungsweise der auf vereinfachte Weise herstellbar ist.It An object of the present invention is a simplified method for producing a semiconductor device or device composite specify. It is another object of the present invention to provide a Thin-film semiconductor device and specify a component composite, the or the can be produced in a simplified manner.

Diese Aufgaben werden durch ein Verfahren gemäß Patentanspruch 1, ein Dünnfilm-Halbleiterbauelement gemäß Patentanspruch 30 und einen Bauelement-Verbund gemäß Patentanspruch 34 gelöst. Vorteilhafte Varianten des Verfahrens sowie Weiterbildungen des Dünnfilm-Halbleiterbauelements und des Bauelement-Verbunds sind in den abhängigen Ansprüchen angegeben.These Problems are solved by a method according to claim 1, a thin-film semiconductor device according to claim 30 and a component composite according to claim 34 solved. advantageous Variants of the method and developments of the thin-film semiconductor device and the component interconnect are given in the dependent claims.

Ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelements oder eines Bauelement-Verbunds weist folgende Schritte auf:

  • – Ausbilden einer ein Halbleitermaterial enthaltenden, zur Strahlungserzeugung geeigneten Schichtenfolge auf einem Aufwachssubstrat,
  • – Aufbringen der Schichtenfolge auf eine Trägerschicht, wobei auf einer der Trägerschicht zugewandten Seite ein erster elektrischer Anschlussbereich angeordnet ist,
  • – Aufbringen eines zweiten elektrischen Anschlussbereiches auf die Schichtenfolge.
A method according to the invention for producing a semiconductor component or a component composite comprises the following steps:
  • Forming a layer sequence containing a semiconductor material and suitable for generating radiation on a growth substrate,
  • Applying the layer sequence to a carrier layer, wherein a first electrical connection region is arranged on a side facing the carrier layer,
  • - Applying a second electrical connection area on the layer sequence.

Der zweite elektrische Anschlussbereich kann ein Bondpad und/oder eine Kontaktstruktur mit zur Stromaufweitung vorgesehenen Kontaktstegen sein. Bevorzugterweise wird der zweite elektrische Anschlussbereich auf einer der Trägerschicht abgewandten Strahlungsauskoppelfläche der Schichtenfolge angeordnet. Besonders bevorzugt wird der zweite elektrische Anschlussbereich mit mindestens einer auskoppelseitigen Leiterbahn elektrisch leitend verbunden.Of the second electrical connection region may be a bonding pad and / or a Contact structure be provided with provided for current widening contact webs. Preferably, the second electrical connection area is on one of the carrier layer arranged remote radiation output surface of the layer sequence. The second electrical connection region is particularly preferred electrically conductively connected to at least one outcoupling conductor.

Gemäß einer bevorzugten Variante des Verfahrens wird die auskoppelseitige Leiterbahn in einem Schritt zusammen mit dem zweiten elektrischen Anschlussbereich hergestellt.According to one preferred variant of the method is the outcoupling conductor in one step together with the second electrical connection area produced.

Vorteilhafterweise kann dadurch die Ausbildung der zur elektrischen Kontaktierung vorgesehenen Strukturen vereinfacht werden. Insbesondere verläuft die Leiterbahn nicht nur auf der Strahlungsauskoppelfläche, sondern erstreckt sich von der Strahlungsauskoppelfläche zur Trägerschicht. Beispielsweise wird die auskoppelseitige Leiterbahn aus einem Metall wie Au oder Ag oder einer Metallverbindung gebildet. Insbesondere wird die auskoppelseitige Leiterbahn aus dem gleichen Material wie der zweite elektrische Anschlussbereich gebildet, so dass eine gemeinsame Herstellung der Leiterbahn und des Anschlussbereichs auf einfache Weise durchgeführt werden kann.advantageously, can thereby the training provided for electrical contact Structures are simplified. In particular, the track is not only on the radiation decoupling surface, but extends from the radiation decoupling surface to Support layer. For example, the coupling-out conductor track is made of a metal such as Au or Ag or a metal compound. Especially is the decoupled conductor of the same material as the second electrical connection area is formed, so that a common Production of the conductor track and the connection area to simple Manner performed can be.

Bei einer vorteilhaften Ausgestaltung des Verfahrens wird der zweite elektrische Anschlussbereich maskenlos auf die Schichtenfolge aufgebracht. Vorteilhafterweise kommt dieses Verfahren ohne zusätzliche Hilfsmittel wie beispielsweise eine Maske in Form einer Schablone beziehungsweise zusätzliche Strukturierungsschritte aus. Alternativ kann der zweite elektrische Anschlussbereich allerdings auch entweder unter Verwendung einer Maske, etwa einer Schablone aufgedruckt oder vollflächig aufgebracht und nachfolgend mittels Photolithographie in gewünschter Weise strukturiert werden.at an advantageous embodiment of the method is the second electrical connection area maskless applied to the layer sequence. advantageously, comes this procedure without additional Aids such as a mask in the form of a template or additional structuring steps out. Alternatively, however, the second electrical connection area also using either a mask, such as a template imprinted or full surface applied and subsequently by means of photolithography in the desired Be structured.

Vorzugsweise wird das maskenlose Aufbringen mittels eines Schreibverfahrens durchgeführt, bei welchem ein Schreibstrahl über die Schichtenfolge bewegt wird. Der Schreibstrahl weist das zum Aufbringen vorgesehene Material oder Komponenten, aus denen dieses Material gebildet wird, vorzugweise in Form von flüssigen oder festen Schwebeteilchen in einem Trägergas auf. Insbesondere wird der Schreibstrahl mittels einer beweglichen Düse, die dieses Material beziehungsweise diese Komponenten enthält, erzeugt. Die Düse ist Teil einer Schreibapparatur, die ferner über ein Bilderkennungssystem zur Positionsbestimmung des einzelnen Schichtenstapels verfügt, so dass die Düse zielgenau eingesetzt werden kann. Vorteilhafterweise ist dadurch die Positionsgenauigkeit des einzelnen Schichtenstapels von untergeordneter Bedeutung.Preferably the maskless application is carried out by means of a writing process which a writing beam over the layer sequence is moved. The writing beam assigns this to Apply proposed material or components that make up this Material is formed, preferably in the form of liquid or solid suspended particles in a carrier gas. In particular, will the writing beam by means of a movable nozzle, this material or contains these components, generated. The nozzle is part of a writing apparatus, which also has an image recognition system for Positioning of the individual layer stack has, so that the nozzle can be used accurately. Advantageously, this is the positional accuracy of each layer stack of subordinate Importance.

Besonders bevorzugt wird der zweite elektrische Anschlussbereich mittels eines für beliebige geometrische Formen geeigneten Schreibverfahrens aufgebracht. Beispielsweise kann der zweite elektrische Anschlussbereich die Form einer Spirale aufweisen. Vorteilhafterweise können mittels des Schreibverfahrens Stromaufweistungsstrukturen ohne Unterbrechung geschrieben werden.Especially Preferably, the second electrical connection region by means of a for any applied geometric shapes suitable writing method. For example For example, the second electrical connection portion may be in the form of a spiral exhibit. Advantageously, can by means of the writing process, current-carrying structures without interruption to be written.

Der zweite elektrische Anschlussbereich kann alleinig aus Kontaktstegen gebildet sein, die beispielsweise die Umrisse mehrerer Rechtecke oder Quadrate darstellen. Bevorzugterweise weisen die mehreren Rechtecke oder Quadrate jeweils zumindest eine gemeinsame Seitenkante, besonders bevorzugt sogar zwei gemeinsame Seitenkanten, auf. Insbesondere können die Kontaktstege den Umriss mehrerer Quadrate und/oder Rechtecke darstellen, die jeweils einen gemeinsamen Eckpunkt aufweisen.Of the second electrical connection area can solely from contact webs be formed, for example, the outlines of several rectangles or Represent squares. Preferably, the plurality of rectangles or squares in each case at least one common side edge, particularly preferred even two common side edges, up. In particular, the Contact bars represent the outline of multiple squares and / or rectangles, each having a common corner point.

Ferner können die Kontaktstege auf einem Bondpad ausgebildet oder mit einem Bondpad verbunden werden, das bereits bei der Herstellung der Schichtenfolge hergestellt worden ist.Further can the contact webs formed on a bonding pad or with a bond pad be connected, already in the production of the layer sequence has been produced.

Alternativ kann das Bondpad zusammen mit den Kontaktstegen ausgebildet werden. Beispielsweise kann das Bondpad an einem Eckpunkt zumindest eines Rechtecks oder Quadrats, dessen Umriss durch die Kontaktstege ausgebildet wird, angeordnet werden. Insbesondere kann das Bondpad in einem gemeinsamen Eckpunkt mehrerer Quadrate und/oder Rechtecke angeordnet sein, dessen Umrisse durch die Kontaktstege ausgebildet werden.alternative The bond pad can be formed together with the contact webs. For example, the bond pad at a corner at least one Rectangles or squares whose outline is formed by the contact webs will be arranged. In particular, the bondpad in a common Corner point of several squares and / or rectangles to be arranged, whose Outlines are formed by the contact webs.

Vorzugsweise ist das Bondpad in einem Randbereich einer Strahlungsauskoppelfläche angeordnet, so dass im zentralen Bereich der Strahlungsauskoppelfläche aus dem Schichtenstapel austretende Strahlung vorteilhaft nicht in dem Bondpad absorbiert wird. Die Anordnung des Bondpads in einem Randbereich der Strahlungsauskoppelfläche ist insbesondere so zu verstehen, dass der Mittelpunkt des Bondpads einen geringeren Abstand zu zumindest einer Seitenflanke des Schichtenstapels als zum Mittelpunkt der Strahlungsauskoppelfläche aufweist. Vorteilhaft ist es durch die Anordnung des Bondpads in einem Randbereich der Strahlungsauskoppelfläche im Gegensatz zu einem Chip mit einem zentral auf der Strahlungsauskoppelfläche angeordneten Bondpad nicht erforderlich, einen Bonddraht beziehungsweise Leiterbahn über die Strahlungsauskoppelfläche zu dem Bondpad hinzuführen, wodurch eine Absorption der emittierten Strahlung auftreten würde. Insbesondere sind auf der Strahlungsauskoppelfläche mehrere mit dem Bondpad elektrisch leitend verbundene Kontaktstege angeordnet, durch welche trotz des in einen Randbereich der Strahlungsauskoppelfläche angeordneten Bondpads eine vergleichsweise homogene Stromverteilung in dem Schichtenstapel erreicht wird.Preferably the bonding pad is arranged in an edge region of a radiation decoupling surface, so that in the central area the radiation decoupling surface off The radiation exiting the layer stack is advantageously not in the Bondpad is absorbed. The arrangement of the bond pad in a peripheral area the radiation decoupling surface In particular, it should be understood that the center of the bondpad a smaller distance to at least one side edge of the layer stack has as the center of the radiation decoupling surface. Is advantageous it by the arrangement of the bonding pad in an edge region of the radiation decoupling surface in contrast to a chip with a centrally arranged on the radiation decoupling bond pad not required, a bonding wire or conductor over the radiation coupling to lead to the bondpad, whereby absorption of the emitted radiation would occur. Especially are more on the radiation decoupling surface with the bondpad arranged electrically conductive contact webs, through which despite being arranged in an edge region of the radiation decoupling surface Bondpads a comparatively homogeneous current distribution in the layer stack is reached.

Mittels des im beschriebenen Schreibverfahren verwendeten Schreibstrahls können feinlinige Strukturen, etwa mit einer Linienbreite von höchstens 25 μm erzeugt werden. Eine derartige Linienbreite ist insbesondere für die Kontatkstege und Leiterbahnen im Niedrigstrombereich geeignet.through of the writing beam used in the described writing method can Fine-line structures, for example with a line width of at most 25 microns produced become. Such a line width is especially for the Kontatkstege and tracks in the low-current range suitable.

Vorzugsweise wird der zweite elektrische Anschlussbereich aus einem Metall oder einer Metallverbindung gebildet. Insbesondere enthält der zweite elektrische Anschlussbereich Au oder Ag.Preferably is the second electrical connection area of a metal or a metal compound formed. In particular, the second contains electrical connection area Au or Ag.

Bei einer besonderen Variante des Verfahrens wird der zweite elektrische Anschlussbereich gesintert. Dies kann beispielsweise mittels Lasereinstrahlung erfolgen. Ferner kann der zweite elektrische Anschlussbereich bei Raumtemperatur aushärten oder in einem Ofen ausgebacken werden. Ebenso wird die auskoppelseitige Leiterbahn bei Herstellung mittels des Schreibverfahrens vorzugsweise gesintert beziehungsweise entsprechend dem zweiten elektrischen Anschlussbereich weiterbehandelt.at a special variant of the method is the second electrical Sintered connection area. This can be done, for example, by means of laser irradiation respectively. Furthermore, the second electrical connection region may be provided Cure room temperature or baked in an oven. Likewise, the decoupling Conductor when manufactured by means of the writing method preferably sintered or according to the second electrical Connection area further treated.

Wie bereits erwähnt, kann der zweite elektrische Anschlussbereich auch durch andere Methoden, beispielsweise unter Verwendung einer Maske, hergestellt werden. Insbesondere sind Verfahren denkbar, bei welchen der zweite elektrische Anschlussbereich aufgedruckt, aufgesprüht oder aufgesputtert wird.As already mentioned, the second electrical connection area can also be replaced by other methods, for example, using a mask. In particular, methods are conceivable in which the second electrical Connection area is printed, sprayed or sputtered on.

Bevorzugterweise wird die Schichtenfolge epitaktisch auf das Aufwachssubstrat aufgewachsen. Besonders bevorzugt wird das Aufwachssubstrat vor oder nach dem Aufbringen der Schichtenfolge auf die Trägerschicht abgelöst. Dadurch kann ein substratloses Dünnfilm-Halbleiterbauelement geringer Bauhöhe hergestellt werden.preferably, the layer sequence is epitaxially grown on the growth substrate. Especially the growth substrate is preferred before or after application the layer sequence on the carrier layer replaced. This allows a substratlosen thin-film semiconductor device low height getting produced.

Ein Dünnfilm-Halbleiterbauelement zeichnet sich insbesondere durch mindestens eines der folgenden charakteristischen Merkmale aus:

  • – an einer zu einem Trägerelement hin gewandten ersten Hauptfläche einer strahlungserzeugenden Epitaxieschichtenfolge ist vorzugsweise eine reflektierende Schicht aufgebracht oder ausgebildet, die zumindest einen Teil der in der Epitaxieschichtenfolge erzeugten elektromagnetischen Strahlung in diese zurückreflektiert;
  • – die Epitaxieschichtenfolge weist eine Dicke im Bereich von 20 μm oder weniger, insbesondere im Bereich von 10 μm auf; und
  • – die Epitaxieschichtenfolge enthält mindestens eine Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der epitaktischen Epitaxieschichtenfolge führt, d.h. sie weist ein möglichst ergodisch stochastisches Streuverhalten auf.
A thin-film semiconductor component is characterized in particular by at least one of the following characteristic features:
  • On a first main surface of a radiation-generating epitaxial layer sequence facing a carrier element, a reflective layer is preferably applied or formed which reflects back at least part of the electromagnetic radiation generated in the epitaxial layer sequence;
  • - The epitaxial layer sequence has a thickness in the range of 20 microns or less, in particular in the range of 10 microns; and
  • The epitaxial layer sequence contains at least one semiconductor layer with at least one surface which has a mixing structure which, in the ideal case, results in an approximately ergodic distribution of the light in the epitaxial epithe xieschichtenfolge leads, ie it has the most ergodisch stochastic scattering behavior.

Ein Grundprinzip eines strahlungsemittierenden Dünnschicht-Halbleiterchips ist beispielsweise in I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174-2176 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.A basic principle of a radiation-emitting thin-film semiconductor chip is, for example, in I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18 October 1993, 2174-2176 described, the disclosure of which is hereby incorporated by reference.

Bei einer besonderen Variante des Verfahrens wird die Schichtenfolge aus einem auf Nitrid-Verbindungshalbleitern basierenden Material gebildet. „Auf Nitrid-Verbindungshalbleitern basierend" bedeutet im vorliegenden Zusammenhang, dass die Epitaxie-Schichtenfolge oder zumindest eine Schicht davon ein Nitrid-III/V-Verbindungshalbleitermaterial, vorzugsweise AlnGamIn1-n-mN umfasst, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n+m ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des AlnGamIn1-n-mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.In a particular variant of the method, the layer sequence is formed from a material based on nitride compound semiconductors. "Based on nitride compound semiconductors" in the present context means that the epitaxial layer sequence or at least one layer thereof comprises a nitride III / V compound semiconductor material, preferably Al n Ga m In 1 nm N, where 0 ≦ n ≦ 1, 0 ≤ m ≤ 1 and n + m ≤ 1. In this case, this material does not necessarily have to have a mathematically exact composition according to the above formula, but rather it can have one or more dopants and additional constituents which have the characteristic physical properties of Al n Ga m In but can not change 1-nm N material substantially. For simplicity, the above formula includes only the major components of the crystal lattice (Al, Ga, in, N), even though these can be replaced in part by small amounts of other substances.

Gemäß einer bevorzugten Ausführung des Verfahrens wird die Schichtenfolge auf die Trägerschicht gelötet oder geklebt. Insbesondere kann die Schichtenfolge mittels des ersten Anschlussbereichs mit der Trägerschicht mechanisch verbunden sein. Hierbei kann der erste Anschlussbereich beispielsweise in Form einer Flüssigkeit aufgebracht werden. Alternativ kann die Schichtenfolge ohne Verbindungsmittel auf der Trägerschicht fixiert werden, beispielsweise indem eine flexible Trägerschicht nach dem Aufbringen der Schichtenfolge ausgehärtet wird, so dass sie an der Schichtenfolge haftet.According to one preferred embodiment of the method, the layer sequence on the carrier layer soldered or glued. In particular, the layer sequence by means of the first Connection area with the carrier layer be mechanically connected. Here, the first connection area for example in the form of a liquid be applied. Alternatively, the layer sequence without connecting means on the carrier layer be fixed, for example by a flexible carrier layer is hardened after application of the layer sequence, so that they at the Layer sequence adheres.

Um einen Kurzschluss zwischen zwei Schichten eines unterschiedlichen Leitfähigkeitstyps der Schichtenfolge zu vermeiden, kann die auskoppelseitige Leiterbahn zumindest teilweise auf eine Passivierungsschicht aufgebracht werden. Vorzugsweise ist die Passivierungsschicht eine auf Seitenflächen der Schichtenfolge aufgebrachte Lackschicht oder Siliziumoxidschicht. Ferner kann die Passivierungsschicht teilweise auf der Strahlungsauskoppelfläche aufgebracht sein. Um das Aufbringen der Leiterbahn zu erleichtern, kann der Hohlraum zwischen Trägerschicht und Seitenfläche mit einer Füllung nach Art einer Rampe aufgefüllt werden. Die Füllung enthält vorteilhafterweise ein Kunststoffmaterial, beispielsweise ein Epoxidharz.Around a short circuit between two layers of a different one Conductivity type of Layer sequence can be avoided, the decoupled conductor track at least partially applied to a passivation layer. Preferably, the passivation layer is one on side surfaces of Layer sequence applied lacquer layer or silicon oxide layer. Furthermore, the passivation layer may be partially applied to the radiation decoupling surface be. To facilitate the application of the track, the Cavity between carrier layer and side surface with a filling after Kind of a ramp filled up become. The filling advantageously contains a plastic material, for example an epoxy resin.

Die im Rahmen der Erfindung bevorzugter Weise verwendete Trägerschicht weist eine Dicke auf, die kleiner oder gleich 100 μm ist. Durch diese geringe Dicke kann unter anderem eine geringe Bauhöhe des fertigen Halbleiterbauelements erzielt werden. Insbesondere ist die Trägerschicht eine Folie.The Carrier layer preferably used in the context of the invention has a thickness that is less than or equal to 100 microns. By This small thickness can, inter alia, a low height of the finished Semiconductor device can be achieved. In particular, the carrier layer a slide.

Geeignete Materialien für die Trägerschicht sind Kunststoff oder Glas. Beispielsweise ist als Kunststoff ein Epoxidharz, PET (Polyethylenterephthalat) oder ein Polymer, insbesondere ein Polyimid geeignet.suitable Materials for the carrier layer are Plastic or glass. For example, as the plastic is an epoxy resin, PET (polyethylene terephthalate) or a polymer, in particular a Polyimide suitable.

Die Trägerschicht kann zur Kontaktierung des ersten elektrischen Anschlussbereichs mindestens eine trägerseitige Leiterbahn aufweisen. Vorzugsweise ist die Trägerschicht schon mit einer strukturierten Metallschicht, etwa einer Leiterbahn versehen, bevor die Schichtenfolge auf der Trägerschicht angeordnet wird. Dann fehlt lediglich der erste elektrische Anschlussbereich, der mittels des maskenlosen Schreibverfahrens oder beispielsweise mittels Aufdrucken, Aufsprühen oder Aufsputtern ausgebildet wird. Vorteilhafterweise kann die Schichtenfolge mittels des ersten elektrischen Anschlussbereichs nicht nur elektrisch angeschlossen, sondern auch mechanisch mit der Trägerschicht verbunden werden. Ebenso ist es möglich, eine Abdeckschicht, die auf einer der Trägerschicht abgewandten Seite der Schichtenfolge angeordnet werden kann, mittels des zweiten elektrischen Anschlussbereichs mit der Schichtenfolge zu verbinden.The backing can be used for contacting the first electrical connection area at least one carrier side Have conductor track. Preferably, the carrier layer is already with a structured metal layer, about a conductor track provided before the layer sequence is arranged on the carrier layer becomes. Then only the first electrical connection area is missing, by means of the maskless writing method or for example by imprinting, spraying or sputtering is formed. Advantageously, the layer sequence by means of not only electrically connected to the first electrical connection area, but also be mechanically connected to the carrier layer. It is also possible a cover layer on a side facing away from the carrier layer the layer sequence can be arranged by means of the second electrical Connection area to connect with the layer sequence.

Gemäß einer weiteren Ausgestaltung des Verfahrens wird die Schichtenfolge strukturiert, vorzugsweise derart, dass durch die Schichtenfolge eine Mehrzahl von Schichtenstapeln gebildet werden kann, welche jeweils einen ersten und zweiten elektischen Anschlussbereich aufweisen. Die so gebildeten Schichtentstapel entsprechen strahlungserzeugenden Halbleiterchips.According to one Another embodiment of the method, the layer sequence is structured, preferably such that through the layer sequence a plurality can be formed by layer stacks, each one have first and second electrical connection area. The way formed Schichtentstapel correspond to radiation-generating semiconductor chip.

Um einzelne Dünnfilm-Halbleiterbauelemente auszubilden, ist vorgesehen, die Trägerschicht entlang der Schichtenstapel zu durchtrennen.Around single thin film semiconductor devices is formed, the carrier layer along the layer stack to sever.

Ein erfindungsgemäßes Dünnfilm-Halbleiterbauelement ist gemäß dem oben beschriebenen Verfahren oder einer der genannten Varianten des Verfahrens hergestellt.One Inventive thin-film semiconductor device is according to the above described method or one of the mentioned variants of the method produced.

Das Dünnfilm-Halbleiterbauelement zeichnet sich insbesondere dadurch aus, dass es drahtlos elektrisch anschließbar ist. Anstelle eines Bonddrahtes weist das Dünnfilm-Halbleiterbauelement eine flache auskoppelseitige Leiterbahn wie oben erwähnt auf.The Thin-film semiconductor device is characterized in particular by the fact that it is wireless electric connectable is. Instead of a bonding wire, the thin-film semiconductor component has a flat outcoupling side Track as mentioned above.

Gemäß einer bevorzugten Ausführung weist das Dünnfilm-Halbleiterbauelement auf einer der Trägerschicht abgewandten Seite eine Abdeckschicht auf. Die Abdeckschicht kann beispielsweise eine Folie sein. Ein derartig gestaltetes Dünnfilm-Halbleiterbauelement kann Strahlung sowohl durch die Abdeckschicht als auch durch die Trägerschicht emittieren. Hierbei sind die ersten und zweiten Anschlussbereiche sowie die auskoppelseitigen und trägerseitigen Leiterbahnen derart ausgebildet, dass eine Strahlungsauskopplung möglich ist.According to a preferred embodiment, the thin-film semiconductor component on one of the Trä gerschicht side facing away from a cover layer. The cover layer may be, for example, a film. Such a designed thin film semiconductor device can emit radiation through both the capping layer and the carrier layer. In this case, the first and second connection regions as well as the outcoupling side and carrier-side conductor tracks are designed in such a way that radiation decoupling is possible.

Die Trägerschicht und die Abdeckschicht liefern vorzugsweise eine ausreichende Stabilität, so dass sie einen Gehäusekörper ersetzen können.The backing and the cover layer preferably provide sufficient stability so that they replace a housing body can.

Das erfindungsgemäße Verfahren ist ferner besonders dazu geeignet, einen Bauelement-Verbund herzustellen, der eine Mehrzahl von auf einer gemeinsamen Trägerschicht angeordneten Schichtenstapeln aufweist. Insbesondere werden die zweiten elektrischen Anschlussbereiche und auskoppelseitigen Leiterbahnen der Schichtenstapeln in einem kontinuierlichen Herstellungsschritt angefertigt.The inventive method is also particularly suitable for producing a component composite, the plurality of layer stacks arranged on a common carrier layer having. In particular, the second electrical connection areas and outcoupling interconnects of the layer stacks in a continuous Manufacturing step made.

Vorzugsweise ist ein gemeinsames Kontaktpad, mit welchem die auskoppelseitigen Leiterbahnen verbunden sind, auf der Trägerschicht zwischen den Schichtenstapeln aufgebracht.Preferably is a common contact pad, with which the decoupling side Conductor tracks are connected on the carrier layer between the layer stacks applied.

Ferner ist zumindest ein Teil der Schichtenstapel auf einer gemeinsamen trägerseitigen Leiterbahn angeordnet. Ein erfindungsgemäßer Bauelement-Verbund ist als Anzeigeelement, zur Beleuchtung oder zur Hinterleuchtung besonders geeignet.Further is at least part of the stack of layers on a common hostside Conductor arranged. An inventive component composite is especially as a display element, for lighting or for backlighting suitable.

Weitere Merkmale und vorteilhafte Varianten des Verfahrens sowie des Dünnfilm-Halbleiterbauelements und des Bauelement-Verbunds ergeben sich aus den im Folgenden in Verbindung mit den 1 bis 4 näher erläuterten Ausführungsbeispielen.Further features and advantageous variants of the method and of the thin-film semiconductor component and of the component combination will become apparent from the following in connection with FIGS 1 to 4 closer explained embodiments.

Es zeigen:It demonstrate:

1a bis 1f eine schematische Darstellung eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens anhand von sechs Herstellungsschritten, 1a to 1f 1 is a schematic representation of an exemplary embodiment of a method according to the invention on the basis of six production steps,

2a und 2b ein Ausführungsbeispiel eines erfindungsgemäßen Bauelement-Verbunds, 2a and 2 B an embodiment of a component composite according to the invention,

3 ein erstes Ausführungsbeispiel eines erfindungsgemäßen Dünnfilm-Halbleiterbauelements, 3 A first embodiment of a thin-film semiconductor device according to the invention,

4 ein zweites Ausführungsbeispiel eines erfindungsgemäßen Dünnfilm-Halbleiterbauelements. 4 A second embodiment of a thin-film semiconductor device according to the invention.

In den Ausführungsbeispielen sind gleiche oder gleichwirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile der Figuren, insbesondere die Größen von dargestellten Schichtdicken, sind grundsätzlich nicht als maßstabsgerecht anzusehen. Vielmehr können sie zum besseren Verständnis teilweise übertrieben groß dargestellt sein.In the embodiments are the same or equivalent ingredients, each with the same Provided with reference numerals. The illustrated components of the figures, especially the sizes of shown layer thicknesses are generally not to scale to watch. Rather, you can for a better understanding partially exaggerated shown big be.

In den 1a bis 1f ist jeweils ein Herstellungsschritt eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens dargestellt.In the 1a to 1f in each case a production step of an embodiment of a method according to the invention is shown.

Bei einem in 1a dargestellten ersten Herstellungsschritt wird eine Schichtenfolge 5 auf einem Aufwachssubstrat 1 aufgebracht. Dies kann beispielsweise durch epitaktisches Aufwachsen mehrer unterschiedlicher Schichten, die vorzugsweise einen Nitrid-Verbindungshalbleiter gemäß der oben genannten Definition enthalten, auf einem Saphir- oder SiC-Substrat erfolgen. Die so hergestellte Schichtenfolge 5 ist vorzugsweise zur Erzeugung elektromagnetischer Strahlung geeignet. Die Schichtenfolge 5 kann einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur oder eine Mehrfach-Quantentopfstruktur aufweisen.At an in 1a The first production step shown becomes a layer sequence 5 on a growth substrate 1 applied. This can be done, for example, by epitaxially growing a plurality of different layers, which preferably contain a nitride compound semiconductor as defined above, on a sapphire or SiC substrate. The layer sequence thus produced 5 is preferably suitable for generating electromagnetic radiation. The layer sequence 5 may have a conventional pn junction, a double heterostructure, a single quantum well structure, or a multiple quantum well structure.

In 1b ist ein zweiter Herstellungsschritt dargestellt, bei dem auf der Schichtenfolge 5 ein erster elektrischer Anschlussbereich 4 aufgebracht wird.In 1b a second production step is shown, in which on the layer sequence 5 a first electrical connection area 4 is applied.

Der erste elektrische Anschlussbereich 4 kann auf der Schichtenfolge 5 ganzflächig aufgebracht sein. Alternativ kann der erste elektrische Anschlussbereich 4 partiell an den Stellen, zum Beispiel durch eine Maske, aufgebracht sein, an denen später Schichtenstapel ausgebildet werden.The first electrical connection area 4 can on the layer sequence 5 be applied over the entire surface. Alternatively, the first electrical connection area 4 partially applied at the locations, for example by a mask, on which later layer stacks are formed.

Vorzugsweise enthält der erste elektrische Anschlussbereich 4 ein metallisches Material wie Ag, Al oder Au, das beispielsweise aufgedampft wird. Weiterhin können Schichten mit integrierten elektrischen Kontakten und verschiedenen Dielektrizitätskonstanten, die einen Bragg-Spiegel bilden, auf der Schichtenfolge 5 angeordnet werden.The first electrical connection region preferably contains 4 a metallic material such as Ag, Al or Au, which is vapor-deposited, for example. Furthermore, layers with integrated electrical contacts and different dielectric constants, which form a Bragg mirror, can be present on the layer sequence 5 to be ordered.

Der erste elektrische Anschlussbereich 4 kann bei einem späteren Bauelement gleichzeitig einen rückseitigen elektrischen Kontakt bilden.The first electrical connection area 4 can simultaneously form a rear electrical contact in a later device.

Bei einem in 1c dargestellten dritten Herstellungsschritt wird die Schichtenfolge 5 auf einer Trägerschicht 2 angeordnet. Die Dicke der Trägerschicht 2 wird vorzugsweise kleiner oder gleich 100 μm gewählt. Insbesondere enthält die Trägerschicht ein transparentes Material, beispielsweise Glas.At an in 1c the third production step shown is the layer sequence 5 on a carrier layer 2 arranged. The thickness of the carrier layer 2 is preferably chosen less than or equal to 100 microns. In particular, the carrier layer contains a transparent material, for example glass.

In 1d ist ein vierter Herstellungsschritt dargestellt, bei dem das Aufwachssubstrat 1 abgelöst wird. Die Ablösung kann mittels eines Laserablöseverfahrens erfolgen, wie es beispielsweise aus der WO 98/14986 bekannt ist, deren Inhalt hiermit durch Rückbezug aufgenommen wird. Alternativ kann die Ablösung durch Ätzen oder ein sonstiges geeignetes Abhebeverfahren erfolgen.In 1d a fourth manufacturing step is shown in which the growth substrate 1 is replaced. The detachment can be done by means of a laser stripping process, as for example from the WO 98/14986 is known, the content of which is hereby incorporated by reference. Alternatively, the delamination can be done by etching or other suitable lift-off method.

Im Wesentlichen wird bei einem Laserablöseverfahren durch das Aufwachssubstrat 1 hindurch eine Grenzfläche zwischen dem Aufwachssubstrat 1 und der Schichtenfolge 5 mit elektromagnetischer Strahlung, vorzugsweise Laserstrahlung, bestrahlt, so dass an der Grenzfläche durch Absorption der Strahlung eine Materialzersetzung stattfindet. Dadurch lassen sich das Aufwachssubstrat 1 und die Schichtenfolge 5 im Wesentlichen zerstörungsfrei voneinander trennen. Somit kann das Aufwachssubstrat 1 weiter verwendet werden.Essentially, in a laser stripping process by the growth substrate 1 through an interface between the growth substrate 1 and the layer sequence 5 with electromagnetic radiation, preferably laser radiation, irradiated, so that takes place at the interface by absorption of the radiation, a material decomposition. This allows the growth substrate 1 and the layer sequence 5 essentially separate non-destructively. Thus, the growth substrate 1 continue to be used.

Bei einem in 1e dargestellten fünften Herstellungsschritt wird die Schichtenfolge 5 zusammen mit dem ersten elektrischen Anschlussbereich 4 auf der Trägerschicht 2 strukturiert. Dies erfolgt beispielsweise durch nasschemisches Ätzen oder Trockenätzen. Alternativ kann dieser Schritt bereits nach dem im Zusammenhang mit 1b beschriebenen Herstellungsschritt durchgeführt werden. Dies kann ebenfalls durch Ätzen, beispielsweise durch Plasmaätzen, erfolgen.At an in 1e The fifth production step shown is the layer sequence 5 together with the first electrical connection area 4 on the carrier layer 2 structured. This is done, for example, by wet chemical etching or dry etching. Alternatively, this step may already be after 1b described manufacturing step can be performed. This can also be done by etching, for example by plasma etching.

In 1f ist ein sechster Herstellungsschritt dargestellt, bei dem auf die Schichtenfolge 5 ein zweiter elektrischer Anschlussbereich 6 maskenlos aufgebracht wird. Dieser Schritt wird mittels des weiter oben erwähnten Schreibverfahrens durchgeführt, wobei mittels einer Düse 12 ein Schreibstrahl 13 erzeugt wird, der eine für den zweiten elektrischen Anschlussbereich 6 gewünschte Struktur auf die Schichtenfolge 5 schreibt. Der Schreibstrahl 13 enthält das für den zweiten elektrischen Anschlussbereich 6 vorgesehene Material vorzugsweise in Form von flüssigen oder festen Schwebeteilchen in einem Trägergas.In 1f a sixth production step is shown, in which the layer sequence 5 a second electrical connection area 6 is applied maskless. This step is carried out by means of the above-mentioned writing method, wherein by means of a nozzle 12 a writing beam 13 is generated, the one for the second electrical connection area 6 desired structure on the layer sequence 5 writes. The writing beam 13 contains this for the second electrical connection area 6 provided material preferably in the form of liquid or solid suspended particles in a carrier gas.

Weiterhin wird eine auskoppelseitige Leiterbahn 9, die mit dem zweiten elektrischen Anschlussbereich 6 elektrisch leitend verbunden ist, vorzugsweise maskenlos mittels des genannten Verfahrens aufgebracht. Zwischen der auskoppelseitige Leiterbahn 9 und der Schichtenfolge 5 beziehungsweise dem ersten elektrischen Anschlussbereich 4 ist eine Passivierungsschicht 7 zur elektrischen Isolierung angeordnet. Diese ist beispielsweise aus einem Lack oder Siliziumoxid gebildet.Furthermore, a decoupled conductor track 9 connected to the second electrical connection area 6 is electrically connected, preferably applied maskless by means of said method. Between the decoupled conductor track 9 and the layer sequence 5 or the first electrical connection area 4 is a passivation layer 7 arranged for electrical insulation. This is formed for example of a paint or silica.

Ein Schichtenstapel 8 umfasst den ersten elektrischen Anschlussbereich 4, die Schichtenfolge 5, den zweiten elektrischen Anschlussbereich 6 und die Passivierungsschicht 7.A layer stack 8th includes the first electrical connection area 4 , the layer sequence 5 , the second electrical connection area 6 and the passivation layer 7 ,

Die Trägerschicht 2 kann entlang einer Trennebene 11 durchtrennt werden. Dadurch entstehen einzelne Dünnfilm-Halbleiterbauelemente 10, die einzeln in einem Gehäusekörper eingebaut werden können.The carrier layer 2 can along a dividing plane 11 be severed. This results in individual thin-film semiconductor components 10 , which can be installed individually in a housing body.

Es kann ein weiterer Herstellungsschritt hinzukommen, bei dem auf den Schichtenstapeln 8 auf der der Trägerschicht 2 gegenüberliegenden Seite eine flexible Abdeckschicht aufgebracht wird, die insbesondere strahlformende Eigenschaften aufweisen kann.It may be added a further manufacturing step, in which on the layer stacks 8th on the carrier layer 2 opposite side a flexible cover layer is applied, which may have in particular beam-forming properties.

Es sei darauf hingewiesen, dass das erfindungsgemäße Verfahren nicht auf die gemäß der Ausführungsform angegebene Reihenfolge festgelegt ist.It It should be noted that the inventive method not on the according to the embodiment specified order is specified.

In den 2a und 2b ist ein Bauelement-Verbund 14 dargestellt, der vorzugsweise entsprechend dem im Zusammenhang mit den 1a bis 1f beschriebenen Verfahren hergestellt wird. Jedoch entfällt ein wie in 1f angedeuteter Vereinzelungsschritt entlang der Trennebene 11. Vielmehr verbleiben die Schichtenstapel 8 auf der gemeinsamen Trägerschicht 2. Der in 2a in Draufsicht dargestellte Bauelement-Verbund 14 ist in 2b in einer Schnittansicht entlang der Linie AA' dargestellt.In the 2a and 2 B is a component composite 14 shown, preferably in accordance with that in connection with the 1a to 1f described method is produced. However, as in 1f indicated singulation step along the parting line 11 , Rather, the layer stacks remain 8th on the common carrier layer 2 , The in 2a shown in plan view component composite 14 is in 2 B in a sectional view along the line AA 'shown.

Mit Vorteil sind auf der Trägerschicht 2 trägerseitige Leiterbahnen 3 angeordnet, die einen rückseitigen Kontakt für die Schichtenstapel 8 bilden. Insbesondere sind die trägerseitigen Leiterbahnen 3 zeilenförmig angeordnet, so dass sich bei einer regelmäßigen Anordnung mehrer Schichtenstapel 8 auf jeder trägerseitigen Leiterbahn 3 insgesamt eine matrixförmige Anordnung der Schichtenstapel 8 ergibt. Ein derartiger Bauelement-Verbund 14 ist als Anzeigeelement oder zur Beleuchtung oder Hinterleuchtung besonders geeignet.With advantage are on the carrier layer 2 carrier-side conductor tracks 3 arranged, which has a back contact for the layer stacks 8th form. In particular, the carrier-side conductor tracks 3 arranged in a line, so that in a regular arrangement of several layers stack 8th on each carrier-side trace 3 overall a matrix-shaped arrangement of the layer stacks 8th results. Such a component composite 14 is particularly suitable as a display element or for lighting or backlighting.

Die trägerseitigen Leiterbahnen 3 können auf die Trägerschicht 2, die beispielsweise eine Glasfolie ist, aufgebracht werden, bevor die Trägerschicht 2 auf der Schichtenfolge angeordnet wird.The carrier-side conductor tracks 3 can on the carrier layer 2 , which is, for example, a glass sheet, be applied before the carrier layer 2 is arranged on the layer sequence.

Die zeilenförmig angeordneten trägerseitigen Leiterbahnen 3 können mittels einer spaltenförmig angeordneten trägerseitigen Leiterbahn 3 miteinander elektrisch leitend verbunden sein. Dadurch ist eine einfache rückseitige Kontaktierung einer Mehrzahl von Schichtenstapeln 8 möglich.The line-shaped carrier-side conductor tracks 3 can by means of a column-shaped carrier-side conductor track 3 be electrically connected to each other. This results in a simple back contacting of a plurality of layer stacks 8th possible.

Die auskoppelseitigen Leiterbahnen 9, welche die Schichtenstapel 8 mit einem Kontaktpad 15 verbinden, werden vorzugsweise in einem kontinuierlichen Schreibschritt zusammen mit den zweiten elektrischen Anschlussbereichen 6 und den Kontaktpads 15 maskenlos, wie oben beschrieben, aufgebracht. Entsprechend den trägerseitigen Leiterbahnen 3 können die Kontaktpads 15 zumindest teilweise zeilenförmig angeordnet sein, wobei ein spaltenförmig angeordnetes Kontaktpad 15 die zeilenförmig angeordneten Kontaktpads 15 miteinander verbindet, so dass auch vorderseitig eine einfache Kontaktierung einer Mehrzahl von Schichtenstapeln 8 möglich ist.The decoupling conductor tracks 9 which the stacks of layers 8th with a contact pad 15 are preferably in a continuous writing step together with the second electrical connection areas 6 and the contact pads 15 maskless, as described above, applied. According to the carrier-side conductor tracks 3 can the contact pads 15 be at least partially arranged in rows, with a split shaped contact pad 15 the line-shaped contact pads 15 connects to each other, so that the front side a simple contacting a plurality of layer stacks 8th is possible.

In den 3 und 4 sind Dünnfilm-Bauelemente 10 dargestellt, deren zweite elektrische Anschlussbereiche 6 unterschiedliche geometrische Formen aufweisen, die mittels des maskenlosen Schreibverfahrens auf einfache Weise hergestellt werden können.In the 3 and 4 are thin-film devices 10 shown, the second electrical connection areas 6 have different geometric shapes that can be easily produced by the maskless writing method.

Der in 3 dargestellte zweite elektrische Anschlussbereich 6 weist ein Bondpad 6a und Kontaktstege 6b auf. Die Kontaktstege 6b bilden die Umrisse mehrerer Quadrate. Die Quadrate weisen zwei gemeinsame Seitenkanten und einen gemeinsamen Eckpunkt auf. Das Bondpad 6a ist an dem gemeinsamen Eckpunkt angeordnet. Weiterhin ist das Bondpad 6a in einem Randbereich einer Strahlungsauskoppelfläche 16 angeordnet, so dass im zentralen Bereich der Strahlungsauskoppelfläche 16 aus dem Schichtenstapel austretende Strahlung vorteilhaft nicht in dem Bondpad 6a absorbiert wird. Durch die mit dem Bondpad 6a elektrisch leitend verbundenen Kontaktstege 6b ist trotz des im Randbereich der Strahlungsauskoppelfläche 16 angeordneten Bondpads 6a eine vergleichsweise homogene Stromverteilung in dem Schichtenstapel erzielbar.The in 3 illustrated second electrical connection area 6 has a bondpad 6a and contact bridges 6b on. The contact bridges 6b form the outlines of several squares. The squares have two common side edges and a common vertex. The bondpad 6a is arranged at the common vertex. Furthermore, the bondpad 6a in an edge region of a radiation decoupling surface 16 arranged so that in the central region of the radiation decoupling surface 16 Advantageously, radiation emerging from the stack of layers does not occur in the bonding pad 6a is absorbed. By the one with the bondpad 6a electrically connected contact webs 6b is despite the in the edge region of the radiation output surface 16 arranged bondpads 6a a comparatively homogeneous current distribution in the layer stack can be achieved.

Das Bondpad 6a ist mittels der auskoppelseitigen Leiterbahn 9 mit dem Kontaktpad 15 elektrisch leitend verbunden.The bondpad 6a is by means of the decoupling conductor track 9 with the contact pad 15 electrically connected.

Der in 4 dargestellte elektrische Anschlussbereich 6 ist spiralförmig ausgebildet, so dass auch bei dieser Ausführungsform eine vergleichsweise homogene Stromverteilung erzielt werden kann. Ein Bondpad ist hierbei nicht vorgesehen. Vielmehr geht der zweite elektrische Anschlussbereich 6 direkt in die auskoppelseitige Leiterbahn 9 über, die auf dem Kontaktpad 15 endet.The in 4 illustrated electrical connection area 6 is formed spirally, so that even in this embodiment, a comparatively homogeneous current distribution can be achieved. A bondpad is not provided here. Rather, the second electrical connection area goes 6 directly into the decoupling conductor track 9 over that on the contact pad 15 ends.

Bei den in den 3 und 4 dargestellten Dünnfilm-Bauelementen 10 können der zweite elektrische Anschlussbereich 6, die auskoppelseitige Leiterbahn 9 und das Kontaktpad 15 in einem kontinuierlichen Schreibschritt aufgebracht werden.In the in the 3 and 4 shown thin-film components 10 can the second electrical connection area 6 , the decoupled conductor track 9 and the contact pad 15 be applied in a continuous writing step.

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The The invention is not by the description based on the embodiments limited. Much more For example, the invention includes every novel feature as well as every combination of features, in particular any combination of features in the claims includes, even if this feature or this combination itself not explicitly stated in the patent claims or exemplary embodiments is.

Claims (36)

Verfahren zur Herstellung eines Halbleiterbauelements (10) oder eines Bauelement-Verbunds (14) mit den Schritten: – Ausbilden einer ein Halbleitermaterial enthaltenden, zur Strahlungserzeugung geeigneten Schichtenfolge (5) auf einem Aufwachssubstrat (1), – Aufbringen der Schichtenfolge (5) auf eine Trägerschicht (2), wobei auf einer der Trägerschicht (2) zugewandten Seite ein erster elektrischer Anschlussbereich (4) angeordnet ist, – Aufbringen eines zweiten elektrischen Anschlussbereiches (6) auf die Schichtenfolge (5).Method for producing a semiconductor component ( 10 ) or a component network ( 14 ) comprising the steps of: forming a layer sequence containing a semiconductor material for generating radiation ( 5 ) on a growth substrate ( 1 ), - applying the layer sequence ( 5 ) on a carrier layer ( 2 ), wherein on one of the carrier layer ( 2 ) side facing a first electrical connection area ( 4 ), - applying a second electrical connection region ( 6 ) on the layer sequence ( 5 ). Verfahren nach Anspruch 1, wobei der zweite elektrische Anschlussbereich (6) auf einer der Trägerschicht (2) abgewandten Strahlungsauskoppelfläche (16) der Schichtenfolge (5) angeordnet wird.Method according to claim 1, wherein the second electrical connection region ( 6 ) on one of the carrier layer ( 2 ) remote radiation output surface ( 16 ) of the layer sequence ( 5 ) is arranged. Verfahren nach Anspruch 2, wobei der zweite elektrische Anschlussbereich (6) mit mindestens einer auskoppelseitigen Leiterbahn (9) elektrisch leitend verbunden wird.Method according to claim 2, wherein the second electrical connection region ( 6 ) with at least one outcoupling conductor track ( 9 ) is electrically connected. Verfahren nach Anspruch 3, wobei die auskoppelseitige Leiterbahn (9) in einem Schritt zusammen mit dem zweiten elektrischen Anschlussbereich (6) hergestellt wird.Method according to claim 3, wherein the outcoupling conductor track ( 9 ) in one step together with the second electrical connection area ( 6 ) will be produced. Verfahren nach Anspruch 3 oder 4, wobei sich die auskoppelseitige Leiterbahn (9) von der Strahlungsauskoppelfläche (16) zur Trägerschicht (2) erstreckt.Method according to claim 3 or 4, wherein the outcoupling-side conductor track ( 9 ) from the radiation decoupling surface ( 16 ) to the carrier layer ( 2 ). Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite elektrische Anschlussbereich (6) maskenlos auf die Schichtenfolge (5) aufgebracht wird.Method according to one of the preceding claims, wherein the second electrical connection region ( 6 ) maskless on the layer sequence ( 5 ) is applied. Verfahren nach Anspruch 6, wobei der zweite elektrische Anschlussbereich (6) mittels eines für beliebige geometrische Formen geeigneten Schreibverfahrens aufgebracht wird.Method according to claim 6, wherein the second electrical connection region ( 6 ) is applied by means of a suitable for any geometric shapes writing method. Verfahren nach Anspruch 7, wobei das maskenlose Aufbringen mittels des Schreibverfahrens durchgeführt wird, bei welchem ein Schreibstrahl (13) über die Schichtenfolge (5) bewegt wird.Method according to claim 7, wherein the maskless application is carried out by means of the writing method, in which a writing beam ( 13 ) over the layer sequence ( 5 ) is moved. Verfahren nach Anspruch 8, wobei der Schreibstrahl (13) Strukturen einer Linienbreite von höchstens 25 μm erzeugt.Method according to claim 8, wherein the writing beam ( 13 ) Structures of a line width of at most 25 microns produced. Verfahren nach einem der Ansprüche 6 bis 9, wobei der zweite elektrische Anschlussbereich (6) gesintert wird.Method according to one of claims 6 to 9, wherein the second electrical connection area ( 6 ) is sintered. Verfahren nach einem der Ansprüche 1 bis 5, wobei der zweite elektrische Anschlussbereich (6) mittels einer Maske ausgebildet wird.Method according to one of claims 1 to 5, wherein the second electrical connection area ( 6 ) is formed by means of a mask. Verfahren nach Anspruch 11, wobei der zweite elektrische Anschlussbereich (6) aufgedruckt, aufgesprüht oder aufgesputtert wird.The method of claim 11, wherein the second electrical connection region ( 6 ) is printed, sprayed or sputtered on. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Schichtenfolge (5) epitaktisch auf das Aufwachssubstrat (1) aufgewachsen wird.Method according to one of the preceding claims, wherein the layer sequence ( 5 ) epitaxially on the growth substrate ( 1 ) is grown up. Verfahren nach Anspruch 13, wobei das Aufwachssubstrat (1) vor oder nach dem Aufbringen der Schichtenfolge (5) auf die Trägerschicht (2) abgelöst wird.The method of claim 13, wherein the growth substrate ( 1 ) before or after application of the layer sequence ( 5 ) on the carrier layer ( 2 ) is replaced. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Schichtenfolge (5) aus einem auf Nitrid-Verbindungshalbleitern basierenden Material gebildet wird.Method according to one of the preceding claims, wherein the layer sequence ( 5 ) is formed of a nitride compound semiconductor-based material. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Schichtenfolge (5) auf die Trägerschicht (2) gelötet oder geklebt wird.Method according to one of the preceding claims, wherein the layer sequence ( 5 ) on the carrier layer ( 2 ) is soldered or glued. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite elektrische Anschlussbereich (6) aus einem Metall oder einer Metallverbindung gebildet wird.Method according to one of the preceding claims, wherein the second electrical connection region ( 6 ) is formed of a metal or a metal compound. Verfahren nach Anspruch 17, wobei der zweite elektrische Anschlussbereich (6) Au oder Ag enthält.The method of claim 17, wherein the second electrical connection region ( 6 ) Contains Au or Ag. Verfahren nach einem der Ansprüche 3 bis 18, wobei die auskoppelseitige Leiterbahn (9) aus einem Metall oder einer Metallverbindung gebildet wird.Method according to one of claims 3 to 18, wherein the outcoupling conductor track ( 9 ) is formed of a metal or a metal compound. Verfahren nach Anspruch 19, wobei die auskoppelseitige Leiterbahn (9) Au oder Ag enthält.The method of claim 19, wherein the outcoupling conductor track ( 9 ) Contains Au or Ag. Verfahren nach einem der Ansprüche 3 bis 20, wobei die auskoppelseitige Leiterbahn (9) zumindest teilweise auf einer Passivierungsschicht (7) aufgebracht wird.Method according to one of claims 3 to 20, wherein the outcoupling conductor track ( 9 ) at least partially on a passivation layer ( 7 ) is applied. Verfahren nach Anspruch 21, wobei die Passivierungsschicht (7) eine auf die Schichtenfolge (5) aufgebrachte Lackschicht oder Siliziumoxidschicht ist.The method of claim 21, wherein the passivation layer ( 7 ) one on the layer sequence ( 5 ) is applied lacquer layer or silicon oxide layer. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Trägerschicht (2) eine Dicke aufweist, die kleiner oder gleich 100 μm ist.Method according to one of the preceding claims, wherein the carrier layer ( 2 ) has a thickness which is less than or equal to 100 microns. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Trägerschicht (2) eine Folie ist.Method according to one of the preceding claims, wherein the carrier layer ( 2 ) is a foil. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Trägerschicht (2) zur Kontaktierung des ersten elektrischen Anschlussbereichs (4) mindestens eine trägerseitige Leiterbahn (3) aufweist.Method according to one of the preceding claims, wherein the carrier layer ( 2 ) for contacting the first electrical connection area ( 4 ) at least one carrier-side conductor track ( 3 ) having. Verfahren nach Anspruch 25, wobei die trägerseitige Leiterbahn (3) maskenlos auf die Trägerschicht (2) aufgebracht wird.The method of claim 25, wherein the carrier-side conductor track ( 3 ) maskless on the carrier layer ( 2 ) is applied. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Schichtenfolge (5) strukturiert wird.Method according to one of the preceding claims, wherein the layer sequence ( 5 ) is structured. Verfahren nach Anspruch 27, wobei durch die strukturierte Schichtenfolge (5) eine Mehrzahl von Schichtenstapeln (8) gebildet wird, die jeweils einen ersten elektrischen Anschlussbereich (4) und einen zweiten elektrischen Anschlussbereich (6) aufweisen.The method of claim 27, wherein the structured layer sequence ( 5 ) a plurality of layer stacks ( 8th ) is formed, each having a first electrical connection area ( 4 ) and a second electrical connection area ( 6 ) exhibit. Verfahren nach Anspruch 28, wobei die Trägerschicht (2) entlang der Schichtenstapel (8) durchtrennt wird.A method according to claim 28, wherein the carrier layer ( 2 ) along the layer stacks ( 8th ) is severed. Dünnfilm-Halbleiterbauelement (10), das gemäß einem Verfahren nach einem der Ansprüche 1 bis 29 hergestellt ist.Thin-film semiconductor device ( 10 ) prepared according to a method according to any one of claims 1 to 29. Dünnfilm-Halbleiterbauelement (10) nach Anspruch 30, das drahtlos elektrisch anschließbar ist.Thin-film semiconductor device ( 10 ) according to claim 30, which is electrically connectable wirelessly. Dünnfilm-Halbleiterbauelement (10) nach Anspruch 30 oder 31, das auf einer der Trägerschicht (2) abgewandten Seite eine Abdeckschicht aufweist.Thin-film semiconductor device ( 10 ) according to claim 30 or 31, on one of the carrier layer ( 2 ) facing away from a cover layer. Dünnfilm-Halbleiterbauelement (10) nach Anspruch 32, wobei die Abdeckschicht eine Folie ist.Thin-film semiconductor device ( 10 ) according to claim 32, wherein the cover layer is a film. Bauelement-Verbund (14), der gemäß einem Verfahren nach einem der Ansprüche 1 bis 28, hergestellt ist.Component composite ( 14 ) prepared according to a method according to any one of claims 1 to 28. Bauelement-Verbund (14) nach Anspruch 34, wobei ein gemeinsames Kontaktpad (15) für einen auskoppelseitigen elektrischen Kontakt der Schichtenstapel (8) auf der Trägerschicht (2) zwischen den Schichtenstapeln (8) aufgebracht ist.Component composite ( 14 ) according to claim 34, wherein a common contact pad ( 15 ) for an outcoupling-side electrical contact of the layer stacks ( 8th ) on the carrier layer ( 2 ) between the layer stacks ( 8th ) is applied. Bauelement-Verbund (14) nach Anspruch 34 oder 35 und einem Verfahren gemäß Anspruch 25 oder einem auf Anspruch 25 rückbezogenen Anspruch, wobei zumindest ein Teil der Schichtenstapel (8) auf einer gemeinsamen trägerseitigen Leiterbahn (3) angeordnet sind.Component composite ( 14 ) according to claim 34 or 35 and a method according to claim 25 or claim dependent on claim 25, wherein at least a part of the layer stacks ( 8th ) on a common carrier-side conductor track ( 3 ) are arranged.
DE102007004301A 2006-08-04 2007-01-29 Semiconductor component i.e. film semiconductor component, or element group manufacturing method, involves forming semiconductor material with layer sequence, and arranging electrical connection area on side facing carrier layer Withdrawn DE102007004301A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007004301A DE102007004301A1 (en) 2006-08-04 2007-01-29 Semiconductor component i.e. film semiconductor component, or element group manufacturing method, involves forming semiconductor material with layer sequence, and arranging electrical connection area on side facing carrier layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006036619 2006-08-04
DE102006036619.0 2006-08-04
DE102007004301A DE102007004301A1 (en) 2006-08-04 2007-01-29 Semiconductor component i.e. film semiconductor component, or element group manufacturing method, involves forming semiconductor material with layer sequence, and arranging electrical connection area on side facing carrier layer

Publications (1)

Publication Number Publication Date
DE102007004301A1 true DE102007004301A1 (en) 2008-02-07

Family

ID=38885077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007004301A Withdrawn DE102007004301A1 (en) 2006-08-04 2007-01-29 Semiconductor component i.e. film semiconductor component, or element group manufacturing method, involves forming semiconductor material with layer sequence, and arranging electrical connection area on side facing carrier layer

Country Status (1)

Country Link
DE (1) DE102007004301A1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058147B2 (en) 2005-08-05 2011-11-15 Osram Opto Semiconductors Gmbh Method for producing semiconductor components and thin-film semiconductor component
US8461601B2 (en) 2007-06-29 2013-06-11 Osram Opto Semiconductors Gmbh Method for producing a plurality of optoelectronic devices, and optoelectronic device
US8476667B2 (en) 2007-12-20 2013-07-02 Osram Opto Semiconductors Gmbh Optoelectronic component
US8564007B2 (en) 2007-01-31 2013-10-22 Osram Opto Semiconductors Gmbh Semiconductor component comprising an optically active layer, arrangement comprising a multiplicity of optically active layers and method for producing a semiconductor component
US8872330B2 (en) 2006-08-04 2014-10-28 Osram Opto Semiconductors Gmbh Thin-film semiconductor component and component assembly
US9142720B2 (en) 2007-01-29 2015-09-22 Osram Opto Semiconductors Gmbh Thin-film light emitting diode chip and method for producing a thin-film light emitting diode chip
EP2319099B1 (en) * 2008-09-03 2019-03-13 OSRAM Opto Semiconductors GmbH Optoelectronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049382A (en) * 1998-07-27 2000-02-18 Matsushita Electron Corp Semiconductor light-emitting device and its manufacture
DE10040448A1 (en) * 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Semiconductor chip and method for its production
DE10339985A1 (en) * 2003-08-29 2005-03-31 Osram Opto Semiconductors Gmbh Optoelectronic component used as a light emitting diode comprises a semiconductor chip with a contact surface connected to a conducting transparent layer of a connecting region of the support body
DE102005055293A1 (en) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips and thin-film semiconductor chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049382A (en) * 1998-07-27 2000-02-18 Matsushita Electron Corp Semiconductor light-emitting device and its manufacture
DE10040448A1 (en) * 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Semiconductor chip and method for its production
DE10339985A1 (en) * 2003-08-29 2005-03-31 Osram Opto Semiconductors Gmbh Optoelectronic component used as a light emitting diode comprises a semiconductor chip with a contact surface connected to a conducting transparent layer of a connecting region of the support body
DE102005055293A1 (en) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips and thin-film semiconductor chip

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058147B2 (en) 2005-08-05 2011-11-15 Osram Opto Semiconductors Gmbh Method for producing semiconductor components and thin-film semiconductor component
US8872330B2 (en) 2006-08-04 2014-10-28 Osram Opto Semiconductors Gmbh Thin-film semiconductor component and component assembly
US9142720B2 (en) 2007-01-29 2015-09-22 Osram Opto Semiconductors Gmbh Thin-film light emitting diode chip and method for producing a thin-film light emitting diode chip
US8564007B2 (en) 2007-01-31 2013-10-22 Osram Opto Semiconductors Gmbh Semiconductor component comprising an optically active layer, arrangement comprising a multiplicity of optically active layers and method for producing a semiconductor component
US8461601B2 (en) 2007-06-29 2013-06-11 Osram Opto Semiconductors Gmbh Method for producing a plurality of optoelectronic devices, and optoelectronic device
US8476667B2 (en) 2007-12-20 2013-07-02 Osram Opto Semiconductors Gmbh Optoelectronic component
EP2319099B1 (en) * 2008-09-03 2019-03-13 OSRAM Opto Semiconductors GmbH Optoelectronic component

Similar Documents

Publication Publication Date Title
DE102008063757B4 (en) Semiconductor device
EP2193553A1 (en) Optoelectronic semiconductor chip, optoelectronic component, and method for producing an optoelectronic component
DE102010032834B4 (en) Optoelectronic device and method for its manufacture
DE102005055293A1 (en) Method for producing semiconductor chips and thin-film semiconductor chip
DE102004050371A1 (en) Optoelectronic component with a wireless contact
DE102007004303A1 (en) Thin-film semiconductor device and device composite
DE102007004301A1 (en) Semiconductor component i.e. film semiconductor component, or element group manufacturing method, involves forming semiconductor material with layer sequence, and arranging electrical connection area on side facing carrier layer
WO2013149772A1 (en) Light-emitting semiconductor component and method for producing a light-emitting semiconductor component
WO2012049023A1 (en) Light-emitting diode chip
EP2013917A1 (en) Radiation-emitting semiconductor body with carrier substrate and method for the production thereof
EP2223354B1 (en) Optoelectronic element
EP2294614B1 (en) Method for producing a plurality of optoelectronic components
DE102018126936A1 (en) Process for the production of optoelectronic semiconductor components
DE10339985B4 (en) Optoelectronic component with a transparent contact layer and method for its production
EP3349260B1 (en) Method for producing a radiation-emitting semiconductor body
EP2304816B1 (en) Electroluminescent device and method for producing an electroluminescent device
DE102017107201A1 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
WO2019158416A1 (en) Method for producing a semiconductor component, and semiconductor component
WO2017129697A1 (en) Optoelectronic component having side contacts
DE102018200020B4 (en) Process for manufacturing a semiconductor device and semiconductor device
WO2021122112A1 (en) Method for producing semiconductor components, and semiconductor component
DE102015107591B4 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
DE102004036962A1 (en) Production process for a thin film semiconductor chip forms active and contact layers on a growth substrate structures to stacks applies conductive film and removes substrate
WO2016165977A1 (en) Radiation-emitting semiconductor component and production method of a plurality of semiconductor components
DE102020104396A1 (en) OPTOELECTRONIC SEMICONDUCTOR CHIP, SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING AN OPTOELECTRONIC SEMICONDUCTOR CHIP

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20140130