DE102006047469B4

DE102006047469B4 - Verfahren und Vorrichtung zur Überprüfung einer Schalteranordnung

Info

Publication number: DE102006047469B4
Application number: DE200610047469
Authority: DE
Inventors: Arne Baudis
Original assignee: Individual
Current assignee: Individual
Priority date: 2006-10-04
Filing date: 2006-10-04
Publication date: 2009-06-10
Anticipated expiration: 2026-10-05
Also published as: DE102006047469A1; DE202006020644U1

Abstract

Verfahren zur Überprüfung einer Schalteranordnung mit einer Mehrzahl von schaltbaren Pfaden, von denen im störungsfreien Zustand höchstens einer leitend geschaltet wird, bei dem auf jedem Pfad ein unterschiedliches Prüfsignal (PH1 bis PHn, +, 0) mit einem spezifischen Signalmuster einem Schaltkontakt auf einer – bezüglich des Prüfsignals – Eingangsseite der Schalteranordnung zugeführt wird, wobei im störungsfreien Zustand höchstens ein Prüfsignal über einen der geschalteten Pfade auf eine Ausgangsseite geleitet wird und dort einer Auswertungseinrichtung (A) zugeführt wird, in der zulässige Signalmuster abgespeichert sind, mit denen das der Auswertungseinrichtung (A) zugeführte Prüfsignal verglichen und als Indikator für einen durchgeschalteten Pfad verwendet wird, wenn der Vergleich ein mit dem abgespeicherten Signalmuster kompatibles Signal ergeben hat, und wobei für die Prüfsignale (PH1 bis PHn) verschiedene Signalmuster verwendet werden, die hinsichtlich der beim Vergleich herangezogenen Eigenschaften folgenden Bedingungen genügen:
– zwei Prüfsignale dürfen nicht durch bloße Phasenverschiebung ineinander übergehen,
– kein Signalmuster darf...

Description

Die Erfindung betrifft ein Verfahren zur Überprüfung einer Schalteranordnung mit einer Mehrzahl von schaltbaren Pfaden, von denen im störungsfreien Zustand höchstens einer leitend geschaltet wird.
Die Überwachung von Schalterzuständen, von Relaiskontakten, Schlüsselschaltern, Weichenlagekontakten o. ä. wird zur Überwachung insbesondere von sicherheitsrelevanten Schalteranordnungen benötigt. Ein bedeutsames Beispiel besteht in Steuerungsanlagen für Fahrleitsysteme schienengebundener Fahrzeuge. Von hoher Bedeutung ist dabei die Identifizierung, welcher von mehreren schaltbaren Pfaden einer Schalteranordnung tatsächlich durchgeschaltet ist. Eine Fehlidentifizierung eines Schalters durch einen Fehler in der elektrischen Anlage kann katastrophale Folgen haben, wenn beispielsweise eine Weiche falsch gestellt ist und ein schienengebundenes Fahrzeug auf ein Gleis gerät, das zu diesem Zeitpunkt nicht für dieses Fahrzeug bestimmt ist, sondern beispielsweise durch ein anderes Fahrzeug belegt ist. Die Identifizierung des Schalters soll daher möglichst so erfolgen, dass etwaige Fehler in der elektri schen Anlage erkannt werden, um eine Fehlidentifizierung eines Pfades als geschalteten Pfad auszuschließen.
Eine derartige Detektionsanordnung ist durch DE 198 00 275 C2 bekannt. Dabei wird einem Schalter, der ein Einfachschalter oder ein Umschalter sein kann, wenigstens ein Wechselspannungssignal zugeführt, das über die Schaltstrecke des Schalters auf der Ausgangsseite des Schalters bezüglich des Prüfsignals einer Auswertungseinrichtung über einen als Stromdetektioneinrichtung dienenden Optokoppler übertragen wird. Das übertragene Signal wird anschließend digitalisiert und in einem Prozessor mit dem als Referenzsignal zugeführten Prüfsignal in Amplitude, Frequenz und Phase verglichen. Der Phasenvergleich ist möglich, weil bei der Digitalisierung des Wechselspannungssignals mittels eines Schwellenwertschalters unterschiedlicher Amplituden regelmäßig unterschiedliche Impulsbreiten wirken.
Die Frequenz der als Wechselspannungssignale ausgebildeten Prüfsignale liegt dabei vorzugsweise zwischen 1 und 15 Hz. Dadurch wird erreicht, dass ein Fehler innerhalb einer maximalen Zeitspanne von 1 s auf die andere erkannt wird. Hieraus ergibt sich eine untere Frequenzgrenze von 1 Hz. Die obere Frequenzgrenze wird beispielsweise für motorgetriebene Weichen durch die induktiven Widerstände der Motorwicklungen bestimmt. Ein praktikabler Frequenzwert beträgt 30% der Netzfrequenz. Um Überlagerungen mit Fremdwechselspannungen, die in der Anlage anzutreffen sind (insbesondere 50 Hz als Netzfrequenz) schnell zu erkennen, sollte die verwendete Wechselspannungsfrequenz kein ganzzahliger Teiler von 50 Hz sein. Demzufolge sollten die Wechselspannungen zwischen 1 und 15 Hz liegen. Die Amplituden liegen vorzugsweise dabei im Kleinspannungsbereich, um eine Gefährdung auszuschließen und Isolationsmaßnahmen zu reduzieren. Praktikabel ist ein Spannungswert von 24 Vss (Spannungsdifferenz Spitze zu Spitze).
Die bekannte Detektionsanordnung ermöglicht die Überwachung eines Schalters. Bei einer Schalteranordnung von einer Mehrzahl von zu überwachenden Schaltern muss daher für jeden der Schalter eine derartige Detektionsanordnung vorgesehen werden.
DE 601 02 554 T2 offenbart eine Vorrichtung zur Überprüfung optischer Multi-Port-Vorrichtungen mit m-Eingängen und n-Ausgängen. Jeder der m-Eingänge empfängt ein unterschiedliches und charakteristisches Stimulus-Signal, woraufhin jeder der n-Ausgänge ein Antwortsignal liefert. Im Betrieb werden alle Stimulus-Signale an die Eingänge parallel angelegt und die resultierenden Antwortsignale werden durch jeweils einen Detektor detektiert, wobei an jeden Ausgang ein Detektor angeschlossen ist. Bei dieser Anordnung ist im störungsfreien Zustand somit nicht nur höchstens ein Pfad leitend geschaltet. Ferner ist auch hier für jeden Ausgang ein Detektor vorgesehen.
DE-OS 2 311 034 offenbart ein Verfahren zur Prüfung eines logischen Schaltkreises mit zahlreichen Eingangsanschlüssen für Eingangssignale zur Überprüfung der Schalter in der logischen Schaltung. An diese Eingangsanschlüsse werden Stufen eines Schieberegisters angeschlossen, sodass beim Durchschieben eines Prüfsignals durch das Schieberegister an die Anschlusspunkte nach einem dem Prüfsignal entsprechenden Muster „high" oder „low" Signale angelegt werden. Durch die logische Schaltung werden die Signale des Schieberegisters verändert, sodass das am Ausgang des Schieberegisters ausgelesene Prüfsignal eine vorgegebene Signalform aufweist, wenn die logische Schaltung ordnungsgemäß funktioniert. Da das Prüfsignal durch die logische Schaltung verändert wird, ist das am Ausgang ausgelesene Soll-Signal von der geprüften logischen Schaltung abhängig, sodass bei einer Änderung der zu prüfenden Schaltungsanordnung ein neues Soll-Ausgangssignal abgespeichert werden muss.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Überprüfung einer Schalteranordnung, die eine Mehrzahl von Schaltern – also auch geschalteten Pfaden – aufweist, mit einem verringerten Aufwand zu überprüfen.
Zur Lösung dieser Aufgabe ist erfindungsgemäß ein Verfahren der eingangs erwähnten Art vorgesehen, bei dem auf jedem Pfad ein unterschiedliches Prüfsignal mit einem spezifischen Signalmuster einem Schaltkontakt auf einer – bezüglich des Prüfsignals – Eingangsseite der Schalteranordnung zugeführt wird, wobei im störungsfreien Zustand höchstens ein Prüfsignal über einen der geschalteten Pfade auf eine Ausgangsseite geleitet wird und dort einer Auswertungseinrichtung zugeführt wird, in der zulässige Signalmuster abgespeichert sind, mit denen das der Auswertungseinrichtung zugeführte Prüfsignal verglichen und als Indikator für einen durchgeschalteten Pfad verwendet wird, wenn der Vergleich ein mit dem abgespeicherten Signalmuster kompatibles Signal ergeben hat, und wobei für die Prüfsignale verschiedene Signalmuster verwendet werden, die hinsichtlich der beim Vergleich herangezogenen Eigenschaften folgenden Bedingungen genügen:

– zwei Prüfsignale dürfen nicht durch bloße Phasenverschiebung ineinander übergehen,
– kein Signalmuster darf sich aus sich über die Abtastperiode wiederholenden Signalmustern in gleich großen Teilperioden zusammensetzen und
– kein Signalmuster darf sich aus additiven oder subtraktiven Überlagerungen von Signalmustern der anderen Prüfsignale ergeben.

Bei dem erfindungsgemäßen Verfahren ist somit vorgesehen, dass über jeden schaltbaren und identifizierbaren Pfad ein spezifisches Signalmuster auf die Ausgangsseite, also die Auswerteeinrichtung, übertragbar ist. Die Auswertungseinrichtung enthält abgespeicherte zulässige Signalmuster, die mit dem jeweiligen, auf die Auswertungseinrichtung übertragenen Signalmuster verglichen werden, um festzustellen, ob auf die Auswertungseinrichtung ein zulässiges Signalmuster gelangt ist, was für eine Fehlerfreiheit der Übertragung über den geschalteten Pfad spricht, und welcher Pfad zur Übertragung des Prüfsignals geschlossen ist. Da unterschiedliche Signalmuster abgespeichert und damit erkennbar sind, kann die Mehrzahl von Schaltern in der Schalteranordnung mit einer einzigen Auswertungseinrichtung überwacht werden, sodass sich der für die Überprüfung der Schalteranordnung erforderliche Aufwand deutlich reduziert.
Die Lösung der gestellten Aufgabe gelingt ferner mit einer die Durchführung des erfindungsgemäßen Verfahrens geeigneten Vorrichtung mit einer Mehrzahl von mit schaltbaren Kontakten versehenen Pfaden, von denen bestimmungsgemäß höchstens einer durchgeschaltet sein soll, mit wenigstens einem Prüfsignale generierenden Prüfsignalgenerator, der mit Schaltkontakten auf einer – bezüglich der Prüfsignale – Eingangsseite der Schalteranordnung verbunden ist und für jeden Pfad ein unterschiedliches Prüfsignal mit einem spezifischen Signalmuster generiert, mit einer Auswertungseinrichtung auf einer Ausgangsseite der Schalteranordnung, die einen Speicher, in dem zulässige Signalmuster abgespeichert sind, und eine Vergleichseinrichtung enthält, mit der das zur Auswertungseinrichtung über einen der schaltbaren Pfade gelangte Prüfsignal mit den zulässigen Signalmustern vergleichbar und ein entsprechendes Indikatorsignal erzeugbar ist, wobei der wenigstens eine Prüfsignalgenerator so eingerichtet ist, dass die spezifischen Signalmuster der verschiedenen Prüfsignale folgenden Bedingungen genügen:

In einer bevorzugten Ausführungsform der Erfindung wird der Auswertungseinrichtung ein Wechselspannungssignal als Referenzsignal zugeleitet, dessen Periode eine Vergleichsperiode für den Vergleich mit dem auf die Ausgangsseite gelangten Prüfsignal bestimmt. Das Referenzsignal dient daher zur Bestimmung der Länge sowie des zeitlichen Anfangs und Endes der Vergleichsperiode.
Vorzugsweise wird zur Durchführung des Vergleichs das Prüfsignal in gleichmäßigen Abtastschritten abgetastet, wobei k Abtastungen pro Periode des Referenzsignals erfolgen und k ≥ 2 ist. Bevorzugt ist, dass dabei k ≥ 4 und insbesondere = 8 oder 16 ist. Die Durchführung von acht Abtastungsschritten pro Vergleichsperiode ermöglicht die Verwendung von 8 Bit-Signalmustern, von denen 256 unterschiedliche erzeugbar sind. Von diesen Signalmustern ist – wie unten noch näher dargelegt wird – allerdings nur eine Untermenge sinnvoll verwendbar. Mit k = 16 Abtastungen kann eine noch größere Anzahl von Schaltern überprüft und identifiziert werden.
Ein besonderer Vorteil ergibt sich, wenn in der Auswertungseinrichtung ein Differenzsignal des Prüfsignals mit dem Referenzsignal gebildet wird und das Signalmuster des Differenzsignals mit den abgespeicherten Signalmustern verglichen wird. Die als zulässig abgespeicherten Signalmuster müssen dabei selbstverständlich die Differenzbildung berücksichtigen. Da das Referenzsignal ein Wechselspannungssignal ist, wird eine dynamische Erkennung des Differenzsignals auch dann möglich, wenn das eigentliche Prüfsignal ein statisches Signal mit einem Gleichspannungspegel von logisch „1" oder logisch „0" ist. In dieser Ausführungsform der Erfindung können somit auch statische Prüfsignale verwendet werden, die – gemäß den geltenden Sicherheitsvorschriften – nicht als statisches Signal, sondern als dynamisches Signal mit wenigstens einer Potentialänderung während der Vergleichsperiode erkannt werden.
Die vorliegende Erfindung verwendet insbesondere digitale Signale als Prüfsignale, weil dies die Generierung und Handhabung der Prüfsignale erleichtert. Die Erfindung ist hierauf jedoch nicht beschränkt.
Für die Zuverlässigkeit der Überprüfung von Schaltersignalen in einer Schalteranordnung mit mehreren Schaltern ist es wesentlich, dass typische Übertragungsfehler von Wechselspannungssignalen, insbesondere digitalen Signalen, nicht zu Fehlidentifizierungen führen. Erfindungsgemäß ist daher vorgesehen, dass die für die Prüfsignale verwendeten verschiedenen Signalmuster hinsichtlich der zum Vergleich herangezogenen Eigenschaften den folgenden Bedingungen genügen:

Die erstgenannte der obigen Bedingungen führt dazu, dass eine im Übertragungsweg aufgrund von induktiven oder kapazitiven Fehlereinflüssen entstandene Phasenverschiebung nicht zu einer Fehlidentifizierung eines unzutreffenden zulässigen Prüfsignals führen kann, da ein lediglich durch Phasenverschiebung entstehendes zulässiges Signalmuster nicht existiert.
Die zweite Bedingung berücksichtigt eine Fehlerquelle, die sich aus einer fehlerhaften Abtastung des übertragenen Prüfsignals ergeben kann, in dem beispielsweise bei einem 8-Bit-Prüfsignal nicht die acht Bits abgetastet werden, sondern zweimal die ersten vier Bits oder viermal die ersten beiden Bits. In keinem dieser fehlerhaften Abtastungsfälle darf ein zulässiges Signalmuster aus einem Prüfsignal entstehen.
Ferner ist bei der Abtastung von Prüfsignalen auch ein Übersprechen verschiedener Kanäle, insbesondere durch induktive Übertragung oder durch irrtümlich zwei gleichzeitig durchgeschaltete Schalter, in Betracht zu ziehen. Demzufolge darf sich aus der additiven oder subtraktiven Überlagerung von Signalmustern von Prüfsignalen kein anderes zulässiges Prüfsignal (Signalmuster) ergeben, damit in diesem Fall ein Fehler erkannt werden kann.
Zweckmäßig ist es, wenn ferner als Fehlerquelle auch eine ungewollte Invertierung eines Signalmusters in Betracht gezogen wird. Als zusätzliche Bedingung kann daher verwendet werden, dass kein Signalmuster der verwendeten Prüfsignale durch Invertierung in ein Signalmuster eines anderen Prüfsignals übergehen darf.
Eine weitere zweckmäßige Bedingung besteht darin, dass sich die Signalmuster untereinander an wenigstens drei Abtastpunkten unterscheiden. Bei der Verwendung von digitalen Signalen mit beispielsweise 8 Bits oder 16 Bits müssen daher mindestens drei Bits jeweils unterschiedlich sein. In diesem Fall werden einzelne oder doppelte Bit-Fehler bei der Erzeugung und Übertragung des Signalmusters durch die Auswerteeinheit erkannt. Derartige Bit-Fehler entstehen gelegentlich innerhalb des Prüfsignalgenerators oder durch kurzzeitige Störspannungsimpulse auf den Übertragungsleitungen.
Aufgrund der genannten Bedingungen ergeben sich aus dem Vorrat von 256 Möglichkeiten für die Erstellung von unterschiedlichen Signalmustern bei der Verwendung von Acht-Bit-Prüfsignalen nur noch eine begrenzte Anzahl von verwendbaren Prüfsignalen, also von identifizierbaren Schaltpfaden.
Die vorliegende Erfindung eignet sich für die Überprüfung von parallel geschalteten Schaltern ebenso wie für die Überprüfung von in Serie angeordneten Schaltpfaden. Ein Beispiel einer Schalteranordnung mit mehreren parallel angeordneten Schaltpfaden kann ein einziger Schalter mit zahlreichen Schaltstellungen, beispielsweise in Form eines Drehschalters, sein.
Die Erfindung soll im Folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert werden. Es zeigen:
1 – ein Prinzipschaltbild für die Überprüfung einer Anordnung von n + 2 parallel geschalteten Schaltern;
2 – eine schematische Darstellung von für die Anordnung gemäß 1 verwendeten Signalformen;
3 – ein schematisches Schaltbild für die Überprüfung von vier seriell geschalteten Schaltern.
1 zeigt eine Anzahl von n parallel geschalteten Schaltern S1 bis Sn, die mit jeweils einem Ausgang PH1 bis PHn eines Prüfsignalgenerators G verbunden sind. Der Prüfsignalgenerator G weist ferner einen Referenzsignalausgang PHR auf, über den ein Referenzsignal zur Verfügung gestellt wird. Dargestellt sind ferner ein Schalter S+, der mit dem +-Pol einer Spannungsversorgung verbunden ist und ein Schalter S0, der mit einem Masseanschluss verbunden ist, an den auch der Generator G angeschlossen ist. Die genannten Verbindungen mit den Schaltern S1 bis Sn, S+ und S0 bestehen auf einer Eingangsseite der genannten Schalter, wobei sich die Bezeichnung als „Eingangsseite" nur bezüglich der Prüfsignale ergibt und nicht für die Schalter bezüglich ihrer eigentlichen Schalterfunktion zutreffen muss.
Bezüglich der Prüfsignale sind die Schalter S1 bis Sn, S+, S0 auf ihrer Ausgangsseite miteinander und mit einem Eingang einer Auswertungseinrichtung A verbunden. In der Auswertungseinrichtung befindet sich ein Stromdetektor in Form von zwei antiparallel geschalteten Leuchtdioden LD, die zwischen dem genannten Eingang der Auswertungseinrichtung A und dem Referenzsignalausgang PHR des Generators G geschaltet sind, sodass sie von einem Strom durchflossen sind, der sich aus der Differenz des Referenzsignals und des Signals auf der Ausgangsseite der Schalteranordnung ergibt. Die Leuchtintensität der Leuchtdioden LD wird durch einen Phototransistor PT wieder in ein elektrisches Signal umgesetzt, sodass die Anordnung eine galvanische Trennung bewirkenden Optokoppler OK bildet. Der Phototransistor PT ist über einen Kollektorwiderstand R mit dem positiven Pol+ der Spannungsquelle verbunden. Der Ausgang des Phototransistors PT liegt somit an seinem Kollektor, der über einen Spannungsbegrenzer SI mit dem Eingang eines Mikroprozessors μP verbunden ist. Das Referenzsignal PHR des Prüfsignalgenerators G gelangt auf einen anderen Eingang des Mikroprozessors μP.
Die Funktion der in 1 dargestellten Schaltung wird anhand der in 2 dargestellten Signalmuster erläutert.
2 zeigt in der linken Spalte Signalmuster der Signale des Prüfsignalgenerators G bzw. auf der Eingangsseite der Schalteranordnung. In der rechten Spalte sind die entsprechenden Signalmuster an den Eingängen des Mikroprozessors μP dargestellt.
Das Referenzsignal PHR besteht aus abwechselnden gleich langen Zeitabschnitten mit dem Potential „0" und „1" (bzw. „+"). In 2 ist eine Periode des Referenzsignals PHR dargestellt. Diese Periode definiert auch eine Abtastperiode für die übrigen Signalmuster, wie noch erläutert werden wird. Das Prüfsignal PHR gelangt unverändert auf den entsprechenden Eingang des Mikroprozessores μP. Daher ist das Referenzsignal PHR in der rechten Spalte in 2 auch unverändert gegenüber der linken Spalte dargestellt.
Am Ausgang des Prüfsignalgenerators G stehen die Prüfsignale PH1 bis PH8 an.
Wie 2 verdeutlicht, sind diese Prüfsignale mit Signalmustern versehen, die mit dem Referenzsignal PHR am Ausgang des Prüfsignalgenerators G synchronisiert sind und daher sich ständig wiederholende Signale mit der Periode des Prüfsignals PHR bilden. Innerhalb dieser Periode sind die Prüfsignale in acht Bits unterteilt, die jeweils den Wert „1" oder den Wert „0" annehmen können.
So besteht das Prüfsignal PH1 aus einem ersten Bit „1" und sieben Bits „0".
Das Prüfsignal PH2 weist eine Bitfolge 0110 0000 auf, das Prüfsignal PH3 die Bitfolge 0001 0100, das Prüfsignal PH4 die Bitfolge 0000 1001, das Prüfsignal PH5 die Bitfolge 0000 0111, das Prüfsignal PH6 die Bitfolge 1110 0111, das Prüfsignal PH7 die Bitfolge 0111 1101 und das Prüfsignal PH8 die Bitfolge 0101 1110.
Da die Anordnung der antiparallel geschalteten Leuchtdioden auf der dem Referenzsignal gegenüberliegenden Seite mit einem der Prüfsignale PH1 bis PH8 beaufschlagbar sind, entsteht ein Strom durch eine der Leuchtdioden LD nur dann, wenn die Potentiale unterschiedlich sind. Da das Referenzsignal PHR für die ersten vier Bits 0 ist, werden die Prüfsignale PH1 bis PH8 bezüglich der ersten vier Bits unverändert über den Optokoppler OK übertragen und gelangen so auf den entsprechenden Eingang des Mikroprozessors μP. Für die nächsten vier Bits ist das Prüfsignal „1", sodass ein Stromfluss durch die Leuchtdioden LD nur dann stattfindet, wenn das entsprechende Prüfsignal ein „0"-Bit aufweist. Das Prüfsignal wird somit in der zweiten Hälfte der Abtastperiode invertiert.
Daraus ergeben sich die in 2 in der rechten Spalte dargestellten Bitmuster.
Die Differenzbildung mit dem Referenzsignal PHR hat den Vorteil, dass auch die statischen Prüfsignale „+" und „0" für die Schalter S+ und S0 zu dynamisch abtastbaren Eingangssignalen am Mikroprozessor μP führen. Das Signal „+" bewirkt eine Invertierung des Referenzsignals PHR, während für das Signal „0" ein übertragenes Prüfsignal entsteht, das dem Referenzsignal PHR entspricht.
Die rechte Spalte in 2 zeigt die zulässigen Signalmuster am für die Prüfsignale vorgesehenen Eingang des Mikroprozessors μP. Diese zulässigen Signalmuster sind im Mikroprozessor μP abgespeichert, sodass durch den Vergleich des am Eingang des Mikroprozessors μP ankommenden Prüfsignals mit den abgespeicherten Signalmustern erkennbar ist, welcher der Schalter S1 bis Sn, S+, S0 durchgeschaltet ist und ob überhaupt ein zulässiges Prüfsignal am Eingang des Mikroprozessors μP angekommen ist, da andernfalls ein Fehler vorliegt.
Zur Erkennbarkeit der Fehler erfüllen die Signalmuster der Prüfsignale PH1 bis PH8 (hier also n = 8) die oben erwähnten Bedingungen für die Signalmuster der Prüfsignale.
Die statischen Prüfsignale „+" und „0" erfüllen diese Bedingungen natürlich nicht und sind daher nur für die Überprüfung spezieller Schalter verwendbar.
Bei der in 3 dargestellten Ausführungsform der Erfindung ist der Generator G für die Erzeugung von vier Prüfsignalen PH1 bis PH4 und des Referenzsignals PHR eingerichtet. In diesem Ausführungsbeispiel sind vier Schalter S1' bis S4' als Umschalter ausgebildet und in Serie angeordnet. Die jeweiligen Ruhekontakte sind mit „+" verbunden, wenn alle Schalter sich in der Ruhestellung befinden. An den Arbeitskontakten der Umschalter S1' bis S4' liegen die zugehörigen Prüfsignale PH1 bis PH4 an. Wenn einer der Umschalter S1' bis S4' auf seinen Arbeitskontakt umgeschaltet wird, gelangt das entsprechende Prüfsignal PH1 bis PH4 in die Auswertungsschaltung A, die in gleicher Weise wie bei dem in 1 dargestellten Ausführungsbeispiel ausgeführt sein kann. Mit dem Reerenzsignal PHR wird in der Auswertungsschaltung A daher ein Differenzsignal gebildet, wie dies anhand der 2 beschrieben worden ist. Die Auswertung in dem Mikroprozesser μP erfolgt in gleicher Weise wie bei dem in 1 dargestellten Ausführungsbeispiel.
Die in 3 dargestellte serielle Anordnung der Umschalter S1' bis S4' führt in der dargestellten Schaltung zu einer Erkennbarkeit der Umschaltung eines Schalters S2' bis S4', wenn einer der vorhergehenden Schalter S1' bis S3' ebenfalls geschlossen ist; weil in diesem Fall die Tatsache des vorhergehenden geschlossenen Schalters S1' bis S3' keinen Einfluss auf die Detektion der Schalterstellung des nachgeschalteten Schalters S2' bis S4' hat.
Die Zuführung des statischen Signals „+" zu den Ruhekontakten der Umschalter S1' bis S4' ermöglicht ferner die Erkennung einer Unterbrechung dieses Zuführungssignals „+", wenn die Umschalter S1' bis S4' sich alle im Ruhezustand befinden. Bei der in 3 dargestellten Anordnung ist darüber hinaus eine Überlagerung der Signalmuster verschiedener Prüfsignale PH1 bis PH4 durch mehrere geschlossene Schalter S1' bis S4' nicht möglich.

Claims

Verfahren zur Überprüfung einer Schalteranordnung mit einer Mehrzahl von schaltbaren Pfaden, von denen im störungsfreien Zustand höchstens einer leitend geschaltet wird, bei dem auf jedem Pfad ein unterschiedliches Prüfsignal (PH1 bis PHn, +, 0) mit einem spezifischen Signalmuster einem Schaltkontakt auf einer – bezüglich des Prüfsignals – Eingangsseite der Schalteranordnung zugeführt wird, wobei im störungsfreien Zustand höchstens ein Prüfsignal über einen der geschalteten Pfade auf eine Ausgangsseite geleitet wird und dort einer Auswertungseinrichtung (A) zugeführt wird, in der zulässige Signalmuster abgespeichert sind, mit denen das der Auswertungseinrichtung (A) zugeführte Prüfsignal verglichen und als Indikator für einen durchgeschalteten Pfad verwendet wird, wenn der Vergleich ein mit dem abgespeicherten Signalmuster kompatibles Signal ergeben hat, und wobei für die Prüfsignale (PH1 bis PHn) verschiedene Signalmuster verwendet werden, die hinsichtlich der beim Vergleich herangezogenen Eigenschaften folgenden Bedingungen genügen: – zwei Prüfsignale dürfen nicht durch bloße Phasenverschiebung ineinander übergehen, – kein Signalmuster darf sich aus sich über die Abtastperiode wiederholenden Signalmustern in gleich großen Teilperioden zusammensetzen und – kein Signalmuster darf sich aus additiven oder subtraktiven Überlagerungen von Signalmustern der anderen Prüfsignale ergeben.
Verfahren nach Anspruch 1, bei dem der Auswertungseinrichtung (A) ein Wechselspannungssignal als Referenzsignal (PHR) zugeleitet wird, dessen Periode eine Vergleichsperiode für den Vergleich mit dem auf die Ausgangsseite gelangten Prüfsignal bestimmt.
Verfahren nach Anspruch 1 oder 2, bei dem das Prüfsignal mit k Abtastungen pro Periode des Referenzsignals (PHR) abgetastet wird, wobei k ≥ 2 ist.
Verfahren nach Anspruch 3, bei dem k ≥ 4 ist.
Verfahren nach Anspruch 4, bei dem k = 8 oder 16 ist.
Verfahren nach einem der Ansprüche 1 bis 5, bei dem in der Auswertungseinrichtung (A) ein Differenzsignal des Prüfsignals (PH1 ... PHn, +, 0) mit dem Referenzsignal (PHR) gebildet wird und dessen Signalmuster mit den abgespeicherten Signalmustern verglichen wird.
Verfahren nach einem der Ansprüche 1 bis 7, bei dem als Prüfsignale (PH1 ... PHn, +, 0) digitale Signale auf die Schalterkontakte geleitet werden.
Verfahren nach einem der Ansprüche 1 bis 7 mit der zusätzlichen Bedingung: – kein Signalmuster darf durch Invertierung in ein Signalmuster eines anderen Prüfsignals übergehen.
Verfahren nach einem der Ansprüche 1 bis 8 mit der zusätzlichen Bedingung: – die Signalmuster unterscheiden sich voneinander an wenigstens drei Abtastpunkten.
Vorrichtung zur Überprüfung einer Schalteranordnung mit einer Mehrzahl von mit schaltbaren Kontakten versehenen Pfaden, von denen bestimmungsgemäß höchstens einer durchgeschaltet sein soll, mit wenigstens einem Prüfsignale (PH1 ... PHn) generierenden Prüfsignalgenerator (G), der mit Schaltkontakten auf einer – bezüglich der Prüfsignale – Eingangsseite der Schalteranordnung verbunden ist und für jeden Pfad ein unterschiedliches Prüfsignal (PH1 ... PHn) mit einem spezifischen Signalmuster generiert, mit einer Auswertungseinrichtung (A) auf einer Ausgangsseite der Schalteranordnung, die einen Speicher, in dem zulässige Signalmuster abgespeichert sind, und eine Vergleichseinrichtung (in μP) enthält, mit der das zur Auswertungseinrichtung (A) über einen der schaltbaren Pfade gelangte Prüfsignal mit den zulässigen Signalmustern vergleichbar und ein entsprechendes Indikatorsignal erzeugbar ist, wobei der wenigstens eine Prüfsignalgenerator (G) so eingerichtet ist, dass die spezifischen Signalmuster der verschiedenen Prüfsignale (PH1 ... PHn) folgenden Bedingungen genügen: – zwei Prüfsignale dürfen nicht durch bloße Phasenverschiebung ineinander übergehen, – kein Signalmuster darf sich aus sich über die Abtastperiode wiederholenden Signalmustern in gleich großen Teilperioden zusammensetzen und – kein Signalmuster darf sich aus additiven oder subtraktiven Überlagerungen von Signalmustern der anderen Prüfsignale ergeben.
Vorrichtung nach Anspruch 10, bei der die Auswertungseinrichtung (A) einen zusätzlichen Eingang für ein Wechselspannungssignal als Referenzsignal (PHR) aufweist und dass an den zusätzlichen Eingang eine Steuerschaltung für eine Vergleichsperiode in Abhängigkeit von dem Referenzsignal (PHR) angeschlossen ist.
Vorrichtung nach Anspruch 11, bei der die Steuerschaltung für den Vergleich k Abtastungen pro Periode des Referenzsignals (PHR) steuert, wobei k ≥ 2 ist.
Vorrichtung nach Anspruch 12, wobei k ≥ 4 ist.
Vorrichtung nach Anspruch 13, wobei k = 8 oder 16 ist.
Vorrichtung nach einem der Ansprüche 10 bis 14, bei der in der Auswertungseinrichtung (A) ein Differenzsignal des Prüfsignals (PH1 ... PHn, +, 0) mit dem Reerenzsignal (PHR) generierbar und dessen Signalmuster der Vergleichseinrichtung zuführbar ist.
Vorrichtung nach einem der Ansprüche 10 bis 15, bei der der wenigstens eine Prüfsignalgenerator (G) zur Erzeugung digitaler Prüfsignale (PH1 ... PHn, +, 0) ausgebildet ist.
Vorrichtung nach einem der Ansprüche 10 bis 16, bei der die spezifischen Signalmuster ferner der weiteren Bedingung genügen: – kein Signalmuster darf durch Invertierung in ein Signalmuster eines anderen Prüfsignals übergehen.
Vorrichtung nach einem der Ansprüche 10 bis 17, bei der die spezifischen Signalmuster ferner der weiteren Bedingung genügen: – die Signalmuster unterscheiden sich voneinander an wenigstens drei Abtastpunkten.