Die
vorliegende Erfindung betrifft eine Schaltungsanordnung mit einem
Leistungs-MOS-Transistor und mit einer Ansteuerschaltung für diesen
Leistungs-MOS-Transistor.The
The present invention relates to a circuit arrangement with a
Power MOS transistor and with a drive circuit for this
Power MOS transistor.
Leistungs-MOS-Transistoren,
insbesondere Leistungs-MOSFET oder Leitungs-IGBT, werden zunehmend
als steuerbare Schalter zum Schalten elektrischer Lasten eingesetzt. 1 zeigt ein Anwendungsbeispiel
für einen
als MOSFET M ausgebildeten Leistungs-MOS-Transistor zur Ansteuerung
einer Last Z. Die Laststrecke (Drain-Source-Strecke) des MOSFET
M ist dabei in Reihe zu der Last Z zwischen Klemmen für ein positives
Versorgungspotential V+ und negatives Versorgungspotential bzw.
Bezugspotential GND geschaltet. Bei leitend angesteuertem MOSFET
M liegt annähernd
die gesamte zwischen den Versorgungspotentialklemmen anliegende
Versorgungsspannung über
der Last Z an, während
bei gesperrtem MOFET M die über
der Last Z anliegende Spannung Null ist. Die Steuerung des MOSFET
M erfolgt in bekannter Weise durch Anlegen einer Ansteuerspannung
Vgs zwischen dessen Gate-Anschluss, der einen Steueranschluss bildet,
und dessen Source-Anschluss S, der einen der Lastanschlüsse des MOSFET
bildet. Eine Ansteuer- bzw. Treiberschaltung für diesen MOSFET M umfasst im
einfachsten Fall eine steuerbare Spannungsquelle, die nach Maßgabe des
Steuersignals S1 eine recheckförmige Eingangsspannung
Vin erzeugt, und einen dem Gate-Anschluss des MOSFET M vorgeschalteten Widerstand
Rg, der den Gate-Ladestrom bzw. den Gate-Entladestrom begrenzt.Power MOS transistors, in particular power MOSFET or line IGBT, are increasingly being used as controllable switches for switching electrical loads. 1 shows an application example of a designed as MOSFET M power MOS transistor for driving a load Z. The load path (drain-source path) of the MOSFET M is in series with the load Z between terminals for a positive supply potential V + and negative supply potential or reference potential GND switched. When the MOSFET M is turned on, approximately the entire supply voltage between the supply potential terminals is applied across the load Z, while when the MOFET M is blocked, the voltage across the load Z is zero. The control of the MOSFET M is carried out in a known manner by applying a driving voltage Vgs between its gate terminal, which forms a control terminal, and its source terminal S, which forms one of the load terminals of the MOSFET. A drive circuit for this MOSFET M comprises in the simplest case a controllable voltage source, which generates a check-shaped input voltage Vin in accordance with the control signal S1, and a gate terminal of the MOSFET M upstream resistor Rg, the gate charging current or limits the gate discharge current.
Der
MOSFET M leitet in bekannter Weise, wenn dessen Gate-Source-Kapazität Cgs, die
in 1 ebenfalls dargestellt
ist, bis auf einen Wert aufgeladen ist, der oberhalb der Einsatzspannung
des MOSFET liegt. Entsprechend sperrt der MOSFET, wenn die Gate-Source-Kapazität Cgs bis
auf einen Wert unterhalb der Einsatzspannung entladen ist.The MOSFET M conducts in a known manner, when its gate-source capacitance Cgs, the in 1 is also shown, is charged to a value which is above the threshold voltage of the MOSFET. Accordingly, the MOSFET blocks when the gate-source capacitance Cgs is discharged to a value below the threshold voltage.
Bedingt
durch diese Gate-Source-Kapazität und
weitere noch zu erläuternde
Effekte führen Änderungen
des Steuersignals S1 bzw. der Eingangsspannung Vin nur zeitverzögert zu
einer Änderung des
Schaltzustandes des MOSFET M, wie nachfolgend anhand von 2 erläutert wird.As a result of this gate-source capacitance and further effects to be explained, changes in the control signal S1 or the input voltage Vin lead to a change in the switching state of the MOSFET M only with a time delay, as described below with reference to FIG 2 is explained.
2 zeigt im oberen Teil beispielhaft
den zeitlichen Verlauf des Steuersignals S1 bzw. den daraus resultierenden
zeitlichen Verlauf der Eingangsspannung Vin. Diese Eingangsspannung
nimmt zu einem ersten Zeitpunkt t1 einen oberen Spannungspegel V1
an der so gewählt
ist, dass der MOSFET M sicher leitet, wenn diese Spannung V1 als Gate-Source-Spannung Vgs anliegt.
Zu einem späteren
Zeitpunkt t2 sinkt die Eingangsspannung Vin auf Null ab, um den
MOSFET M zu sperren. 2 shows in the upper part as an example the time course of the control signal S1 and the resulting temporal course of the input voltage Vin. This input voltage assumes at a first time t1 an upper voltage level V1 which is selected so that the MOSFET M conducts safely when this voltage V1 is applied as a gate-source voltage Vgs. At a later time t2, the input voltage Vin drops to zero in order to block the MOSFET M.
Nach
dem Einschaltzeitpunkt t1 steigt die Gate-Source-Spannung Vgs für eine erste Zeitdauer T1 rasch
bis auf einen Wert knapp oberhalb der Einsatzspannung des MOSFET
M an. Die Gate-Source-Spannung Vgs bleibt dann für eine zweite Zeitdauer T2
annähernd
auf einem konstanten Spannungsniveau, dem sogenannten "Miller-Plateau" bevor die Gate-Source-Spannung
weiter bis auf den Wert der Eingangsspannung Vin ansteigt und der MOS-Transistor
vollständig
einschaltet. Mit T3 ist in 2 die
Zeitdauer bezeichnet, während
der der MOS-Transistor
vollständig
eingeschaltet ist. Diese Zeitdauer endet mit dem Abschaltzeitpunkt
t2.After the switch-on time t1, the gate-source voltage Vgs rises rapidly for a first time T1 to a value just above the threshold voltage of the MOSFET M. The gate-source voltage Vgs then remains for a second period of time T2 approximately at a constant voltage level, the so-called "Miller-Plateau" before the gate-source voltage continues to rise to the value of the input voltage Vin and the MOS transistor turns on completely , With T3 is in 2 denotes the period of time during which the MOS transistor is fully turned on. This period ends with the switch-off time t2.
Nach
diesem Abschaltzeitpunkt t2 sinkt die Gate-Source-Spannung Vgs bis
auf den Wert des Miller-Plateaus ab, verbleibt dann für eine Zeitdauer T5
in etwa auf dem Niveau des Miller-Plateaus und sinkt danach rasch
auf Null ab. Während
einer Zeitdauer T4 nach dem Abschaltzeitpunkt t2, bis die Gate-Source-Spannung
Vgs den Wert des Miller-Plateaus erreicht, ist der MOSFET M noch
leitend und wird erst während
der nachfolgenden Zeitdauer T5, während der die Gate-Source-Spannung Vgs auf dem
Niveau des Miller-Plateaus langsam absinkt, abgeregelt. Die durch
den Miller-Effekt bedingte vergleichsweise langsame Änderung
der Spannung Vds über
der Laststrecke des MOSFET M bzw. die korrespondierende Spannungsänderung über der
Last Z ist im Hinblick auf eine Abflachung der Schaltflanken und
damit im Hinblick auf eine Reduzierung von EMV-Störstrahlung
erwünscht.
Nicht erwünscht
ist allerdings die Verzögerungszeit
bzw. Totzeit T4 nach dem Ausschaltzeitpunkt T2 innerhalb der der
MOSFET M noch vollständig
leitet, bevor er während
der nachfolgenden Zeitperiode T5 abgeregelt wird.To
this turn-off time t2, the gate-source voltage Vgs decreases until
to the value of the Miller Plateau, then remains for a period of time T5
at about the same level as the Miller Plateau and sinking rapidly thereafter
to zero. While
a period T4 after the switch-off time t2, until the gate-source voltage
Vgs reaches the value of the Miller plateau, the MOSFET M is still
becomes conductive and only during
the subsequent period of time T5, during which the gate-source voltage Vgs on the
Level of the Miller plateau slowly drops, abgeregelt. By
the Miller effect caused relatively slow change
the voltage Vds over
the load path of the MOSFET M or the corresponding voltage change over the
Last Z is in terms of a flattening of the switching edges and
with a view to a reduction of EMC interference radiation
he wishes.
Not wanted
is however the delay time
or dead time T4 after the switch-off time T2 within the
MOSFET M is still complete
conducts before leaving
the subsequent time period T5 is abgeregelt.
Die EP 0 744 098 B1 beschreibt
eine Schaltungsanordnung mit einem Leistungs-MOSFET und einer Ansteuerschaltung,
die in der Lage ist, den Entladestrom der Gate-Source-Kapazität des Leistungstransistors
zu beeinflussen.The EP 0 744 098 B1 describes a circuit arrangement with a power MOSFET and a drive circuit which is able to influence the discharge current of the gate-source capacitance of the power transistor.
Die
US 2004/0 104 743 A1 beschreibt eine Treiberschaltung mit reduzierter
Verzögerungszeit.The
US 2004/0 104 743 A1 describes a driver circuit with reduced
Delay Time.
Die DE 102 40 167 A1 beschreibt
eine Schaltungsanordnung mit einem Leistungstransistor und einer
Ansteuerschaltung für
den Leistungstransistor. Die Ansteuerschaltung ist hierbei dazu
ausgebildet, zur sperrenden Ansteuerung des Leistungstransistors
den Gate-Entladestrom so einzustellen, dass dieser mit abnehmender
Spannung über
einer in Reihe zu dem Leistungstransistor geschalteten Last erhöht wird.The DE 102 40 167 A1 describes a circuit arrangement with a power transistor and a drive circuit for the power transistor. In this case, the drive circuit is designed to set the gate discharge current for the blocking activation of the power transistor in such a way that it is increased with decreasing voltage across a load connected in series with the power transistor.
Die DE 198 55 604 C1 beschreibt
eine Ansteuerschaltung für
einen in Reihe zu einer Last geschalteten Leistungstransistor. Diese
Ansteuerschaltung ist dazu ausgebildet, zur sperrenden Ansteuerung
die Gate-Source-Kapazität
zunächst
mit einem großen
Strom zu entladen, bis die Laststreckenspannung des MOSFET auf einen
vorgegebenen Schwellenwert angestiegen ist, die Gate-Source-Kapazität anschließend mit
einem kleine ren Entladestrom zu entladen, bis ein Laststrom auf
einen unteren Schwellenwert abgesunken ist, und die Gate-Source-Kapazität abschließend wieder
mit einem großen Entladestrom
zu entladen.The DE 198 55 604 C1 describes a drive circuit for a power transistor connected in series with a load. This drive circuit is designed to initially discharge the gate-source capacitance with a large current until the load path voltage of the MOSFET has risen to a predefined threshold value, then discharge the gate-source capacitance with a small discharge current. until a load current has dropped to a lower threshold, and finally discharge the gate-source capacitance again with a large discharge current.
Die
WO 00/27032 beschreibt eine Schaltungsanordnung zur Ansteuerung
eines Leistungs-MOSFET, die den Gate-Entladestrom während des
Abschaltvorganges mit abnehmender Spannung über einer in Reihe zu dem Leistungstransistor
geschalteten Last stufenweise absenkt (vgl. 4).WO 00/27032 describes a circuit arrangement for driving a power MOSFET, which gradually lowers the gate discharge current during the turn-off operation with decreasing voltage across a load connected in series with the power transistor (cf. 4 ).
Ziel
der vorliegenden Erfindung ist es, eine Schaltungsanordnung mit
einem Leistungs-MOS-Transistor und einer Ansteuerschaltung für den Leistungs-MOS-Transistor
zur Verfügung
zu stellen, bei welcher die Verzögerungszeit
zwischen dem Beginn des Abschaltvorganges und dem tatsächlichen
Beginn des Sperrens des Leistungs-MOS-Transistors reduziert ist.aim
The present invention is a circuit arrangement with
a power MOS transistor and a drive circuit for the power MOS transistor
to disposal
to put at which the delay time
between the beginning of the shutdown and the actual
Beginning of the blocking of the power MOS transistor is reduced.
Dieses
Ziel wird durch eine Schaltungsanordnung nach Anspruch 1 gelöst. Vorteilhafte
Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.This
The object is achieved by a circuit arrangement according to claim 1. advantageous
Embodiments of the invention are the subject of the dependent claims.
Die
erfindungsgemäße Schaltungsanordnung
weist einen Leistungs-MOS-Transistor mit einem Ansteueranschluss
und einer Laststrecke sowie eine Ansteuerschaltung für den Leistungs-MOS-Transistor
auf. Die Ansteuerschaltung umfasst eine Treiberschaltung, die einen
Eingang zur Zuführung
eines Steuersignals und einen Ausgang zur Bereitstellung einer Ansteuerspannung
für den Leistungstransistor
aufweist, wobei der Ausgang an den Steueranschluss des Leistungs-MOS-Transistors angeschlossen
ist.The
inventive circuit arrangement
has a power MOS transistor with a drive terminal
and a load path and a drive circuit for the power MOS transistor
on. The drive circuit comprises a driver circuit, which has a
Entrance to the feeder
a control signal and an output for providing a drive voltage
for the power transistor
wherein the output is connected to the control terminal of the power MOS transistor
is.
Die
Treiberschaltung kann eine herkömmliche,
zur leitenden und sperrenden Ansteuerung eines Leistungs-MOS-Transistors
geeignete Treiberschaltung sein.The
Driver circuit may be a conventional,
for conducting and blocking control of a power MOS transistor
be suitable driver circuit.
Zusätzlich zu
dieser Treiberschaltung weist die Ansteuerschaltung eine Entladeschaltung
auf, die ebenfalls an den Steueranschluss des Leistungs-MOS-Transistors
angeschlossen ist, und die dazu ausgebildet ist, nach Maßgabe des
Steuersignals einen von der Ansteuerspannung des Leistungs-MOS-Transistors abhängigen Entladestrom
zu erzeugen, der mit kleiner werdender Ansteuerspannung abnimmt.In addition to
This driver circuit, the drive circuit has a discharge circuit
which is also connected to the control terminal of the power MOS transistor
is connected, and which is designed to meet the requirements of
Control signal dependent on the drive voltage of the power MOS transistor discharge current
to produce, which decreases with decreasing drive voltage.
Bei
der erfindungsgemäßen Schaltungsanordnung
ist durch die Entladeschaltung sicher gestellt, dass die Ansteuerspannung
des Leistungs-MOS-Transistors nach Beginn des Abschaltvorganges
rasch absinkt, um dadurch die Verzögerungszeit zwischen dem Beginn
des Abschaltvorgangs und dem Beginn des Sperrens des Leistungs-MOS-Transistors
zu verkürzen.at
the circuit arrangement according to the invention
is ensured by the discharge circuit that the drive voltage
of the power MOS transistor after the start of the shutdown process
decreases rapidly, thereby reducing the delay time between the beginning
the turn-off operation and the beginning of the blocking of the power MOS transistor
To shorten.
Vorzugsweise
weist die Entladeschaltung einen Entladetransistor mit einem Steueranschluss und
einer Laststrecke auf, dessen Laststrecke an den Steueranschluss
des Leistungs-MOS-Transistors
angeschlossen ist und der nach Maßgabe des Steuersignals als
Diode mit einer von der Ansteuerspannung des Leistungs-MOS-Transistors
abhängigen Spannung
betrieben wird.Preferably
the discharge circuit has a discharge transistor with a control terminal and
a load path, whose load path to the control terminal
of the power MOS transistor
is connected and in accordance with the control signal as
Diode having one of the drive voltage of the power MOS transistor
dependent tension
is operated.
Die
vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.The
The present invention will be explained in more detail below with reference to figures.
1 zeigt
eine Schaltungsanordnung mit einem Leistungs-MOS-Transistors zur Ansteuerung einer
Last nach dem Stand der Technik. 1 shows a circuit arrangement with a power MOS transistor for driving a load according to the prior art.
2 zeigt
zeitliche Verläufe
ausgewählter, in
der Schaltung gemäß 1 vorkommender
Signale während
eines Einschalt- und eines Ausschaltvorganges des MOS-Transistors. 2 shows time courses of selected, in the circuit according to 1 occurring signals during a turn-on and a turn-off of the MOS transistor.
3 zeigt
ein erste Ausführungsbeispiel
einer erfindungsgemäßen Schaltungsanordnung,
die eine Ansteuerschaltung mit einer Treiberschaltung und einer
zusätzlichen
Entladeschaltung aufweist. 3 shows a first embodiment of a circuit arrangement according to the invention, which has a drive circuit with a driver circuit and an additional discharge circuit.
4 zeigt
ein mögliches
Realisierungsbeispiel für
die Treiberschaltung. 4 shows a possible implementation example for the driver circuit.
5 zeigt
ein weiteres mögliches
Realisierungsbeispiel für
die Treiberschaltung. 5 shows another possible implementation example for the driver circuit.
6 zeigt
zeitliche Verläufe
ausgewählter, in
der Schaltung gemäß 3 vorkommender
Signale während
eines Abschaltvorganges des Leistungs-MOS-Transistors. 6 shows time courses of selected, in the circuit according to 3 occurring signals during a shutdown of the power MOS transistor.
7 zeigt
die Strom-Spannungs-Kennlinie eines in der zusätzlichen Entladeschaltung angeordneten,
als Diode betreibbaren Entladetransistors. 7 shows the current-voltage characteristic of a arranged in the additional discharge circuit, can be operated as a diode discharge transistor.
8 zeigt
ein zweites Ausführungsbeispiel einer
erfindungsgemäßen Schaltungsanordnung. 8th shows a second embodiment of a circuit arrangement according to the invention.
9 zeigt
ein drittes Ausführungsbeispiel einer
erfindungsgemäßen Schaltungsanordnung. 9 shows a third embodiment a circuit arrangement according to the invention.
In
den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen
gleiche Bauelemente und Signale mit gleicher Bedeutung.In
denote the figures, unless otherwise indicated, like reference numerals
same components and signals with the same meaning.
3 zeigt
ein erstes Ausführungsbeispiel einer
erfindungsgemäßen Schaltungsanordnung
mit einem Leistungs-MOS-Transistor
und einer Ansteuerschaltung. Zum besseren Verständnis der Funktionsweise der
Schaltungsanordnung ist in 3 ebenfalls
eine Last Z dargestellt, die in Reihe zu einer Laststrecke des Leistungs-MOS-Transistors
T1 zwischen Klemmen für
ein positives Versorgungspotential V+ und ein negatives Versorgungspotential
GND, das in dem Beispiel das Bezugspotential GND ist, geschaltet
ist. Der MOS-Transistor T1 ist in dem Beispiel als MOSFET ausgebildet,
der als Low-Side-Schalter
verschaltet ist, dessen Laststrecke (Drain-Source-Strecke) also zwischen
das Bezugspotential GND und die Last Z geschaltet ist. Ein Gate-Anschluss
G dieses Leistungs-MOSFET T1 bildet dessen Steueranschluss. 3 shows a first embodiment of a circuit arrangement according to the invention with a power MOS transistor and a drive circuit. For a better understanding of the operation of the circuit arrangement is in 3 Also illustrated is a load Z connected in series with a load path of the power MOS transistor T1 between positive supply potential terminals V + and a negative supply potential GND, which is the reference potential GND in the example. The MOS transistor T1 is formed in the example as a MOSFET, which is connected as a low-side switch whose load path (drain-source path) is thus connected between the reference potential GND and the load Z. A gate terminal G of this power MOSFET T1 forms its control terminal.
Die
Ansteuerschaltung für
diesen Leistungs-MOSFET T1 umfasst eine Treiberschaltung 10 mit
einem Eingangsanschluss 11 zur Zuführung eines Steuersignals S1
sowie mit einem Ausgang 12 zum Bereitstellen einer Ansteuerspannung
Vgs für den
MOSFET T1 bzw. zur Bereitstellung eines Lade- oder Entladestromes
I10 für
die Gate-Source-Kapazität
Cgs des MOSFET T1, die in 3 der Vollständigkeit
halber ebenfalls dargestellt ist.The drive circuit for this power MOSFET T1 comprises a driver circuit 10 with an input connection 11 for supplying a control signal S1 and with an output 12 for providing a drive voltage Vgs for the MOSFET T1 or for providing a charge or discharge current I10 for the gate-source capacitance Cgs of the MOSFET T1, which in 3 is also shown for the sake of completeness.
Diese
Treiberschaltung 10 kann einer herkömmlichen Treiberschaltung entsprechen,
die dazu ausgebildet ist, nach Maßgabe des Steuersignals S1 den
MOSFET leitend anzusteuern. Zur leitenden Ansteuerung liefert die
Ansteuerschaltung 10 einen Ladestrom I10 für die Gate-Source-Kapazität Cgs, der entgegen
der in 3 eingezeichneten Richtung fließt, und
lädt die
Gate-Source-Kapazität
Cgs bis auf eine zur leitenden Ansteuerung des MOSFET ausreichende
Ansteuerspannung auf. Zur sperrenden Ansteuerung liefert die Ansteuerschaltung
einen Entladestrom, der in der in 3 eingezeichneten
Richtung fließt,
und entlädt
die Gate-Source-Kapazität
bis auf einen zur sperrenden Ansteuerung geeigneten Wert.This driver circuit 10 may correspond to a conventional driver circuit, which is designed to control the MOSFET in accordance with the control signal S1. For conductive control supplies the drive circuit 10 a charge current I10 for the gate-source capacitance Cgs, which is opposite to in 3 drawn direction, and charges the gate-source capacitance Cgs to a sufficient for the conductive driving of the MOSFET drive voltage. For blocking control, the drive circuit supplies a discharge current, which in the in 3 drawn direction, and discharges the gate-source capacitance to a value suitable for blocking drive value.
Ein
einfaches Realisierungsbeispiel für eine solche Treiberschaltung 10 umfasst
Bezug nehmend auf 4 einen Schalter 15,
der nach Maßgabe
des Steuersignals S1 den Ausgang der Treiberschaltung 12 über einen
Widerstand R10 entweder an ein erstes Ansteuerpotential V1 oder
an ein zweites Ansteuerpotential V2 anschließt. Das erste Ansteuerpotential
V1 ist dabei so gewählt,
dass der MOSFET M leitet, nachdem dessen Gate-Source-Kapazität Cgs über den
Widerstand R10 auf den wert dieses Ansteuerpotentials V10 aufgeladen
wurde. Das zweite Ansteuerpotential V2, das bei einem Low-Side-Schalter
dem Bezugspotential GND entsprechen kann, ist so gewählt, dass
der MOSFET M sperrt, wenn dessen Gate-Source-Kapazität Cgs über den Widerstand
R10 bis auf den Wert dieses Ansteuerpotentials V2 entladen wurde.A simple implementation example of such a driver circuit 10 includes reference to FIG 4 a switch 15 in accordance with the control signal S1, the output of the driver circuit 12 Connected via a resistor R10 either to a first drive potential V1 or to a second drive potential V2. The first drive potential V1 is chosen so that the MOSFET M conducts after its gate-source capacitance Cgs has been charged via the resistor R10 to the value of this drive potential V10. The second drive potential V2, which may correspond to the reference potential GND in the case of a low-side switch, is chosen so that the MOSFET M blocks when its gate-source capacitance Cgs has been discharged via the resistor R10 to the value of this drive potential V2 ,
5 zeigt
eine alternative Realisierungsmöglichkeit
für die
Treiberschaltung 10, die sich von der in 4 dargestellten
darin unterscheidet, dass zwischen die Klemme für das erste Ansteuerpotential V1
und den Schalter 15 eine erste Stromquelle 13 geschaltet
ist und zwischen die Klemme für
das zweite Ansteuerpotential V2 und den Schalter 15 eine
zweite Stromquelle 14 geschaltet ist. Diese Stromquellen 13, 14 sorgen
dafür,
dass der Lade- bzw. Entladestrom (I10 in 3) für die Gate-Source-Kapazität Cgs jeweils
wenigstens annäherungsweise
konstant ist, bis die Gate-Source-Kapazität Cgs auf den Wert des ersten
Ansteuerpotentials V1 aufgeladen bzw. auf den Wert des zweiten Ansteuerpotentials
V2 entladen ist. 5 shows an alternative implementation possibility for the driver circuit 10 that differ from the in 4 in that a distinction is made between the terminal for the first drive potential V1 and the switch 15 a first power source 13 is connected and between the terminal for the second drive potential V2 and the switch 15 a second power source 14 is switched. These power sources 13 . 14 ensure that the charging or discharging current (I10 in 3 ) for the gate-source capacitance Cgs is at least approximately constant until the gate-source capacitance Cgs is charged to the value of the first drive potential V1 or discharged to the value of the second drive potential V2.
Es
sei darauf hingewiesen, dass die in den 4 und 5 dargestellten
Realisierungsbeispiele für
die Treiberschaltung 10 lediglich als Beispiele zu verstehen
sind und dem besseren Verständnis dienen.
Selbstverständlich
sind beliebige weitere schaltungstechnische Realisierungen für die Treiberschaltung 10 einsetzbar.It should be noted that in the 4 and 5 Illustrated implementation examples for the driver circuit 10 are only to be understood as examples and serve the better understanding. Of course, any other circuitry implementations for the driver circuit 10 used.
Bezug
nehmend auf 3 weist die Ansteuerschaltung
zusätzlich
zu der Treiberschaltung 10, die während des Abschaltvorganges
des Leistungs-MOSFET T1 als Entladeschaltung wirkt, eine weitere
Entladeschaltung 20 auf. Diese Entladeschaltung 20 ist
ebenfalls an den Steueranschluss G des Leistungs-MOSFET T1 angeschlossen und ist dazu
ausgebildet, nach Maßgabe
des Steuersignals S1 während
des Abschaltvorganges einen zu dem Entladestrom der Ansteuerschaltung 10 zusätzlichen Entladestrom
I2 zu erzeugen, der von der Ansteuerspannung, d.h. von der Gate-Source-Spannung
Vgs, des Leistungs-MOSFET T1 abhängig
ist und der mit kleiner werdender Gate-Source-Spannung Vgs abnimmt.Referring to 3 has the drive circuit in addition to the driver circuit 10 which acts as a discharge circuit during the turn-off operation of the power MOSFET T1, another discharge circuit 20 on. This discharge circuit 20 is also connected to the control terminal G of the power MOSFET T1 and is adapted, in accordance with the control signal S1 during the shutdown one to the discharge current of the drive circuit 10 to generate additional discharge current I2, which is dependent on the drive voltage, ie, the gate-source voltage Vgs, of the power MOSFET T1 and decreases with decreasing gate-source voltage Vgs.
In
dem Beispiel gemäß 3 weist
die Entladeschaltung 20 zur Bereitstellung des zusätzlichen Entladestromes
einen Entladetransistor T2 auf, der in dem Beispiel ebenfalls als
MOS-FET ausgebildet
ist und dessen Laststrecke (Drain-Source-Strecke) parallel zu der Ansteuerstrecke
bzw. Gate-Source-Strecke
des Leistungs-MOSFET T1 und damit parallel zu der Gate-Source-Kapazität Cgs des
Lasttransistors T1 geschaltet ist. Dieser Entladetransistor T2 wird nach
Maßgabe
des Steu ersignals S1 als Diode betrieben, die einen zusätzlichen
Entladestrompfad für die
Gate-Source-Kapazität
Cgs bereitstellt, oder sperrend betrieben. Zur Ansteuerung dieses
Entladetransistors T2 ist ein Schalter 21 vorhanden, der durch
das Steuersignal S1 angesteuert ist und der den Gate-Anschluss des
Entladetransistors T2 wahlweise an den Gate-Anschluss des Leistungs-MOSFET
T1 bzw. den Drain-Anschluss des Entladetransistors T2 anschließt oder
an den Source-Anschluss des Entladetransistors T2 anschließt. Der
Entladetransistor T2 wird als Diode betrieben, wenn dessen Gate-Anschluss
G mit dessen Drain-Anschluss D bzw. dem Gate des Leistungs-MOSFET
T1 kurzgeschlossen ist. Der Entladetransistor T2 sperrt, wenn dessen
Gate und Source über
den Schalter 21 miteinander kurzgeschlossen sind.In the example according to 3 has the discharge circuit 20 for providing the additional discharge current to a discharge transistor T2, which is also formed in the example as a MOS-FET and its load path (drain-source path) parallel to the Ansteuerstrecke or gate-source path of the power MOSFET T1 and thus in parallel is connected to the gate-source capacitance Cgs of the load transistor T1. This discharge transistor T2 is operated in accordance with the STEU ersignals S1 as a diode, which provides an additional Entladestrompfad for the gate-source capacitance Cgs, or locked. To control this discharge transistor T2 is a switch 21 present, which is controlled by the control signal S1 and connects the gate terminal of the discharge transistor T2 selectively to the gate terminal of the power MOSFET T1 and the drain terminal of the discharge transistor T2 or connects to the source terminal of the discharge transistor T2. The discharge transistor T2 is operated as a diode when its gate terminal G is short-circuited with its drain terminal D and the gate of the power MOSFET T1. The discharge transistor T2 turns off when its gate and source via the switch 21 shorted to each other.
Die
Ansteuerung des Schalters S1 erfolgt in nicht näher dargestellter Weise derart,
dass der Entladetransistor T2 während
des Abschaltvorganges des Leistungs-MOSFET T1 als Diode betrieben
wird, was nachfolgend anhand von 6 erläutert wird.The control of the switch S1 is carried out in a manner not shown in such a way that the discharge transistor T2 is operated during the turn-off of the power MOSFET T1 as a diode, which is described below with reference to FIG 6 is explained.
6 zeigt
beispielhaft die zeitlichen Verläufe
des Steuersignals S1, des durch die Treiberschaltung 10 aufgenommenen
Entladestroms I10, des durch die zusätzliche Entladeschaltung 20 bewirkten zusätzlichen
Entladestroms I2 sowie der Gate-Source-Spannung
Vgs für
einen Abschaltvorgang des Leistungs-MOSFET T1. In dem Beispiel wird angenommen,
dass der MOSFET T1 leitend angesteuert werden soll, wenn das Steuersignal
S1 einen High-Pegel annimmt, und dass der MOSFET T1 sperrend angesteuert
werden soll, wenn das Steuersignal S1 einen Low-Pegel annimmt. 6 shows by way of example the time profiles of the control signal S1, by the driver circuit 10 absorbed discharge current I10, by the additional discharge circuit 20 caused additional discharge current I2 and the gate-source voltage Vgs for a turn-off operation of the power MOSFET T1. In the example it is assumed that the MOSFET T1 is to be turned on when the control signal S1 assumes a high level, and that the MOSFET T1 is to be turned off when the control signal S1 assumes a low level.
Es
sei angenommen, dass der MOSFET T1 zunächst leitend angesteuert ist,
dass das Steuersignal S1 also einen High-Pegel annimmt. Des Weiteren wird
für die
Darstellung in 6 davon ausgegangen, dass die
Gate-Source-Spannung Vgs während der
Phase der leitenden Ansteuerung (Einschaltdauer) des MOS- FET T1 bis auf den
Wert eines Ansteuerpotentials V1 angestiegen ist. Außerdem sei
zu Zwecken der Erläuterung
angenommen, dass ein Ladestrom der Gate-Source-Kapazität Cgs annähernd Null
ist, wenn die Gate-Source-Kapazität Cgs bis auf den Wert des
Ansteuerpotentials V1 aufgeladen ist.It is assumed that the MOSFET T1 is initially turned on, that the control signal S1 thus assumes a high level. Furthermore, for the representation in 6 It is assumed that the gate-source voltage Vgs has risen to the value of a drive potential V1 during the phase of the conductive activation (on-time) of the MOSFET T1. In addition, it is assumed for the sake of explanation that a charging current of the gate-source capacitance Cgs is approximately zero when the gate-source capacitance Cgs is charged up to the value of the driving potential V1.
Das
Steuersignal S1 nimmt zu einem Zeitpunkt t3 einen Low-Pegel an und bestimmt
damit den Beginn des Abschaltvorganges des MOSFET T1. Die Treiberschaltung
entlädt
die Gate-Source-Kapazität Cgs ab
diesem Abschaltzeitpunkt t3 mit einem Ladestrom I10, der Bezug nehmend
auf 5 beispielsweise einem von der Entladestromquelle 14 aufgenommenen
Strom I14 entspricht.The control signal S1 assumes a low level at a time t3 and thus determines the beginning of the turn-off operation of the MOSFET T1. The driver circuit discharges the gate-source capacitance Cgs from this turn-off time t3 with a charging current I10, referring to FIG 5 for example, one of the discharge current source 14 absorbed current I14 corresponds.
Mit
Beginn des Abschaltvorganges t3 wird der Entladetransistor T2 vom
sperrenden Zustand in den Diodenbetriebszustand überführt. Die über dem als MOS-Diode betriebenen
Entladetransistor T2 anliegende Spannung entspricht dabei der Gate-Source-Spannung Vgs
des Leistungs-MOSFET T1, die bedingt durch den Entladestrom I10
der Treiberschaltung 10 über der Zeit absinkt. Der Entladetransistor T2
bewirkt zusätzlich
zu dem Entladestrom der Ansteuerschaltung einen zusätzlichen
Entladestrom I2, der umso größer ist,
je größer die
Gate-Source-Spannung
Vgs des Leistungs-MOSFET T2 ist. Dieser zusätzliche Entladestrom bewirkt
insbesondere zu Beginn des Abschaltvorgangs, wenn die Gate-Source-Spannung
Vgs noch einen großen
Wert annimmt, der deutlich oberhalb der Einsatzspannung des MOSFET
T1 liegt, eine deutliche Beschleunigung des Abschaltvorganges.With the start of the turn-off operation t3, the discharge transistor T2 is transferred from the blocking state to the diode operating state. The voltage applied across the discharge transistor T2 operated as a MOS diode corresponds to the gate-source voltage Vgs of the power MOSFET T1, which is due to the discharge current I10 of the driver circuit 10 falls over time. The discharge transistor T2 causes in addition to the discharge current of the drive circuit, an additional discharge current I2, which is greater, the greater the gate-source voltage Vgs of the power MOSFET T2. This additional discharge current causes, especially at the beginning of the turn-off, when the gate-source voltage Vgs still assumes a large value, which is well above the threshold voltage of the MOSFET T1, a significant acceleration of the turn-off.
Der
Betrag des zusätzlichen
Entladestromes I2 durch den Entladetransistor T2 abhängig von
dessen Gate-Source-Spannung und damit abhängig von der Gate-Source-Spannung
Vgs des Leistungs-MOSFET T1 ist in 7 dargestellt.
Diese Strom-Spannungs-Kennlinie
entspricht der herkömmlichen
Kennlinie einer MOS-Diode.The amount of the additional discharge current I2 through the discharge transistor T2 depending on its gate-source voltage and thus dependent on the gate-source voltage Vgs of the power MOSFET T1 is in 7 shown. This current-voltage characteristic corresponds to the conventional characteristic of a MOS diode.
Bezug
nehmend auf 6 bewirkt der Entladetransistor
T2 insbesondere während
der Zeitdauer T6 zwischen dem Beginn des Abschaltvorganges t3 und
einem späteren
Zeitpunkt t4, zu dem die Gate-Source-Spannung Vgs in etwa bis auf
das Miller-Plateau
abgesunken ist, eine deutliche Beschleunigung des Abschaltvorganges
und damit eine Verringerung der Totzeit, die in der Darstellung
gemäß 6 der
Zeitdauer T6 entspricht.Referring to 6 causes the discharge transistor T2, in particular during the time period T6 between the beginning of the turn-off t3 and a later time t4, at which the gate-source voltage Vgs has dropped to about the Miller plateau, a significant acceleration of the turn-off and thus a reduction the dead time, in the representation according to 6 the time period T6 corresponds.
8 zeigt
ein schaltungstechnisches Realisierungsbeispiel für die zuvor
anhand von 3 erläuterte Umschaltung des Entladetransistors
T2 zwischen dem sperrenden Betriebszustand und dem Dioden-Betriebszustand.
Hierzu ist in dem Beispiel gemäß 8 ein
hochohmiger Widerstand R2, der alternativ auch durch eine Stromquelle
ersetzt sein kann, zwischen den Drain-Anschluss D und den Gate-Anschluss
G des Entladetransistors T2 geschaltet. Zwischen Gate und Source
des Entladetransistors T2 ist die Laststrecke eines weiteren Transistors
T3 geschaltet, der nach Maßgabe
des Steuersignals S1 derart angesteuert ist, dass der Transistor T3
leitet, um den Entladetransistor T2 zu sperren, wenn der Leistungs-MOSFET
T1 leitend angesteuert werden soll. Dieser Transistor dient als
Steuertransistor, der die Diodenfunktion des Entladetransistors T2
steuert. 8th shows a circuit implementation example for the previously using 3 explained switching of the discharge transistor T2 between the blocking operating state and the diode operating state. This is in the example according to 8th a high-impedance resistor R2, which may alternatively be replaced by a current source, connected between the drain terminal D and the gate terminal G of the discharge transistor T2. Between the gate and source of the discharge transistor T2, the load path of another transistor T3 is connected, which is controlled in accordance with the control signal S1 such that the transistor T3 conducts to block the discharge transistor T2, when the power MOSFET T1 is to be driven conductive. This transistor serves as a control transistor which controls the diode function of the discharge transistor T2.
Bezogen
auf das in 6 erläuterte Beispiel leitet der
Steuertransistor T3, wenn das Steuersignal S1 einen High-Pegel annimmt. Der
hochohmige Widerstand R2 verhindert bei leitendem Steuertransistor
T3, dass die Gate-Source-Kapazität
des Leistungs-MOSFET T1 entladen wird.Related to the in 6 explained example, the control transistor T3 conducts when the control signal S1 assumes a high level. When the control transistor T3 is conductive, the high-resistance resistor R2 prevents the gate-source capacitance of the power MOSFET T1 from being discharged.
Sperrt
der Steuertransistor T3 so wird das Gate des Entladetransistors
T2 über
den hochohmigen Widerstand R2 auf das Potential des Gate-Anschlusses
G des Leistungs-MOSFET T1 gezogen, wodurch der Entladetransistor
T2 als Diode betrieben wird und entsprechend der in 6 erläuterten
Weise die Entladung der Gate-Source-Kapazität zu Beginn des Abschaltvorganges
beschleunigt.Locks the control transistor T3 so is the Gate of the discharge transistor T2 is pulled via the high-resistance resistor R2 to the potential of the gate terminal G of the power MOSFET T1, whereby the discharge transistor T2 is operated as a diode and according to the in 6 explained manner accelerates the discharge of the gate-source capacitance at the beginning of the shutdown.
Der
MOSFET T1 ist in dem Beispiel gemäß 8 als High-Side-Schalter eingesetzt,
dessen Laststrecke D-S ist also zwischen die Klemme für das positive
Versorgungspotential V+ und die Last Z geschaltet. Die grundsätzliche
Ansteuerung dieses als High-Side-Schalter eingesetzten MOSFET T1
entspricht der zuvor für
den Leistungs-MOSFET T1 in 3 erläuterten
Ansteuerung mit dem Unterschied, dass zur leitenden Ansteuerung
des High-Side-Schalters T1 in 8 ein Ansteuerpotential
durch die Treiberschaltung 10 zur Verfügung gestellt werden muss,
das oberhalb des Versorgungspotentials V+ liegt. Hierzu kann beispielsweise
eine Ladungspumpe eingesetzt werden, die aus dem Versorgungspotential
V+ ein oberhalb des Versorgungspotential V+ liegendes Ansteuerpotential
erzeugt. Derartige Ladungspumpen und deren Einsatz zur Ansteuerung
eines High-Side-Schalters sind hinlänglich bekannt, so dass auf
eine weitere Erläuterung
hierzu verzichtet werden kann.The MOSFET T1 is in the example according to 8th used as a high-side switch, the load path DS is thus connected between the terminal for the positive supply potential V + and the load Z. The fundamental control of this MOSFET T1 used as a high-side switch corresponds to that previously described for the power MOSFET T1 in FIG 3 explained control with the difference that for the conductive control of the high-side switch T1 in 8th a drive potential through the driver circuit 10 must be provided, which is above the supply potential V +. For this purpose, for example, a charge pump can be used, which generates a supply potential V + above the supply potential V + lying drive potential. Such charge pumps and their use for driving a high-side switch are well known, so that it can be dispensed with a further explanation.
Gegebenenfalls
ist auch dem weiteren Transistor eine geeignete Treiberschaltung 22 vorzuschalten,
die das Steuersignal S1 in geeignete, zur leitenden bzw. sperrenden
Ansteuerung dieses Transistors T1 dienende Ansteuerspannungen umsetzt.Optionally, the further transistor is a suitable driver circuit 22 upstream, which converts the control signal S1 in suitable, serving for conducting or blocking control of this transistor T1 drive voltages.
Bei
den anhand der 3 und 8 erläuterten
Ausführungsbeispielen
der erfindungsgemäßen Schaltungsanordnung
erfolgt die zusätzliche Entladung
der Gate-Source-Kapazität
Cgs des Leistungs-MOSFET T1 durch die Entladeschaltung 20 über den
während
dieses Betriebszustandes als Diode betriebenen Entladetransistors
T2, dessen Laststrecke unmittelbar zwischen Gate und Source des Leistungs-MOSFET
T1 bzw. parallel zu der Gate-Source-Kapazität geschaltet ist.In the case of the 3 and 8th explained embodiments of the circuit arrangement according to the invention, the additional discharge of the gate-source capacitance Cgs of the power MOSFET T1 is performed by the discharge circuit 20 via the discharge transistor T2 operated as a diode during this operating state, the load path of which is connected directly between the gate and source of the power MOSFET T1 or parallel to the gate-source capacitance.
9 zeigt
ein weiteres Ausführungsbeispiel einer
erfindungsgemäßen Schaltungsanordnung. Der
Entladetransistor T2 ist hierbei permanent als Diode verschaltet,
indem dessen Gate und Drain miteinander kurzgeschlossen und an den
Gate- Anschluss G
des Leistungs-MOSFET T1 angeschlossen sind. Eine Entladung der Gate-Source-Kapazität Cgs des
MOSFET T1 erfolgt bei diesem Ausführungsbeispiel allerdings nicht über den
Source-Anschluss S des MOSFET T1, sondern über einen weiteren Transistor
T4 der nach Maßgabe
des Steuersignals S1 angesteuert ist, nach Bezugspotential GND. Der
Source-Anschluss des Leistungs-MOSFET T1 ist über eine Diode D5 an den Source-Anschluss des Entladetransistors
T2 angeschlossen, wodurch das Source-Potential des Entladetransistors
T2 um den Wert der Durchlassspannung dieser Diode D5 unterhalb des
Wertes des Source-Potentials des Leistungs-MOSFET T1 liegt. Die über der
Laststrecke des als Diode verschalteten Entladetransistors T2 anliegende
Spannung entspricht der Gate-Source-Spannung Vgs des Leistungs-MOSFET T1
abzüglich
der Durchlassspannung der Diode D5 und ist damit ebenfalls von der
Gate-Source-Spannung
des Leistungs-MOSFET T1 abhängig.
Ein Entladestrom über
den als Diode verschalteten Transistor T2 fließt dabei nur dann, wenn der
weitere Transistor T4 leitend angesteuert ist. Ein diesem Transistor
T4 zugeführtes
Steuersignal S4 wird in nicht näher
dargestellter Weise so erzeugt, dass dieses wenigstens für eine vorgegebene
Zeitdauer nach einer fallenden Flanke des Steuersignals S1, also
mindestens zu Beginn des Abschaltvorganges des Leistungs-MOSFET,
diesen Transistor T4 leitend ansteuert, um den zusätzlichen
Entladestrom I2 durch den Entladetransistor T2 zu bewirken. Als
Steuersignal S4 dieses Transistors T4 eignet sich insbesondere ein
zu dem Steuersignal S1 komplementäres Signal, das durch Invertieren
des Steuersignals S1 erhalten werden kann. 9 shows a further embodiment of a circuit arrangement according to the invention. The discharge transistor T2 is in this case permanently connected as a diode in that its gate and drain are short-circuited with each other and connected to the gate terminal G of the power MOSFET T1. A discharge of the gate-source capacitance Cgs of the MOSFET T1 is carried out in this embodiment, however, not via the source terminal S of the MOSFET T1, but via a further transistor T4 which is driven in accordance with the control signal S1, reference potential GND. The source terminal of the power MOSFET T1 is connected via a diode D5 to the source terminal of the discharge transistor T2, whereby the source potential of the discharge transistor T2 by the value of the forward voltage of this diode D5 below the value of the source potential of the power MOSFET T1 is located. The voltage applied across the load path of the discharge transistor T2 connected as a diode corresponds to the gate-source voltage Vgs of the power MOSFET T1 minus the forward voltage of the diode D5 and is therefore likewise dependent on the gate-source voltage of the power MOSFET T1. A discharge current through the diode T2 connected transistor flows only when the further transistor T4 is turned on. A control signal S4 fed to this transistor T4 is generated in a manner not shown in such a way that it conducts this transistor T4 in a conductive manner for at least a predetermined time after a falling edge of the control signal S1, ie at least at the beginning of the turn-off of the power MOSFET to cause additional discharge current I2 through the discharge transistor T2. In particular, a signal complementary to the control signal S1, which can be obtained by inverting the control signal S1, is suitable as the control signal S4 of this transistor T4.
Der
Vorteil der Schaltungsanordnung nach 9 gegenüber der
in 8 dargestellten Schaltungsanordnung besteht darin,
dass der zusätzlich zu
dem Entladetransistor T2 vorhandene weitere Transistor T4 der zusätzlichen
Entladeschaltung 20 durch ein auf Bezugspotential GND bezogenes
Steuersignal angesteuert werden kann, so dass zur Ansteuerung dieses
Transistors T4 keine weitere Treiberschaltung, insbesondere keine
Ladungspumpe erforderlich ist.The advantage of the circuit arrangement 9 opposite to the 8th illustrated circuit arrangement is that the additional transistor T4 present in addition to the discharge transistor T2 of the additional discharge circuit 20 can be controlled by a control signal based on reference potential GND, so that no further driver circuit, in particular no charge pump is required for driving this transistor T4.
Grundsätzlich gilt
bei allen dargestellten Schaltungen, dass der Entladetransistor
T2 zumindest zu Beginn des Abschaltvorgangs als Diode verschaltet
ist und einen Entladestrompfad von dem Steueranschluss G des Leistungs-MOSFET
auf einen Knoten mit einem gegenüber
dem Ansteuerpotential niedrigeren Potential bereitstellt. Dieses
niedrigere Potential kann wie bei den Schaltungen gemäß der 3 und 8 beispielweise
Source-Potential oder wie bei der Schaltung gemäß 9 beispielsweise
Bezugspotential sein. Darüber
hinaus ist die über
dem als Diode verschalteten Entladetransistor T3 anliegende Spannung,
die den zusätzlichen
Entladestrom bestimmt, von der Ansteuerspannung Vgs des Leistungs-MOSFET
abhängig.Basically, in all the illustrated circuits, the discharge transistor T2 is connected as a diode at least at the beginning of the turn-off process and provides a discharge current path from the control terminal G of the power MOSFET to a node at a lower potential than the drive potential. This lower potential can, as in the circuits according to the 3 and 8th for example, source potential or as in the circuit according to 9 for example, be reference potential. In addition, the voltage applied across the diode-connected discharge transistor T3, which determines the additional discharge current, depends on the drive voltage Vgs of the power MOSFET.
Der
Leistungs-MOS-Transistor T1 ist in den zuvor erläuterten Schaltungsanordnung
gemäß der 3, 8 und 9 als
Leistungs-MOSFET ausgebildet. Die erfindungsgemäße Schaltungsanordnung funktioniert
in entsprechender Weise auch für die
Ansteuerung eines als Leistungs-IGBT ausgebildeten Lasttransistors.
Vorzugsweise ist der als Diode betreibbare Entladetransistor T2
dann ebenfalls als IGBT realisiert.The power MOS transistor T1 is in the previously explained circuit arrangement according to the 3 . 8th and 9 designed as a power MOSFET. The circuit arrangement according to the invention also functions in a corresponding manner for the control of a power IGBT Deten load transistor. Preferably, the discharge transistor T2 which can be operated as a diode is then also realized as an IGBT.
In
beiden Fällen
gilt, dass der als Diode betreibbare Entladetransistor T2 und der
Leistungstransistor T1 vorzugsweise gleiche Einsatzspannung besitzen,
wodurch sichergestellt ist, dass der erhöhte Ladestrom durch die Entladeschaltung 20 nur
so lange bereit gestellt wird, bis die Gate-Source-Spannung Vgs
des Leistungstransistors auf den Wert des Miller-Plateaus und damit
in etwa auf den Wert der Einsatzspannung abgesunken ist.In both cases, the diode-operated discharge transistor T2 and the power transistor T1 preferably have the same threshold voltage, which ensures that the increased charging current through the discharge circuit 20 is provided only until the gate-source voltage Vgs of the power transistor has dropped to the value of the Miller plateau and thus approximately to the value of the threshold voltage.
-
V+V +
-
erstes
Versorgungspotential, positives Versorgungsfirst
Supply potential, positive supply
-
-
potentialpotential
-
GNDGND
-
negatives
Versorgungspotential, Bezugspotentialnegative
Supply potential, reference potential
-
ZZ
-
Lastload
-
MM
-
Leistungs-MOSFETPower MOSFET
-
Vdsds
-
Drain-Source-SpannungDrain-source voltage
-
VgsVgs
-
Gate-Source-SpannungGate-source voltage
-
CgsCgs
-
Gate-Source-KapazitätGate-source capacitance
-
Rgrg
-
Gate-VorwiderstandGate series resistor
-
GG
-
Gate-AnschlussGate terminal
-
DD
-
Drain-AnschlussDrain
-
SS
-
Source-AnschlussSource terminal
-
S1S1
-
Steuersignalcontrol signal
-
VinVin
-
Eingangsspannunginput voltage
-
VqVq
-
steuerbare
Eingangsspannungsquellecontrollable
Input voltage source
-
1010
-
Treiberschaltungdriver circuit
-
2020
-
zusätzliche
Entladeschaltungadditional
discharge
-
1111
-
Eingangsklemme
der Treiberschaltunginput terminal
the driver circuit
-
1212
-
Ausgangsklemme
der Treiberschaltungoutput terminal
the driver circuit
-
I10I10
-
Entladestromdischarge
-
I2I2
-
zusätzlicher
Entladestromadditional
discharge
-
2121
-
SchalteUnlock
-
R10R10
-
Widerstandresistance
-
1515
-
Umschalterswitch
-
V1V1
-
erstes
Ansteuerpotentialfirst
drive potential
-
V2V2
-
zweites
Ansteuerpotentialsecond
drive potential
-
13,
1413
14
-
Stromquellenpower sources
-
I14I14
-
Strom
der Stromquelle 14 Current of the power source 14
-
T1T1
-
Leistungs-MOSFETPower MOSFET
-
T2T2
-
Entladetransistordischarging
-
T3T3
-
Ansteuertransistordrive transistor
-
T4T4
-
Hilfstransistorauxiliary transistor
-
S4S4
-
Ansteuersignal
des Transistors T4control signal
of the transistor T4
-
D5D5
-
Diodediode