-
Die
Erfindung bezieht sich auf ein nichtflüchtiges Halbleiterspeicherbauelement
nach dem Oberbegriff des Anspruchs 1.
-
Bekanntermaßen gibt
es verschiedene Arten von Halbleiterspeicherbauelementen. Speicher
mit wahlfreiem Zugriff (RAM) sind vom flüchtigen Typ, bei dem die gespeicherte
Information verlorengeht, wenn die Leistungsversorgung abgeschaltet
wird, während
Festwertspeicher (ROM) nichtflüchtig
sind, d.h. sie behalten die gespeicherte Information, selbst wenn
die Leistungsversorgung abgeschaltet wird. Elektrisch löschbare
und programmierbare Festwertspeicher(EEPROM)-Bauelemente sind ein
spezieller Typ von nichtflüchtigem
Halbleiterspeicherbauelement.
-
Die 1 und 2 zeigen in einer Zellenlayoutansicht
bzw. einer Schnittansicht ein herkömmliches EEPROM-Bauelement
mit einem Speichergateoxidfilm 12 und einem Tunneloxidfilm 14 auf
verschiedenen Bereichen eines Halbleitersubstrats 10. Der
Tunneloxidfilm 14 ist dünner
als der Speichergateoxidfilm 12. Eine floatende Gateelektrode 16 ist
auf dem Speichergateoxidfilm 12 und dem Tunneloxidfilm 14 ausgebildet.
Eine Maskenstruktur 40 in 1 definiert die
floatende Gateelektrode 16, wobei der Bereich 40 einen
geätzten
Bereich repräsentiert.
Eine isolierende Zwischenschicht 18 und eine Steuergateelektrode 20 sind
auf der floatenden Gateelektrode 16 ausgebildet.
-
Ein
Sourcebereich 22 ist in dem Halbleitersubstrat 10 justiert
zu einer Seitenwand der floatenden Gateelektrode 16 und
der Steuergateelektrode 20 ausgebildet, und ein floatender Übergangsbereich 24 ist
in dem Halbleitersubstrat 10 unterhalb und rechts von dem
Tunneloxidfilm 14 ausgebildet. Der Sourcebereich 22 und
der floatende Übergangsbereich 24 sind
unter Verwendung von n+-leitenden Störstellen
gebildet, wenn das Halbleitersubstrat 10 ein p-leitendes
Siliciumsubstrat ist. Der Tunneloxidfilm 14, die floatende
Gateelektrode 16, die isolierende Zwischenschicht 18 und
die Steuergateelektrode 20 sind sequentiell gebildet, um
einen Gatestapel zu bilden. Der Gatestapel, der Sourcebereich 22 und
der floatende Übergangsbereich 24 bilden
einen Speichertransistor (MTR).
-
Ein
Auswahlgateoxidfilm 26 befindet sich beabstandet von dem
Speichertransistor (MTR) auf dem Halbleitersubstrat 10.
Eine erste leitfähige Schichtstruktur 28,
eine isolierende Schichtstruktur 30 und eine zweite leitfähige Schichtstruktur 32 sind auf
dem Auswahlgateoxidfilm 26 ausgebildet, um eine Gateelektrode 34 zu
bilden. Ein Drainbereich 36 ist in dem Halbleitersubstrat 10 auf
der rechten Seite der Gateelektrode 34 ausgebildet. Eine
nicht gezeigte Bitleitung ist mit dem Drainbereich 36 verbunden. Der
Drainbereich 36 ist unter Verwendung von n+-leitenden
Störstellen
gebildet, wenn das Halbleitersubstrat 10 das p-leitende
Siliciumsubstrat ist. Der Auswahlgateoxidfilm 26, die Gateelektrode 34,
der floatende Übergangsbereich 24 und
der Drainbereich 36 bilden einen Auswahltransistor (STR).
-
Bei
dem herkömmlichen
nichtflüchtigen Speicherbauelement
bewirkt eine Spannungsdifferenz zwischen der Steuergateelektrode 20 und
dem floatenden Übergangsbereich 24,
dass ein Strom durch den Tunneloxidfilm 14 fließt. Demgemäß werden
Elektronen in die floatende Gateelektrode 16 injiziert
oder aus dieser emittiert, um die Zelle zu löschen oder zu programmieren.
-
Die
Betriebsspannung ist jedoch basierend auf dem Kopplungsverhältnis festgelegt,
das heißt, wie
stark sich die Spannung der Steuergateelektrode auf die floatende
Gateelektrode auswirkt. Die Betriebsspannung wird verwendet, wenn
das nichtflüchtige
Speicherbauelement die Programmier- und Löschvorgänge durchführt. Demgemäß sollte das Kopplungsverhältnis erhöht werden,
um die Betriebsspannung zu verringern. Wenn jedoch das nichtflüchtige Speicherbauelement
klein ist, ist die Kapazität zwischen
der floatenden Gateelektrode und der Steuergateelektrode verringert,
wodurch das Kopplungsverhältnis
verringert ist.
-
Ein
herkömmliches
Verfahren zur Erhöhung des
Kopplungsverhältnisses
besteht darin, die Dicke der isolierenden Zwischenschicht oder des
Tunneloxidfilms zu verringern, um die Kapazität zwischen der floatenden Gateelektrode
und der Steuergateelektrode zu erhöhen. Dies reduziert jedoch
drastisch die Ladungshaltung, und es besteht eine Beschränkung beim
Strukturieren und bei der Zuverlässigkeit.
-
Des
Weiteren wurde ein Verfahren zum Vertiefen der Oberfläche der
floatenden Gateelektrode oder zum Vergrößern der Höhe der floatenden Gateelektrode
vorgeschlagen, um das Kopplungsverhältnis zu erhöhen. Ein
Vertiefen der Oberfläche
der floatenden Gateelektrode reduziert jedoch ebenfalls die Ladungshaltung,
und eine Vergrößerung der
Höhe der
floatenden Gateelektrode resultiert in einem hohen Gatestapel, der
schwierig zu ätzen
ist.
-
Der
Erfindung liegt als technisches Problem die Bereitstellung eines
nichtflüchtigen
Speicherbauelements der eingangs genannten Art zugrunde, das die
oben erwähnten
Schwierigkeiten des Standes der Technik wenigstens teilweise vermeidet
und insbesondere eine niedrige Betriebsspannung bei guter Ladungshaltefähigkeit
und hohem Kopplungsverhältnis
ermöglicht.
-
Die
Erfindung löst
dieses Problem durch die Bereitstellung eines nichtflüchtigen
Speicherbauelements mit den Merkmalen des Anspruchs 1.
-
Vorteilhafte
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
-
Vorteilhafte,
nachfolgend beschriebene Ausführungsformen
der Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel
sind in den Zeichnungen dargestellt. Hierbei zeigen:
-
1 eine
Zellenlayoutansicht eines herkömmlichen,
elektrisch löschbaren
und programmierbaren Festwertspeicher(EEPROM)-Bauelements,
-
2 eine
Schnittansicht entlang einer Linie II-II' von 1,
-
3 eine
Zellenlayoutansicht eines erfindungsgemäßen EEPROM-Bauelements,
-
4 eine
Schnittansicht entlang einer Linie IV-IV' von 3,
-
5 eine
Zellenlayoutansicht eines erfindungsgemäßen Flash-Speicherbauelements,
-
6 eine
Schnittansicht entlang einer Linie VI-VI' von 5,
-
7 je
eine Draufsicht auf eine Maskenstruktur und eine damit durch einen
herkömmlichen Strukturierungsprozess
erzeugte floatende Gateelektrode eines nichtflüchtigen Halbleiterspeicherbauelements,
-
8 und 9 jeweils
Draufsichten nach Art von 7, jedoch
für einen
erfindungsgemäßen Prozess
zur Strukturierung einer floatenden Gateelektrode eines nichtflüchtigen
Halbleiterspeicherbauelements,
-
10 eine
schematische Perspektivansicht einer floatenden Gateelektrode eines
erfindungsgemäßen nichtflüchtigen
Halbleiterspeicherbauelements und
-
11 ein
Flussdiagramm eines Verfahrens zur Herstellung eines erfindungsgemäßen nichtflüchtigen
Halbleiterspeicherbauelements.
-
Im
Folgenden wird die Erfindung beispielhaft an einem elektrisch löschbaren
und programmierbaren Festwertspeicher(EEPROM)-Bauelement beschrieben,
das ein nichtflüchtiges
Speicherbauelement zum elektrischen Programmieren und Löschen von
Information darstellt.
-
Die 3 und 4 zeigen
ein erfindungsgemäßes EEPROM-Bauelement
mit einem Auswahltransistor (STR) und einem floatenden Übergangsbereich 240,
der als Drainbereich eines Speichertransistors (MTR) fungieren kann.
Die Schnittlinie IV-IV' von 3 repräsentiert
die Richtung einer Kanallänge.
-
Ein
Speichergateoxidfilm 120 und ein Tunneloxidfilm 140 sind
in verschiedenen Bereichen auf einem Halbleitersubstrat 100 ausgebildet.
Der Tunneloxidfilm 140 ist dünner als der Speichergateoxidfilm 120.
Der Speichergateoxidfilm 120 beinhaltet einen ersten Speichergateoxidfilm 120a,
der auf dem Halbleitersubstrat 100 mit einer erste Dicke
ausgebildet ist, und einen zweiten Speichergateoxidfilm 120b,
der mit einer zweiten Dicke, die z.B. gleich der ersten Dicke ist,
und in lateralem Kontakt mit dem Tunneloxidfilm 140 ausgebildet
ist.
-
Eine
floatende Gateelektrode 160 ist auf dem Speichergateoxidfilm 120 und
dem Tunneloxidfilm 140 ausgebildet. Eine Maskenstruktur 400 von 3 definiert
die floatende Gateelektrode 160. Der Bereich 400 ist
ein geätzter
Bereich. Demgemäß ist die floatende
Gateelektrode 160 gemäß der Erfindung wellenförmig in
Richtung der Kanallänge,
d.h. sie weist quer zur Kanallängsrichtung
versetzte Bereiche auf, um das Kopplungsverhältnis zu verbessern, wie später detailliert
beschrieben wird. Eine isolierende Zwischenschicht 180 und
eine Steuergateelektrode 200 sind auf der floatenden Gateelektrode 160 ausgebildet.
Bei dem EEPROM-Bauelement der Erfindung sind der Speichergateoxidfilm 120,
der Tunneloxidfilm 140, die floatende Gateelektrode 160,
die isolierende Zwischenschicht 180 und die Steuergateelektrode 200 sequentiell
gebildet, um einen Gatestapel aufzubauen.
-
Ein
Sourcebereich 220, d.h. ein erster Diffusionsbereich, ist
in dem Halbleitersubstrat 100 justiert zu einer Seitenwand
der floatenden Gateelektrode 160 und der Steuergateelektrode 200 ausgebildet. Wenn
das Halbleitersubstrat 100 ein p-leitendes Siliciumsubstrat
ist, ist der Sourcebereich 220 unter Verwendung von n+-leitenden Störstellen gebildet, indem z.B.
Arsen (As) bei 30keV bis 80keV mit einer Dosis von 9,0 × 1014/cm2 bis 9,0 × 1015/cm2 implantiert
wird.
-
Ein
floatender Übergangsbereich 240,
d.h. ein zweiter Diffusionsbereich, ist justiert zu der anderen
Seitenwand der floatenden Gateelektrode 160 und der Steuergateelektrode 200 in
dem Halbleitersubstrat 100 unterhalb und auf einer Seite
des Tunneloxidfilms 140 ausgebildet. Der floatende Übergangsbereich 240 besteht
aus einem n+-leitenden Störstellenbereich 240a und
einem n-leitenden Störstellenbereich 240b.
Der n+-leitende Störstellenbereich 240a ist
in dem Halbleitersubstrat 100 unterhalb des Tunneloxidfilms 140 durch
Implantieren z.B. von Phosphor (P) bei 50keV bis 70keV mit einer
Dosis von 7,0 × 1013/cm2 bis 1,0 × 1014/cm2 oder von Arsen (As)
bei 60keV bis 120keV mit einer Dosis von 7.0 × 1013/cm2 bis 1,5 × 1014/cm2 gebildet, wenn das Halbleitersubstrat 100 ein
p-leitendes Siliciumsubstrat ist.
-
Der
n–-leitende
Störstellenbereich 240b ist
in dem Halbleitersubstrat 100 an der anderen Seite des Gatestapels
durch Implantieren z.B. von Phosphor (P) bei 70keV bis 120keV mit
einer Dosis von 5,0 × 1012/cm2 bis 1,2 × 1013/cm2 gebildet,
wenn das Halbleitersubstrat 100 ein p-leitendes Siliciumsubstrat
ist. Der n–-leitende
Störstellenbereich 240b ist
tiefer als der n+-leitende Störstellenbereich 240a.
-
Demgemäß ist der
floatende Übergangsbereich 240 ein
Doppelstörstellenbereich,
der aus dem n+-Störstellenbereich 240a und
dem n–-Störstellenbereich 240b besteht.
Daher stellt die Erfindung den Speichertransistor (MTR) aus dem
Gatestapel, dem Sourcebereich 220 und dem floatenden Übergangsbereich 240 bzw.
dem Drainbereich bereit, wenn der Auswahltransistor nicht vorhanden
ist.
-
Ein
Auswahlgateoxidfilm 260 ist von dem Speichertransistor
(MTR) auf dem Halbleitersubstrat 100 beabstandet. Eine
Gateelektrode 340 ist auf dem Auswahlgateoxidfilm 260 ausgebildet.
Die Gateelektrode 340 besteht aus einer ersten leitfähigen Schichtstruktur 280,
einer isolierenden Zwischenschichtstruktur 300 und einer
zweiten leitfähigen Schichtstruk tur 320.
Ein zweiter Gatestapel besteht aus dem Auswahlgateoxidfilm 260 und
der Gateelektrode 340. Ein Drainbereich 360, d.h.
ein dritter Diffusionsbereich, ist in dem Halbleitersubstrat 100 auf der
in 4 rechten Seite der Gateelektrode 340 ausgebildet.
Eine nicht gezeigte Bitleitung ist mit dem Drainbereich 360 verbunden.
-
Wenn
das Halbleitersubstrat 100 ein p-leitendes Siliciumsubstrat
ist, wird der Drainbereich 360 unter Verwendung von n+-leitenden Störstellen durch Implantieren
z.B. von Arsen (As) bei 30keV bis 80keV mit einer Dosis von 9,0 × 1014/cm2 bis 9,0 × 1015/cm2 gebildet.
Als Ergebnis besteht der Auswahltransistor STR, das heißt der Auswahltransistorbereich,
aus dem Auswahlgateoxidfilm 260, der Gateelektrode 340,
dem floatenden Übergangsbereich 240,
das heißt
dem Sourcebereich des Auswahltransistors, und dem Drainbereich 360.
-
Im
Folgenden wird beispielhaft eine Zelle eines Flash-Speicherbauelements
als einem speziellen nichtflüchtigen
Speicherbauelement beschrieben. Die 5 und 6 zeigen
ein Zellenlayout bzw. eine Schnittansicht dieses erfindungsgemäßen Flash-Speicherbauelements.
Elemente in den 5 und 6, die auch
in den 3 und 4 vorkommen, sind mit den gleichen
Bezugszeichen dargestellt und bedürfen hier keiner nochmaligen
eingehenden Erläuterung.
-
Die
Schnittlinie VI-VI' von 5 repräsentiert die
Richtung einer Kanallänge.
In dem Zellenlayout des Flash-Speicherbauelements von 5 ist
der Auswahltransistor der Einfachheit halber im Vergleich zu dem
Zellenlayout des EEPROM-Bauelements von 3 weggelassen.
Das Vorhandensein des Auswahltransistors ist für die Erfindung optional. Außerdem weist
das Flash-Speicherbauelement von 6 den gleichen
Speichertransistor auf wie das EEPROM-Bauelement von 4 mit
der Ausnahme, dass der Tunneloxidfilm anders ausgebildet ist und Programmier-
und Löschvorgänge anders
durchgeführt
werden.
-
In
dem erfindungsgemäßen Zellentransistor dieses
Flash-Speicherbauelements sind der Tunneloxidfilm 140 und
die floatende Gateelektrode 160 auf dem Halbleitersubstrat 100 ausgebildet.
Speziell ist dabei der Tunneloxidfilm 140 anders als in 4 mit
gleichmäßiger Dicke
auf dem Halbleitersubstrat 100 unter der floatenden Gateelektrode 160 ausgebildet.
Die Maskenstruktur 400 definiert die floatende Gateelektrode 160.
Der Bereich 400 ist ein geätzter Bereich. Demgemäß ist die
floatende Gateelektrode 160 in der Richtung der Kanallänge wellenförmig, d.h.
weist querversetzte Bereich auf, um das Kopplungsverhältnis zu
verbessern, wie später
detailliert beschrieben wird. Die isolierende Zwischenschicht 180 und
die Steuergateelektrode 200 sind auf der floatenden Gateelektrode 160 ausgebildet.
-
Der
Sourcebereich 220 ist justiert zu einer Seitenwand der
floatenden Gateelektrode 160 und der Steuergateelektrode 200 in
dem Halbleitersubstrat 100 ausgebildet. Wenn das Halbleitersubstrat 100 ein
p-leitendes Siliciumsubstrat ist, sind der Sourcebereich 220 und
der Drainbereich 360 unter Verwendung von n+-leitenden
Störstellen
durch Implantieren z.B. von Arsen (As) bei 30keV bis 80keV mit einer Dosis
von 9,0 × 1014/cm2 bis 9,0 × 1015/cm2 gebildet.
-
Als
Ergebnis sind der Tunneloxidfilm 140, die floatende Gateelektrode 160,
die isolierende Zwischenschicht 180 und die Steuergateelektrode 200 sequentiell
gebildet, um den Gatestapel zu bilden. Demgemäß bilden der Gatestapel, der
Sourcebereich 220 und der Drainbereich 360 den
Speichertransistor (MTR).
-
In
dem erfindungsgemäßen EEPROM-Bauelement
oder Flash-Speicherbauelement
bewirkt eine Spannungsdifferenz zwischen der Steuergateelektrode 200 und
dem floatenden Übergangsbereich 240,
dass ein Strom durch den Tunneloxidfilm 140 fließt. Demgemäß werden Elektronen
in die floatende Gateelektrode 160 injiziert oder aus dieser
emittiert, um die Zelle zu löschen
oder zu programmieren.
-
Speziell
sind in dem erfindungsgemäßen EEPROM-Bauelement
oder Flash-Speicherbauelement beide Seitenflächen der floatenden Gateelektrode 160 in
der Richtung der Kanallänge
wellenförmig,
d.h. sie weisen eine oder mehrere Versetzungen in Querrichtung auf,
um die Kapazität
zwischen der floatenden Gateelektrode 160 und der Steuergateelektrode 200 zu
erhöhen.
Demgemäß kann das
erfindungsgemäße EEPROM-Bauelement
oder Flash-Speicherbauelement das Kopplungsverhältnis erhöhen, wodurch die Spannung verringert
werden kann, die zum Programmieren und Löschen notwendig ist.
-
7 veranschaulicht
einen herkömmlichen Prozess
zur Strukturierung einer floatenden Gateelektrode eines nichtflüchtigen
Halbleiterspeicherbauelements, und die 8 und 9 veranschaulichen
einen Prozess zur Strukturierung einer floatenden Gateelektrode
für erfindungsgemäße nichtflüchtige Halbleiterspeicherbauelemente.
-
Im
Fall von 7 wird eine Maskenstruktur M1
gemäß dem linken
Teilbild zur Bildung der floatenden Gateelektrode mittels Photolithographie
derart verwendet, dass die floatende Gateelektrode 16 mit
einem regelmäßigen Strukturprofil
P1 entsteht, wie im rechten Teilbild von 7 gezeigt.
In 7 bezeichnet das Bezugszeichen "E" den geätzten Bereich.
-
Wenn
alternativ Maskenstrukturen 400 nach Art der linken Teilbilder
der 8 und 9 zur Bildung der floatenden
Gateelektrode 160 mittels Photolithographie verwendet werden,
weist die floatende Gateelektrode 160 ein wellenförmiges Strukturprofil P3
auf, wie in den rechten Teilbildern der 8 und 9 gezeigt.
Die Wellenform, d.h. der Querversatz, kann sich wiederholen und
weist z.B. eine Periodizität
von mehr als zwei auf.
-
In
den 8 und 9 bezeichnet das Bezugszeichen "E" wiederum den tatsächlich geätzten Bereich. Speziell ist
die floatende Gateelektrode 160 von 9 stärker wellenförmig als
jene in 8. Als Ergebnis sind beide Seitenflächen der
floatenden Gateelektrode 160 in der Richtung der Kanallänge wellenförmig.
-
10 ist
eine schematische Perspektivansicht der floatenden Gateelektrode
des erfindungsgemäßen nichtflüchtigen
Halbleiterspeicherbauelements nach Art von 9. Wenn
die in den 8 und 9 gezeigten
Maskenstrukturen 400 zur Bildung der floatenden Gateelektrode
mittels Photolithographie verwendet werden, weist folglich die floatende
Gateelektrode 160 das wellenförmige Strukturprofil P3 auf.
-
11 illustriert
den Ablauf eines Verfahrens zur Herstellung eines erfindungsgemäßen nichtflüchtigen
Halbleiterspeicherbauelements wie folgt. Zunächst wird der Tunneloxidfilm
auf dem Halbleitersubstrat gebildet (Schritt S1). Wenn das nichtflüchtige Halbleiterspeicherbauelement
ein EEPROM-Bauelement ist, wird der Tunneloxidfilm nur in einem
Teil des Bereich gebildet, in dem später die floatende Gateelektrode
gebildet wird. Wenn das nichtflüchtige Halbleiterspeicherbauelement
als Flash-Speicherbauelement verwendet wird, wird der Tunneloxidfilm insgesamt
mit einer gleichmäßigen Dicke
unterhalb des Bereichs gebildet, an der später die floatende Gateelektrode
gebildet wird.
-
Als
nächstes
wird mittels Photolithographie die floatende Gateelektrode auf dem
Tunneloxidfilm gebildet, wobei beide Seitenflächen in der Richtung der Kanallänge wellenförmig sind,
wie oben zu den 8 bis 10 beschrieben
(Schritt S3), wodurch das Kopplungsverhältnis verbessert wird.
-
Danach
wird die isolierende Zwischenschicht auf der floatenden Gateelektrode
gebildet (Schritt S5). Als nächstes
wird die Steuergateelektro de auf der isolierenden Zwischenschicht
gebildet (Schritt S7). Anschließend
werden der Source- und der Drainbereich justiert zu beiden Seitenwänden der floatenden
Gateelektrode und der Steuergateelektrode in dem Halbleitersubstrat
gebildet, und ein Kanalbereich wird zwischen dem Source- und dem
Drainbereich in dem Halbleitersubstrat gebildet (Schritt S9). Wenn
speziell das nichtflüchtige
Halbleiterspeicherbauelement ein EEPROM-Bauelement ist, wird der
Drainbereich unter dem Tunneloxidfilm in dem Halbleitersubstrat
gebildet.
-
Wie
vorstehend beschrieben, sind in dem erfindungsgemäßen Halbleiterspeicherbauelement beide
Seitenflächen
der floatenden Gateelektrode in der Richtung der Kanallänge wellenförmig, wodurch die
Kapazität
zwischen der floatenden Gateelektrode und der Steuergateelektrode
verbessert wird. Demgemäß hat das
erfindungsgemäße nichtflüchtige Halbleiterspeicherbauelement
eine gute Ladungshaltungscharakteristik, während das Kopplungsverhältnis verbessert
wird, wodurch die Betriebsspannung verringert werden kann, die zum
Programmieren und Löschen
notwendig ist, selbst wenn die Zelle mit kleineren Abmessungen gefertigt
wird.