DE102005014724B3 - Verfahren zum Herstellen einer Struktur mit Öffnungen - Google Patents

Verfahren zum Herstellen einer Struktur mit Öffnungen Download PDF

Info

Publication number
DE102005014724B3
DE102005014724B3 DE102005014724A DE102005014724A DE102005014724B3 DE 102005014724 B3 DE102005014724 B3 DE 102005014724B3 DE 102005014724 A DE102005014724 A DE 102005014724A DE 102005014724 A DE102005014724 A DE 102005014724A DE 102005014724 B3 DE102005014724 B3 DE 102005014724B3
Authority
DE
Germany
Prior art keywords
semiconductor substrate
dopant
openings
etching step
chemical etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005014724A
Other languages
English (en)
Inventor
Stefan Tegen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005014724A priority Critical patent/DE102005014724B3/de
Priority to TW095105526A priority patent/TWI303863B/zh
Priority to KR1020060028756A priority patent/KR100753711B1/ko
Priority to JP2006097201A priority patent/JP2006287229A/ja
Priority to US11/395,111 priority patent/US7456086B2/en
Application granted granted Critical
Publication of DE102005014724B3 publication Critical patent/DE102005014724B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Isolationsstruktur (2c) mit Öffnungen (3) von geringem Aspektverhältnis. Hierzu wird ein Dotierstoff in die Isolationsstruktur (2c) mit in vertikaler Richtung von einer vorprozessierten Halbleiteroberfläche im Mittel zu- oder abnehmender Konzentration eingebracht, die Öffnungen (3) in einem Trockenätzschritt ausgebildet und das Aspektverhältnis der Öffnungen (3) durch Vergrößern der Grundfläche der Öffnungen (3) mit einem nachfolgenden nasschemischen Ätzschritt reduziert.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Struktur mit Öffnungen gemäß dem Oberbegriff des unabhängigen Patentanspruchs 1. Zusätzlich betrifft die Erfindung ein Verfahren zum Herstellen eines Stapelkondensators eines DRAM Speicherbauelements gemäß dem Patentanspruch 9 sowie ein Verfahren zum Herstellen eines Zwischenschichtdielektrikums mit Kontaktöffnungen gemäß dem Patentanspruch 10.
  • Die Entwicklung von integrierten Schaltkreise wie Prozessoren oder Speichern wird von der zunehmenden Verkleinerung der minimalen Strukturbreiten der Bauelemente getrieben. Durch Verkleinerung der minimalen Strukturbreiten wie etwa einer Kanallänge eines Transistors lässt sich die Dichte von Bauelementen auf einem Halbleitersubstrat wie einem Siliziumwafer vergrößern, was zu geringeren Kosten je Chip führt. Bei Verkleinerung der minimalen Strukturbreiten ist es insbesondere wichtig Strukturen mit Öffnungen von geringem Aspektverhältnis, d.h. einem geringen Verhältnis zwischen einer Höhe der Öffnung und einer Breite einer Grundfläche (im Folgenden auch als Standfläche oder Kontaktfläche bezeichnet) der Öffnung herzustellen, um etwa Anforderungen hinsichtlich einer minimal erforderlichen Kapazität als auch hinsichtlich meachanischer Stabilität von als Stapelkondensatoren ausgeführten Speicherkondensatoren in dynamischen Halbleiterspeichern von wahlfreiem Zugriff (DRAM, Dynamic Random Access Memory) gerecht zu werden. Ebenso ermöglichen Strukturen mit Öffnungen von geringem Aspektverhältnis einen niederohmigen Kontaktwiderstand bei Kontaktlöchern. In beiden Fällen sind Öffnungen von geringem Aspektverhältnis zur Erzielung einer möglichst großen Kontaktfläche zum unterhalb der Struktur liegenden vorprozessierten Halbleitersubstrat erwünscht, im Falle von DRAMs mit Stapelkondensator aufgrund der erforderlichen mechanischen Stabilität von im Prozessablauf zur Herstellung von Stapelkondensatoren auftretenden freistehenden und bei spielsweise zylinderförmig ausgebildeten Strukturen, die aufgrund der Kapillarkräfte bei einer nasschemischen Ätzung umzukippen und miteinander in Kontakt zu treten drohen. Ebenso kann durch eine möglichst große Kontaktfläche zum unterhalb der Struktur liegenden vorprozessierten Halbleitersubstrat ein niedriger Kontaktwiderstand, etwa zu aktiven Bauelementen als Source-/Drainanschluss, erreicht werden, was schnelle Schaltzeiten ermöglicht.
  • In der Veröffentlichung „Effective Capacitance Enhancement Methods for 90-nm DRAM Capacitors", Journal of the Korean Physical Society, Vol. 44, No. 1, Januar 2004, Seiten 112–116 wird von Y. K. Park et al. zur Verbesserung der mechanischen Stabilität bei der Herstellung von Stapelkondensatoren in DRAMs eine OCS (one-cylinder-storage-node) mit den Merkmalen des Oberbegriffs des Patentanspruchs 1 vorgeschlagen. Hierbei werden zwei Oxidschichten, etwa eine BPSG (Bor-Phosphor-Silikatglass, boron phosphorous silicate glass) Schicht und eine PETEOS (Plasmaunterstützte Tetraorthosilane, plasma enhanced tetra-ethyl-ortho-silicate) Schicht übereinander gestapelt und Öffnungen durch anisotropes Ätzen eingebracht. Eine nasschemischer Ätzschritt dient zum Vergrößern der Kontaktfläche zum unterhalb der zwei Oxidschichten ausgebildeten Halbleitersubstrat.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Struktur mit Öffnungen von geringem Aspektverhältnis anzugeben, so dass möglichst große Grundflächen erzielt werden können.
  • Die Aufgabe wird erfindungsgemäß durch ein Verfahren gemäß dem unabhängigen Patentanspruch 1 gelöst. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen beschrieben.
  • Gemäß der Erfindung wird ein Verfahren zum Herstellen einer Struktur mit Öffnungen auf einem vorprozessierten Halbleitersubstrat angegeben durch Bereitstellen des vorprozessierten Halbleitersubstrats, Aufbringen der Struktur auf einer Oberfläche des vorprozessierten Halbleitersubstrats, Erzeugen einer Deckschicht auf der Struktur und Entfernen der Deckschicht in Bereichen der auszubildenden Öffnungen sowie Entfernen der Struktur in den Bereichen der auszubildenden Öffnungen. Beim oder nach Aufbringen der Struktur wird wenigstens ein Dotierstoff in die Struktur eingebracht, wobei eine Konzentration des wenigstens einen Dotierstoffs von der Oberfläche des vorprozessierten Halbleitersubstrats vertikal in Richtung zur Deckschicht im Wesentlichen kontinuierlich variiert und im Mittel vom Halbleitersubstrat vertikal zur Deckschicht zu- oder abnimmt. Zum Entfernen der Struktur wird wenigstens ein Trockenätzschritt und wenigstens ein nachfolgender nasschemischer Ätzschritt ausgeführt. Die Deckschicht kann beispielsweise eine Ätzschutzschicht in Form einer Hartmaske sein und aus einem Material bestehen, das beim Ätzen der Öffnungen in die Struktur Bereiche der unterhalb der Schutzschicht liegenden Struktur schützt und selbst nicht oder nur wesentlich langsamer als die Struktur angegriffen wird. Beispielsweise kann eine Deckschicht aus TiN eine Struktur aus Oxid schützen. Der wenigstens eine Trockenätzschritt dient vorzugsweise zum Erzeugen der Öffnungen. Die Konzentration des wenigstens einen Dotierstoffs kann durch Variation der während der Erzeugung der Struktur zugeführten Menge einer entsprechenden Dotierstoffquelle, etwa über einen Massflow-Controller, eingestellt werden oder aber auch nach dem Erzeugen der Struktur implantiert werden. Ebenso kann nach dem Einbringen des wenigstens einen Dotierstoffs ein thermischer Schritt ausgeführt werden, wodurch die Verteilung der Dotierstoffkonzentration durch Diffusion des Dotierstoffs gleichmäßiger wird, so dass etwa stufenförmig implantierte Konzentrationsprofile verschmieren.
  • Es sei an dieser Stelle ausdrücklich darauf hingewiesen, dass eine im Wesentlichen kontinuierlich variierende Konzentration auch als eine Vielzahl aufeinanderfolgender und im Vergleich zur Dicke der Isolationsschicht dünner Teilschichten mit konstanter Konzentration ausgebildet sein kann, wobei benachbarte Teilschichten jedoch in ihrer Konzentration verschieden sind. Eine derartige Vielzahl dünner Teilschichten lässt sich beispielsweise durch intervallweises Ändern der Menge der zugeführten Dotierstoffquelle erzeugen und stellt relativ zur Dicke der Struktur eine im Wesentlichen kontinuierlich variierende Dotierstoffkonzentration bereit. Eine derartige Vielzahl aufeinanderfolgender Teilschichten zur Ausbildung der Struktur umfasst wenigstens fünf Schichten.
  • Besonders vorteilhaft ist es, den nasschemischen Ätzschritt zur Verkleinerung des Aspektverhältnisses der Öffnungen so lange auszuführen, bis Seitenwände der Öffnungen im Wesentlichen senkrecht zur Oberfläche des vorprozessierten Halbleitersubstrats ausgebildet sind. Dies ermöglicht beispielsweise den während der Ausbildung der Stapelkondensatoren von DRAM-Stapelkondensatoren auftretenden freistehenden Strukturen wie Zylinderstrukturen eine besonders hohe mechanische Stabilität zu verleihen.
  • Vorteilhaft ist es, den wenigstens einen Dotierstoff von der Oberfläche des vorprozessierten Halbleitersubstrats vertikal in Richtung zur Deckschicht, d.h. mit zunehmendem vertikalen Abstand von der Deckschicht oder nach oben hin, mit kontinuierlich abnehmender Konzentration in die Struktur einzubringen. Ein derartiger Verlauf der Dotierstoffkonzentration er möglicht mit Hilfe nachfolgender Verfahrensschritte ein besonders günstiges Aspektverhältnis auszubilden.
  • Bei einer Ausführungsform wird als Dotierstoff Bor oder Phosphor oder eine Kombination hieraus in die Struktur eingebracht. Dabei lassen sich Ätzraten der Struktur über die Dotierstoffkonzentration beeinflussen.
  • Insbesondere ist es von Vorteil, die Struktur aus Siliziumoxid auszubilden. In diesem Falle kann durch Zusatz von Bor oder Phosphor als Dotierstoff die nasschemische Ätzrate der Struktur erhöht werden. Es sei an dieser Stelle darauf hingewiesen, dass eine als Opferstruktur dienende Struktur (d.h. eine im weiteren Prozessablauf wieder zu entfernende Struktur) eine beliebige leitfähige oder isolierende Struktur sein kann, solange deren nasschemische Ätzrate durch Zusatz eines Dotierstoffs beeinflusst werden kann. Ebenso kann die Struktur ein low-k Dielektrikum sein, das als Dotierstoff beispielsweise Kohlenstoff, OH–-Gruppen, Wasserstoff, Stickstoff oder eine Kombination hieraus aufweisen kann.
  • In vorteilhafter Weise wird der nasschemische Ätzschritt mit verdünnter Flusssäure als Ätzlösung ausgeführt. Flusssäure eignet sich insbesondere zum Ätzen von Siliziumoxid und zeigt mit Zunahme der Dotierstoffkonzentration von etwa Bor oder Phosphor erhöhte Ätzraten.
  • Besonders vorteilhaft ist es, falls die Struktur aus Polysilizium ist, der Dotierstoff Phosphor ist und der nasschemische Ätzschritt mit wenigstens Salpetersäure als Ätzlösung erfolgt. Hierbei kann durch die Abhängigkeit der nasschemischen Ätzrate des Polysiliziums von der Dotierstoffkonzentra tion des Phosphors die gewünschte Verkleinerung des Aspektverhältnisses erzielt werden.
  • Vorzugsweise ist die Struktur aus Polysilizium, der Dotierstoff entspricht Bor und das Bor wird von der Oberfläche des vorprozessierten Halbleitersubstrats vertikal in Richtung zur Deckschicht mit kontinuierlich zunehmender Konzentration in die Struktur eingebracht und der nasschemische Ätzschritt erfolgt mit wenigstens Salpetersäure als Ätzlösung. Hierbei nutzt man zur Verkleinerung des Aspektverhältnisses die mit zunehmender Borkonzentration abnehmende nasschemische Ätzrate.
  • Vorteilhaft ist es, das erfindungsgemäße Verfahren zum Ausbilden einer Struktur mit Öffnungen auf einem vorprozessierten Halbleitersubstrat zum Herstellen eines Stapelkondensators eines DRAM Speicherbauelements einzusetzen, wobei nach dem Erzeugen der Öffnungen mit geringem Aspektverhältnis eine erste Kondensatorelektrode erzeugt und strukturiert wird. Anschließend wird die Struktur entfernt. Dieses in der Regel nasschemische Entfernen der Struktur führt zur Ausbildung frei stehender Strukturen wie Zylinder aus Kondensatorelektrodenmaterial, die aufgrund der Kapillarkräfte der nasschemischen Ätzlösung umzukippen und gegeneinander zu stoßen drohen. Die Struktur, welche in diesem Falle als Opferstruktur dient, trägt aufgrund der Öffnungen mit geringem Aspektverhältnis zu einer wesentlich verbesserten mechanischen Stabilität der freistehenden Strukturen bei. Beispielsweise liegen übliche Aspektverhältnisse der als Oxidschicht ausgeführten Struktur zur Ausbildung von Stapelkondensatoren eines DRAMs bei einer typischen Oxidschichtdicke von ungefähr 1,5μm bei ungefähr 10:1, was zu einem Winkel der Seitenwände relativ zum vorprozessierten Halbleitersubstrat von ungefähr 85° führt. Dieser Winkel lässt sich mit Hilfe des erfindungsgemä ßen Verfahrens von 85° in Richtung des Zielwerts von 90° hin verbessern. Nach Entfernen der Struktur wird ein Kondensatordielektrikum sowie eine zweite Kondensatorelektrode erzeugt und strukturiert, wonach der DRAM fertiggestellt werden kann.
  • Besonders vorteilhaft ist es, das erfindungsgemäße Verfahren zum Ausbilden einer Struktur mit Öffnungen zum Herstellen eines Zwischendielektrikums mit Kontaktöffnungen einzusetzen. Hierbei werden nach Erzeugen der Öffnungen mit geringem Aspektverhältnis diese mit einem leitfähigen Material wie beispielsweise Wolfram aufgefüllt. Das geringe Aspektverhältnis stellt eine vergrößerte Kontaktfläche zum Anschluss an einen unterhalb der Struktur liegenden Kontaktbereich, etwa ein Source- oder Drain-Anschluss eines MOS (Metall-Oxid-Halbleiter) Transistors, bereit. Somit können geringere Kontaktwiderstände erzielt werden.
    •
  • Weitere Vorteile der Erfindung werden aus der nachfolgenden Beschreibung mit Bezug auf die Zeichnungen ersichtlich. Es zeigen:
  • 1 eine Querschnittsansicht auf eine Struktur mit Öffnung gemäß dem Stand der Technik;
  • 2A und B eine Querschnittsansicht auf zwei übereinander gestapelte Oxidschichten mit Öffnung vor und nach einem nasschemischen Ätzschritt; und
  • 3A und B eine Querschnittsansicht auf eine Ausführungsform einer Struktur mit Öffnung gemäß der Erfindung vor und nach einer nasschemischen Ätzung; und
  • 4 Ausführungsbeispiele von Dotierstoffkonzentrationsprofilen der Struktur gemäß der Erfindung.
  • In 1 ist eine auf einem lediglich als Ausschnitt dargestellten vorprozessierten Halbleitersubstrat 1 ausgebildete Struktur 2 mit Öffnung 3 gemäß dem Stand der Technik dargestellt. Das vorprozessierte Halbleitersubstrat weist einen Kontaktbereich 4, etwa aus Metall, und einen Isolationsbereich 5, etwa ein Oxid, auf. Die Struktur 2 dient beispielsweise als Zwischenmetalldielektrikum und kann als Oxid ausgebildet sein. Das Aspektverhältnis der Öffnung 3 ist durch den Ätzprozess bestimmt und Seitenwände 6 der Öffnungen 3 weisen üblicherweise eine von 90° verschiedene Ausrichtung relativ zur Oberfläche des vorprozessierten Halbleitersubstrats 1 auf. Folglich führt ein Auffüllen der Öffnung 3 mit einem leitfähigen Material, beispielsweise zum Ausbilden von Kontaktstöpseln, zu einer geringeren Kontaktfläche mit dem unterhalb der Struktur 2 liegenden vorprozessierten Halbleitersubstrat 1 im Vergleich zu einer oberhalb der Struktur liegenden Schicht. Ebenso würde bei einer im weiteren Prozessablauf vorgesehenen Ausbildung eines Stapelkondensators basierend auf der in 1 gezeigten Struktur dieser eine geringe mechanische Stabilität ausweisen, da eine im Prozessverlauf auszubildende freistehende Struktur, etwa eine Zylinderstruktur als erste Kondensatorelektrode aus Polysilizium, wegen der von 90° zur Oberfläche verschiedenen Ausrichtung der Seitenwände 6 in der Struktur 2 ebenfalls von 90° zur Oberfläche verschieden orientierte Seitenwände aufweist. Daraus resultiert eine geringe Standfläche und mechanische Instabilität, was insbesondere bei nasschemischer Behandlung aufgrund der hierbei wirkenden Kapillarkräfte zum Umkippen und Überlagern von derart freistehenden Strukturen führt.
  • 2A zeigt einen bekannten Ansatz zur Verbesserung des Aspektverhältnisses, wobei eine erste Isolationsstruktur 2a sowie eine zweite Isolationsstruktur 2b als Oxidschichten übereinander auf einem vorprozessierten Halbleitersubstrat 1 ausgebildet sind und eine Öffnung 3 mit Hilfe eines Trockenätzschrittes in die erste sowie in die zweite Isolationsstruktur 2a, 2b eingebracht wird. Die erste Isolationsstruktur 2a weist dabei eine größere Dotierstoffkonzentration auf als die zweite Isolationsstruktur 2b.
  • Zur Verbesserung des Aspektverhältnisses der in 2A gezeigten Öffnung 3 wird ein nasschemischer Ätzschritt durchgeführt, woraus die in 2B dargestellte Struktur resultiert. Der nasschemischen Ätzschritt führt zu einem stärkeren Aufweiten der Seitenwände 6a der ersten Isolationsstruktur 2a im Vergleich zu den Seitenwänden 6b der zweiten Isolationsstruktur 2b, woraus eine Verbesserung des Aspektverhältnisses resultiert. Dies führt, wie weiter oben beschrieben, abhängig von der Bestimmung der Öffnung 3 beispielsweise zu vorteilhaften Kontaktwiderständen und verbesserter Fertigbarkeit von Stapelkondensatoren von DRAMs.
  • 3A zeigt eine schematische Querschnittsansicht einer Ausführungsform der Erfindung. Hierbei wird auf ein vorprozessiertes Halbleitersubstrat 1 eine Struktur 2c, insbesondere eine Schicht aus Siliziumoxid, mit einer im Mittel vom Halbleitersubstrat 1 vertikal nach oben abnehmenden Konzentration eines Dotierstoffes erzeugt. Die Struktur 2c wird vorzugsweise mit einer Dicke im Bereich von 1500nm bis 3000nm ausgebildet, wobei hiervon abweichende Schichtdicken ebenfalls der weiteren Prozessierung zugrunde gelegt werden können. Vorzugsweise wird die Struktur 2c als CVD Schicht bei einer Temperatur im Bereich von 200 bis 600°C, einem Druck im Bereich von 1 bis 10 Torr, einem SiH4 Fluss von ungefähr 100 bis 2000 sccm sowie einem N2 Fluss von ungefähr 1000 bis 100000 sccm erzeugt. Als Dotierstoff eignet sich insbesondere Bor, Phosphor oder eine Kombination aus Bor und Phosphor, wobei eine maximale Konzentration des Dotierstoffs in der Struktur 2c an der Oberfläche zum vorprozessierten Halbleitersubstrat 1 vorzugsweise im Bereich von ungefähr 2% bis ungefähr 10% liegt. Die Konzentration des Dotierstoffs nimmt im Mittel nach oben hin, d.h. mit zunehmendem vertikalen Abstand von der Oberfläche des Halbleitersubstrats, auf einen von der maximalen Konzentration abhängigen kleineren Wert von ungefähr 0% bis 5% ab. Ein Trockenätzschritt führt zur Ausbildung der Öffnung 3. Der Trockenätzschritt wird vorzugsweise als Plasmaätzschritt bei einer Kathodentemperatur im Bereich von –20° bis 100°C, einer Wandtemperatur im Bereich von –20°C bis 100°C, einem Druck von 5 bis 500 mTorr, einer Leistung von 1000–5000 W, einer Biasleistung von 1000–6000 W, einem O2-Fluss von 5 bis 50 sccm, einem Ar-Fluss von 300–1800 sccm, einem CH2F2 Fluss von 0 bis 50 sccm, einem C3F8 Fluss von 0 bis 50 sccm sowie einem C4F6 Fluss von 0 bis 50 sccm durchgeführt.
  • Dem Trockenätzschritt nachfolgend wird ein nasschemischer Ätzschritt ausgeführt, wonach die in 3B gezeigte Struktur 2c mit Öffnung 3 mit verbessertem Aspektverhältnis resultiert. Der nasschemische Ätzschritt erfolgt vorzugsweise mit Flusssäure mit einer Verdünnung im Bereich von ungefähr 50:1 bis 500:1. Aufgrund der vom vorprozessierten Halbleitersubstrat 1 nach oben hin abnehmenden Konzentration des Dotierstoffs wird die Öffnung 3 von oben nach unten hin zunehmend auf geweitet, was auf erhöhte Ätzraten der Struktur 2c bei erhöhter Konzentration des Dotierstoffs zurückzuführen ist. Die Aufweitung der Öffnung 3 erfolgt derart, dass die Seitenwände 6c im Idealfall senkrecht zur Oberfläche des vorprozessierten Halbleitersubstrats 1 stehen, so dass beispielsweise eine besonders vorteilhafte Standfläche hinsichtlich mechanischer Stabilität eines später auszubildenden DRAM-Stapelkondensators resultiert.
  • 4 zeigt eine schematische Darstellung vorteilhafter Konzentrationsprofile des Dotierstoffs innerhalb der Struktur 2c. Der von links nach rechts dargestellte Verlauf entspricht einem entsprechenden Verlauf der Konzentration innerhalb der Struktur 2c in 3A oder 3B von unten nach oben. Mit A gekennzeichnet ist ein linear abnehmender Verlauf der Dotierstoffkonzentration, wobei in diesem Fall ein konstanter Dotierstoffgradient vorliegt. Als B gekennzeichnet ist ein Verlauf der Dotierstoffkonzentration, der im Mittel abnimmt, jedoch eine Modulation mit variablem Dotierstoffgradienten aufweist. Hiermit lässt sich beispielsweise die Fläche der Seitenwände vergrößern, was insbesondere für DRAMs mit Speicherkondensator zur Erhöhung der Kondensatorfläche von Vorteil ist. Ebenso ist es möglich, vgl. C in 4, die Dotierstoffkonzentration im Wesentlichen kontinuierlich in Form einer Vielzahl stufenweiser Erniedrigungen bei zunehmendem vertikalen Abstand von der Oberfläche des vorprozessierten Halbleitersubstrats 1 zu reduzieren.
    • 1
    vorprozessiertes Halbleitersubstrat
    2
    Struktur
    2a, 2b
    erste, zweite Struktur
    2c
    Struktur mit im Mittel abnehmender Dotierstoffkon
    zentration
    3
    Öffnung
    4
    Kontaktbereich an der Oberfläche des vorprozessier
    ten Halbleitersubstrats
    5
    Isolationsbereich an der Oberfläche des vorprozes
    sierten Halbleitersubstrats
    6
    Seitenwände der Öffnung in der Struktur
    6a, 6b
    Seitenwände der Öffnung in der ersten, zweiten
    Struktur
    6c
    Seitenwände der Öffnung in der Struktur mit im
    Mittel abnehmender Dotierstoffkonzentration
    A
    linear abnehmende Dotierstoffkonzentration mit
    konstantem Dotierstoffgradienten
    B
    modulierte und im Mittel abnehmende Dotierstoffkon
    zentration
    C
    stufenförmige und im Wesentlichen kontinuierlich
    abnehmende Dotierstoffkonzentration

Claims (10)

  1. Verfahren zum Herstellen einer Struktur (2, 2a, 2b, 2c) mit Öffnungen (3) auf einem vorprozessierten Halbleitersubstrat (1), umfassend die Verfahrensschritte: – Bereitstellen des vorprozessierten Halbleitersubstrats (1); – Aufbringen der Struktur (2, 2a, 2b, 2c) auf einer Oberfläche des vorprozessierten Halbleitersubstrats (1); – Erzeugen einer Deckschicht auf der Struktur (1) und Entfernen der Deckschicht in Bereichen der auszubildenden Öffnungen; – Entfernen der Struktur in den Bereichen der auszubildenen Öffnungen, wobei zum Entfernen der Struktur (1) wenigstens ein Trockenätzschritt und wenigstens ein nachfolgender nasschemischer Ätzschritt ausgeführt wird; dadurch gekennzeichnet, – dass beim oder nach Aufbringen der Struktur (2c) wenigstens ein Dotierstoff in die Struktur (2c) eingebracht wird, wobei eine Konzentration des wenigstens einen Dotierstoffs von der Oberfläche des vorprozessierten Halbleitersubtrats (1) vertikal in Richtung zur Deckschicht im Wesentlichen kontinuierlich variiert und im Mittel vom Halbleitersubtrat vertikal zur Deckschicht zu- oder abnimmt.
  2. Verfahren zum Herstellen eines Stapelkondensators eines DRAM Speicherbauelements durch Ausbilden einer Struktur (2c) mit Öffnungen (3) auf einem vorprozessierten Halbleitersubstrat (1) gemäß einem der vorstehenden Ansprüche sowie: – Erzeugen und Strukturieren einer ersten Kondensatorelektrode, – Entfernen der Struktur (2c), – Erzeugen und Strukturieren eines Kondensatordielektrikums sowie einer zweiten Kondensatorelektrode und – Fertigstellen des DRAM.
  3. Verfahren zum Herstellen eines Zwischendielektrikums mit Kontaktöffnungen durch Ausbilden einer Struktur (2) mit Öffnungen (3) auf einem vorprozessierten Halbleitersubstrat (1) gemäß einem der vorstehenden Ansprüche sowie: – Auffüllen der Öffnungen (3) mit einem leitfähigen Material.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der wenigstens eine nasschemische Ätzschritt zur Verkleinerung des Aspektverhältnisses so lange ausgeführt wird, bis Seitenwände (6c) der Öffnungen (3) im Wesentlichen senkrecht zur Oberfläche des vorprozessierten Halbleitersubstrats (1) ausgebildet sind.
  5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der wenigstens eine Dotierstoff von der Oberfläche des vorprozessierten Halbleitersubtrats (1) vertikal in Richtung zur Deckschicht mit kontinuierlich abnehmender Konzentration in die Struktur eingebracht wird.
  6. Verfahren nach einem der vorstehenden Ansprüche dadurch gekennzeichnet, dass als Dotierstoff Bor oder Phosphor oder eine Kombination hieraus in die Struktur eingebracht wird.
  7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Struktur (2c) aus Siliziumoxid oder einem Oxid aus Silizium-Germanium ausgebildet wird.
  8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der nasschemische Ätzschritt mit verdünnter Flusssäure als Ätzlösung erfolgt.
  9. Verfahren nach Anspruch 3 dadurch gekennzeichnet, dass die Struktur (2c) aus Polysilizium ist, der Dotierstoff Phosphor ist und der nasschemische Ätzschritt mit wenigstens Salpetersäure als Ätzlösung erfolgt.
  10. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Struktur (2c) aus Polysilizium ist, der Dotierstoff Bor ist, das Bor von der Oberfläche des vorprozessierten Halbleitersubtrats (1) vertikal in Richtung zur Deckschicht mit kontinuierlich zunehmender Konzentration in die Struktur eingebracht wird und der nasschemische Ätzschritt mit wenigstens Salpetersäure als Ätzlösung erfolgt.
DE102005014724A 2005-03-31 2005-03-31 Verfahren zum Herstellen einer Struktur mit Öffnungen Expired - Fee Related DE102005014724B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102005014724A DE102005014724B3 (de) 2005-03-31 2005-03-31 Verfahren zum Herstellen einer Struktur mit Öffnungen
TW095105526A TWI303863B (en) 2005-03-31 2006-02-17 Structure with openings
KR1020060028756A KR100753711B1 (ko) 2005-03-31 2006-03-30 개구부를 갖는 구조부를 형성하는 방법, 캐패시터 형성 방법 및 중간 유전체 형성 방법
JP2006097201A JP2006287229A (ja) 2005-03-31 2006-03-31 開口部を有する構造部
US11/395,111 US7456086B2 (en) 2005-03-31 2006-03-31 Semiconductor having structure with openings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005014724A DE102005014724B3 (de) 2005-03-31 2005-03-31 Verfahren zum Herstellen einer Struktur mit Öffnungen

Publications (1)

Publication Number Publication Date
DE102005014724B3 true DE102005014724B3 (de) 2006-07-06

Family

ID=36590785

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005014724A Expired - Fee Related DE102005014724B3 (de) 2005-03-31 2005-03-31 Verfahren zum Herstellen einer Struktur mit Öffnungen

Country Status (5)

Country Link
US (1) US7456086B2 (de)
JP (1) JP2006287229A (de)
KR (1) KR100753711B1 (de)
DE (1) DE102005014724B3 (de)
TW (1) TWI303863B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032854B4 (de) * 2009-07-13 2015-07-23 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess
CN102468145A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
KR101867958B1 (ko) 2011-10-31 2018-06-18 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US9368394B1 (en) * 2015-03-31 2016-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Dry etching gas and method of manufacturing semiconductor device
KR102298603B1 (ko) * 2015-05-19 2021-09-06 삼성전자주식회사 산화막 및 집적회로 소자와 이들의 제조 방법
JP6658195B2 (ja) * 2016-03-28 2020-03-04 大日本印刷株式会社 エッチング方法およびエッチング装置
US10079277B2 (en) 2016-11-28 2018-09-18 United Microelectronics Corp. Method of fabricating metal-insulator-metal capacitor
US20190067427A1 (en) * 2017-08-24 2019-02-28 Semiconductor Components Industries, Llc Inter-poly oxide in field effect transistors
US11152253B2 (en) * 2020-01-10 2021-10-19 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor structure and method for fabricating the same
US11784229B2 (en) * 2020-10-16 2023-10-10 Applied Materials, Inc. Profile shaping for control gate recesses
CN115223790B (zh) * 2021-04-16 2023-12-12 长鑫存储技术有限公司 电容装置的制造方法及电容装置
US20230369390A1 (en) * 2022-05-13 2023-11-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270555A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR19990046930A (ko) * 1997-12-01 1999-07-05 윤종용 반도체 장치 및 그의 제조 방법
JP3230512B2 (ja) 1999-02-04 2001-11-19 日本電気株式会社 Ｃｏｂ構造のｄｒａｍ及びその製造方法
US6355567B1 (en) * 1999-06-30 2002-03-12 International Business Machines Corporation Retrograde openings in thin films
KR20050010248A (ko) * 2003-07-18 2005-01-27 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
KR20050073364A (ko) * 2004-01-09 2005-07-13 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of the Korean Physical Society, Vol. 44, No. 1, January 2004, pp. 112-116 *

Also Published As

Publication number Publication date
KR100753711B1 (ko) 2007-08-30
US7456086B2 (en) 2008-11-25
KR20060105543A (ko) 2006-10-11
TWI303863B (en) 2008-12-01
TW200634990A (en) 2006-10-01
US20060281246A1 (en) 2006-12-14
JP2006287229A (ja) 2006-10-19

Similar Documents

Publication Publication Date Title
DE102005014724B3 (de) Verfahren zum Herstellen einer Struktur mit Öffnungen
DE10016340C1 (de) Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4412089A1 (de) Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement
DE3834241A1 (de) Halbleitereinrichtung
DE19961085A1 (de) Verfahren zum Herstellen einer Tiefgrabenspeicherelektrode eines Kondensators
DE102020105731B4 (de) Kondensator, metall-isolator-metallstruktur und verfahren zu ihrer herstellung
DE102012201586B4 (de) Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren
DE10120053A1 (de) Stressreduziertes Schichtsystem
WO2002069375A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE4229837A1 (de) Eine halbleiterspeichereinrichtung mit einer eine vielzahl von mikrograeben und/oder mikrozylindern aufweisenden speicherelektroden
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
DE112014000543B4 (de) Verfahren zum Fertigen eines Halbleiterbauelements
WO2002078058A2 (de) Verfahren zur herstellung eines mosfets mit sehr kleiner kanallänge
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
DE10131709A1 (de) Verfahren und Anlage zur Herstellung einseitiger Buried-Straps
DE4434896B4 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1364408A2 (de) Elektrodenanordnung zur ladungsspeicherung und entsprechendes herstellungsverfahren
DE10055290C1 (de) Herstellungsverfahren für eine integrierte Schaltung
EP1278239B1 (de) Verfahren zur Herstellung selbstjustierender Maskenschichten
WO2002086967A2 (de) Verfahren zur herstellung von metallischen bitleitungskontakten

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee