DE102005009000A1 - Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbesserter Inversdiode und Herstellungsverfahren hierfür - Google Patents

Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbesserter Inversdiode und Herstellungsverfahren hierfür Download PDF

Info

Publication number
DE102005009000A1
DE102005009000A1 DE102005009000A DE102005009000A DE102005009000A1 DE 102005009000 A1 DE102005009000 A1 DE 102005009000A1 DE 102005009000 A DE102005009000 A DE 102005009000A DE 102005009000 A DE102005009000 A DE 102005009000A DE 102005009000 A1 DE102005009000 A1 DE 102005009000A1
Authority
DE
Germany
Prior art keywords
zone
dopant
semiconductor substrate
semiconductor
field stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005009000A
Other languages
English (en)
Other versions
DE102005009000B4 (de
Inventor
Ralf Dr. Siemieniec
Hans-Joachim Dr. Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102005009000A priority Critical patent/DE102005009000B4/de
Priority to US11/364,891 priority patent/US7652325B2/en
Publication of DE102005009000A1 publication Critical patent/DE102005009000A1/de
Application granted granted Critical
Publication of DE102005009000B4 publication Critical patent/DE102005009000B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement, welches einen Halbleiterkörper mit einer ersten (1) und einer zweiten (5) Anschlusszone eines ersten Leitungstyps (n), eine Kanalzone (7) eines zweiten Leitungstyps (p), eine Driftzone (4) des ersten Leitungstyps (n) mit einer niedrigeren Dotierung als die Anschlusszonen (1, 5), welche Driftzone (4) zwischen der Kanalzone (7) und der ersten Anschlusszone (1) ausgebildet ist, wobei die Kanalzone (79 zwischen der Driftzone (4) und der zweiten Anschlusszone (5) ausgebildet ist, eine isoliert gegenüber der Kanalzone (7) ausgebildete Steuerelektrode (12) zur Steuerung eines leitenden Kanals in der Kanalzone (7) zwischen der zweiten Anschlusszone (5) und der Driftzone (4) umfasst und dadurch gekennzeichnet ist, dass zwischen der ersten Anschlusszone (1) und der Driftzone (4) eine Feldstoppzone (9) des ersten Leitungstyps (n) ausgebildet ist, wobei die Feldstoppzone (9) eine höhere Dotierung aufweist als die Driftzone (4) und eine niedrigere Dotierung aufweist als die erste Anschlusszone (1). Des Weiteren betrifft die Erfindung Verfahren zu dessen Herstellung, bei dem Dotierstoffe in die Halbleitersubstrate implantiert werden, durch deren Ausdiffusion die Feldstoppzone entsteht.

Description

  • Die vorliegende Erfindung liegt auf dem technischen Gebiet der Halbleiterbauelemente und betrifft insbesondere ein mittels Feldeffekt steuerbares Halbleiterbauelement mit einer verbesserten Inversdiode, sowie Verfahren zu dessen Herstellung.
  • Halbleiterbauelemente, die mittels Feldeffekt steuerbar sind, wie etwa Leistungs-MOSFETs (metal oxide field effect transistors), werden heutzutage in der industriellen Massenfertigung in großer Zahl hergestellt und standardmäßig in technischen Anwendungen eingesetzt. Derartige Bauelemente weisen einen Halbleiterkörper mit ersten und zweiten dotierten Anschlusszonen und eine in komplementärer Weise zu den Anschlusszonen dotierte Kanalzone zwischen den Anschlusszonen auf. Weiterhin ist eine Steuerelektrode isoliert gegenüber dem Halbleiterkörper ausgebildet, welche sich in Nachbarschaft zu der Kanalzone zwischen den Anschlusszonen erstreckt. Bei einem MOSFET bilden die ersten und zweiten Anschlusszonen die Drain- und Source-Zonen des Transistors. Diese sind in vertikaler Bauweise des Halbleiterbauelements an gegenüberliegenden Oberflächen des Halbleiterkörpers ausgebildet, während sie bei einer lateralen Bauweise auf einer gleichen Oberfläche des Halbleiterkörpers angeordnet sind.
  • Bei Hochvoltschaltern (Leistungs-MOSFETs) liegt eine besondere Herausforderung darin, einerseits eine hohe Sperrfähigkeit zu erzielen, während zum anderen gute Durchlasseigenschaften erwünscht sind. Ohne besondere Vorkehrungen bedeutet eine hohe Sperrspannung jedoch zunächst eine niedrige Dotierung und vergleichsweise große Dicke der spannungsaufnehmenden Schicht, während gute Durchlasseigenschaften eine hohe Dotierung und eine vergleichsweise geringe Dicke der aktiven Schicht erfordern.
  • Um speziell der Anforderung einer hohen Sperrspannung Rechnung zu tragen, ist in vertikal aufgebauten Leistungs-MOSFETs zwischen der stark dotierten ersten Anschlusszone (Drain-Zone) und der Kanalzone oft eine schwächer dotierte Driftzone vom gleichen Leitungstyp wie die Anschlusszonen vorgesehen ("Epi-Schicht"), durch welche die Durchbruchsfestigkeit erhöht werden kann, wobei jedoch aufgrund der verringerten Ladungsträgerkonzentration auch verschlechterte Durchlasseigenschaften des Schalters in Kauf genommen werden müssen.
  • Eine weitere Verbesserung in dieser Hinsicht brachte die Entwicklung neuartiger Hochvoltschalter mit Ladungskompensationsstruktur, wie sie von der Anmelderin beispielsweise unter der Bezeichnung "CoolMOS" im Handel vertrieben werden. Hierbei werden in der Epi-Schicht beide Ladungsträgerarten im Bauelement räumlich voneinander getrennt, so dass sich im Sperrfall ihre Nettoladung auf nahezu Null ausgleicht, während im eingeschalteten Zustand des Transistors eine unverminderte (hohe) Dotierung eine der beiden Ladungsträgertypen für den Stromfluss zur Verfügung steht. Diese neuartige Struktur von Transistoren mit Ladungskompensation erlaubt eine drastische Reduktion des Einschaltwiderstands und zudem hohe Sperrspannung, da die beiden gegensätzlichen Eigenschaften Sperrfähigkeit und Einschaltwiderstand funktionell voneinander entkoppelt sind.
  • In vertikalen Leistungs-MOSFETs mit oder ohne Ladungskompensation ist es üblich, die zweite Anschlusszone (Source-Zone) und die Kanalzone kurzzuschließen. Grund hierfür ist die Tatsache, dass sich bei nicht kurzgeschlossenen Source- und Kanalzonen während des Betriebs Ladungsträger in der Kanalzone ansammeln könnten, welche den parasitären Bipolartransistor des MOSFET, der durch die Abfolge der unterschiedlich dotierten Zonen stets vorhanden ist, aktivieren können, mit der Folge, dass die Spannungsfestigkeit des Bauteils beeinträchtigt werden kann. Da sich die kurzgeschlossenen Source- und Kanalzonen auf dem gleichen Potenzial befinden, können sich in der Kanalzone keine Ladungsträger ansammeln, so dass der parasitäre Bipolartransistor unter normalen Betriebsbedingungen nicht aktiviert werden kann.
  • Durch das Kurzschließen von Source- und Kanalzonen entsteht jedoch eine (Invers-)Diode (aus Kanalzone und der Drift- bzw. zweiten Anschlusszone), die lediglich in Vorwärtsrichtung (üblich Drain-Source-Stromrichtung) des Transistors sperren kann, während sie in Rückwärtsrichtung (üblich Source-Drain-Stromrichtung) leitet. Diese Diode kann eingesetzt werden und wirkt in vielen leistungselektronischen Anwendungen als eine Freilaufdiode.
  • Soll der MOSFET in Hinblick auf seine Eigenschaften als möglichst guter Leistungsschalter optimiert werden, können die Eigenschaften der Inversdiode dem entgegen stehen. So tritt beispielsweise eine Begrenzung der Schaltfrequenz auf, deren Ursache meist im Abriss des Rückstroms der Inversdiode liegt. Ein solcher Abriss des Rückstroms geht mit hohen Stromänderungsgeschwindigkeiten (di/dt) einher und kann in besonders nachteiliger Weise im Zusammenwirken mit stets vorhandenen, etwa parasitären Induktivitäten zu unerwünschten Überspannungen führen.
  • Hierdurch können Oszillationen in der Drain-Source-Spannung bzw. dem Anodenstrom auftreten, durch welche eine Verschlechterung der Elektromagnetischen Verträglichkeit (EMV) des Schalters bewirkt oder dieser im ungünstigsten Fall bei einer Überschreitung des Sperrvermögens sogar zerstört werden kann.
  • Zur Lösung dieses Problems wurde vorgeschlagen, die Ladungsträgerlebensdauer im Halbleiterschalter durch Bestrahlung mit hochenergetischer Partikelstrahlung abzusenken (siehe z. B. "M. Schmitt, H.-J. Schulze, A. Schlögl, M. Vossebürger, A. Willmeroth, G. Deboy and G. Wachutka. A Comparison of Electron, Proton and Helium Ion Irradiation for the Optimization of the CoolMOS Body Diode, Proc. ISPSD, Santa Fe, 2002"). Eine Absenkung der Ladungsträgerlebensdauer kann hier homogen über das Bauteil erfolgen, indem dieses beispielsweise mit Elektronen bestrahlt wird. Durch die Bestrahlung werden Rekombinationszentren in dem Bauteil erzeugt, welche die Rekombination von Ladungsträgern gegensätzlichen Ladungsträgertyps fördern. Durch die erhöhte Rekombinationsrate kann die in der Inversdiode gespeicherte Ladung verringert werden, wodurch geringere Schaltverluste verursacht werden und die Rückstromspitze in ihrem Betrag deutlich abgesenkt werden kann. Als Ergebnis führt ein Abriss des Rückstroms zu in der Amplitude verringerten Oszillationen der Drain-Source-Spannung bzw. des Anodenstroms.
  • Eine ähnliche Wirkung wie durch Bestrahlen des Bauelements mit hochenergetischer Partikelstrahlung kann durch Eindiffundieren von Metallen, wie Platin oder Gold, in das Bauelement erzielt werden.
  • Allerdings können homogene Ladungsträgerabsenkungen nur wenig Einfluss auf die Ladungsträgerverteilung zu Beginn des Abschaltens nehmen. Wie in "J. Lutz, Freilaufdioden für schnell schaltende Anwendungen, Dissertation TU Illmenau, Verlag ISLE, 2000" gezeigt ist, ist es für die Realisierung eines Rückstromverlaufs ohne Abriss aufgrund der unterschiedlichen Ladungsträgerbeweglichkeiten wesentlich, eine Ladungsträgerverteilung im Bauelement zu realisieren, welche auf der Seite der Anode eine geringere Ladungsträgerdichte aufweist als auf der Seite der Kathode. Hierzu müsste entweder die Dotierung der Kanalzone (meist p-Dotierung) abgesenkt werden, um den Emitterwirkungsgrad der Anode der Diode zu verringern, oder aber die Ladungsträgerlebensdauer an dieser Stelle, z.B. durch eine Heliumbestrahlung, lokal abgesenkt werden. Erstere Variante führt jedoch stets zu einer nicht erwünschten Änderung der Eigenschaften des MOSFET-Schalters, während die letztere Variante mit deutlich erhöhten Kosten einher geht. Ferner lassen sich im Gegensatz zu einer Elektronenbestrahlung die Wafer für diesen Prozeß nicht übereinander stapeln.
  • Bei einer weiteren vorgeschlagenen Lösung werden innerhalb des Halbleiterschalters Schottky-Dioden realisiert (siehe D.Calafut. Trench Power MOSFET Lowside Switch with Optimized Integrated Schottky Diode, Proc. ISPSD, Kitakyushu, 2004). Eine solche Integration von Schottky-Dioden in die Struktur ermöglicht einerseits sehr gute Eigenschaften der Inversdiode, führt andererseits aber auch zu einer Verringerung der aktiven Schalterfläche und somit einer weniger effektiven Ausnutzung der Siliziumfläche. Darüber hinaus muß insbesondere bei höheren Sperrspannungen dafür Sorge getragen werden, dass der Sperrstrom nicht übermäßig ansteigt.
    •
  • Demgegenüber besteht die Aufgabe der vorliegenden Erfindung darin, ein mittels Feldeffekt steuerbares Halblei terbauelement mit verbesserter Inversdiode, sowie Herstellungsverfahren hierfür, anzugeben. Ein solches Halbleiterbauelement soll insbesondere in der Lage sein, Rückstromverluste zu verringern und einen verfrühten Avalanche-Durchbruch, einen Abriss des Rückstroms der Inversdiode, sowie Oszillationen der Drain-Source-Spannung bzw. des Anodenstroms zu vermeiden, ohne dabei die Nachteile der eingangs genannten, im Stand der Technik bekannten Lösungen in Kauf nehmen zu müssen.
  • Diese Aufgabe wird durch ein mittels Feldeffekt steuerbares Halbleiterbauelement, sowie Verfahren zu dessen Herstellung, mit den Merkmalen der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind durch die Merkmale der Unteransprüche angegeben.
  • Demnach schlägt die Erfindung in einem ersten Aspekt ein mittels Feldeffekt steuerbares Halbleiterbauelement vor, welches in herkömmlicher Weise einen Halbleiterkörper mit einer ersten und einer zweiten Anschlusszone eines ersten Leitungstyps (n), eine Kanalzone eines zweiten Leitungstyps (p), und eine Driftzone des ersten Leitungstyps (n) mit einer niedrigeren Dotierung als die ersten und zweiten Anschlusszonen umfasst. Die Driftzone ist hierbei zwischen der Kanalzone und der ersten Anschlusszone ausgebildet, wobei die Kanalzone zwischen der Driftzone und der zweiten Anschlusszone ausgebildet ist. Weiterhin umfasst das Halbleiterbauelement eine isoliert gegenüber der Kanalzone ausgebildete Steuerelektrode zur Steuerung eines leitenden Kanals in der Kanalzone zwischen der zweiten Anschlusszone und der Driftzone.
  • Gemäß vorliegender Erfindung weist das Halbleiterbauelement mit obigen Merkmalen ferner eine zwischen der ersten Anschlusszone und der Driftzone ausgebildete, dotierte Zone des ersten Leitungstyps (n) auf, wobei wesentlich ist, dass diese dotierte Zone eine höhere Dotierung aufweist als die Driftzone, während sie eine niedrigere Dotierung aufweist als die erste Anschlusszone. Zur leichteren Bezugnahme wird diese dotierte Zone im Weiteren als "Feldstoppzone" bezeichnet, wobei diese Bezeichnung durch die spezielle Funktion dieser dotierten Zone motiviert ist.
  • Vorzugsweise ist das erfindungsgemäße Halbleiterbauelement in vertikaler Bauweise als Leistungsschalter (Hochvoltschalter) ausgeführt. Ferner ist der Halbleiterkörper des Halbleiterbauelements vorzugsweise aus einem Halbleitersubstrat, das beispielsweise aus Silizium, Germanium, Galliumarsenid oder einem anderen Halbleiter besteht, mit hoher Dotierung, d. h. hoher Dotierstoffkonzentration, welche beispielsweise in der Größenordnung von 1 × 1019/cm3 bis einigen 1019/cm3 liegt, und einer darauf typischerweise durch epitaktisches Aufwachsen aufgebrachten Halbleiterschicht ("Epi-Schicht") mit niedrigerer Dotierung d. h. niedrigerer Dotierstoffkonzentration, deren Dotierung bzw. Dotierstoffkonzentration, beispielsweise in der Größenordnung von 1 × 1015/cm3 bis einigen 1015/cm3 liegt, aufgebaut.
  • In vorteilhafter Weise bewirkt das erfindungsgemäße strukturelle Element der Feldstoppzone einerseits, dass am Ende des Abschaltvorgangs zusätzliche Ladungsträger geliefert werden, welche dem Rückstromabriss entgegenwirken, andererseits wirkt diese Feldstoppzone in wesentlicher Weise als ein Feldstopp, der die Feldverteilung bei dynamischen Schaltvorgängen optimiert.
  • Dadurch wird das Auftreten der bei hohen Stromdichten im Übergangsbereich zwischen der ersten Anschlusszone und der Driftzone auftretenden typischen zweiten Feldspitze in ihren Auswirkungen entschärft, da die Ausdehnung der Raumladungszone im Bereich der zweiten Feldspitze vergrößert wird und somit die Höhe der zweiten Feldspitze reduziert wird. Qualitativ ausgedrückt, soll die Dotierung der Feldstoppzone einerseits nicht zu gering sein um einen ausreichend hohen Effekt zu bewirken, andererseits darf die Dotierung der Feldstoppzone nicht zu hoch sein und der Gradient des Dotierungsprofils darf nicht zu groß sein, damit die zweite Feldspitze effektiv abgebaut werden kann. Der Gradient des Dotierungsprofils der Stoppzone darf aber auch nicht zu hoch sein, damit der Abbau der Feldspitze über einen ausreichend weiten Bereich von Stromdichten, die während des Abschaltvorgangs auftreten können, wirksam ist; d. h. die teilweise Kompensation bzw. die lokal auch Überkompensation von erhöhten Elektronendichten, die in der Driftzone im Bereich des Übergangs zur ersten Anschlusszone auftreten können, soll für einen ausreichend breiten Bereich von Elektronenkonzentrationen wirksam sein. Eine in dieser Hinsicht vorteilhafte Dotierung der Feldstoppzone ist dabei so gewählt, dass die maximale Dotierung (Maximalwert der Dotierung) der Feldstoppzone maximal einen Faktor von ca. 102 höher ist als die Dotierung der Driftzone, d. h., die Dotierung der Feldstoppzone (Maximalwert) liegt in einem Bereich, der durch die Dotierung der Driftzone und dem maximal ca. 102-fachen der Dotierung der Driftzone gegeben ist. Stärker bevorzugt ist, dass die maximale Dotierung (Maximalwert der Dotierung) der Feldstoppzone maximal einen Faktor von ca. 10 höher ist als die Dotierung der Driftzone, d. h. die Dotierung der Feldstoppzone liegt in einem Bereich, der durch die Dotierung der Driftzone und dem maximal ca. 10-fachen der Dotierung der Driftzone gegeben ist.
  • In Absolutwerten ausgedrückt, bei einem (Si-)Substrat, dessen Dotierung mit beispielsweise Antimon typischerweise 1 × 1019/cm3 bis einige 1019/cm3 beträgt, und einer ebenso beispielsweise mit Arsen oder Antimon dotierten Epi-Schicht, deren Dotierung typischerweise 1 × 1015/cm3 bis einige 1015/cm3 beträgt, beträgt die Dotierung der Feldstoppschicht mit beispielsweise Phosphor bevorzugt maximal 1 × 1017/cm3 bis einige 1017/cm3, beziehungsweise stärker bevorzugt maximal 1 × 1016/cm3 bis einige 1016/cm3. Die Dotierung der Feldstoppzone liegt also bevorzugt in einem Bereich, dessen untere Grenze gegeben ist durch die Grunddotierung, d. h. 1 × 1015/cm3 bis einige 1015/cm3 und dessen oberen Grenze gegeben ist durch 1 × 1017/cm3 bis einige 1017/cm3, beziehungsweise liegt stärker bevorzugt in einem Bereich, dessen untere Grenze gegeben ist durch 1 × 1015/cm3 bis einige 1015/cm3 und dessen oberen Grenze gegeben ist durch 1 × 1016/cm3 bis einige 1016/cm3.
  • Im Allgemeinen weist die Dotierstoffkonzentration der Feldstoppzone in ihrem Innern keinen konstanten Wert auf und macht zudem an ihrem Rand zu den angrenzenden Schichten keine Sprünge in der Dotierstoffkonzentration. Vielmehr weist die Feldstoppzone Übergangsbereiche auf, in denen die Dotierstoffkonzentration der Feldstoppzone kontinuierlich in die Dotierstoffkonzentration der Driftzone bzw. der ersten Anschlusszone übergehen. In einem Innenbereich der Feldstoppzone, d. h. jenem Bereich ohne diese Übergangsbereiche, an denen die Dotierstoffkonzentration in die angrenzenden Dotierstoffkonzentrationen kontinuierlich übergeht, nimmt die Dotierstoffkonzentration in einer räumlichen Richtung von der Driftzone bis zur ersten Anschlusszone im Allgemeinen kontinuierlich zu. Obige Angaben zur maximalen Dotierung (Dotierstoffkonzentration) in der Feldstoppzone beziehen sich also auf diesen Innenbereich der Feldstoppzone ohne die angrenzenden Übergangsbereiche zu berücksichtigen und gelten bis zu einem Punkt des Dotierprofils, gemessen entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone, der sich unmittelbar vor dem Übergang des Innenbereichs zu der ersten Anschlusszone befindet.
  • Das Dotierprofil im Innenbereich der Feldstoppzone entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone kann dabei eine Mehrzahl von stufenförmigen, verrundeten Abflachungen aufweisen und kann insbesondere 1- oder 2-stufig ausgebildet sein. Bei einer 1-stufigen Ausgestaltung des Dotierprofils der Feldstoppzone nimmt die Dotierstoffkonzentration, startend mit der Dotierstoffkonzentration der Driftzone, entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone in Richtung zur ersten Anschlusszone zunächst kontinuierlich zu (Übergangsbereich), flacht dann ab (Innenbereich) und nimmt bei Erreichen des oben genannten Punkts dann wieder zu (Übergangsbereich) um in die Dotierstoffkonzentration der ersten Anschlusszone kontinuierlich überzugehen. Die verrundete(n), stufenförmige(n) Abflachung(en) können z. B. einem bzw. mehreren Gauß-Profilen entsprechen.
  • Um aus oben genannten Gründen einen zu starken Abfall des Felds zu vermeiden, ist es weiterhin bevorzugt, dass der Gradient eines Dotierprofils der Feldstoppzone entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone in Richtung der Driftzone auf weniger als 30%, insbesondere auf weniger als 10%, eines Maximalwerts der Feldstoffdotierung abfällt.
  • Insbesondere in Verbindung mit den oben gemachten konkreten Angaben zur Größe des Gradienten des Dotierprofils der Feldstoppzone ist es bevorzugt, dass die Feldstoppzone entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone eine Dicke im Bereich von ca. 1 bis ca. 10 μm aufweist, wobei es noch stärker bevorzugt ist, wenn sie eine Dicke im Bereich von ca. 1 bis ca. 5 μm aufweist.
  • Für die Dotierung der Feldstoppzone ist vorteilhaft ein Dotierstoff verwendet, der einen höheren Diffusionskoeffizienten aufweist als ein Dotierstoff der ersten Anschlusszone. Wenn ein (Si-)Substrat mit Antimon dotiert ist, kann dieser insbesondere Phosphor und/oder Arsen sein. Wenn ein (Si-)Substrat mit Antimon und/oder Arsen dotiert ist, kann dieser insbesondere Phosphor sein. Bei einer mehrstufigen Ausgestaltung des Dotierprofils der Feldstoppzone kann dieses mit einer Mehrzahl von verschiedenen Dotierstoffen dotiert sein.
  • Bei einer vorteilhaften Ausgestaltung des erfindungsgemäßen Halbleiterbauelements kann der Halbleiterkörper zusätzlich mit wenigstens einer Rekombinationszone zur Förderung der Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps versehen sein, um die in der Inversdiode gespeicherte Ladungsmenge zu reduzieren. Hierbei kann insbesondere eine homogene (nicht-lokale) Absenkung der Ladungsträgerlebensdauer eingesetzt werden, wobei auf eine vergleichsweise kostenaufwändige lokale Absenkung der Ladungsträgerlebensdauer verzichtet werden kann. Eine solche Rekombinationszone zur Förderung der Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps kann dabei durch Eindiffusion von Rekombinationszentren in Form von Metallen, wie insbesondere Platin oder Gold, hergestellt werden. Alternativ kann das Halbleiterbauelement einer energiereichen Partikelstrahlung, wie Elektronen, oder für den Fall einer lokalen Absenkung der Trägerlebensdauer, Protonen oder He2+-Ionen zur Erzeugung von Gitterfehlstellen, die als Rekombinationszentren wirken, ausgesetzt werden.
  • Bei einer weiteren vorteilhaften Ausgestaltung des erfindungsgemäßen Halbleiterbauelements ist dieses zusätzlich mit wenigstens einer Ladungskompensationsstruktur zur Kompensation von komplementären Ladungsträgern insbesondere in der Driftzone versehen.
  • Bei dem erfindungsgemäßen Halbleiterbauelement handelt es vorzugsweise um einen vertikalen Leistungs-MOSFET (Hochvoltschalter). Es kann aber auch ein lateraler Leistungs-MOSFET eingesetzt werden.
  • Die Erfindung betrifft weiterhin mehrere Verfahren zur Herstellung eines wie oben beschriebenen erfindungsgemäßen Halbleiterbauelements.
  • In einem ersten Verfahren wird zunächst ein Halbleitersubstrat eines ersten Leitungstyps (n) bereitgestellt, das mit mit wenigstens einem ersten Dotierstoff einer ersten Dotierstoffkonzentration dotiert ist. Im Allgemeinen ist das Halbleitersubstrat dabei so hoch dotiert, dass es insgesamt eine erste Anschlusszone ausbildet, jedoch ist es grundsätzlich auch möglich, dass die erste Anschlusszone einen höher dotierten Bereich innerhalb des niedriger dotierten Halbleitersubstrats formt. Anschließend wird wenigstens ein zweiter Dotierstoff vom gleichen Ladungsträgertyp wie der zum Dotieren des Halbleitersubstrats eingesetzte erste Dotierstoff an einer Oberfläche des Halbleitersubstrats eingebracht (i. A. implantiert). Wesentlich dabei ist, dass der zweite Dotierstoff so ge wählt wird, dass er einen höheren Diffusionskoeffizienten im Halbleitersubstrat aufweist als der erste Dotierstoff des Halbleitersubstrats. Daraufhin wird eine mit wenigstens einem dritten Dotierstoff dotierte Halbleiterschicht vom ersten Leitungstyp (n) auf der Oberfläche des Halbleitersubstrats, in der der zweite Dotierstoff eingebracht wurde, aufgebracht, was im Allgemeinen durch epitaktisches Aufwachsen erfolgt (Epi-Schicht). Der dritte Dotierstoff liegt in der Halbleiterschicht mit einer dritten Dotierstoffkonzentration vor, welche so eingestellt wird, dass sie kleiner ist als die erste Dotierstoffkonzentration des ersten Dotierstoffs des Halbleitersubstrats. Anschließend wird eine Kanalzone vom zweiten Leitungstyp (p) hergestellt und es wird eine benachbart zu der Kanalzone angeordnete, mit wenigstens einem vierten Dotierstoff einer vierten Dotierstoffkonzentration dotierte zweite Anschlusszone vom ersten Leitungstyp (n) hergestellt. Die vierte Dotierstoffkonzentration wird dabei so eingestellt, dass sie größer ist als die dritte Dotierstoffkonzentration der Halbleiterschicht (Epi-Schicht). Wesentlich für das erfindungsgemäße Verfahren ist es, dass die Temperatur des Halbleitersubstrats erhöht wird, um eine Ausdiffusion des zweiten Dotierstoffs von dem Halbleitersubstrat in die aufgebrachte Halbleiterschicht (Epi-Schicht) zur Erzeugung einer Feldstoppschicht zu bewirken. Im Allgemeinen und typischerweise ist hierzu keine separate Temperaturerhöhung notwendig, da bei den nachfolgenden Prozessen zur Herstellung des Bauelements ohnehin ausreichend viele Hochtemperaturprozesse angewendet werden, die eine Ausdiffusion des zweiten Dotierstoffs in die Halbleiterschicht (Epi-Schicht) ermöglichen. Bei Bedarf kann aber noch ein zusätzlicher Hochtemperaturschritt zur Ausdiffusion des zweiten Dotierstoffs und zwar z. B. nach der Epitaxieabscheidung eingesetzt werden. Das Halbleitersubstrat selbst darf da bei nicht stark ausdiffundieren, da ansonsten das erzeugte Feldstoppzonendotierprofil stark modifiziert würde. Das Halbleitersubstrat muss demnach mit einem (ersten) Dotierstoff dotiert sein, der eine (vorzugsweise deutlich) kleinere Diffusionskonstante (Diffusionskoeffizient) aufweist als der (zweite) Dotierstoff der Feldstoppzone. Das Halbleitersubstrat kann also demnach mit z. B. Arsen oder Antimon dotiert sein, in welches z. B. Phosphoratome zur Erzeugung der Feldstoppzone durch spätere Ausdiffusion implantiert werden, weil Arsen und Antimon im Vergleich zu Phosphor eine deutlich kleinere Diffusionskonstante in einem Substrat aus beispielsweise Silizium aufweisen. Wäre das Substrat mit Phosphor dotiert, würde die durch Ausdiffusion der implantierten Phosphoratome gebildete Feldstoppzone in der n-dotierten Zone liegen, welche durch Ausdiffusion des Phosphorsubstrats erzeugt würde, und somit überdeckt werden. Dies würde wiederum zu einer starken Dotierung der Feldstoppzone führen, was jedoch unerwünscht ist, da, wie oben erwähnt, die Dotierung der Feldstoppzone nicht zu hoch sein darf, um die zweite Feldspitze effektiv abbauen zu können. In dem erfindungsgemäßen Verfahren erfolgt demnach bevorzugt eine Implantation von Phosphor und/oder Arsen in ein mit Antimon dotiertes (Si-)Substrat.
  • Das Dotierprofil und die Dicke der durch Ausdiffusion des zweiten Dotierstoffs erzeugten Feldstoppzone lässt sich einerseits über die Temperatur und die Dauer der Temperaturerhöhung, sowie über die Wahl der Implantationsenergie des zweiten Dotierstoffs, wie auch über die Wahl der Implantationsdosis im Ansatzpunkt der Dotierung einstellen. Damit ist eine sehr gute Anpassbarkeit der Feldstoppzone gegeben. Die wichtige stationäre Durchbruchsspannung des MOSFET wird bei einer geeigneten Dimensionierung der Feldstoppzone nur geringfügig erniedrigt, ebenso wie der Einschaltwiderstand RON. Eine typische Implantationsdosis im Ansatzpunkt der Dotierung liegt dabei im Bereich von einigen 1012/cm3 bis zu etwa 1 × 1015/cm3.
  • Bei einem zweiten Verfahren zur Herstellung eines wie oben dargelegten erfindungsgemäßen Halbleiterbauelements wird zunächst ein mit wenigstens einem ersten Dotierstoff einer ersten Dotierstoffkonzentration dotiertes Halbleitersubstrat vom ersten Leitungstyp (n) zur Ausbildung einer ersten Anschlusszone bereitgestellt. Das Halbleitersubstrat ist dabei so hoch dotiert, dass es insgesamt als erste Anschlusszone verwendet werden kann, wobei alternativ hierzu eine höher dotierte erste Anschlusszone in einem niedriger dotierten Halbleitersubstat vorgesehen sein kann. Anschließend wird ein erster Dotierstoff an einer Oberfläche des Halbleitersubstrats implantiert, wobei eine ausreichend hohe Implantationsdosis verwendet wird, so dass eine erhöhte Dichte an Leerstellen im Halbleitersubstrat erzeugt wird. Typischerweise wird der erste Dotierstoff dabei mit einer Implantationsdosis von wenigstens 1 × 1016 und vorzugsweise 5 × 1016 – 1 × 1017 an der Oberfläche des Halbleitersubstrats implantiert. Anschließend wird eine dotierte Halbleiterschicht vom ersten Leitungstyp (n), die mit wenigstens einem dritten Dotierstoff einer dritten Dotierstoffkonzentration dotiert ist, auf der Oberfläche des Halbleitersubstrats, in der die Ionenimplantation mit hoher Dosis vorgenommen wurde, aufgebracht, was im Allgemeinen durch epitaktisches Aufwachsen erfolgt (Epi-Schicht). Die dritte Dotierstoffkonzentration ist dabei kleiner als die erste Dotierstoffkonzentration des ersten Dotierstoffs des Halbleitersubstrats. Dann wird eine Kanalzone vom zweiten Leitungstyp (p) hergestellt, und es wird, benachbart zu der Kanalzone angeordnet, eine zweite Anschlusszone vom ersten Leitungstyp (n) hergestellt, die mit wenigstens einem vier ten Dotierstoff einer vierten Dotierstoffkonzentration dotiert ist. Die vierte Dotierstoffkonzentration ist dabei größer als die dritte Dotierstoffkonzentration der Halbleiterschicht. Um eine Ausdiffusion des ersten Dotierstoffs von dem Halbleitersubstrat in die aufgebrachte Halbleiterschicht zur Erzeugung einer Feldstoppschicht zu bewirken, ist -wie bereits im voranstehend beschriebenen Verfahren erwähnt- hierzu im Allgemeinen und typischerweise keine separate Temperaturerhöhung notwendig, da bei den nachfolgenden Prozessen zur Herstellung des Bauelements ohnehin ausreichend viele Hochtemperaturprozesse angewendet werden, die eine Ausdiffusion des zweiten Dotierstoffs in die Halbleiterschicht (Epi-Schicht) ermöglichen. Bei einer besonders bevorzugten Ausgestaltung des erfindungsgemäßen Verfahrens sind der erste Dotierstoff und der zweite Dotierstoff Phosphor, d. h. es wird Phosphor in ein mit Phosphor dotiertes (Si-)Substrat mit hoher Dosis zur Erzeugung von Leerstellen implantiert. Über die Phosphor-Implantationsenergie kann bei vorgegebenen, nachfolgenden Hochtemperaturschritten die Tiefe der Feldstoppzone beeinflusst werden.
  • Das soeben beschriebene, erfindungsgemäße Verfahren nutzt einen sog. "Autodopingeffekt". Dabei kommt es durch eine erhöhte Dichte an Leerstellen im insbesondere mit Phosphor dotierten Substrat zu einer Bildung von Phospor-Leerstellen-Paaren im Bereich der Oberfläche des Substrats mit einer deutlich verminderten Diffusionsrate. Tiefer im (Si-)Substrat (also auch im epitaktisch aufgebrachten Material) kommt es dagegen zu einer Anhebung der Diffusionsrate durch eine erhöhte Konzentration von interstitiellen Siliziumatomen und somit zum sogenannten Phosphortail.
  • Das oben beschriebene zweite Verfahren der Erfindung kann grundsätzlich mit dem oben beschriebenen ersten Verfahren der Erfindung kombiniert werden. Dazu wird zusätzlich wenigstens ein zweiter Dotierstoff vom gleichen Ladungsträgertyp wie der erste Dotierstoff an einer Oberfläche des Halbleitersubstrats eingebracht (i.A. implantiert), wobei der zweite Dotierstoff einen höheren Diffusionskoeffizienten im Halbleitersubstrat aufweist als der erste Dotierstoff des Halbleitersubstrats. Anschließend wird die Temperatur des Halbleitersubstrats erhöht, um eine Ausdiffusion des zweiten Dotierstoffs von dem Halbleitersubstrat in die aufgebrachte Halbleiterschicht zur Erzeugung einer Feldstoppzone zu bewirken, was typischerweise durch nachfolgende Hochtemperaturbearbeitungsschritte, also ohne einen zusätzlichen separaten Temperaturerhöhungsschritt erfolgt.
  • Bei einem dritten Verfahren zur Herstellung eines wie oben dargelegten erfindungsgemäßen Halbleiterbauelements wird zunächst ein mit wenigstens einem ersten Dotierstoff einer ersten Dotierstoffkonzentration dotiertes Halbleitersubstrat vom ersten Leitungstyp (n) bereitgestellt, welches insgesamt als erste Anschlusszone eingesetzt wird, oder in dem alternativ eine höher dotierte erste Anschlusszone in einem niedriger dotierten Substrat ausgebildet ist. Daraufhin wird eine Halbleiterschicht vom ersten Leitungstyp (n) im Allgemeinen durch Epitaxie (Epi-Schicht) auf dem Substrat aufgebracht, wobei die Halbleiterschicht mit wenigstens einem dritten Dotierstoff einer dritten Dotierstoffkonzentration dotiert ist und die dritte Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration des ersten Dotierstoffs des Halbleitersubstrats. Dann wird eine Kanalzone vom zweiten Leitungstyp (p) und eine, benachbart zu der Kanalzone angeordnete, mit wenigstens einem vierten Do tierstoff einer vierten Dotierstoffkonzentration dotierte, zweite Anschlusszone vom ersten Leitungstyp (n) hergestellt, wobei die vierte Dotierstoffkonzentration größer ist als die dritte Dotierstoffkonzentration der Halbleiterschicht. Schließlich wird die Temperatur des Halbleitersubstrats erhöht, um eine Ausdiffusion des ersten Dotierstoffs von dem Halbleitersubstrat in die aufgebrachte Halbleiterschicht zur Erzeugung einer Feldstoppschicht zu bewirken, zu welchem Zweck im Allgemeinen keine separate Temperaturerhöhung erfolgt, sondern nachfolgende Hochtemperaturprozesse bei der Herstellung des Halbleiterbauelements verwendet werden. Bei dem ersten Dotierstoff handelt es vorzugsweise um Phosphor.
  • In allen erfindungsgemäßen Verfahren kann es vorteilhaft sein, einen weiteren Schritt zur Herstellung einer Kompensationsationsstruktur zur Ladungskompensation in der auf dem Halbleitersubstrat aufgebrachten Halbleiterschicht vorzusehen.
  • Gleichermaßen kann es in allen erfindungsgemäßen Verfahren vorteilhaft sein, einen weiteren Schritt zur Herstellung wenigstens einer Rekombinationszone zur Förderung der Rekombination von Ladungsträgern eines ersten und zweiten Ladungsträgertyps vorzusehen. Eine solche Herstellung einer Rekombinationszone kann insbesondere durch Bestrahlen des Bauelements bzw. insbesondere der auf dem Halbleitersubstrat aufgewachsenen Halbleiterschicht mit einer energiereichen Partikelstrahlung erfolgen, wobei die Strahlungsenergie so gewählt ist, dass hierdurch Fehlstellen im Gitter als Rekombinationszentren erzeugt werden. Eine Bestrahlung kann beispielsweise mit Elektronen, Protonen oder He++-Ionen erfolgen. Alternativ hierzu können zur Herstellung einer Rekombinationszone die Rekombination fördernde Stoffe, insbesondere Metalle, wie Platin oder Gold, insbesondere in die auf dem Halbleitersubstrat aufgewachsene Halbleiterschicht (z.B. durch Implantation und Diffusion) eingebracht werden.
    •
  • Die Erfindung wird nun anhand von Ausführungsbeispielen näher erläutert, wobei Bezug auf die beigefügten Zeichnungen genommen wird. Gleiche bzw. gleichwirkende Elemente sind in den Zeichnungen mit den gleichen Bezugszeichen versehen.
  • 1A zeigt in schematischer Weise einen vertikalen Schnitt durch eine erste Ausführungsform eines erfindungsgemäßen vertikalen Leistungs-MOSFET mit Kompensationsstruktur;
  • 1B zeigt in schematischer Weise einen vertikalen Schnitt durch eine zweite Ausführungsform eines erfindungsgemäßen vertikalen Leistungs-MOSFET mit Kompensationsstruktur;
  • 1C zeigt ein Dotierprofil entlang einer Richtung von Source zu Drain der Ausführungsformen von 1A und 1B;
  • 2A zeigt das Ergebnis einer Mixed-Mode-Simulation in einem herkömmlichen vertikalen Leistungs-MOSFET ohne Feldstoppzone;
  • 2B zeigt das Ergebnis einer Mixed-Mode-Simulation in einem erfindungsgemäßen vertikalen Leistungs-MOSFET mit Feldstoppzone.
  • In den 1A und 1B sind in schematischer Weise Schnitte von verschiedenen Ausführungformen erfindungsgemäßer vertikaler Leistungs-MOSFETs mit Feldstoppzone und Ladungsträgerkompensationsstruktur dargestellt. Demnach ist auf einem beispielsweise mit Antimon stark n+-dotierten Si-Halbleitersubstrat 2 eine mit beispielsweise Phosphor oder Arsen schwach n–-dotierte Si-Epischicht 4 (Driftzone) mittels Epitaxie abgeschieden. Das stark n+-dotierte Si-Halbleitersubstrat 2 bildet gemeinsam mit einer Drain-Metallisierung 3 eine erste Anschlusszone 1. Ferner sind eine beispielsweise mit Bor stark p+-dotierte Kanalzone 7 und eine beispielsweise mit Phosphor oder Arsen stark n+-dotierte Zone 8 ausgebildet. Die stark n+-dotierte Zone 8 bildet gemeinsam mit einer Source-Metallisierung 11 eine zweite Anschlusszone 5. Die Epi-Schicht (Driftzone) 4 ist hierbei zwischen der Kanalzone 7 und der ersten Anschlusszone 1 ausgebildet, während die Kanalzone 7 zwischen der Driftzone 4 und der zweiten Anschlusszone 5 ausgebildet ist. In der Epischicht 4 ist ferner eine mit beispielsweise Phosphor n-dotierte Kompensationszone 6 ausgebildet. Isoliert gegenüber der Kanalzone 7 und der Kompensationszone 6 ist eine Steuerelektrode (Gate) 12 vorgesehen, durch welche ein leitender Kanal in der Kanalzone 7 mittels Feldeffekt gesteuert wird. Zur Isolation der Steuerelektrode 12 von der Kanalzone 7 und der Kompensationszone 6 ist eine Isolierzone 10 aus beispielsweise Siliziumdioxid ausgebildet.
  • In 1A dient die Steuerelektrode 12 auch zur Ladungskompensation der Kompensationszone 6, so dass die Steuerelektrode 12 und die Kompensationszone 6 gemeinsam eine Kompensationsstruktur formen. Im Unterschied hierzu dient in 1B die Source-Metallisierung 11 zur Ladungskompensation der Kompensationszone 6, so dass die Source-Metallisierung 11 und die Kompensationszone 6 gemeinsam eine Kompensationsstruktur formen. Die beiden verschiedenen Ausführungsformen von 1A und 1B unterscheiden sich lediglich im Aufbau der Kompensationsstruktur.
  • Als wesentliches Merkmal der Erfindung ist in den beiden Ausführungsformen von 1A und 1B zwischen der Epi-Schicht 4 und der ersten Anschlusszone 1 eine beispielsweise mit Phosphor oder Arsen n-dotierte Feldstoppzone 9 ausgebildet. Die Feldstoppzone 9 weist dabei eine höhere Dotierung auf als die Epischicht 4, während sie eine niedrigere Dotierung aufweist als die erste Anschlusszone 1.
  • In beiden Ausführungsformen kontaktiert die Source-Metallisierung 11 sowohl die stark n+-dotierte Zone 8 wie auch die stark p+-dotierte Kanalzone 7, so dass durch die stark p+-dotierte Kanalzone 7, die schwach n–-dotierte Si-Epischicht 4 (Driftzone), die n-dotierte Feldstoppzone 9 und die erste Anschlusszone 1 eine Inversdiode entsteht.
  • Das spezielle Dotierprofil der beiden Ausführungsformen von 1A und 1B in einer vertikalen Richtung y des MOSFET von Source zu Drain kann 1C entnommen werden. In 1C ist als Abszisse eine Richtung y von Source zu Drain angegeben, während als Ordinate eine Dotierstoffkonzentration N aufgetragen ist. Mit zunehmendem Wert von y geht demnach eine stark n+-dotierte Zone 8 als Teil der zweiten Anschlusszone 5, welche beispielweise eine Dotierstoffkonzentration von ca. 1019–1020/cm3 aufweist, in eine stark p+-dotierte Kanalzone 7, welche beispielweise eine Dotierstoffkonzentration von ca. 1017/cm3 aufweist, über. Die Kompensationszone 6 weist eine Dotierstoffkonzentration von beispielsweise ca. 1016/cm3 auf, welche in die Dotierstoffkonzentration der Epi-Schicht 4 übergeht, welche beispielsweise bei einigen 1015/cm3 liegt. Anschließend ist in der Feldstoppzone 9 ein kontinuierlicher Anstieg der Dotierstoffkonzentration zu bemerken, welche eine flache Stufe formt, deren Maximalwert am kontinuierlichen Übergang zur Dotierstoffkonzentation des Si-Substrats 2 beispielsweise einige 1017/cm3 beträgt.
  • Die Dotierstoffkonzentation des Si-Substrats beträgt dabei beispielsweise einige 1019/cm3. Durch die abgeflachte Stufe des Dotierprofils in der Feldstoppzone 9 ist deren Innenbereich definiert, während durch die steileren Übergänge einerseits von der Dotierstoffkonzentration der Epi-Schicht kommend und andererseits zur Dotierstoffkonzentration des Si-Substrats 2 hin Übergangsbereiche der Feldstoppzone 9 definiert sind.
  • Beide Ausführungsformen von 1A und 1B werden beispielsweise durch ein Verfahren hergestellt, bei dem zunächst das mit etwa Antimon n+-dotierte Si-Substrat 2 bereitgestellt wird und gemeinsam mit der Drain-Metallisierung 3 eine erste Anschlusszone 1 hergestellt wird. Anschließend wird beispielsweise Arsen oder Phosphor in das Si-Substrat 2 implantiert, wozu beispielsweise eine Implantationsdosis im Bereich von einigen 1012/cm3 bis zu 1 × 1015/cm3 an der Oberfläche des Halbleitersubstrats eingesetzt wird. Dann wird durch Epitaxie eine mit etwa Phosphor dotierte Si-Epi-Schicht 4 auf der Oberfläche des Si-Substrats 2 aufgewachsen, wobei die Dotierstoffkonzentration der Epi-Schicht 4 kleiner ist als die Dotierstoffkonzentration des Halbleitersubstrats 2. Dem folgt das Herstellen der Kompensationszone 6 durch Implantation und Eindiffusion von beispielweise Phosphor in die Epi-Schicht 4 und das Herstellen der stark p+-dotierten Kanalzone 7, sowie gemeinsam mit der Source-Metallisierung 11, der zweiten Anschlusszone 5. In 1A wird zur Fertigstellung der Kompensationsstruktur eine gegenüber der Kanalzone 7 und der Kompensationszone 6 isolierte Steuerelektrode 12 geformt, während in 1B neben eine Steuerelektrode 12 zur Fertigstellung der Kompensationsstruktur eine weitere Source-Elektrode 11 isoliert gegenüber der Kanalzone 7 und der Kompensationszone 6 geformt wird. Um eine Ausdiffusion des in das Si-Substrats 2 implantierten Dotierstoffs in die Epi-Schicht 4 zur Erzeugung einer Feldstoppschicht 9 zu bewirken, werden im Allgemeinen Hochtemperaturprozesse bei der Fertigstellung des MOSFET genutzt werden, ohne eine separate Temperaturerhöhung vorzusehen. Bei Bedarf kann jedoch auch ein zusätzlicher Hochtemperaturschritt – z. B. nach Abscheidung der Epitaxieschicht – zur Ausdiffusion verwendet werden.
  • Es wird nun Bezug auf die 2A und 2B genommen, worin das Ergebnis einer Mixed-Mode-Simulation in einem herkömmlichen vertikalen 150V Leistungs-MOSFET ohne Feldstoppzone 9 (2A) und in einem erfindungsgemäßen vertikalen Leistungs-MOSFET mit Feldstoppzone 9 (2B), wie in den 1A und 1B dargestellt, gezeigt ist. In den 2A, 2B ist dabei über der Simulationszeit ein Drainstrom (Anodenstrom) I und eine Drain-Source-Spannung VDS (fett in den Figuren) aufgetragen. Als spezielle Parameter der Simulation wurden VR = 75 V, IF = 4 A/mm2 und di/dt = 500 A/μs gewählt. Parasitäre Induktivitäten wurden berücksichtigt.
  • Wie ein Vergleich der 2A und 2B zeigt, treten beim Abschalten der Inversdiode des herkömmlichen MOSFET starke Fluktuationen von sowohl Drainstrom I als auch der Drain-Source-Spannung VDS auf, sowie insbesondere ein starkes Überschießen der Drain-Source-Spannung VDS. Derartige Fluktuationen sind in dem erfindungsgemäßen MOSFET praktisch nicht mehr vorhanden. Ebenso ist das starke Überschießen der Drain-Source-Spannung VDS vermindert. Ferner ist zu beobachten, dass der Drainstrom I in dem erfindungsgemäßen MOSFET nach dem steilen Anstieg, der bis ca. 0,40 × 10–7 Sekunden erfolgt, nicht mehr so steil abfällt als wie im herkömmlichen Fall, was einem nachteiligen Abreissen des Rückstroms entgegenwirkt.
  • In der vorliegenden Erfindung ist gezeigt, wie durch die einfache Erzeugung einer Feldstoppzone in beliebigen (vertikalen) MOS-Leistungsbauelementen die Eigenschaften der Inversdiode verbessert werden können. Realisierbar ist dies durch die Implantation eines schnell dotierenden Dotierstoffs wie Phosphor in ein Substrat, welches mit langsamer dotierenden Stoffen wie Arsen oder Antimon dotiert ist, bevor die zur Wahrung der geforderten Sperrspannung erforderliche niedriger dotierte Epitaxieschicht auf dem Substrat abgeschieden wird. Während der nachfolgenden Prozessierung des Bauelements kommt es dann durch Diffusion automatisch zur Ausbildung der Feldstoppzone.
    • 1
    Erste Anschlusszone
    2
    Substrat
    3
    Drain-Metallisierung
    4
    Epi-Schicht
    5
    Zweite Anschlusszone
    6
    Kompensationszone
    7
    Kanalzone
    8
    n+-dotierte Zone
    9
    Feldstoppzone
    10
    Isolationszone
    11
    Source-Metallisierung
    12
    Steuerelektrode

Claims (35)

  1. Halbleiterbauelement, welches umfasst: – einen Halbleiterkörper mit einer ersten (1) und einer zweiten (5) Anschlusszone eines ersten Leitungstyps (n), – eine Kanalzone (7) eines zweiten Leitungstyps (p), – eine Driftzone (4) des ersten Leitungstyps (n) mit einer niedrigeren Dotierung als die Anschlusszonen (1, 5), welche Driftzone (4) zwischen der Kanalzone (7) und der ersten Anschlusszone (1) ausgebildet ist, wobei die Kanalzone (7) zwischen der Driftzone (4) und der zweiten Anschlusszone (5) ausgebildet ist, – eine isoliert gegenüber der Kanalzone (7) ausgebildete Steuerelektrode (12) zur Steuerung eines leitenden Kanals in der Kanalzone (7) zwischen der zweiten Anschlusszone (5) und der Driftzone (4), dadurch gekennzeichnet, dass zwischen der ersten Anschlusszone (1) und der Driftzone (4) eine Feldstoppzone (9) des ersten Leitungstyps (n) ausgebildet ist, wobei die Feldstoppzone (9) eine höhere Dotierung aufweist als die Driftzone (4) und eine niedrigere Dotierung aufweist als die erste Anschlusszone (1).
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die maximale Dotierung der Feldstoppzone maximal einen Faktor von ca. 102 höher ist als die Dotierung der Driftzone.
  3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Dotierung der Feldstoppzone maximal einen Faktor von ca. 10 höher ist als die Dotierung der Driftzone.
  4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass die maximale Dotierung der Feldstoppzone maximal einige 1017 cm–3 beträgt.
  5. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass die maximale Dotierung der Feldstoppzone maximal einige 1016 cm–3 beträgt.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Gradient eines Dotierprofils der Feldstoppzone entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone in Richtung der Driftzone auf weniger als 30% eines Maximalwerts der Feldstoppdotierung abfällt.
  7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, dass ein Gradient eines Dotierprofils der Feldstoppzone entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone in Richtung der Driftzone auf weniger als 10% eines Maximalwerts der Feldstoppdotierung abfällt.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Feldstoppzone entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone eine Dicke im Bereich von ca. 1 bis ca. 10 μm aufweist.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Feldstoppzone entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone eine Dicke im Bereich von ca. 1 bis ca. 5 μm aufweist.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Feldstoppzone mit einem Dotierstoff dotiert ist, der einen höheren Diffusionskoeffizienten aufweist als ein Dotierstoff der ersten Anschlusszone.
  11. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass der Dotierstoff der Feldstoppzone aus der Gruppe bestehend aus Phosphor und Arsen gewählt ist.
  12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper mit wenigstens einer Rekombinationszone zur Förderung der Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps versehen ist.
  13. Halbleiterbauelement nach Anspruch 12, dadurch gekennzeichnet, dass die Rekombinationszonen mit Metallatomen, insbesondere Platin oder Gold, versehen sind.
  14. Halbleiterbauelement nach Anspruch 12, dadurch gekennzeichnet, dass die Rekombinationszonen mittels einer Bestrahlung mit hochenergetischen Strahlung erzeugt sind.
  15. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Dotierprofil der Feldstoppzone entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone eine Mehrzahl von verrundeten, stufenförmigen Abflachungen aufweist.
  16. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, dass das Dotierprofil der Feldstoppzone entlang einer kürzesten linearen Abmessung zwischen der Driftzone und der ersten Anschlusszone zweistufig ausgebildet ist.
  17. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, dass das mehrstufige Dotierprofil der Feldstoppzone mit einer Mehrzahl von Dotierstoffen dotiert ist.
  18. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, es wenigstens eine Kompensationsstruktur zur Ladungskompensation in der Driftzone aufweist.
  19. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es eine vertikale Struktur aufweist.
  20. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es eine laterale Struktur aufweist.
  21. Verfahren zur Herstellung eines Halbleiterbauelements, welches die folgenden Schritte umfasst: – Bereitstellen eines mit wenigstens einem ersten Dotierstoff einer ersten Dotierstoffkonzentration dotierten Halbleitersubstrats des ersten Leitungstyps (n) zur Ausbildung einer ersten Anschlusszone, – Implantieren wenigstens eines zweiten Dotierstoffs vom gleichen Ladungsträgertyp wie der erste Dotierstoff an einer Oberfläche des Halbleitersubstrats, wobei der zweite Dotierstoff einen höheren Diffusionskoeffizienten im Halbleitersubstrat aufweist als der erste Dotierstoff des Halbleitersubstrats, – Aufbringen einer dotierten Halbleiterschicht mit wenigstens einem dritten Dotierstoff einer dritten Dotierstoffkonzentration vom ersten Leitungstyp (n) auf der Oberfläche des Halbleitersubstrats, wobei die dritte Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration des ersten Dotierstoffs des Halbleitersubstrats, – Herstellen einer Kanalzone vom zweiten Leitungstyp (p), – Herstellen einer benachbart zu der Kanalzone angeordneten, mit wenigstens einem vierten Dotierstoff einer vierten Dotierstoffkonzentration dotierten zweiten Anschlusszone vom ersten Leitungstyp (n), wobei die vierte Dotierstoffkonzentration größer ist als die dritte Dotierstoffkonzentration der Halbleiterschicht, – Erhöhen der Temperatur des Halbleitersubstrats um eine Ausdiffusion des zweiten Dotierstoffs von dem Halbleitersubstrat in die aufgebrachte Halbleiterschicht zur Erzeugung einer Feldstoppschicht zu bewirken.
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der zweite Dotierstoff mit einer Implantationsdosis im Bereich von einigen 1012/cm3 bis zu 1 × 1015/cm3 an der Oberfläche des Halbleitersubstrats implantiert wird.
  23. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass der zweite Dotierstoff aus der Gruppe, bestehend aus Phosphor und Arsen, gewählt ist.
  24. Verfahren zur Herstellung eines Halbleiterbauelements, welches die folgenden Schritte umfasst: – Bereitstellen eines mit wenigstens einem ersten Dotierstoff einer ersten Dotierstoffkonzentration dotierten Halbleitersubstrats des ersten Leitungstyps (n) zur Ausbildung einer ersten Anschlusszone, – Implantieren des ersten Dotierstoffs an einer Oberfläche des Halbleitersubstrats mit einer Implantationsdosis, welche geeignet ist eine erhöhte Dichte an Leerstellen im Halbleitersubstrat zu erzeugen, – Aufbringen einer dotierten Halbleiterschicht mit wenigstens einem dritten Dotierstoff einer dritten Dotierstoffkonzentration vom ersten Leitungstyp (n) auf der Oberfläche des Halbleitersubstrats, wobei die dritte Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration des ersten Dotierstoffs des Halbleitersubstrats, – Herstellen einer Kanalzone vom zweiten Leitungstyp (p), – Herstellen einer benachbart zu der Kanalzone angeordneten, mit wenigstens einem vierten Dotierstoff einer vierten Dotierstoffkonzentration dotierten zweiten Anschlusszone vom ersten Leitungstyp (n), wobei die vierte Dotierstoffkonzentration größer ist als die dritte Dotierstoffkonzentration der Halbleiterschicht, – Erhöhen der Temperatur des Halbleitersubstrats um eine Ausdiffusion des ersten Dotierstoffs von dem Halbleitersubstrat in die aufgebrachte Halbleiterschicht zur Erzeugung einer Feldstoppschicht zu bewirken.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass der erste Dotierstoff Phosphor ist.
  26. Verfahren nach Anspruch 24 oder 25, dadurch gekennzeichnet, dass der erste Dotierstoff mit einer Implantationsdosis im Bereich von mehr als 1 × 1016/cm3 an der Oberfläche des Halbleitersubstrats implantiert wird.
  27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass der erste Dotierstoff mit einer Implantationsdosis im Bereich von 5 × 1016/cm3 bis 1 × 1017/cm3 an der Oberfläche des Halbleitersubstrats implantiert wird.
  28. Verfahren nach einem der Ansprüche 25 bis 27, welches ferner die folgenden Schritte umfasst: – Implantieren wenigstens eines zweiten Dotierstoffs vom gleichen Ladungsträgertyp wie der erste Dotierstoff an einer Oberfläche des Halbleitersubstrats, wobei der zweite Dotierstoff einen höheren Diffusionskoeffizienten im Halbleitersubstrat aufweist als der erste Dotierstoff des Halbleitersubstrats, – Erhöhen der Temperatur des Halbleitersubstrats um eine Ausdiffusion des zweiten Dotierstoffs von dem Halbleitersubstrat in die aufgebrachte Halbleiterschicht zur Erzeugung einer Feldstoppschicht zu bewirken.
  29. Verfahren zur Herstellung eines Halbleiterbauelements, welches die folgenden Schritte umfasst: – Bereitstellen eines mit wenigstens einem ersten Dotierstoff einer ersten Dotierstoffkonzentration dotierten Halbleitersubstrats des ersten Leitungstyps (n) zur Ausbildung einer ersten Anschlusszone, – Aufbringen einer dotierten Halbleiterschicht mit wenigstens einem dritten Dotierstoff einer dritten Dotierstoffkonzentration vom ersten Leitungstyp (n) auf der Oberfläche des Halbleitersubstrats, wobei die dritte Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration des ersten Dotierstoffs des Halbleitersubstrats, – Herstellen einer Kanalzone vom zweiten Leitungstyp (p), – Herstellen einer benachbart zu der Kanalzone angeordneten, mit wenigstens einem vierten Dotierstoff einer vierten Dotierstoffkonzentration dotierten zweiten Anschlusszone vom ersten Leitungstyp (n), wobei die vierte Dotierstoffkonzentration größer ist als die dritte Dotierstoffkonzentration der Halbleiterschicht, – Erhöhen der Temperatur des Halbleitersubstrats um eine Ausdiffusion des ersten Dotierstoffs von dem Halbleitersubstrat in die aufgebrachte Halbleiterschicht zur Erzeugung einer Feldstoppschicht zu bewirken.
  30. Verfahren nach Anspruch 29, dadurch gekennzeichnet, dass der erste Dotierstoff Phosphor ist.
  31. Verfahren nach einem der vorhergehenden Ansprüche 22 bis 30, welches den weiteren Schritt aufweist: – Herstellen einer Kompensationsationsstruktur zur Ladungskompensation in der auf dem Halbleitersubstrat aufgebrachten Halbleiterschicht.
  32. Verfahren nach einem der vorhergehenden Ansprüche 22 bis 31, welches den weiteren Schritt aufweist: – Herstellen wenigstens einer Rekombinationszone zur Förderung der Rekombination von Ladungsträgern eines ersten und zweiten Ladungsträgertyps.
  33. Verfahren nach Anspruch 32, bei welchem die Herstellung der Rekombinationszone folgenden Schritt umfasst: – Bestrahlen von insbesondere der auf dem Halbleitersubstrat aufgewachsenen Halbleiterschicht mit einer energiereichen Partikelstrahlung, wobei die Strahlungsenergie geeignet ist, Fehlstellen als Rekombinationszentren zu erzeugen.
  34. Verfahren nach Anspruch 33, bei welchem eine Bestrahlung mit Partikeln gewählt aus der Gruppe, bestehend aus Elektronen, Protonen und He++-Ionen, erfolgt.
  35. Verfahren nach Anspruch 32, bei welchem die Herstellung der Rekombinationszone folgenden Schritt umfasst: – Einbringen von die Rekombination fördernden Stoffen, insbesondere Metallen, insbesondere in die auf dem Halbleitersubstrat aufgewachsene Halbleiterschicht.
DE102005009000A 2005-02-28 2005-02-28 Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren Active DE102005009000B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005009000A DE102005009000B4 (de) 2005-02-28 2005-02-28 Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
US11/364,891 US7652325B2 (en) 2005-02-28 2006-02-28 Field effect controllable semiconductor component with improved inverse diode and production methods therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005009000A DE102005009000B4 (de) 2005-02-28 2005-02-28 Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102005009000A1 true DE102005009000A1 (de) 2006-09-07
DE102005009000B4 DE102005009000B4 (de) 2009-04-02

Family

ID=36847976

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005009000A Active DE102005009000B4 (de) 2005-02-28 2005-02-28 Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren

Country Status (2)

Country Link
US (1) US7652325B2 (de)
DE (1) DE102005009000B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006046845A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter Robustheit
DE102007001108A1 (de) * 2007-01-04 2008-07-10 Infineon Technologies Ag Diode
DE102007014038A1 (de) * 2007-03-23 2008-09-25 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7615847B2 (en) 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
WO2020239725A1 (de) * 2019-05-27 2020-12-03 Robert Bosch Gmbh Verfahren zur herstellung eines leistungstransistors und leistungstransistor
US11527618B2 (en) * 2020-07-18 2022-12-13 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002065B4 (de) * 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
DE102007037858B4 (de) 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US20090057869A1 (en) * 2007-08-31 2009-03-05 Alpha & Omega Semiconductor, Ltd. Co-packaged high-side and low-side nmosfets for efficient dc-dc power conversion
USRE45449E1 (en) 2007-12-27 2015-04-07 Infineon Technologies Ag Power semiconductor having a lightly doped drift and buffer layer
US8003478B2 (en) * 2008-06-06 2011-08-23 Semiconductor Components Industries, Llc Method of forming a bi-directional diode and structure therefor
US8044459B2 (en) * 2008-11-10 2011-10-25 Infineon Technologies Austria Ag Semiconductor device with trench field plate including first and second semiconductor materials
US9385211B2 (en) 2012-03-30 2016-07-05 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
US8802530B2 (en) * 2012-06-06 2014-08-12 Alpha And Omega Semiconductor Incorporated MOSFET with improved performance through induced net charge region in thick bottom insulator
US8975136B2 (en) 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
US9029944B2 (en) 2013-02-18 2015-05-12 Infineon Technologies Austria Ag Super junction semiconductor device comprising implanted zones
US9111766B2 (en) 2013-09-24 2015-08-18 Infineon Technologies Austria Ag Transistor device with a field electrode
US9349854B2 (en) * 2013-10-04 2016-05-24 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
US20150108568A1 (en) * 2013-10-21 2015-04-23 Vishay-Siliconix Semiconductor structure with high energy dopant implantation
US9209027B1 (en) * 2014-08-14 2015-12-08 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
US9349799B2 (en) 2014-08-14 2016-05-24 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
CN115483211A (zh) 2014-08-19 2022-12-16 维西埃-硅化物公司 电子电路
US9917159B2 (en) 2015-03-30 2018-03-13 Infineon Technologies Austria Ag Semiconductor device comprising planar gate and trench field electrode structure
DE102016111844A1 (de) * 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung
DE102017131354A1 (de) * 2017-12-27 2019-06-27 Infineon Technologies Ag Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
JP7405517B2 (ja) * 2019-03-29 2023-12-26 ローム株式会社 半導体装置
US11158735B2 (en) 2020-02-05 2021-10-26 Infineon Technologies Austria Ag Charge compensation MOSFET with graded epi profile and methods of manufacturing thereof
US20210384346A1 (en) * 2020-06-03 2021-12-09 Nami MOS CO., LTD. Shielded gate trench mosfet having super junction surrounding lower portion of trenched gates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
DE19950579A1 (de) * 1999-10-20 2001-05-03 Infineon Technologies Ag Kompensations-MOS-Bauelement mit hohem Kurzschlußstrom
DE10217610A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
DE10239312A1 (de) * 2002-08-27 2004-03-25 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstroppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstroppzone

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5814858A (en) * 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
US6054369A (en) * 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6545316B1 (en) * 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
JP4840551B2 (ja) * 2001-06-07 2011-12-21 株式会社デンソー Ｍｏｓトランジスタ
EP1267415A3 (de) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
JP4421144B2 (ja) * 2001-06-29 2010-02-24 株式会社東芝 半導体装置
US6677210B1 (en) * 2002-02-28 2004-01-13 Linear Technology Corporation High voltage transistors with graded extension
US6969657B2 (en) * 2003-03-25 2005-11-29 International Rectifier Corporation Superjunction device and method of manufacture therefor
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
DE19950579A1 (de) * 1999-10-20 2001-05-03 Infineon Technologies Ag Kompensations-MOS-Bauelement mit hohem Kurzschlußstrom
DE10217610A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
DE10239312A1 (de) * 2002-08-27 2004-03-25 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstroppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstroppzone

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354709B2 (en) 2006-10-02 2013-01-15 Infineon Technologies Austria Ag Semiconductor component with improved robustness
DE102006046845B4 (de) * 2006-10-02 2013-12-05 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter Robustheit
DE102006046845A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter Robustheit
DE102007001108A1 (de) * 2007-01-04 2008-07-10 Infineon Technologies Ag Diode
US7838969B2 (en) 2007-01-04 2010-11-23 Infineon Technologies Ag Diode
US8034700B2 (en) 2007-01-04 2011-10-11 Infineon Technologies Ag Method of fabricating a diode
DE102007001108B4 (de) * 2007-01-04 2012-03-22 Infineon Technologies Ag Diode und Verfahren zu ihrer Herstellung
US7615847B2 (en) 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
DE102007014038A1 (de) * 2007-03-23 2008-09-25 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007014038B4 (de) * 2007-03-23 2015-02-12 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements
WO2020239725A1 (de) * 2019-05-27 2020-12-03 Robert Bosch Gmbh Verfahren zur herstellung eines leistungstransistors und leistungstransistor
US11527618B2 (en) * 2020-07-18 2022-12-13 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET
US11990515B2 (en) 2020-07-18 2024-05-21 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET

Also Published As

Publication number Publication date
US20060211179A1 (en) 2006-09-21
DE102005009000B4 (de) 2009-04-02
US7652325B2 (en) 2010-01-26

Similar Documents

Publication Publication Date Title
DE102005009000B4 (de) Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
EP1097481B1 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102019008579A1 (de) ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102005018319B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
WO2001024276A1 (de) Ladungskompensationshalbleiteranordnung
DE102019112985A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102015105718A1 (de) Halbleiterdiode
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102006007096B4 (de) MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung
DE102015118616B3 (de) Latchup-fester Transistor
DE102007014038B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP4107784B1 (de) Vertikaler fin-feldeffekttransistor, vertikale fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors
DE102019105812A1 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102004009521A1 (de) Hochvolt-PMOS-Transistor
DE10245089B4 (de) Dotierverfahren und Halbleiterbauelement
DE69834096T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit schottky-übergang
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
EP0973205A2 (de) Hochspannungs-MOS-Transistor
DE3940200C2 (de) Verfahren zum Herstellen eines GaAs-FETs
DE10350160B4 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit hoher Durchbruchspannung
DE102005003127B3 (de) Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition