DE10153751B4 - Vorrichtung und Verfahren zur Takterzeugung - Google Patents

Vorrichtung und Verfahren zur Takterzeugung Download PDF

Info

Publication number
DE10153751B4
DE10153751B4 DE10153751A DE10153751A DE10153751B4 DE 10153751 B4 DE10153751 B4 DE 10153751B4 DE 10153751 A DE10153751 A DE 10153751A DE 10153751 A DE10153751 A DE 10153751A DE 10153751 B4 DE10153751 B4 DE 10153751B4
Authority
DE
Germany
Prior art keywords
clock
phase
shifted signals
signal
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10153751A
Other languages
English (en)
Other versions
DE10153751A1 (de
Inventor
Maksim Dipl.-Ing. Kuzmenka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10153751A priority Critical patent/DE10153751B4/de
Priority to US10/281,031 priority patent/US7053682B2/en
Publication of DE10153751A1 publication Critical patent/DE10153751A1/de
Application granted granted Critical
Publication of DE10153751B4 publication Critical patent/DE10153751B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006Changing the frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Takterzeugungsvorrichtung zum Erzeugen eines Taktsignals (30) für ein Speichermodul (28) mit folgenden Merkmalen:
einer auf dem Speichermodul (28) vorgesehenen Schnittstelle (24) zum Empfangen einer Mehrzahl periodischer sinusförmiger Signale (10, 12, 14) gleicher Frequenz, die zueinander phasenverschoben sind; und
einer auf dem Speichermodul vorgesehenen Taktsignalerzeugungseinrichtung (26) zum Erzeugen jeweiliger Taktflanken des Taktsignals (30), das eine höhere Frequenz als die phasenverschobenen Signale (10, 12, 14) aufweist, wenn zumindest zwei der phasenverschobenen Signale eine vorbestimmte Beziehung zueinander erfüllen, wobei die Taktsignalerzeugungseinrichtung (26) eine Mehrzahl von Komparatoren (32, 34, 36) zum Vergleichen der Pegel der phasenverschobenen Signale (10, 12, 14) miteinander aufweist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zur Takterzeugung, und bezieht sich insbesondere auf solche Vorrichtungen und Verfahren, die geeignet sind, einen hochfrequenten Takt für Speichermodule bereitzustellen.
  • Eine Vielzahl elektronischer Vorrichtungen, wie zum Beispiel Speichermodule, arbeiten unter Verwendung eines Taktes, der ihnen extern zur Verfügung gestellt wird oder der schaltungsintern auf der Grundlage von Eingangssignalen erzeugt wird. Speichermodule, wie beispielsweise DRAM-Module, erfordern Taktsignale mit stetig zunehmenden Taktfrequenzen. Derartige Taktsignale werden derzeit durch integrierte Ultrahochfrequenz-PLL-Schaltungen (PLL = Phase Locked Loop = Phasenregelschleife) realisiert. Alternativ werden Differenztaktsignale verwendet. Eine derartige Erzeugung von Taktsignalen ist jedoch aufwendig. Darüber hinaus existieren bei derartigen bekannten Taktsignalerzeugungseinrichtungen Probleme hinsichtlich der Formgebung der Taktsignale sowie hinsichtlich der Verteilung der Taktsignale, d.h. der Zuführung der Taktsignale vom Ort der Erzeugung zum Bestimmungsort.
  • Aus der US 4 737 721 ist eine Frequenzverdopplerschaltung für einen Winkelschrittgeber bekannt, bei der aus einem Sinussignal und einem Cosinussignal gleicher Frequenz Ausgangssignale erzeugt werden, die die doppelte Frequenz wie das Sinussignal und des Cosinussignal aufweisen.
  • Die US 62 121 26 B1 befasst sich mit einer Speichervorrichtung, bei der ein internes Taktsignal basierend auf einem externen Taktsignal und dem inversen externen Taktsignal erzeugt wird. Wenn vorbestimmte Bedingungen zwischen dem Takt und dem inversen Takt erfüllt sind, werden ansteigende Taktflanken des internen Taktsignals erzeugt, während abfallende Taktflanken nach einer Verzögerung bezüglich der ansteigenden Taktflanken erzeugt werden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine wenig aufwendige Möglichkeit zu schaffen, ein sehr hochfrequentes Taktsignal für elektronische Schaltungen, insbesondere Speichermodule, zu schaffen.
  • Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 und ein Verfahren nach Anspruch 12 gelöst.
  • Gemäß der vorliegenden Erfindung wird auf der Grundlage zumindest zweier periodischer Signale einer ersten Frequenz, die zueinander phasenverschoben sind, ein Taktsignal, das eine höhere Frequenz als die phasenverschobenen Signale aufweist, erzeugt. Dabei liegt der vorliegenden Erfindung die Erkenntnis zugrunde, daß zueinander phasenverschobene Signale gleicher Frequenz und vorzugsweise gleicher Amplitude innerhalb einer durch die Frequenz derselben definierten Signalperiode eine Mehrzahl von Schnittpunkten aufweisen. Wird nun bei jedem dieser Schnittpunkte eine Taktflanke eines Taktsignals erzeugt, so kann ein Taktsignal generiert werden, dessen Frequenz die Frequenz der phasenverschobenen Signale übersteigt.
  • Werden beispielsweise zwei zueinander phasenverschobene Signale gleicher Frequenz betrachtet, so kann, wenn an jedem Schnittpunkt derselben der Reihe nach jeweils eine steigende oder eine fallende Flanke des Taktsignals erzeugt wird, ein Pulszug erzeugt werden, der die doppelte Frequenz wie die phasenverschobenen Eingangssignale aufweist. Ferner kann unter Verwendung der genannten beiden phasenverschobenen Signale ein Pulszug erzeugt werden, der die vierfache Frequenz der phasenverschobenen Signale aufweist, wenn bei jedem Schnittpunkt der phasenverschobenen Signale eine steigende Taktflanke erzeugt wird und für jede steigende Taktflanke ein Puls vorbestimmter Pulsdauer erzeugt wird. In gleicher Weise kann bei jedem Schnittpunkt eine fallende Taktflanke erzeugt werden, wobei dann für jede fallende Taktflanke ferner eine „Pulspause", d.h. eine Phase eines niedrigen Pegels, einer vorbestimmten Dauer erzeugt wird.
  • Die vorliegende Erfindung eignet sich insbesondere zur Verwendung mit sinusförmigen phasenverschobenen Signalen, wobei jedoch vorteilhaft sämtliche periodischen Signale verwendet werden können, deren Amplitude sich zwischen einem maximalen und einem minimalen Wert stetig ändert. Als weiteres Beispiel für ein solches Signal sei beispielsweise ein Dreiecksignal oder ein trapezförmiges Signal angegeben.
  • Erfindungsgemäß besitzen die Signale vorzugsweise eine Phasendifferenz von 360°/n zueinander, wenn n phasenverschobene Signale verwendet werden. Somit weisen bei Verwendung von drei phasenverschobenen Signalen die einzelnen Signale eine Phasenverschiebung von 120° zueinander auf, während bei Verwendung von zwei phasenverschobenen Signalen die einzelnen Signale eine Phasenverschiebung von 180° zueinander aufweisen. Die vorbestimmte Beziehung der phasenverschobenen Signale zueinander wird vorzugsweise unter Verwendung von Komparatoren ermittelt, wobei Logikgatter, die verschaltet sind, um die entsprechende Funktionalität zu liefern, mit den Ausgängen der Komparatoren verbunden sind. Ferner werden die phasenverschobenen Signale erfindungsgemäß vorzugsweise erzeugt, indem entsprechend phasenverschobene Versionen eines einzigen Eingangssignals erzeugt werden.
  • Die vorliegende Erfindung liefert somit eine vollständig neue Architektur zum Erzeugen eines Takts für eine elektronische Einrichtung unter Verwendung eines oder mehrerer Eingangssignale. Die vorliegende Erfindung ermöglicht die Erzeugung eines verglichen mit dem periodischen Eingangssignal oder den periodischen Eingangssignalen hochfrequenteren Takts in einem elektronischen Bauelement, so daß es ausreicht, den elektronischen Modulen niederfrequentere Eingangssignale zuzuführen. Die vorliegende Erfindung ermöglicht eine einfache Implementierung von Taktsignalen, deren Frequenz die Frequenz eines Eingangssignals um ein Vielfaches übersteigt. Bei Verwendung der vorliegenden Erfindung in Verbindung mit Speichermodulen kann somit eine Vervielfachung der Datenrate im Hinblick auf ein periodisches Eingangssignal einfach implementiert werden.
  • Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 Signalverläufe dreier phasenverschobener Signale und eines aus denselben erzeugten Taktsignals; und
  • 2 eine schematische Darstellung einer Schaltung zur Erzeugung des in 1 gezeigten Taktssignals.
  • Bezug nehmend auf die 1 und 2 wird nachfolgend ein Ausführungsbeispiel der vorliegenden Erfindung, bei dem drei phasenverschobene Signale zur Erzeugung eines Taktsignals verwendet werden, erläutert. Der zeitliche Verlauf der drei phasenverschobenen Signale ist in 1 dargestellt, wobei ein erstes Signal 10 als durchgezogene Linie dargestellt ist, ein zweites Signal 12 als gestrichelte Linie dargestellt ist, und ein drittes Signal 14 als eine strichpunktierte Linie dargestellt ist. Bei dem gezeigten Ausführungsbeispiel be trägt die Phasenverschiebung zwischen den Signalen 10, 12 und 14 jeweils 120°, d.h., das zweite Signal 12 eilt dem ersten Signal 10 um 120° nach, während das dritte Signal 14 dem zweiten Signal 12 um 120° nacheilt. Die Signale 10, 12 und 14 besitzen jeweils eine sinusförmigen Verlauf gleicher Frequenz und gleicher Amplitude.
  • Die Signale 10, 12 und 14 können entweder als Eingangssignale in dieser Form der erfindungsgemäßen Takterzeugungsvorrichtung zugefügt werden oder können als Teil der erfindungsgemäßen Takterzeugungsvorrichtung aus einem einzigen Eingangssignal erzeugt werden, beispielsweise dem Signal 10, indem dieses Eingangssignal verschiedenen Phasenverzögerungen unterworfen wird, um die Signale 12 und 14 zu erzeugen. Eine hierfür vorgesehene Signalbereitstellungseinrichtung 16 ist schematisch in 2 gezeigt. Die Signalbereitstellungseinrichtung 16 besitzt drei Ausgänge 18, 20 und 22, die mit einer Schnittstelle 24 einer Taktsignalerzeugungseinrichtung 26 verbunden sind. Die Schnittstelle 24 weist drei Eingänge 24a, 24b und 24c auf. Somit wird das Signal 10 dem Eingang 24a zugeführt, das Signal 12 wird dem Eingang 24b zugeführt und das Signal 14 wird dem Eingang 24c zugeführt.
  • Bei dem in 2 dargestellten Ausführungsbeispielen ist die Taktsignalerzeugungseinrichtung 26 Teil eines Speichermoduls 28, und insbesondere eines DRAM-Speichermoduls. Die Taktsignalerzeugungseinrichtung erzeugt dabei einen für das Speichermodul 28 erforderlichen internen Takt 30.
  • In 2 sind die Signalbereitstellungseinrichtung 16 und die Taktsignalerzeugungseinrichtung 26 getrennt voneinander dargestellt. Beispielsweise kann die Signalbereitstellungseinrichtung 16 Teil einer Speichermodul-externen Schaltungsstruktur, beispielsweise des sogenannten Chipsets, der die Kommunikation zwischen Speichermodul und einem externen Prozessor steuert, sein. In diesem Fall stellt die Schnittstelle 24 einen Eingang dar, der drei Eingangssignale empfängt. Es ist jedoch klar, daß die Signalbereitstellungseinrichtung 16 Teil der erfindungsgemäßen Takterzeugungsvorrichtung sein kann, so daß die Schnittstelle 24 eine vorrichtungsinterne Schnittstelle darstellt. In einem solchen Fall benötigt die erfindungsgemäße Takterzeugungsvorrichtung von außen lediglich die Eingabe eines periodischen Eingangssignals, aus dem die erfindungsgemäße Takterzeugungsvorrichtung die zur Erzeugung des Taktsignals erforderlichen phasenverschobenen Signale erzeugt. Zur Erzeugung der phasenverschobenen Signale können beliebige bekannte Einrichtungen, beispielsweise Phasenregelschleifen und dergleichen, verwendet werden.
  • Wie in 2 gezeigt ist, weist die erfindungsgemäße Taktsignalerzeugungseinrichtung 26 bei dem dargestellten Ausführungsbeispiel einen ersten Komparator 32, einen zweiten Komparator 34 und einen dritten Komparator 36 auf. Ein erster Eingangsanschluß 32a des ersten Komparators 32 ist mit dem Eingang 24a verbunden, während ein zweiter Eingang 32b des ersten Komparators 32 mit dem Eingang 24b verbunden ist. Ein erster Eingang 34a des zweiten Komparators 34 ist mit dem Eingang 24b verbunden, während ein zweiter Eingang 34b des zweiten Komparators 34 mit dem Eingang 24c verbunden ist. Ein erster Eingangsanschluß 36a des dritten Komparators 36 ist mit dem Eingang 24c verbunden, während ein zweiter Eingang 36b des dritten Komparators 36 mit dem Eingang 24a verbunden ist.
  • Der erste Komparator 32 vergleicht somit die beiden Signale 10 und 12 und erzeugt eine Ausgangsspannung an einem Ausgang 32c abhängig von diesem Vergleich. Der zweite Komparator 34 vergleicht das zweite Signal 12 mit dem dritten Signal 14 und gibt ein entsprechendes Ausgangssignal an einem Ausgang 34c desselben aus. Schließlich vergleicht der dritte Komparator 36 das erste Signal 10 mit dem dritten Signal 14 und gibt ansprechend auf diesen Vergleich ein Ausgangssignal an seinem Ausgang 36c aus. Die Ausgangssignale der Komparatoren hängen in üblicher Form davon ab, welches der beiden dem jeweiligen Komparator zugeführten Signale größer ist.
  • Die Ausgänge 32c, 34c und 36c der Komparatoren 32, 34 und 36 sind mit einer Gatterlogik 40 verbunden, die aus den Ausgangssignalen der Komparatoren auf die im folgenden beschriebenen Weise das Taktsignal 30 erzeugt.
  • Aus dem Ausgangssignal des Komparators 32 erkennt die Gatterlogik 40, daß die Amplituden der Signale 10 und 12 zum Zeitpunkt t1 identisch sind. Entsprechend erzeugt die Gatterlogik 14 eine ansteigende Flanke des Taktssignals 30. Zum Zeitpunkt t2 erkennt die Gatterlogik aus dem Ausgangssignal des Komparators 36, daß die Signale 10 und 14 einen gleichen Pegel aufweisen und erzeugt entsprechend eine Taktflanke des Taktsignals 30. Da die vorhergehende Taktflanke zum Zeitpunkt t1 eine ansteigende Taktflanke war, erzeugt die Gatterlogik 40 zum Zeitpunkt t2 eine abfallende Taktflanke. Zum Zeitpunkt t3 erkennt die Gatterlogik 40 aus dem Ausgangssignal des Komparators 34, daß die Pegel der Signale 12 und 14 identisch sind und erzeugt eine ansteigende Taktflanke.
  • Dieses Verfahren setzt sich fort, so daß die Taktsignalerzeugungseinrichtung 26 aus den drei Signalen 10, 12 und 14, die eine Periodendauer T1 besitzen, ein Taktsignal 30 erzeugt, das eine Periodendauer T2, die ein Drittel der Periodendauer T1 beträgt, aufweist. Somit besitzt das Taktsignal 30 die dreifache Frequenz von einem der Signale 10, 12 oder 14.
  • Der entsprechende Aufbau der Gatterlogik 40 zum Erreichen der oben beschriebenen Funktionalität ist für Fachleute klar und bedarf hierin keiner weiteren Erörterung.
  • Alternativ zu dem oben beschriebenen Ausführungsbeispiel, ist es möglich, aus den drei Signalen 10, 12 und 14 ein Taktsignal zu erzeugen, das bezüglich der phasenverschobenen Signale die sechsfache Frequenz aufweist. Zu diesem Zweck kann die Gatterlogik 40 aufgebaut sein, um jeweils dann, wenn zwei der phasenverschobenen Signale einen identischen Pegel aufweisen, eine ansteigende Taktflanke zu erzeugen. Ferner enthält die Logik in einem solchen Fall eine Einrichtung, um für jede ansteigende Taktflanke einen Taktpuls vorbestimmter Länge zu erzeugen, d.h. automatisch eine abfallende Taktflanke vorzusehen. Dabei muß lediglich sichergestellt sein, daß die dabei verwendete Pulsdauer geringer ist als der zeitliche Abstand bis zu dem Zeitpunkt, zu dem zum nächsten Mal die Bedingung, daß zwei phasenverschobene Signale einen identischen Pegel aufweisen, erfüllt ist. Vorzugsweise beträgt die Pulsdauer die Hälfte dieses zeitlichen Abstands, um ein Tastverhältnis von 50 % zwischen hohem und niedrigem Pegel des Taktsignals zu erzeugen. Da während einer Periodendauer beispielsweise des Signals 10 sechs Schnittpunkte von jeweils zwei phasenverschobenen Signalen miteinander auftreten, werden somit während jeder Periodendauer sechs Taktpulse und somit ein Taktsignal mit der sechsfachen Frequenz erzeugt.
  • Alternativ kann jedes Mal, wenn die vorbestimmte Bedingung erfüllt ist, d.h. wenn bei dem beschriebenen Ausführungsbeispiel zwei der phasenverschobenen Signale einen identischen Pegel aufweisen, eine fallende Taktflanke erzeugt werden. In einem solchen Fall würde die Gatterlogik einen geeigneten Schaltungsaufbau aufweisen, um zu jeder fallenden Taktflanke nach einer vorbestimmten Zeitdauer automatisch eine steigende Taktflanke zu erzeugen.
  • Obwohl die vorliegende Erfindung oben anhand eines Ausführungsbeispiels mit drei phasenverschobenen Signalen beschrieben wurde, kann eine beliebige Anzahl von n phasenverschobenen Signalen verwendet werden, wobei n eine natürliche Zahl größer als 1 ist. Vorzugsweise wird dabei eine Phasenverschiebung von 360°/n zwischen den einzelnen Signalen verwendet, da dann, wie in 1 gezeigt ist, ein Taktsignal 30 mit einem Tastverhältnis von 50 % erhalten wird. Jedoch muß die Phasenverschiebung zwischen den einzelnen Signalen nicht gleichmäßig sein, sondern kann sich unterscheiden, wobei in einem solchen Fall ein noch periodisches Taktsignal mit einem von 50 % verschiedenen Tastverhältnis erhalten wird.
  • Obwohl bei dem oben Bezug nehmend auf 1 beschriebenen Beispiel die Signale 10, 12 und 14 identische Amplituden aufweisen, ist dies keine zwingende Bedingung. Vielmehr können auch bei phasenverschobenen Signalen unterschiedlicher Amplitude vorbestimmte Bedingungen zwischen den verschiedenen phasenverschobenen Signalen erfaßt werden, um basierend auf einer solchen Erfassung Taktflanken zu erzeugen. Diesbezüglich sei ferner angemerkt, daß nicht zwingend die Schnittpunkte zwischen phasenverschobenen Signalen zur Erzeugung von Taktflanken verwendet werden müssen, obwohl dies die bei weitem bevorzugte Lösung darstellt. Abschließend sei ferner angemerkt, daß die Signale 10 bis 14 nicht zwingend den gezeigten sinusförmigen Verlauf aufweisen können. Vielmehr kann die vorliegende Erfindung auch unter Verwendung anderer Signalverläufe realisiert werden, solange die Signale periodischer Natur sind und jeweils zwischen einem maximalen und einem minimalen Pegel einen stetigen Übergang aufweisen, d.h. kein sprunghafter Übergang stattfindet. Beispielsweise können die Signale durch dreieckige Signale oder trapezförmige Signale implementiert sein.
  • 10
    Erstes Signal
    12
    Zweites Signal
    14
    Drittes Signal
    16
    Signalbereitstellungseinrichtung
    18, 20, 22
    Ausgänge der Signalbereitstellungseinrichtung
    24
    Schnittstelle
    24a, 24b, 24c
    Schnittstelleneingänge
    26
    Taktsignalerzeugungseinrichtung
    28
    Speichermodul
    30
    Interner Takt
    32
    Erster Komparator
    32a, 32b
    Eingänge des ersten Komparators
    32c
    Ausgang des ersten Komparators
    34
    Zweiter Komparator
    34a, 34b
    Eingänge des zweiten Komparators
    34c
    Ausgang des zweiten Komparators
    36
    Dritter Komparator
    36a, 36b
    Eingänge des dritten Komparators
    36c
    Ausgang des dritten Komparators
    40
    Gatterlogik

Claims (19)

  1. Takterzeugungsvorrichtung zum Erzeugen eines Taktsignals (30) für ein Speichermodul (28) mit folgenden Merkmalen: einer auf dem Speichermodul (28) vorgesehenen Schnittstelle (24) zum Empfangen einer Mehrzahl periodischer sinusförmiger Signale (10, 12, 14) gleicher Frequenz, die zueinander phasenverschoben sind; und einer auf dem Speichermodul vorgesehenen Taktsignalerzeugungseinrichtung (26) zum Erzeugen jeweiliger Taktflanken des Taktsignals (30), das eine höhere Frequenz als die phasenverschobenen Signale (10, 12, 14) aufweist, wenn zumindest zwei der phasenverschobenen Signale eine vorbestimmte Beziehung zueinander erfüllen, wobei die Taktsignalerzeugungseinrichtung (26) eine Mehrzahl von Komparatoren (32, 34, 36) zum Vergleichen der Pegel der phasenverschobenen Signale (10, 12, 14) miteinander aufweist.
  2. Takterzeugungsvorrichtung nach Anspruch 1, bei der die Taktsignalerzeugungseinrichtung (26) jedes Mal, wenn zwischen zwei der phasenverschobenen Signale (10, 12, 14) die vorbestimmte Bedingung erfüllt ist, eine steigende oder fallende Taktflanke erzeugt, abhängig davon, ob der Erfüllung der Bedingung in dem Taktsignal (30) eine steigende oder fallende Flanke vorangeht.
  3. Takterzeugungsvorrichtung nach Anspruch 1, bei der die Taktsignalerzeugungseinrichtung (26) jedes Mal, wenn die vorbestimmte Bedingung zwischen zwei phasenverschobenen Signalen (10, 12, 14) erfüllt ist, eine steigende Taktflanke erzeugt, wobei ferner eine Pulserzeugungseinrichtung vorgesehen ist, die zu jeder steigenden Taktflanke eine fallende Taktflanke nach einer vorbestimmten Zeitdauer erzeugt.
  4. Takterzeugungsvorrichtung nach Anspruch 1, bei der die Taktsignalerzeugungseinrichtung (26) jedes Mal, wenn die vorbestimmte Bedingung zwischen zwei phasenverschobenen Signalen (10, 12, 14) erfüllt ist, eine fallende Taktflanke erzeugt, wobei ferner eine Pulserzeugungseinrichtung vorgesehen ist, die zu jeder fallenden Taktflanke eine steigende Taktflanke nach einer vorbestimmten Zeitdauer erzeugt.
  5. Takterzeugungsvorrichtung nach einem der Ansprüche 1 bis 4, bei der die vorbestimmte Beziehung der phasenverschobenen Signale (10, 12, 14) eine vorbestimmte Beziehung der Signalpegel der phasenverschobenen Signale ist.
  6. Takterzeugungsvorrichtung nach Anspruch 5, bei der die Taktsignalerzeugungseinrichtung (26) eine jeweilige Taktflanke erzeugt, wenn die Signalpegel der phasenverschobenen Signale (10, 12, 14) identisch sind.
  7. Takterzeugungsvorrichtung nach einem der Ansprüche 1 bis 6, die ferner eine Signalbereitstellungseinrichtung (16) zum Bereitstellen der phasenverschobenen Signale (10, 12, 14) aufweist.
  8. Takterzeugungsvorrichtung nach Anspruch 7, bei der die Signalbereitstellungseinrichtung (16) n phasenverschobene Signale gleicher Frequenz bereitstellt, die zueinander eine Phasendifferenz von 360°/n aufweisen, wobei n eine natürliche Zahl größer als 1 ist, und bei der die Frequenz des Taktsignals (30) n-mal die Frequenz der phasenverschobenen Signale oder 2-n-mal die Frequenz der phasenverschobenen Signale beträgt.
  9. Takterzeugungsvorrichtung nach einem der Ansprüche 1 bis 8, bei der die Signalbereitstellungseinrichtung (16) eine Einrichtung zum Erzeugen der phasenverschobenen Signale (10, 12, 14) als phasenverschobene Versionen eines einzelnen Eingangssignals aufweist.
  10. Takterzeugungsvorrichtung nach einem der Ansprüche 1 bis 9, bei der die Taktsignalerzeugungseinrichtung (26) eine Logikgatterschaltung (40) zum Erzeugen der Taktflanken, die mit den Ausgängen der Komparatoren (32, 34, 36) verbunden ist, aufweist.
  11. Takterzeugungsvorrichtung nach Anspruch 7 oder 8, bei der die Signalbereitstellungseinrichtung (16) Teil einer Speichermodul-externen Steuerschaltung ist, und bei der die Taktflankenerzeugungsschaltung (26) auf einem Speichermodul (28) vorgesehen ist.
  12. Verfahren zum Erzeugen eines Taktsignals (30) für ein Speichermodul (28), mit folgenden Schritten: Empfangen einer Mehrzahl periodischer sinusförmiger Signale (10, 12, 14) gleicher Frequenz, die zueinander phasenverschoben sind, an einer auf dem Speichermodul (28) vorgesehenen Schnittstelle (24); Vergleichen der Pegel der phasenverschobenen Signale (10, 12, 14) miteinander unter Verwendung einer Mehrzahl von Komparatoren (32, 34, 36); und Erzeugen jeweiliger Taktflanken des Taktsignals (30), das eine höhere Frequenz als die phasenverschobenen Signale (10, 12, 14) aufweist, wenn zumindest zwei der phasenverschobenen Signale eine vorbestimmte Beziehung zueinander erfüllen.
  13. Verfahren nach Anspruch 12, bei dem jedes Mal, wenn zwischen zwei der phasenverschobenen Signale (10, 12, 14) die vorbestimmte Bedingung erfüllt ist, eine steigende oder fallende Taktflanke erzeugt wird, abhängig davon, ob der Erfüllung der Bedingung in dem Taktsignal (30) eine steigende oder fallende Flanke vorangeht.
  14. Verfahren nach Anspruch 12, bei dem jedes Mal, wenn die vorbestimmte Bedingung zwischen zwei phasenverschobenen Signalen (10, 12, 14) erfüllt ist, eine steigende Taktflanke erzeugt wird, und das ferner einen Schritt des Erzeugens einer fallenden Taktflanke für jede steigende Taktflanke nach einer vorbestimmten Zeitdauer aufweist.
  15. Verfahren nach Anspruch 12, bei dem jedes Mal, wenn die vorbestimmte Bedingung zwischen zwei phasenverschobenen Signalen (10, 12, 14) erfüllt ist, eine fallende Taktflanke erzeugt wird, und das ferner einen Schritt des Erzeugens einer steigenden Taktflanke für jede fallende Taktflanke nach einer vorbestimmten Zeitdauer aufweist.
  16. Verfahren nach einem der Ansprüche 12 bis 15, bei dem die vorbestimmte Beziehung der phasenverschobenen Signale (10, 12, 14) eine vorbestimmte Beziehung der Signalpegel derselben ist.
  17. Verfahren nach Anspruch 16, bei dem eine jeweilige Taktflanke erzeugt wird, wenn die Signalpegel der phasenverschobenen Signale (10, 12, 14) identisch sind.
  18. Verfahren nach einem der Ansprüche 12 bis 17, das ferner einen Schritt des Bereitstellens von n phasenverschobenen Signalen gleicher Frequenz aufweist, die zueinander eine Phasendifferenz von 360°/n aufweisen, wobei n eine natürliche Zahl größer als 1 ist, und bei der die Frequenz des Taktsignals n-mal die Frequenz der phasenverschobenen Signale (10, 12, 14) oder 2 n-mal die Frequenz der Signale (10, 12, 14) beträgt.
  19. Verfahren nach Anspruch 18, bei dem der Schritt des Bereitstellens einen Schritt des Erzeugens der Signale (10, 12, 14) als phasenverschobene Versionen eines einzelnen Eingangssignals aufweist.
DE10153751A 2001-10-31 2001-10-31 Vorrichtung und Verfahren zur Takterzeugung Expired - Fee Related DE10153751B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10153751A DE10153751B4 (de) 2001-10-31 2001-10-31 Vorrichtung und Verfahren zur Takterzeugung
US10/281,031 US7053682B2 (en) 2001-10-31 2002-10-25 Device and method for clock generation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10164925 2001-10-31
DE10153751A DE10153751B4 (de) 2001-10-31 2001-10-31 Vorrichtung und Verfahren zur Takterzeugung

Publications (2)

Publication Number Publication Date
DE10153751A1 DE10153751A1 (de) 2003-05-28
DE10153751B4 true DE10153751B4 (de) 2007-10-11

Family

ID=7704340

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10153751A Expired - Fee Related DE10153751B4 (de) 2001-10-31 2001-10-31 Vorrichtung und Verfahren zur Takterzeugung

Country Status (2)

Country Link
US (1) US7053682B2 (de)
DE (1) DE10153751B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397667B2 (en) 2014-09-04 2016-07-19 Texas Instruments Deutschland Gmbh Shared divide by N clock divider
US10340904B2 (en) 2016-06-28 2019-07-02 Altera Corporation Method and apparatus for phase-aligned 2X frequency clock generation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737721A (en) * 1986-09-02 1988-04-12 Siemens Aktiengesellschaft Frequency doubling circuit for out-of-phase, incremental pulses of an angular step generator
US6212126B1 (en) * 1999-08-24 2001-04-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including clock generation circuit capable of generating internal clock stably

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1160621B (it) * 1978-08-31 1987-03-11 Olivetti Controllo Numerico Apparecchiatura per la misura numerica di posizioni
US6150855A (en) * 1990-02-06 2000-11-21 Bull, S.A. Phase-locked loop and resulting frequency multiplier
US6184736B1 (en) * 1992-04-03 2001-02-06 Compaq Computer Corporation Sinusoidal radio-frequency clock distribution system for synchronization of a computer system
US5408418A (en) * 1992-09-11 1995-04-18 Delco Electronics Corporation Fuel wobbler
US5903605A (en) * 1995-03-30 1999-05-11 Intel Corporation Jitter detection method and apparatus
JP3414052B2 (ja) * 1995-05-18 2003-06-09 三菱電機株式会社 位相変調信号復調方式
US5661428A (en) * 1996-04-15 1997-08-26 Micron Technology, Inc. Frequency adjustable, zero temperature coefficient referencing ring oscillator circuit
KR100265610B1 (ko) * 1997-12-31 2000-10-02 김영환 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737721A (en) * 1986-09-02 1988-04-12 Siemens Aktiengesellschaft Frequency doubling circuit for out-of-phase, incremental pulses of an angular step generator
US6212126B1 (en) * 1999-08-24 2001-04-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including clock generation circuit capable of generating internal clock stably

Also Published As

Publication number Publication date
DE10153751A1 (de) 2003-05-28
US20030080794A1 (en) 2003-05-01
US7053682B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
DE69023450T2 (de) Generator für Topologie-unhabhängige Referenzsignale.
DE2726277A1 (de) Abtastsignaldetektor
DE60018110T2 (de) Kodierte takte zur verteilung von mehreren taktsignalen zu mehreren geräten eines rechnersystems
EP0594670A1 (de) Vorrichtung zur erzeugung von schwingungen und deren anwendung.
DE4040299A1 (de) Schaltungsanordnung zur taktumsetzung eines digitalen signals
DE10114942B4 (de) Lineares Pulsbreitenmodulationssystem
DE3743586C2 (de)
DE3315372C2 (de)
DE4120903C2 (de) Verzögerungsschaltung
DE10153751B4 (de) Vorrichtung und Verfahren zur Takterzeugung
DE69106422T2 (de) Multiplexierungsanordnung für Taktsignale.
EP0042961B1 (de) Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE10018988A1 (de) Hochgeschwindigkeits-Pipelinevorrichtung und Verfahren zum Erzeugen von Steuersignalen dafür
EP0128396A1 (de) Integriertes, busorientiertes Übertragungssystem
DE10227839B4 (de) Phasendifferenzerfassungsschaltung
DE102007043340B4 (de) Erhöhung der PWM-Auflösung durch Modulation
DE102004010405B4 (de) Frequenzteilerschaltung mit steuerbarem Frequenzteilerverhältnis und Verfahren zur Frequenzteilung in einer Frequenzteilerschaltung
DE3843261A1 (de) Schaltungsanordnung zur steuerung der phase eines taktsignals
WO2000007142A1 (de) Getaktete integrierte halbleiterschaltung und verfahren zum betreiben einer solchen
DE2805051C2 (de) Phasenvergleichs-Schaltanordnung
DE1292183B (de) Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale
DE102004007665B4 (de) Erzeugung eines geteilten Takts
DE1512368A1 (de) Schaltanordnung fuer den Empfang und zur Umwandlung von Signalen
DE3121970C2 (de) Digitaler Phasendiskriminator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 10164925

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 10164925

Country of ref document: DE

Kind code of ref document: P

AH Division in

Ref document number: 10164925

Country of ref document: DE

Kind code of ref document: P

8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee