DE10147138B4 - Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen - Google Patents
Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen Download PDFInfo
- Publication number
- DE10147138B4 DE10147138B4 DE10147138A DE10147138A DE10147138B4 DE 10147138 B4 DE10147138 B4 DE 10147138B4 DE 10147138 A DE10147138 A DE 10147138A DE 10147138 A DE10147138 A DE 10147138A DE 10147138 B4 DE10147138 B4 DE 10147138B4
- Authority
- DE
- Germany
- Prior art keywords
- address
- semiconductor memory
- error
- memory cells
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
- G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Verfahren
zur Integration mindestens einer imperfekten Halbleiterspeichereinrichtung
(1) mit funktionstüchtigen
(14) und fehlerhaften (15) Speicherzellen in eine Datenverarbeitungsvorrichtung
(2), wobei der Halbleiterspeichereinrichtung (1) ein Arbeitsadressenbereich
(5) zugeordnet ist, bei dem
durch einen programmierbaren Adressdekoder (23) in der Halbleiterspeichereinrichtung (1) die funktionsfähigen Speicherzellen (14) so sortiert werden, dass im Arbeitsadressenbereich (5) jeweils mindestens ein durchgängig fehlerfreier Adressenbereich (17) und mindestens ein Fehleradressenbereich (10) entsteht;
eine Information über den Fehleradressenbereich (10) in einem Fehlerspeicher (7) abgelegt wird;
eine Befehlsbearbeitungseinheit (8) der Datenverarbeitungsvorrichtung (2) eine Pipeline-Struktur (11) und eine Adressenbearbeitungseinheit (12) aufweist und durch die Adressenbearbeitungseinheit (12) vor einem Zugriff auf eine Adresse im Arbeitsadressenbereich (5) die in einem durch die Pipeline-Struktur (11) geschobenen Steuerbefehl (13) enthaltene Zugriffsadresse (20) daraufhin geprüft wird, ob die Zugriffsadresse (20) im Fehleradressenbereich (10) liegt; und
bei Vorliegen eines solchen Zugriffs die Zugriffsadresse (20) in eine Ersatzadresse (21) umkodiert wird, bevor der Steuerbefehl...
durch einen programmierbaren Adressdekoder (23) in der Halbleiterspeichereinrichtung (1) die funktionsfähigen Speicherzellen (14) so sortiert werden, dass im Arbeitsadressenbereich (5) jeweils mindestens ein durchgängig fehlerfreier Adressenbereich (17) und mindestens ein Fehleradressenbereich (10) entsteht;
eine Information über den Fehleradressenbereich (10) in einem Fehlerspeicher (7) abgelegt wird;
eine Befehlsbearbeitungseinheit (8) der Datenverarbeitungsvorrichtung (2) eine Pipeline-Struktur (11) und eine Adressenbearbeitungseinheit (12) aufweist und durch die Adressenbearbeitungseinheit (12) vor einem Zugriff auf eine Adresse im Arbeitsadressenbereich (5) die in einem durch die Pipeline-Struktur (11) geschobenen Steuerbefehl (13) enthaltene Zugriffsadresse (20) daraufhin geprüft wird, ob die Zugriffsadresse (20) im Fehleradressenbereich (10) liegt; und
bei Vorliegen eines solchen Zugriffs die Zugriffsadresse (20) in eine Ersatzadresse (21) umkodiert wird, bevor der Steuerbefehl...
Description
- Die Erfindung betrifft ein Verfahren zur Integration mindestens einer funktionsfähige und fehlerhafte Speicherzellen aufweisenden (im Folgenden imperfekten) Halbleiterspeichereinrichtung in eine Datenverarbeitungsvorrichtung, sowie eine Halbleiterspeichereinrichtung zur Verwendung in einem solchen Verfahren.
- Bei der Herstellung heute gängiger Halbleiterspeichereinrichtungen führt die große Anzahl einzelner Speicherzellen in der Halbleiterspeichereinrichtung in Verbindung mit einem anspruchsvollen Fertigungsprozess zu hohen Ausbeuteverlusten.
- Den Ausbeuteverlusten wird heute mit verschiedenen Redundanzkonzepten begegnet, mit denen nach Außen eine fehlerfreie Halbleiterspeichereinrichtung emuliert wird, etwa durch redundante Speicherzellen, die über optisch oder elektrisch programmierbare Verbindungseinrichtungen (Fuses, Antifuses) fehlerhafte Speicherzellen ersetzen.
- Redundanzkonzepte, die auf optisch programmierbaren Verbindungseinrichtungen beruhen, sind bisher nur auf Waferebene einsetzbar. Die Wirkung bleibt auf den Ersatz auf Waferebene identifizierbarer fehlerhafter Speicherzellen beschränkt.
- Redundanzkonzepten mit elektrisch programmierbaren Verbindungseinrichtungen steht ein erhöhter Fertigungsaufwand entgegen, wenn zum Beispiel Fertigungsschritte außerhalb oder zusätzlich zu einem Standardfertigungsprozess der Halbleiterspeichereinrichtung notwendig sind.
- Die gängigen Redundanzkonzepte sind in ihrer Wirkung immer beschränkt, da in der Halbleiterspeichereinrichtung nur begrenzter Platz für redundante Speicherzellen und für zum Aktivieren der redundanten Speicherzellen benötigte Verbindungs- und Logikeinrichtungen zur Verfügung steht. Sie reichen nicht aus, wenn die Anzahl der fehlerhaften Speicherzellen sehr groß ist oder die fehlerhaften Speicherzellen in ungünstig gebündelten Gruppierungen auftreten.
- Zudem steigt mit steigender Inanspruchnahme von Redundanzstrukturen die Wahrscheinlichkeit, dass diese selbst Fehler aufweisen.
- Insgesamt bleibt die Wirkung bisheriger Redundanzkonzepte beschränkt. Sie erhöhen die Fertigungsausbeute nur unzureichend, obwohl die absolute Anzahl fehlerhafter Speicherzellen im Verhältnis zur Gesamtzahl der in der Halbleiterspeichereinrichtung befindlichen Speicherzellen gering ist.
- Eine anhaltend steigende Integration mit einer sich weiter erhöhenden Gesamtzahl von Speicherzellen pro Halbleiterspeichereinrichtung und zunehmend komplexere Fertigungsprozesse lassen eine weiter sinkende Fertigungsausbeute an nach außen fehlerfreien Halbleiterspeichereinrichtungen erwarten.
- Bei der Fertigung nach Außen fehlerfrei erscheinender Halbleiterspeichereinrichtungen fallen in großer Zahl nahezu fehlerfreie (im Folgenden imperfekte) Halbleiterspeichereinrichtungen mit einer im Verhältnis zur Gesamtzahl der Speicherzellen sehr geringen Zahl von fehlerhaften, irreparablen Speicherzellen an. Da gängige Datenverarbeitungsvorrichtungen, die Halbleiterspeichereinrichtungen nutzen, bisher immer fehlerfreie Halbleiterspeichereinrichtungen voraussetzen, sind solche imperfekten Halbleiterspeichereinrichtungen gegenwärtig unbrauchbar.
- Aus der
US 4,939,694 ist ein Speichersystem bekannt, bei dem mit Hilfe einer Fehlerkorrektureinheit im Betrieb einer Datenverarbeitungsvorrichtung jeder Speicherzugriff auf dessen Gültigkeit überprüft und gegebenenfalls korrigiert wird. Dabei wird unter Verwendung eines Adresseninterpreters ein Zugriff auf als dauerhaft fehlerhaft erkannte Speicherzellen verhindert, indem ein Speicherzugriff auf eine Adresse einer als defekt erkannten Speicherzelle auf die Adresse einer funktionstüchtigen Speicherzelle umkodiert wird. Der Adresseninterpreter greift dabei bei jedem Speicherzugriff auf eine Ersatzadressentabelle zurück. - Gemäß einem in der
US 5,835,430 beschriebenen Verfahren wird der Adressenbereich eines elektrisch programmierbaren Halbleiterspeicherelements in Blöcke gegliedert und jedem Block eine Statusinformation innerhalb des Halbleiterbauelements zugeordnet. Die Statusinformation wird innerhalb einer Tabelle in einer Weise sortiert, dass nach außen hin ein zusammenhängender, fortlaufend adressierbarer fehlerfreier Speicherbereich entsteht. - Die
US 6,163,490 bezieht sich auf eine Halbleiterspeichereinrichtung bzw. auf ein Speichermodul, bei dem Adressenabschnitte mit solchen Adressen, die fehlerhaften Speicherzellen zugeordnet sind, an das Ende des Adressenbereichs umkodiert werden. Eine imperfekte Halbleiterspeichereinrichtung, weist in der Folge einen zusammenhängenden Adressenbereich fehlerfreier Speicherzellen auf und wirkt nach außen wie eine fehlerfreie perfekte Halbleiterspeichereinrichtung bzw. ein fehlerfreies Speichermodul mit reduziertem Adressenbereich. - Es ist daher Aufgabe der Erfindung, ein Verfahren zur Verfügung zu stellen, mit dem Halbleiterspeichereinrichtungen, die fehlerhafte und nicht durch funktionsfähige Speicherzellen vollständig ersetzbare Speicherzellen aufweisen, in Datenverarbeitungsvorrichtungen integriert werden können. Es ist ebenfalls Aufgabe der Erfindung eine Anordnung auf einer Halbleiterspeichereinrichtung zur Verfügung zu stellen, mittels der die Halbleiterspeichereinrichtung für ein solches Verfahren ertüchtigt werden kann.
- Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art durch die im Patentanspruch 1 angegebenen Merkmale gelöst. Eine Halbleiterspeichereinrichtung, die ein solches Verfahren ermöglicht, ist im Patentanspruch 4 angegeben. Vorteilhafte Weiterbildungen der Erfindung ergeben sich jeweils aus den Unteransprüchen.
- Beim erfindungsgemäßen Verfahren zur Integration von fehlerbehafteten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen werden also in den Halbleiterspeichereinrichtungen, denen jeweils ein Arbeitsadressenbereich zugeordnet ist, Adressen fehlerhafter Speicherzellen ermittelt und als Fehleradressen in einem nichtflüchtigen Fehlerspeicher abgelegt.
- Anschließend werden die Halbleiterspeichereinrichtungen und der Fehlerspeicher in die Datenverarbeitungsvorrichtung eingebaut. Die Datenverarbeitungsvorrichtung liest aus dem Fehlerspeicher die Fehleradressen aus. In der Folge wird vor jedem Zugriff der Datenverarbeitungsvorrichtung in den Arbeitsadressenbereich der Halbleiterspeichereinrichtung durch eine Ablaufsteuerung in der Datenverarbeitungsvorrichtung geprüft, ob ein Zugriff auf eine der Fehleradressen bevorsteht. Steht ein solcher Zugriff bevor, wird er in geeigneter Weise auf eine Ersatzadresse umkodiert, bevor der eigentliche Speicherzugriff erfolgt. Das Umkodieren von bevorstehenden Zugriffen auf Fehleradressen zu Ersatzadressen kann in der Datenverarbeitungsvorrichtung über verschiedene Mechanismen erfolgen, etwa über eine Fail-Table oder mittels Interrupt.
- Es wird ausgenutzt, dass gängige Datenverarbeitungsvorrichtungen Befehlsbearbeitungseinheiten mit Pipeline-Strukturen aufweisen.
- Dabei steht in der Pipeline-Struktur der Befehlsbearbeitungseinheit der Datenverarbeitungsvorrichtung eine Gruppe aufeinander folgender Steuerbefehle an, wobei der gerade an einem Kopfende der Pipeline stehende Steuerbefehl ausgeführt wird und die in der Pipeline folgenden Steuerbefehle bereits einer Vorbearbeitung unterworfen werden, etwa durch eine branch processing unit (BPU).
- In ähnlicher Weise werden gemäß dem erfindungsgemäßen Verfahren Teile der Steuerbefehle, die Adressen im Arbeitsadressenbereich der Halbleiterspeichereinrichtung enthalten, durch eine Adressenbearbeitungseinheit innerhalb der Befehlsbearbeitungseinheit geprüft und bearbeitet.
- Dabei kann die Prüfung beispielsweise für alle Fehleradressen gleichzeitig mit parallel geschaltenen Komparatoreinrichtungen erfolgen, deren Vergleichsregister zuvor mit den Fehleradressen geladen werden.
- Mit steigender Zahl von fehlerhaften Speicherzellen steigt bei dieser Realisierung der Aufwand für die Prüfung einer Adresse aus der Befehlsbearbeitungseinheit gegen alle Fehleradressen.
- In vorteilhafter Weise wird der Aufwand an dieser Stelle, also die Anzahl der Vergleiche, beschränkt, indem innerhalb des Arbeitsadressenbereichs der Halbleiterspeichereinrichtung mindestens ein durchgängig fehlerfreier (im Folgenden linearisierter) Adressenbereich und außerhalb der fehlerfreien Adressenbereiche mindestens ein Fehleradressenbereich geschaffen wird.
- Je nach Anordnung der Halbleiterspeichereinrichtungen (seriell oder parallel) ist dann für eine Halbleiterspeichereinrichtung bzw. eine Gruppe von Halbleiterspeichereinrichtungen nur noch bestenfalls ein Vergleichsvorgang notwendig, um zu prüfen, ob die Adresse des Speicherzugriffs innerhalb oder außerhalb eines Fehleradressenbereichs der Halbleiterspeichereinrichtung liegt. Ein Abstand (Offset) der Adresse des Zugriffs zu einer untersten Adresse eines Fehleradressenbereichs der Halbleiterspeichereinrichtung kann dann als Zeiger in einen Ersatzspeicherraum dienen, der an anderer Stelle in Abhängigkeit von einem Gesamtfehleradressenbereich in der Datenverarbeitungsvorrichtung zu diesem Zweck reserviert wird.
- Sind die Halbleiterspeichereinrichtungen DRAMs (dynamic random access memories) und auf Speichermodulen angeordnet, dann werden die Fehleradressen bevorzugterweise in dem auf dem Speichermodul befindlichen EEPROM (electrically erasable programmable read only memory) abgelegt.
- Es kann aber auch in der Halbleiterspeichereinrichtung selbst ein nichtflüchtiger Speicherbereich zur Aufnahme der Fehleradressen geschaffen werden, entweder im Adressenbereich der Halbleiterspeichereinrichtung oder etwa in einem über einen speziellen Mode zugänglichen, nichtflüchtigen Registersatz der Halbleiterspeichereinrichtung.
- Sollen in einer imperfekten Halbleiterspeichereinrichtung durchgängig fehlerfreie, linearisierte Adressenbereich ge schaffen werden, dann ist dazu ein programmierbarer Adressdecoder erforderlich, der es ermöglicht, interne, mit den Speicherzellen verbundene Adressenleitungen in geeigneter Weise mit externen, mit Anschlusseinrichtungen der Halbleiterspeichereinrichtung verbundenen, Adressenleitungen zu verknüpfen.
- Diese Verknüpfung kann durch eine Variation gängiger Redundanzkonzepte dadurch erfolgen, dass aus einem Vorrat an redundanten Speicherzellen, sich durch fehlerhafte Speicherzellen ergebenden Lücken in einem Standardspeicherzellenfeld ausgehend von einer unteren Adresse aus aufgefüllt werden, soweit der Vorrat an redundanten Speicherzellen reicht. Der Unterschied zu bestehenden Redundanzkonzepten besteht dabei darin, dass eben nicht zwangsläufig jede fehlerhafte Speicherzelle ersetzt werden muss, um eine verkehrsfähige Halbleiterspeichereinrichtung zu erhalten, sondern die Halbleiterspeichereinrichtung eben in jedem Fall verkehrsfähig ist und dabei eine Speichergröße aufweist, die sich aus der obersten Adresse ergibt, bis zu der ein durchgängig fehlerfreier Adressenraum geschaffen wurde.
- Nachteilig an einer solchen Konzeption eines programmierbaren Adressendekoders ist, dass entweder eine hohe Zahl an redundanten Speicherzellen vorgesehen werden oder eine relativ große Speichereinbuße in der Halbleiterspeichereinrichtung in Kauf genommen werden muss.
- In seiner bevorzugten Ausführungsform kodiert der Adressendekoder das Standardspeicherzellenfeld in einer Weise um, dass Adressen defekter Speicherzellen durch funktionsfähige Speicherzellen aus dem Standardspeicherzellenfeld selbst ersetzt werden. Dabei wird bei der Programmierung des Adressendekoders dafür Sorge getragen, dass ein oder mehrere durchgängig fehlerfreie Adressenbereiche im Arbeitsadressenbereich der Halbleiterspeichereinrichtung entstehen. Im Unterschied zur ersten Lösung, bei der die Zahl von redundanten Speicherzel len und damit auch die Zahl ersetzbarer fehlerhafter Speicherzellen begrenzt ist, stehen bei dieser Lösung alle sich auf der Halbleiterspeichereinrichtung befindenden Speicherzellen für ein Umkodieren zur Verfügung. Nachteilig ist der gegenüber der ersten Lösung komplexer vorzusehende Adressendekoder.
- Die Programmierung des Adressendekoders erfolgt in Abhängigkeit von während eines Prüfzyklus ermittelten Fehleradressen in bevorzugter Weise über optische Fuses und Antifuses als programmierbare Verbindungseinrichtungen. Diese Art der Programmierung ist mit den in der Halbleiterprozesstechnik üblichen Mitteln in besonders zuverlässiger Weise realisierbar.
- In besonders bevorzugter Weise werden dabei Fuses vorgesehen, die sich auch nach einem Hänsen der Halbleiterspeichereinrichtung programmieren lassen. In diesem Fall kann die Programmierung des Adressendekoders am Ende von Zuverlässigkeitstests erfolgen oder verändert werden. Damit lässt sich die Gesamtausbeute an imperfekten Halbleiterspeichereinrichtungen mit durchgängig fehlerfreien Adressenbereichen erhöhen.
- Ebenso ist eine Optimierung der Ausbeute bezüglich verschiedener Spezifikationsmerkmale möglich. Beispielsweise kann durch Ersatz von langsameren Speicherzellen durch schnellere Speicherzellen durch den programmierbaren Adressendekoder eine höhere Ausbeute an schneller spezifizierten Halbleiterspeichereinrichtungen erzielt werden.
- Genauso ist es auf diese Weise möglich, durch Ersatz von Speicherzellen mit geringerer Retention Performance durch Speicherzellen höherer Retention Performance die Ausbeute an Halbleiterspeichereinrichtungen mit geringeren Refresh-Raten zu erhöhen.
- Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert, wobei für einander entsprechende Komponenten die gleichen Bezugszeichen verwendet werden. Zur Erhöhung der Übersichtlichkeit wurde die Darstellung auf für die Erläuterung der Erfindung wesentliche Komponenten beschränkt. Es zeigen:
-
1 eine schematische Darstellung des Verfahrens nach einem ersten Ausführungsbeispiel der Erfindung, -
2 eine schematische Darstellung des Verfahrens nach einem zweiten Ausführungsbeispiel der Erfindung, - Anhand von
1 wird das erfindungsgemäße Verfahren in einem Ausführungsbeispiel erläutert, wobei eine dargestellte Halbleiterspeichereinrichtung1 in einer bevorzugten Ausführungsform der Erfindung vorliegt. - Die Halbleiterspeichereinrichtung
1 ist in eine Datenverarbeitungsvorrichtung2 integriert. Das erfindungsgemäße Verfahren erfordert in der dargestellten Ausführungsform zudem eine Befehlsbearbeitungseinheit8 mit einer Pipeline-Struktur11 für auszuführende Steuerbefehle13 . Die Steuerbefehle13 werden durch die Pipeline-Struktur11 geschoben, wobei sie vor ihre eigentlichen Ausführung bearbeitet werden können. - Die Halbleiterspeichereinrichtung
1 weist in einem einem Arbeitsadressenbereich5 zugeordneten Standardspeicherzellenfeld6 funktionsfähige Speicherzellen14 und Fehleradressen9 zugeordnete fehlerhafte Speicherzellen15 auf. Dabei bezeichnet Speicherzelle im Folgenden eine gemeinsam adressierbare Gruppe von Speicherelementen. - Mit den Speicherzellen
14 ,15 sind interne Adressenleitungen24 verbunden. Ein Steuer- und Adressenbus26 der Datenverarbeitungsvorrichtung2 ist mit Anschlusseinrichtungen22 der Halbleiterspeichereinrichtung1 verbunden. Innerhalb der Halbleiterspeichereinrichtung1 führen externe Adressenleitungen25 zu den Anschlusseinrichtungen22 . - Im dargestellten Ausführungsbeispiel weist die Halbleiterspeichereinrichtung
1 einen programmierbaren Adressendekoder23 auf. Der Adressendekoder23 ordnet die internen Adressenleitungen24 den externen Adressenleitungen25 in einer Weise zu, dass innerhalb des Arbeitsadressenbereichs5 der Halbleiterspeichereinrichtung1 ein durchgängig fehlerfreier Adressenbereich17 und ein Fehleradressenraum10 entsteht. - Dabei kann der Fehleradressenraum
10 durchaus auch funktionsfähige Speicherzellen14 enthalten, die sich etwa durch begrenzte Resourcen des Adressendekoders23 nicht zum durchgängig fehlerfreien Adressenbereich17 hinzufügen lassen. - Zur vereinfachten Darstellung wird in der Figur lediglich ein einziger durchgängig funktionsfähiger Adressenbereich
17 gezeigt. Es sind aber auch, etwa bedingt durch begrenzte Resourcen des Adressendekoders23 , Lösungen mit mehreren jeweils durchgängig fehlerfreien Adressenbereichen17 möglich. - Die Fehleradressen
9 oder die Fehleradressenbereiche10 sind in einem Fehlerspeicher7 nichtflüchtig abgelegt. In diesem Beispiel befindet sich der Fehlerspeicher7 außerhalb der Halbleiterspeichereinrichtung1 zusammen mit ihr auf einem Speichermodul19 . - Ferner ist im Beispiel ein Ersatzspeicher
16 außerhalb der Halbleiterspeichereinrichtung1 vorgesehen. Der Ersatzspeicher16 kann sich aber auch in der Halbleiterspeichereinrichtung1 selbst befinden. Der Ersatzspeicher16 ist wie die Halbleiterspeichereinrichtung1 an einen Datenbus18 und den Steuer- und Adressenbus26 angeschlossen. - Gemäß dem Ausführungsbeispiel für das erfindungsgemäße Verfahren weist die Halbleiterspeichereinrichtung
1 also feh lerhafte Speicherzellen15 auf. Durch den programmierbaren Adressendekoder23 werden funktionsfähige Speicherzellen14 der Halbleiterspeichereinrichtung1 so sortiert, dass für eine Adressierung über den Steuer- und Adressenbus26 ein durchgängig fehlerfreier Adressenbereich17 entsteht. - Die Information über den Fehleradressenbereich
10 wird am Ende eines Prüfzyklus für das Speichermodul19 in einem Fehlerspeicher7 abgelegt. - Mit dem Inhalt des Fehlerspeichers
7 werden in einer Adressenbearbeitungseinheit12 innerhalb der Befehlsbearbeitungseinheit8 der Datenverarbeitungsvorrichtung2 Vergleichsregister einer Komparatoreinrichtung3 geladen. - Danach werden alle durch die Pipeline-Struktur
11 der Befehlsbearbeitungseinheit8 geschobenen Steuerbefehle13 daraufhin geprüft, ob die Steuerbefehle13 Speicherzugriffe (Zugriffsadressen)20 in den Arbeitsadressenbereich5 der Halbleiterspeichereinrichtung1 enthalten. - Liegt ein solcher Zugriff vor, dann wird die Zugriffsadresse
20 in der Komparatoreinrichtung3 daraufhin geprüft, ob sie in einem Fehleradressenbereich10 enthalten ist. Liegt die Zugriffsadresse20 in einem Fehleradressenbereich10 , so wird sie in der Folge in einer Umkodiereinrichtung4 auf ei ne Ersatzadresse21 umkodiert. Die Ersatzadresse21 ersetzt in der Folge im Steuerbefehl13 die Adresse20 . -
2 zeigt ein Speichermodul19 mit vier Halbleiterspeichereinrichtungen1a ,1b ,1c ,1d . Jede dieser Halbleiterspeichereinrichtungen1a –1d stellt für einen in diesem Beispiel insgesamt 64 bit breiten Datenbus18 einen 16 bit breiten Datenbus27a –27d zur Verfügung. - Keine der auf 228 Speicherstellen spezifizierten Halbleiterspeichereinrichtungen
1a –1d weist tatsächlich den spezifizierten Adressenbereich auf. Tatsächlich weist die Halbleiterspeichereinrichtung1a einen um a,1b einen um b,1c einen um c und1d einen um d verringerten, aber hinsichtlich einer Adressierung über einen Steuer- und Adressenbus26 jeweils durchgängig funktionsfähigen Adressenbereich17a –17d auf. Insgesamt kann bei c > a > b > d nur ein Adressenbereich 228-c adressiert werden, da die vier Halbleiterspeichereinrichtungen1a –1d in diesem Beispiel parallel adressiert werden. - Der Wert für c oder 228–c kann in dem ebenfalls auf dem Speichermodul
19 befindlichen Fehlerspeicher7 abgelegt werden. - Eine Ablaufsteuerung in der Datenverarbeitungsvorrichtung
1 liest diesen Wert aus und lädt damit eines von mehreren Vergleichsregistern einer Komparatoreinrichtung3 , die in einer Pipeline-Struktur11 einer Befehlsausführungseinheit8 der Datenverarbeitungsvorrichtung2 aufeinander folgende Steuerbefehle13 hinsichtlich von in den Speicherbefehlen13 enthaltenen Adressen überwacht. -
- 1
- Halbleiterspeichereinrichtung
- 2
- Datenverarbeitungsvorrichtung
- 3
- Komparatoreinrichtung
- 4
- Umkodiereinrichtung
- 5
- Arbeitsadressenbereich
- 6
- Standardspeicherzellenbereich
- 7
- Fehlerspeicher
- 8
- Befehlsbearbeitungseinheit
- 9
- Fehleradresse
- 10
- Fehleradressenbereich
- 11
- Pipeline-Struktur
- 12
- Adressenbearbeitungseinheit
- 13
- Steuerbefehl
- 14
- funktionsfähige Speicherzelle
- 15
- fehlerhafte Speicherzelle
- 16
- Ersatzspeicher
- 17
- durchgängig fehlerfreier Adressenbereich
- 18
- Datenbus
- 19
- Speichermodul
- 20
- (Zugriffs-)Adresse
- 21
- Ersatzadresse
- 22
- Anschlusseinrichtung
- 23
- programmierbarer Adressendekoder
- 24
- interne Adressenleitung
- 25
- externe Adressenleitung
- 26
- Steuer- und Adressenbus
- 27a–d
- 16-bit Datenbus
- a
- Anzahl
der Adressen in einem Fehleradressenbereich der Halbleiterspeichereinrichtung
1a - b
- Anzahl
der Adressen in einem Fehleradressenbereich der Halbleiterspeichereinrichtung
1b - c
- Anzahl
der Adressen in einem Fehleradressenbereich der Halbleiterspeichereinrichtung
1c - d
- Anzahl der Adressen in einem Fehleradressenbereich
Claims (8)
- Verfahren zur Integration mindestens einer imperfekten Halbleiterspeichereinrichtung (
1 ) mit funktionstüchtigen (14 ) und fehlerhaften (15 ) Speicherzellen in eine Datenverarbeitungsvorrichtung (2 ), wobei der Halbleiterspeichereinrichtung (1 ) ein Arbeitsadressenbereich (5 ) zugeordnet ist, bei dem durch einen programmierbaren Adressdekoder (23 ) in der Halbleiterspeichereinrichtung (1 ) die funktionsfähigen Speicherzellen (14 ) so sortiert werden, dass im Arbeitsadressenbereich (5 ) jeweils mindestens ein durchgängig fehlerfreier Adressenbereich (17 ) und mindestens ein Fehleradressenbereich (10 ) entsteht; eine Information über den Fehleradressenbereich (10 ) in einem Fehlerspeicher (7 ) abgelegt wird; eine Befehlsbearbeitungseinheit (8 ) der Datenverarbeitungsvorrichtung (2 ) eine Pipeline-Struktur (11 ) und eine Adressenbearbeitungseinheit (12 ) aufweist und durch die Adressenbearbeitungseinheit (12 ) vor einem Zugriff auf eine Adresse im Arbeitsadressenbereich (5 ) die in einem durch die Pipeline-Struktur (11 ) geschobenen Steuerbefehl (13 ) enthaltene Zugriffsadresse (20 ) daraufhin geprüft wird, ob die Zugriffsadresse (20 ) im Fehleradressenbereich (10 ) liegt; und bei Vorliegen eines solchen Zugriffs die Zugriffsadresse (20 ) in eine Ersatzadresse (21 ) umkodiert wird, bevor der Steuerbefehl (13 ) ausgeführt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jeweils mindestens eine Halbleiterspeichereinrichtung (
1 ) auf einem eine nichtflüchtige Speichereinrichtung aufweisenden Speichermodul (19 ) vorgesehen wird, die Fehleradres senbereiche (10 ) im Verlauf eines Prüfzyklus des Speichermoduls (19 ) in der nichtflüchtigen Speichereinrichtung abgespeichert werden und diese als Fehlerspeicher (7 ) benutzt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in der Halbleiterspeichereinrichtung (
1 ) nichtflüchtige Speicherzellen als Fehlerspeicher (7 ) vorgesehen werden und die Fehleradressenbereiche (10 ) im Verlauf eines Prüfzyklus der Halbleiterspeichereinrichtung (1 ) in den nichtflüchtigen Speicherzellen abgespeichert werden. - Halbleiterspeichereinrichtung zur Verwendung in einem Verfahren nach einem der Ansprüche 1 bis 3 mit funktionsfähigen (
14 ) und fehlerhaften (15 ) Speicherzellen, mit Anschlusseinrichtungen (22 ) verbundenen externen Adressenleitungen (25 ), mit den Speicherzellen (14 ,15 ) verbundenen internen Adressenleitungen (24 ), einen programmierbaren Adressendekoder (23 ), der die internen Adressenleitungen (24 ) funktionsfähiger Speicherzellen (14 ) in einer Weise den externen Adressenleitungen (25 ) zuordnet, dass mindestens ein durchgängiger Adressenbereich (17 ) aus funktionsfähigen Speicherzellen (14 ) gebildet wird, nichtflüchtigen Speicherzellen als Fehlerspeicher (7 ) zur Speicherung der Fehleradressenbereiche; und einer Befehlsbearbeitungseinheit (8 ), die eine Pipelinestruktur (11 ) und eine Adressenbearbeitungseinheit (12 ) aufweist, wobei durch die Adressenbearbeitungseinheit (12 ) eine in einem durch die Pipeline-Struktur (11 ) geschobenen Steuerbefehl (13 ) enthaltene Zugriffsadresse (20 ) daraufhin prüfbar ist, ob die Zugriffsadresse (20 ) im Fehleradressenbereich (10 ) liegt und, bei Vorliegen eines solchen Zugriffs, die Zugriffsadresse (20 ) vor Ausführung des Steuerbefehls (13 ) in die Ersatzadresse (21 ) umkodierbar ist. - Halbleiterspeichereinrichtung nach Anspruch 4, gekennzeichnet durch redundante Speicherzellen, deren interne Adressenleitungen (
24 ) durch den programmierbaren Adressendekoder (23 ) auf die Adressen fehlerhafter Speicherzellen (15 ) im Arbeitsadressenbereich (5 ) eines Standardspeicherzellenfeldes (6 ) umkodierbar sind, so dass die Halbleiterspeichereinrichtung (1 ) mindes tens einen durchgängigen Adressenbereich (17 ) mit funktionsfähigen Speicherzellen (14 ) aufweist. - Halbleiterspeichereinrichtung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass durch den programmierbaren Adressendekoder (
23 ) fehlerhafte Speicherzellen (15 ) in einem Standardspeicherzellenfeld (6 ) durch funktionsfähige Speicherzellen (14 ) aus dem Standardspeicherzellenfeld (6 ) ersetzbar sind, so dass die Halbleiterspeichereinrichtung (1 ) mindestens einen durchgängigen Adressenbereich (17 ) mit funktionsfähigen Speicherzellen (14 ) aufweist. - Halbleiterspeichereinrichtung nach einem der Ansprüche 4 bis 6, gekennzeichnet durch optisch programmierbare Verbindungseinrichtungen, mittels derer der Adressendekoder (
23 ) abhängig von einem Prüfergebnis, das die Fehleradressen (9 ) ermittelt, programmierbar ist. - Speichermodul mit – einem Grundsubstrat – auf dem Grundsubstrat ausgebildetem Steuer- und Adressenbus (
26 ) und einem Datenbus (18 ) und – mit an den Datenbus (18 ) und den Steuer- und Adressenbus (26 ) angeschlossenen Halbleiterspeichereinrichtungen (1 ) dadurch gekennzeichnet, dass die Halbleiterspeichereinrichtungen (1 ) als Halbleiterspeichereinrichtungen nach einem der Ansprüche 4 bis 7 ausgebildet sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10147138A DE10147138B4 (de) | 2001-09-25 | 2001-09-25 | Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen |
US10/254,694 US6762965B2 (en) | 2001-09-25 | 2002-09-25 | Method for integrating imperfect semiconductor memory devices in data processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10147138A DE10147138B4 (de) | 2001-09-25 | 2001-09-25 | Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10147138A1 DE10147138A1 (de) | 2003-04-24 |
DE10147138B4 true DE10147138B4 (de) | 2009-01-22 |
Family
ID=7700151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10147138A Expired - Fee Related DE10147138B4 (de) | 2001-09-25 | 2001-09-25 | Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen |
Country Status (2)
Country | Link |
---|---|
US (1) | US6762965B2 (de) |
DE (1) | DE10147138B4 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004041731B3 (de) * | 2004-08-28 | 2006-03-16 | Infineon Technologies Ag | Speichermodul zum Bereitstellen einer Speicherkapazität |
US20070141731A1 (en) * | 2005-12-20 | 2007-06-21 | Hemink Gerrit J | Semiconductor memory with redundant replacement for elements posing future operability concern |
US7945815B2 (en) | 2007-08-14 | 2011-05-17 | Dell Products L.P. | System and method for managing memory errors in an information handling system |
US7694195B2 (en) | 2007-08-14 | 2010-04-06 | Dell Products L.P. | System and method for using a memory mapping function to map memory defects |
US9373362B2 (en) | 2007-08-14 | 2016-06-21 | Dell Products L.P. | System and method for implementing a memory defect map |
US7949913B2 (en) * | 2007-08-14 | 2011-05-24 | Dell Products L.P. | Method for creating a memory defect map and optimizing performance using the memory defect map |
US8219851B2 (en) * | 2009-12-29 | 2012-07-10 | Intel Corporation | System RAS protection for UMA style memory |
US8724408B2 (en) | 2011-11-29 | 2014-05-13 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing and assembling memory modules |
US9117552B2 (en) | 2012-08-28 | 2015-08-25 | Kingtiger Technology(Canada), Inc. | Systems and methods for testing memory |
KR102038036B1 (ko) * | 2013-05-28 | 2019-10-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템 |
KR102178833B1 (ko) | 2013-12-12 | 2020-11-13 | 삼성전자주식회사 | 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템 |
US9123441B1 (en) * | 2014-04-04 | 2015-09-01 | Inphi Corporation | Backward compatible dynamic random access memory device and method of testing therefor |
US9012245B1 (en) * | 2014-09-22 | 2015-04-21 | Xilinx, Inc. | Methods of making integrated circuit products |
US10713750B2 (en) * | 2017-04-01 | 2020-07-14 | Intel Corporation | Cache replacement mechanism |
KR102471523B1 (ko) * | 2018-04-26 | 2022-11-28 | 에스케이하이닉스 주식회사 | 반도체 집적 회로 장치 및 이를 포함하는 반도체 메모리 시스템 |
US10599583B2 (en) | 2018-08-20 | 2020-03-24 | Macronix International Co., Ltd. | Pre-match system and pre-match method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939694A (en) * | 1986-11-03 | 1990-07-03 | Hewlett-Packard Company | Defect tolerant self-testing self-repairing memory system |
US5835430A (en) * | 1997-07-25 | 1998-11-10 | Rockwell International Corporation | Method of providing redundancy in electrically alterable memories |
US6163490A (en) * | 1998-02-25 | 2000-12-19 | Micron Technology, Inc. | Semiconductor memory remapping |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US6097098A (en) * | 1997-02-14 | 2000-08-01 | Micron Technology, Inc. | Die interconnections using intermediate connection elements secured to the die face |
-
2001
- 2001-09-25 DE DE10147138A patent/DE10147138B4/de not_active Expired - Fee Related
-
2002
- 2002-09-25 US US10/254,694 patent/US6762965B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939694A (en) * | 1986-11-03 | 1990-07-03 | Hewlett-Packard Company | Defect tolerant self-testing self-repairing memory system |
US5835430A (en) * | 1997-07-25 | 1998-11-10 | Rockwell International Corporation | Method of providing redundancy in electrically alterable memories |
US6163490A (en) * | 1998-02-25 | 2000-12-19 | Micron Technology, Inc. | Semiconductor memory remapping |
Also Published As
Publication number | Publication date |
---|---|
DE10147138A1 (de) | 2003-04-24 |
US20030058711A1 (en) | 2003-03-27 |
US6762965B2 (en) | 2004-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10147138B4 (de) | Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen | |
DE3317160C2 (de) | ||
DE102006001492B4 (de) | Halbleiterspeicheranordnung und Verfahren zum Betreiben einer Halbleiterspeicheranordnung | |
DE102006033649B4 (de) | Speicherbauelement und Verfahren zum Konfigurieren eines Speicherbauelements | |
DE3032630C2 (de) | Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen und Verfahren zu dessen Betrieb | |
EP1008993B1 (de) | Schreib/Lesespeicher mit Selbsttestvorrichtung und zugehöriges Testverfahren | |
EP1046993B1 (de) | Halbleiterspeicheranordnung mit BIST | |
EP1113362B1 (de) | Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen | |
DE3827174A1 (de) | Halbleiter-speichervorrichtung | |
DE102005001520A1 (de) | Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers | |
DE102004054968B4 (de) | Verfahren zum Reparieren und zum Betreiben eines Speicherbauelements | |
EP0902924B1 (de) | Redundanzspeichervorrichtung mit rom-speicherzellen | |
DE10229164B4 (de) | Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins | |
DE102004039831B4 (de) | Multi-Chip-Package | |
DE102008020190A1 (de) | Speicherredundanzverfahren und -vorrichtung | |
DE102004027423A1 (de) | Speicherschaltung mit redundanten Speicherbereichen | |
DE10152916B4 (de) | Informationsenthaltungseinrichtung für Speichermodule und Speicherchips | |
DE10311373B4 (de) | Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers | |
EP0965083B1 (de) | Datenspeicher mit einer redundanzschaltung | |
DE10307027A1 (de) | Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein | |
DE10331543B4 (de) | Verfahren zum Testen einer zu testenden Schaltungseinheit und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE10002139A1 (de) | Datenspeicher | |
DE10146931B4 (de) | Verfahren und Anordnung zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen | |
DE102005015319B4 (de) | Elektrisches System mit fehlerhaften Speicherbereichen und Verfahren zum Testen von Speicherbereichen | |
DE102007051061B4 (de) | Nichtflüchtiges Halbleiterspeichersystem und entsprechendes Verfahren zum Durchführen einer Programmieroperation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |