DE10142483B4 - Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10142483B4
DE10142483B4 DE10142483A DE10142483A DE10142483B4 DE 10142483 B4 DE10142483 B4 DE 10142483B4 DE 10142483 A DE10142483 A DE 10142483A DE 10142483 A DE10142483 A DE 10142483A DE 10142483 B4 DE10142483 B4 DE 10142483B4
Authority
DE
Germany
Prior art keywords
dielectric body
outer flat
electronic component
electrically conductive
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10142483A
Other languages
English (en)
Other versions
DE10142483A1 (de
Inventor
Gerold GRÜNDLER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10142483A priority Critical patent/DE10142483B4/de
Priority to US10/233,938 priority patent/US6825549B2/en
Publication of DE10142483A1 publication Critical patent/DE10142483A1/de
Application granted granted Critical
Publication of DE10142483B4 publication Critical patent/DE10142483B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Elektronisches Bauteil mit einem Halbleiterchip (14) mit Kontaktflächen (17) mit Außenflachleitern (2), wobei die Außenflachleiter (2) Wellenleiter sind, die auf einer Unterseite (5) eines dielektrischen Körpers (3) angeordnet und von einer elektrisch leitenden Schicht (4) auf der Unterseite (5) koplanar umgeben sind, wobei die Wellenwiderstände der Wellenleiter beziehungsweise die Impedanzen der Außenflachleiter durch graduelle Änderung der Dicke des dielektrischen Körpers (3) und/oder der Breite (6) der Wellenleiter und/oder des Abstandes der Wellenleiter von der umgebenden Schicht (4) entlang der Wellenleiter vorbestimmt und eingestellt werden, wobei der dielektrische Körper (3) auf seiner Oberseite (7), die der Unterseite (5) gegenüber angeordnet ist, eine geschlossene elektrisch leitende Deckschicht (6) aufweist und wobei der dielektrische Körper einen Zentralbereich (19), Randbereiche (20, 21, 22, 23) und Eckenausnehmungen (40, 41, 42, 43) aufweist, wobei die Randbereiche zur Unterseite (5) hin gebogen sind.

Description

  • Die Erfindung betrifft ein Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung gemäß der Gattung der unabhängigen Ansprüche.
  • Bei elektronischen Bauteilen mit Außenflachleitern für hochfrequente analoge und digitale elektromagnetische Signale liegen die Grenzfrequenzen bei einigen GHz. Obgleich die Halbleiterchips und integrierten Schaltungen auf dem Halbleiterchip wesentlich höhere Grenzfrequenzen zulassen, sind die Gehäuse insbesondere die Außenflachleiter herkömmlicher elektronischer Bauteile nicht in der Lage, diese höheren Frequenzen zu übertragen. Es ist deshalb vorteilhaft bei Hochfrequenzanwendungen, den Wellenwiderstand der elektrischen Verbindungen bzw. Flachleiter auszugleichen.
  • Aus der US 4 991 001 ist ein TAB-Halbleiterbauteil bekannt, in dem die Impedanz der Leiterbahnen durch das Aufbringen eine elektrisch isolierenden Schicht auf die Leiterbahnen eingestellt wird.
  • Die JP 63-278 359 A und JP 01-084 626 A offenbaren Halbleiterbauteile für Hochfrequenzanwendungen, in denen Leiterbahnen von einer leitenden Schicht auf Erdpotential teilweise umgeben sind, damit die Impedanz konstant gehalten wird.
  • Die DE 41 15 421 A1 offenbart ein TAB-Halbleiterbauteil, in dem eine Erdschicht auf einer Seite der Trägerfilm angeordnet ist und die Signalleiter auf der gegenüberliegenden Seite an geordnet sind. Ein geschrägter Erdungsleiter erstreckt sich über den Rand der Trägerfilm, damit die Verbindung mit dem Halbleiterchip vereinfacht wird.
  • Die EP 0 004 148 A1 offenbart ein Bauteil, das einen elektrisch isolierenden Körper in Form einer offenen Kiste aufweist. Eine metallische Schicht ist auf der Außenoberfläche der Körper angeordnet und dient als Wärmeverteiler. Leiterbahnen sind auf der Innenoberfläche angeordnet.
    •
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil mit Außenflachleitern zu schaffen, das hochfrequente analoge und digitale elektromagnetische Signale von mehr als Hundert GHz von einem Halbleiterchip im Inneren des elektronischen Bauteils zu Kontaktanschlußflächen auf einer Leiterplatte oder auf einem mehrlagigen Keramiksubstrat übertragen kann. Ferner ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung eines derartigen elektronischen Bauteils anzugeben.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein elektronisches Bauteil mit Außenflachleitern bereitgestellt, wobei die Außenflachleiter Wellenleiter mit definiertem Wellenwiderstand sind. Dazu sind die Außenflachleiter auf einer Unterseite eines dielektrischen Körpers angeordnet und von einer elektrisch leitenden Schicht auf der Unterseite des dielektrischen Körpers koplanar umgeben. Auf seiner Oberseite weist der dielektrische Körper eine geschlossene elektrisch leitende Deckschicht auf.
  • Der dielektrische Körper weist einen Zentralbereich, einen Randbereich und Eckenausnehmungen auf, wobei der Randbereich gegenüber dem Zentralbereich abgebogen ist. Durch dieses Abbiegen des Randbereiches erhält das elektronische Bauteil in seinem Außenflachleiterbereich die Form eines umgestülpten Tellers. Jedoch ist der Randbereich nicht ein geschlossener Tellerrand sondern ein in mehrere Randbereiche segmentierter Rand, so dass die abgebogenen Randbereiche flexibel auf Wärmeausdehnungsunterschiede reagieren können, ohne das Keramiksubstrat oder die Systemleiterplatte zu belasten und ohne die thermischen Spannungen auf den Halbleiterchip zu übertragen. Dieser abgebogene und in Randbereiche segmentierte Rand ermöglicht eine elastische und flexible Anpassung des elektronischen Bauteils an die Systemleiterplatte beziehungsweise an das Keramiksubstrat.
  • Die Wellenwiderstände der Wellenleiter beziehungsweise die Impedanzen der Außenflachleiter werden durch graduelle Änderung der Dicke des dielektrischen Körpers und/oder der Breite der Wellenleiter und/oder des Abstandes der Wellenleiter von der umgebenden Schicht entlang der Wellenleiter vorbestimmt und eingestellt.
  • Mit einem derartigen elektronischen Bauteil mit Außenflachleitern, die derart konstruiert sind, ist es möglich, Fehlanpassungen der Leitungsimpedanzen zu vermeiden, wie sie bei der Verarbeitung von hochfrequenten, analogen oder digitalen elektromagnetischen Signalen mit herkömmlichen Bauelementen auftreten. Durch die Konstruktion der Außenflachleiter als Wellenleiter mit definiertem Wellenwiderstand werden Signalreflexionen, welche die Übertragung stören, unterdrückt. Insbesondere die Fehlanpassung an der Kontaktstelle vom Außenflachleiter zum Leitungssubstrat aus Keramik oder zu einer Leiterplatte wird damit minimiert. Reflexionen können nur solange toleriert werden, wie die Laufzeit des reflektierten Störsignals kleiner ist als die Anstiegszeit des Nutzsignals. Die Fehlanpassung an der Kontaktstelle zwischen Bauteilgehäuse und Systemleiterplatte oder Keramikleiterplatte wirkt deshalb störender als die Fehlanpassung an der Kontaktstelle integrierter Schaltkreis zu einem Bauteilgehäuse. Mit der erfindungsgemäßen Gestaltung der Außenflachleiter als Wellenleiter mit definiertem Wellenwiderstand kann somit eine der Hauptquellen der Fehlanpassung praktisch beseitigt werden, so daß das erfindungsgemäße elektronische Bauteil mit Außenflachleitern eine Grenzfrequenz von mehr als Hundert GHz zuläßt.
  • Bei einer Ausführungsform der Erfindung sind die elektrisch leitende Schicht auf der Unterseite des dielektrischen Körpers und die Deckschicht auf der Oberseite des dielektrischen Körpers über elektrisch leitende Randbeschichtungen des dielektrischen Körpers miteinander verbunden. Durch diese Schichten wird praktisch der dielektrische Körper von einer elektrisch leitenden Schicht umhüllt. Diese elektrisch leitende Schicht oder elektrisch leitende Hülle des dielektrischen Körpers kann auf ein Bezugspotential an einem beliebigen Punkt der Umhüllung gelegt werden und damit erreicht werden, dass das Bezugspotential sowohl auf der Oberseite als auch auf der Unterseite des dielektrischen Körpers anliegt. Der Wellenwiderstand der Außenflachleiter kann somit in bezug auf dieses Bezugspotential genau angepaßt werden.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, dass die elektrisch leitende Schicht und die Deckschicht an ein gemeinsames Massepotential angeschlossen sind. Damit wird für die Dimensionierung der Außenflachleiter als Wellenleiter ein sehr stabiles Bezugspotential geschaffen. Die elektrisch leitende Schicht auf der Oberseite und auf der Unterseite des dielektrischen Körpers weist in einer weiteren Ausführungsform der Erfindung Kupfer oder eine Kupferlegierung auf. Derartige metallische Schichten haben gegenüber elektrisch leitenden, oxidischen Schichten den Vorteil eines geringeren elektrischen Widerstandes und einer definierten Ausrichtung der elektromagnetischen Welle in bezug auf ihre Oberflächen. Kupfer oder Kupferlegierungen haben darüber hinaus den praktischen Vorteil, dass sie auf dem dielektrischen Körper gut haften und sich darüber hinaus definiert strukturieren lassen. Somit kann die Unterseite des dielektrischen Körpers zu exakt strukturierten Außenflachleitern und eine die Außenflachleiter koplanar umgebende elektrisch leitende Schicht bearbeitet werden.
  • Für eine weitere Ausführungsform der Erfindung ist es vorgesehen, dass die elektrisch leitende Schicht und die Außenflachleiter Kontaktanschlußflächen aufweisen, auf denen eine lötbare Beschichtung angeordnet ist. Diese Ausführungsform der Erfindung hat den Vorteil, dass sowohl die Außenflachleiter als auch die die Außenflachleiter umgebende, elektrisch leitende Schicht durch eine Lotverbindung mit dem Keramiksubstrat oder der Systemleiterplatte verbunden werden können.
  • Die Materialstärke des dielektrischen Körpers nimmt gemäß der Erfindung graduell zu von einem Bondende des Außenflachleiters zu einem Lotende des Außenflachleiter. Mit dieser graduellen Zunahme der Materialstärke des dielektrischen Körpers wird der Wellenwiderstand in der Weise beeinflußt, dass er trotz Zunahme der Breite der Außenflachleiter von dem Bondende zu dem Lotende konstant bleibt und somit Reflexionen unterdrückt werden. Hochfrequente ana loge und digitale elektromagnetische Signale können somit impedanzkontrolliert übertragen werden.
  • Die Breite des Außenflachleiters nimmt gemäß der Erfindung graduell von dem Bondende zu dem Lotende zu. Dieses dient einerseits der Impedanzanpassung, andererseits auch der geometrischen Anpassung der Außenflachleiter im Bereich der Bondstelle an das mikroskopisch kleine Rastermaß der Kontaktflächen auf dem Halbleiterchip und im Bereich der Lötstelle an das makroskopische Rastermaß der Kontaktanschlußflächen des Keramiksubstrats oder der Systemleiterplatte. In diesem Zusammenhang wird unter mikroskopisch klein eine Größenordnung verstanden, die nur unter einem Lichtmikroskop meßbar ist und unter makroskopisch groß eine Größenordnung, die mit bloßem Auge erkennbar und meßbar ist.
  • Der Abstand zwischen den Außenflachleitern und der umgebenden elektrisch leitenden Schicht nimmt von dem Bondende zu dem Lotende jedes Außenflachleiters in Form eines sich verbreiternden Schlitzes graduell zu. Mit dieser Zunahme kann dafür gesorgt werden, dass trotz sich verbreiterndem Außenflachleiter der Wellenwiderstand auf der Länge des Außenflachleiters konstant bleibt. Somit beeinflussen im wesentlichen drei Maßnahmen die mögliche Anpassung des Wellenwiderstandes an die Länge des Außenflachleiters, nämlich einmal die Breite des Außenflachleiters selbst, die Breite des Abstandes in Form eines sich verbreiternden Schlitzes zwischen dem Außenflachleiter und der umgebenden elektrisch leitenden Schicht und schließlich der Dicke des dielektrischen Körpers im Bereich des Außenflachleiters und damit der Abstand zwischen dem Außenflachleiter und der Deckschicht. Durch entsprechende Simulationsrechnungen kann unter Variation dieser drei Einflussgrößen der Wellenwiderstand, beziehungsweise die Impedanz der Außenflachleiter vorbestimmt und eingestellt werden. Während die einmal eingestellte Dickenvariation des dielektrischen Körpers im weiteren Herstellungsverfahren des Gehäuses nicht mehr variiert werden kann, läßt sich die Zunahme des Abstandes zwischen den Außenflachleitern und der umgebenden dielektrischen Schicht, sowie die Zunahme der Breite des Außenflachleiters bis zum Schluß der Herstellung des elektronischen Bauteils beeinflussen.
  • Der Zentralbereich ist in einer weiteren Ausführungsform der Erfindung rechteckig oder quadratisch, wobei sich von jeder Rechteckseite oder Quadratseite aus ein abgebogener Randbereich vorspringend erstreckt. Ein wesentlicher Anteil der Außenflachleitererstreckung liegt auf diesem Randbereich, so dass die Außenflachleiter flexibel auf Wärmeausdehnungsunterschiede zwischen dem elektronischen Bauteil und der Systemleiterplatte beziehungsweise des Keramiksubstrats reagieren können, ohne den Halbleiterchip des elektronischen Bauteils zu gefährden.
  • Der Halbleiterchip ist in dem Zentralbereich angeordnet, während sich die Außenflachleiter sternförmig von dem Zentralbereich aus zu den Randbereichen erstrecken. Damit wird vorteilhaft erreicht, dass der Halbleiterchip einen großen Abstand zu den Lötstellen auf der Systemleiterplatte beziehungsweise dem Keramiksubstrat aufweist und somit von diesen mechanisch entkoppelt ist.
  • Bei einer weiteren Ausführungsform der Erfindung ist es vorgesehen, dass der Halbleiterchip mit seinen Kontaktflächen und darauf angeordneten Kontaktbällen in Flip-Chip-Technik auf den Bondstellen der Außenflachleiter angeordnet ist. Dazu sind die Außenflachleiter mit ihren Bondstellen überlappend zu einem Bereich der Oberfläche des Halbleiterchips angeordnet und derart strukturiert, dass jedes Bondende eines Außenflachleiters einem Kontaktball des Halbleiterchips gegenüberliegt. Das hat den Vorteil, dass der Halbleiterchip ohne Bonddrähte direkt über seine Kontaktbälle mit den Außenflachleitern elektrisch verbunden ist.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, dass der Halbleiterchip mit seinen Kontaktflächen über Bondverbindungen mit den Bondstellen der Außenflachleiter verbunden ist. In diesem Fall werden diese Bondverbindungen zwischen dem Halbleiterchip und den Bondstellen der Außenflachleiter in einem zusätzlichen Schritt hergestellt. Dazu werden Bonddrähte von den Kontaktflächen des Halbleiterchips zu den Bondstellen der Außenflachleiter gebonded. Dieses elektronische Bauteil hat den Vorteil, dass sein Halbleiterchip wesentlich preiswerter herstellbar ist als ein Halbleiterchip, der für die Flip-Chip-Technologie vorzusehen ist.
  • In einer weiteren Ausführungsform der Erfindung weist die Deckschicht im Zentralbereich einen Kühlkörper auf. Dieser Kühlkörper auf der Deckschicht hat den Vorteil, dass er jederzeit aufgebracht werden kann und aufgrund der Metallisierung der Deckschicht einen guten Wärmeübergang zum dielektrischen Körper und zum Zentralbereich ermöglicht. Der Kühlkörper kann mit Kühlrippen versehen werden, um seine Kühlwirkung bei bewegter Luft zu vergrößern. Der Kühlkörper kann aber auch mit Kühlkanälen versehen sein, durch die ein Kühlmedium geführt wird. Durch den Kühlkörper wird die Deckschicht intensiv gekühlt und damit auch der Halbleiterchip, der gegenüberliegend im Zentralbereich angeordnet ist. Zwischen dem Halbleiterchip und dem Kühlkörper liegt in dieser Ausfüh rungsform der Erfindung das Material des dielektrischen Körpers.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, dass der dielektrische Körper in dem Zentralbereich eine Öffnung aufweist, die von einem Kühlkörper auf der Oberseite des dielektrischen Körpers überbrückt wird. In der Öffnung ist der Halbleiter mit seiner Rückseite auf dem Kühlkörper angeordnet. Bondverbindungen sind von den Kontaktflächen auf der Oberseite des Halbleiterchips zu den Bondenden der Außenflachleiter auf der Unterseite des dielektrischen Körpers angeordnet. Die Bondverbindungen und der Halbleiterchip sind in dieser Ausführungsform der Erfindung in einer Kunststoffmasse eingebettet. Somit sind sowohl der Halbleiterchip als auch die Bondverbindungen vor Beschädigungen geschützt und andererseits wird durch die unmittelbare Anordnung des Halbleiterchips auf dem Kühlkörper gewährleistet, dass der Wärmeübergang zwischen Halbleiterchip und Kühlkörper minimiert wird, so dass mit dieser Ausführungsform eine optimale Wärmeabfuhr möglich wird.
  • Sowohl die Lotenden der Außenflachleiter als auch die elektrisch leitenden Schichten des dielektrischen Körpers werden über Kontaktanschlußflächen auf den Lotenden der Außenflachleiter mit entsprechenden Anschlüssen auf der Systemleiterplatte beziehungsweise dem Keramiksubstrat elektrisch verbunden, was in einer Ausführungsform der Erfindung über Löten der Kontaktanschlußflächen mit den Anschlüssen erfolgt. Bei dem Löten wird gewährleistet, dass das schmelzflüssige Lot nicht die Außenflachleiter mit der elektrisch leitenden Schicht kurzschließt.
  • In einer weiteren Ausführungsform der Erfindung sind Massekontaktanschlußflächen der elektrisch leitenden Schicht auf der Unterseite des dielektrischen Körpers durch seitlich an jeder Kontaktanschlußfläche angeordnete Schlitze in der elektrisch leitenden Schicht begrenzt. Damit wird sichergestellt, dass sämtliche zu Lotende Kontaktanschlussflächen gleich groß sind und das Lot nicht bis zu den die Außenflachleiter begrenzenden Schlitze der Außenflachleiterstruktur dringen kann. Das schmelzflüssige Lot wird vielmehr an den seitlich angeordneten Schlitzen am Weiterfließen gehindert und damit auf eine definierte Lötfläche begrenzt.
  • Auf den Außenflachleitern kann das Zerfließen des schmelzflüssigen Lotes entlang der Außenflachleiter durch Lötstoppbereiche begrenzt werden. Dabei sind die Lötkontaktanschlußflächen auf den umgebogenen Seitenrändern des dielektrischen Körpers angeordnet und die Lötstopplackbereiche schließen sich an diese Lötkontaktanschlußflächen an.
  • Als Material für den dielektrischen Körper ist in einer weiteren Ausführungsform der Erfindung ein Flüssig-Kristall-Polymermaterial vorgesehen. Dieses Flüssig-Kristall-Polymermaterial zeichnet sich dadurch aus, dass es günstige dielektrische Eigenschaften aufweist und zur Anpassung des Wellenwiderstands der Außenflachleiter in seiner Zusammensetzung variiert werden kann.
  • Der dielektrische Körper ist in einer weiteren Ausführungsform der Erfindung ein Spritzgußkörper. Das hat den Vorteil, dass die abgebogenen Randbereiche bereits bei der Spritzgußform berücksichtigt werden können und somit mit einem Arbeitsgang der gesamte dielektrische Körper in seiner endgül tigen Form ebenso mit eventuell erforderlichen Dickenvariationen im Bereich der Außenflachleiter hergestellt werden kann.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils mit Außenflachleitern weist folgende Verfahrensschritte auf. Zunächst wird ein dielektrischer Körper mit einer Unterseite und einer Oberseite und einem rechteckigen Zentralbereich mit abgebogenen Randbereichen auf den Seiten des Zentralbereichs spritzgegossen. Danach wird der dielektrische Körper umhüllt unter Aufbringung einer elektrisch leitenden Schicht auf die Unterseite, auf die Oberseite und auf die Ränder der Randbereiche des dielektrischen Körpers. Schließlich wird die elektrisch leitende Schicht auf der Unterseite des dielektrischen Körpers zu Außenflachleitern und umgebender dielektrischer Schicht strukturiert. Dabei erstrecken sich die Außenflachleiter von dem Zentralbereich zu den Randbereichen. Durch diese Strukturierung sind die Randbereiche von der elektrisch leitenden Schicht umgeben. Danach wird ein Halbleiterchip in dem Zentralbereich auf der Unterseite des dielektrischen Körpers aufgebracht und die Kontaktflächen des Halbleiterchips werden mit Bondenden der Außenflachleiter verbunden. Schließlich wird zum Schutz des Halbleiterchips und zum Schutz von Bondverbindungen der Zentralbereich mit einer Kunststoffmasse aufgefüllt.
  • Dieses Verfahren hat den Vorteil, dass beim Strukturieren der elektrisch leitenden Schicht auf der Unterseite des dielektrischen Körpers zu Außenflachleitern, diese als Wellenleiter ausgelegt werden können, die einen konstanten Wellenwiderstand aufweisen. Durch das Umgeben des Außenflachleiters mit einem dielektrischen Körper und einer geschlossenen, elektrisch leitenden Schicht sowohl auf der Oberseite des dielektrisch leitenden Körpers als auch auf der Unterseite des dielektrisch leitenden Körpers wird jeder Außenflachleiter zu einem impedanzangepaßten Wellenleiter. Damit werden Fehlanpassungen und Reflexionen beim Übertragen von hochfrequenten analogen und digitalen Signalen auf den Außenflachleiter vermindert. Damit ist gleichzeitig der Vorteil verbunden, dass elektronische Bauteile für hochfrequente digitale und analoge Signale eine um mindestens eine Größenordnung höhere Grenzfrequenz als herkömmliche Halbleiter-Packages aufweisen. Das Verfahren hat darüber hinaus den Vorteil, dass es relativ preiswerte Verfahrensschritte vorsieht, wie das allseitige Beschichten des dielektrischen Körpers mit einer elektrisch leitenden Schicht und die Verwendung dieser Schicht auf der Unterseite zur Realisierung der Außenflachleiter sowie die Verwendung dieser Schicht auf der Unterseite zur Darstellung und Verwirklichung einer Chipinsel im Zentralbereich, die den Halbleiterchip aufnehmen kann.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens ist es vorgesehen, dass das Strukturieren der elektrisch leitenden Schicht auf der Unterseite des dielektrischen Körpers in Außenflachleiter nach vorheriger Simulationsberechnung der Wellenleitungsfunktion der Außenflachleiter unter Anpassung ihrer Impedanz an genormte Wellenwiderstände erfolgt. Aufgrund der erfindungsgemäßen Konstruktion des elektronischen Bauteils lassen sich im Rahmen des Optimierungsverfahrens vereinfachte Simulationsrechnungen durchführen, um einen gleichbleibenden Wellenwiderstand für die Außenflachleiter zu realisieren. Dabei gehen in die Simulation die Materialeigenschaften des dielektrischen Körpers ein, ferner die Breitenzunahme der Außenflachleiter von ihren Bondenden zu ihren Lotenden und der Abstand der Außenflachleiter beziehungsweise die Schlitzbreite zwischen dem Außenflachleiter und der umgebenden, elektrisch leitenden Schicht auf der Unterseite des dielektrischen Körpers. Schließlich kann der Wellenwiderstand durch eine Zunahme der Dicke des dielektrischen Körpers auf der Länge der Außenflachleiter beeinflußt werden.
  • Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, dass das Strukturieren der elektrisch leitenden Schicht auf der Unterseite des dielektrischen Körpers in Außenflachleiter mittels Ätzens durch eine Ätzmaske erfolgt. Das Ätzen durch eine Ätzmaske ist schon deshalb nicht unproblematisch, weil der dielektrische Körper gebogen ist. Das eigentliche Problem stellt hier die Herstellung der Ätzmaske auf dem dreidimensionalen Körper dar. Zur Lösung dieses Problems wird zunächst eine Maskierungsschicht aus Zinn oder einer Zinnlegierung auf den dielektrischen Körper aufgebracht. In die Maskierungsschicht aus Zinn oder einer Zinnlegierung kann mittels eines geeignet angepaßten Lasers eine Laserablation durchgeführt werden, wobei die dreidimensionale Form der zu strukturierenden Unterseite des dielektrischen Körpers die die Genauigkeit der Laserablation nicht wesentlich beeinträchtigt. Nach dem Strukturieren der Maskierungsschicht mittels Laserablation liegt die elektrisch leitende Schicht, die im wesentlichen Kupfer oder eine Kupferlegierung aufweist, frei für das Einbringen der Struktur der Außenflachleiter.
  • Beim Naßätzen der Kupfer- oder Kupferlegierungsschicht dient die strukturierte Zinnschicht als Maske. Diese Zinnmaske wird nach dem Ätzen der elektrisch leitenden Schicht von der Unterseite des dielektrischen Körpers entfernt.
  • Auf die derart hergestellten Außenflachleiter kann anschließend auf den Bondenden eine bondbare Beschichtung aufgebracht werden. Dieses hat den Vorteil, dass die anschließenden Bondschritte zuverlässig durchführbar sind. Gleichzeitig, davor oder auch danach kann auf die Lotenden der Außenflachleiter eine Beschichtung aus einer lötbaren Verbindung auf die entsprechenden Kontaktanschlußflächen aufgebracht werden. Dieses dient einerseits dazu, die Lötbereiche exakt zu definieren und andererseits zur Verbesserung der Zuverlässigkeit der Lotverbindungen.
  • Nach dem Beschichten der Bondenden und der Lotenden der Außenflachleiter kann im Zentralbereich auf der Unterseite des dielektrischen Körpers ein Halbleiterchip in Flip-Chip-Technik mit seinen Kontaktbällen auf die Bondenden der Außenflachleiter direkt aufgebracht werden. Dieses hat den Vorteil, dass keine Drahtbondverbindungen herzustellen sind, sondern vielmehr ein Auflöten der Kontaktbälle des Halbleiterchips unmittelbar auf die Bondenden der Außenflachleiter erfolgen kann. Gleichzeitig wird die Zuverlässigkeit dieser Montage und damit die Zuverlässigkeit der Verbindung zwischen dem Halbleiterchip und den Außenflachleitern als Wellenleiter mit konstantem Wellenwiderstand erhöht.
  • In einem weiteren Durchführungsbeispiel des Verfahrens kann auch ein Aufbringen eines Halbleiterchips in der Weise erfolgen, dass die Rückseite des Halbleiterchips auf den Zentralbereich des dielektrischen Körpers aufgebracht wird. Anschließend wird an der Unterseite über Bonddrähte eine Verbindung zwischen den Kontaktflächen auf dem Halbleiterchip und den Bondenden der Außenflachleiter hergestellt. In diesem Fall wird ein zusätzlicher Schritt zum Schutz der Bondverbindungen durchgeführt, bei dem die Bondverbindungen in eine Kunststoffmasse eingebettet werden.
  • Bei einer weiteren Durchführung des Verfahrens wird bereits beim Spritzgießen des dielektrischen Körpers eine Öffnung im Zentralbereich des dielektrischen Körpers hergestellt. Diese Öffnung wird nach dem Aufbringen der elektrisch leitenden Schichten und der Strukturierung der Schicht auf der Unterseite des dielektrischen Körpers durch einen Kühlkörper auf der Oberseite des dielektrischen Körpers abgedeckt. Anschließend kann der Halbleiterchip unmittelbar in der zentralen Öffnung des dielektrischen Körpers mit seiner Rückseite auf dem Kühlkörper angeordnet werden. Dieses Anordnen kann durch Auflöten oder durch Aufkleben auf den Kühlkörper erfolgen. Dieses Verfahren hat den Vorteil, dass auf einfache Weise eine höchst effektive Kühlmöglichkeit des elektronischen Bauteils für hochfrequente analoge und digitale Signale erreicht wird.
  • Zusammenfassend ist festzustellen, dass mit der vorliegenden Erfindung ein elektronisches Bauteil mit Außenflachleitern geschaffen wird, das hochfrequente analoge und digitale elektromagnetische Signale impedanzkontrolliert übertragen kann. Fehlanpassungen der Leitungsimpedanzen werden somit vermieden und damit verbundene störende Signalreflexionen unterdrückt. Die Grenzfrequenz elektronischer Bauteile für hochfrequente analoge und digitale elektromagnetische Signale kann mit dem erfindungsgemäßen elektronischen Bauteil um mindestens eine Größenordnung verbessert werden.
  • Außerdem wird durch die abgebogene Form der Außenflachleiter gewährleistet, dass bei thermischer Wechsellast eine ausreichende Elastizität der Verbindung zwischen dem elektronischen Bauteil und der Systemleiterplatte, beziehungsweise dem Keramiksubstrat, sichergestellt ist. Somit wird die Verbindung bei thermischer Wechsellast eine ausreichende Elastizität zwischen Package und Systemleiterplatte garantieren. Auch die empfindlichen Komponenten innerhalb des elektronischen Bau teils sind gegen thermisch bedingte Spannungen und mechanische Beschädigungen dadurch geschützt, zumal durch die abgebogenen Randbereiche des dielektrischen Körpers dieser sich über diese empfindlichen Komponenten, wie Bondverbindungen und Halbleiterchip, wölbt.
  • Schließlich liefert das erfindungsgemäße elektronische Bauteil den weiteren Vorteil, dass selbst bei minimalem Anschlußraster der Außenflachleiter von kleiner als 0,5 mm die abgebogenen Randbereiche des dielektrischen Körpers eine mechanisch stabile Unterstützung liefern, die sehr feine Anschlußraster zulassen, ohne dass beim Testhandling oder beim Bordassembly mechanische Beschädigungen auftreten können. Weitere Vorteile der Erfindung bestehen darin, dass beispielsweise der gleiche beschichtete dielektrische Körper für verschiedene Produkte verwendet werden kann, indem lediglich die Strukturierung der elektrisch leitenden Oberflächen durch einen Laser zu ändern ist. Ferner kann ohne Schwierigkeiten von der Flip-Chip-Technik zur Bondtechnik und umgekehrt umgeschwenkt werden und damit das elektronische Bauteil für beide Anschlußarten und beide Halbleiterchiparten zur Verfügung gestellt werden.
  • Ferner ist das Gehäuse geeignet, mehrere aktive und passive Komponenten im Zentralbereich aufzunehmen und damit ein Multi-Chip-Package zu verwirklichen. Außerdem wird durch Anordnen eines Kühlkörpers auf der Oberseite des dielektrischen Körpers die thermische Performance des elektronischen Bauteils verbessert. Darüber hinaus besteht die Möglichkeit, durch den dielektrischen Körper hindurch Durchkontakte anzuordnen, so dass die elektrischen Eigenschaften weiter verbessert werden und die Wirksamkeit des Kühlkörpers erhöht werden kann.
  • Ferner kann die Qualität zwischen Package und Systemboard oder Systemleiterplatte weiter verbessert werden, indem ein Lötstopplackstreifen mit einem Dispenser aufgebracht wird und die Lötstellenqualität durch Schlitze in der Metallisierung verbessert wird, denn damit können alle Lötstellen gleich groß ausgelegt werden, was für den Lötprozeß eine erhebliche Erleichterung bedeutet. Auch können mehrere Packages eindimensional in einer Streifenanordnung oder zweidimensional in einer Matrixanordnung verbunden hergestellt werden. Die dielektrischen Körper der einzelnen Packages ist hierbei durch Stege miteinander verbunden, so dass der gesamte Streifen oder die gesamte Matrix in einem einzigen Spritzgußvorgang hergestellt werden kann. Die Stege sind dann als Sollbruchstellen schwächer als der dielektrische Körper der Einzelpackages ausgeführt, so dass die Einzelpackages wieder voneinander getrennt werden können. Im Materialverbund sind die Herstellung der Packages kostengünstiger möglich, da sie anschließend durch Brechen, Sägen, Schneiden oder Stanzen wieder vereinzelt werden können.
    •
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • 1 zeigt eine schematische Ansicht von unten auf ein elektronisches Bauteil einer ersten Ausführungsform der Erfindung,
  • 2 zeigt eine schematische Querschnittsansicht des elektronischen Bauteils nach 1,
  • 3 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung,
  • 4 zeigt eine schematische Ansicht von unten auf ein elektronisches Bauteil einer dritten Ausführungsform der Erfindung,
  • 5 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils einer vierten Ausführungsform der Erfindung,
  • 6 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils einer fünften Ausführungsform der Erfindung.
  • 1 zeigt eine schematische Ansicht von unten auf ein elektronisches Bauteil 1 einer ersten Ausführungsform der Erfindung. Das Bezugszeichen 2 kennzeichnet Außenflachleiter. Das Bezugszeichen 3 kennzeichnet einen dielektrischen Körper, der mit einer strukturierten elektrisch leitenden Schicht auf seiner Unterseite bedeckt ist. Das Bezugszeichen 4 kennzeichnet die elektrisch leitende Schicht auf der Unterseite. Das Bezugszeichen 5 kennzeichnet die Unterseite des dielektrischen Körpers 3 selbst. Das Bezugszeichen 8 kennzeichnet Randbeschichtungen, die den dielektrischen Körper 3 umgeben und eine elektrisch leitende Verbindung zur nicht gezeigten Deckschicht auf der Oberseite des dielektrischen Körpers 3 bilden. Das Bezugszeichen 9 kennzeichnet ein Massepotential, an das die elektrisch leitende Schicht 4 auf der Unterseite 5 des dielektrischen Körpers 3 gelegt ist. Das Bezugszeichen 12 kennzeichnet ein Bondende eines Außenflachleiters 2 und das Bezugszeichen 15 kennzeichnet ein Lotende des Außenflachlei ters 2. Das Bezugszeichen 14 kennzeichnet einen Halbleiterchip, der in einem Zentralbereich 19 auf der Unterseite 5 des dielektrischen Körpers 3 angeordnet ist. Das Bezugszeichen 17 kennzeichnet Kontaktflächen auf der aktiven Oberseite 18 des Halbleiterchips 14, die über Bondverbindungen 25 mit den Bondenden 12 der Außenflachleiter 2 verbunden sind. Darüber hinaus zeigt das Ausführungsbeispiel der 1 zusätzliche Bondverbindungen 25, die von Kontaktflächen 17 auf der Oberseite 18 des Halbleiterchips 14 zu der elektrisch leitenden Schicht 4 auf der Unterseite des dielektrischen Körpers 3 führen.
  • Die Außenflachleiter 2 sind in die elektrisch leitende Schicht 4 auf der Unterseite 5 des dielektrischen Körpers 3 eingearbeitet. Durch vier Schlitze 34, 35, 36, 37, wobei die beiden Schlitze 34 und 35 in Längsrichtung der Außenflachleiter angeordnet sind, während die Schlitze 36 und 37 an den beiden Enden der Außenflachleiter vorgesehen sind, ist jeder Außenflachleiter 2 von der umgebenden elektrisch leitenden Schicht 5 getrennt. Die Außenflachleiter sind an den Bondenden 12 schmaler als an den Lotenden 15. Die Breite der Außenflachleiter im Bereich der Bondenden ist an das feine Rastermaß der Kontaktanschlußflächen 17 des Halbleiterchips 14 angepaßt.
  • Die Breite der Außenflachleiter 2 im Bereich der Lotenden 15 sind an das Rastermaß der Systemleiterplatte oder des Keramiksubstrats angepaßt, auf welche das Bauelement zu montieren ist. Die Breite des Außenflachleiters 2 nimmt folglich graduell von dem Bondende 12 zu dem Lotende 15 zu. Um dennoch den Außenflachleiter als einen Wellenleiter mit konstantem Wellenwiderstand zu realisieren, können die Abstandsschlitze 34 und 35 in Längsrichtung der Außenflachleiter 2 in ihrer Brei te variiert werden. In dieser Ausführungsform der Erfindung sind die Abstandsschlitze 34 und 35 im Bondbereich bzw. im Bereich der Bondenden 12 schmaler als im Lötbereich der Lotenden 15. Ferner kann zur Anpassung des Wellenwiderstandes des Außenflachleiters 2 die Dicke des dielektrischen Körpers 3 variiert werden. So kann die Materialstärke des dielektrischen Körpers 3 von den Bondenden 12 der Außenflachleiter 2 zu den Lotenden 15 der Außenflachleiter 2 graduell zunehmen, um einen konstanten Wellenwiderstand für die Länge des Außenflachleiters 2 zu erreichen.
  • Das elektronische Bauteil 1 dieser ersten Ausführungsform weist einen Zentralbereich 19 auf, der den Halbleiterchip 14 und die Bondverbindungen 25 aufweist und die Bondenden 12 der Außenflachleiter 2 aufnimmt. An jeder Seite des rechteckigen oder quadratischen Zentralbereichs 19 sind Randbereiche 20, 21, 22, 23 angeordnet, die sich von den Seitenrändern des Zentralbereichs 19 aus erstrecken. Diese Randbereiche tragen im wesentlichen die Außenflachleiter 2, welche sowohl im Zentralbereich 19 als auch in den Randbereichen 20, 21, 22, 23 von der elektrisch leitenden Schicht 4 koplanar umgeben sind. Diese Schicht 4 weist in dieser Ausführungsform der Erfindung Kupfer oder eine Kupferlegierung auf. Die Schichtdicke beträgt nur wenige Mikrometer. Der dielektrische Körper 3 besteht im wesentlichen aus einem Flüssig-Kristall-Polymer. Die Randbereiche 20, 21, 22 und 23 sind gegenüber der Zeichenebene gebogen, so dass der Zentralbereich 19 tiefer liegt als die Randbereiche 20, 21, 22 und 23. Durch Aussparungen Eckausnehmungen 40, 41, 42 und 43 zwischen den Randbereichen 20, 21, 22 und 23 werden die Lotenden 15 der Außenflachleiter 2 sehr flexibel, so dass thermische Expansionsunterschiede zwischen der Systemleiterplatte und dem elektronischen Bauteil 1 ohne Beschä digung der Lötbereiche oder des Halbleiterchips ausgeglichen werden können.
  • 2 zeigt eine schematische Querschnittsansicht entlang der Schnittlinie A-A in 1 des elektronischen Bauteils 1 der ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Das elektronische Bauteil 1 mit Außenflachleitern 2 der ersten Ausführungsform der Erfindung weist einen dielektrischen Körper 3 auf, der auf der Unterseite 5 die Außenflachleiter 2 trägt, die als Wellenleiter mit definiertem Wellenwiderstand ausgebildet sind. Aufgrund dieses definierten Wellenwiderstandes werden hochfrequente digitale und analoge Signale von dem Halbleiterchip 14 über die Kontaktflächen 17 und die Bondverbindungen 25, sowie Bondenden 12 zu den Lotenden 15 des Außenflachleiters 2 übertragen. Dabei kann die Impedanzanpassung oder die Einstellung eines definierten Wellenwiderstands für den Außenflachleiter 2 auch durch Variation der Materialstärke d des dielektrischen Körpers 3 erfolgen. Ferner kann die Anpassung und Einstellung eines definierten Wellenwiderstandes durch die Variation der Breite b des Außenflachleiters 2 durchgeführt werden, und schließlich kann die Anpassung beziehungsweise Einstellung eines definierten Wellenwiderstandes durch Einstellen der Abstandsschlitzbreite a der Schlitze 34 und 35 wie in 1 gezeigt vorgenommen werden. Bei der Einstellung der Abstandsschlitzbreite a wird der koplanare Wellenleiteranteil abgeglichen, während durch die Einstellung der Dicke d des dielektrischen Körpers der Streifenwellenleiteranteil abgeglichen wird. Somit ermöglicht die vorliegende Erfindung eine Kombination aus einem koplanaren Wellenleiter und einem Streifenwellenleiter, womit opti male Anpassungsmöglichkeiten für einen definierten Wellenwiderstand gegeben sind.
  • 3 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der Unterschied der zweiten Ausführungsform nach 3 gegenüber der ersten Ausführungsform, wie sie in 1 und 2 gezeigt ist, liegt in der Ausführung der Bondverbindungen durch Direktkontakte zwischen Außenkontakten des Halbleiterchips 14 und Bondenden der Außenflachleiter 2. Dazu erstrecken sich die Bondenden der Außenflachleiter überlappend bis in den Bereich des Halbleiterchips 14, so dass die Außenkontakte in Form von Kontaktbällen 24 des Halbleiterchips 14 mit Bondenden der Außenflachleiter 2 direkt verbunden werden können. Diese Art der Bondverbindung wird mit Halbleiterchips der Flip-Chip-Technik durchgeführt. Diese Ausführungsform der Erfindung hat den Vorteil, dass die Bondverbindungen geschützt sind und leicht beschädigbare Bonddrähte nicht zum Einsatz kommen. Ein weiterer Unterschied dieser Ausführungsform gegenüber der Ausführungsform nach 1 oder 2 ist, dass an den Lotenden 15 Lötstoppbereiche 32 angeordnet sind, die verhindern, dass ein schmelzflüssiges Lot an dem Außenflachleiter 2 entlangkriechen kann.
  • 4 eine zeigt eine schematische Ansicht von unten auf ein elektronisches Bauteil 1 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • In 4 sind Lötkontaktanschlußflächen 33 durch ein Kreuz gekennzeichnet und liegen sowohl auf den Außenflachleitern 2 als auch zwischen den Außenflachleitern 2 auf der elektrisch leitenden Schicht 4. Um eine gleichmäßige Breite der Lötkontaktanschlußflächen 33 auf den Außenflachleitern 2 als auch auf der elektrisch leitenden Schicht 4 zu realisieren, werden die Lötkontaktanschlußflächen 33 auf der elektrisch leitenden Schicht 4 durch zusätzliche Seitenschlitze 31 begrenzt. Diese Seitenschlitze 31 stellen gleichzeitig sicher, dass kein schmelzflüssiges Material von der elektrisch leitenden Schicht 4 zu den Lotenden 15 der Außenflachleiter 2 fließt. Zusätzlich zu der Lotbeschichtung auf den Lötkontaktanschlußflächen 33 weisen die Außenflachleiter 2 einen Bereich auf, der schraffiert gekennzeichnet ist, der eine Lötstopplackbeschichtung 32 kennzeichnet. Mit Hilfe dieser Lötstopplackbeschichtung 32 auf den Außenflachleitern 2 soll verhindert werden, dass schmelzflüssiges Lot von den Lötkontaktanschlußflächen 33 der Außenflachleiter 2 auf diesen entlang zum Bondende 12 kriecht.
  • 5 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die vierte Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen der Erfindung dadurch, dass sie auf der Oberseite 7 des dielektrischen Körpers 3 einen Kühlkörper 26 aufweist. Dieser Kühlkörper ist im Zentralbereich 19 des dielektrischen Körpers 3 angeordnet. Auf der gegenüberliegenden Seite zum Kühlkörper 26 ist der Halbleiterchip 14 mit seiner Rückseite 28 auf der Unterseite 5 des dielektrischen Körpers 3 angeordnet. Somit wird die Rückseite des Halbleiterchips 14 durch den Kühlkörper 26 intensiv gekühlt. Jedoch liegt zwischen dem Kühlkörper 26 und dem Halbleiterchip 14 das Material des dielektrischen Körpers 3 mit einer eingeschränkten Wärmeleitfähigkeit.
  • 6 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 einer fünften Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die fünfte Ausführungsform der Erfindung unterscheidet sich von der vierten Ausführungsform der Erfindung dadurch, daß in dem dielektrischen Körper 3 eine Öffnung 27 in dem Zentralbereich 19 vorgesehen ist. Diese Öffnung 27 wird von einem Kühlkörper 26 mit Kühlrippen 39 zur intensiveren Kühlung abgedeckt. In der Öffnung 27 ist unmittelbar auf den Kühlkörper 26 der Halbleiterchip 14 mit seiner Rückseite angeordnet. Damit ist eine intensive Kühlung des Halbleiterchips 14 sichergestellt. Außerdem hat diese fünfte Ausführungsform den Vorteil, dass die Bonddrähte 25, welche die Kontaktflächen 17 auf der aktiven Oberseite des Halbleiterchips 14 mit den Bondenden 12 der Außenflachleiter 2 verbinden, kürzer ausgeführt sein können, und damit eine Einkopplung von Rauschsignalen vermindert wird. Die Bondverbindungen 25 und der Halbleiterchip 14 werden in einer Kunststoffmasse 29 nach dem Herstellen der Bondverbindungen 25 eingebettet, so dass die Öffnung 27 ständig verschlossen ist. Eine derartige Kunststoffmasse 29 kann auch zum Schutz der Bondverbindungen 25 und des Halbleiterchips 14 in den vorhergehenden Ausführungsformen vorgesehen werden. Bei der fünften Ausführungsform nach 6 sind im Bereich der Lotenden 15 Lötstopplackbereiche 32 vorgesehen, um ein Kriechen des schmelzflüssigen Lotes entlang den Außenflachleitern 2 zu verhindern.
    • 1
    elektronisches Bauteil
    2
    Außenflachleiter
    3
    dielektrischer Körper
    4
    elektrisch leitende Schicht
    5
    Unterseite des dielektrischen Körpers
    6
    elektrisch leitende Deckschicht
    7
    Oberseite des dielektrischen Körpers
    8
    Randbeschichtungen
    9
    Massepotential
    10
    Kontaktanschlußfläche
    11
    lötbare Beschichtung
    12
    Bondende
    13
    Bondstelle
    14
    Halbleiterchip
    15
    Lotende
    16
    Lötstelle
    17
    Kontaktfläche
    18
    aktive Oberseite des Halbleiterchips
    19
    Zentralbereich
    20, 21,
    22, 23
    Randbereiche
    24
    Kontaktbälle
    25
    Bondverbindungen
    26
    Kühlkörper
    27
    Öffnung
    28
    Rückseite des Halbleiterchips
    29
    Kunststoffmasse
    30
    Massekontaktanschlußflächen
    31
    Schlitze
    32
    Lötstopplackbereiche
    33
    Lötkontaktanschlußflächen
    34, 35,
    36, 37
    Abstandsschlitze
    39
    Kühlkörperrippen
    40, 41,
    42, 43
    Aussparungen (Eckausnehmungen)
    a
    Breite der Abstandsschlitze
    b
    Breite des Außenflachleiters
    d
    Materialstärke

Claims (31)

  1. Elektronisches Bauteil mit einem Halbleiterchip (14) mit Kontaktflächen (17) mit Außenflachleitern (2), wobei die Außenflachleiter (2) Wellenleiter sind, die auf einer Unterseite (5) eines dielektrischen Körpers (3) angeordnet und von einer elektrisch leitenden Schicht (4) auf der Unterseite (5) koplanar umgeben sind, wobei die Wellenwiderstände der Wellenleiter beziehungsweise die Impedanzen der Außenflachleiter durch graduelle Änderung der Dicke des dielektrischen Körpers (3) und/oder der Breite (6) der Wellenleiter und/oder des Abstandes der Wellenleiter von der umgebenden Schicht (4) entlang der Wellenleiter vorbestimmt und eingestellt werden, wobei der dielektrische Körper (3) auf seiner Oberseite (7), die der Unterseite (5) gegenüber angeordnet ist, eine geschlossene elektrisch leitende Deckschicht (6) aufweist und wobei der dielektrische Körper einen Zentralbereich (19), Randbereiche (20, 21, 22, 23) und Eckenausnehmungen (40, 41, 42, 43) aufweist, wobei die Randbereiche zur Unterseite (5) hin gebogen sind.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die elektrisch leitende Schicht (4) und die Deckschicht (6) über elektrisch leitende Randbeschichtungen (8) des dielektrischen Körpers (3) miteinander verbunden sind.
  3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die elektrisch leitende Schicht (4) und die Deckschicht (6) an ein gemeinsames Massepotential (9) angeschlossen sind.
  4. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Schicht (4) Kupfer oder eine Kupferlegierung aufweist.
  5. Elektronisches Bauteil nach Anspruch 4, dadurch gekennzeichnet, dass die elektrisch leitende Schicht (4) und die Außenflachleiter (2) Kontaktanschlussflächen (17, 33) aufweisen, auf denen eine lötbare Beschichtung (11) angeordnet ist.
  6. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Materialstärke des dielektrischen Körpers (3) von einem Bondende (12) des Außenflachleiters (2) zu einem Lotende (15) des Außenflachleiters (2) graduell zunimmt.
  7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Breite (b) des Außenflachleiters (2) von einem Bondende (12) zu einem Lotende (15) graduell zunimmt, entsprechend einem Kontaktflächenraster von Kontaktflächen (17) auf einer aktiven Oberseite (18) eines Halbleiterchips (14) und einem Kontaktanschlussflächenraster von Kontaktanschlussflächen (10) eines Keramiksubstrats oder einer Systemleiterplatte.
  8. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Abstand zwischen den Außenflachleitern (2) und der umgebenden elektrisch leitenden Schicht (4) von einem Bondende (12) zu einem Lotende (16) jedes Außenflachleiters (2) graduell zunimmt.
  9. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Zentralbereich (19) rechteckig ist, wobei sich von jeder Rechteckseite ein abgebogener Randbereich (20, 21, 22, 23) vorspringend erstreckt.
  10. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Zentralbereich (19) einen Halbleiterchip (14) aufweist.
  11. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (14) mit seinen Kontaktflächen (17) und darauf angeordneten Kontaktbällen (24) in Flip-Chip-Technik auf Bondenden (12) der Außenflachleiter (2) angeordnet ist.
  12. Elektronisches Bauteil nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der Halbleiterchip (14) mit seinen Kontaktflächen (17) über Bondverbindungen (25) mit Bondenden (12) der Außenflachleiter (2) verbunden ist.
  13. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Deckschicht (6) in einem Zentralbereich (19) einen Kühlkörper (26) aufweist.
  14. Elektronisches Bauteil nach Anspruch 13, dadurch gekennzeichnet, dass der dielektrische Körper (3) in dem Zentralbereich (19) eine Öffnung (27) aufweist, die von einem Kühlkörper (26) auf der Oberseite (7) des dielektrischen Körpers (3) überbrückt wird, wobei in der Öffnung (27) der Halbleiterchip (14) mit seiner Rückseite (28) auf dem Kühlkörper (26) angeordnet ist und wobei Bondverbindungen (25) von den Kontaktflächen (17) auf der Oberseite (18) des Halbleiterchips (14) zu den Bondenden (12) der Außenflachleiter (2) angeordnet sind, und wobei der Halbleiterchip (14) und die Bondverbindungen (25) in einer Kunststoffmasse (29) eingebettet sind.
  15. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Massekontaktanschlussflächen (30) durch seitlich an jeder Massekontaktanschlußfläche (30) angeordneten Schlitzen (31) in der elektrisch leitenden Schicht (4) begrenzt sind.
  16. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Lötstopplackbereiche (32) zur Begrenzung von Lötkontakt anschlussflächen (33) auf den Außenflachleitern (2) angeordnet sind.
  17. Elektronisches Bauteil nach Anspruch 16, dadurch gekennzeichnet, dass die Lötkontaktanschlußflächen (33) auf den umgebogenen Seitenrändern des dielektrischen Körpers (3) angeordnet sind.
  18. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der dielektrische Körper (3) ein Flüssig-Kristall-Polymermaterial aufweist.
  19. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der dielektrische Körper (3) ein Spritzgußkörper ist.
  20. Verfahren zur Herstellung eines elektronischen Bauteils (1) nach einem der Ansprüche 1 bis 19, das folgende Verfahrensschritte aufweist: – Spritzgießen eines dielektrischen Körpers (3) mit einer Unterseite (5) und einer Oberseite (7), einem rechteckigen Zentralbereich (19) und zur Unterseite (5) hin abgebogenen Randbereichen (20, 21, 22, 23) auf den Seiten, – Aufbringen einer elektrisch leitenden Schicht (4) auf die Unterseite (5), die Oberseite (7) und die Seitenränder der Randbereiche (20, 21, 22, 23) des dielektrischen Körpers (3), – Strukturieren der elektrisch leitenden Schicht (4) auf der Unterseite (5) des dielektrischen Körpers (3) in Außenflachleiter (2), die sich von dem Zentralbereich (19) zu den Randbereichen (20, 21, 22, 23) erstrecken und die von der elektrisch leitenden Schicht (4) umgeben werden, – Aufbringen eines Halbleiterchips (14) in einem Zentralbereich (19) des dielektrischen Körpers (3) und Verbinden von Kontaktflächen (17) des Halbleiterchips (14) mit Bondenden (12) der Außenflachleiter (2), – Auffüllen des Zentralbereichs (19) mit einer Kunststoffmasse (29).
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Strukturieren der elektrisch leitenden Schicht (4) auf der Unterseite (5) des dielektrischen Körpers (3) in Außenflachleiter (2) nach vorheriger Simulationsberechnung der Wellenleitungsfunktion der Außenflachleiter (2) unter Anpassung ihrer Impedanz an genormte Wellenwiderstände erfolgt.
  22. Verfahren nach Anspruch 20 oder Anspruch 21, dadurch gekennzeichnet, dass das Strukturieren der elektrisch leitenden Schicht (4) auf der Unterseite (5) des dielektrischen Körpers (3) in Außenflachleiter (2) mittels Ätzen durch eine Ätzmaske hindurch erfolgt.
  23. Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass eine Maskierungsschicht aus Zinn oder einer Zinnlegierung hergestellt wird.
  24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die Maskierungsschicht mittels Laserablation strukturiert wird.
  25. Verfahren nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, dass zum Strukturieren die maskierte elektrisch leitende Schicht (4) einer Naßätzung ausgesetzt wird.
  26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass nach der Naßätzung die Maskierungsschicht entfernt wird.
  27. Verfahren nach einem der Ansprüche 20 bis 26, dadurch gekennzeichnet, dass nach dem Strukturieren der elektrischleitenden Schicht (4) auf Bondenden (12) der Außenflachleiter (2) eine bondbare Beschichtung aufgebracht wird.
  28. Verfahren nach einem der Ansprüche 20 bis 27, dadurch gekennzeichnet, dass nach dem Strukturieren der elektrischleitenden Schicht auf Lotenden (15) der Außenflachleiter (2) Kontaktanschlussflächen (10) durch Beschichten mit einem lötbaren Material aufgebracht werden.
  29. Verfahren nach einem der Ansprüche 20 bis 28, dadurch gekennzeichnet, dass zum Aufbringen eines Halbleiterchips (14) ein Chip mit Außenkontakten, wie Kontaktbällen (24), der Flip-Chip-Technik bereitgestellt wird.
  30. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass Außenkontakte des Chips unmittelbar mit Bondenden (12) der Außenflachleiter (2) verbunden werden.
  31. Verfahren nach einem der Ansprüche 20 bis 28, dadurch gekennzeichnet, dass beim Spritzgießen ein dielektrischer Körper (3) mit einer zentralen Öffnung (27) hergestellt wird, die nach dem Strukturieren und teilweisen Beschichten der Außenflachleiter (2) durch Aufbringen eines Kühlkörpers (26) auf der Oberseite (7) des dielektrischen Körpers (3) abgedeckt wird und in der ein Halbleiterchip (14) durch Auflöten oder Aufkleben auf den Kühlkörper (26) angeordnet wird.
DE10142483A 2001-08-31 2001-08-31 Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung Expired - Fee Related DE10142483B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10142483A DE10142483B4 (de) 2001-08-31 2001-08-31 Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung
US10/233,938 US6825549B2 (en) 2001-08-31 2002-09-03 Electronic component with external flat conductors and a method for producing the electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10142483A DE10142483B4 (de) 2001-08-31 2001-08-31 Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10142483A1 DE10142483A1 (de) 2003-04-03
DE10142483B4 true DE10142483B4 (de) 2006-12-14

Family

ID=7697101

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10142483A Expired - Fee Related DE10142483B4 (de) 2001-08-31 2001-08-31 Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (1) US6825549B2 (de)
DE (1) DE10142483B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642638B2 (en) * 2006-12-22 2010-01-05 United Test And Assembly Center Ltd. Inverted lead frame in substrate
US11456227B2 (en) * 2019-12-17 2022-09-27 Nxp Usa, Inc. Topside heatsinking antenna launcher for an integrated circuit package

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0004148A1 (de) * 1978-02-28 1979-09-19 AMP INCORPORATED (a New Jersey corporation) Elektrisches Verbindungsstück zur Montage einer elektronischen Vorrichtung auf ein Substrat
JPS63278359A (ja) * 1987-05-11 1988-11-16 Nec Corp リ−ドフレ−ム
JPS6484625A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier
JPS6484626A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier
US4991001A (en) * 1988-03-31 1991-02-05 Kabushiki Kaisha Toshiba IC packing device with impedance adjusting insulative layer
DE4115421A1 (de) * 1990-05-10 1991-11-28 Hewlett Packard Co System zum verbindungskontaktlosen, automatisierten bandbonden
DE4117761A1 (de) * 1990-06-01 1991-12-05 Toshiba Kawasaki Kk Halbleiteranordnung mit filmtraeger
WO2000003571A1 (de) * 1998-07-10 2000-01-20 Siemens S.A. Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543544A (en) * 1984-01-04 1985-09-24 Motorola, Inc. LCC co-planar lead frame semiconductor IC package
US5142351A (en) 1989-08-31 1992-08-25 Hewlett-Packard Company Via-less two-metal tape-automated bonding system
US6552417B2 (en) * 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JP3859424B2 (ja) * 2000-05-02 2006-12-20 富士通株式会社 集積回路パッケージ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0004148A1 (de) * 1978-02-28 1979-09-19 AMP INCORPORATED (a New Jersey corporation) Elektrisches Verbindungsstück zur Montage einer elektronischen Vorrichtung auf ein Substrat
JPS63278359A (ja) * 1987-05-11 1988-11-16 Nec Corp リ−ドフレ−ム
JPS6484625A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier
JPS6484626A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier
US4991001A (en) * 1988-03-31 1991-02-05 Kabushiki Kaisha Toshiba IC packing device with impedance adjusting insulative layer
DE4115421A1 (de) * 1990-05-10 1991-11-28 Hewlett Packard Co System zum verbindungskontaktlosen, automatisierten bandbonden
DE4117761A1 (de) * 1990-06-01 1991-12-05 Toshiba Kawasaki Kk Halbleiteranordnung mit filmtraeger
WO2000003571A1 (de) * 1998-07-10 2000-01-20 Siemens S.A. Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen

Also Published As

Publication number Publication date
US20030062607A1 (en) 2003-04-03
DE10142483A1 (de) 2003-04-03
US6825549B2 (en) 2004-11-30

Similar Documents

Publication Publication Date Title
DE69935628T2 (de) Hybridmodul
DE102008040900B4 (de) Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur
DE68910215T2 (de) Automatische Bandmontage-Packung hoher Leistung vom Steckerstift-Typ.
DE69525406T2 (de) Halbleiteranordnung mit Metallplatte
DE3814469C2 (de)
DE69322930T2 (de) Modulare Mikrowellen-Anordnungseinheit und ihre Verbindungsstruktur
DE4430047C2 (de) Leistungs-Halbleitermodul mit verbessertem Wärmehaushalt
DE69528335T2 (de) Leiterrahmen mit Stufen, Halbleiterbaulelement und Herstellungsmethode
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102005034011B4 (de) Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102006023123A1 (de) Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung desselben
EP1120831A2 (de) Elektrisches Bauteil mit einer Abschirmeinrichtung
DE102005002707A1 (de) Halbleiterbauteil mit Mikroverbindungselementen und Verfahren zur Herstellung desselben
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE69034095T2 (de) Verfahren zur Herstellung einer mehrschichtigen hybriden Schaltung
DE10048379A1 (de) Elektronische Steuereinheit
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE112016007562B4 (de) Halbleitervorrichtung
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee