-
Die
vorliegende Erfindung betrifft einen integrierten dynamischen Speicher
mit einem Speicherzellenfeld mit Bitleitungen und Wortleitungen
und mit einer Steuerschaltung zur Steuerung eines Speicherzugriffs
auf das Speicherzellenfeld sowie ein Verfahren zum Betrieb eines
integrierten dynamischen Speichers.
-
Integrierte
Speicherchips weisen oftmals synchron betriebene Schaltungsteile
oder Anschlüsse
zu synchron betriebenen externen Baugruppen auf sowie asynchron
betriebene Schaltungsteile, die beispielsweise für einen Datenaustausch miteinander
verbunden sind. Die synchron betriebenen Schaltungsteile sind dabei
taktgesteuert, das heißt
es ist im allgemeinen ein global verfügbares Taktsignal vorhanden, über das
der Betrieb des synchronen Schaltungsteils zeitsynchron gesteuert
wird. Im Gegensatz dazu ist ein asynchron betriebener Schaltungsteil nicht
taktgesteuert. Beispielsweise weist ein Speicherchip eine DRAM-Speicherschaltung
auf, die ein Speicherzellenfeld mit Bitleitungen und Wortleitungen
sowie eine Steuerschaltung zur Steuerung eines Speicherzugriffs
auf das Speicherzellenfeld aufweist. Die Schaltungsteile der DRAM-Speicherschaltung arbeiten
im wesentlichen asynchron.
-
Werden
in einem Datenverarbeitungssystem unterschiedliche Schaltungen eingesetzt,
die synchron zu einem Takt beziehungsweise asynchron arbeiten, so
ist notwendig, daß zwischen
den betreffenden unterschiedlichen Schaltungen definierte Schnittstellen
geschaffen sind. Dafür
werden üblicherweise
taktgesteuerte Registerschaltungen verwendet. Dabei werden Daten
von einer synchronen Schaltung mit beispielsweise der steigenden
Flanke des Taktsignals in einer Eingangsregisterschaltung gespeichert.
Die Daten werden von der Eingangsregi sterschaltung in die betreffende
DRAN-Schaltung übertragen,
die Daten in der DRAN-Schaltung verarbeitet und nach einer asynchronen
Zeitspanne an eine Ausgangsregisterschaltung weitergegeben, in die
die Daten bei der nächsten
steigenden Flanke des Taktsignals übernommen werden. Die Daten
des Ausgangsregisters werden zur Weiterverarbeitung an eine synchrone
Schaltung übertragen.
-
Dabei
können
insbesondere Schwierigkeiten auftreten, wenn die Periodendauer des
Taktsignals variabel ist und mit der Datenverarbeitungsdauer des asynchron
arbeitenden dynamischen Speichers nicht korreliert. Für einen
ordnungsgemäßen Betrieb
des dynamischen Speichers ist es erforderlich, daß die Eingangsdaten
während
der gesamten Bearbeitungszeit des Speichers gleich bleiben, um eine
korrekte Bearbeitung durch den Speicher zu gewährleisten. Um die Eingangsdaten
für mehrere
Takte zu halten, ist beispielsweise ein zusätzliches Register vorzusehen.
-
Ist
in einem solchen Fall beispielsweise festgelegt, daß die synchrone
Schaltung die Daten aus der Ausgangsregisterschaltung des Speichers
erst nach einer festgelegten Anzahl von Takten weiterverarbeitet,
kann dies dazu führen,
daß die
synchrone Schaltung unnötig
lange auf die verarbeiteten Daten des dynamischen Speichers zur
Weiterverarbeitung warten muß (Einführung sogenannter
Wait States). Dies kann vor allem bei veränderbaren Taktfrequenzen der
synchronen Schaltung eintreten und den Datendurchsatz begrenzen.
-
DE 33 33 862 A1 betrifft
eine Datenspeichereinheit einer Datenverarbeitungseinrichtung, bei
der eine Zeitsteuerschaltung zur Erzeugung einer Vielzahl von internen
Zeitsteuersignalen für
die Datenspeichereinheit dient. Die Zeitsteuerschaltung enthält einen
schreibbaren Steuerspeicher, wobei die Zeitsteuersignale während jedes
Taktschlags eines Taktsignals durch den Ausgang des schreibbaren
Steuerspeichers bestimmt sind.
-
Der
Artikel "A Pseudo
Multi-Bank DRAM with Categorized Access Sequence" von Shiratake, S. et al., veröffentlicht
auf den Seiten 127 bis 130 der Druckschrift 1999 Symposium an VLSI
Circuits Digest of Technical Papers, betrifft einen DRAM-Speicher mit mehreren
Speicherzellenfeldern, bei dem die Zykluszeit für einen Wortleitungszugriff
eine Anzahl an Taktperioden umfasst, die einem Mehrfachen der Anzahl
an Speicherzellenfelder entspricht.
-
Die
Aufgabe der vorliegenden Erfindung ist es, einen integrierten dynamischen
Speicher anzugeben, der mit einer taktgesteuerten synchronen Schaltung
kommunizieren kann und bei dem in diesem Fall ein vergleichsweise
hoher Datendurchsatz auch bei variablen Taktfrequenzen ermöglicht ist.
-
Weiterhin
ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Betrieb
eines dynamischen Speichers anzugeben, das in Verbindung mit einer
taktgesteuerten Schaltung einen vergleichsweise hohen Datendurchsatz
auch bei variablen Taktfrequenzen ermöglicht.
-
Die
Aufgabe betreffend den integrierten Speicher wird gelöst durch
einen integrierten dynamischen Speicher der eingangs genannten Art,
bei dem die Steuerschaltung mit einem Anschluß für ein Taktsignal verbunden
ist, bei dem mehrere durch die Steuerschaltung für einen Speicherzugriff auszuführende Einzelaktionen
von der Aktivierung einer der Wortleitungen bis zur Vorladung der
Wortleitungen synchronisiert mit dem Taktsignal gesteuert werden, bei
dem die Steuerschaltung eine programmierbare Einheit aufweist, über die
eine definierte Anzahl an Taktzyklen zwischen wenigstens zwei Einzelaktionen einstellbar
ist und der mehrere getrennte Speicherzellenfelder aufweist, wobei
die Anzahl an Taktzyklen in der programmierbaren Einheit derart
eingestellt ist, daß die
Zykluszeit für
einen Wortleitungszugriff eine Anzahl Taktperioden des Taktsignals
umfaßt,
wobei die Anzahl der Taktperioden der Anzahl der Speicherzellenfelder
entspricht.
-
Die
Aufgabe betreffend das Verfahren wird gelöst durch ein Verfahren zum
Betrieb eines integrierten dynamischen Speichers, der ein Speicherzellenfeld
mit Bitleitungen und Wortleitungen aufweist, bei dem mehrere für einen
Speicherzugriff auszuführende
Einzelaktionen von der Aktivierung einer der Wortleitungen bis zur
Vorladung der Wortleitungen synchronisiert mit einem Taktsignal
gesteuert werden, bei dem zu Beginn ein Wert zur Festlegung einer
definierten Anzahl an Taktzyklen zwischen wenigstens zwei Einzelaktionen
programmiert wird, wobei der Speicher mehrere getrennte Speicherzellenfelder
aufweist und die Programmierung des Werts abhängig von der Anzahl der Speicherzellenfelder
erfolgt.
-
Bei
dem erfindungsgemäßen dynamischen Speicher
ist es ermöglicht,
die Durchführung
eines Speicherzugriffs mit einem Taktsignal, das beispielsweise
von einer mit dem Speicher kommunizierenden synchronen Schaltung
zur Verfügung
gestellt wird, so zu steuern, daß zwischen der synchronen Schaltung
und dem dynamischen Speicher ein hoher Datendurchsatz ermöglicht ist.
Da die für
einen Speicherzugriff auszuführenden
Einzelaktionen von der Aktivierung einer der Wortleitungen bis zur
Vorladung der Wortleitungen synchronisiert mit dem Taktsignal gesteuert
werden, können
sogenannte Wait States insbesondere bei variabler Taktfrequenz vermieden werden.
Da über
die Steuerschaltung beziehungsweise über die programmierbare Einheit
eine definierte Anzahl an Taktzyklen zwischen wenigstens zwei Einzelaktionen
einstellbar ist, kann der Zeitablauf eines Speicherzugriffs an variable
Taktfrequenzen angepaßt
werden.
-
Die
Programmierung des Werts zur Festlegung einer definierten Anzahl
an Taktzyklen erfolgt erfindungsgemäß zu Beginn eines Betriebs
des dynamischen Speichers. Für
den Fall, daß die
Anzahl der Taktperioden für
einen Wortleitungszugriff der An zahl der Speicherzellenfelder entspricht,
ist es ermöglicht,
jeweilige Speicherzugriffe auf jedes der Speicherzellenfelder so
zu steuern, daß innerhalb der
Wortleitungszugriffszeit (sogenannte Row Cycle Time) auf jedes der
Speicherzellenfelder ein Speicherzugriff ausgelöst wird. Beispielsweise werden
die einzelnen Speicherzugriffe auf die einzelnen Speicherzellenfelder
bei jeder Taktperiode des Taktsignals nacheinander ausgelöst. Nachdem
der Speicherzugriff auf das letzte der Speicherzellenfelder ausgelöst wurde,
kann mit der nächsten
Taktperiode ein auszulesendes Datum des als erstes angesprochenen
Speicherzellenfeldes ausgelesen werden. Bei einem derartigen sogenannten
Multi-Bank-System ist daher eine optimale Nutzung eines Datenbusses
ermöglicht.
Die Anzahl der Taktzyklen bei einem sogenannten Random Access des
dynamischen Speichers wird auf die Anzahl der im Speicher vorhandenen
Speicherzellenfelder, beispielsweise in Form von Speicherbänken, angepaßt.
-
In
einer Ausführungsform
der Erfindung ist die Anzahl an Taktzyklen in der programmierbaren Einheit
derart eingestellt, daß die
Zykluszeit für
einen Wortleitungszugriff einem ganzzahligen Vielfachen der Taktperiode
des Taktsignals entspricht. Damit ist ein Speicherzugriff beziehungsweise
die Zykluszeit optimal an die Taktfrequenz angepaßt, so daß ein hoher
Datendurchsatz erzielbar ist.
-
Weitere
vorteilhafte Aus- und Weiterbildungen sind in Unteransprüchen angegeben.
-
Die
Erfindung wird im folgenden anhand der in der Zeichnung dargestellten
Figuren, die Ausführungsbeispiele
der Erfindung darstellen, näher
erläutert.
Es zeigen
-
1 und 2 Ausführungsformen
eines erfindungsgemäßen integrierten
dynamischen Speichers,
-
3 ein
Signaldiagramm für
einen Speicherzugriff bei einem Speicher gemäß 2.
-
1 zeigt
einen integrierten dynamischen Speicher 1, der ein Speicherzellenfeld 2 aufweist. Dieses
enthält
in einer matrixförmigen
Anordnung Bitleitungen BL und Wortleitungen WL, in deren Kreuzungspunkten
Speicherzellen MC angeordnet sind. Die Speicherzellen MC des hier
gezeigten Speichers beinhalten jeweils einen nicht dargestellten Auswahltransistor
und einen Speicherkondensator. Dabei sind Steuereingänge der
Auswahltransistoren mit einer der Wortleitungen WL verbunden, während ein
Hauptstrompfad der Auswahltransistoren zwischen dem Speicherkondensator
der jeweiligen Speicherzelle MC und einer der Bitleitungen BL angeordnet
ist. Die Speicherzellen MC sind jeweils über ein Adreßsignal
ADR1 adressierbar.
-
Der
dynamische Speicher 1 weist außerdem eine Steuerschaltung 4 zur
Steuerung eines Speicherzugriffs auf das Speicherzellenfeld 2 auf.
Die Steuerschaltung 4 ist mit einem Anschluß für ein Taktsignal
CK1 verbunden, das beispielsweise von einer angeschlossenen synchronen
taktgesteuerten Schaltung zur Verfügung gestellt wird. Die Steuerschaltung 4 weist
eine programmierbare Einheit 3 auf, über die eine definierte Anzahl
an Taktzyklen zwischen wenigstens zwei Einzelaktionen, die bei einem
Speicherzugriff auszuführen
sind, einstellbar ist. Die Steuerschaltung 4 wird für einen
Speicherzellenzugriff von Steuersignalen S1 angesteuert. Diese zeigen
beispielsweise einen Beginn und die Art (Lesen, Schreiben) eines
Speicherzugriffs an.
-
Die
Steuerschaltung 4 ist derart ausgeführt, daß mehrere für den Speicherzugriff auszuführende Einzelaktionen
von der Aktivierung einer der Wortleitungen WL bis zur Vorladung
der Wortleitungen WL synchronisiert mit dem Taktsignal CK1 gesteuert
werden. Beispielsweise wird bei einer ersten Taktflanke die betreffende
Wortleitung WL aktiviert, bei einer weiteren Taktflanke ein lokaler
Leseverstärker
aktiviert, bei einer darauffolgenden Taktflanke eine Spaltenadresse übertragen
und, nach weiteren notwendigen auszuführenden Einzelaktionen, bei
einer der darauffolgenden Taktflanken die Vorladung der Wortleitungen
vorgenommen.
-
Erfindungsgemäß wird zu
Beginn des Betriebs des dynamischen Speichers ein Wert zu Festlegung
einer definierten Anzahl an Taktzyklen zwischen wenigstens zwei
Einzelaktionen programmiert. Dadurch ist es ermöglicht, einen Speicherzugriff
bei variablen Taktfrequenzen des Taktsignals CK1 entsprechend an
die neuen Gegebenheiten anzupassen. Beispielsweise wird die programmierbare
Einheit 3 derart programmiert, daß bei Erhöhung der Taktfrequenz des Taktsignals
CK1 die Anzahl an Taktzyklen zwischen zwei Einzelaktionen entsprechend
erhöht
wird. Am Ende eines Speicherzugriffs werden die Daten in Form von
Datensignalen DQ1 aus dem Speicherzellenfeld 2 ausgelesen.
-
Diese
werden auf einen Datenbus DB1 übertragen,
der aufgrund der synchronisierten Zugriffssteuerung auf den dynamischen
Speicher optimal genutzt werden kann.
-
In 2 ist
eine weitere Ausführungsform
eines dynamischen Speichers 10 dargestellt, der mehrere
Speicherzellenfelder in Form von Speicherbänken B0 bis B7 aufweist. Der
Speicher 10 weist eine Steuerschaltung 5 auf,
die ähnlich
zum Speicher gemäß 1 eine
programmierbare Einheit 6 aufweist. Die Steuerschaltung 5 generiert
aus den Steuersignalen S2 die Signale CS, A und BA. Ein Speicherzugriff
wird anhand des Taktsignals CK2 und des Adreßsignals ADR2 gesteuert. Aus
dem Speicher werden die Datensignale DQ2 ausgelesen und auf einen
Datenbus DB2 ausgegeben.
-
In 3 ist
ein Signaldiagramm für
einen beispielhaften Speicherzugriff auf die Speicherbänke B0 bis
B7 des Speichers 10 gemäß 2 gezeigt. Mit
jeder neuen Taktperiode des Taktsignals CK2 werden das Steuersignal
/CS, das Adreßsignal
A (mit einer Breite von 19 Bit) und die Bankadresse BA (mit einer
Breite von 3 Bit) jeweils für
die Speicherbänke B0
bis B7 nacheinander übertragen.
Die Zykluszeit tRC (Row Cycle Time) für einen Wortleitungszugriff umfaßt die Anzahl
von 8 Taktperioden. Das heißt,
die Anzahl der Taktperioden entspricht der Anzahl der Speicherbänke B0 bis
B7. Innerhalb der sechsten Taktperiode werden für die Speicherbank B0 die Daten
DQ2 ausgelesen. Der Zugriffszyklus für die Speicherbank B0 ist mit
Ende der Zeit tRC mit Vorladung der entsprechenden Wortleitungen
abgeschlossen.
-
Die
Row Cycle Time tRC setzt sich zusammen aus der Zeit tRAC (Row Access
Time; Wortleitungen werden aktiviert) und der Zeit tRP (Row Precharge
Time; Wortleitungen werden vorgeladen). Diese Zeiten entsprechen
jeweils einem ganzzahligen Vielfachen der Taktperiode des Taktsignals
CK2.
-
Für den Fall,
daß sich
die Taktfrequenz des Taktsignals CK2 ändert, können die Zeiten tRAC und tRP über eine
entsprechende Programmierung der Anzahl der Taktzyklen entsprechend
mit dem Taktsignal CK2 synchronisiert werden. Bei einer Erhöhung der
Taktfrequenz des Taktsignals CK2 können die Zeiten tRAC und tRP
so programmiert werden, daß sie
mehr Taktperioden als in 3 dargestellt umfassen. Da in
dem vorliegenden Beispiel die Anzahl der Taktperioden des Taktsignals
CK2 für
die Zeit tRC genau der Anzahl der Speicherbänke entspricht, kann am Datenbus
DB2 gemäß 2 ein
kontinuierlicher Datenstrom mit hohem Datendurchsatz übertragen werden.
-
- 1
- Speicher
- 2
- Speicherzellenfeld
- 3
- programmierbare
Einheit
- 4
- Steuerschaltung
- 5
- Steuerschaltung
- 6
- programmierbare
Einheit
- 10
- Speicher
- MC
- Speicherzellen
- BL
- Bitleitungen
- WL
- Wortleitungen
- S1,
S2
- Steuersignale
- CK1,
CK2
- Taktsignal
- ADR1,
ADR2
- Adreßsignal
- DQ1,
DQ2
- Datensignal
- DB1,
DB2
- Datenbus
- CS
- Steuersignal
- A
- Adreßsignal
- BA
- Bankadresse
- B0
bis B7
- Speicherbank
- tRAC,
tRP, tRC
- Zeit