DE10111989C2 - Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung, wobei eine Verringerung plasmainduzierter Aufladung eintritt - Google Patents

Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung, wobei eine Verringerung plasmainduzierter Aufladung eintritt

Info

Publication number
DE10111989C2
DE10111989C2 DE10111989A DE10111989A DE10111989C2 DE 10111989 C2 DE10111989 C2 DE 10111989C2 DE 10111989 A DE10111989 A DE 10111989A DE 10111989 A DE10111989 A DE 10111989A DE 10111989 C2 DE10111989 C2 DE 10111989C2
Authority
DE
Germany
Prior art keywords
layer
insulating layer
plasma
auxiliary
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10111989A
Other languages
English (en)
Other versions
DE10111989A1 (de
Inventor
Jakob Kriz
Achim Gratz
Veronika Polei
Irene Sperl
Thomas Ruder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10111989A priority Critical patent/DE10111989C2/de
Publication of DE10111989A1 publication Critical patent/DE10111989A1/de
Application granted granted Critical
Publication of DE10111989C2 publication Critical patent/DE10111989C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung, wo­ bei eine Verringerung plasmainduzierter Aufladung eintritt, und insbesondere auf ein Verfahren zur Herstellung von An­ schlussbereichen in einer Halbleiterschaltung mit nichtflüch­ tigen Speicherzellen.
In der Halbleiterfertigung werden Bauelemente wie beispiels­ weise Transistoren oder nichtflüchtige Halbleiterspeicherzel­ len (EEPROM, EPROM, . . .) auf einem Wafer bzw. einem Halblei­ tersubstrat ausgebildet, welches üblicherweise aus Silizium besteht. Eine Vielzahl von Schichten werden daraufhin auf dem Halbleitersubstrat abgeschieden und durch selektives Entfer­ nen strukturiert, wodurch gewünschte Bauelemente realisiert werden.
Zum Entfernen bzw. Strukturieren der verschiedenen Schichten in diesem Schichtstapel werden üblicherweise auch hochdichte Plasma-Ätzverfahren verwendet, da diese vorteilhafterweise verbesserte Ätzraten und eine äußerst hohe Genauigkeit auf­ weisen. Nachteilig bei derartigen plasma-aktivierten Struktu­ rierungsprozessen ist jedoch die Tatsache, dass kritische Schaltelemente bzw. Bauelemente geschädigt werden können. Dieses allgemein bekannte Phänomen wird als plasmainduzierte Aufladung bzw. sogenanntes "plasma induced charging" bezeich­ net.
Neben dünnen Gate-Oxiden sind insbesondere nichtflüchtige Speicherzellen wie z. B. EPROM, EEPROM usw. besonders anfällig gegen derartige Aufladungs-Einflüsse. Bei Versuchen konnte nachgewiesen werden, dass insbesondere der sogenannte plas­ maunterstützte TV-Ätz-Standardprozess (terminal via) zum Aus­ bilden der Anschlussbereiche (bond pads) bzw. der dazugehöri­ gen Öffnungen bzw. Vias zu hohen Aufladungen insbesondere in nichtflüchtigen Speicherzellen führt und eine Verschlechte­ rung der Ladungshalteeigenschaften zur Folge hat. Die verrin­ gerten Ladungshalteeigenschaften ergeben sich insbesondere auf Grund des sogenannten "silc" (stress induced leakage cur­ rent). Da jedoch die Qualität der elektrischen Eigenschaften von Bauelementen und insbesondere die Ladungshalteeigenschaf­ ten von nichtflüchtigen Speicherzellen einen wesentlichen Einfluss auf die Vermarktung von jeweiligen Halbleiterschal­ tungen haben, müssen derartige Phänomene möglichst verhindert werden.
Üblicherweise wurde diese plasmainduzierte Aufladung vernach­ lässigt, wobei davon ausgegangen wurde, dass beispielsweise die Schutzschaltungen an den Anschlussbereichen bzw. "bond pads" eine Beeinflussung empfindlicher Strukturen unterbin­ den.
Aus der Druckschrift US 5,883,001 ist ein Verfahren zur Strukturierung einer Passivierungsschicht bekannt, bei dem zur Verringerung einer plasmainduzierten Aufladung zunächst ein Nassätzverfahren und abschließend ein zweistufiges Tro­ ckenätzverfahren angewendet wird.
Aus der Druckschrift WO 98/27581 ist ferner ein Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung be­ kannt, wobei eine Verringerung plasmainduzierter Aufladung eintritt. In einem ersten Verfahrensschritt wird hierbei ein sogenanntes hochdichtes Plasma zum Entfernen jeweiliger Schichten verwendet, während in einem nachfolgenden Reini­ gungsätzprozess ein Plasma mit geringer Dichte zum Entfernen der restlichen Schicht verwendet wird. Auf diese Weise kann ein üblicherweise auftretender Stromfluss, der zu Zerstörun­ gen von beispielsweise Gate-Oxiden führen kann, wesentlich verringert werden.
Insbesondere im Bereich der nichtflüchtigen Halbleiterspei­ cherschaltungen bzw. Schaltungen mit sehr empfindlichen Strukturen ist dieses Verfahren jedoch nicht ausreichend.
Der Erfindung liegt daher die Aufgabe zu Grunde, ein Verfah­ ren zur Herstellung von Strukturen in einer Halbleiterschal­ tung zu schaffen, wobei eine weitergehende Verringerung plas­ mainduzierter Aufladung eintritt und man verbesserte elektri­ sche Eigenschaften jeweiliger Bauelemente erhält.
Erfindungsgemäß wird diese Aufgabe durch die Maßnahmen des Patentanspruchs 1 gelöst.
Insbesondere durch die Verwendung einer neuen Ätzsequenz be­ stehend aus einem plasmaunterstützten trockenchemischen Ent­ fernen, einem anschließenden ersten nasschemischen Entfernen und einem weiteren abschließendem zweiten nasschemischen Ent­ fernen kann insbesondere bei der Herstellung von Anschlussbe­ reichen für nichtflüchtige Halbleiterspeicherzellen eine we­ sentliche Verringerung der schädlichen plasmainduzierten Auf­ ladung realisiert werden.
Vorzugsweise wird das plasmaunterstützte trockenchemische Ät­ zen für eine vorbestimmte Zeit bis zu einer Mindestdicke durchgeführt. In gleicher Weise kann jedoch auch eine Mehr­ schichtstruktur als Isolierschicht verwendet werden, wobei eine Endpunkterkennung zur Realisierung der Mindestdicke mit­ tels einer der Schichten durchgeführt wird.
Alternativ kann bei der Mehrschichtstruktur auch eine Reali­ sierung der Mindestdicke durch geeignete Auswahl einer Selek­ tivität eines Ätzmittels zu einer der Schichten durchgeführt werden, wodurch sich eine Ätzstoppschicht ergibt. Eine zur Verhinderung eines Entladestroms notwendige Mindestdicke der Isolierschicht kann somit für jeweilige Standardprozesse be­ sonders einfach und kostengünstig hergestellt werden.
Für das zweite nasschemische Entfernen der Hilfsschicht wird vorzugsweise eine heiße wässrige Lösung mit hoher Konzentra­ tion von Wasserstoffsuperoxid verwendet, wodurch nicht nur eine zuverlässige Entfernung der Hilfsschicht erfolgt, son­ dern darüber hinaus ein signifikanter Abtrag der darunter liegenden elektrisch leitenden Schicht durchgeführt wird, der insbesondere bei der Herstellung von Anschlussbereichen bzw. sogenannten "bond pads" eine verbesserte Haftfähigkeit für die Anschluss- bzw. Bonddrähte ermöglicht.
In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung bezeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnung näher beschrieben.
Es zeigen:
Fig. 1A bis 1C vereinfachte Schnittansichten zur Veran­ schaulichung wesentlicher Verfahrensschritte gemäß einem ers­ ten Ausführungsbeispiel; und
Fig. 2A bis 2C vereinfachte Schnittansichten zur Veran­ schaulichung wesentlicher Verfahrensschritte gemäß einem zweiten Ausführungsbeispiel.
Erstes Ausführungsbeispiel
Fig. 1A bis 1C zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte zur Verrin­ gerung plasmainduzierter Aufladung bei der Herstellung eines Anschlussbereichs BP in einer Halbleiterschaltung.
Gemäß Fig. 1A befindet sich auf einem Trägermaterial 1, wel­ ches vorzugsweise ein Silizium-Halbleitersubstrat aufweist, eine elektrisch leitende Schicht 2, eine Hilfsschicht 3, eine Isolierschicht 4 und eine Maskenschicht 5.
An Stelle eines Si-Substrats kann für das Trägermaterial 1 auch ein anderes Material und insbesondere ein weiterer Schichtstapel verwendet werden. Die elektrisch leitende Schicht 2 besteht gemäß Fig. 1A beispielsweise aus einer ca. 600 nm dicken Aluminiumschicht und stellt z. B. eine Verdrah­ tungsschicht für einen auszubildenden Anschlussbereich bzw. ein sogenanntes "bond pad" BP dar. Derartige Anschlussberei­ che besitzen eine Größe von ca. 100 × 100 Mikrometern und sind bei Verwendung von Plasma-Ätzprozessen besonders emp­ findlich für eine plasmainduzierte Aufladung. Selbstverständ­ lich können für die elektrisch leitende Schicht 2 auch andere Materialien, insbesondere jedoch metallische Materialien ver­ wendet werden.
An der Oberfläche der elektrisch leitenden Schicht 2 befindet sich üblicherweise eine Hilfsschicht 3, die beispielsweise als Anti-Reflexionsschicht zur Verbesserung eines fotolitho­ grafischen Prozesses verwendet wird. Die Hilfsschicht 3 kann jedoch auch als Barrierenschicht zur Realisierung einer Dif­ fusionsbarriere zu anderen Schichten bzw. Halbleiterbereichen eingesetzt werden. Schließlich kann die Hilfsschicht 3 auch als Elektromigrationsschicht ausgebildet werden, wodurch ins­ besondere bei sehr hohen Stromdichten auftretende sogenannte Elektromigrationen mit ihrem dazugehörigen Materialtransport verhindert werden können.
Insbesondere bei Verwendung einer TiN-Schicht als derartige Hilfsschicht 3 erhält man eine elektrisch leitende Elektro­ migrationsschicht, die auch bei sehr hohen Stromdichten das Auftreten von Unterbrechungen bzw. Kurzschlüssen von Leiter­ bahnen zuverlässig verhindert und darüber hinaus als Anti­ reflexions- und Diffusionsbarrierenschicht verwendet werden kann. Nachteilig ist jedoch bei Verwendung einer derartigen TiN-Schicht als Hilfsschicht 3 die außerordentlich hohe Re­ sistenz gegenüber Ätzprozessen und insbesondere plasmaun­ terstützten Trockenätzprozessen, wodurch sich lange Ätzzeiten ergeben. Die TiN-Schicht 3 besitzt üblicherweise eine Dicke von ca. 50 nm.
Die Isolierschicht 4 besteht beispielsweise aus einer mindes­ tens 700 nm dicken Silanoxid-, Oxinitrid- (SixOyNz), oder Nit­ ridschicht (Si3N4). Bei Verwendung alternativer Substratmate­ rialien können selbstverständlich auch entsprechend andere Isolierschichten verwendet werden. Die Isolierschicht 4 wird auch als letzte Passivierungsschicht bzw. sogenannte final passivation (FP) bezeichnet.
Zur Strukturierung des Schichtstapels wird gemäß Fig. 1A ei­ ne Lackmaske als Maskenschicht 5 ausgebildet und fotolitho­ grafisch strukturiert. Anschließend wird unter Verwendung der strukturierten Maskenschicht 5 mittels eines plasmaunter­ stützten Trockenätzprozesses an den nicht mit Lack bedeckten Stellen bis zu einer Mindestdicke Dmin die Isolierschicht 4 vorzugsweise anisotrop entfernt.
Die verbleibende bzw. restliche Isolierschicht R der Isolier­ schicht 4 besitzt hierbei eine Mindestdicke von beispielswei­ se Dmin = 40 nm. Damit eine Schädigung insbesondere von emp­ findlichen Bauelementen bzw. Strukturen durch das Plasma aus­ geschlossen werden kann, darf diese Mindestdicke Dmin der restlichen Isolierschicht R nicht unterschritten werden. An­ derenfalls würde beispielsweise bei nichtflüchtigen Halblei­ terspeicherzellen durch eine derartige Aufladung ein stress­ induzierter Leckstrom (SILC, stress induced leakage current) insbesondere im Bereich der Tunneloxide auftreten, der die Ladungshalteeigenschaften derartiger Speicherzellen wesent­ lich beeinträchtigen würde.
Andererseits muss für einen nachfolgenden ersten Nassätz­ schritt eine maximale Dicke sowie eine Dickenschwankung be­ grenzt werden, da nur eine geringe Selektivität des nachfol­ genden ersten Nassätzprozesses zu erreichen ist. Gemäß Fig. 1A wird diese Mindestdicke Dmin durch einen plasmaunterstütz­ ten Trockenätzprozess realisiert, der für eine vorbestimmte Zeit durchgeführt wird, wobei eine jeweilige Ätzrate der Iso­ lierschicht 4 in Betracht gezogen werden.
Gemäß Fig. 1B wird in einem nachfolgenden ersten Nassätzpro­ zess die restliche Isolierschicht R nasschemisch bis zu der Hilfsschicht 3 wiederum unter Verwendung der Maskenschicht 5 entfernt. Vorzugsweise wird hierbei ein HF-haltiges Ätzmittel verwendet und insbesondere mittels einer HFEG-Lösung, die mit Ethylenglykol gepuffert ist, bis auf die TiN-Hilfsschicht 3 geätzt. Die TiN-Schicht 3 ist in dieser Ätzchemie etwa 10 Mi­ nuten beständig, woraus sich eine maximal zulässige Dicken­ schwankung bei vorgegebener Überätzzeit bestimmen lässt.
Gemäß Fig. 1C wird in einem nachfolgenden Verfahrensschritt zunächst die Maskenschicht 5 entfernt, wobei vorzugsweise ein Lackstrippen der Fotoresist-Maske 5 erfolgt. Anschließend er­ folgt ein zweites nasschemisches Entfernen der Hilfsschicht 3 bzw. der TiN-Schicht unter Verwendung der Isolierschicht 4 als Hartmaske. Vorzugsweise wird die Hilfsschicht 3 durch ei­ ne heiße, wässrige Lösung mit hoher Konzentration von Wasser­ stoffsuperoxid entfernt, wodurch nicht nur die Hilfsschicht bzw. TiN-Schicht zuverlässig entfernt werden kann, sondern darüber hinaus ein signifikanter Abtrag der darunter liegen­ den elektrisch leitenden Schicht 2 erfolgt, die vorzugsweise aus Aluminium besteht.
Auf diese Weise erhält man einen Anschlussbereich bzw. ein "bond pad" BP, welches eine besonders hohe Oberflächenquali­ tät aufweist und somit ein Bonden mit verbesserter Haftfähig­ keit ermöglicht. Ferner sind empfindliche Strukturen bzw. Bauelemente wie z. B. Gate-Oxide von Transistoren oder Tunnel- Oxide von nichtflüchtigen Speicherzellen zuverlässig vor ei­ ner Beschädigung auf Grund von plasmainduzierter Aufladung geschützt, da bei der eigentlichen Kontaktierung keine plas­ maunterstützten Ätzprozesse durchgeführt werden
Zweites Ausführungsbeispiel
Fig. 2A bis 2C zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte gemäß einem zweiten Ausführungsbeispiel, wobei gleiche Bezugszeichen gleiche oder entsprechende Schichten bezeichnen und auf eine detaillierte Beschreibung nachfolgend verzichtet wird.
Gemäß Fig. 2A besteht der zu ätzende Schichtstapel wiederum aus einem Trägermaterial 1, einer elektrisch leitenden Schicht 2, einer Hilfsschicht 3, einer Isolierschicht 4 und einer Maskenschicht 5, wobei jedoch nunmehr die Isolier­ schicht 4 als eine Mehrschichtstruktur mit einer ersten Iso­ lierschicht 4a und einer zweiten Isolierschicht 4b ausgebil­ det wird. Vorzugsweise besteht die erste Isolierschicht 4a aus einer Oxidschicht (SiO2) mit einer Dicke von ca. 20 bis 50 nm und die zweite Isolierschicht 4b aus einer Oxinitrid­ schicht (SixOyNz) und/oder einer Nitridschicht (Si3N4) mit ei­ ner Dicke von ca. 700 bis 1500 nm. Grundsätzlich kann jedoch auch eine andere Mehrschichtstruktur mit einer Vielzahl von Isolierschichten als letzte Passivierungsschicht bzw. final passivation (FP) verwendet werden.
Gemäß Fig. 2A wird wiederum unter Verwendung der Masken­ schicht 5 ein plasmaunterstütztes Trockenätzverfahren zum Entfernen der Isolierschicht 4 bis zu einer Mindestdicke Dmin durchgeführt, wobei durch die Steuerung des Verhältnisses zwischen Oxid und Nitrid (Oxinitrid) bzw. des Verhältnisses zwischen der ersten und zweiten Isolierschicht 4a und 4b wäh­ rend einer vorhergehenden Abscheidung ein geeignetes End­ punktsignal für die Ätzung gewonnen werden kann. Genauer ge­ sagt wird hierbei die Mindestdicke Dmin über die erste Iso­ lierschicht 4a festgelegt, wobei bei Erreichen dieser ersten Isolierschicht während des Plasma-Ätzverfahrens die frei ge­ setzten Stoffe erfasst und zum Beenden des Ätzverfahrens ver­ wendet werden können. Gleichzeitig kann durch die Steuerung des Verhältnisses zwischen der ersten und zweiten Isolier­ schicht eine Verringerung der Dickenschwankungen durch jewei­ lige Ätzratenselektivitäten erreicht werden, wodurch man eine präzise Strukturierung erhält.
Alternativ zur vorstehend beschriebenen Endpunkterkennung zur Realisierung der Mindestdicke Dmin kann die erste Isolier­ schicht 4a auch als Ätzstoppschicht verwendet werden, wobei durch geeignete Auswahl einer Selektivität des Ätzmittels im plasmaunterstützten Ätzverfahren wiederum eine Mindestdicke Dmin der restlichen Isolierschicht R hochgenau eingestellt werden kann und somit eine Schädigung von empfindlichen Strukturen in der Halbleiterschaltung auf Grund von plasmain­ duzierter Aufladung zuverlässig verhindert wird.
Gemäß Fig. 2b wird wie beim ersten Ausführungsbeispiel wie­ derum mittels eines ersten nasschemischen Verfahrens die restliche Isolierschicht R bzw. die Reste der ersten Isolier­ schicht 4a nasschemisch entfernt und die Hilfsschicht 3 frei­ gelegt. Die Nasschemie wird dabei so eingestellt, dass die Ätzraten für die verschiedenen Oxid-, Oxinitrid- und/oder Nitridverhältnisse in etwa gleich groß sind, wodurch man eine präzise Strukturierung erhält. Wiederum ist die TiN-Schicht 3 in dieser Ätzchemie etwa 10 Minuten beständig, woraus sich die maximal zulässigen Dickenschwankungen bei vorgegebener Überätzzeit bestimmen lassen. Auf Grund der verwendeten Mehr­ fachstruktur kann daher insbesondere eine erhöhte Genauigkeit bei der Realisierung der Mindestdicke Dmin erreicht werden und der Prozess an einen jeweiligen Standardprozess angepasst werden.
Gemäß Fig. 2C wird in gleicher Weise wie beim ersten Ausfüh­ rungsbeispiel gemäß Fig. 1C nach Entfernen der Maskenschicht 5 wiederum ein zweites nasschemisches Entfernen der Hilfs­ schicht 3 unter Verwendung der ersten und zweiten Isolier­ schichten 4a und 4b als Maske durchgeführt, wobei wiederum vorzugsweise eine heiße wässrige Lösung mit hoher Konzentra­ tion von Wasserstoffsuperoxid verwendet wird. Wiederum erhält man nicht nur eine vollständige Entfernung der für das Bonden störenden Hilfsschicht 3, sondern auch einen signifikanten Abtrag der elektrisch leitenden Al-Schicht 2, wodurch man ei­ ne verbesserte Haftfähigkeit für die Anschlussbereiche BP in der Halbleiterschaltung erhält.
Bezugszeichenliste
1
Trägermaterial
2
elektrisch leitende Schicht
3
Hilfsschicht
4
Isolierschicht
4
a erste Isolierschicht
4
b zweite Isolierschicht
5
Maskenschicht
Dmin Mindestdicke
R restliche Isolierschicht
BP Anschlussbereich

Claims (15)

1. Verfahren zur Herstellung von Strukturen in einer Halb­ leiterschaltung, wobei eine Verringerung plasmainduzierter Aufladung eintritt, mit
einem Trägermaterial (1),
einer auf dem Trägermaterial ausgebildeten elektrisch leiten­ den Schicht (2),
einer auf der elektrisch leitenden Schicht ausgebildeten Hilfsschicht (3),
einer auf der Hilfsschicht ausgebildeten Isolierschicht (4) und
einer auf der Isolierschicht ausgebildeten Maskenschicht (5) mit den Schritten:
  • a) plasmaunterstütztes trockenchemisches Entfernen der Iso­ lierschicht (4) bis zu einer Mindestdicke (Dmin) unter Ver­ wendung der Maskenschicht (5)
  • b) erstes nasschemisches Entfernen der restlichen Isolier­ schicht (R) bis zur Hilfsschicht (3) unter Verwendung der Maskenschicht (5)
  • c) Entfernen der Maskenschicht (5); und
  • d) zweites nasschemisches Entfernen der Hilfsschicht (3) unter Verwendung der Isolierschicht (4) als Maske.
2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass in Schritt a) eine vorbestimmte Zeit für das Entfernen zur Realisierung der Mindestdicke (Dmin) eingestellt ist.
3. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass die Iso­ lierschicht (4) zumindest eine erste Isolierschicht (4a), die auf der Hilfsschicht (3) ausgebildet ist, und eine weitere Isolierschicht (4b), die auf der ersten Isolier­ schicht (4a) ausgebildet ist, aufweist und in Schritt a) eine Endpunkterkennung zur Realisierung der Mindestdicke (Dmin) mittels der ersten Isolierschicht (4a) durchgeführt wird.
4. Verfahren nach Patentanspruch 1 oder 3, dadurch gekennzeichnet, dass die Iso­ lierschicht (4) zumindest eine erste Isolierschicht (4a), die auf der Hilfsschicht (3) ausgebildet ist, und eine weitere Isolierschicht (4b), die auf der ersten Isolier­ schicht (4a) ausgebildet ist, aufweist und in Schritt a) eine Realisierung der Mindestdicke (Dmin) durch Auswahl einer geeigneten Selektivität eines Ätzmittels zur ersten Isolierschicht (4a) erfolgt.
5. Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass in Schritt b) ein HF-haltiges Ätzmittel verwendet wird.
6. Verfahren nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass in Schritt b) eine mit Ethylenglykol gepufferte HFEG-Lösung als Ätzmit­ tel verwendet wird.
7. Verfahren nach einem der Patentansprüche 1 bis 6, dadurch gekennzeichnet, dass die Iso­ lierschicht (4) eine Oxidschicht als erste Isolierschicht (4a) und eine Oxinitrid- oder Nitridschicht als weitere Iso­ lierschicht (4b) aufweist.
8. Verfahren nach einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, dass in Schritt c) ein Lackstrippen durchgeführt wird.
9. Verfahren nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass in Schritt d) eine heiße, wässrige Lösung mit hoher Konzentration von Wasserstoffsuperoxid verwendet wird.
10. Verfahren nach einem der Patentansprüche 1 bis 9, dadurch gekennzeichnet, dass in Schritt d) eine Antireflexions-, Diffusionsbarrieren- und/oder Elekt­ romigrationsschicht (3) entfernt wird.
11. Verfahren nach einem der Patentansprüche 1 bis 10, dadurch gekennzeichnet, dass in Schritt d) eine TiN-Schicht (3) entfernt wird.
12. Verfahren nach einem der Patentansprüche 1 bis 11, dadurch gekennzeichnet, dass in Schritt d) ferner ein teilweises Entfernen der elektrisch leitenden Schicht (2) erfolgt.
13. Verfahren nach einem der Patentansprüche 1 bis 12, dadurch gekennzeichnet, dass als elekt­ risch leitende Schicht (2) eine Al-Schicht verwendet wird.
14. Verfahren nach einem der Patentansprüche 1 bis 13, dadurch gekennzeichnet, dass die Iso­ lierschicht (4) eine letzte Passivierungsschicht darstellt.
15. Verfahren nach einem der Patentansprüche 1 bis 14, dadurch gekennzeichnet, dass die herge­ stellten Strukturen Anschlussbereiche (BP) der Halbleiter­ schaltung darstellen.
DE10111989A 2001-03-13 2001-03-13 Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung, wobei eine Verringerung plasmainduzierter Aufladung eintritt Expired - Fee Related DE10111989C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10111989A DE10111989C2 (de) 2001-03-13 2001-03-13 Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung, wobei eine Verringerung plasmainduzierter Aufladung eintritt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10111989A DE10111989C2 (de) 2001-03-13 2001-03-13 Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung, wobei eine Verringerung plasmainduzierter Aufladung eintritt

Publications (2)

Publication Number Publication Date
DE10111989A1 DE10111989A1 (de) 2002-10-02
DE10111989C2 true DE10111989C2 (de) 2003-11-06

Family

ID=7677247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10111989A Expired - Fee Related DE10111989C2 (de) 2001-03-13 2001-03-13 Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung, wobei eine Verringerung plasmainduzierter Aufladung eintritt

Country Status (1)

Country Link
DE (1) DE10111989C2 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998027581A1 (en) * 1996-12-18 1998-06-25 Lam Research Corporation Methods for reducing plasma-induced charging damage
US5883001A (en) * 1994-11-07 1999-03-16 Macronix International Co., Ltd. Integrated circuit passivation process and structure
EP1069604A2 (de) * 1999-07-15 2001-01-17 SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung AG Verfahren zum Ätzen von Schichten auf einem Halbleitersubstrat

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883001A (en) * 1994-11-07 1999-03-16 Macronix International Co., Ltd. Integrated circuit passivation process and structure
WO1998027581A1 (en) * 1996-12-18 1998-06-25 Lam Research Corporation Methods for reducing plasma-induced charging damage
EP1069604A2 (de) * 1999-07-15 2001-01-17 SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung AG Verfahren zum Ätzen von Schichten auf einem Halbleitersubstrat

Also Published As

Publication number Publication date
DE10111989A1 (de) 2002-10-02

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
US4172004A (en) Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
DE10218155B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE69838202T2 (de) Endpunktfühlung und Apparat
EP1099251A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE19860780A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE102005035772A1 (de) Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
DE102008049775A1 (de) Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE102014118991A1 (de) Verbindungsstruktur für Halbleitervorrichtungen
DE69819023T2 (de) Methode, eine leitende schicht zu ätzen
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10224167A1 (de) Ein Halbleiterelement mit einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration und ein Verfahren zur Herstellung desselben
US6008121A (en) Etching high aspect contact holes in solid state devices
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
EP1584103B1 (de) Zweistufiges ätzverfahren zum herstellen einer integrierten schaltungsanordnung, insbesondere mit kondensatoranordnung
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
EP1212794A2 (de) Verfahren zur herstellung einer integrierten schaltung mit mindestens einer metallisierungsebene

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee