DE10109486B4 - Integrierter DRAM-Speicherbaustein - Google Patents
Integrierter DRAM-Speicherbaustein Download PDFInfo
- Publication number
- DE10109486B4 DE10109486B4 DE10109486A DE10109486A DE10109486B4 DE 10109486 B4 DE10109486 B4 DE 10109486B4 DE 10109486 A DE10109486 A DE 10109486A DE 10109486 A DE10109486 A DE 10109486A DE 10109486 B4 DE10109486 B4 DE 10109486B4
- Authority
- DE
- Germany
- Prior art keywords
- signal
- ncs
- amplification transistors
- transistor
- nset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims abstract description 37
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 230000008054 signal transmission Effects 0.000 claims description 4
- 230000006399 behavior Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000019491 signal transduction Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
Integrierter
DRAM-Speicherbaustein mit Leseverstärkern, die jeweils aus nebeneinander
liegenden Transistorreihen gebildet sind und Verstärkungstransistoren
(N1, N2) zur Bitleitungssignalverstärkung und Signalleitungsbahnen
(11, 21) zum Zuführen
von Ansteuersignalen (NCS, NSET) zu den Verstärkungstransistoren aufweisen,
wobei die Verstärkungstransistoren
(N1, N2) der Leseverstärker
strukturell identisch sind und einander paarweise in nebeneinander
angeordneten Transistorreihen (10, 20) der Leseverstärker gegenüber liegen,
und wobei die den Leseverstärkern
zugeordneten Signalleitungsbahnen (11, 21) parallel zu den Transistorreihen
(10, 20) verlaufen, wobei die Signalleitungsbahnen (11, 21) zum
Zuführen
von Ansteuersignalen (NCS, NSET) zu den Verstärkungstransistoren dieselbe
Anordnungssymmetrie bezogen auf die Transistorreihen (10, 20) wie
die Verstärkungstransistoren
(N1, N2) aufweisen, so dass die Verstärkungstransistoren (N1, N2)
der nebeneinander liegenden Transistorreihen (10, 20) sich in derselben
Leitungsbahnnachbarschaft bezüglich
der Signalleitungsbahnen (11, 21) zum Zuführen von Ansteuersignalen (NCS,
NSET) zu den Verstärkungstransistoren
befinden, dadurch gekennzeichnet, dass eine erste Signalleitungsbahn
(21) für
ein erstes Ansteuersignal (NCS) und eine zweite Signalleitungsbahn (11)
für ein
zweites...
Description
- Die Erfindung betrifft einen integrierten DRAM-Speicherbaustein mit Leseverstärkern, die jeweils im Rahmen des integrierten Bausteins aus einer Vielzahl von regelmäßig in Zellenfeldern angeordneten Transistorstrukturen und Signalleitungsbahnstrukturen gebildet sind, die Verstärkungstransistoren zur Bitleitungssignalverstärkung, die strukturell identisch sind und einander paarweise in nebeneinander angeordneten Transistorreihen gegenüberliegen, und den Transistorreihen zugeordnete, zu diesen parallel verlaufende Signalleitungsbahnen zum Zuführen von Ansteuersignalen umfassen.
- Bei einem derartigen integrierten Speicherbaustein wird die Verstärkung des Bit-Leitungssignals typischerweise von vier Verstärkungstransistoren durchgeführt. Die jeweils vier Verstärkertransistoren benachbarter Leseverstärker sind im Layout in Reihe bzw. streifenförmig nebeneinander angeordnet und bilden damit eine regelmäßige Struktur. Insbesondere sind diese Transistoren jeweils paarweise einander gegenüberliegend in den Reihen angeordnet, strukturell identisch gebildet und gleichmäßig voneinander in der Reihe bzw. im Streifen beabstandet angeordnet. Aufgrund der sehr geringen Abmessungen des jeweiligen Leseverstärkers ist diese regelmäßige Struktur eine notwendige Voraussetzung für eine exakte Abbildung einer vorbestimmten Geometrie auf einen Wafer.
- Problematisch an dem bisherigen integrierten DRAM-Speicherbaustein der eingangs genannten Art ist, dass durch unsymmetrische Anordnung der Signalleitungsbahnen zum Zuführen von Ansteuersignalen zu den Transistorstrukturen aufgrund unterschiedlicher kapazitiver Kopplung dieser Signale in die Verstärkungstransistoren das Verhalten des Leseverstärkers des Speicherbausteins insbesondere bei kleinen Bit-Leitungssignalen unsymmetrisch werden kann. Eine Folge hiervon ist, dass schwache Speicherzellen nicht richtig gelesen werden, was letztlich die Ausbeute beeinflusst, weil Signalreserve aufgrund des unsymmetrischen Verhaltens der Leseverstärker verloren geht, was sich auch in einem entsprechend beeinträchtigten Verhältnis Nutzsignal/Störsignal bemerkbar macht.
- Aus der
US 4,045,783 ist ein integrierter DRAM-Speicherbaustein bekannt, bei dem der Leseverstärkeraufbau ist in Bezug auf die Bitleitungen im wesentlichen symmetrisch ausgelegt, um eine vergleichmäßigte kapazitive Belastung zu erreichen. Aus derUS 4,747,078 ist weiterhin ein Speicherbaustein bekannt, dessen Layout gemäß dem Konzept einer ausgeglichenen kapazitiven Belastung festgelegt ist. - Aus der
US 4,634,901 ist ein integrierter Speicherbaustein mit den Merkmalen des Oberbegriffs des Anspruchs 1 bekannt. Ein ähnlicher Speicherbausteinlayout ist in derUS 6,147,918 und der JP 58-12195 A beschrieben. - Eine Aufgabe der Erfindung besteht darin, einen integrierten DRAM-Speicherbaustein der eingangs genannten Art zu schaffen, bei welchem gewährleistet ist, dass das Verhalten der Leseverstärker auch bei kleinen Bitleitungssignalen symmetrisch ist.
- Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Demnach schafft die Erfindung eine vollständig symmetrische Signalleitungsbahn in Nachbarschaft für die Verstärkungstransistoren aneinandergrenzender Transistorreihen. Mit anderen Worten "sieht" jeder Verstärkungstransistor dieselbe Signalleitungsbahnumgebung, so dass die aus diesen Transistoren bestehenden Leseverstärker auch bei Beaufschlagung mit kleinen Bitleitungssignalen sich symmetrisch verhalten.
- Der zugrundeliegende Gedanke der Erfindung kann auch so gefasst werden, dass den hochsymmetrischen Transistorstrukturen, die auf zueinander parallel verlaufende Transistorreihen verteilt sind, entsprechend hochsymmetrische Signal leitungsbahnstrukturen zugeordnet sind, deren Symmetrie der Symmetrie der Verstärkungstransistorstrukturen entspricht. Im Gegensatz hierzu sieht der Stand der Technik eine hochsymmetrische Anordnung der Transistorstrukturen, jedoch keine hiermit korrelierende hochsymmetrische Anordnung, sondern eine unsymmetrische Anordnung der Signalleitungsbahnstrukturen in Zuordnung zu den Transistorstrukturen vor, weshalb es bei dem DRAM-Speicherbaustein gemäß dem Stand der Technik zu einem unsymmetrischen Verhalten der Leseverstärker bei Beaufschlagung und kleinen Bitleitungssignalen kommt.
- Der Erfindungsgedanke ist bei dem in Rede stehenden integrierten DRAM-Speicherbaustein mit einer ersten Signalleitungsbahn für ein erstes Ansteuersignal und einer zweiten Signalleitungsbahn für ein zweites Ansteuersignal dadurch verwirklicht, dass die erste Signalleitungsbahn zwischen zwei Transistorenreihen verläuft, während die Zweitsignalleitungsbahn in zwei parallele Signalleitungsbahnen aufgespalten ist, die symmetrisch beiderseits der ersten Signalleitung verlaufen.
- Der allgemeine Erfindungsgedanke lässt sich nicht nur auf eine symmetrische Nachbarschaft für sämtliche Verstärkungstransistoren in bezug auf nicht nur die Signalleitungsbahnen, sondern auch auf Signalzuleitungsbahnen zum Versorgen der Signalleitungsbahnen mit einem Ansteuersignal anwenden, wobei die jeweilige Signalzuleitungsbahn quer zu jeweiligen Signalleitungsbahn auf einer Seite von dieser im Bereich einer Transistorreihe verläuft. Bei einer derartigen Signalleitungsbahn/Signalzuleitungsbahn-Struktur ist erfindungsgemäß vorgesehen, dass eine zur Signalzuleitungsbahn identische Dummy-Signalzuleitungsbahn im Bereich der gegenüberliegenden Transistorreihe so angeordnet ist, dass die Ver stärkungstransistoren der nebeneinanderliegenden Transistorreihen sich in derselben Signalzuleitungsbahnnachbarschaft befinden.
- Nachfolgend wird die Erfindung anhand der Zeichnung beispielhaft näher erläutert; es zeigen:
-
1 ein Layout der Gate-Ebene von Leseverstärkern eines integrierten DRAM-Speicherbausteins gemäß dem Stand der Technik, und -
2 ein Layout der Gate-Ebene von Leseverstärkern eines integrierten DRAM-Speicherbausteins gemäß der Erfindung. - In
1 und2 sind zwei nebeneinanderliegenden Transistorreihen in der Ebene deren Gates gezeigt. Diese Verstärkungstransistoren dienen zur Verstärkung von Leseverstärkeransteuersignalen NCS und NSET (NCS steht für Negative Current Supply, NSET steht für N-Transistor-Set). Die in1 und2 gezeigten Transistorreihen sind allgemein mit den Bezugsziffern10 bzw.20 bezeichnet. - Die Transistorreihe
10 umfasst in Reihe angeordnete Verstärkungstransistoren N1, N1', .... In derselben Weise umfasst die Transistorreihe20 Verstärkungstransistoren N2, N2'. In der dargestellten Gate-Ebene bestehen die Transistoren aus streifenförmigen Elementen, die quer zu den Längsrichtungen der Transistorreihen10 ,20 verlaufen. - Die Ansteuerströme für die Verstärkungstransistoren N1, N2 werden über Signalleitungsbahnen zugeführt, die parallel zu den Transistorbahnen
10 ,20 in einer hiervon getrennten Schicht eines Wafers verlaufen. -
1 zeigt die Struktur eines integrierten DRAM-Speicherbausteins gemäß dem Stand der Technik in einer Gate-Ebene. Die Signalleitungsbahnen sind mit11 bzw.21 bezeichnet und die Signalleitungsbahn11 führt das Ansteuersignal NSET, während die Signalleitungsbahn21 das Ansteuersignal NCS führt. Die Signalleitungsbahn11 verläuft vollständig im Bereich der Ansteuertransistoren N1, N1' in der Transistorbahn10 , während die Signalleitungsbahn21 angrenzend an die Signalleitungsbahn11 teilweise zwischen den Transistorreihen10 ,20 und teilweise über der Transistorreihe20 , die Verstärkungstransistoren N2, N2' teilweise abdeckend verlaufen. Außerdem dargestellt sind Masse-Leitungsbahnen12 ,22 , die seitlich versetzt zu den Signalleitungsbahnen11 und21 verlaufen und teilweise die jeweiligen Verstärkungstransistoren N1, N2', ... bzw. N2, N2', ... überdecken. - Aus
1 geht hervor, dass die Symmetrie der Transistorbahnen10 ,20 nicht mit der Symmetrie der Signalzuleitungsbahnen übereinstimmt. Dies hat zur Folge, dass die Verstärkungstransistoren N1, N2 in den nebeneinanderliegenden Transistorreihen10 ,20 unterschiedliche Signalleitungsbahnnachbarschaften "sehen". Mit anderen Worten erfahren die Verstärkungstransistoren in den unterschiedlichen Transistorreihen10 ,20 eine unterschiedliche kapazitive Kopplung der Ansteuersignale NSET bzw. NCS, wodurch die Leseverstärker, die aus diesen Verstärkungstransistoren bestehen, vor allem bei kleinen Bitleitungssignalen, unsymmetrisches Verhalten zeigen. - Dieser Nachteil ist bei dem in
2 gezeigten integrierten DRAM-Speicherbaustein dadurch überwunden, dass erfindungsgemäß den Verstärkungstransistoren identische Signalleitungsbahnnachbarschaft zugeordnet ist. Erreicht wird dies dadurch, dass der Signalleitungsbahnstruktur dieselbe hohe Symmetrie zugeordnet ist, wie den Transistorstrukturen und dass diese Symmetrien aufeinander so abgestimmt sind, so dass sich jeder Verstärkungstransistor in jeder Transistorreihe in derselben Signalleitungsbahnnachbarschaft befindet. - Im einzelnen ist die das Ansteuersignal NCS führende Signalleitungsbahn
21 zwischen den Transistorbahnen10 und20 so angeordnet, dass sie denselben Abstand zu diesen Bahnen besitzt, wodurch die Verstärkungstransistoren N1, N1', ... bzw. N2, N2', ... in den Reihen10 ,20 dieselbe Signalleitungsbahnnachbarschaft in bezug auf die Bahn21 haben. - Die Signalleitungsbahn
11 der Anordnung von2 ist bei der Struktur von2 in zwei Signalteilleitungsbahnen11A ,11B unterteilt, die gleichermaßen das Ansteuersignal NSET den Verstärkungstransistoren N1, N2 zuführt. Insbesondere verläuft die Signalteilleitungsbahn11a in derselben Relativposition über den Transistoren N1, N1', ... der Transistorreihe10 wie die Signalteilleitungsbahn11B in bezug auf die Verstärkungstransistoren N2, N2', ... in der Transistorreihe verläuft. Damit befinden sich die Transistoren N1, N2 in den Transistorbahnen10 ,20 in derselben Signalleitungsbahnnachbarschaft in bezug auf die Zuführung des Signals NSET. - Die Anordnung der Massebahnen
12 ,22 ist dieselbe wie bei der Struktur von1 . - In
1 sind Signalzuleitungsbahnen zum Zuleiten des Ansteuersignals NCS zu der Signalleitungsbahn21 mit den Bezugsziffern13 bzw.13' bezeichnet. Diese Signalzuleitungsbahn13 ,13' verlaufen quer zu der Signalleitungsbahn21 und ausschließlich diese Signalleitungsbahn21 ist in dem dargestellten Bereich mit den Zuleitungsbahnen13 ,13' versehen, während die gegenüberliegende Transistorbahn20 im dargestellten Bereich derartige Signalzuleitungsbahnen nicht aufweist. Damit besteht bezüglich der Signalzuleitungsbahnen ungleiches Nachbarschaftsverhältnis für die Verstärkungstransistoren N1, N1', ... der Signalleitungsbahn10 im Vergleich zu den Verstärkungstransistoren N2, N2', ... der Signalleitungsbahn20 . - Um diese ungleiche Nachbarschaft für die Transistoren zu vermeiden, sind bei der Struktur von
2 den Signalzuleitungsbahnen13 ,13' entsprechende Dummy-Signalzuleitungsbahnen14 ,14' im Bereich der Transistorbahn20 vorgesehen, denen ebenfalls das Ansteuersignal NCS zugeführt wird. Dadurch wird erreicht, dass die Verstärkungstransistoren N2, N2', ... in der Transistorbahn20 dieselbe Signalzuleitungsbahnnachbarschaft besitzen wie die Verstärkungstransistoren N1, N1', ... in der Transistorbahn10 . - Aufgrund identischer Signalleitungsbahn-/ Signalzuleitungsbahnnachbarschaften sind die Leseverstärker des in Rede stehenden integrierten DRAM-Speicherbausteins mit dem Aufbau gemäß
2 so ausgelegt, dass ihr Verhalten auch bei Beaufschlagung mit kleinen Bitleitungssignalen stets symmetrisch ist.
Claims (1)
- Integrierter DRAM-Speicherbaustein mit Leseverstärkern, die jeweils aus nebeneinander liegenden Transistorreihen gebildet sind und Verstärkungstransistoren (N1, N2) zur Bitleitungssignalverstärkung und Signalleitungsbahnen (
11 ,21 ) zum Zuführen von Ansteuersignalen (NCS, NSET) zu den Verstärkungstransistoren aufweisen, wobei die Verstärkungstransistoren (N1, N2) der Leseverstärker strukturell identisch sind und einander paarweise in nebeneinander angeordneten Transistorreihen (10 ,20 ) der Leseverstärker gegenüber liegen, und wobei die den Leseverstärkern zugeordneten Signalleitungsbahnen (11 ,21 ) parallel zu den Transistorreihen (10 ,20 ) verlaufen, wobei die Signalleitungsbahnen (11 ,21 ) zum Zuführen von Ansteuersignalen (NCS, NSET) zu den Verstärkungstransistoren dieselbe Anordnungssymmetrie bezogen auf die Transistorreihen (10 ,20 ) wie die Verstärkungstransistoren (N1, N2) aufweisen, so dass die Verstärkungstransistoren (N1, N2) der nebeneinander liegenden Transistorreihen (10 ,20 ) sich in derselben Leitungsbahnnachbarschaft bezüglich der Signalleitungsbahnen (11 ,21 ) zum Zuführen von Ansteuersignalen (NCS, NSET) zu den Verstärkungstransistoren befinden, dadurch gekennzeichnet, dass eine erste Signalleitungsbahn (21 ) für ein erstes Ansteuersignal (NCS) und eine zweite Signalleitungsbahn (11 ) für ein zweites Ansteuersignal (NSET) vorgesehen sind, wobei die erste Signalleitungsbahn (21 ) mittig zwischen zwei Transistorreihen (10 ,20 ) verläuft und wobei die zweite Signalleitungsbahn (11 ) in zwei parallele Signalteilleitungsbahnen (11a ,11b ) aufgespaltet ist, die symmetrisch beiderseits der ersten Signalleitungsbahn (21 ) verlaufen und wobei eine Signalzuleitungsbahn (13 ,13' ) zum Versorgen der ersten Signalleitungsbahnen (21 ) mit dem ersten Ansteuersignal (NCS) vorgesehen ist, wobei die Signalzuleitungsbahn (13 ,13' ) quer zur ersten Signalleitungsbahn (21 ) auf der einer Seite der ersten Signalleitungsbahn im Bereich der einen Transistorreihe (10 ) verläuft und wobei eine zur Signalzuleitungsbahn (13 ,13' ) identische Dummy-Signalzuleitungsbahn (14 ,14' ) vorgesehen ist, die quer zur ersten Signalleitungsbahn (21 ) auf der anderen Seite der ersten Signalleitungsbahn (21 ) im Bereich der anderen Transistorreihe (20 ) verläuft, so dass die Verstärkungstransistoren (N1, N2) der zwei nebeneinander liegenden Transistorreihen (10 ,20 ) sich in derselben Signalzuleitungsbahnnachbarschaft befinden.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10109486A DE10109486B4 (de) | 2001-02-28 | 2001-02-28 | Integrierter DRAM-Speicherbaustein |
PCT/EP2002/001593 WO2002069407A2 (de) | 2001-02-28 | 2002-02-14 | Integrierter dram-speicherbaustein |
US10/650,818 US6771527B2 (en) | 2001-02-28 | 2003-08-28 | Integrated DRAM memory component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10109486A DE10109486B4 (de) | 2001-02-28 | 2001-02-28 | Integrierter DRAM-Speicherbaustein |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10109486A1 DE10109486A1 (de) | 2002-09-12 |
DE10109486B4 true DE10109486B4 (de) | 2006-01-05 |
Family
ID=7675708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10109486A Expired - Fee Related DE10109486B4 (de) | 2001-02-28 | 2001-02-28 | Integrierter DRAM-Speicherbaustein |
Country Status (3)
Country | Link |
---|---|
US (1) | US6771527B2 (de) |
DE (1) | DE10109486B4 (de) |
WO (1) | WO2002069407A2 (de) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4045783A (en) * | 1976-04-12 | 1977-08-30 | Standard Microsystems Corporation | Mos one transistor cell ram having divided and balanced bit lines, coupled by regenerative flip-flop sense amplifiers, and balanced access circuitry |
JPS5812195A (ja) * | 1981-07-15 | 1983-01-24 | Nec Corp | 半導体記憶装置 |
US4634901A (en) * | 1984-08-02 | 1987-01-06 | Texas Instruments Incorporated | Sense amplifier for CMOS semiconductor memory devices having symmetrically balanced layout |
US4747078A (en) * | 1985-03-08 | 1988-05-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
US6147918A (en) * | 1988-11-07 | 2000-11-14 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device having an improved sense amplifier layout arrangement |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4402063A (en) * | 1981-09-28 | 1983-08-30 | Bell Telephone Laboratories, Incorporated | Flip-flop detector array for minimum geometry semiconductor memory apparatus |
US4800525A (en) * | 1984-10-31 | 1989-01-24 | Texas Instruments Incorporated | Dual ended folded bit line arrangement and addressing scheme |
JPH0834295B2 (ja) * | 1988-11-30 | 1996-03-29 | 日本電気株式会社 | 半導体記憶装置 |
JPH07114792A (ja) * | 1993-10-19 | 1995-05-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3270294B2 (ja) * | 1995-01-05 | 2002-04-02 | 株式会社東芝 | 半導体記憶装置 |
JP2001185700A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2001
- 2001-02-28 DE DE10109486A patent/DE10109486B4/de not_active Expired - Fee Related
-
2002
- 2002-02-14 WO PCT/EP2002/001593 patent/WO2002069407A2/de not_active Application Discontinuation
-
2003
- 2003-08-28 US US10/650,818 patent/US6771527B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4045783A (en) * | 1976-04-12 | 1977-08-30 | Standard Microsystems Corporation | Mos one transistor cell ram having divided and balanced bit lines, coupled by regenerative flip-flop sense amplifiers, and balanced access circuitry |
JPS5812195A (ja) * | 1981-07-15 | 1983-01-24 | Nec Corp | 半導体記憶装置 |
US4634901A (en) * | 1984-08-02 | 1987-01-06 | Texas Instruments Incorporated | Sense amplifier for CMOS semiconductor memory devices having symmetrically balanced layout |
US4747078A (en) * | 1985-03-08 | 1988-05-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
US4747078B1 (de) * | 1985-03-08 | 1989-09-05 | ||
US6147918A (en) * | 1988-11-07 | 2000-11-14 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device having an improved sense amplifier layout arrangement |
Also Published As
Publication number | Publication date |
---|---|
US20040076058A1 (en) | 2004-04-22 |
US6771527B2 (en) | 2004-08-03 |
WO2002069407A3 (de) | 2003-10-02 |
WO2002069407A2 (de) | 2002-09-06 |
DE10109486A1 (de) | 2002-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19959565B4 (de) | Halbleiterbauelement und Entwurfsverfahren hierfür | |
DE602005002546T2 (de) | Verbessertes layout einer sram-speicherzelle | |
DE2420759C2 (de) | Integrierte Schaltungseinheit mit variierbarer Funktionsgebung | |
DE69325133T2 (de) | Halbleiterfestwertspeicher | |
DE3937068A1 (de) | Dynamische halbleiterspeicheranordnung | |
DE69128206T2 (de) | FET mit U-förmiger Gateelektrode | |
DE68915395T2 (de) | Dynamische Speicheranordnung mit verbessertem Leitungsnetz. | |
DE10334821A1 (de) | Halbleiterspeicherschaltung mit normalem Betriebsmodus und Burn-in-Testmodus | |
DE10109486B4 (de) | Integrierter DRAM-Speicherbaustein | |
DE102016115068B4 (de) | Halbleitervorrichtung und Layoutdesign | |
DE69020237T2 (de) | Halbleiterspeicheranordnung mit einer Bitleitungsstruktur mit niedrigem Geräusch. | |
DE60118833T2 (de) | Halbleiter-Speicher mit unterteilter Wortleitungstruktur | |
DE2713024B2 (de) | Speicher mit Blindzellen | |
DE10304626A1 (de) | Halbleiter-Speichervorrichtung | |
EP1162655A2 (de) | Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung | |
DE10127350C1 (de) | Halbleiterstruktur mit vergrabenen Leiterbahnen sowie Verfahren zur elektrischen Kontaktierung der vergrabenen Leiterbahnen | |
DE2633558C2 (de) | Speicherbaustein | |
EP1030311B1 (de) | Decoder-Anschlussanordnung für Speicherchips mit langen Bitleitungen | |
DE69733859T2 (de) | Layout-Struktur kapazitiver Elemente und deren Verbindungsleitungen auf einem Halbleiter | |
DE10303963B4 (de) | Integrierte Schaltungsanordnung | |
DE102005008516B3 (de) | Leseverstärker | |
DE19822750A1 (de) | Halbleiterspeicher mit differentiellen Bitleitungen | |
DE10108744B4 (de) | Integrierter DRAM-Speicherbaustein | |
DE102007012902B3 (de) | Kopplungsoptimierte Anschlusskonfiguration von Signalleitungen und Verstärkern | |
DE68922939T2 (de) | Halbleiterbauelement mit Schaltkreiskomponenten unter symmetrischem Einfluss unerwünschter Störungen. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |