DE10103966B4 - Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung - Google Patents

Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung Download PDF

Info

Publication number
DE10103966B4
DE10103966B4 DE10103966A DE10103966A DE10103966B4 DE 10103966 B4 DE10103966 B4 DE 10103966B4 DE 10103966 A DE10103966 A DE 10103966A DE 10103966 A DE10103966 A DE 10103966A DE 10103966 B4 DE10103966 B4 DE 10103966B4
Authority
DE
Germany
Prior art keywords
pad
layer
mounting surface
contact
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10103966A
Other languages
English (en)
Other versions
DE10103966A1 (de
Inventor
I-Ming Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evergrand Holdings Ltd
Original Assignee
Evergrand Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Evergrand Holdings Ltd filed Critical Evergrand Holdings Ltd
Publication of DE10103966A1 publication Critical patent/DE10103966A1/de
Application granted granted Critical
Publication of DE10103966B4 publication Critical patent/DE10103966B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Anordnen eines Halbleiterchips (1) auf einem Substrat (7), wobei das Substrat einen Chipbefestigungsbereich aufweist, der mit mehreren Lötpunkten (71) versehen ist, wobei der Halbleiterchip (1) eine Anschlussflächen-Befestigungsfläche (10) aufweist, die mit mehreren
Kontaktierungsanschlussflächen (11) versehen ist, die mit entsprechenden der Lötpunkte (71) verbunden werden sollen und die auf der Anschlussflächen-Befestigungsfläche (10) an Stellen angeordnet sind, die von Stellen der entsprechenden der Lötpunkte (71) auf dem Chipbefestigungsbereich versetzt sind, wobei das Verfahren die Schritte aufweist:
Bilden von Anschlussflächen-Schutzkörpern (3) auf der Anschlussflächen-Befestigungsfläche (10), von denen jeder aus einem Isolatormaterial besteht und mindestens einen Abschnitt einer jeweiligen der Kontaktierungsanschlussflächen (11) bedeckt;
Bilden einer Photoresistschicht (4) auf der Anschlussflächen-Befestigungsfläche (11), wobei die Anschlussflächen-Schutzkörper (3) in die Photoresistschicht (4) eingebettet sind;
Aushärten der Photoresistschicht (4) in den zu den Anschlussflächen-Schutzkörpern (3) versetzen Bereichen;
Bilden von Zugangslöchern (44) in der ausgehärteten Photoresistschicht (4'), von denen jedes einen Abschnitt...

Description

  • Diese Erfindung betrifft ein Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und eine Halbleitervorrichtung, die zur Befestigung auf einem Substrat angepasst ist.
  • Mit der schnellen Weiterentwicklung der Halbleiterfabrikationstechnologie werden die Kontaktierungsanschlußflächen auf der Oberfläche eines Halbleiterchips in ihren Abmessungen kleiner, und der Abstand zwischen benachbarten Kontaktierungsanschlußflächen wird kürzer. Dies kann eine Schwierigkeit schaffen, wenn der Halbleiterchip mit einer äußeren Schaltung verbunden wird, und kann die Produktionsausbeute nachteilig beeinflussen.
  • Aus der JP 2000 077570 A ist eine Vorrichtung zum Anordnen von Halbleiterchips auf einem Substrat und ein entsprechendes Verfahren zur Herstellung bekannt. Ein Chip ist mit mehreren Chipanschlussstellen und einer Isolationsschicht versehen. Weiter sind mehrere vorspringende äußere Anschlüsse vorgesehen, die elektrisch mit entsprechenden Chipanschlussstellen verbunden sind. Eine metallische Leiterschicht verbindet die Chipanschlussstellen mit den entsprechenden externen Anschlüssen und eine Verstärkungsschicht bedeckt die Räume zwischen den äußeren Anschlüssen und trägt die äußeren Anschlüsse. Die Zugangslöcher zur Chipanschlussstelle sind breiter als der Teil der leitfähigen Schicht, die mit der Chipanschlussstelle in Kontakt steht.
  • Die US 5 892 179 A offenbart eine Lötstellenstruktur auf einem mikroelektronischen Substrat mit einem herausragenden elektrischen Kontakt. Der elektrische Kontakt weist eine verbreiterten Abschnitt oberhalb einer Chipanschlussstelle auf. Dieser verbreiterte Abschnitt ist kein integraler Bestandteil der elektrischen Leitung von der Lötstelle zur Chipanschlussstelle. Er wird in einem eigenen Herstellungsschritt erzeugt und weist eine Grenzfläche zur elektrischen Leitung von der Lötstelle auf.
  • Daher ist es die Aufgabe der vorliegenden Erfindung ein Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und eine Halbleitervorrichtung bereitzustellen, wobei ein dauerhafter elektrischer Kontakt zwischen dem Halbleiterchip und dem Substrat erreicht wird.
  • Ein Vorteil der vorliegenden Erfindung ist es, eine Halbleitervorrichtung bereitzustellen, die zum Anordnen auf einem Substrat angepasst ist und fähig ist, die Nachteile bei herkömmlichen Halbleitervorrichtungen zu überwinden.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Anordnen bzw. zur Befestigung eines Halbleiterchips auf einem Substrat bereitgestellt, das einen Chipbefestigungsbereich aufweist, der mit mehreren Lötpunkten versehen ist. Der Halbleiterchip weist eine Anschlußflächen-Befestigungsfläche auf, die mit mehreren Kontaktierungsanschlußflächen versehen ist, die mit entsprechenden der Lötpunkte verbunden werden sollen und die auf der Anschlußflächen-Befestigungsfläche an Stellen angeordnet sind, die von Stellen der entsprechenden der Lötpunkte auf dem Chipbefestigungsbereich versetzt sind. Das Verfahren weist die Schritte auf: Bilden von Anschlußflächen-Schutzkörpern auf der Anschlußflächen-Befestigungsfläche, von denen jeder aus einem Isolatormaterial besteht und mindestens einen Abschnitt einer jeweiligen der Kontaktierungsanschlußflächen bedeckt; Bilden einer Photoresistschicht auf der Anschlußflächen-Befestigungsfläche, wobei die Anschlußflächen-Schutzkörper in die Photoresistschicht eingebettet sind; Bilden von Zugangslöchern in der Photoresistschicht, von denen jedes einen Abschnitt eines jeweiligen der Anschlußflächen-Schutzkörper freilegt; Entfernen der Anschlußflächen-Schutzkörper von der Anschlußflächen-Befestigungsfläche durch die Zugangslöcher, dadurch Bilden mehrerer Kontaktaufnahmehohlräume in der Photoresistschicht an Positionen, die mit den Kontaktierungsanschlußflächen auf der Anschlußflächen-Befestigungsfläche ausgerichtet bzw. registerhaltig sind; und Bilden mehrerer leitender Körper, von denen jeder einen Erweiterungsabschnitt und an gegenüberliegenden Enden des Erweiterungsabschnitts einen Verankerungsabschnitt und einen Kontaktabschnitt aufweist, wobei der Verankerungsabschnitt einen jeweiligen der Kontaktaufnahmehohlräume und ein jeweiliges der Zugangslöcher füllt und elektrisch mit einer jeweiligen der Kontaktierungsanschlußflächen verbindet, wobei der Kontaktabschnitt auf einer Oberfläche der Photoresistschicht gegenüber der Anschlußflächen-Befestigungsfläche ausgebildet ist und an der Stelle angeordnet ist, die einem jeweiligen der Lötpunkte auf dem Chipbefestigungsbereich des Substrats entspricht, wobei der Erweiterungsabschnitt an der Oberfläche der Photoresistschicht ausgebildet ist und die Verankerungs- und Kontaktabschnitte miteinander verbindet.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Halbleitervorrichtung zum Anordnen auf einem Substrat angepasst, das einen Chipbefestigungsbereich aufweist, der mit mehreren Lötpunkten versehen ist. Die Halbleitervorrichtung weist auf: einen Halbleiterchip mit einer Anschlußflächen-Befestigungsfläche, die mit mehreren Kontaktierungsanschlußflächen versehen ist, die auf der Anschlußflächen-Befestigungsfläche an Stellen angeordnet sind, die von Stellen von entsprechenden der Lötpunkte auf dem Chipbefestigungsbereich versetzt sind; eine Photoresistschicht, die auf der Anschlußflächen-Befestigungsfläche des Halbleiterchips ausgebildet ist, wobei die Photoresistschicht mit mehreren Kontaktaufnahmehohlräumen, die an Kontaktierungsanschlußflächen auf der Anschlußflächen-Befestigungsfläche angrenzen und mit ihnen ausgerichtet sind, und mehreren Zugangslöchern zum Zugang zu den Kontaktaufnahmehohlräume ausgebildet ist, wobei die Zugangslöcher enger als die Kontaktaufnahmehohlräume sind; und mehrere leitende Körper, von denen jeder einen Erweiterungsabschnitt und an gegenüberliegenden Enden des Erweiterungsabschnitts einen Verankerungsabschnitt und einen Kontaktabschnitt aufweist, wobei der Verankerungsabschnitt einen jeweiligen der Kontaktaufnahmehohlräume und ein jeweiliges der Zugangslöcher füllt und elektrisch mit einer jeweiligen der Kontaktierungsanschlußflächen verbindet, wobei der Kontaktabschnitt auf einer Oberfläche der Photoresistschicht gegenüber der Anschlußflächen-Befestigungsfläche ausgebildet ist und an einer Stelle angeordnet ist, die jener eines jeweiligen der Lötpunkte auf dem Chipbefestigungsbereich des Substrats entspricht, wobei der Erweiterungsabschnitt auf der Oberfläche der Photoresistschicht ausgebildet ist und die Verankerungs- und Kontaktabschnitte miteinander verbindet.
  • Gemäß einem noch weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, das die Schritte aufweist: Bereitstellen eines Halbleiterchips, der eine Anschlussflächen-Befestigungsfläche mit einer Kontaktierungsanschlussfläche aufweist;
    Bilden einer Isolationsschicht auf der Anschlussflächen-Befestigungsfläche, wobei die Isolationsschicht einen Kontaktaufnahmehohlraum, der an die Kontaktierungsanschlussfläche angrenzt und mit ihr ausgerichtet ist, und ein Zugangsloch zum Zugang zum Kontaktaufnahmehohlraum aufweist, wobei das Zugangsloch enger als der Kontaktaufnahmehohlraum ist; und Bilden eines leitenden Körpers, der einen Verankerungsabschnitt aufweist, der den Kontaktaufnahmehohlraum und das Zugangsloch füllt und elektrisch mit der Kontaktierungsanschlussfläche verbindet.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: einen Halbleiterchip, der eine Anschlussflächen-Befestigungsfläche aufweist, die mit einer Kontaktierungsanschlussfläche versehen ist; eine Isolationsschicht, die auf der Anschlussflächen-Befestigungsfläche ausgebildet ist, wobei die Isolationsschicht mit einem Kontaktaufnahmehohlraum ausgebildet ist, der an die Kontaktierungsanschlussfläche angrenzt und mit ihr ausgerichtet ist, und einem Zugangsloch zum Zugang zum Kontaktaufnahmehohlraum, wobei das Zugangsloch enger als der Kontaktaufnahmehohlraum ist; und einen leitenden Körper, der einen Verankerungsabschnitt aufweist, der den Kontaktaufnahmehohlraum und das Zugangsloch füllt, und der elektrisch mit der Kontaktierungsanschlussfläche verbindet.
  • In Zeichnungen, die eine Ausführungsform der Erfindung ver anschaulichen, zeigen:
  • 1 eine schematische Ansicht, die einen Halbleiterchip darstellt, der auf einem Substrat gemäß einem Verfahren dieser Erfindung befestigt werden soll;
  • 2 eine schematische Ansicht, die eine Siebdruckplatte darstellt, die im Verfahren dieser Erfindung zum Bilden eines Anschlußflächen-Schutzkörpers auf einer Kontaktierungsanschlußfläche auf einer Anschlußflächen-Befestigungsflache des Halbleiterchips der 1 verwendet wird;
  • 3 eine schematische Ansicht, die eine Photoresistschicht, die auf der Anschlußflächen-Befestigungsfläche des Halbleiterchips der 1 ausgebildet ist, und eine Maske darstellt, die im Verfahren dieser Erfindung verwendet wird;
  • 4 eine schematische Ansicht, um die Photoresistschicht der 3 darzustellen, die ein Photolithographieverfahren gemäß dem Verfahren dieser Erfindung durchmacht;
  • 5 eine schematische Ansicht, die ein Zugangsloch darstellt, das in der ausgehärteten Photoresistschicht der 4 gemäß dem Verfahren dieser Erfindung gebildet wird;
  • 6 eine schematische Ansicht, um das Entfernen des Anschlußflächen-Schutzkörpers darzustellen, um einen Kontaktaufnahmehohlraum durch ein Lösungsmittelspülungsverfahren gemäß dem Verfahren dieser Erfindung zu bilden; und
  • 7 eine schematische Ansicht, um die Bildung eines leitenden Körpers im Kontaktaufnahmehohlraum und einer isolierenden Schutzschicht auf der ausgehärteten Photoresistschicht der 6 darzustellen.
  • 1 stellt einen Halbleiterchip 1 dar, der auf einem Substrat 7 (siehe 7) gemäß dem Verfahren dieser Erfindung befestigt werden soll. Das Substrat 7 weist einen Chipbefestigungsbereich auf, der mit mehreren Lötpunkten 71 versehen ist (es wird in 7 nur ein Lötpunkt 71 gezeigt). Der Halbleiterchip 1 weist eine Anschlußflächen-Befestigungsfläche 10 auf, die mit mehreren Kontaktierungsanschlußflächen 11 versehen ist (es wird in 1 nur eine Kontaktierungsanschlußfläche 11 gezeigt), die mit entsprechenden der Lötpunkte 71 verbunden werden sollen und die auf der Anschlußflächen-Befestigungsfläche 10 an Stellen angeordnet sind, die von Stellen der entsprechenden der Lötpunkte 71 auf dem Chipbefestigungsbereich des Substrats 7 versetzt sind (siehe 7).
  • Die 2 bis 7 stellen aufeinanderfolgende Schritte der Bearbeitung des Halbleiterchips 1 zum Bilden einer Halbleitervorrichtung dar, die auf dem Substrat 7 gemäß dem Verfahren dieser Erfindung befestigt werden soll.
  • In 2 wird eine Stahlplatte 2 verwendet und auf die Anschlußflächen-Befestigungsfläche 10 des Halbleiterchips 1 geschichtet. Die Stahlplatte 2 ist in der Ausführungsform dieser Erfindung eine Siebdruckplatte 2, und ist mit mehreren sich nicht überschneidenden Löchern 20 (es wird in 2 nur ein Loch 20 gezeigt) an Positionen ausgebildet, die mit den Kontaktierungsanschlußflächen 11 des Halbleiterchips 1 registerhaltig sind. Es werden mehrere Anschlußflächen-Schutzkörper 3 auf der Anschlußflächen-Befestigungsfläche 10 durch eine Drucktechnik gebildet, die ein Isolatormaterial, wie ein gelförmiges Harz oder Kolophonium als Druckmaterial verwendet. Jeder Anschlußflächen-Schutzkörper 3 bedeckt mindestens einen Abschnitt einer jeweiligen der Kontaktierungsanschlußflächen 11. Die Anschlußflächen-Schutzkörper 3 können auch durch ein Pho lithographie- und Ätzverfahren gebildet werden, das die Schritte des Bildens einer Photoresistschicht auf der Anschlussflächen-Befestigungsfläche 10, Belichten der Photoresistschicht an Positionen, die mit den Kontaktierungsanschlussflächen 11 registerhaltig sind, und Entfernen unbelichteter Bereiche der Photoresistschicht durch Lösungsmittelspülung aufweist. Jeder Anschlussflächen-Schutzkörper 3 weist einen Querschnitt auf, der allmählich in eine Richtung von der Anschlussflächen-Befestigungsfläche 10 weg reduziert wird.
  • In 3 ist eine lichtaushärtbare Schicht, wie eine Photoresistschicht 4 auf der Anschlussflächen-Befestigungsfläche 10 ausgebildet, so dass die Anschlussflächen-Schutzkörper 3 in die Photoresistschicht 4 eingebettet sind, und eine Maske 5 ist auf die Photoresistschicht 4 geschichtet.
  • In 4 wird die Photoresistschicht 4 an Positionen belichtet, die von den Anschlussflächen-Schutzkörpern 3 versetzt sind. Der belichtete Abschnitt der Photoresistschicht 4 härtet aus, und bildet eine Isolationsschicht 4', die Anschlussflächen-Befestigungsfläche 10 bedeckt.
  • In 5 sind mehrere Zugangslöchern 44 es wird nur eines gezeigt) in der Photoresistschicht 4 durch Entfernen des unbelichteten Abschnitts der Photoresistschicht 4 von der Isolationsschicht 4' durch eine Lösungsmittelspülung gebildet. Jedes der Zugangslöchern 44 legt einen Abschnitt eines jeweiligen der Anschlussflächen-Schutzkörper 3 frei.
  • In 6 sind die Anschlussflächen-Schutzkörper 3 von der Anschlussflächen-Befestigungsfläche 10 durch eine Lösungsmittelspülung durch die Zugangslöcher 44 entfernt, wodurch mehrere Kontaktaufnahmehohlräume 40 (es wird nur einer gezeigt) in der Isolationsschicht 41 an Positionen gebildet werden, die mit den Kontaktierungsanschlussflächen 11 auf der Anschlussflächen-Befe stigungsfläche 10 registerhaltig sind. Jeder Kontaktaufnahmehohlraum 40 erstreckt sich vom jeweiligen Zugangsloch 44 und weist eine Breite auf, die größer als jene des jeweiligen Zugangslochs 44 ist. Vorzugsweise bilden der Kontaktaufnahmehohlraum 40 und das jeweilige Zugangsloch 44 einen umgekehrten T-förmigen Querschnitt.
  • In 7 sind mehrere leitende Körper 8 (es wird nur einer gezeigt) jeweils in den Kontaktaufnahmehohlräumen 40 und den Zugangslochern 44 ausgebildet. Jeder leitende Körper 8 weist einen Erweiterungsabschnitt 42, und einen Verankerungsabschnitt 41 und einen Kontaktabschnitt 43 an gegenüberliegenden Enden des Erweiterungsabschnitts 42 auf. Der Verankerungsabschnitt 41 füllt einen jeweiligen der Kontaktaufnahmehohlräume 40 und ein jeweiliges der Zugangslocher 44, verbindet elektrisch mit einer jeweiligen der Kontaktierungsanschlussflächen 11, und weist einen Querschnitt auf, der mit dem umgekehrten T-förmigen Querschnitt dem jeweiligen der Kontaktaufnahmehohlräume 40 und dem jeweiligen der Zugangslocher 44 übereinstimmt. Der Kontaktabschnitt 43 ist auf einer Oberflache der Isolationsschicht 4 gegenüber der Anschlussflächen-Befestigungsfläche 10 ausgebildet, und ist an der Stelle angeordnet, die einem jeweiligen der Lotpunkte 71 auf dem Chipbefestigungsbereich des Substrats 7 entspricht. Der Erweiterungsabschnitt 42 ist auf der Oberflache der Isolationsschicht 41 ausgebildet, und verbindet die Verankerungs- und Kontaktabschnitte 41, 43 miteinander. Die leitenden Körper 8 bestehen aus leitfähiger Paste, Es kann eine isolierende Schutzschicht 6 auf der Isolationsschicht 41 ausgebildet sein, um die Verankerungs- und Erweiterungsabschnitte 41, 42 des leitenden Körpers 8 zu bedecken.
  • Mit dem Design der leitenden Körper 8 gemäß dem Verfahren dieser Erfindung kann die Schwierigkeit, auf die man im Stand der Technik stößt, verkleinert werden, und die Produktionsausbeute kann beträchtlich gesteigert werden. Überdies kann mit dem in die Isolationsschicht. 41 eingebetteten Verankerungsabschnitt 41 und mit dem in die Schutzschicht 6 eingebetteten Erweiterungsabschnitt 42 der Verankerungsabschnitt 41 des leitenden Körpers 8 dauerhaft in Kontakt mit der Kontaktierungsanschlussfläche 11 gehalten werden, ohne wahrend der nachfolgenden Verarbeitungsschritte, wie einem thermischen Test, abzublättern.

Claims (25)

  1. Verfahren zum Anordnen eines Halbleiterchips (1) auf einem Substrat (7), wobei das Substrat einen Chipbefestigungsbereich aufweist, der mit mehreren Lötpunkten (71) versehen ist, wobei der Halbleiterchip (1) eine Anschlussflächen-Befestigungsfläche (10) aufweist, die mit mehreren Kontaktierungsanschlussflächen (11) versehen ist, die mit entsprechenden der Lötpunkte (71) verbunden werden sollen und die auf der Anschlussflächen-Befestigungsfläche (10) an Stellen angeordnet sind, die von Stellen der entsprechenden der Lötpunkte (71) auf dem Chipbefestigungsbereich versetzt sind, wobei das Verfahren die Schritte aufweist: Bilden von Anschlussflächen-Schutzkörpern (3) auf der Anschlussflächen-Befestigungsfläche (10), von denen jeder aus einem Isolatormaterial besteht und mindestens einen Abschnitt einer jeweiligen der Kontaktierungsanschlussflächen (11) bedeckt; Bilden einer Photoresistschicht (4) auf der Anschlussflächen-Befestigungsfläche (11), wobei die Anschlussflächen-Schutzkörper (3) in die Photoresistschicht (4) eingebettet sind; Aushärten der Photoresistschicht (4) in den zu den Anschlussflächen-Schutzkörpern (3) versetzen Bereichen; Bilden von Zugangslöchern (44) in der ausgehärteten Photoresistschicht (4'), von denen jedes einen Abschnitt eines jeweiligen der Anschlussflächen-Schutzkörper freilegt; Entfernen der Anschlussflächen-Schutzkörper (3) von der Anschlussflächen-Befestigungsfläche (10) durch die Zugangslöcher (44), dadurch Bilden mehrerer Kontaktaufnahmehohlräume (40) in ausgehärteten der Photoresistschicht (4') an Positionen, die mit den Kontaktierungsanschlussflächen (11) auf der Anschlussflächen-Befestigungsfläche (10) ausgerichtet sind; und Bilden von mehreren leitenden Körpern (8), von denen jeder einen Erweiterungsabschnitt (42), und an gegenüberliegenden Enden des Erweiterungsabschnitts einen Verankerungsabschnitt (41) und einen Kontaktabschnitt (43) aufweist, wobei der Verankerungsabschnitt einen jeweiligen der Kontaktaufnahmehohlräume (40) und ein jeweiliges der Zugangslöcher (44) füllt und elektrisch mit einer jeweiligen der Kontaktierungsanschlussflächen (11) verbindet, wobei der Kontaktabschnitt (43) auf einer Oberfläche der ausgehärteten Photoresistschicht (4') gegenüber der Anschlußflächen-Befestigungsflache (10) ausgebildet ist und an der Stelle angeordnet ist, die einem jeweiligen der Lötpunkte (71) auf dem Chipbefestigungsbereich des Substrats (7) entspricht, wobei der Erweiterungsabschnitt (42) auf der Oberfläche der ausgehärteten Photoresistschicht (4') ausgebildet ist und die Verankerungs- und Kontaktabschnitte (41, 43) miteinander verbindet.
  2. Verfahren nach Anspruch 1, wobei die Anschlussflächen-Schutzkörper (3) auf der Anschlussflächen-Befestigungsfläche (10) durch Drucken gebildet werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei jeder der Anschlussflächen-Schutzkörper (3) auf der der Anschlussflächen-Befestigungsfläche (10) zugewandten Seite einen breiteren Querschnitt aufweist als auf der der Anschlussflächen-Befestigungsfläche abgewandten Seite.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Anschlussflächen-Schutzkörper (3) von der Anschlussflächen-Befestigungsfläche (10) durch eine Lösungsmittelspülung entfernt werden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die leitenden Körper (8) aus leitfähiger Paste bestehen.
  6. Verfahren nach einem der vorhergehenden Ansprüche, das ferner den Schritt des Bildens einer isolierenden Schutzschicht (6) auf der Photoresistschicht (4') aufweist, um die Verankerungs- und Erweiterungsabschnitte (41, 42) des leitenden Körpers (8) zu bedecken.
  7. Halbleitervorrichtung, die zum Anordnen auf einem Substrat (7) angepasst ist, wobei das Substrat einen Chipbefestigungsbereich aufweist, der mit mehreren Lötpunkten (71) versehen ist, wobei die Halbleitervorrichtung aufweist: einen Halbleiterchip (1) mit einer Anschlussflächen-Befestigungsfläche (10), die mit mehreren Kontaktierungsanschlussflächen (11) versehen ist, die auf der Anschlussflächen-Befestigungsfläche an Stellen angeordnet sind, die von Stellen entsprechend der Lötpunkte (71) auf dem Chipbefestigungsbereich versetzt sind; eine ausgehärtete Photoresistschicht (4'), die auf der Anschlussflächen-Befestigungsfläche (10) des Halbleiterchips (1) ausgebildet ist, wobei die ausgehärtete Photoresistschicht mit mehreren Kontaktaufnahmehohlräumen (40), die an die Kontaktierungsanschlussflächen (11) auf der Anschlussflächen-Befestigungsfläche (10) angrenzen und mit ihnen ausgerichtet sind, und mehreren Zugangslöchern (44) zum Zugang zu den Kontaktaufnahmehohlräumen (40) ausgebildet ist, wobei die Zugangslöcher (44) enger als die Kontaktaufnahmehohlräume (40) sind; und mehrere leitende Körper (8), von denen jeder einen Erweiterungsabschnitt (42), und an gegenüberliegenden Enden des Erweiterungsabschnitts einen Verankerungsabschnitt (41) und einen Kontaktabschnitt (43) aufweist, wobei der Verankerungsabschnitt einen jeweiligen der Kontaktaufnahmehohlräume (40) und ein jeweiliges der Zugangslöcher (44) füllt und elektrisch mit einer jeweiligen der Kontaktierungsanschlussflächen (11) verbindet, wobei der ausgehärteten Kontaktabschnitt (43) auf einer Oberfläche der ausgehärteten Photoresistschicht (4') gegenüber der Anschlussflächen-Befestigungsfläche (10) ausgebildet ist und an einer Stelle angeordnet ist, die jener eines jeweiligen der Lötpunkte (71) auf dem Chipbefestigungsbereich des Substrats (7) entspricht, wobei der Erweiterungsabschnitt (42) auf der Oberfläche der ausgehärteten Photoresistschicht (4') ausgebildet ist und die Verankerungs- und Kontaktabschnitte (41, 43) miteinander verbindet.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die leitenden Körper (8) aus leitfähiger Paste bestehen.
  9. Halbleitervorrichtung nach Anspruch 7 oder 8, die ferner eine isolierende Schutzschicht (6) aufweist, die auf der ausgehärteten Photoresistschicht (4') ausgebildet ist, um die Verankerungs- und Erweiterungsabschnitte (41, 42) des leitenden Körpers (8) zu bedecken.
  10. Verfahren zur Herstellung einer Halbleitervorrichtung, das die Schritte aufweist: Bereitstellen eines Halbleiterchips (1), der eine Anschlussflächen-Befestigungsflache (10) mit einer Kontaktierungsanschlussfläche (11) aufweist; Bilden einer Isolationsschicht (4') auf der Anschlussflächen-Befestigungsfläche, wobei die Isolationsschicht einen Kontaktaufnahmehohlraum (40), der an die Kontaktierungsanschlussfläche (11) angrenzt und mit ihr ausgerichtet ist, und ein Zugangsloch (44) zum Zugang zum Kontaktaufnahmehohlraum aufweist, wobei das Zugangsloch enger als der Kontaktaufnahmehohlraum (40) ist; und Bilden eines leitenden Körpers (8), der einen Verankerungsabschnitt (41) aufweist, der den Kontaktaufnahmehohlraum (40) und das Zugangsloch (44) füllt und elektrisch mit der Kontaktierungsanschlussfläche (11) verbindet.
  11. Verfahren nach Anspruch 10, wobei der Schritt des Bildens der Isolationsschicht (4') aufweist: Bilden eines Anschlussflächen-Schutzkörpers (3) auf der Anschlussflächen-Befestigungsfläche (10), wobei der Anschlussflächen-Schutzkörper (3) aus einem Isolatormaterial besteht und mindestens einen Abschnitt der Kontaktierungsanschlussfläche (11) bedeckt; Bilden einer lichtaushärtbaren Schicht (4) auf der Anschlussflächen-Befestigungsfläche (10), so dass der Anschlussflächen-Schutzkörper (3) in die lichtaushärtbare Schicht (4) eingebettet ist; Unterziehen der lichtaushärtbaren Schicht (4) einem Photolithographie- und Ätzverfahren, um dadurch die Isolationsschicht (4') zu erhalten, die das Zugangsloch (44) aufweist, das einen Abschnitt des Anschlussflächen-Schutzkörpers (3) freigibt; und Entfernen des Anschlussflächen-Schutzkörpers (3) von der Anschlussflächen-Befestigungsfläche (10) durch das Zugangsloch (44), um dadurch die Isolationsschicht (4') mit dem Kontaktaufnahmehohlraum (40) zu bilden.
  12. Verfahren nach Anspruch 11, wobei der Anschlussflächen-Schutzkörper (3) auf der Anschlussflächen-Befestigungsfläche (10) durch Drucken gebildet wird.
  13. Verfahren nach Anspruch 11 oder 12, wobei der Anschlussflächen-Schutzkörper (3) auf der der Anschlussflächen-Befestigungsfläche (10) zugewandten Seite einen breiteren Querschnitt aufweist als auf der der Anschlussflächen-Befestigungsfläche abgewandten Seite.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei der Anschlussflächen-Schutzkörper (3) von der Anschlussflächen-Befestigungsfläche (10) durch eine Lösungsmittelspülung entfernt wird.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei die lichtaushärtbare Schicht (4) eine Photoresistschicht ist.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei der leitende Körper (8) aus leitfähiger Paste besteht.
  17. Verfahren nach einem der Ansprüche 11 bis 16, wobei der leitende Körper (8) ferner einen Erweiterungsabschnitt (42) aufweist, der auf einer Oberfläche der Isolationsschicht (4') gegenüber der Anschlussflächen-Befestigungsflache (10) ausgebildet ist und an einem Ende mit dem Verankerungsabschnitt (41) verbunden ist.
  18. Verfahren nach Anspruch 17, wobei der leitende Körper (8) ferner einen Kontaktabschnitt (43) aufweist, der an der Oberfläche der Isolationsschicht (4') am anderen Ende des Erweiterungsabschnitts {42) gegenüber dem Verankerungsabschnitt (41) ausgebildet ist.
  19. Verfahren nach Anspruch 18, das ferner den Schritt des Bildens einer isolierenden Schutzschicht (6) auf der Isolationsschicht (4') aufweist, um die Verankerungs- und Erweiterungsabschnitte (41, 42) des leitenden Körpers (8) zu bedecken.
  20. Halbleitervorrichtung mit: einem Halbleiterchip (1), der eine Anschlussflächen-Befestigungsfläche (10) aufweist, die mit einer Kontaktierungsanschlussfläche (11) versehen ist; einer Isolationsschicht (4'), die an der Anschlussflächen-Befestigungsfläche (10) ausgebildet ist, wobei die Isolationsschicht mit einem Kontaktaufnahmehohlraum (40), der an die Kontaktierungsanschlussfläche (11) angrenzt und mit ihr ausgerichtet ist, und einem Zugangsloch (44) zum Zugang zum Kontaktaufnahmehohlraum ausgebildet ist, wobei das Zugangsloch (44) enger als der Kontaktaufnahmehohlraum (40) ist; und einem leitenden Körper (8), der einen Verankerungsabschnitt (41) aufweist, der den Kontaktaufnahmehohlraum (40) und das Zugangsloch (44) füllt und der elektrisch mit der Kontaktierungsanschlussfläche verbindet.
  21. Halbleitervorrichtung nach Anspruch 20, wobei der leitende Körper (8) aus leitfähiger Paste besteht.
  22. Halbleitervorrichtung nach Anspruch 20 oder 21, wobei die Isolationsschicht (4') aus einem ausgehärteten Photoresistmaterial besteht.
  23. Halbleitervorrichtung nach einem der Ansprüche 20 bis 22, wobei der leitende Körper (8) ferner einen Erweiterungsabschnitt (42) aufweist, der auf einer Oberfläche der Isolationsschicht (4') gegenüber der Anschlussflächen-Befestigungsfläche (10) ausgebildet und an einem Ende mit dem Verankerungsabschnitt (41) verbunden ist.
  24. Halbleitervorrichtung nach Anspruch 23, wobei der leitende Körper (8) ferner einen Kontaktabschnitt (43) aufweist, der auf der Oberfläche der Isolationsschicht (4') am anderen Ende des Erweiterungsabschnitts (42) gegenüber dem Verankerungsabschnitt (41) ausgebildet ist.
  25. Halbleitervorrichtung nach Anspruch 24, die ferner eine isolierende Schutzschicht (6) aufweist, die auf der Isolationsschicht (4') ausgebildet ist, um die Verankerungs- und Erweiterungsabschnitte (41, 42) des leitenden Körpers (8) zu bedecken.
DE10103966A 2000-08-25 2001-01-30 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung Expired - Fee Related DE10103966B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW089117240A TW494548B (en) 2000-08-25 2000-08-25 Semiconductor chip device and its package method
TW89117240 2000-08-25

Publications (2)

Publication Number Publication Date
DE10103966A1 DE10103966A1 (de) 2002-03-21
DE10103966B4 true DE10103966B4 (de) 2008-02-14

Family

ID=21660905

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10103966A Expired - Fee Related DE10103966B4 (de) 2000-08-25 2001-01-30 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung

Country Status (4)

Country Link
US (2) US6420788B1 (de)
JP (1) JP3401518B2 (de)
DE (1) DE10103966B4 (de)
TW (1) TW494548B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
US7059048B2 (en) * 2002-06-07 2006-06-13 Intel Corporation Wafer-level underfill process making use of sacrificial contact pad protective material
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
US6784089B2 (en) * 2003-01-13 2004-08-31 Aptos Corporation Flat-top bumping structure and preparation method
DE10345247B4 (de) * 2003-09-29 2007-10-04 Infineon Technologies Ag Verwendung von Leiterbahnen als Krallkörper
ATE541312T1 (de) * 2004-05-28 2012-01-15 Nxp Bv Chip mit zwei gruppen von chipkontakten
ES2310948B2 (es) * 2005-02-25 2009-09-16 Universidade De Santiago De Compostela Procedimiento de obtencion de hidrogeles de ciclodextrinas con glicidileteres, las composiciones obtenidas y sus aplicaciones.
JP2006310530A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 回路装置およびその製造方法
DE102007020263B4 (de) 2007-04-30 2013-12-12 Infineon Technologies Ag Verkrallungsstruktur
DE102007063842B3 (de) * 2007-04-30 2015-10-22 Infineon Technologies Ag Verankerungsstruktur
US9076821B2 (en) * 2007-04-30 2015-07-07 Infineon Technologies Ag Anchoring structure and intermeshing structure
US20100025848A1 (en) 2008-08-04 2010-02-04 Infineon Technologies Ag Method of fabricating a semiconductor device and semiconductor device
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
CN103165663A (zh) * 2011-12-09 2013-06-19 英飞凌科技股份有限公司 锚固结构和啮合结构
US10217644B2 (en) 2012-07-24 2019-02-26 Infineon Technologies Ag Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures
RU2564037C1 (ru) * 2014-04-03 2015-09-27 Общество с ограниченной ответственностью "НеоСцинт" Способ стабилизации редкоземельных ионов в трехвалентном состоянии в силикатных стеклах и композитах
JP7117615B2 (ja) * 2017-12-08 2022-08-15 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
JP7194921B2 (ja) * 2019-04-16 2022-12-23 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19754372A1 (de) * 1997-03-10 1998-09-24 Fraunhofer Ges Forschung Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
US5892179A (en) * 1995-04-05 1999-04-06 Mcnc Solder bumps and structures for integrated redistribution routing conductors
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps
JP2000077570A (ja) * 1998-08-28 2000-03-14 Samsung Electronics Co Ltd 半導体パッケ―ジ及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
US6200143B1 (en) * 1998-01-09 2001-03-13 Tessera, Inc. Low insertion force connector for microelectronic elements
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892179A (en) * 1995-04-05 1999-04-06 Mcnc Solder bumps and structures for integrated redistribution routing conductors
DE19754372A1 (de) * 1997-03-10 1998-09-24 Fraunhofer Ges Forschung Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
JP2000077570A (ja) * 1998-08-28 2000-03-14 Samsung Electronics Co Ltd 半導体パッケ―ジ及びその製造方法
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps

Also Published As

Publication number Publication date
DE10103966A1 (de) 2002-03-21
US20020113318A1 (en) 2002-08-22
US6610558B2 (en) 2003-08-26
JP3401518B2 (ja) 2003-04-28
JP2002076060A (ja) 2002-03-15
US6420788B1 (en) 2002-07-16
TW494548B (en) 2002-07-11

Similar Documents

Publication Publication Date Title
DE10103966B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
DE102013103015B4 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE10101948B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE10239866B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10301432B4 (de) Zwischenverbindungsstruktur in einer Waferebenenpackung und Herstellungsverfahren
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102009010199A1 (de) Systemträger mit Formschlossentlüftung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10345247B4 (de) Verwendung von Leiterbahnen als Krallkörper
DE10318078B4 (de) Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips
EP1105942B1 (de) Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
DE112005000438T5 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10002639B4 (de) Bandträger für ein BGA und eine Halbleitervorrichtung, die diesen benutzt
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE10318074B4 (de) Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: COMPUTECH INTERNATIONAL VENTURES LTD., TORTOLA, VG

8181 Inventor (new situation)

Inventor name: CHEN, I-MING, TAIPEH/T AI-PEI, TW

8127 New person/name/address of the applicant

Owner name: EVERGRAND HOLDINGS LTD., TORTOLA, VG

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120801