DE10061529A1 - Feldeffekt gesteuertes Halbleiterbauelement und Verfahren - Google Patents

Feldeffekt gesteuertes Halbleiterbauelement und Verfahren

Info

Publication number
DE10061529A1
DE10061529A1 DE10061529A DE10061529A DE10061529A1 DE 10061529 A1 DE10061529 A1 DE 10061529A1 DE 10061529 A DE10061529 A DE 10061529A DE 10061529 A DE10061529 A DE 10061529A DE 10061529 A1 DE10061529 A1 DE 10061529A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor
semiconductor component
region
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10061529A
Other languages
English (en)
Inventor
Christoph Fink
Walter Hansch
Ignaz Eisele
Wolfgang Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10061529A priority Critical patent/DE10061529A1/de
Priority to US10/013,997 priority patent/US6828605B2/en
Publication of DE10061529A1 publication Critical patent/DE10061529A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft ein in einem Halbleiterkörper angeordnetes, durch Feldeffekt steuerbares Halbleiterbauelement mit mindestens einer Sourcezone und mit mindestens einer Drainzone vom jeweils ersten Leitungstyp, DOLLAR A mit mindestens einer jeweils zwischen Sourcezone und Drainzone angeordneten Bodyzone vom zweiten Leitungstyp, DOLLAR A mit mindestens einer gegenüber dem Halbleiterkörper über ein Dielektrikum isolierten Gateelektrode, über die bei Anlegen eines Gate-Potenzials an die Gateelektrode eine Kanalzone in der Bodyzone ausbildbar ist, DOLLAR A wobei jeweils zumindest ein erster und ein zweiter, in der Kanalzone angeordneter Bereich vom zweiten Leitungstyp vorgesehen sind, DOLLAR A wobei der erste Bereich eine erste Dotierungskonzentration und der zweite Bereich eine zweite Dotierungskonzentration aufweist, die geringer ist als die erste Dotierungskonzentration, DOLLAR A wobei die Kombination der beiden Bereiche eine Schwellspannung des Halbleiterbauelementes größer als Null ergibt und der Einschaltwiderstand geringer ist als der lediglich durch eine mit der ersten oder zweiten Dotierungskonzentration dotierten Kanalzone.

Description

Die Erfindung betrifft ein Halbleiterbauelement der im Ober­ begriff des Patentanspruches 1 genannten Art, also ein in ei­ nem Halbleiterkörper angeordnetes, durch Feldeffekt steuerba­ res Halbleiterbauelement mit mindestens einer Sourcezone und mit mindestens einer Drainzone vom jeweils ersten Leitungs­ typ, mit mindestens einer jeweils zwischen Sourcezone und Drainzone angeordneten Bodyzone vom zweiten Leitungstyp, mit mindestens einer gegenüber dem Halbleiterkörper über ein Di­ elektrikum isolierten Gateelektrode, über die bei Anlegen ei­ nes Gate-Potenzials an die Gateelektrode eine Kanalzone in der Bodyzone ausbildbar ist. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des Halbleiterbauelementes.
Ein derartiges, durch Feldeffekt steuerbares Halbleiterbau­ element ist beispielsweise der MOS-Transistor oder kurz MOS- FET. Der Aufbau und die Funktionsweise eines MOSFETs ist vielfach bekannt und bedarf daher keiner weiteren Erläute­ rung.
Ein MOSFET fungiert typischerweise als steuerbarer Schalter und sollte daher einen möglichst geringen ohmschen Widerstand im eingeschalteten Zustand aufweisen. Tatsächlich weisen je­ doch MOSFETs im eingeschalteten Zustand einen nicht zu ver­ nachlässigenden, sogenannten Einschaltwiderstand auf. Der Einschaltwiderstand RON setzt sich gemäß J. P. Stengl, J. Ti­ hanyi, Leistungs-MOS-FET-Praxis, Pflaum-Verlag München, 1992, Seite 44, wie folgt zusammen:
RON = RK + RS + RCH + RAKJ + REPI + RSUB (1)
Die einzelnen Teilwiderstände des Einschaltwiderstandes RON gemäß Gleichung (1) werden nachfolgend kurz beschrieben: Mit RK ist der Kontaktwiderstand der Source-Elektrode zum Halbleiterkörper an der Scheibenvorderseite bezeichnet. Der Wi­ derstand. RS wird im wesentlichen durch die Dotierungskonzent­ ration im Sourcegebiet bestimmt. RAKJ bezeichnet den sogenann­ ten Akkumulationswiderstand, der vielfach auch als JFET- Widerstand bezeichnet ist und der sich durch Ausbildung und gegenseitige Beeinflussung von Verarmungsgebieten benachbar­ ter Zellen eines Halbleiterbauelementes ergibt. REPI bezeich­ net den durch die Dotierungskonzentration der Driftstrecke - falls vorhanden - verursachten Widerstand. Bei vertikalen Halbleiterbauelementen ist die Driftstrecke meist durch eine oder mehrere Epitaxieschichten realisiert. Insbesondere bei hochsperrenden Halbleiterbauelementen mit einer Sperrfähig­ keit von mehreren hundert Volt trägt der Teilwiderstand REPI den weitaus größten Anteil am Einschaltwiderstand RON, wäh­ rend er bei Bauelementen im Niederspannungsbereich häufig vernachlässigbar gering ist. RSUB bezeichnet den Widerstand des Substrates bzw. des Draingebietes. Da der Sourcewi­ derstand RS und der Substratwiderstand RSUB typischerweise ei­ ne sehr hohe Dotierungskonzentration aufweisen, sind sie ge­ genüber den anderen Teilwiderständen vernachlässigbar gering.
Mit RCH ist der Kanalwiderstand bezeichnet. Der Kanalwider­ stand ergibt sich bei Anlegen eines Gate-Potenzials und einer Spannung zwischen Drain- und Source-Elektrode aus dem unter der Gate-Elektrode induzierten Inversionsstrom. Gemäß B. J. Baliga, Power Semiconductor Devices, PWS-Publishing Company, Seite 362 ist der Kanalwiderstand RCH wie folgt definiert:
In Gleichung (2) sind mit L und W die Kanallänge bzw. die Ka­ nalweite, mit µNS die Beweglichkeit der Elektronen im Kanal­ gebiet, mit VG und VT das Gate-Potenzial bzw. das thermische Potenzial bezeichnet. Mit COX ist die im wesentlichen durch die Oxiddicke sowie die Dotierungskonzentration im Kanalge­ biet bestimmte Oxidkapazität bezeichnet. Bei vorgegebener Transistorgeometrie - d. h. bei konstanter Kanallänge L, Ka­ nalweite W und Oxidkapazität - ist bei einem MOSFET der Ka­ nalwiderstand umgekehrt proportional zur Beweglichkeit µNS.
Die Beweglichkeit wird zum einen durch Streuung der zum Ka­ nalstrom beitragenden Elektronen mit Dotierstoffen im Kanal­ bereich und zum anderen durch Streuung der Elektronen an der Grenzfläche zwischen dem Halbleiterkörper und dem Gateoxid charakterisiert. Diese Streumechanismen, die auch in Fig. 19 in dem oben genannten Buch von B. J. Baliga dargestellt sind, bremsen die Elektronen und reduzieren so die effektive Strom­ dichte Jeff gemäß
Jeff = nelVel (3),
wobei mit nel und vel die Anzahl und die Geschwindigkeit der Elektronen bezeichnet ist. Die effektive Beweglichkeit der Elektronen nimmt ab, wodurch der Kanalwiderstand RCH gemäß Gleichung (2) unerwünschterweise zunimmt.
Darüber hinaus existieren noch weitere Teilwiderstände, bei­ spielsweise montagebedingte Widerstände.
Um die durch das Halbleiterbauelement selbst verbrauchte Ver­ lustleistung zu minimieren, sollte der Einschaltwiderstand RON gemäß Gleichungen (1) möglichst klein sein. Zur Reduzie­ rung der Teilwiderstände existieren verschiedene Maßnahmen, von denen einige kurz aufgeführt werden:
Zur Reduzierung des Source-Widerstandes RS und Substrat- Widerstandes RSUB wird typischerweise die Dotierungskonzentra­ tion in diesen Gebieten so weit wie möglich erhöht. Darüber hinaus kann bei vertikalen MOSFETs der Substratwiderstand RSUB durch Dünnschleifen des Halbleiterkörpers von der Scheiben­ rückseite her die Dicke des Draingebietes verringert werden.
Bei vertikal ausgebildeten MOSFETs kann der Epitaxie- Widerstand REPI durch Ausbildung des Halbleiterbauelementes als Kompensationsstruktur stark reduziert werden. Halbleiter­ bauelemente nach dem Kompensationsprinzip sind beispielsweise in den US-Patenten US 5,216,275 und US 4,754,310 sowie in der WO 97/29518 und in der DE 43 09 764 C2 beschrieben.
Bei Ausbildung eines Halbleiterbauelementes mit Grabenstruk­ turen bzw. sogenannten Trenches, in denen die Gate-Elektroden angeordnet sind, lässt sich der parasitäre JFET-Effekt wei­ testgehend unterdrücken, wodurch der Akkumulationswiderstand RAK minimiert wird.
Insbesondere bei sogenannten "Smart Power MOSFETs", die be­ kanntlich für sehr niedrige Spannungen ausgelegt sind, trägt der Kanalwiderstand RCH den weitaus größten Anteil am Ein­ schaltwiderstand RON. Ein Zusammenhang zwischen Durchbruch­ spannung und Kanalwiderstand ist in D. A. Grant, J. Gowar, Power MOSFETS - Theory and Applications, J. Wiley & Sons, 1989, auf S. 76 dargestellt. Beispielsweise macht bei einem zwischen 50 V und 100 V ausgelegten MOSFET der Kanalwiderstand RCH etwa 35% des gesamten Einschaltwiderstandes RON aus. Bei Niederspannungs-MOSFETs mit einer sehr geringeren Sperrfähig­ keit von 20 V bzw. 12 V macht der Kanalwiderstand RCH sogar ei­ nen Anteil von 60% bzw. 80% des gesamten Einschaltwiderstan­ des RON aus.
Zur Reduzierung des Einflusses des Kanalwiderstandes RCH kann unter Zuhilfenahme von Gleichung (2) die Transistor-Geometrie - beispielsweise die Kanallänge L, der Kanalweite W und der Oxidkapazität COX - soweit wie möglich variiert werden. Al­ lerdings ist die Transistorgeometrie eines Halbleiterbauele­ mentes weitestgehend vorgegeben, so dass eine dahingehende Optimierung nur beschränkt möglich ist. Mit Ausnahme der ge­ nannten Optimierung der Transistor-Geometrie sind jedoch wei­ tere Maßnahmen zur Reduzierung des Kanalwiderstandes RCH der­ zeit nicht bekannt, so dass insbesondere Niederspannungs- MOSFETs einen stark vom Kanalwiderstand abhängigen Einschalt­ widerstand aufweisen. Dies ist ein Zustand, den es verständ­ licherweise zu vermeiden gibt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein gattungsgemäßes Halbleiterbauelement bereitzustellen, welches unter Beibehaltung der Geometrie des Halbleiterbau­ elementes einen geringeren Kanalwiderstand im eingeschalteten Zustand ausweist.
Erfindungsgemäß wird diese Aufgabe durch ein Halbleiterbau­ element mit den Merkmalen des Patentanspruchs 1 gelöst.
Demgemäss ist ein gattungsgemäßes, in einem Halbleiterkörper angeordnetes, durch Feldeffekt steuerbares Halbleiterbauele­ ment vorgesehen,
  • - bei dem jeweils zumindest ein erster und ein zweiter, in der Kanalzone angeordneter Bereich vom zweiten Leitungstyp vorgesehen sind,
  • - bei dem der erste Bereich eine erste Dotierungskonzentra­ tion und der zweite Bereich eine zweite Dotierungskonzent­ ration aufweist, die geringer ist als die erste Dotie­ rungskonzentration,
  • - bei dem die Kombination der beiden Bereiche eine Schwellspannung des Halbleiterbauelementes größer als Null ergibt und der Einschaltwiderstand geringer ist als der lediglich durch eine mit der ersten oder zweiten Dotierungskonzentration dotierten Kanalzone.
Ein vorteilhaftes Verfahren zur Herstellung einer Dotier­ schicht in einem erfindungsgemäßen Halbleiterbauelement ist Gegenstand des Patentanspruchs 16.
Durch Einführen einer erfindungsgemäßen hochdotierten Dotier­ schicht innerhalb der Kanalzone und durch Reduzierung der Do­ tierungskonzentration im Kanalbereich außerhalb dieser Do­ tierschicht kann sowohl die Streuung der Elektronen an Dotieratomen im Kanalbereich im wesentlichen auf den Bereich der Dotierschicht begrenzt werden. Darüber hinaus kann auch Grenzflächenstreuung auf eben diesen Bereich beschränkt wer­ den, so dass die Grenzflächenstreuung zwischen Halbleiterkör­ per und Dielektrikum überwiegend in der Dotierschicht statt­ findet. Durch die Reduktion der genannten Streumechanismen auf den Bereich der Dotierschicht kann die Oberflächenbeweg­ lichkeit der zu dem Stromfluss beitragenden Elektronen im Ka­ nalgebiet je nach Dotierungsverhältnisse und Schichtdicke mehr oder weniger erhöht werden, was letztendlich zu einer Reduzierung des Kanalwiderstand führt. Insbesondere bei sol­ chen Halbleiterbauelementen, die eine sehr geringe Durch­ bruchspannung aufweisen und bei denen der Kanalwiderstand so­ mit wesentlich zum Einschaltwiderstand beiträgt, kann durch die vorgenannte Maßnahme die im Halbleiterbauelement dissi­ pierte Leistung deutlich verringert wird. Es lassen sich da­ mit Halbleiterbauelemente mit reduziertem Chipflächenbedarf bereitstellen, was insbesondere aus wirtschaftlichen Gründen besonders vorteilhaft ist.
Im Unterschied zu einem bekannten DMOS-Transistor, bei dem ebenfalls eine dotierte Schicht desselben Leitungstyps wie die Kanalzone aus der Sourcezone ausdiffundiert und an diese angrenzt, zeichnet sich das erfindungsgemäße Halbleiterbau­ element durch eine sehr scharf begrenzte, im Kanalbereich der Bodyzone angeordnete Dotierschicht aus. Typischerweise ist die Schichtdicke dieser Dotierschicht in Bezug auf die Kanal­ länge sehr viel kleiner.
Idealerweise sollte die Dotierungskonzentration in der Kanal­ zone möglichst klein sein, so dass durch schnelle Umladung eine hohe Schaltgeschwindigkeiten möglich ist. Allerdings darf die Dotierung nicht zu klein sein, da sonst das Halblei­ terbauelement im ausgeschalteten Zustand seine Sperrfähigkeit verliert. Zur Gewährleistung der Sperrfähigkeit sollte die Dotierungskonzentration möglichst groß sein, allerdings nicht zu groß, da sonst die Schwellspannung, die zum Einschalten des Halbleiterbauelementes erforderlich ist, zu hoch ist. Gattungsgemäße Halbleiterbauelemente weisen daher, selbst bei einer DMOS-Struktur, eine weitestgehend homogene Dotierungs­ konzentration in der gesamten Kanalzone auf, die je nach An­ wendung einen Kompromiss der eben genannten Dotierungskon­ zentrationen bieten und daher keine Verbesserung in der E­ lektronenbeweglichkeit und damit des Einschaltwiderstandes erzielen können.
In völliger Abkehr zu bekannten Halbleiterbauelementen weist das erfindungsgemäße Halbleiterbauelement in der Kanalzone zwei unterschiedlich dotierte und typischerweise auch unter­ schiedlich dicke Bereiche desselben Leitungstyps auf. Die Do­ tierungskonzentration dieser Bereiche - oder zumindest eines dieser Bereiche - ist derart gewählt, dass eine durch die Do­ tierungskonzentration lediglich eines Bereiches bewirkte Schwellspannung außerhalb des spezifizierten bzw. angestreb­ ten Schwellenspannung liegt. Beispielsweise ist der zweite Bereich so niedrig dotiert, dass ein entsprechendes Halblei­ terbauelement "normally on" ist, dass heißt auch im ausge­ schalteten Zustand durchgeschaltet ist. Der erste Bereich ist möglichst hoch dotiert, so dass ein solches Halbleiterbauele­ ment eine so hohe Schwellspannung aufweist, dass es unter Normalbedingungen nicht eingeschaltet werden könnte. Erst die Kombination bzw. das Zusammenwirken der beiden Bereiche er­ gibt ein Halbleiterbauelement mit der gewünschten Schwell­ spannung. Das Halbleiterbauelement zeichnet sich indes durch eine durch den hochdotierten Bereich bewirkte hohe Sperrfä­ higkeit und zugleich durch eine durch den niedrigdotierten Bereich bewirkte hohe Elektronenbeweglichkeit und damit redu­ ziertem Einschaltwiderstand aus.
In einer sehr vorteilhaften Ausgestaltung ist die Dotier­ schicht als vernachlässigbar dünne Schicht - die allgemeiner­ weise auch als Delta-Dotierschicht bezeichnet wird - in der Kanalzone ausgebildet. Unter einer vernachlässigbar dünnen Schichtdicke ist eine Schicht von einer oder einigen wenigen Atomlagen bis zu einigen wenigen Nanometern - beispielsweise bis zu 20 nm - zu verstehen. In einer Ausgestaltung weist die Dotierschicht eine flächenbezogene Dotierdichte von mehr als 1011 cm-2, vorteilhafterweise im Bereich von 1012 cm2 bis 1013 cm-2, auf. In jedem Fall sollte aber die Dotierungskonzentra­ tion in der Delta-Dotierschicht zumindest derart groß gewählt sein, dass die Funktionsfähigkeit des typischerweise als selbstsperrender MOSFET ausgebildeten Halbleiterbauelementes erhalten bleibt. Das bedeutet, dass die Dotierungskonzentra­ tion in der Delta-Dotierschicht allein schon ausreicht, die Sperrfähigkeit der Kanalzone und damit des Halbleiterbauele­ mentes im gesperrten Zustand zu gewährleisten.
In einer typischen Ausgestaltung weist der zweite Bereich in der Kanalzone, das heißt der Bereich außerhalb der Dotier­ schicht, eine in etwa intrinsische Dotierungskonzentration bzw. eine sehr viel niedrigere Dotierungskonzentration als die Dotierschicht auf. Typischerweise sollte sie Dotierungs­ konzentration in der Dotierschicht nicht größer als 1012 cm-3 sein bzw. zumindest um den Faktor 100 kleiner sein als in der Dotierschicht.
In einer typischen Ausgestaltung der Erfindung ist die Do­ tierschicht innerhalb der Kanalzone derart angeordnet, dass sie die Kanalzone in einen ersten und in mindestens einen weiteren Kanalzonenbereich aufteilt, wobei die beiden Kanal­ zonenbereiche voneinander durch die Dotierschicht vollständig voneinander beabstandet sind. Alternativ wäre auch denkbar, dass die Dotierschicht zumindest teilweise, vorteilhafterwei­ se vollständig mit einer seiner Oberfläche an mindestens eine der Sourcezonen angrenzt.
In einer typischen Ausgeastaltung der Erfindung ist eine Ober­ fläche der Dotierschicht im wesentlichen senkrecht zu der Stromflussrichtung der Elektroden bei Anlegen eines Gatepo­ tenzials angeordnet. Typischerweise weist die Dotierschicht eben in dem Teil, in dem der Elektronenstrom senkrecht auf die beiden Oberflächen trifft, einen dünnste Schichtdicke auf. Durch diese Maßnahmen wird die Kanaleinschnürung auf die Schichtdicke in der Dotierschicht reduziert. Selbstverständ­ lich müsste der Elektronenstrom nicht notwendigerweise senk­ recht auf eine der Oberflächen stehen. Jedoch würden dann die Streuung der Elektronen in der Dotierschicht mit zunehmendem Winkel abweichend von der Senkrechten zunehmen, da die effek­ tive Wegstrecke der Elektronen in der Dotierschicht zunimmt. Dies würde jedoch wiederum zu einem höheren Einschaltwider­ stand führen.
Das Halbleiterbauelement ist typischerweise als MOS- Transistor (MOSFET), insbesondere als selbstsperrender MOS- FET, ausgebildet. Die Erfindung kann sowohl bei einem latera­ len als auch vertikalen Transistor vorteilhaft eingesetzt werden. Im Falle eines vertikalen Transistors kann dieser als einfacher D-MOSFET, aber auch als U-MOSFET oder als V-MOSFET ausgebildet sein. Darüber hinaus wären auch andere Transis­ torstrukturen, wie zum Beispiel in Mesa-Technologie herge­ stellte MOSFETs, denkbar. Insbesondere im Falle von als U- MOSFET oder als V-MOSFET ausgebildeten Halbleiterbauelementen weisen diese typischerweise Gräben auf, in denen die über ein Dielektrikum isolierten Gate-Elektroden angeordnet sind.
Das erfindungsgemäße Halbleiterbauelement kann vorteilhafter­ weise auch als Leistungshalbleiterbauelement ausgeführt sein. Solche Leistungshalbleiterbauelemente weisen zwischen der Bo­ dyzone und der Drainzone typischerweise ein Driftzone auf. Im Falle von lateral ausgebildeten Halbleiterbauelementen kann diese Driftzone an der Oberfläche des Halbleiterkörpers zwi­ schen Bodyzone und Drainzone angeordnet sein. Insbesondere aus Gründen der Einsparung von Chipfläche wird jedoch diese Driftzone bei heutigen Halbleiterbauelementen in den Halblei­ terkörper hineinverlegt, so dass die Driftstrecke durch eine im Halbleiter ausgebildete Epitaxieschicht gebildet wird, der auf die den Halbleiterkörper an der Scheibenrückseite kontak­ tierenden Drainzone großflächig aufgebracht ist. Im Falle von vertikal ausgebildeten Halbleiterbauelementen wird die Drift­ zone typischerweise durch eine oder mehrere Epitaxieschichten ausgebildet, die jeweils "sandwichartig" zwischen der Drain­ zone und der Bodyzone aufgeschichtet sind. Typischerweise, jedoch nicht notwendigerweise, weist die Driftstrecke im all­ gemeinen bzw. die Epitaxieschicht im besonderen eine sehr viel niedrigere Dotierungskonzentration als die jeweilige Drainzone auf.
Insbesondere bei Halbleiterbauelementen, die eine Vielzahl von in einem Zellenfeld angeordneten Einzeltransistoren auf­ weisen, kann durch Variation der Dicke der Dotierschicht die Stromdichte innerhalb des Zellenfeldes gezielt variiert wer­ den. Derartige zellenartig aufgebaute Halbleiterbauelemente weisen typischerweise ein Zellenfeld, in dem die aktiven Zel­ len oder Einzeltransistoren angeordnet sind, und einen Rand­ bereich, in dem eine Potentialabsenkung zum Schutz des Halb­ leiterbauelements erfolgen soll, auf. Durch die Erfindung kann beispielsweise zum Rand des Zellenfeldes hin durch ge­ eignete Erhöhung der Schichtdicke der in den jeweiligen Ka­ nalzonen angeordneten Dotierschichten die Stromdichte in ge­ eigneter Weise reduziert werden und somit die Gefahr eines Spannungsdurchbruchs am Rand verringert werden.
Die Erfindung eignet sich vor allem bei sogenannten Smart- Power-Bauelementen, also bei Halbleiterbauelementen, die eine sehr geringe Sperrfähigkeit aufweisen und bei denen - wie be­ reits eingangs erwähnt - der Einfluss des Kanalwiderstandes sehr groß ist. Besonders vorteilhaft ist die Erfindung bei sogenannten Kurzkanaltransistoren oder Schalttransistoren, die keinen Driftbereich aufweisen häufig und bei denen somit der Einfluss des Kanalwiderstandes am gesamten Einschaltwi­ derstand am größten ist.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen sowie der Beschreibung un­ ter Bezugnahme auf die Zeichnung entnehmbar.
Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert.
Es zeigt dabei:
Fig. 1 in einem Teilschnitt ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes;
Fig. 2 in einem Teilschnitt ein zweites Ausführungsbei­ spiel eines erfindungsgemäßen Halbleiterbauelemen­ tes;
Fig. 3 in einem Teilschnitt ein drittes Ausführungsbei­ spiel eines erfindungsgemäßen Halbleiterbauelemen­ tes;
Fig. 4 in einem Teilschnitt ein viertes Ausführungsbei­ spiel eines erfindungsgemäßen Halbleiterbauelemen­ tes;
Fig. 5 in einem Teilschnitt ein fünftes Ausführungsbei­ spiel eines erfindungsgemäßen Halbleiterbauelemen­ tes.
In allen Figuren der Zeichnung sind gleiche bzw. funktions­ gleiche Elemente - sofern nichts anderes angegeben ist - mit gleichen Bezugszeichen versehen worden.
Fig. 1 zeigt in einem Teilschnitt ein erstes Ausführungsbei­ spiel eines erfindungsgemäßen Transistors, der dort als late­ raler MOSFET ausgebildet ist.
In Fig. 1 ist mit 1 ein. Halbleiterkörper - beispielsweise aus Silizium - bezeichnet. Der Halbleiterkörper 1 weist eine erste Oberfläche 2 (Scheibenvorderseite) und eine zweite O­ berfläche 3 (Scheibenrückseite) auf. In die erste Oberfläche 2 ist jeweils eine stark: n-dotierte Sourcezone 4 sowie eine davon beabstandete stark n-dotierte Drainzone 5 vorgesehen. Die Sourcezone 4 ist über eine Source-Metallisierung 6 (Sour­ ce-Elektrode), die Drainzone 5 ist über eine Drain- Metallisierung 7 (Drain-Elektrode) elektrisch leitend kontak­ tiert. Zwischen Sourcezone 4 und Drainzone 5 ist eine p- dotierte Bodyzone 8 angeordnet. Der in Fig. 1 dargestellte laterale MOSFET ist als Leistungs-MOSFET ausgebildet, d. h. er weist zwischen Bodyzone 8 und Drainzone 5 eine schwach n- dotierte Driftzone 9 auf. Im Bereich der an die erste Ober­ fläche 2 tretenden Bereiche der Bodyzone 8 ist eine über ein Dielektrikum 10 gegen den Halbleiterkörper 1 isolierte Gate- Elektrode 11 angeordnet. Die Gate-Elektrode 11, die Source- Elektrode 6 und die Drain-Elektrode 7, die jeweils mit dem Gate-Anschluss G, dem Source-Anschluss S bzw. dem Drain- Anschluss D verbunden sind, sind an der ersten Oberfläche 2 voneinander beabstandet und über eine in Fig. 1 nicht ge­ zeigte Passivierungsschicht, beispielsweise einem Feldoxid, nach außen hin isoliert. Der Sourceanschluss S weist in Fig. 1 zusätzlich das Potenzial des Substrates des Halbleiterkör­ pers 1 auf.
Bei Anlegen eines positiven Gate-Potenzials VG an den Gate- Anschluss G bildet sich in den an die erste Oberfläche 2 an­ grenzenden Bereichen der Bodyzone 8 ein Inversionskanal aus, der die Kanalzone 12 bildet. Erfindungsgemäß ist nun eine sehr stark p-dotierte Delta-Dotierschicht 13 vorgesehen, die im Bereich der Kanalzone 12 angeordnet ist und die an die er­ ste Oberfläche 2 angrenzt. In Fig. 1 ist die Delta- Dotierschicht 13 derart in der Bodyzone 8 bzw. in der Kanal­ zone 12 angeordnet, dass die Delta-Dotierschicht 13 die Ka­ nalzone 12 in beabstandender Weise in zwei Kanalzonenbereiche 12', 12" unterteilt. Die Bodyzone 8 und damit auch die Ka­ nalzone 12 weisen in den Bereichen 12', 12" außerhalb der Delta-Dotierschicht 13 eine sehr geringe p-Dotierungskonzen­ tration bzw. eine intrinsische Dotierung auf.
Fig. 2 zeigt ein zweites Ausführungsbeispiel des erfindungs­ gemäßen Halbleiterbauelementes. Im Gegensatz zu dem MOSFET in Fig. 1 grenzt hier die Delta-Dotierschicht 13 direkt an die Sourcezone 4 an.
Die Dotierschicht 13 entsprechend den Fig. 1 und 2 weist eine sogenannte Delta-Dotierung auf. Unter einer Delta- Dotierung bzw. einer Delta-Dotierschicht ist eine im Bereich von Atomlagen dicke Dotierschicht bezeichnet. Diese Delta- Dotierung weist eine - im Vergleich zu der sie umgebenden Bo­ dyzone 8 - sehr hohe Dotierungskonzentration auf. Typischer­ weise weist die Dotierschicht 13 eine flächenbezogene Dotier­ dichte im Bereich zwischen 1011 cm-2 bis 1014 cm-2 auf. Hinge­ gen ist die laterale Ausdehnung, d. h. die Dicke d der Delta- Dotierschicht 13 im Vergleich zur Kanallänge L vernachlässig­ bar gering. Typische Schichtdicken d der Delta-Dotierschicht 13 bewegen sich im Bereich von einer oder einigen Atomlagen bis hin zu einen wenigen Nanometern.
Fig. 3 zeigt in einem dritten Ausführungsbeispiel eine Ab­ wandlung des Teilschnittes gemäß Fig. 1. Die Dotierschicht 13 ist hier nicht als Delta-Dotierung ausgebildet, sondern sie weist vielmehr eine mehr oder weniger beliebige Schicht­ dicke d auf. Die Dotierschicht 13 weist eine gegenüber der sie umgebenden Bodyzone 8 höhere Dotierungskonzentration auf, wobei sie innerhalb der Bodyzone 8 bzw. der Kanalzone 12 e­ benfalls mehr oder weniger beliebig angeordnet. Wesentlich und besonders vorteilhaft an diesem Ausführungsbeispiel ist, dass die Dotierschicht 13 nicht an die Sourcezone 4 ange­ schlossen ist, wenngleich dies auch nicht ausgeschlossen sein muss.
Nachfolgend wird die Funktionsweise eines erfindungsgemäßen Halbleiterbauelementes anhand der Fig. 1 bis 2 näher be­ schrieben:
Bei Anlegen eines positiven Gate-Potenzials VG an den Ga­ teanschluss G sowie bei einer positiven Spannung UDS zwischen Sourceanschluss S und Drainanschluss D bildet sich - wie be­ reits erwähnt - der Inversionskanal 12 aus und es kommt zu einem Stromfluss J in der Kanalzone 12. Im Ausführungsbei­ spiel gemäß Fig. 1 erfolgt der Stromfluss J im wesentlichen in lateraler Richtung von der Sourcezone 4 über die Kanalzone 12, die Driftzone 9 zur Drainzone 5. Der Stromfluss J erfolgt damit im wesentlichen senkrecht zu der im wesentlichen late­ ralen Ausrichtung 15 der Dotierschicht 13, die sich von der ersten Oberfläche 2 in die Tiefe des Halbleiterkörpers 1 er­ streckt.
Fig. 4 zeigt ein viertes Ausführungsbeispiel eines erfin­ dungsgemäßen Halbleiterbauelementes. Das Halbleiterbauelement ist hier als vertikal ausgebildeter und eine Grabenstruktur aufweisender MOSFET realisiert. Der Halbleiterkörper 1 be­ steht aus nacheinander aufeinander geschichteter Drainzone 5, Epitaxieschicht 9', Bodyzone 8 und Sourcezone 4, wobei die Drainzone 5 an die zweite Oberfläche 3 angrenzt und dort großflächig mit der Drainelektrode 7 kontaktiert ist. Die Sourcezone 4 grenzt an die erste Oberfläche 2 an und ist dort zumindest teilweise mit der Sourceelektrode 6 kontaktiert.
Im Ausführungsbeispiel der Fig. 4 sind rechteckförmige Grä­ ben 17 vorgesehen, die sich von der ersten Oberfläche 2 durch die Sourcezone 4, die Bodyzone 8 bis in die Epitaxieschicht 9' im wesentlichen vertikal in den Halbleiterkörper 1 hinein erstrecken. In den Gräben 17 sind die über das Dielektrikum 10 isolierten Gateelektroden 11 angeordnet. Der sich beim An­ legen eines ausreichend positiven Gates ausbildende Inversi­ onskanal und damit auch die Kanalzone 12 befinden sich hier in den Bereichen der Bodyzone 8, die an die Außenflächen der Gräben 17 angrenzen.
In Fig. 4 sind die Gräben 17 im wesentlichen rechteckigför­ mig in den Halbleiterkörper eingebracht. Selbstverständlich können die Gräben auch u-förmig, v-förmig, trapezförmig oder mehr oder weniger beliebig in den Halbleiterkörper 1 einge­ bracht werden. Die Gräben 17 können in bekannter Weise, bei­ spielsweise durch ein sogenanntes "deep trench" Verfahren, in den Halbleiterkörper 1 geätzt werden. Anschließend wird durch thermische Oxidation das Gate-Dielektrikum 10 gebildet.
Schließlich werden in die Gräben 17 ein Gateelektrode 11, beispielsweise durch Abscheidung, eingebracht.
Die erfindungsgemäße Delta-Dotierschicht 13 ist in Fig. 4 als dünne, weitestgehend lateral ausgerichtete Dotierschicht 13 innerhalb der Bodyzone 8 angeordnet und reicht jeweils über die gesamte Breite der Bodyzone 8. Bei dem vertikal aus­ gebildeten Halbleiterbauelement in Fig. 4 erfolgt der Strom­ fluss J im wesentlichen in vertikaler Richtung, d. h. von der Sourcezone 4 über die in der Bodyzone 8 angeordnete Kanalzone 12, über die Epitaxieschicht 9' zur Drainzone 5.
Fig. 5 zeigt ein fünftes Ausführungsbeispiel eines erfin­ dungsgemäßen Halbleiterbauelementes. Hier ist ein vertikaler MOSFET in Mesastruktur dargestellt. Das Halbleiterbauelement gemäß Fig. 5 unterscheidet sich gegenüber dem in Fig. 4 da­ durch, dass hier die Bodyzone 8 und die darauf aufgeschichte­ te Sourcezone 4 in bekannter Mesatechnik aufgebaut bzw. er­ zeugt wurde. In der Mesatechnik werden Strukturen aus dem Halbleiterkörper 1 herausgeätzt, wodurch in etwa turmartige, kantige Strukturen 18 von dem Halbleiterkörper 1 hervorste­ hen. Im vorliegenden Fall werden Bereiche aus den Sourcezonen 4 und Bodyzonen 8 herausgeätzt, so dass deren Oberflächen an den seitlichen Flächen der sogenannten Mesastrukturen 18 zu Tage treten. An den Außenflächen der Mesastrukturen ist eine über ein Dielektrikum 10 von den jeweiligen äußeren Oberflä­ che isolierte Gateelektrode 11 aufgebaut. Schließlich wird ein an die Oberfläche tretender Bereich der Sourcezone 4 über eine Sourceelektrode 6 kontaktiert.
Die prinzipielle Funktionsweise derartiger Mesa-Bauelemente erfolgt äquivalent zu den in Trenchtechnik hergestellten Halbleiterbauelementen entsprechend Fig. 4. D. h. auch hier bildet sich bei Anlegen eines positiven Gate-Potenzials eine vertikale Kanalzone 12 im äußeren Bereich der Bodyzone 8 aus. Die erfindungsgemäße, als Delta-Dotierung ausgebildete Do­ tierschicht 13 ist auch hier äquivalent zum Ausführungsbei­ spiel in Fig. 4 im wesentlichen in lateraler Richtung ausge­ richtet.
In den Ausführungsbeispielen der Fig. 4 und 5 ist eine Delta-Dotierschicht in der Bodyzone 8 äquivalent zu der late­ ralen Ausführungsform der Fig. 1 zwischen zwei Teilberei­ chen 12', 12" der Kanalzone 12 angeordnet. Denkbar wäre je­ doch auch, dass die Delta-Dotierschicht 13 äquivalent zu Fig. 2 direkt an die Sourcezone 4 angeschlossen ist. Darüber hinaus wäre auch denkbar, dass die Dotierschicht 13 nicht als Delta-Dotierung ausgebildet ist und damit eine beliebige Breite innerhalb der Bodyzone 8 bzw. der Kanalzone 12 auf­ weist.
Bei einem gattungsgemäßen Halbleiterbauelement bestehen die Gateelektroden 11 typischerweise aus hoch-dotiertem Polysili­ zium. Allerdings kann für die Gateelektroden 11 auch ein an­ deres Material, beispielsweise ein Metall oder ein Silizid, zum Einsatz kommen, wenngleich diese Materialien herstel­ lungstechnisch und aufgrund derer physikalischer und elektri­ scher Eigenschaften nicht so vorteilhaft sind wie hochdotier­ tes Polysilizium. Gleichsam kann das Dielektrikum 11 statt Siliziumdioxid (SiO2) auch jedes andere isolierende Material, beispielsweise Siliziumnitrid (Si3N4), Vakuum oder eine Kombi­ nation der genannten Materialien enthalten, jedoch ist ther­ misch hergestelltes Siliziumdioxid als Gateoxid qualitativ am hochwertigsten und deshalb vorzuziehen.
Bei den lateralen MOSFETs (Fig. 1 bis 3) sind die dort vorgesehenen, typischerweise wannenförmig in den Halbleiterkörper 1 eingebetteten Sourcezonen 4, Drainzonen 5 bzw. Driftzonen 9 vorteilhafterweise durch Ionenimplantation und/oder Diffusion erzeugt worden. Die Halbleiterschichten der vertikalen MOSFETs (Fig. 4, 5) sind typischerweise durch Epitaxie schichtweise auf den Halbleiterkörper 1 aufgebracht. Denkbar wäre auch hier, dass zumindest eine dieser Schichten durch Ionenimplantation und/oder Diffusion erzeugt werden.
Nachfolgend werden je nach Art des Halbleiterbauelementes ei­ nige vorteilhafte Verfahren zur Herstellung der (Del­ ta)-Dotierschicht 12 beschrieben:
  • a) Hochenergie-Ionenimplantation: Zur Erzeugung von latera­ len MOSFETs wird auf den Halbleiterkörper ein dickes Oxid aufgebracht, welches mittels Elektronenstrahlschreiben strukturiert wird. Anschließend wird durch die Öffnung die Dotierschicht bzw. die Delta-Dotierschicht, bei­ spielsweise durch mehrfache Implantation bei geeignet ge­ wählten, unterschiedlichen Energien, erzeugt.
  • b) Niederenergie-Implantation: Zur Erzeugung vertikaler Halbleiterbauelemente werden dotierende Ionen in die an die Oberfläche angrenzenden Bodyzone-Schicht implantiert, wobei die Implantationsenergie derart eingestellt wird, dass die dotierenden Ionen eine sehr geringe Eindringtie­ fe von einigen wenigen Nanometern aufweisen. Anschließend werden in bekannter Art und Weise die übrigen Schichten, zum Beispiel eine weiter Bodyzone und/oder die Sourcezo­ ne, auf die Delta-Dotierung abgeschieden.
  • c) Abscheidung: Zur Herstellung eines vertikalen Halbleiter­ bauelements kann die Oberfläche der Bodyzone mit einer dünnen dotierenden Schicht belegt werden. Nach einem kur­ zen Eintreibeschritt bei geeigneter Temperatur, bei dem die Dotierstoffe in die grenzflächennahen Bereiche der Bodyzone diffundieren können, wird die dotierende Schicht wieder abgeätzt. Anschließend werden in bekannter Weise die übrigen Schichten, zum Beispiel eine weiter Bodyzone und/oder die Sourcezone, auf die Delta-Dotierschicht 13 abgeschieden.
  • d) Abscheidung: Bei einem vertikalen Halbleiterbauelement kann die Delta-Dotierschicht während des Abscheideprozes­ ses aufgebracht werden. Beispielsweise könnte der Dotier­ stoff für die Dotierschicht durch kurzzeitig Erhöhung der Dotierdosis quasi "in situ", also während des Herstel­ lungsprozesses, erzeugt werden. Alternativ könnte auch der Abscheideprozess, der bei hohen Temperaturen von etwa 700°C erfolgt unterbrochen werden. Nach dem Erkalten des Halbleiterkörpers kann dann das dotierende Element, bei­ spielsweise Bor, bei geringen Temperaturen aufgebracht werden und sofort mit Silizium bedeckt werden. Anschlie­ ßend kann der Abscheideprozess bei hoher Temperatur fort­ gesetzt werden. Die Dotierschicht bildet sich dann aus der dünnen, einige Nanometer dicken Borschicht. Der Vor­ teil für das Aufbringen der dünnen Bor-Schicht auf die kalte Oberfläche des Halbleiterkörpers bewirkt eine bes­ sere Haftung.
Die Erfindung eignet sich insbesondere bei allen als MOSFET ausgebildeten, vertikalen und lateralen Halbleiterbauelemen­ ten. Jedoch sei die Erfindung nicht ausschließlich auf MOS­ FETs beschränkt, sondern kann im Rahmen der Erfindung auf be­ liebige Halbleiterbauelemente, beispielsweise JFETs, IGBTs und dergleichen, erweitert werden.
Die Erfindung sei nicht ausschließlich auf die Ausführungs­ beispiele der Fig. 1 bis 5 beschränkt. Vielmehr können dort beispielsweise durch Austauschen der Leitfähigkeitstypen n gegen p bzw. durch Variation der Dotierungskonzentrationen, Schicht dicken und Kanallängen eine Vielzahl neuer Bauelement­ varianten angegeben werden. Darüber hinaus müssen die in der Kanalzone angeordneten, hochdotierten Dotierschichten nicht notwendigerweise in der Art und Weise der Fig. 1 bis 5 angeordnet sein, sondern können mehr oder weniger beliebig in­ nerhalb der Bodyzone ausgebildet sein. Die Erfindung eignet sich ferner für Halbleiterbauelemente mit beliebigen Durch­ bruchspannungen bzw. Spannungsfestigkeiten, d. h. für Nie­ derspannungs- wie auch für Hochspannungsanwendungen, wenn­ gleich die Erfindung bei Bauelementen mit geringer Sperrfä­ higkeit am effektivsten ist.
Zusammenfassend kann festgestellt werden, dass durch die Ver­ wendung mindestens einer hochdotierten (Delta-)Dotierschicht im Bereich der Kanalzone eines vertikalen oder lateralen Halbleiterbauelementes und durch eine vergleichsweise sehr niedrige bzw. intrinsische Dotierung der übrigen Bereiche der Kanalzone in völliger Abkehr von Halbleiterbauelementen nach der Stand der Technik auf einfache jedoch nicht desto trotz sehr effektive Weise eine signifikante Reduzierung des Kanal­ widerstandes und damit des gesamten Einschaltwiderstandes re­ alisierbar ist.
Die vorliegende Erfindung wurde anhand der vorstehenden Be­ schreibung so dargelegt, um das Prinzip der Erfindung und dessen praktische Anwendung bestmöglichst zu erklären. Selbstverständlich lässt sich die vorliegende Erfindung im Rahmen des fachmännischen Handelns und Wissens in geeigneter Weise in mannigfaltigen Ausführungsformen und Abwandlungen realisieren.
Bezugszeichenliste
1
Halbleiterkörper
2
erste Oberfläche, Scheibenvorderseite
3
zweite Oberfläche, Scheibenrückseite
4
Sourcezone
5
Drainzone, Substrat
6
Source-Elektrode, Source-Metallisierung
7
Drainelektrode, Drain-Metallisierung
8
Bodyzone
9
Driftzone
9
' Epitaxieschicht, Halbleiterschicht
10
Dielektrikum, Gateoxid
11
Gate-Elektrode
12
Kanalzone
12
',
12
" Teilbereiche dar Kanalzone
13
Delta-Dotierung, Dotierschicht
15
Ausrichtung der Dotierschicht
17
Graben
18
turmartige Mesastrukturen
d Dicke der Dotierschicht
D Drain-Anschluss
G Gate-Anschluss
J Stromfluss(-richtung)
L Kanallänge
S Source-Anschluss
UDS
Drain-Source-Spannung
VG
Gate-Potenzials

Claims (18)

1. In einem Halbleiterkörper (1) angeordnetes, durch Feldef­ fekt steuerbares Halbleiterbauelement
mit mindestens einer Sourcezone (4) und mit mindestens einer Drainzone (5) vom jeweils ersten Leitungstyp,
mit mindestens einer jeweils zwischen Sourcezone (4) und Drainzone (5) angeordneten Bodyzone (8) vom zweiten Leitungs­ typ,
mit mindestens einer gegenüber dem Halbleiterkörper (1) über ein Dielektrikum (10) isolierten Gateelektrode (11), über die bei Anlegen eines Gate-Potenzials (VG) an die Gateelektrode (11) eine Kanalzone (12) in der Bodyzone ausbildbar ist,
dadurch gekennzeichnet,
dass jeweils zumindest ein erster und ein zweiter, in der Kanalzone (12) angeordneter Bereich (13; 12', 12") vom zwei­ ten Leitungstyp vorgesehen sind,
dass der erste Bereich (13) eine erste Dotierungskonzentrati­ on und der zweite Bereich (12', 12") eine zweite Dotierungs­ konzentration aufweist, die geringer ist als die erste Dotie­ rungskonzentration,
dass die Kombination der beiden Bereiche (13; 12', 12") eine Schwellspannung des Halbleiterbauelementes größer als Null ergibt und der Einschaltwiderstand geringer ist als der le­ diglich durch eine mit der ersten oder zweiten Dotierungskon­ zentration dotierten Kanalzone.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Dicke (d) des ersten Bereichs (13) sehr viel gerin­ ger ist als eine Kanallänge (L) der Kanalzone (12).
3. Halbleiterbauelement nach einem der vorstehenden Ansprü­ che, dadurch gekennzeichnet, dass zumindest einer der ersten Bereiche (13) als Delta- Dotierschicht (13) ausgebildet ist.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass die Delta-Dotierschicht (13) eine Schichtdicke (d) im Bereich von einigen Atomlagen bis zu 20 nm aufweist.
5. Halbleiterbauelement nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, dass die Delta-Dotierschicht (13) eine flächenbezogene Do­ tierdichte größer als 1011 cm-2 aufweist.
6. Halbleiterbauelement nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die Dotierungskonzentration der Delta-Dotierschicht (13) derart dimensioniert ist, dass die Gesamtmenge der Dotierato­ me in der Kanalzone (12) zumindest die Sperrfähigkeit des Halbleiterbauelementes im gesperrten Zustand gewährleistet.
7. Halbleiterbauelement nach einem der vorstehenden Ansprü­ che, dadurch gekennzeichnet, dass der zweite Bereich (12', 12") eine intrinsische Dotie­ rungskonzentration oder eine mindestens um den Faktor 100 ge­ ringere Dotierungskonzentration als der erste Bereich (13) aufweist.
8. Halbleiterbauelement nach einem der vorstehendend Ansprü­ che, dadurch gekennzeichnet, dass der erste Bereich (13) innerhalb der Kanalzone (12) an­ geordnet und von der Sourcezone (4) über mindestens einen zweiten Bereich (12') beabstandet ist.
9. Halbleiterbauelement nach einem der vorstehendend Ansprü­ che, dadurch gekennzeichnet, dass der erste Bereich (13) innerhalb der Kanalzone (12) der­ art ausgerichtet ist, dass bei Anlegen einer Spannung (UDS) zwischen Drainzone (5) und Sourcezone (4) und einem Gate- Potenzial (VG) an die Gateelektrode (11) die Richtung des Stromflusses (3) im wesentlichen senkrecht zu einer Oberflä­ che des ersten Bereiches (13) steht.
10. Halbleiterbauelement nach einem der vorstehenden Ansprü­ che, dadurch gekennzeichnet, dass das Halbleiterbauelement als MOSFET, insbesondere als selbstsperrender MOSFET, ausgebildet ist.
11. Halbleiterbauelement nach einem der vorstehenden Ansprü­ che, dadurch gekennzeichnet, dass der MOSFET als vertikaler Transistor ausgebildet ist, insbesondere als D-MOSFET, als U-MOSFET oder als V-MOSFET o­ der als in Mesatechnik ausgebildeter MOSFET.
12. Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, dass mindestens ein Graben (17) vorgesehen ist, in dem je­ weils mindestens eine über ein Dielektrikum (10) isolierte Gate-Elektrode (11) angeordnet ist.
13. Halbleiterbauelement nach einem der vorstehenden Ansprü­ che, dadurch gekennzeichnet, dass zwischen Bodyzone (8) und Drainzone (5) mindestens eine an die Drainzone (5) angeschlossenen Driftzone (9, 9') des ersten Leitungstyps vorgesehen ist.
14. Halbleiterbauelement nach einem der vorstehenden Ansprü­ che, dadurch gekennzeichnet, dass das Halbleiterbauelement eine Vielzahl von in einem Zel­ lenfeld angeordneten Einzelbauelemente aufweist, wobei die Dicke d des ersten Bereiches (13) von der Mitte des Zellen­ feldes zu dessen Rand hin variiert, insbesondere abnimmt.
15. Halbleiterbauelement nach einem der vorstehenden Ansprü­ che, dadurch gekennzeichnet, dass das Halbleiterbauelement als sogenannter Smart-Power- Transistor ausgebildet ist.
16. Verfahren zur Herstellung einer Dotierschicht (13) in ei­ nem vertikal ausgebildeten Halbleiterbauelementes nach einem der vorstehenden Ansprüche, gekennzeichnet durch die folgenden Verfahrensschritte:
  • a) auf einen Halbleiterkörper (1) wird durch thermische Ab­ scheidung eine epitaktische Schicht (8) aufgebracht;
  • b) die thermische Abscheidung wird unterbrochen;
  • c) nach dem Abkühlen des Halbleiterkörpers wird eine dünne Dotierschicht (13) des zweiten Leitungstyps aufgedampft oder aufgeschleudert;
  • d) auf die Dotierschicht wird durch thermische Abscheidung eine weitere epitaktische Schicht (8) aufgebracht.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass zwischen dem Verfahrensschritt (c) und (d) eine dünne Siliziumschicht auf die kalte Oberfläche des Halbleiterkör­ pers (1) aufgebracht wird.
18. Verfahren nach einem der Ansprüche 16 oder 17, dadurch gekennzeichnet, dass die Verfahrensschritte (a) und (d) bei hoher Temperatur, insbesondere bei Temperaturen größer als 500°C, und der Ver­ fahrensschritt (c) bei Raumtemperatur vorgenommen werden.
DE10061529A 2000-12-11 2000-12-11 Feldeffekt gesteuertes Halbleiterbauelement und Verfahren Ceased DE10061529A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10061529A DE10061529A1 (de) 2000-12-11 2000-12-11 Feldeffekt gesteuertes Halbleiterbauelement und Verfahren
US10/013,997 US6828605B2 (en) 2000-12-11 2001-12-11 Field-effect-controlled semiconductor component and method of fabricating a doping layer in a vertically configured semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10061529A DE10061529A1 (de) 2000-12-11 2000-12-11 Feldeffekt gesteuertes Halbleiterbauelement und Verfahren

Publications (1)

Publication Number Publication Date
DE10061529A1 true DE10061529A1 (de) 2002-06-27

Family

ID=7666597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10061529A Ceased DE10061529A1 (de) 2000-12-11 2000-12-11 Feldeffekt gesteuertes Halbleiterbauelement und Verfahren

Country Status (2)

Country Link
US (1) US6828605B2 (de)
DE (1) DE10061529A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102672A1 (en) * 2003-05-13 2004-11-25 Cambridge Semiconductor Limited Lateral soi semiconductor device
US7615847B2 (en) * 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
US8633521B2 (en) 2007-09-26 2014-01-21 Stmicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
WO2009042807A2 (en) 2007-09-26 2009-04-02 Lakota Technologies, Inc. Adjustable field effect rectifier
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US8643055B2 (en) 2007-09-26 2014-02-04 Stmicroelectronics N.V. Series current limiter device
US8030153B2 (en) * 2007-10-31 2011-10-04 Freescale Semiconductor, Inc. High voltage TMOS semiconductor device with low gate charge structure and method of making
CN101442072B (zh) * 2007-11-23 2011-02-09 三洋电机株式会社 半导体器件
US7649224B2 (en) * 2007-12-13 2010-01-19 Sanyo Electric Co., Ltd. DMOS with high source-drain breakdown voltage, small on- resistance, and high current driving capacity
CN101521226B (zh) * 2008-02-26 2012-07-18 瑞昱半导体股份有限公司 金属氧化物半导体晶体管及其制作方法
FR2934716B1 (fr) * 2008-07-31 2010-09-10 Commissariat Energie Atomique Diode electroluminescente en materiau semiconducteur et son procede de fabrication
EP2602826A1 (de) * 2011-12-09 2013-06-12 ABB Technology AG Isolierte Gate-Leistungshalbleitervorrichtung und Verfahren zur Herstellung solch einer Vorrichtung
US9425187B1 (en) * 2015-02-13 2016-08-23 The United States Of America As Represented By The Secretary Of The Navy Apparatus and methods for modulating current / voltage response using multiple semi-conductive channel regions (SCR) produced from different integrated semiconductor structures
KR102406116B1 (ko) * 2018-04-27 2022-06-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법
DE102018123164B3 (de) * 2018-09-20 2020-01-23 Infineon Technologies Ag Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395725A (en) * 1980-10-14 1983-07-26 Parekh Rajesh H Segmented channel field effect transistors
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4472727A (en) * 1983-08-12 1984-09-18 At&T Bell Laboratories Carrier freezeout field-effect device
US5013685A (en) * 1989-11-02 1991-05-07 At&T Bell Laboratories Method of making a non-alloyed ohmic contact to III-V semiconductors-on-silicon
US5536957A (en) * 1990-01-16 1996-07-16 Mitsubishi Denki Kabushiki Kaisha MOS field effect transistor having source/drain regions surrounded by impurity wells
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5786620A (en) * 1992-01-28 1998-07-28 Thunderbird Technologies, Inc. Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same
US5543654A (en) * 1992-01-28 1996-08-06 Thunderbird Technologies, Inc. Contoured-tub fermi-threshold field effect transistor and method of forming same
US5475245A (en) * 1992-03-23 1995-12-12 Rohm Co., Ltd. Field-effect voltage regulator diode
FR2690277A1 (fr) * 1992-04-15 1993-10-22 Picogica Sa Circuit intégré à transistors complémentaires à effet de champ à hétérojonction.
US5422510A (en) * 1992-10-30 1995-06-06 Analog Devices, Incorporated MOS transistor with non-uniform channel dopant profile
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5355008A (en) * 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
US5420451A (en) * 1993-11-30 1995-05-30 Siliconix Incorporated Bidirectional blocking lateral MOSFET with improved on-resistance
KR0147627B1 (ko) * 1995-04-11 1998-11-02 김광호 낸드형 불휘발성 기억장치
JPH08306914A (ja) * 1995-04-27 1996-11-22 Nippondenso Co Ltd 半導体装置およびその製造方法
US5606184A (en) * 1995-05-04 1997-02-25 Motorola, Inc. Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making
US5569943A (en) * 1995-09-01 1996-10-29 The United States Of America As Represented By The Secretary Of The Army Field effect real space transistor
US5753958A (en) * 1995-10-16 1998-05-19 Sun Microsystems, Inc. Back-biasing in asymmetric MOS devices
US5793055A (en) * 1995-11-30 1998-08-11 Forschungszentrum Julich Gmbh Hybrid electronic devices, particularly Josephson transistors
US5731611A (en) * 1996-01-30 1998-03-24 Megamos Corporation MOSFET transistor cell manufactured with selectively implanted punch through prevent and threshold reductoin zones
DE59707158D1 (de) 1996-02-05 2002-06-06 Infineon Technologies Ag Durch feldeffekt steuerbares halbleiterbauelement
US5760435A (en) * 1996-04-22 1998-06-02 Chartered Semiconductor Manufacturing, Ltd. Use of spacers as floating gates in EEPROM with doubled storage efficiency
KR100238199B1 (ko) * 1996-07-30 2000-01-15 윤종용 플레쉬 이이피롬(eeprom) 장치 및 그 제조방법
DE19638438A1 (de) * 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
JP3586072B2 (ja) * 1997-07-10 2004-11-10 株式会社東芝 不揮発性半導体記憶装置
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
JP2000332236A (ja) 1999-05-18 2000-11-30 Univ Hiroshima 微細化に適した新しい高性能ｍｏｓｆｅｔ
DE19943143B4 (de) * 1999-09-09 2008-04-24 Infineon Technologies Ag Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung
DE10052004C1 (de) * 2000-10-20 2002-02-28 Infineon Technologies Ag Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers

Also Published As

Publication number Publication date
US6828605B2 (en) 2004-12-07
US20020125532A1 (en) 2002-09-12

Similar Documents

Publication Publication Date Title
DE3122768C2 (de)
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
EP0879481B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE112005003893B3 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
EP1421612B1 (de) LDMOS-Transistor und dessen Herstellungsverfahren
DE102008023519B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE112017000079T5 (de) Halbleitervorrichtung
DE3519389A1 (de) Mosfet mit veraenderlicher leitfaehigkeit
DE4111046A1 (de) Mos-einrichtung mit einer als kanal arbeitenden anreicherungsschicht
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE10061529A1 (de) Feldeffekt gesteuertes Halbleiterbauelement und Verfahren
DE10004548A1 (de) Trench-IGBT
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE10210138B4 (de) Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69509494T2 (de) Leistungsbauelement als integrierte Struktur in MOS-Technologie und Verfahren zu seiner Herstellung
DE3208500A1 (de) Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen
DE102009001944A1 (de) Laterale Halbleitervorrichtung
DE102019008556A1 (de) Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection