DE10058031B4 - Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement - Google Patents

Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement Download PDF

Info

Publication number
DE10058031B4
DE10058031B4 DE10058031A DE10058031A DE10058031B4 DE 10058031 B4 DE10058031 B4 DE 10058031B4 DE 10058031 A DE10058031 A DE 10058031A DE 10058031 A DE10058031 A DE 10058031A DE 10058031 B4 DE10058031 B4 DE 10058031B4
Authority
DE
Germany
Prior art keywords
dielectric layer
substrate
atoms
doping
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10058031A
Other languages
English (en)
Other versions
DE10058031A1 (de
Inventor
Thomas Feudel
Manfred Horstmann
Karsten Wieczorek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10058031A priority Critical patent/DE10058031B4/de
Priority to US09/852,535 priority patent/US6410410B1/en
Publication of DE10058031A1 publication Critical patent/DE10058031A1/de
Application granted granted Critical
Publication of DE10058031B4 publication Critical patent/DE10058031B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zum Bilden leicht dotierter Halo- und Erweiterungsgebiete in einem Substrat, mit:
Bereitstellen eines Substrats mit einer Gateisolierschicht und einer darauf gebildeten Gateelektrode mit Seitenwänden;
Bilden einer dielektrischen Schicht über der Gateelektrode und dem Substrat, wobei die dielektrische Schicht Dotieratome einer ersten und zweiten Art umfasst;
Strukturieren der dielektrischen Schicht, um Seitenwandabstandselemente benachbart zu den Seitenwänden der Gateelektrode zu bilden;
Erhöhen der Dicke der Gateisolierschicht an den Rändern, die benachbart zu den Seitenwänden sind; und
Ausführen einer Wärmebehandlung nach dem Strukturieren der dielektrischen Schicht, um die Dotieratome der ersten und zweiten Art von den Seitenwandabstandselementen in das Substrat zu diffundieren, um jeweils ein Halogebiet und ein Erweiterungsgebiet zu bilden.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Halbleiterherstellung und betrifft insbesondere die Bildung leicht dotierter Gebiete in einem Halbleiterbauelement.
  • 2. Beschreibung des Standes der Technik
  • Der Produktionsprozess integrierter Schaltungen beinhaltet die Herstellung zahlreicher Halbleiterelemente auf einem einzelnen Substrat, etwa einem Siliciumwafer. In modernen integrierten Schaltungen, die aus Millionen von Halbleiterelementen wie etwa Feldeffekttransistoren mit isoliertem Gate bestehen, ist eine große Anzahl komplexer und komplizierter Verfahrensschritte erforderlich, um schließlich diese Halbleiterelemente herzustellen und diese elektrisch zur Bildung einer Schaltung mit der gewünschten Funktionalität zu verbinden. Da kritische Abmessungen bzw. Dimensionen der Bauteilstrukturen, etwa die Gatelänge von Feldeffekttransistoren ständig verkleinert werden, um die Integrationsdichte zu erhöhen und die Bauteilleistung, beispielsweise mit Hinsicht auf Signalverarbeitungszeit und Leistungsaufnahme zu verbessern, muss jeder dieser Verfahrensschritte mit einem entsprechend anwachsenden Grad an Genauigkeit durchgeführt werden, um die Designanforderungen für diese Bauteilstrukturen zu erfüllen. Andererseits sollte aus wirtschaftlichen Gründen jeder Verfahrensschritt zeiteffizient durchgeführt werden, um einen hohen Durchsatz zu gewährleisten und die Produktivität zu verbessern, wobei die Anlagen zur Herstellung so effizient wie möglich verwendet werden.
  • Ein wichtiger Verfahrensschritt bei der Bildung beispielsweise von Feldeffekttransistoren mit isoliertem Gate, der zunehmend an Bedeutung gewinnt, wenn Strukturgrößen wie die Gatelänge des Transistors und die Dicke der Gateisolierschicht reduziert werden, ist das Bilden leicht dotierter Gebiete in einer Halbleiterschicht. In modernen Feldeffekttransistoren wird die Dicke der Gateisolierschicht, die die Gateelektrode von dem da runterliegenden transistoraktiven Gebiet trennt, auf lediglich einige Nanometer reduziert. Ferner wird die Gatelänge des Transistors und damit die Kanallänge ständig verkleinert, wobei die an das Gate, Source- und Drainanschlüsse des Transistorbauteils angelegten Spannungen nur zu einem geringen Grade verkleinert werden, so dass das laterale elektrische Feld, das im Kanalgebiet des Bauteils vorherrscht, anwächst. Folglich können Ladungsträger in dem Kanal genügend Energie aufnehmen, um die Potentialbarriere zwischen dem Kanal und der Gateisolierschicht zu überwinden, und können daher in die Gateisolierschicht eindringen. Diese Ladungsträger können durch Verunreinigungsatome und Fehlstellen in der Gateisolierschicht eingefangen werden, woraus letztlich eine Ansammlung von Ladungsträgern in der Gateisolierschicht resultiert, die signifikant die elektrischen Eigenschaften eines Bauteils, etwa die Schwellwertspannung des Transistors, beeinflusst. (Derartige Effekte werden ebenfalls als Hot Carrier Effect bezeichnet.) Diese Problematik verstärkt sich noch mehr mit der ständig kleiner werdenden Gateisolierschichtdicke, da eine gewisse Menge an Ladungsträgern, die in die Gateisolierschicht eindringen, durch die Gateisolierschicht hindurchgeht und zu einem ungewünschten parasitären Gateleckstrom beiträgt.
  • Als eine mögliche Lösung für dieses Problem ist typischerweise der Ionenimplantationsschritt, der zur Ausbildung dotierter Gebiete für das Drain und das Source des Transistors erforderlich ist, in zwei oder mehr Implantationsschritte aufgeteilt. In einem ersten Implantationsschritt werden Dotieratome in das transistoraktive Gebiet mit einer relativ geringen Dosis implantiert und in einem anschließenden raschen thermischen Temperschritt werden diese Dotieratome aktiviert, d.h. zur Diffusion gebracht, um Gitterplätze in dem Halbleitergitter zu besetzen. Anschließend werden sogenannte Seitenwandabstandselemente benachbart zu den Seitenwänden der Gateelektrode gebildet, um eine Maske für einen zweiten Implantationsschritt mit einer relativ hohen Konzentration an Dotieratomen zu bilden, um die erforderliche Leitfähigkeit für jeweils das Drain und das Source zu erhalten. In einem zweiten raschen thermischen Temperschritt werden die Dotieratome mit der hohen Konzentration ebenfalls aktiviert. Als Folge werden Drain- und Sourcegebiete gebildet, in denen ein glatterer Übergang in der Konzentration der Dotieratome der Drain- und Sourcegebiete zu dem invers leicht dotierten Kanalgebiet erhalten wird. Insbesondere die Bereiche der Drain- und Sourcegebiete, die benachbart zur Gateisolierschicht sind, zeigen eine deutlich reduziertere Dotierkonzentration, so dass das resultierende laterale elektrische Feld verringert ist und die Wahrscheinlichkeit, dass Ladungsträger die Potentialbarriere überwinden, verkleinert ist.
  • Für Strukturgrößen modernster Halbleiterbauelemente, d.h. für eine Kanallänge von 0.2 μm und weniger und für eine Gateisolierschichtdicke von 2 nm oder weniger, ist ein allmählicherer Übergang der Konzentration erforderlich, um die Spitzenintensität des lateralen elektrischen Feldes auf eine geeignete Größe zu beschränken. Daher wird typischerweise eine modifizierte Implantationstechnik mit zusätzlichen Implantationsschritten verwendet, um eine ausreichende Reduzierung einer Ladungsträgerakkumulation in der Gateisolierschicht und eine erforderliche Reduzierung parasitärer Leckströme zu erreichen. In diesen zusätzlichen Implantationsschritten wird ein sogenanntes Halo-Gebiet gebildet, in dem die Konzentration der Dotieratome im Vergleich zu einer einfachen "Zwei-Schritt"-Implantation gradueller abfällt. Um das die leicht dotierten Gebiete umgebende Halo-Gebiet zu erhalten, wird typischerweise zumindest ein Implantationsschritt unter einem Neigungswinkel ausgeführt, um Dotieratome der gleichen Art wie das Substrat mit einer sich ändernden Konzentration im Bereich benachbart zu dem leicht dotierten Gebiet und sich unterhalb der Gateelektrode erstreckend abzuscheiden. Drain- und Sourcegebiete, die in der oben erläuterten Art und Weise gebildet werden, zeigen eine allmählich abfallende Dotieratomkonzentration von dem stark dotierten Source- und Draingebiet zu dem leicht dotierten Gebiet und zu den Halo-Gebieten, die sich mehr oder weniger unter die Gateelektrode erstrecken. Die Halo-Gebiete bilden einen Kontakt zu dem invers dotierten Kanalgebiet und liefern während des Betriebs des Bauteils ein laterales elektrisches Feld mit einer verringerten maximalen Intensität an dem Drain-Gate-Rand des Transistors, wodurch die Wahrscheinlichkeit für ein Ladungsträgereindringen in die Gateisolierschicht signifikant verringert wird.
  • Um jedoch vorhersagbare Bauteileigenschaften zu erhalten, ist es wichtig, in genauer Weise Dimensionen und die Form des Halo-Gebietes zu steuern. Somit trägt das herkömmliche Verfahren zur Bildung leicht dotierter Drain- und Sourcegebiete nicht nur zu einem komplexeren Gesamtverfahrensablauf aufgrund der zur Erzeugung des Halo-Gebietes erforderlichen zusätzlichen Implantationsschritten bei, sondern trägt ebenfalls zur Komplexität des einzelnen Implantationsschritts bei, da es schwierig ist, die Konzentration und die Eindringtiefe der Dotieratome genau zu steuern, was erforderlich ist, um die leicht dotierten Gebiete reproduzierbar und zuverlässig zu bilden. Somit ist ge mäß dem typischen herkömmlichen Prozessablauf, der diese komplexe Implantationstechnologie erfordert, der Durchsatz und damit die Produktivität verringert.
  • Die Patentanmeldung EP 0 137 645 A2 offenbart ein Verfahren zum Bilden von flachen n-Typ-Bereichen in Bipolartransistoren und MOSFETs (Drain- und Sourcegebiet). Dabei werden zwei Polysiliziumschichten abgeschieden in die, unter Verwendung von Fotolackmasken, in bestimmten Bereichen jeweils eine Art von Dotieratomen gleicher Wertigkeit implantiert wird. Wie in 6 und 7 gezeigt, wird die weitere Strukturierung der Schicht, die die Dotieratome aufweist, durch Entfernen der nicht mehr benötigten Bereiche erst nach einem Wärmebehandlungsschritt durchgeführt.
  • Die Patentschrift US 6 144 068 A und die US 5 650 347 A offenbaren Verfahren zum Bilden dotierter Gebiete durch Ausdiffundieren eines Dotierstoffes aus Seitenwandabstandselementen in darunterliegende Gebiete.
  • Die Patentschrift US 5 989 966 A offenbart eine Feldeffekttransistorstruktur zum Unterdrücken von Kurzkanaleffekten. In einer Ausführungsform umfasst eine CMOS-Struktur ein erstes n-dotiertes Abstandselement und ein zweites p-dotiertes Abstandselement, die anschließend einer Wärmebehandlung unterzogen werden um unterschiedliche LDD-Gebiete von CMOS-Strukturen zu bilden.
  • Die Patentschrift US 6 037 230 A offenbart ein Verfahren zum Reduzieren von Diodenkapazitäten von Kurzkanal-MOSFETs. Ein lokalisiertes Halogebiet wird durch Ausführen einer Haloimplantation und einer selektiven Halo-Kompensationsimplantation gebildet.
  • Angesichts des oben Gesagten besteht ein Bedarf für ein verbessertes Verfahren zur Bildung leicht dotierter Gebiete in einem Halbleiterbauelement, wobei die Form eines leicht dotierten Gebietes in genauer Weise steuerbar ist, ohne sich nachteilig auf die Produktivität des Herstellungsprozesses auszuwirken.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die Aufgabe der vorliegenden Erfindung wird durch die Verfahren gemäß den Ansprüchen 1 und 10 gelöst.
  • Weitere Vorteile und Aufgaben der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung und den angefügten Patentansprüchen ersichtlich, wenn diese mit Bezug zu den begleitenden Zeichnungen betrachtet werden; es zeigen:
  • 1(a) bis 1(c) schematisch Querschnittsansichten eines Feldeffekttransistors mit einem leicht dotierten Gebiet während diverser Herstellungsstadien in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung; und
  • 2(a) bis 2(b) schematisch Querschnittsansichten eines Feldeffekttransistors mit leicht dotierten Gebieten während diverser Herstellungsstadien gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Der Fachmann erkennt leicht, dass die Figuren lediglich schematischer Natur sind und dass Grenzen und Übergänge zwischen unterschiedlichen Materialschichten, die in den Figuren als scharfe Linie dargestellt sind, in Wirklichkeit nicht notwendigerweise scharte Übergänge bilden. Insbesondere die Grenzen der leicht dotierten Gebiete zeigen einen relativ glatten Übergang zu benachbarten Bereichen.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, beschrieben wird, ist es selbstverständlich, das die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf eine spezielle offenbarte Ausführungsform zu beschränken, sondern die beschriebene Ausführungsform zeigt lediglich in beispielhafter Weise die diversen Aspekte der vorliegenden Erfindung auf, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • 1(a) zeigt schematisch eine Querschnittansicht eines Feldeffekttransistorbauteils in einem anfänglichen Herstellungsstadium gemäß einer Ausführungsform der vorliegenden Erfindung. Über einem Substrat 101, das ein Siliciumsubstrat, ein Germaniumsubstrat, oder ein anderes Halbleitersubstrat wie etwa ein II-IV Halbleiter oder ein III-V Halbleiter, oder ein isolierendes Substrat mit einer darauf gebildeten Halbleiterschicht sein kann, ist eine Gateelektrode 103 angeordnet und elektrisch von dem Substrat 101 durch eine Gateisolierschicht 102 isoliert. Die Gateelektrode 103 kann eine Gatelänge, d.h. eine horizontale Ausdehnung der Gateelektrode 103 in 1(a), von ungefähr 0.2 μm oder weniger aufweisen, da die Anwendung der vorliegenden Erfindung auf technologisch fortgeschrittene Halbleiterbauelemente besonders vorteilhaft ist. Diese Transistordimension ist aber lediglich nur ein Beispiel und die vorliegende Erfindung kann bei Bauteilen mit anderen Abmessungen angewendet werden. Die Gateelektrode 103 kann aus einem geeigneten Gateelektrodenmaterial, etwa polykristallinem Silicium (Polysilicium) oder einem anderen leitenden Material, etwa einem geeigneten Metall und dergleichen gebildet sein. In einer Ausführungsform umfasst die Gateisolierschicht 102 zumindest teilweise Siliciumdioxid. An den Seitenwänden 120 der Gateelektrode 103 sind Seitenwandabstandselemente 104 gebildet. Die Seitenwandabstandselemente 104 umfassen Dotieratome einer ersten Art 105 und Dotieratome einer zweiten Art 106.
  • In dem dargestellten Beispiel haben die Dotieratome der ersten Art eine Wertigkeit von 5, die durch ein Minuszeichen angedeutet ist, und somit n-dotierend sind, und die Dotieratome der zweiten Art 106 haben eine Wertigkeit von 3, durch Pluszeichen gekennzeichnet, und erzeugen somit eine p-Dotierung. Da das vorliegende Beispiel anhand eines n-Kanal-Feldeffekttransistors dargestellt ist, ist eine Konzentration der Dotieratome der ersten Art 105 deutlich größer als die Konzentration der Dotieratome der zweiten Art 106, so dass schließlich ein n-dotiertes Gebiet erhalten wird. Für n-Kanal-Transistoren sind beispielsweise die erste Art 105 von Dotieratomen n-Typ Dotieratome, die eine Konzentration im Bereich von ungefähr 1 × 1021-1 × 1019 Atomen/cm3 aufweisen. Zu derartigen Dotieratomen gehören Phosphor, Arsen, Wismut, etc.. Ferner sind für einen n-Kanal-Transistor die Dotieratome der zweiten Art 106 p-Typ Dotieratome mit einer Konzentration im Bereich von ungefähr 1 × 1019-1 × 1017 Atomen/cm3. Zu derartigen Dotieratomen können Bor, Indium, Aluminium, etc. gehören.
  • Ein typischer Prozessablauf zum Bilden der in 1(a) dargestellten Struktur kann die folgenden Schritte umfassen. Zunächst wird die Gateisolierschicht 102 gebildet und anschließend wird das Gateelektrodenmaterial abgeschieden, um die Gateelektrode 103 mittels Fotolithografie und Ätzen zu bilden, wie dies dem Fachmann geläufig ist. Anschließend wird eine Materialschicht über der Struktur beispielsweise mittels einer chemischen Dampfabscheidung (CVD) abgeschieden, wodurch eine dielektrische Material schicht gebildet wird mit beispielsweise Siliciumdioxid. Während des Abscheideschritts werden zusätzliche Reaktionsgase mit Dotieratomen der ersten und zweiten Art in eine entsprechende CVD-Kammer (nicht gezeigt) eingeleitet. Das benötigte Verhältnis der Konzentration der Dotieratome der ersten und zweiten Art kann in genauer Weise durch Steuern der Durchflussrate der entsprechenden Gase, die in die Reaktionskammer eingeleitet werden, gesteuert werden. In dem vorliegenden Beispiel werden Bor und Phosphor enthaltende Gas, etwa Diboran, Phosphin, etc. mit einem TEOS enthaltendem Gas gemischt, um eine Siliciumdioxidschicht mit Bor- und Phosphoratomen mit einer vordefinierten Konzentration mit einer bekannten Diffusionslänge für eine gegebene Temperatur in dem Silicium des darunterliegenden Substrats 101 abzuscheiden. Für ein n-Kanal-Bauteil können beispielsweise die Gase Arsen und/oder Diboran mit Konzentrationen im Bereich von ungefähr 0.1-10 Gew.-% für eine Dauer im Bereich von ungefähr 60-600 Sekunden zugeführt werden. Für PMOS-Bauelemente können die Gase Diboran und/oder Phosphin bei Konzentrationen im Bereich von ungefähr 0.1-10 Gew.-% für eine Dauer im Bereich von ungefähr 60-600 Sekunden zugeführt werden. Anschließend wird die dielektrische Schicht durch anisotropes Ätzen strukturiert, um die Seitenwandabstandselemente 104 zu bilden.
  • 1(b) zeigt eine schematische Querschnittsansicht des in 1(a) dargestellten Bauteils zu einem fortgeschrittenen Herstellungsstadium. 1(b) zeigt einen Bereich 107 mit erhöhter Dicke der Gateisolierschicht 102 benachbart zu den jeweiligen Seitenwandabstandselementen 104. Aus Gründen der Klarheit ist lediglich eines der Gebiete 107 im Detail in 1(b) dargestellt. In dem Substrat 101 unter entsprechenden Seitenwandabstandselementen 104 und teilweise unter der Gateisolierschicht 102 angeordnet ist ein leicht n-dotiertes Gebiet 108 gebildet, das von einem sogenannten Halo-Gebiet 109 umschlossen ist.
  • Zur Bildung des Bereichs 107 mit erhöhter Dicke und des leicht dotierten Gebietes 108 und des Halo-Gebietes 109 wird die in 1(a) dargestellte Struktur für eine vordefinierte Zeitdauer einer oxidierenden Umgebung mit einer vorbestimmten Temperatur in einer vordefinierten Sauerstoffkonzentration ausgesetzt. In dem vorliegenden Beispiel sind die folgenden Parameter für den Oxidationsschritt verwendet. Es wurde eine Temperatur von 1050°C für 60 Sekunden in reinem Sauerstoff gewählt.
  • Die oxidierende Umgebung bewirkt ein weiteres "Anwachsen" der Siliciumdioxidabstandselemente 104 auf und in das Gateelektrodenmaterial 104, das in dem vorliegenden Beispiel Polysilicium ist. Diese zusätzliche Produktion von Siliciumdioxid führt zu einer leicht vergrößerten Dicke der Gateisolierschicht 102 an der Grenzfläche zu den Seitenwandabstandselementen 104, um damit die Bereiche 107 zu bilden. Gleichzeitig werden die Dotieratome der ersten Art 105 und die Dotieratome der zweiten Art 106 teilweise in das Substrat 101 diffundiert, um damit das leicht dotierte Gebiet 108 und das Halo-Gebiet 109 zu bilden. Da die Dotieratome 105 und 106 eine bekannte Diffusionslänge und eine gut steuerbare Konzentration aufweisen, ist die Ausdehnung des diffundierten leicht dotierten Gebietes 108 und des diffundierten Halo-Gebietes 109 durch Einstellen der Temperatur und des Zeitintervalls für den Diffusionsschritt in genauer Weise steuerbar.
  • In dem vorliegenden Beispiel ist die Diffusionslänge der Dotieratome 105 (n-Typ) kleiner als die Diffusionslänge der Dotieratome 106 (p-Typ), so dass entsprechend der angelegten Temperatur und der Dauer des Oxidationsschritts die durchschnittliche Eindringtiefe der Dotieratome 106 (p-Typ) größer ist als die durchschnittliche Eindringtiefe der Dotieratome 105 (n-Typ). Da die Konzentration der Dotieratome 105 (n-Typ) deutlich höher als die Konzentration der Dotieratome 106 (p-Typ) ist, enthält das Gebiet 108 eine größere Anzahl an Dotieratomen 105 (n-Typ) aufgrund der geringeren Diffusionslänge und diese fällt rasch mit anwachsender Eindringtiefe ab. Andererseits ist die Konzentration der Dotieratome 106 (p-Typ) klein, wohingegen deren Diffusionslänge größer als die der Dotieratome 105 (n-Typ) ist, so dass im Vergleich zu dem leicht dotierten Gebiet 108 in diesem Bereich eine höhere Konzentration an Dotieratomen 106 (p-Typ) vorhanden ist. Dies liefert einen relativ glatten Übergang der Dotierkonzentration zu einem Gebiet, das unterhalb der Gateisolierschicht 102 liegt und das Kanalgebiet für den zu bildenden Feldeffekttransistor bildet. Ferner ist die laterale Ausdehnung der Gebiete 108 und 109 durch die laterale Ausdehnung der Seitenwandabstandselemente 104 beeinflusst, da diese Abstandselemente als eine Dotierquelle dienen. Somit kann die laterale Ausdehnung der Gebiete 108 und 109 durch geeignetes Einstellen der lateralen Abmessung der Seitenwandabstandselemente 104 variiert werden. In einer anschaulichen Ausführungsform reicht die laterale Ausdehnung des Sei tenwandabstandselementes 104 am Übergang zum Substrat 101 von ungefähr 20-100 nm.
  • 1(c) zeigt einen schematischen Querschnitt des endgültigen Transistorbauelementes mit Drain- und Sourcegebieten 110, die entsprechend einem typischen Prozessablauf nach dem Stand der Technik gebildet sein können, d.h. durch Ionenimplantation unter Verwendung der Seitenwandabstandselemente 104 als eine Maske und einem anschließenden raschen thermischen Temperschritt.
  • Wie aus der obigen Ausführungsform zu ersehen ist, wird eine dielektrische Schicht mit Dotieratomen zweier Arten abgeschieden, die anschließend in einem einzelnen Diffusionsschritt ausdiffundiert werden, um ein leicht dotiertes Gebiet und ein das leicht dotierte Gebiet umschließendes Halo-Gebiet zu bilden. Die Verwendung zweier unterschiedlicher Arten von Dotieratomen erlaubt die Möglichkeit, ein benötigtes endgültiges Dotierprofil zu schaffen, indem Dotierkandidaten mit geeigneten Parametern wie etwa Diffusionslänge und Wertigkeit ausgewählt werden. Es soll erwähnt werden, dass mehr als zwei Arten an Dotieratomen verwendet werden können, um ein gewünschtes Dotierprofil zu erhalten. Vorzugsweise wird der Diffusionsschritt in einer oxidierenden Umgebung ausgeführt, um einen weiteren Prozessschritt zur Bildung von Randbereichen an der Gateisolierschicht mit vergrößerter Dicke zu vermeiden. Wie zuvor erwähnt wurde, kann die Form und der Grad der Dotierung des leicht dotierten Gebietes und des Halo-Gebietes durch bekannte Abscheideparameter und die Art der als die Dotieratome der ersten und zweiten Art gewählten Atome gesteuert werden.
  • Mit Bezug zu den 2(a) bis 2(c) wird eine weitere Ausführungsform der vorliegenden Erfindung beschrieben.
  • 2(a) zeigt schematisch eine Querschnittsansicht eines Feldeffekttransistors in einem anfänglichen Herstellungsstadium. In 2(a) ist eine Gateelektrode 203 über einem Substrat 201 angeordnet und davon elektrisch durch eine Gateisolierschicht 202 isoliert. Hinsichtlich des Substrats 201 und des Materials für die Gateelektrode 203 und die Gateisolierschicht 202 gelten, die gleichen Kriterien die zuvor mit Bezug zu 1 angeführt wurden.
  • 2(b) zeigt schematisch das Bauteil aus 2(a) mit einer ersten dielektrischen Schicht 220, die Dotieratome einer ersten Art 205 enthält. Ferner sind Bereiche 207 mit erhöhter Dicke an den Rändern der Gateisolierschicht 202 gebildet. In der vorliegenden Ausführungsform ist die erste dielektrische Schicht 220 im Wesentlichen eine Oxidschicht, die gebildet ist, indem die Struktur aus 2(a) einer oxidierenden Umgebung ausgesetzt wird, die zusätzlich Dotieratome der ersten Art 205 mit einer spezifizierten Konzentration enthält. Für einen anschaulichen n-Kanal-Transistor werden die Dotieratome der ersten Art 205 durch ein Minuszeichen dargestellt. Während der Oxidation wird Silicium des Substrats 201 und des Gateelektrodenmaterials, etwa Polysilicium, verbraucht und eine erste dielektrische Schicht 220 mit Siliciumdioxid wird auf dem Substrat 201 und der Gateelektrode 203 gebildet. Der Oxidationsprozess hat die Bildung der Bereiche 207 mit erhöhter Dicke zur Folge. In diesem Beispiel sind die Dotieratome 205 von einer Art, die zu einem n-leitfähigen Gebiet führen, wenn diese in das Substrat 201 diffundieren. Es sollte erwähnt werden, dass p-Dotieratome ebenfalls als Dotieratome in der ersten dielektrischen Schicht 220 verwendet werden können. Ferner können die Dotieratome der oxidierenden Umgebung in einer anfänglichen Phase des Oxidationsschritts hinzugefügt werden, woraus eine allmähliche Diffusion der Dotieratome in das Substrat 201 während des gesamten Oxidationsschritts resultiert, oder die Dotieratome können der oxidierenden Umgebung während einer Schlussphase des Oxidationsschritts zugesetzt werden, um eine Dotieratomkonzentration zu erzeugen, die im Wesentlichen auf die erste dielektrische Schicht 220 beschränkt ist. Dotieratome können der Schicht 220 hinzugefügt werden, indem ungefähr 600-1200 sccm Arsengas während der Oxidation eingeführt werden, um eine n-dotierte dielektrische Schicht 220 zu bilden. Die Dotieratome können der Schicht 220 hinzugefügt werden, indem ungefähr 300-600 sccm Diborangas während des Oxidationsvorgangs eingeleitet werden, um eine p-dotierte dielektrische Schicht 220 zu bilden. Alternativ kann die dielektrische Schicht 220 durch einen Abscheidevorgang mit einem entsprechenden Gas, das p- und/oder n-Dotieratome enthält, die der Reaktionskammer zugeführt werden, wie dies zuvor mit Bezug zu den 1 erläutert wurde, gebildet werden.
  • 2(c) zeigt schematisch eine Querschnittsansicht des endgültigen Bauteils. In 2(c) sind Seitenwandabstandselemente 204 mit Dotieratomen einer zweiten Art 206, durch Pluszeichen gekennzeichnet, mit einer spezifizierten Konzentration an den Seitenwänden der Gateelektrode 203 gebildet. Eine typische Konzentration reicht von un gefähr 1 × 1021 bis ungefähr 1 × 1017 Atomen pro cm3. Unterhalb der Seitenwandabstandselemente 204 und teilweise unterhalb der Gateisolierschicht 202 ist ein leicht n-dotiertes Gebiet 208, das von einem Halo-Gebiet 209 umgeben ist, gebildet. Benachbart zu dem leicht dotierten Gebiet 208 und dem Halo-Gebiet 209 sind stark dotierte Drain- und Sourcegebiete 210 gebildet.
  • Die in 2(c) dargestellte Struktur kann gemäß dem folgenden Prozessablauf gebildet werden. Nach Ausbilden der ersten dielektrischen Schicht 220 wird eine zweite dielektrische Schicht über der Struktur mit den Dotieratomen 206 der zweiten Art mit einer spezifizierten Konzentration abgeschieden. Wie zuvor mit Bezug zu 1 erläutert wurde, wird die Konzentration der Dotieratome 206 durch Zuführen einer gasförmigen Komponente in die Reaktionskammer zum Abscheiden der zweiten dielektrischen Schicht gesteuert. Die zweite dielektrische Schicht kann beispielsweise Siliciumnitrid oder Siliciumdioxid aufweisen. Anschließend werden die Seitenwandabstandselemente 204 aus der zweiten dielektrischen Schicht durch anisotropes Ätzen entsprechend einem herkömmlichen Prozessablauf strukturiert. Danach wird die Struktur einer Wärmebehandlung unterzogen, in der eine spezifizierte Temperatur für eine spezifizierte Zeitdauer angewendet wird, um es den Dotieratomen der ersten Art 205 und den Dotieratomen der zweiten Art 206 zu ermöglichen, in das Substrat 201 zu diffundieren. Typische Temperaturen liegen im Bereich von 900 bis 1100°C für einige Minuten, um das leicht dotierte Gebiet 208 (das üblicherweise auch als Erweiterungsgebiet bezeichnet wird) mit einer Eindringtiefe von ungefähr 50 nm und darunter, und die Halo-Gebiete 209, die tiefer als die leicht dotierten Gebiete 208 sind, zu bilden.
  • Wie zuvor erwähnt wurde, können die Dotieratome der ersten Art 205 während einer anfänglichen Phase des Oxidationsschritts zugesetzt werden, so dass der Hauptteil der Dotieratome während des Oxidationsschritts in das darunterliegende Gebiet diffundiert ist, was dann als ein erster Diffusionsschritt aufgefasst werden kann. Entsprechend der jeweiligen Diffusionslänge und Konzentrationen sowie der angelegten Temperatur und der Zeitdauer des Diffusionsschritts werden das leicht n-dotierte Gebiet 208 und das Halo-Gebiet 209 in der gleichen Art und Weise gebildet, wie dies mit Bezug zu 1 erläutert wurde. Schließlich werden die Drain- und Sourcegebiete 201 durch herkömmliche Ionenimplantation und ein anschließendes rasches thermisches Tempern hergestellt. Somit weist der Halbleiter aus 2(b) einen allmählichen Übergang der Konzent ration auf, so dass ein laterales elektrisches Feld, das während des Betriebs des Bauteils an das Drain und das Source angelegt ist, eine Spitzenintensität in einem Bereich aufweist, der lateral weiter von der Gateisolierschicht entfernt ist, so dass das Eindringen von Ladungsträgern in die Gateisolierschicht und die Gateelektrode deutlich verringert ist. Anzumerken ist, dass mehr als eine Art von Dotieratomen in der dielektrischen Schicht 220 und/oder in den Seitenwandabstandselementen 204 verwendet werden kann, um ein gewünschtes Dotierprofil in den Gebieten 208 und 209 zu schaffen.
  • Folglich erlaubt die vorliegende Erfindung das leicht dotierte Gebiet und das Halo-Gebiet durch einen Diffusionsschritt anstatt durch Ionenimplantation zu bilden. Somit wird eine genaue Steuerung der Form und der Ausdehnung der leicht dotierten Gebiete erhalten, wobei die Notwendigkeit komplexer Implantationsschritte vermieden wird. Wenn der Diffusionsschritt in einer oxidierenden Umgebung ausgeführt wird, kann das Vergrößern der Gateisolierschicht an den Rändern benachbart zu den Seitenwänden der Gateelektrode im gleichen Prozessschritt ausgeführt werden, wodurch sich die Anzahl an Verfahrensschritten verringert, wodurch wiederum eine höhere Effizienz in der Produktivität erreicht wird. Obwohl die vorliegende Erfindung mit Bezug zu einem n-Kanal-Feldeffekttransistor beschrieben wurde soll angemerkt werden, dass die Bildung eines leicht dotierten Gebietes mit einer äußeren Sphäre mit weiterhin verringerter Dotierkonzentration (Halo-Gebiet) mittels der Bildung benachbarten dielektrischer Schichten einschließlich der benötigten Dotieratome und anschließendes Diffundieren der Dotieratome in das benachbarte Gebiet auf eine beliebige andere Halbleiterstruktur angewendet werden kann.
  • Obwohl ferner Bezug zu Dotieratomen einer ersten und zweiten Art genommen wurde, kann eine beliebige Anzahl an Dotieratomarten verwendet werden, um eine erforderliche Nettokonzentration in einem spezifizierten Gebiet zu erhalten. In der mit Bezug zu 2 beschriebenen Ausführungsform kann beispielsweise eine erste dielektrische Schicht 220 p-Dotieratome und die Seitenwandabstandselemente können n-Dotieratome enthalten.
  • Weitere Modifikationen und alternative Ausführungsformen diverser Aspekte der Erfindung werden dem Fachmann angesichts dieser Beschreibung offenkundig. Folglich ist diese Beschreibung als lediglich illustrativ gedacht und dient dem Zwecke, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Die Formen der Erfindung, die hier gezeigt und beschrieben sind, sind selbstverständlich als die gegenwärtig bevorzugten Ausführungsformen aufzufassen. Elemente und Materialien, die hierin gezeigt und beschrieben sind, können ersetzt werden.

Claims (25)

  1. Verfahren zum Bilden leicht dotierter Halo- und Erweiterungsgebiete in einem Substrat, mit: Bereitstellen eines Substrats mit einer Gateisolierschicht und einer darauf gebildeten Gateelektrode mit Seitenwänden; Bilden einer dielektrischen Schicht über der Gateelektrode und dem Substrat, wobei die dielektrische Schicht Dotieratome einer ersten und zweiten Art umfasst; Strukturieren der dielektrischen Schicht, um Seitenwandabstandselemente benachbart zu den Seitenwänden der Gateelektrode zu bilden; Erhöhen der Dicke der Gateisolierschicht an den Rändern, die benachbart zu den Seitenwänden sind; und Ausführen einer Wärmebehandlung nach dem Strukturieren der dielektrischen Schicht, um die Dotieratome der ersten und zweiten Art von den Seitenwandabstandselementen in das Substrat zu diffundieren, um jeweils ein Halogebiet und ein Erweiterungsgebiet zu bilden.
  2. Das Verfahren nach Anspruch 1, wobei die Dotieratome der ersten Art eine erste Konzentration und eine erste Diffusionslänge hinsichtlich des Materials des Substrats aufweisen, und die Dotieratome der zweiten Art eine zweite Konzentration und eine zweite Diffusionslänge hinsichtlich des Materials des Substrats aufweisen.
  3. Das Verfahren nach Anspruch 2, wobei die Wärmebehandlung durchgeführt wird, indem eine vordefinierte Temperatur für eine vordefinierte Zeitdauer auf das Substrat angewendet wird, um es den Dotieratomen der ersten und zweiten Art zu ermöglichen, in das Halbleitergebiet einzudringen, um das leicht dotierte Gebiet in dem Substrat mit einer Form und einer lokalen Dotierkonzentration zu erzeugen, die von der vordefinierten Temperatur, der vordefinierten Zeitdauer den ersten und zweiten Konzentrationen und den ersten und zweiten Diffusionslängen abhängt.
  4. Das Verfahren nach Anspruch 3, wobei die vordefinierte Temperatur im Bereich von ungefähr 900 bis ungefähr 1100°C liegt.
  5. Das Verfahren nach Anspruch 2, wobei die erste Diffusionslänge unterschiedlich zur zweiten Diffusionslänge ist.
  6. Das Verfahren nach Anspruch 1, wobei die dielektrische Schicht durch chemische Dampfabscheidung gebildet wird, wobei gasförmige Komponenten zugeführt werden, die die Dotieratome der ersten und zweiten Art enthalten.
  7. Das Verfahren nach Anspruch 1, wobei die Seitenwandabstandselemente und die Gateisolierschicht ein Oxid umfassen.
  8. Das Verfahren nach Anspruch 7, wobei der Wärmeprozess in einer oxidierenden Umgebung ausgeführt wird, um die Dotieratome der ersten und zweiten Art in das Substrat zu diffundieren, und um gleichzeitig die Dicke der Gateisolierschicht benachbart zu den Seitenwänden zu vergrößern.
  9. Das Verfahren nach Anspruch 1, wobei die dielektrische Schicht mehrere Dotieratome umfasst, wobei jede Art der Dotieratome eine unterschiedliche Wertigkeit oder Diffusionslänge aufweist.
  10. Verfahren zur Bildung leicht dotierter Halo- und Erweiterungsgebiete in einem Substrat, mit: Bereitstellen eines Substrats mit einer Gateisolierschicht und einer darauf gebildeten Gateelektrode; Bilden einer ersten dielektrischen Schicht über der Gateelektrode und dem Substrat, wobei die erste dielektrische Schicht zumindest eine erste Art an Dotieratomen umfasst; Bilden einer zweiten dielektrischen Schicht über der unstrukturierten ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht zumindest eine zweite Art Dotieratome umfasst; Strukturieren der zweiten dielektrischen Schicht, um Seitenwandabstandselemente benachbart zu Seitenwänden der Gateelektrode zu bilden; und Durchführen einer Wärmebehandlung, um die zumindest erste und zweite Art Dotieratome aus der ersten dielektrischen Schicht und den Seitenwandabstandselementen in das Substrat zu diffundieren, um jeweils ein Halogebiet und ein Erweiterungsgebiet zu bilden.
  11. Das Verfahren nach Anspruch 10, wobei die erste und zweite Art Dotieratome jeweils mit einer ersten und zweiten Konzentration bereitgestellt werden.
  12. Das Verfahren nach Anspruch 11, wobei die erste Konzentration im Bereich von ungefähr 1 × 1021 bis ungefähr 1 × 1019 Atomen pro cm3 liegt.
  13. Das Verfahren nach Anspruch 11, wobei die zweite Konzentration im Bereich von ungefähr 1 × 1019 bis ungefähr 1 × 1017 Atomen pro cm3 liegt.
  14. Das Verfahren nach Anspruch 10, wobei die Wärmebehandlung ferner das Ausführen einer ersten Wärmebehandlung vor der Bildung der zweiten dielektrischen Schicht umfasst, um Dotieratome der ersten Art in das Substrat zu diffundieren.
  15. Das Verfahren nach Anspruch 10, wobei die erste dielektrische Schicht gebildet wird, indem das Substrat und das Gateelektrodenmaterial oxidiert wird, während Dotieratome der ersten Art in die oxidierende Atmosphäre eingeführt werden.
  16. Das Verfahren nach Anspruch 15, wobei die Gateisolierschicht ein Oxid umfasst, und wobei eine Dicke der Gateisolierschicht in Randbereichen, die benachbart zu den Seitenwänden sind, während der Bildung der ersten dielektrischen Schicht vergrößert wird.
  17. Das Verfahren nach Anspruch 10, wobei die zweite dielektrische Schicht durch chemische Dampfabscheidung gebildet wird und die Konzentration der Dotieratome der zweiten Art durch Zuführen einer gasförmigen Komponente mit einer spezifizierten Durchflussrate während der Abscheidung der zweiten dielektrischen Schicht eingestellt wird.
  18. Das Verfahren nach Anspruch 10, wobei die erste dielektrische Schicht zwei oder mehr Dotieratome unterschiedlicher Arten umfasst, wobei jede Art Dotieratome eine unterschiedliche Wertigkeit oder Diffusionslänge aufweist.
  19. Das Verfahren nach Anspruch 10, wobei die zweite dielektrische Schicht zwei oder mehr Dotieratome unterschiedlicher Arten umfasst, wobei jede Art Dotieratome eine unterschiedliche Wertigkeit oder Diffusionslänge aufweist.
  20. Das Verfahren nach Anspruch 10, wobei die erste dielektrische Schicht n- oder p-Dotieratome umfasst.
  21. Das Verfahren nach Anspruch 10, wobei die zweite dielektrische Schicht n- oder p-Dotieratome umfasst.
  22. Das Verfahren nach Anspruch 10, wobei eine Diffusionslänge der ersten Art Dotieratome während des Wärmeprozesses sich von einer Diffusionslänge der zweiten Art Dotieratome unterscheidet.
  23. Das Verfahren nach Anspruch 14, wobei eine Temperatur der Wärmebehandlung sich von einer Temperatur der ersten Wärmebehandlung unterscheidet.
  24. Das Verfahren nach Anspruch 10, wobei eine Temperatur der Wärmebehandlung im Bereich von ungefähr 900 bis ungefähr 1100°C liegt.
  25. Das Verfahren nach Anspruch 14, wobei eine Temperatur der ersten Wärmebehandlung im Bereich von ungefähr 900 bis ungefähr 1100°C liegt.
DE10058031A 2000-11-23 2000-11-23 Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement Expired - Fee Related DE10058031B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10058031A DE10058031B4 (de) 2000-11-23 2000-11-23 Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
US09/852,535 US6410410B1 (en) 2000-11-23 2001-05-10 Method of forming lightly doped regions in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10058031A DE10058031B4 (de) 2000-11-23 2000-11-23 Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE10058031A1 DE10058031A1 (de) 2002-06-06
DE10058031B4 true DE10058031B4 (de) 2007-11-22

Family

ID=7664298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10058031A Expired - Fee Related DE10058031B4 (de) 2000-11-23 2000-11-23 Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement

Country Status (2)

Country Link
US (1) US6410410B1 (de)
DE (1) DE10058031B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016121443A1 (de) * 2016-07-29 2018-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dotierung durch Diffusion und Epitaxie-Profilformen
US10910223B2 (en) 2016-07-29 2021-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Doping through diffusion and epitaxy profile shaping

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660605B1 (en) * 2002-11-12 2003-12-09 Texas Instruments Incorporated Method to fabricate optimal HDD with dual diffusion process to optimize transistor drive current junction capacitance, tunneling current and channel dopant loss
DE60330965D1 (de) * 2003-10-17 2010-03-04 Imec Verfahren zur Herstellung eines Halbleitersubstrats mit einer Schichtstruktur von aktivierten Dotierungsstoffen
US6855984B1 (en) * 2003-10-30 2005-02-15 Texas Instruments Incorporated Process to reduce gate edge drain leakage in semiconductor devices
US20050156236A1 (en) * 2003-12-19 2005-07-21 Mahalingam Nandakumar MOS transistor with a three-step source/drain implant
US20120038007A1 (en) * 2010-08-16 2012-02-16 International Business Machines Corporation Field Effect Transistor Device With Self-Aligned Junction
US10312334B2 (en) 2016-04-29 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid doping profile

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0137645A2 (de) * 1983-08-30 1985-04-17 Fujitsu Limited Verfahren zur Bildung eines seichten Gebietes des N-Typs
EP0594340A2 (de) * 1992-10-23 1994-04-27 AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. Verfahren zur Herstellung eines bipolaren Transistors
US5591667A (en) * 1994-02-04 1997-01-07 Lg Semicon Co., Ltd. Method for fabricating MOS transistor utilizing doped disposable layer
US5650347A (en) * 1995-07-26 1997-07-22 Lg Semicon Co., Ltd. Method of manufacturing a lightly doped drain MOS transistor
DE19813188A1 (de) * 1998-03-25 1999-10-07 Siemens Solar Gmbh Verfahren zur einseitigen Dotierung eines Halbleiterkörpers
US5989966A (en) * 1997-12-15 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and a deep sub-micron field effect transistor structure for suppressing short channel effects
US6037230A (en) * 1997-06-03 2000-03-14 Texas Instruments Incorporated Method to reduce diode capacitance of short-channel MOSFETS
DE19908400A1 (de) * 1999-02-26 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
DE19910816A1 (de) * 1999-03-11 2000-10-05 Merck Patent Gmbh Dotierpasten zur Erzeugung von p,p+ und n,n+ Bereichen in Halbleitern
US6144068A (en) * 1996-08-09 2000-11-07 Micron Technology, Inc. Transistor device structures, and methods for forming such structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433008A (en) * 1982-05-11 1984-02-21 Rca Corporation Doped-oxide diffusion of phosphorus using borophosphosilicate glass
US4597824A (en) * 1983-11-11 1986-07-01 Kabushiki Kaisha Toshiba Method of producing semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0137645A2 (de) * 1983-08-30 1985-04-17 Fujitsu Limited Verfahren zur Bildung eines seichten Gebietes des N-Typs
EP0594340A2 (de) * 1992-10-23 1994-04-27 AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. Verfahren zur Herstellung eines bipolaren Transistors
US5591667A (en) * 1994-02-04 1997-01-07 Lg Semicon Co., Ltd. Method for fabricating MOS transistor utilizing doped disposable layer
US5650347A (en) * 1995-07-26 1997-07-22 Lg Semicon Co., Ltd. Method of manufacturing a lightly doped drain MOS transistor
US6144068A (en) * 1996-08-09 2000-11-07 Micron Technology, Inc. Transistor device structures, and methods for forming such structures
US6037230A (en) * 1997-06-03 2000-03-14 Texas Instruments Incorporated Method to reduce diode capacitance of short-channel MOSFETS
US5989966A (en) * 1997-12-15 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and a deep sub-micron field effect transistor structure for suppressing short channel effects
DE19813188A1 (de) * 1998-03-25 1999-10-07 Siemens Solar Gmbh Verfahren zur einseitigen Dotierung eines Halbleiterkörpers
DE19908400A1 (de) * 1999-02-26 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
DE19910816A1 (de) * 1999-03-11 2000-10-05 Merck Patent Gmbh Dotierpasten zur Erzeugung von p,p+ und n,n+ Bereichen in Halbleitern

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 61051912 A. In: Pat.Abstr. of Japan *
JP 63042120 A. In: Pat.Abstr. of Japan *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016121443A1 (de) * 2016-07-29 2018-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dotierung durch Diffusion und Epitaxie-Profilformen
US10910223B2 (en) 2016-07-29 2021-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Doping through diffusion and epitaxy profile shaping
US11171003B2 (en) 2016-07-29 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Doping through diffusion and epitaxy profile shaping

Also Published As

Publication number Publication date
US20020061626A1 (en) 2002-05-23
US6410410B1 (en) 2002-06-25
DE10058031A1 (de) 2002-06-06

Similar Documents

Publication Publication Date Title
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE69032735T2 (de) Verfahren zum Herstellen von Hochspannungs- und Niederspannungs-CMOS-Transistoren in einem einzigen integrierten Schaltungs-Chip
DE3855861T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE69128554T2 (de) Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit niedrig dotiertem Drain und eine MOS-integrierte Schaltungsstruktur
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE10234392B4 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE4406849A1 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE69430062T2 (de) Selbstausgerichtetes cmos-verfahren
DE3786785T2 (de) Verfahren zur herstellung von mos-bauelementen für integrierte schaltungen.
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE19524027C2 (de) Halbleitervorrichtung und zugeordnetes Herstellungsverfahren
DE10351008A1 (de) Verbesserte Technik zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe
DE4006299C2 (de) Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE10261307A1 (de) Halbleiterelement mit einer verbesserten Spannungsoberflächenschicht und Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
DE10058031B4 (de) Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/336 AFI20051017BHDE

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601