DE10056295A1 - Production of a ferroelectric capacitor used in the production of highly integrated non-volatile storage capacitors, especially FeRAMs, comprises inserting a dielectric between precious metal electrodes - Google Patents

Production of a ferroelectric capacitor used in the production of highly integrated non-volatile storage capacitors, especially FeRAMs, comprises inserting a dielectric between precious metal electrodes

Info

Publication number
DE10056295A1
DE10056295A1 DE10056295A DE10056295A DE10056295A1 DE 10056295 A1 DE10056295 A1 DE 10056295A1 DE 10056295 A DE10056295 A DE 10056295A DE 10056295 A DE10056295 A DE 10056295A DE 10056295 A1 DE10056295 A1 DE 10056295A1
Authority
DE
Germany
Prior art keywords
layer
tasi
capacitor
ferroelectric
production
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10056295A
Other languages
German (de)
Inventor
Walter Hartner
Zvonimir Gabric
Matthias Kroenke
Guenter Schindler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10056295A priority Critical patent/DE10056295A1/en
Priority to PCT/DE2001/004248 priority patent/WO2002041339A2/en
Publication of DE10056295A1 publication Critical patent/DE10056295A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Production of a ferroelectric capacitor comprises inserting a ferroelectric or para-electric material as dielectric (6) between precious metal electrodes (3, 4) of the capacitor (1); and depositing a TaSixNy layer as hydrogen diffusion barrier (7) over the capacitor to protect the ferroelectric or para-electric material from hydrogen used in the integration process. An Independent claim is also included for a highly integrated non-volatile storage capacitor. Preferred Features: The TaSixNy layer is structured so that it lies between an electrode plate of the capacitor and a Ti/TiN barrier layer in a neighboring through-hole filled with tungsten.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines ferroelektrischen Kondensators insbesondere in hochintegrier­ ten nichtflüchtigen Halbleiterspeichern, wobei ein ferroelek­ trisches oder paraelektrisches Material als Dielektrikum zwi­ schen aus Edelmetall bestehenden Elektroden des Kondensators eingesetzt wird und wobei über dem Kondensator eine Wasser­ stoffdiffusionsbarriere zum Schutz des Ferro- oder Paraelek­ trikums vor beim Integrationsprozess verwendeten Wasserstoff abgeschieden wird.The invention relates to a method for producing a ferroelectric capacitor especially in highly integrated ten non-volatile semiconductor memories, a ferroelek trical or paraelectric material as dielectric between electrodes made of precious metal of the capacitor is used and with a water above the condenser fabric diffusion barrier to protect the ferro- or paraelek tricum before hydrogen used in the integration process is deposited.

Bei einer Herstellung ferroelektrischer Kondensatoren für An­ wendungen in nichtflüchtigen Halbleiterspeichern hoher Inte­ grationsdichte wird ein ferroelektrisches Material, z. B. SrBi2(Ta, Nb)2O9 (SBT oder SBTN), Pb(Zr, Ti)O3 (PZT) oder Bi4Ti3O12 (BTO) als Dielektrikum zwischen den Platten eines Kondensators eingesetzt. Auch paraelektrische Materialien, wie z. B. (Ba, Sr)TiO3 (BST) können zum Einsatz kommen. Das Plattenmaterial ist ein Edelmetall, das hohen Temperaturen in O2 widersteht. Als Plattenmaterialien kommen z. B. Pt, Pd, Ir, Rh, Ru, Os in Frage. Im allgemeinen wird beim Kondensatorauf­ bau entweder das Stackprinzip oder das Offset-Zellenprinzip verfolgt, das technologisch nicht so anspruchsvoll ist, je­ doch mehr Platz braucht.In the manufacture of ferroelectric capacitors for applications in non-volatile semiconductor memories with high integration density, a ferroelectric material, e.g. B. SrBi 2 (Ta, Nb) 2 O 9 (SBT or SBTN), Pb (Zr, Ti) O 3 (PZT) or Bi 4 Ti 3 O 12 (BTO) are used as dielectric between the plates of a capacitor. Paraelectric materials, such as. B. (Ba, Sr) TiO 3 (BST) can be used. The plate material is a precious metal that can withstand high temperatures in O 2 . As plate materials such. B. Pt, Pd, Ir, Rh, Ru, Os in question. In general, either the stack principle or the offset cell principle is pursued in the construction of the capacitor, which is not technologically so demanding, but still requires more space.

Bei beiden Verfahren sind zur Integration der Kondensatoren Prozessschritte nötig, die in einer wasserstoffhaltigen Umge­ bung stattfinden. Diese führen durch Reduktionsreaktionen zu einer Degradation der ferroelektrischen Schicht. So ist z. B. zur Konditionierung der Metallisierung und der Transistoren eines ferroelektrischen Speicherbausteins eine Temperung in Formiergas notwendig (95% N2, 5% H2), die nachweislich zu einer Verschlechterung der elektrischen Eigenschaften durch erhöhten Leckstrom, Kurzschlüsse, geringere Polarisation und zur Verschlechterung der strukturellen Eigenschaften (Pee­ ling) der Speicherkondensatoren führt. Weiter können z. B. die Abscheidungen von Zwischenoxiden, Siliziumnitridpassivierung, Wolfram-Plugs aufgrund des hohen Wasserstoffgehalts bei deren Abscheidung als auch in der Schicht selbst eine Schädigung des Ferroelektrikums bzw. Paraelektrikums bewirken.Both methods are used to integrate the capacitors Process steps necessary in a hydrogen-containing environment exercise take place. These lead to reduction reactions degradation of the ferroelectric layer. So z. B. for conditioning the metallization and the transistors of a ferroelectric memory chip Forming gas necessary (95% N2, 5% H2), which is proven to deterioration in electrical properties increased leakage current, short circuits, lower polarization and  for the deterioration of the structural properties (Pee ling) of the storage capacitors. Further z. B. the Deposition of intermediate oxides, silicon nitride passivation, Tungsten plugs due to their high hydrogen content Deposition as well as damage in the layer itself of the ferroelectric or paraelectric.

Um das Ferro- bzw. Paraelektrikum vor Wasserstoff zu schüt­ zen, wird daher üblicherweise über dem Kondensatormodul eine Wasserstoffdiffusionsbarriere (engl. encapsulation barrier layer, abgekürzt EBL) abgeschieden. Hierbei kommen hauptsäch­ lich Materialien zum Einsatz, die selbst Wasserstoff enthal­ ten (SiOxNy:H, SiNy:H, . . .) oder zumindest während der Ab­ scheidung eine Schädigung durch Wasserstoff in den Prozessga­ sen (Silan, Ammoniak, . . .) verursachen.To protect the ferroelectric or paraelectric from hydrogen zen, is therefore usually above the capacitor module Hydrogen diffusion barrier (English encapsulation barrier layer, abbreviated EBL). Here come mainly materials that contain hydrogen themselves ten (SiOxNy: H, SiNy: H,...) or at least during the Ab damage caused by hydrogen in the process gas cause (silane, ammonia,...).

Alle zur Zeit kommerziell erwerblichen Produkte mit ferroe­ lektrischen Schichten und einer Speicherdichte von nur weni­ gen kb besitzen eine reine Al-Metallisierung. Eine derartige Al-Metallisierung ist für höhere Speicherdichten, die eine Metallisierung mit Wolfram in den Kontaktlöchern bzw. Vias zwingend erforderlich machen, ungeeignet. Weiterhin sind als H2-Barriere oberhalb des Kondensators eine AlOx-Schicht, oder eine TiOx oder TiON-Schicht oder eine Schicht aus ZrOx be­ kannt. Alle diese Materialien haben jedoch den Nachteil, dass sie schwer zu ätzen sind.All currently commercially available products with ferroelectric layers and a storage density of just a few kb have a pure Al metallization. Such an Al metallization is unsuitable for higher storage densities, which necessitate metallization with tungsten in the contact holes or vias. Furthermore, an AlOx layer or a TiOx or TiON layer or a layer of ZrOx is known as the H 2 barrier above the capacitor. However, all of these materials have the disadvantage that they are difficult to etch.

Es ist deshalb Aufgabe der Erfindung, ein gattungsgemäßes Verfahren zur Herstellung eines ferroelektrischen Kondensa­ tors insbesondere in hochintegrierten nichtflüchtigen Halb­ leiterspeichern anzugeben, welches die Schädigungen des Fer­ roelektrikums durch Wasserstoff verhindern kann und gleich­ zeitig eine gute Ätzbarkeit der verwendeten Wasserstoffdiffu­ sionsbarriere erzielt. Eine weitere Aufgabe ist eine ferroe­ lektrische Halbleiterspeicheranordnung anzugeben, die mit dem erfindungsgemäßen Verfahren herstellbar ist. It is therefore an object of the invention, a generic Process for producing a ferroelectric condenser tors especially in highly integrated non-volatile half ladder storage to indicate which damage to the Fer can prevent roelektrikums by hydrogen and the same good etchability of the hydrogen diffusion used barrier achieved. Another task is a ferroe Specify dielectric semiconductor memory device that with the The method according to the invention can be produced.  

Diese Aufgabe wird anspruchsgemäß gelöst.This task is solved according to the requirements.

Gemäß einem wesentlichen Aspekt der Erfindung wird eine TaSixNy-Schicht entweder direkt auf das Kondensatormodul oder zunächst eine Pufferschicht oder ein Püfferschichtsystem und dann darauf die TaSixNy-Schicht abgeschieden. Da TaSixNy Bar­ riereeigenschaften gegenüber Wasserstoffdiffusion aufweist, ist es sehr gut dazu geeignet, die Schädigungen des Ferroe­ lektrikums bzw. Paraelektrikums während oder nach der Ab­ scheidung zu verhindern. Eine solche TaSixNy-Barriereschicht ist gut zu ätzen.According to an essential aspect of the invention, a TaSi x N y layer is deposited either directly on the capacitor module or first a buffer layer or a buffer layer system and then the TaSi x N y layer thereon. Since TaSi x N y has barrier properties against hydrogen diffusion, it is very well suited to prevent damage to the ferroelectric or paraelectric during or after the deposition. Such TaSi x N y barrier layer is good to be etched.

TaSixNy wird üblicherweise von einem TaSi-Target aus reaktiv in N2 gesputtert. Es kommt also zu keiner Wasserstoffbela­ stung während oder nach der Abscheidung durch die Bar­ riereschicht.TaSi x N y is usually reactively sputtered from a TaSi target into N2. So there is no hydrogen pollution during or after the deposition through the barrier layer.

Viele bekannte Wasserstoffbarrieren müssen z. B. in Sauerstoff getempert werden, um ihre Barriereeigenschaften voll zu ent­ wickeln. Dies erhöht das thermische Budget, was z. B. ungün­ stige Effekte bei den vorher hergestellten Transistoren eines ferroelektrischen Halbleiterspeichers hervorrufen kann. Au­ ßerdem kann eine Sauerstofftemperung zu einer zusätzlichen Belastung für eine möglicherweise verwendete Sauerstoffbar­ riere unter dem Kondensatormodul führen. Verwendet man, wie erfindungsgemäß vorgeschlagen, nur TaSixNy als Barriere, so entfällt diese Temperung völlig.Many known hydrogen barriers must e.g. B. are annealed in oxygen to fully develop their barrier properties. This increases the thermal budget. B. may cause undesirable effects in the previously manufactured transistors of a ferroelectric semiconductor memory. In addition, oxygen tempering can lead to an additional load for a possibly used oxygen barrier under the capacitor module. If, as proposed in the present invention, only TaSi x N y as a barrier, this tempering is completely eliminated.

Da TaSixNy einen ähnlichen thermischen Ausdehnungskoeffizien­ ten wie Silizium hat, wird bei Temperaturbelastung nur ein erträglicher Stress erzeugt. Dabei ist der mechanische Stress gemeint, der temperaturabhängig ist.Since TaSi x N y has a thermal expansion coefficient similar to that of silicon, only a bearable stress is generated when exposed to temperature. This means the mechanical stress, which is temperature-dependent.

Da das TaSixNy leitfähig ist, muss es z. B. um Vias und Kon­ taktlöcher herum und dort, wo es auf Substrat abgeschieden wurde, ausgespart oder entfernt werden. Andernfalls würde die TaSixNy-Barriere eine möglicherweise ungewollte elektrische Verbindung z. B. zwischen Vias und Kontaktlöchern oder zwi­ schen Topelektrode und Bottomelektrode herstellen.Since the TaSi x N y is conductive, it must e.g. B. around vias and Kon contact holes and where it was deposited on the substrate, recessed or removed. Otherwise the TaSi x N y barrier would be a possibly unwanted electrical connection e.g. B. between vias and contact holes or between rule's top electrode and bottom electrode.

In einer ersten Methode kann die TaSixNy-Barriereschicht durch Einführen einer zusätzlichen Lithographieebene struktu­ riert werden. Alternativ kann die TaSixNy-Barriereschicht auch gleichzeitig mit dem Ferroelektrikum bzw. Paraelektrikum und der Topelektrode des Kondensators strukturiert werden.In a first method, the TaSi x N y barrier layer can be structured by introducing an additional lithography layer. Alternatively, the TaSi x N y barrier layer can also be structured simultaneously with the ferroelectric or paraelectric and the top electrode of the capacitor.

Eine weitere alternative Möglichkeit ist die Strukturierung der TaSixNy-Barriereschicht mit einem planaren Ätzprozess, wie CMP.Another alternative possibility is the structuring of TaSi x N y barrier layer with a planar etch, such as CMP.

Ein weiterer Vorteil des für die Wasserstoffbarriereschicht verwendeten Materials TaSixNy ist seine Barriereeigenschaft gegenüber Ti-Diffusion. Die Vias zur Top- und gegebenenfalls Bottomelektrode werden üblicherweise mit Wolfram aufgefüllt. Da das angrenzende SiO2 von WF6 während der Abscheidung der W-Plugs stark angegriffen wird, bringt man üblicherweise eine Ti/TiN-Barriereschicht (Liner) vor der Abscheidung von Wolf­ ram auf. Teile der als Liner dienenden Ti/TiN-Barriereschicht können in die Top- bzw. Bottomelektrode eindiffundieren, wo­ durch sich die Barriereeigenschaften verschlechtern und es kann zu Ausblühungen durch Reaktion von WF6 mit SiO2 z. B. durch einen undichten Liner an einem solchen Via kommen.A further advantage of the material used for the hydrogen barrier layer TaSi x N y is its barrier property to Ti-diffusion. The vias to the top and bottom electrodes are usually filled with tungsten. Since the adjacent SiO 2 is heavily attacked by WF 6 during the deposition of the W plugs, a Ti / TiN barrier layer (liner) is usually applied before the deposition of tungsten. Parts of the Ti / TiN barrier layer serving as a liner can diffuse into the top or bottom electrode, where the barrier properties deteriorate and efflorescence can result from the reaction of WF 6 with SiO 2 z. B. come through a leaky liner on such a via.

Scheidet man das primär als Wasserstoffbarriere dienende TaSixNy auch zwischen Elektrode und Liner ab, so wird die Ti- Diffusion in die Elektrode verhindern, und die Verschlechte­ rung der Barriereeigenschaften des Ti/TiN-Liners und Ausblü­ hungen sind verhindert. Es sei jedoch erwähnt, dass dieser Vorteil nicht nur durch eine TaSixNy-Schicht sondern durch andere Schichten oder Schichtsysteme die leitfähig sind und Barriereeigenschaften gegenüber Ti aufweisen, erzielt werden kann.If the TaSi x N y , which primarily serves as a hydrogen barrier, is also separated between the electrode and liner, the Ti diffusion into the electrode is prevented and the barrier properties of the Ti / TiN liner and efflorescence are prevented. However, it should be mentioned that this advantage can be achieved not only by a TaSi x N y layer but also by other layers or layer systems which are conductive and have barrier properties with respect to Ti.

Die Erfindung wird nachstehend anhand von Bezug auf die bei­ liegenden Zeichnungsfiguren nehmenden Ausführungsbeispielen näher erläutert.The invention will now be described with reference to the lying drawing figures embodiments explained in more detail.

Fig. 1A zeigt schematisch eine Ausführungsform eines im dreidimensionalen Aufbauprozess realisierten er­ findungsgemäßen ferroelektrischen Kondensators 1 und Fig. 1A schematically shows an embodiment of a three-dimensional structure in the process he realized inventive ferroelectric capacitor 1 and

Fig. 1B zeigt Details innerhalb des in Fig. 1a durch ei­ nen Kreis umrahmten Bereichs B. FIG. 1B shows details within the area B framed by a circle in FIG. 1a .

Bezogen auf Fig. 1A besteht der erfindungsgemäße ferroelek­ trische Kondensator 1 aus einer Topelektrode 3, z. B. aus Pla­ tin und einer Bottomelektrode 4 und einem dazwischenliegenden Ferroelektrikum oder Paraelektrikum 6 (z. B. aus SBT). Die Bottomelektrode 4 kann mit einer Pufferschicht 5 oder einem Pufferschichtsystem aus Ti/TiN gegenüber einer darunterlie­ genden Schicht gepuffert sein.Referring to Fig. 1A consists of ferroelek tric capacitor 1 of the invention from a top electrode 3, z. B. from tin and a bottom electrode 4 and an intermediate ferroelectric or paraelectric 6 (z. B. from SBT). The bottom electrode 4 can be buffered with a buffer layer 5 or a buffer layer system made of Ti / TiN with respect to an underlying layer.

Erfindungsgemäß ist zum Schutz des Ferro- oder Paraelektri­ kums 6 vor beim Integrationsprozess verwendeten Wasserstoff über dem Kondensator 1 eine Wasserstoffdiffusionsbarriere (engl. encapsulation barrier layer, EBL) 7 aus TaSixNy abge­ schieden. Dadurch kommt es zu keiner Wasserstoffbelastung des ferroelektrischen Kondensators während oder nach der Abschei­ dung durch die Barriereschicht. Außerdem entfällt die Tempe­ rung völlig, wenn man nur TaSixNy als Barrierenmaterial ver­ wendet. Dadurch dass TaSixNy einen ähnlich thermischen Aus­ dehnungskoeffizienten wie Silizium hat, wird nur ein erträg­ licher Stress erzeugt.According to the invention for the protection of ferrous or Paraelektri Kums 7 from TaSi x N y is 6 abge before used in the integration process hydrogen across the capacitor 1, a hydrogen diffusion barrier (EBL engl. Encapsulation barrier layer,) secreted. As a result, there is no hydrogen load on the ferroelectric capacitor during or after the deposition through the barrier layer. In addition, the temperature is completely eliminated if only TaSi x N y is used as the barrier material. The fact that TaSi x N y has a thermal expansion coefficient similar to that of silicon creates only a tolerable stress.

TaSixNy ist leitfähig. Deshalb wird die TaSixNy-Schicht 7 nach ihrer Abscheidung so strukturiert, dass sie um Vias 8 bzw. Kontaktlöcher und um freiliegende Bereiche des Substrats 10 herum entweder ausgespart bleibt oder entfernt wird. Fig. 1A zeigt deutlich, dass die TaSixNy-Schicht 7 soweit nach unten gezogen ist, dass sie auch die seitlichen Kanten der Topelek­ trode 3 und des Ferro- bzw. Paraelektrikums 6 bedeckt.TaSi x N y is conductive. The TaSi x N y layer 7 is therefore structured after its deposition in such a way that it either remains recessed around vias 8 or contact holes and around exposed regions of the substrate 10 or is removed. Fig. 1A clearly shows that the TaSi x N y layer 7 is pulled down so far that it also covers the side edges of the top electrode 3 and the ferroelectric or paraelectric 6 .

Die Vias 8 (Fig. 1A zeigt ein Via 8 zur Topelektrode 3 und ein Via zu einer Transistorelektrode in einer tieferliegenden Metallisierung) werden üblicherweise mit Wolfram W aufge­ füllt. Da das angrenzende SiO2 von WF6 während der Abschei­ dung der Wolframplugs stark angegriffen wird, wird eine Ti/TiN-Barriereschicht (Liner L) vor der Wolframabscheidung aufgebracht. Fig. 1B zeigt Details im Bodenbereich des Vias 8, d. h. in der unmittelbaren Nähe der Topelektrode 3. Bei üb­ lichem Aufbau könnten Teile des Liners 9 in die Topelektrode 3 eindiffundieren. Dadurch würden sich die Barriereeigen­ schaften des Liners 9 verschlechtern, was zu Ausblühungen führen kann. Durch die aus TaSixNy bestehende Wasserstoffdif­ fusionsbarriereschicht 7 ist dies jedoch vermieden. Da diese TaSixNy-Barriereschicht 7 zwischen der Topelektrode 3 und dem Liner 9 abgeschieden ist, wird die Ti-Diffusion in die Elek­ trode verhindert. Ferner ist, da die TaSixNy-Schicht 7 lei­ tend ist, ein guter elektrischer Kontakt zwischen dem Wolf­ ramplug 8 und der Topelektrode 3 erreicht. Fig. 1B zeigt deutlich, dass die Stärke des abgeschiedenen Liners 9a am Bo­ den des Vias relativ dünn ist. Dies ist jedoch unschädlich, da am Boden des Vias 8 bereits die leitende TaSixNy-Schicht 7 mit Ti-Barriereeigenschaft abgeschieden ist. Deshalb wird dort die Ti/TiN-Linerschicht 9 gar nicht benötigt. Gegen die Verdünnung des Liners 9 an den Seitenwänden des Vias 8 hilft die TaSixNy-Schicht 7 leider nicht.The vias 8 ( FIG. 1A shows a via 8 to the top electrode 3 and a via to a transistor electrode in a lower-lying metallization) are usually filled up with tungsten W. Since the adjacent SiO 2 is strongly attacked by WF 6 during the deposition of the tungsten plugs, a Ti / TiN barrier layer (Liner L) is applied before the tungsten deposition. Fig. 1B shows the details in the bottom area of the via 8, ie in the vicinity of the top electrode. 3 In usual Lich construction parts of the liner 9 could diffuse into the top electrode 3 . This would deteriorate the barrier properties of the liner 9 , which can lead to efflorescence. However, this is avoided by the hydrogen diffusion barrier layer 7 consisting of TaSi x N y . Since this TaSi x N y barrier layer 7 is deposited between the top electrode 3 and the liner 9 , the Ti diffusion into the electrode is prevented. Furthermore, since the TaSi x N y layer 7 is conductive, good electrical contact between the wolf ramplug 8 and the top electrode 3 is achieved. Fig. 1B clearly shows that the thickness of the deposited liner 9 a on the Bo of the vias is relatively thin. However, this is not harmful since the conductive TaSi x N y layer 7 with Ti barrier property is already deposited on the bottom of the via 8 . Therefore, the Ti / TiN liner layer 9 is not required at all. Against the dilution of the liner 9 to the side walls of the vias 8, TaSi x N y layer 7 does not help unfortunately.

Bei der Herstellung eines derartigen ferroelektrischen Kon­ densators kann die erfindungsgemäß vorgesehene TaSixNy- Barriereschicht 7 mit einem zusätzlichen Lithographieschritt strukturiert werden. Alternativ kann die Strukturierung der TaSixNy-Barriereschicht 7 auch gleichzeitig mit der Struktu­ rierung des Ferro- bzw. Paraelektrikums 6 und der Topelektro­ de 3 des ferroelektrischen Kondensators 1 durchgeführt wer­ den. In the manufacture of such a ferroelectric Kon densators the inventively provided TaSi x N y can - barrier layer 7 are patterned with an additional lithography step. Alternatively, the structuring of the TaSi x N y barrier layer 7 can also be carried out simultaneously with the structuring of the ferro- or paraelectric 6 and the top electrode 3 of the ferroelectric capacitor 1 .

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11

Ferroelektrischer Kondensator
Ferroelectric capacitor

33

, .

44

Elektrodenplatten
electrode plates

55

Schutzschicht
protective layer

66

Ferro- oder Paraelektrikum
Ferro or paraelectric

77

TaSix TaSi x

Ny Ny

-Schicht
-Layer

88th

Wolframplug
tungsten plug

99

Ti, TiN-Liner
Ti, TiN liner

1010

Substrat
L Liner
W Wolfram
substratum
L liner
W tungsten

Claims (10)

1. Verfahren zur Herstellung eines ferroelektrischen Konden­ sators, insbesondere in hochintegrierten, nichtflüchtigen Halbleiterspeichern, wobei ein ferroelektrisches oder para­ elektrisches Material als Dielektrikum (6) zwischen aus Edel­ metall bestehenden Elektroden (3, 4) des Kondensators (1) eingesetzt wird und wobei über dem Kondensator (1) eine Was­ serstoffdiffusionsbarriere (7) zum Schutz des Ferro- oder Pa­ raelektrikums (6) vor beim Integrationsprozess verwendetem Wasserstoff abgeschieden wird, dadurch gekennzeichnet, dass als Wasserstoffdiffusionsbarriere (EBL) eine TaSixNy- Schicht (7) über dem Kondensator abgeschieden wird.1. A method for producing a ferroelectric condenser, in particular in highly integrated, non-volatile semiconductor memories, wherein a ferroelectric or para-electrical material is used as a dielectric ( 6 ) between electrodes made of noble metal ( 3 , 4 ) of the capacitor ( 1 ) and wherein the capacitor ( 1 ) a hydrogen diffusion barrier ( 7 ) for protecting the ferro- or pa raelectric ( 6 ) is deposited from hydrogen used in the integration process, characterized in that as a hydrogen diffusion barrier (EBL) a TaSi x N y layer ( 7 ) over the capacitor is deposited. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Strukturierungsschritt die TaSixNy-Schicht (7) so struk­ turiert, dass sie um Vias und Kontaktlöcher herum und an freiliegenden Substratbereichen ausgespart ist oder entfernt wird.2. The method according to claim 1, characterized in that a structuring step structures the TaSi x N y layer ( 7 ) in such a way that it is spared or removed around vias and contact holes and on exposed substrate regions. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Strukturierungsschritt die TaSixNy-Schicht (7) so strukturiert, dass sie auch zwischen einer Elektrodenplatte (3) des Kondensators (1) und einer Ti/TiN-Barriereschicht (9) in benachbarten einer mit Wolfram gefüllten Durchkontaktie­ rung liegt.3. The method according to claim 1 or 2, characterized in that a structuring step structures the TaSi x N y layer ( 7 ) such that it also between an electrode plate ( 3 ) of the capacitor ( 1 ) and a Ti / TiN barrier layer ( 9 ) is located in an adjacent via filled with tungsten. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, dass die TaSixNy-Schicht (7) von einem TaSi- Target aus reaktiv in einer N2-Atmosphäre gesputtert wird.4. The method according to any one of claims 1 to 3, characterized in that the TaSi x N y layer ( 7 ) is reactively sputtered from a TaSi target in an N 2 atmosphere. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, dass der Strukturierungsschritt zur Strukturie­ rung der TaSixNy-Schicht (7) ein zusätzlicher Lithographie­ schritt ist. 5. The method according to any one of claims 1 to 4, characterized in that the structuring step for structuring the TaSi x N y layer ( 7 ) is an additional lithography step. 6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, dass der Strukturierungsschritt die TaSixNy- Schicht (7) gleichzeitig mit dem Ferro- bzw. Paraelektrikum und der Topelektrode des ferroelektrischen Kondensators strukturiert.6. The method according to any one of claims 1 to 4, characterized in that the structuring step structures the TaSi x N y layer ( 7 ) simultaneously with the ferroelectric or paraelectric and the top electrode of the ferroelectric capacitor. 7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, dass der Strukturierungsschritt die TaSixNy- Schicht (7) durch einen Planar-Ätzprozess, wie CMP, struktu­ riert.7. The method according to any one of claims 1 to 4, characterized in that the structuring step structures the TaSi x N y layer ( 7 ) by a planar etching process, such as CMP. 8. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 7 für die Herstellung eines nichtflüchtigen Halbleiterspei­ chers, insbesondere FeRAMs.8. Use of the method according to one of claims 1 to 7 for the production of a non-volatile semiconductor memory chers, especially FeRAMs. 9. Integrierte ferroelektrische Halbleiterspeicheranordnung, bei der ein ferroelektrisches oder paraelektrisches Material als Dielektrikum (6) zwischen aus Edelmetall bestehenden Elektroden (3, 4) eines Kondensators (1) jeder Speicherzelle eingesetzt ist und über den Kondensator (1) einer Wasser­ stoffdiffusionsbarriere (7) zum Schutz des Ferro- oder Parae­ lektrikums (6) vor Wasserstoff aufgebracht ist, dadurch gekennzeichnet, dass die Wasserstoffdiffusionsbarriere (EBL) eine TaSixNy- Schicht (7) ist.9. Integrated ferroelectric semiconductor memory arrangement, in which a ferroelectric or paraelectric material is used as a dielectric ( 6 ) between electrodes ( 3 , 4 ) of a capacitor ( 1 ) of each storage cell consisting of noble metal and via the capacitor ( 1 ) a hydrogen diffusion barrier ( 7 ) to protect the ferro- or para-electric ( 6 ) from hydrogen, characterized in that the hydrogen diffusion barrier (EBL) is a TaSi x N y layer ( 7 ). 10. Integrierte ferroelektrische Halbleiterspeicheranordnung nach Anspruch 9, dadurch gekennzeichnet, dass die TaSixNy- Schicht (7) auch zwischen einer Elektrodenplatte (3) des Kon­ densators (1) und einer Ti/TiN-Barriereschicht (9) in einer benachbarten Durchkontaktierung liegt.10. Integrated ferroelectric semiconductor memory arrangement according to claim 9, characterized in that the TaSi x N y - layer ( 7 ) also between an electrode plate ( 3 ) of the capacitor ( 1 ) and a Ti / TiN barrier layer ( 9 ) in an adjacent via lies.
DE10056295A 2000-11-14 2000-11-14 Production of a ferroelectric capacitor used in the production of highly integrated non-volatile storage capacitors, especially FeRAMs, comprises inserting a dielectric between precious metal electrodes Withdrawn DE10056295A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10056295A DE10056295A1 (en) 2000-11-14 2000-11-14 Production of a ferroelectric capacitor used in the production of highly integrated non-volatile storage capacitors, especially FeRAMs, comprises inserting a dielectric between precious metal electrodes
PCT/DE2001/004248 WO2002041339A2 (en) 2000-11-14 2001-11-13 Method for producing ferroelectric capacitors and integrated ferroelectric semiconductor memory arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10056295A DE10056295A1 (en) 2000-11-14 2000-11-14 Production of a ferroelectric capacitor used in the production of highly integrated non-volatile storage capacitors, especially FeRAMs, comprises inserting a dielectric between precious metal electrodes

Publications (1)

Publication Number Publication Date
DE10056295A1 true DE10056295A1 (en) 2002-05-23

Family

ID=7663188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10056295A Withdrawn DE10056295A1 (en) 2000-11-14 2000-11-14 Production of a ferroelectric capacitor used in the production of highly integrated non-volatile storage capacitors, especially FeRAMs, comprises inserting a dielectric between precious metal electrodes

Country Status (2)

Country Link
DE (1) DE10056295A1 (en)
WO (1) WO2002041339A2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0911871A2 (en) * 1997-10-24 1999-04-28 Sharp Kabushiki Kaisha Semiconductor memory device with ferroelectric thin film

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3098474B2 (en) * 1997-10-31 2000-10-16 日本電気株式会社 Method for manufacturing semiconductor device
JPH11233734A (en) * 1998-02-18 1999-08-27 Sharp Corp Semiconductor memory element and its manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0911871A2 (en) * 1997-10-24 1999-04-28 Sharp Kabushiki Kaisha Semiconductor memory device with ferroelectric thin film

Also Published As

Publication number Publication date
WO2002041339A2 (en) 2002-05-23
WO2002041339A3 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
DE10014315B4 (en) Method for producing a semiconductor memory
DE69831903T2 (en) Semiconductor device with capacitor and its production method
EP0931355B1 (en) Semiconductor device with a protected barrier for a stack cell
DE10000005C1 (en) Method for producing a ferroelectric semiconductor memory
DE10163345B4 (en) Method for producing a capacitor in a semiconductor device
DE10228765A1 (en) Manufacture of an embedded ferroelectric memory cell
DE19928280A1 (en) Ferroelectric memory device, especially a ferroelectric RAM for modern data processing systems, is produced by forming a capacitor with a multilayer ferroelectric layer of titanate content exceeding its zirconate content
DE19543539C1 (en) Method for producing a memory cell arrangement
DE10131716B4 (en) A method of manufacturing a capacitor for a semiconductor memory device by a two-stage thermal treatment
DE19930295A1 (en) Columnar capacitor storage node useful in a DRAM
DE10100695A1 (en) Semiconductor device
DE19633689B4 (en) Method for producing capacitors for semiconductor devices
EP0867926B1 (en) Capacitor electrode made of platinum metal
DE10041685C2 (en) Process for the production of a microelectronic component
DE10120302A1 (en) Semiconductor component and method for its production
DE10121657B4 (en) Microelectronic structure with hydrogen barrier layer
DE10344273A1 (en) Improved contact for memory cells
EP1183728B1 (en) Semiconductor storage component with storage cells, logic areas and filling structures
DE10056295A1 (en) Production of a ferroelectric capacitor used in the production of highly integrated non-volatile storage capacitors, especially FeRAMs, comprises inserting a dielectric between precious metal electrodes
DE19640448C1 (en) Stacked cell capacitor-containing integrated circuit production
DE19857039A1 (en) Microelectronic structure
DE10001118A1 (en) Production of a semiconductor component comprises forming a switching transistor on a substrate, applying a first insulating layer, applying a storage capacitor and a metal oxide-containing layer and applying a second insulating layer
EP0987756A2 (en) Stacked DRAM fin capacitor and method of making the same
DE10120516B4 (en) Semiconductor memory cell and method for its production
DE10057444A1 (en) Production of a capacitor arrangement used for an FeRAM storage device comprises filling exposed intermediate regions of the substrate with an electrically insulating intermediate layer up to the level of an capacitor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal
8170 Reinstatement of the former position
8139 Disposal/non-payment of the annual fee