DE10050771A1 - Schaltung zum Testen eines Datenspeichers - Google Patents
Schaltung zum Testen eines DatenspeichersInfo
- Publication number
- DE10050771A1 DE10050771A1 DE10050771A DE10050771A DE10050771A1 DE 10050771 A1 DE10050771 A1 DE 10050771A1 DE 10050771 A DE10050771 A DE 10050771A DE 10050771 A DE10050771 A DE 10050771A DE 10050771 A1 DE10050771 A1 DE 10050771A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- memory
- test
- function
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/40—Response verification devices using compression techniques
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Die Erfindung betrifft eine Schaltung zum Testen eines Datenspeichers. Der Datenspeicher ist mit einer Verarbeitungseinheit verbunden, so dass in der Verarbeitungseinheit aus einem Testmusterdatum Speicherdaten erzeugt werden und diese in dem Datenspeicher gespeichert werden. Weiterhin ist ein Verfahren zum Testen eines Datenspeichers vorgesehen, wobei die Testmusterdaten von einer Testeinrichtung empfangen werden, diese mit einer ersten Funktion in Speicherdaten verarbeitet werden und anschließend diese erzeugten Speicherdaten in den Speicherdaten gespeichert werden. Anschließend werden die Speicherdaten aus dem Speicher ausgelesen und gemäß einer zweiten Funktion in der Verarbeitungseinheit zu Testdaten verarbeitet.
Description
Die Erfindung betrifft eine Schaltung und ein Verfahren zum
Testen eines Datenspeichers.
Beim Testen der Funktionsfähigkeit von Speichern werden Test
musterdaten in den Speicher geschrieben und anschließend die
gespeicherten Testmusterdaten in eine externe Texteinrichtung
ausgelesen. In der externen Testeinrichtung werden die ausge
lesenen Testmusterdaten dann mit den eingespeicherten Test
musterdaten verglichen, um festzustellen, ob eine Speicher
zelle bzw. ein Speicherbereich defekt ist. Ein solcher Test
ablauf wird gewöhnlich mehrfach mit unterschiedlichen Test
musterdaten durchgeführt, die in den Speicher eingeschrieben
werden, um die verschiedenartigen möglichen Fehler zu erken
nen. Dabei werden die Testmusterdaten so gewählt, dass sie
die physikalischen Gegebenheiten des Speichers berücksichti
gen, d. h. es werden insbesondere Kopplungseffekte zwischen
benachbarten Leitungen und/oder Zellen getestet, indem diese
gezielt mit gleichen oder verschiedenen Inhalten geschrieben
werden. Das häufige Beschreiben und Auslesen durch die Test
einrichtung ist sehr zeitaufwendig und macht ein solches
Testverfahren dann sehr kostenintensiv.
Dabei stellt insbesondere die Übertragung der Testmusterdaten
zum Speicherbaustein und die Rückübertragung der Testdaten,
d. h. der Daten die aus dem Speicher ausgelesen werden, zur
Testeinrichtung ein Nadelöhr dar.
Es ist daher Aufgabe dieser Erfindung, ein Verfahren und eine
Vorrichtung zur Verfügung zu stellen, womit das Testen eines
Datenspeichers verbessert, insbesondere beschleunigt werden
kann.
Diese Aufgabe wird durch die Schaltung nach Anspruch 1 und
das Verfahren nach Anspruch 9 gelöst. Weitere vorteilhafte
Ausführungsformen sind in den abhängigen Ansprüchen angege
ben.
Erfindungsgemäß ist eine Schaltung zum Testen eines Daten
speichers vorgesehen, wobei Speicherdaten in den Datenspei
cher geschrieben werden, um den Datenspeicher zu testen. Wei
terhin ist eine Verarbeitungseinheit vorgesehen, die mit dem
Datenspeicher verbunden ist. In der Verarbeitungseinheit wer
den aus einem Testmusterdatum, das beispielsweise von einer
externen Texteinrichtung geliefert wird, Speicherdaten er
zeugt, die in dem Datenspeicher gespeichert werden.
Dadurch kann in vorteilhafter Weise erreicht werden, dass
Testmusterdaten in der Schaltung in Speicherdaten umgewandelt
werden, so dass die Menge der Speicherdaten, die im Daten
speicher gespeichert wird, größer ist als die Menge der Test
musterdaten, die an die Verarbeitungseinheit geliefert worden
ist. Auf diese Weise dient die Schaltung dazu, den Übertra
gungsweg zwischen Testeinrichtung und Verarbeitungseinheit
bzw. Datenspeicher zu entlasten, indem dort weniger Daten
übertragen werden müssen, ohne dass sich die Fehlerabdeckung
beim Testen des Datenspeichers verringert.
Gemäß einer weiteren Ausführungsform der Erfindung kann vor
gesehen sein, dass die Verarbeitungseinheit so ausgelegt ist,
dass die im Datenspeicher gespeicherten Speicherdaten in die
Verarbeitungseinheit ausgelesen werden. Dabei werden in der
Verarbeitungseinheit aus den Speicherdaten Testdaten erzeugt.
Aus diesen Testdaten kann beispielsweise in einer Ver
gleichseinrichtung ermittelt werden, ob im Datenspeicher ein
Fehler vorliegt. Da die Menge an Speicherdaten, die in die
Verarbeitungseinheit ausgelesen werden, größer sein kann als
die Testdaten, die in der Verarbeitungseinheit aus den Spei
cherdaten erzeugt werden, ist das Erkennen eines Fehlers im
Datenspeicher aus den Testdaten einfacher und weniger zeit
aufwendig durchzuführen, als mit den Speicherdaten.
Vorzugsweise ist die Verarbeitungseinheit so vorgesehen, dass
auf die Testmusterdaten eine erste Funktion und zum Ermitteln
der Testdaten aus den im Datenspeicher ausgelesenen Speicher
daten eine zweite Funktion ausgeführt wird. Dabei ist vor
zugsweise die zweite Funktion eine Umkehrfunktion zu der
ersten Funktion, so dass die Testmusterdaten in Speicherdaten
und die eingespeicherten Speicherdaten in Testdaten transfor
miert werden, wobei bei einer ordnungsgemäßen Arbeitsweise
des Datenspeichers die Testmusterdaten den Testdaten ent
sprechen. Dies hat den Vorteil, dass es für eine Testeinrich
tung einfach erkennbar ist, ob ein Fehler im Datenspeicher
vorliegt, wenn die Testmusterdaten, die diese an den Daten
speicher gesendet hat, nicht mit den Testdaten, die die Ver
arbeitungseinheit aus den Speicherdaten ermittelt, überein
stimmen.
Gemäß einer bevorzugten Ausführungsform kann vorgesehen sein,
dass die Funktion der Verarbeitungseinheit durch Funktionsda
ten definiert wird, die an die Verarbeitungseinheit gesendet
werden. Auf diese Weise ist es möglich, die Testmusterdaten
während eines Testlaufs auf verschiedene Arten zu verarbei
ten, um so verschiedenartige Speicherdaten möglichst effektiv
aus den Testmusterdaten zu erzeugen. D. h., mit einer jeweili
gen geeigneten Funktion ist es möglich, aus sehr wenigen
Testmusterdaten möglichst viele Speicherdaten zu erzeugen,
mit denen der Datenspeicher getestet wird.
Es kann weiterhin vorgesehen sein, dass die Vergleichsein
richtung so ausgelegt ist, dass sie mehrere Testdaten von der
Verarbeitungseinheit erhält und die mehreren Testdaten mit
einander vergleicht, um einen Fehler festzustellen. Wenn die
Testdaten gemäß einer Umkehrfunktion mit den aus den Test
musterdaten gemäß einer Funktion erzeugten Speicherdaten er
mittelt werden, müssen die mehreren Testdaten jeweils zueinander
identisch sein bzw. jeweils den ursprünglichen Test
musterdaten entsprechen. Auf diese Weise kann durch die Ver
gleichseinrichtung sehr einfach ein Fehler im Datenspeicher
erkannt werden, wodurch die Testeinrichtung bei dem Verfahren
zur Erkennung eines Fehlers entlastet werden kann. Es ist so
mit erfindungsgemäß möglich, dass eine Testeinrichtung Test
musterdaten an die erfindungsgemäße Schaltung sendet, die
Schaltung Speicherdaten erzeugt, die indem zu testenden Da
tenspeicher gespeichert werden, wobei die Menge an Speicher
daten die Menge der Testmusterdaten übersteigt. Anschließend
werden die Speicherdaten aus dem Speicher ausgelesen und in
der Verarbeitungseinheit in Testdaten zurück transformiert,
wobei die Testdaten in der Vergleichseinrichtung miteinander
verglichen werden.
Gemäß einer bevorzugten Ausführungsform ist vorgesehen, dass
die erfindungsgemäße Schaltung als Speicherbaustein in einer
integrierten Schaltung integriert ist, die sich vorzugsweise
mit dem zu testenden Datenspeicher auf einem gemeinsamen
Substrat befindet. Auf diese Weise kann erreicht werden, dass
beim Testen der integrierten Schaltung mit einer Testeinrich
tung ein Teil des Testes in dem Speicherbaustein vorgenommen
werden kann und durch die geringere Datenmenge, die an den
Speicherbaustein zum Testen übertragen werden muss und aus
dem Speicherbaustein ausgelesen werden muss, die Testzeit er
heblich reduziert werden.
Die Erfindung wird anhand der beigefügten Zeichnung erläu
tert.
Die einzige Figur zeigt ein Blockschaltbild einer erfindungs
gemäßen Schaltung zum Testen eines Datenspeichers 1. Der Da
tenspeicher wird durch das Schreiblatch 2 beschrieben und mit
einem Leselatch 3 ausgelesen. Es ist weiterhin eine Verarbei
tungseinheit 4 vorgesehen, die auf einer mit einer Testein
richtung 21 verbundenen Testdaten-Eingangsleitung 5 anlie
gende Testmusterdaten gemäß einer Funktion F in drei Speicherdatenpakete
auf den Speicherdatenleitungen 6, 7 und 8 an
liegt. Die Testmusterdaten weisen eine Datenbreite von 8 Bit
auf, aus denen die Verarbeitungseinheit 4 der drei Speicher
datenpakete zu jeweils 8 Bit erzeugt. Testmusterdaten und die
drei Speicherdatenpakete werden als Speicherdaten in das
Schreiblatch 2 übernommen, wo sie für ein ausschließendes
Schreiben über einen Datenbus 9 in den Datenspeicher 1 be
reitgestellt werden. Der Datenbus 9 weist die vierfache
Breite der ursprünglichen Testmusterdaten auf, nämlich 32
Bit. Auf diese Weise werden aus Testmusterdaten in der Test
musterdaten-Eingangsleitung 5 Speicherdaten erzeugt, wobei
die Größe der Speicherdaten, die über das Schreiblatch 2 in
den Datenspeicher 1 geschrieben werden sollen, das Vierfache
der ursprünglichen Testmusterdaten beträgt. Die Datenbreite
der Testmusterdaten bzw. der Vervielfachungsfaktor kann na
türlich entsprechend dem gewünschten Anwendungsfall angepasst
werden.
Die Funktion, die die Verarbeitungseinheit 4 ausführt, wird
beispielsweise von der Testeinrichtung 21 durch Funktionsda
ten über eine Funktionsdatenleitung 22 vorgegeben, die an die
Verarbeitungseinheit 4 übertragen werden. Es ist somit mög
lich, während eines Testablaufs die Funktion der Verarbei
tungseinheit 4 zu verändern, indem neue Funktionsdaten an die
Verarbeitungseinheit 4 gesendet werden.
Nachdem der Datenspeicher 1 mit den so erzeugten Speicherda
ten beschrieben worden ist, werden die im Datenspeicher 1 ge
speicherten Speicherdaten über den Datenbus 9 in das Lese
latch 3 ausgelesen. Die im Leselatch 3 befindlichen ausgele
senen Speicherdaten werden nun in vier vorzugsweise gleich
große Speicherdatenpakete auf die Speicherdatenleitungen 10,
11, 12 und 13 aufgeteilt. Jede dieser Speicherdatenleitungen
10, 11, 12 und 13 besitzt demnach eine Datenbreite von 8 Bit.
Das Auslesen aus dem Datenspeicher 1 erfolgt derart, dass
sich auf der Speicherdatenleitung 13 das Speicherdatenpaket
befindet, das von der Testdaten-Eingangsleitung 5 unverändert
über das Schreiblatch 2 in den Datenspeicher 1 geschrieben
worden ist. Der Splitfaktor der Speicherdaten bzw. die Daten
breite der erzeugten Testdaten kann natürlich entsprechend
dem gewünschten Anwendungsfall angepasst werden.
Die Speicherdatenpakete auf den Speicherdatenleitungen 10, 11
und 12 werden durch die Verarbeitungseinheit 4 gemäß einer
weiteren Funktion F' verarbeitet. Die weitere Funktion F' ist
eine Umkehrfunktion zu der Funktion F, mit der die Test
musterdaten auf der Testdaten-Eingangsleitung 5 in Speicher
datenpakete auf den Speicherdatenleitungen 6, 7 und 8 umge
wandelt worden sind. Dazu kann vorgesehen sein, dass die
Funktionsdaten, die an die Verarbeitungseinheit 4 gesendet
werden, so beschaffen sind, dass daraus entweder die Umkehr
funktion F' durch die Verarbeitungseinheit 4 ermittelbar ist,
die Funktion ihre eigene Umkehrfunktion F' darstellt oder
dass die Funktionsdaten zwei Algorithmen aufweisen, wobei ein
erster Algorithmus gemäß einer Funktion F eine Umwandlung des
Testmusterdatums in ein Speicherdatum und ein zweiter Algo
rithmus die Rückwandlung des Speicherdatums gemäß einer Um
kehrfunktion F' in ein Testdatum bewirkt, so dass jedes der
Testdaten bei einem ordnungsgemäßen Speichern den Testmuster
daten entspricht.
Wenn die Speicherdatenpakete auf den Speicherdatenleitungen
10, 11 und 12 durch die Verarbeitungseinheit 4 bearbeitet
worden sind, werden die Ergebnisse als Testdatenpakete auf
die Testdatenleitungen 14, 15 und 16 ausgegeben. Durch die
Wahl der Funktion, die in der Verarbeitungseinheit 4 ausge
führt wird, müssen nun, wenn die Speicherdaten fehlerfrei im
Datenspeicher 1 gespeichert worden sind, die Testdatenpakete
auf den drei Testdatenleitungen 10, 11, 12 und der Speicher
datenleitungen 13 zueinander identisch sein. Weiterhin müssen
diese bei Verwendung der Umkehrfunktion mit den Testmusterda
ten, die zu Beginn an die Schaltung übertragen worden sind,
übereinstimmen.
Die Testdatenleitungen 14, 15 und 16 sowie die Speicherdaten
leitung 13 sind mit einer Vergleichseinrichtung 17 verbunden.
Die Vergleichseinrichtung 17 vergleicht die empfangenen Test
datenpakete miteinander und gibt ein Fehlersignal auf eine
Fehlersignalleitung 18 aus, sobald mindestens eines der
empfangenen Testdatenpakete von den anderen abweicht. Auf
diese Weise kann die Schaltung feststellen, ob ein Fehler im
Datenspeicher 1 vorliegt, indem überprüft wird, ob die in den
Datenspeicher 1 hinein geschriebenen Speicherdaten mit den
aus dem Datenspeicher 1 ausgelesenen Speicherdaten überein
stimmen. Stellt die Vergleichseinrichtung 17 fest, dass die
empfangenen Testdatenpakete miteinander übereinstimmen, so
wird eines der Testdatenpakete über die Testdaten-Ausgangs
leitung 19 an die Testeinrichtung 21 übertragen.
Die Fehlerdatenleitung 18 ist optional mit einem Oder-Gatter
20 verbunden, an deren weiteren Eingängen die Ergebnisse ver
schiedener weiterer Tests auf dem Speicherbaustein anliegen.
Ein Ausgang des Oder-Gatters 20 gibt dann ein Fehlersignal
aus, sobald mindestens einer der Tests einen Fehler im Spei
cherbaustein erkannt hat.
Mit dem beschriebenen erfindungsgemäßen Verfahren ist es bei
spielsweise möglich, dass die Testeinrichtung Testmusterdaten
in Größe eines Bytes überträgt, wodurch vier Speicherdatenpa
kete zu je einem Byte generiert werden, die in den Datenspei
cher 1 gespeichert werden. Auf diese Weise braucht beim
Testen des Datenspeichers 1 nur ein Viertel der Datenmenge
als Testmusterdaten an den Speicherbaustein übertragen wer
den, wie verfügbarer Speicherplatz im Datenspeicher 1 vorhan
den ist. Auf umgekehrte Weise werden die Speicherdaten aus
dem Datenspeicher 1 ausgelesen, entsprechend der vorgegebenen
Funktion in der Verarbeitungseinheit 4 umgewandelt und dann
im Speicherbaustein miteinander verglichen, wodurch ein Feh
ler feststellbar ist. Liegt kein Fehler vor, wird eines der
(zueinander identischen) Testdatenpakete zurück an die Test
einrichtung übertragen, damit diese feststellen kann, ob
evtl. ein weiterer, durch das erfindungsgemäße Verfahren
nicht feststellbarer, systematischer Fehler vorliegt, der
durch die Vergleichseinrichtung 17 nicht erkannt werden kann.
Es ist offensichtlich, dass auf diese Weise Testmusterdaten
aus einer Testeinrichtung mit einer Verarbeitungseinheit 4 in
eine beliebige große Anzahl von Speicherdaten umgewandelt
werden kann, wodurch sich die Menge an Testmusterdaten, die
von einer Testeinrichtung zur Verfügung gestellt werden muss,
erheblich reduziert. Da die Zeit zum Testen eines Speicher
bausteins in erheblichem Maße von der Übertragung von Daten
von der Testeinrichtung zum Speicherbaustein oder umgekehrt
abhängt, kann dadurch die Testzeit erheblich reduziert wer
den.
Da auf diese Weise aus wenigen Testmusterdaten eine große
Menge an Speicherdaten erzeugt werden können, ist vorstell
bar, dass die Testmusterdaten ebenfalls in dem Speicherbau
stein in einem zusätzlich dafür vorgesehenen Speicher gespei
chert sind und die Funktion, die die Verarbeitungseinheit 4
ausführen soll, ebenfalls in dem Speicherbaustein vorliegen.
Auf diese Weise kann auf das Übertragen von Testmusterdaten
von einer Testeinrichtung vollständig verzichtet werden und
von dem Speicherbaustein ein Selbsttest durchgeführt werden,
so dass der Testeinrichtung lediglich über die Fehlerdaten
leitung 18 mitgeteilt wird, ob der Speicherbaustein fehler
haft ist oder nicht.
Die in der vorangehenden Beschreibung, den Ansprüchen und der
Zeichnung offenbarten Merkmale der Erfindung können sowohl
einzeln als auch in beliebiger Kombination für die Verwirk
lichung der Erfindung in ihren verschiedenen Ausführungsfor
men wesentlich sein.
1
Datenspeicher
2
Schreiblatch
3
Leselatch
4
Verarbeitungseinheit
5
Testdaten-Eingangsleitung
6
,
7
,
8
Speicherdatenleitungen
9
Datenbus
10
,
11
,
12
,
13
Speicherdatenleitungen
14
,
15
,
16
Testdatenleitungen
17
Vergleichseinrichtung
18
Fehlerdatenleitung
19
Testdaten-Ausgangsleitung
20
Oder-Gatter
21
Testeinrichtung
22
Funktionsdatenleitung
Claims (14)
1. Schaltung zum Testen eines Datenspeichers (1), wobei Daten
in den Datenspeicher (1) geschrieben werden, um den Daten
speicher (1) zu testen,
dadurch gekennzeichnet, dass
eine Verarbeitungseinheit mit dem Datenspeicher (1) verbünden
ist, um aus einem vorgegebenen Testmusterdatum Speicherdaten
zu erzeugen, die in den Datenspeicher (1) geschrieben werden,
um den Datenspeicher zu testen.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass
die Verarbeitungseinheit (4) ausgelegt ist, um im Datenspei
cher (1) gespeicherte Speicherdaten auszulesen und aus den
ausgelesenen Speicherdaten Testdaten zu erzeugen.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass
eine Vergleichseinrichtung (17) vorgesehen ist, die aus den
von der Verarbeitungseinrichtung (4) aus den ausgelesenen
Speicherdaten erzeugten Testdaten ermittelt, ob im Datenspei
cher (1) ein Fehler vorliegt.
4. Schaltung nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Verarbeitungseinheit (4) eine erste
Funktion (F) auf das Testmusterdatum anwendet, um die Spei
cherdaten zu erzeugen, und eine zweite Funktion (F') auf den
aus dem Datenspeicher (1) ausgelesenen Speicherdaten angewen
det, um die Testdaten zu erzeugen, wobei die zweite Funktion
(F') eine Umkehrfunktion zu der ersten Funktion (F) ist.
5. Schaltung nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die erste Funktion (F) und die zweite
Funktion (F') durch Funktionsdaten definiert sind, die der
Verarbeitungseinheit (4) von einer Testeinrichtung (21) vor
gegeben werden.
6. Schaltung nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass zwischen der Verarbeitungseinheit (4)
und dem Datenspeicher (1) ein Zwischenspeicher (2) vorgesehen
ist, der die aus dem Testmusterdatum erzeugten Speicherdaten
zum Schreiben in den Datenspeicher zwischenspeichert.
7. Schaltung nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass ein weiterer Zwischenspeicher (3) vorge
sehen ist, der die aus dem Datenspeicher (1) ausgelesenen
Speicherdaten zur Verarbeitung in der Verarbeitungseinheit
(4) zwischenspeichert.
8. Schaltung nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Schaltung mit dem Datenspeicher in
einem Speicherbaustein integriert ist.
9. Verfahren zum Testen eines Datenspeichers (1),
gekennzeichnet durch folgende Schritte:
Empfangen eines vorgegebenen Testmusterdatums;
Verarbeiten der Testmusterdaten mit einer ersten Funktion (F), um Speicherdaten für den Datenspeicher (1) zu erzeugen;
Einspeichern der Speicherdaten in den Datenspeicher (1);
Wiederauslesen der Speicherdaten aus dem Datenspeicher (1);
und Verarbeiten der ausgelesenen Speicherdaten mit einer zweiten Funktion (F'), um Testdaten zum Überprüfen der Funk tionsfähigkeit des Datenspeichers zu erzeugen.
Empfangen eines vorgegebenen Testmusterdatums;
Verarbeiten der Testmusterdaten mit einer ersten Funktion (F), um Speicherdaten für den Datenspeicher (1) zu erzeugen;
Einspeichern der Speicherdaten in den Datenspeicher (1);
Wiederauslesen der Speicherdaten aus dem Datenspeicher (1);
und Verarbeiten der ausgelesenen Speicherdaten mit einer zweiten Funktion (F'), um Testdaten zum Überprüfen der Funk tionsfähigkeit des Datenspeichers zu erzeugen.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass
mehrere der Testdaten miteinander verglichen werden, um einen
Fehler im Datenspeicher festzustellen.
11. Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass das vorgegebene Testmusterdatum als ein
Speicherdatum für den Datenspeicher dient.
12. Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Speicherdaten in eine Adresse des
Datenspeichers (1) eingespeichert werden.
13. Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die zweite Funktion (F') eine Umkehr
funktion der ersten Funktion (F) ist.
14. Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, dass die Speicherdaten aus einer Adresse des
Datenspeichers (1) ausgelesen werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10050771A DE10050771A1 (de) | 2000-10-13 | 2000-10-13 | Schaltung zum Testen eines Datenspeichers |
US09/977,787 US6968483B2 (en) | 2000-10-13 | 2001-10-15 | Circuit and method for testing a data memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10050771A DE10050771A1 (de) | 2000-10-13 | 2000-10-13 | Schaltung zum Testen eines Datenspeichers |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10050771A1 true DE10050771A1 (de) | 2002-04-25 |
Family
ID=7659658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10050771A Ceased DE10050771A1 (de) | 2000-10-13 | 2000-10-13 | Schaltung zum Testen eines Datenspeichers |
Country Status (2)
Country | Link |
---|---|
US (1) | US6968483B2 (de) |
DE (1) | DE10050771A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7321997B2 (en) * | 2004-03-30 | 2008-01-22 | Intel Corporation | Memory channel self test |
KR100535251B1 (ko) * | 2004-06-12 | 2005-12-08 | 삼성전자주식회사 | 내부 데이터 확인이 가능한 반도체 메모리 장치 내부의병렬 비트 테스트 회로 및 이를 이용한 병렬 비트 테스트방법. |
DE102004039393B4 (de) * | 2004-08-13 | 2008-04-17 | Qimonda Ag | Verfahren zum Testen einer Speichervorrichtung und Speichervorrichtung zur Durchführung des Verfahrens |
EP1960930A4 (de) * | 2005-11-30 | 2009-12-16 | Kelsey Hayes Co | Mikroprozessor-speicherverwaltung |
US12014788B2 (en) * | 2022-04-29 | 2024-06-18 | Changxin Memory Technologies, Inc. | Memory array detection circuit and detection method, and memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0828257A2 (de) * | 1996-09-05 | 1998-03-11 | Oki Electric Industry Co., Ltd. | Verfahren und Vorrichtung zur Prüfung einer Speicherschaltung in einer Halbleitereinrichtung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6085346A (en) * | 1996-09-03 | 2000-07-04 | Credence Systems Corporation | Method and apparatus for built-in self test of integrated circuits |
JP2000352575A (ja) * | 1999-06-10 | 2000-12-19 | Mitsubishi Electric Corp | 組み込み型自己テスト回路およびテスト方法 |
US6477673B1 (en) * | 1999-07-30 | 2002-11-05 | Stmicroelectronics, Inc. | Structure and method with which to generate data background patterns for testing random-access-memories |
-
2000
- 2000-10-13 DE DE10050771A patent/DE10050771A1/de not_active Ceased
-
2001
- 2001-10-15 US US09/977,787 patent/US6968483B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0828257A2 (de) * | 1996-09-05 | 1998-03-11 | Oki Electric Industry Co., Ltd. | Verfahren und Vorrichtung zur Prüfung einer Speicherschaltung in einer Halbleitereinrichtung |
Non-Patent Citations (1)
Title |
---|
SUGIBAYASHI, T., NARITAKE, I., TADAKA, H.: (u.a.): A Distributive Serial Multi-Bit Parallel Test Scheme for Large Capacity DRAMs, In: IEICE Trans. Electron, Vol. E77-C, No. 8 August 1994, S. 1323 ff. * |
Also Published As
Publication number | Publication date |
---|---|
US20020056062A1 (en) | 2002-05-09 |
US6968483B2 (en) | 2005-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10124923B4 (de) | Testverfahren zum Testen eines Datenspeichers und Datenspeicher mit integrierter Testdatenkompressionsschaltung | |
DE19737838B4 (de) | Halbleiterspeichereinrichtung | |
DE4241327A1 (en) | Semiconductor SRAM with redundant memory block - records defective memory addresses and selects redundant memory when defective memory is tried to be accessed | |
EP1113362B1 (de) | Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen | |
DE19680641C2 (de) | Fehlerspeicher-Analysiervorrichtung in einem Halbleiterspeichertestsystem | |
DE112008000429T5 (de) | Prüfvorrichtung und Prüfverfahren | |
DE10337284A1 (de) | Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers | |
DE10050771A1 (de) | Schaltung zum Testen eines Datenspeichers | |
DE2005813A1 (de) | Unterbrechungssystem für Datenverarbeiter | |
EP2063432B1 (de) | Verfahren zum Prüfen eines Arbeitsspeichers | |
DE102004046618A1 (de) | Schaltungsanordnung zum Analog/Digital-Wandeln | |
EP1254461B1 (de) | Testbarer festwertspeicher für datenspeicher-redundanzlogik | |
DE69323076T2 (de) | Verfahren zur Erkennung fehlerhafter Elemente eines redundanten Halbleiterspeichers | |
DE10050212A1 (de) | Verfahren und integrierte Schaltung zum Testen eines Speichers mit mehreren Speicherbänken | |
DE10331068A1 (de) | Verfahren zum Auslesen von Fehlerinformationen aus einem integrierten Baustein und integrierter Speicherbaustein | |
DE10229164A1 (de) | Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins | |
DE2733921A1 (de) | Schaltungsanordnung fuer eine indirekt gesteuerte vermittlungsanlage, insbesondere fernsprechvermittlungsanlage | |
EP0353660B1 (de) | Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen | |
DE19645057C2 (de) | Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung | |
DE10016719A1 (de) | Integrierter Speicher und Verfahren zur Funktionsprüfung von Speicherzellen eines integrierten Speichers | |
DE10062404A1 (de) | Vorrichtung und Verfahren zum Reduzieren der Anzahl von Adressen fehlerhafter Speicherzellen | |
DE3718182A1 (de) | Verfahren und anordnung zur ausfuehrung eines selbsttestes eines wortweise organisierten rams | |
DE10063627B4 (de) | Integrierte Schaltung mit einer Datenverarbeitungseinheit und einem Zwischenspeicher | |
DE19639613A1 (de) | Integrierter Speicher und Paralleltest-Schaltungsanordnung | |
DE10252199A1 (de) | Verfahren zum Beschreiben eines Fehleradressenspeichers und Testschaltung mit einem Fehleradressenspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8131 | Rejection |